KR20190040036A - 반도체 물질의 층을 어닐링하기 위한 장치, 반도체 물질의 층을 어닐링하는 방법, 및 플랫 패널 디스플레이 - Google Patents

반도체 물질의 층을 어닐링하기 위한 장치, 반도체 물질의 층을 어닐링하는 방법, 및 플랫 패널 디스플레이 Download PDF

Info

Publication number
KR20190040036A
KR20190040036A KR1020197007934A KR20197007934A KR20190040036A KR 20190040036 A KR20190040036 A KR 20190040036A KR 1020197007934 A KR1020197007934 A KR 1020197007934A KR 20197007934 A KR20197007934 A KR 20197007934A KR 20190040036 A KR20190040036 A KR 20190040036A
Authority
KR
South Korea
Prior art keywords
semiconductor material
sub
beams
layer
regions
Prior art date
Application number
KR1020197007934A
Other languages
English (en)
Inventor
필립 토마스 럼스비
데이비드 토마스 에드먼드 마일스
Original Assignee
엠-솔브 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠-솔브 리미티드 filed Critical 엠-솔브 리미티드
Publication of KR20190040036A publication Critical patent/KR20190040036A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067—Dividing the beam into multiple beams, e.g. multifocusing
    • B23K26/0676—Dividing the beam into multiple beams, e.g. multifocusing into dependently operating sub-beams, e.g. an array of spots with fixed spatial relationship or for performing simultaneously identical operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체 물질의 층, 특히 비정질 실리콘 또는 IGZO를 어닐링하기 위한 방법들 및 장치가 제공된다. 일 배열에서, 장치는 레이저 빔을 생성하는 레이저 소스를 포함한다. 빔 스캐닝 배열은, 상기 반도체 물질의 층의 복수의 영역들을 선택적으로 조사하고, 이에 의해 어닐링된 반도체 물질의 대응되는 복수의 영역들을 생성하기 위한 방식으로 레이저 빔 또는 상기 레이저 빔에 의해 생성되는 복수의 서브-빔들을 반도체 물질의 층에 대하여 스캔한다. 어닐링된 반도체 물질의 상기 영역들 각각은 어닐링된 반도체 물질의 다른 영역들 모두로부터 분리된다.

Description

반도체 물질의 층을 어닐링하기 위한 장치, 반도체 물질의 층을 어닐링하는 방법, 및 플랫 패널 디스플레이
본 발명은 예를 들어, 어닐링에 의해 비정질 실리콘을 폴리실리콘으로 변환시키기 위하여 또는 IGZO를 어닐링된 IGZO로 변환시키기 위하여, 반도체 물질을 효과적으로 어닐링하기 위한 장치 및 방법에 관한 것으로서, 특히 예를 들어, 액정(LC) 또는 유기 발광 다이오드(OLED) 물질들에 기초한 대형 플랫 패널 디스플레이 (FPD)에 필요한 박막 트랜지스터들을 제조하기 위한 장치 및 방법에 관한 것이다.
LC 디스플레이(LCD) 또는 OLED 디스플레이(또는 다른 FPD)의 각 화소에서 일렉트로닉스(예를 들어, TFT들)를 위한 폴리실리콘을 제공하기 위해, 비정질 실리콘의 층을 제공하고 그리고 상기 비정질 실리콘을 폴리실리콘으로 변환시키기 위해 어닐링을 사용하는 것이 알려졌다. 하나의 공정에서, 도 1에 도시된 바와 같이, 길고 좁은 라인 레이저 빔(4)은 폴리실리콘의 단일의 연속적 영역을 제공하기 위해 기판(2) 상의 비정질 실리콘 층 위로 천천히 스캐닝 된다. 상기 라인 레이저 빔은 예를 들어, UV(예를 들어, 308 nm) 엑시머 레이저 또는 다중-모드 그린 DPSS 레이저를 사용하여 형성될 수 있다. 상기 라인 레이저 빔은 전형적으로 길이가 약 750 mm에 이르고, 폭이 약 30 마이크론일 수 있다. 스캐닝의 속도 및 펄스 반복율은 조사된 모든 영역이 실질적으로 동일한 복사 도즈(dose)를 받고 폴리실리콘으로 신뢰성 있게 변환될 수 있도록 제어된다. 모든 비정질 실리콘을 상기 연속적 영역에서 폴리실리콘으로 변환함으로써, 폴리실리콘은 디스플레이의 개별 픽셀들(및 픽셀들 내의 컬러들)을 구동하기 위해 TFT가 제공되어야 하는 서브-영역들(6)에서 이용 가능할 것이다.
그들의 특성들을 개선하기 위해, 예를 들어 그들의 전기적 특성들 및/또는 캐리어 이동도의 공간적 균일성을 향상하기 위해, 인듐 갈륨 아연 산화물(IGZO)과 같은 대안적인 반도체 물질들을 어닐링하기 위한 유사한 처리 과정이 요구될 수 있다.
디스플레이들이 커짐에 따라, 상기 처리 과정을 충분히 신속하고 비용-효율이 높은 방식으로 수행하는 것이 점점 더 어려워지고 있다. 예를 들어, 개개의 라인 레이저 빔들의 길이를 증가시키는 것이 어렵고, 그리고 레이저 펄스 에너지에서 요구되는 증가를 제공하는 것은 어렵다.
본 발명의 목적은 어닐링된 반도체 물질의 영역들을 제공하기 위한, 특히 대형 FPD들을 제조하기 위한 개선된 방법 및 장치를 제공하는 것이다.
본 발명의 일 태양에 따르면, 반도체 물질의 층을 어닐링하기 위한 장치가 제공되며, 상기 장치는: 레이저 빔을 생성하도록 구성되는 레이저 소스; 및 상기 반도체 물질의 층의 복수의 영역들을 선택적으로 조사하고, 이에 따라 어닐링에 의해 대응되는 어닐링된 반도체 물질의 복수의 영역들을 생성하기 위한 방식으로, 상기 반도체 물질의 층에 대하여 상기 레이저 빔을 스캔하거나 상기 레이저 빔으로부터 생성된 복수의 서브-빔들을 스캔하도록 구성되는 빔 스캐닝 배열을 포함하며, 상기 어닐링된 반도체 물질의 영역들 각각이 상기 어닐링된 반도체 물질의 다른 영역들 모두로부터 분리되는 것을 특징으로 한다.
어닐링될 반도체 물질은 예를 들어 비정질 실리콘 또는 IGZO을 포함할 수 있다. 어닐링된 반도체 물질은 폴리실리콘 또는 IGZO의 어닐링된 형태(예를 들어, 어닐링에 의해 전기적 특성들이 더욱 균일하게 형성되고, 및/또는 어닐링에 의해 캐리어 이동도가 향상된 IGZO의 형태)를 포함할 수 있다.
일 실시예에서, 비정질 실리콘 층을 어닐링하기 위한 장치가 제공되며, 상기 장치는 레이저 빔을 생성하도록 구성되는 레이저 소스; 및 상기 비정질 실리콘 층의 복수의 영역들을 선택적으로 조사하고, 이에 따라 어닐링에 의해 대응되는 폴리실리콘의 복수의 영역들을 생성하기 위한 방식으로, 상기 비정질 실리콘 층에 대하여 상기 레이저 빔을 스캔하거나 상기 레이저 빔으로부터 생성된 복수의 서브-빔들을 스캔하도록 구성되는 빔 스캐닝 배열을 포함하며, 상기 폴리실리콘의 영역들 각각이 폴리실리콘의 다른 영역들 모두로부터 분리되는 것을 특징으로 한다.
복수의 분리된 영역들을 선택적으로 조사하는 것이 가능한 장치를 제공함에 의해, 훨씬 낮은 총 에너지를 사용하여 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 어닐링을 수행하는 것이 가능하다. 반도체 물질의 최초 층의 비율은 제조될 전자 소자들(예를 들어 TFT들)을 지지하기 위하여 실제로 요구되는 비율에 훨씬 더 근접할 수 있다. 예를 들어, LCD 또는 OLED 디스플레이의 경우에, TFT가 형성될 필요가 있는 디스플레이의 총 면적의 비율은 전형적으로 총 면적의 3%의 오더이다. 만약 종래 기술에서와 같이 라인 레이저 빔이 폴리실리콘을 제공하기 위하여 사용된다면, 총 면적의 실질적으로 100%가 어닐링될 것이다. 본 발명의 선택적 조사는 전형적으로 약 10%의 영역 내에서(TFT 영역들 각각의 주위에 안전 마진을 제공하기 위하여) 3%에 훨씬 가까운 비율의 조사를 일반적으로 요구할 것이다. 이러한 접근법은 전력 요구조건들을 감소시키고, 처리 과정의 속도를 증가시키며, 처리 과정 비용을 감소시킨다.
일 실시예에서, 상기 레이저 빔은 복수의 서브-빔들로 분할된다. 복수의 서브-빔들은 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층 상에서 스캔된다. 이러한 접근법은 선택적 조사를 제공하는 특별히 효율적인 방식을 제공하는 것으로 밝혀졌다. 이러한 기술은 낮은 비용에서 실행될 수 있고, 반도체 물질의 큰 면적을 빠르게 처리하기 위한 기초를 제공한다. 다중 레이저들 및 대응되는 빔 스플리터들이 특히 대면적들 또는 다중 영역들을 병렬적으로 처리하기 위하여 사용될 수 있다.
일 실시예에서, 상기 레이저 빔은 펄스드 레이저 빔이고, 상기 빔 스캐닝 배열은 상기 서브-빔의 연속적인 펄스들이 조사될 상기 반도체 물질의 층의 상기 복수의 영역들 중 다른 개별적인 것들을 조사하는 방식으로 상기 복수의 서브-빔들 중 각각의 서브-빔이 상기 반도체 물질의 층에 대하여 스캔되도록 구성된다. 이러한 접근법은 종래 기술에서 가능하지 않았던, 복사 도즈가 각각의 영역에 적용되는지에 대한 융통성의 정도를 제공한다. 예를 들어, 라인 레이저 빔을 사용한 종래 기술의 배열들에서, 라인 레이저 빔의 스캐닝 방향에 평행한 라인 레이저 빔 내의 강도 프로파일은 일반적으로 가우시안(Gaussian)일 것이다. 이는 라인 레이저 빔에 의해 조사되는 각각의 영역이 강도가 증가하고 이후 감소하는 펄스들을 받을 것이고 다른 배열이 쉽게 가능하지 않을 것이라는 점을 의미한다. 이러한 방식으로 펄스 강도를 변동시키는 것은 반도체 물질의 어닐링을 위하여 최적이지는 않을 것이며, 더욱이 본 발명과 비교하여 종래 기술의 접근법을 사용하여 적용될 필요가 있는 복사의 총 양을 증가시킨다.
특정한 일 실시예에서, 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지는 각각의 펄스를 위하여 실질적으로 동일하다. 대안의 실시예에서, 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지는 상기 영역에 의해 받아지는 각각의 펄스를 위하여 점진적으로 증가한다. 어닐링 처리의 효율은 이에 의해 종래의 배열들에 의해 제공되는 가우시안 변동에 대하여 더욱 향상된다.
대안의 일 태양에서, 반도체 물질의 층을 어닐링하는 방법이 제공되며, 상기 방법은, 레이저 빔을 생성하는 단계; 및 상기 반도체 물질의 층의 복수의 영역들을 선택적으로 조사하여, 이에 의해 어닐링된 반도체 물질의 대응되는 복수의 영역들을 생성하기 위한 방식으로, 상기 반도체 물질의 층 상으로 상기 레이저 빔, 또는 상기 레이저 빔으로부터 생성되는 복수의 서브-빔들을 스캔하는 단계;를 포함하고, 어닐링된 반도체 물질의 상기 영역들 각각은 어닐링된 반도체 물질의 다른 영역들 모두로부터 분리되는 것을 특징으로 한다.
일 실시예에 따르면, 비정질 실리콘 층을 어닐링하는 방법이 제공되며, 상기 방법은, 레이저 빔을 생성하는 단계; 및 상기 비정질 실리콘 층의 복수의 영역들을 선택적으로 조사하여, 이에 의해 폴리실리콘의 대응되는 복수의 영역들을 생성하기 위한 방식으로, 상기 비정질 실리콘 층 상으로 상기 레이저 빔, 또는 상기 레이저 빔으로부터 생성되는 복수의 서브-빔들을 스캔하는 단계;를 포함하고, 폴리실리콘의 상기 영역들 각각은 폴리실리콘의 다른 영역들 모두로부터 분리되는 것을 특징으로 한다.
상기 방법은 플랫 패널 디스플레이, 특히 LCD 또는 OLED 디스플레이의 제조 방법의 일부분으로서 사용될 수 있다.
본 발명은 이제 첨부되는 도면들을 참조로 하여 예시의 방식으로서 더욱 설명될 것이다.
도 1은 반도체 물질을 어닐링하기 위한 반도체 물질의 층 상으로 라인 레이저 빔의 스캐닝을 도시한다.
도 2는 빔 스캐너를 포함하는 반도체 물질의 층을 어닐링하기 위한 장치를 도시한다.
도 3은 빔 스캐너가 없이 반도체 물질의 층을 어닐링하기 위한 대안의 장치를 도시한다
도 4는 TFT 영역에 대한 개별적인 조사된 영역을 도시한다.
도 5는 도 4의 조사된 영역 내의 선 X-X'을 따른 강도 프로파일을 도시한다.
도 6은 도 4의 조사된 영역 내의 선 Y-Y '을 따른 강도 프로파일을 도시한다.
도 7은 반도체 물질의 복수의 영역들을 선택적으로 조사하기 위한 반도체 물질의 층 상으로의 복수의 서브-빔들의 스캐닝을 도시한다.
도 8은 나비 넥타이 타입의 스캐닝 패턴을 도시한다.
도 9는 반도체 물질의 층 상으로의 복수의 서브-빔들의 래스터 스캐닝의 제1 실시예를 도시한다.
도 10은 반도체 물질의 층 상으로의 복수의 서브-빔들의 래스터 스캐닝의 제2 실시예를 도시한다.
도 11은 일 영역에 받아지는 에너지 밀도의 예시의 변동(복수의 서브-빔들에 걸친 강도 프로파일에 대응되는)을 시간의 함수로서 나타내는 바 차트이다.
도 12는 일 영역에 받아지는 에너지 밀도의 다른 예시의 변동(복수의 서브-빔들에 걸친 강도 프로파일에 대응되는)을 시간의 함수로서 나타내는 바 차트이다.
도 13은 일 영역에 받아지는 에너지 밀도의 다른 예시의 변동(복수의 서브-빔들에 걸친 강도 프로파일에 대응되는)을 시간의 함수로서 나타내는 바 차트이다.
도 14는 복수의 기판들을 병렬적으로 처리하기 위한 다중 레이저 시스템들을 포함하는 갠트리(gantry)를 도시한다.
본 명세서의 도입 부분에서 언급한 바와 같이, 디스플레이들이 커짐에 따라 각각의 픽셀을 위한 TFT들을 위하여 폴리실리콘(또는 다른 어닐링된 반도체 물질)을 효율적으로 제공하는 것이 현저히 어려워지고 있다. 예를 들어 70 인치 8K 해상도의 디스플레이를 위한 전형적인 요구사항을 고려하라. 이러한 디스플레이는 1550 x 872 mm의 전체 치수들을 가질 것이다. 7680 픽셀들이 그 길이를 따라 요구될 것이다. 4320 픽셀들이 그 폭을 따라 요구될 것이다. 이러한 디스플레이를 위한 TFT 유닛들의 개수는 길이를 따라 23040이고(하나의 TFT 유닛이 세 개의 색상들 각각을 위하여 요구된다), 폭을 따라 4320이다. 그러므로 거의 1 억의 TFT 유닛들이 요구된다.
종래 기술에서 1550 x 872 mm 디스플레이 면적의 실질적으로 전체가 어닐링된 반도체 물질(예를 들어 폴리실리콘 또는 어닐링된 IGZO)을 제공하기 위하여 어닐링 복사가 가해질 필요가 있을 것이다. 아래에 설명되는 실시예들은 수행되는 어닐링의 총 양을 현저하게 감소시키는 한편, 거의 1억의 TFT들을 위하여 요구되는 어닐링된 반도체 물질(예를 들어 폴리실리콘 또는 어닐링된 IGZO) 모두를 제공한다.
도 2 및 도 3에 일 예시가 도시되는 일 실시예에서, 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)을 어닐링하기 위한 장치(1)가 제공된다. 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)은 층 이송 장치(42)에 의해 이송될 수 있다. 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)은 기판(40) 상에서 지지될 수 있다. 기판(40)은 다시 층 이송 장치(42)에 의해 지지될(및 이송될) 수 있다. 층 이송 장치(42)는 기판(40)을 지지하고 및/또는 그립하는 이동 가능한 테이블을 포함할 수 있다.
장치(1)는 레이저 빔(31)을 생성하는 레이저 소스(30)를 포함할 수 있다. 레이저 소스(30)는 펄스드(pulsed) 레이저 소스(30)일 수 있다. 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)을 어닐링하는 것이 가능한 임의의 레이저 소스가 사용될 수 있다. 상기 레이저 소스의 세부사항들은 어닐링될 반도체 물질의 특정한 특성들에 따라 달라질 수 있다. 일 실시예에서, 레이저 소스(30)는 낮은 M2 높은 반복 속도의 DPSS 레이저이다. 일 실시예에서, 레이저 소스(30)는 약 355 nm에서(특히 비정질 실리콘을 어닐링하기에 적합한) 복사의 펄스들을 생성하는 UV 레이저 소스이다. 대안의 실시예에서, 레이저 소스(30)는 약 532 nm에서(또한 비정질 실리콘을 어닐링하기에 적합한) 복사의 펄스들을 생성하는 녹색 레이저 소스이다. 대안의 실시예에서, 레이저 소스(30)는 약 266 nm에서(특히 IGZO를 어닐링하기에 적합한) 펄스들을 생성하는 DUV 레이저 소스이다. 레이저 소스(30)는 다중-모드 고전력 레이저, 선택적으로 높은 M2 낮은 반복 속도의 DPSS 레이저를 포함할 수 있다. 이러한 후자의 실시예는 더 높은 전력 요구사항들에 기인하여 빔 스폿들의 2차원 어레이가 생성되는 경우에 특히 적용 가능할 수 있다. 이러한 배열의 일 예시는 도 10을 참조로 하여 아래에서 설명된다. 레이저 소스(30)는 Q 스위치(Q switched) 레이저 소스를 포함할 수 있다. 일 실시예에서, 레이저 소스(30)는 200 ns 이하, 선택적으로 150 ns 이하, 선택적으로 100 ns 이하의 펄스 길이들을 갖는 펄스들을 제공하도록 구성된다.
도 2 및 도 3에 도시된 실시예들에서, 광학 성분(32)(예를 들어, 회절성 광학 성분, DOE)은 레이저 빔(31)을 분할함에 의해 복수의 서브-빔들(33)을 생성한다.
빔 스캐닝 배열은 어닐링될 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)에 대하여(상에) 레이저 빔(31), 또는 레이저 빔(31)으로부터 생성되는 복수의 서브-빔들(33)(도 2 및 도 3의 실시예들에서와 같이)을 스캔하도록 제공된다. 스캔하는 단계는 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 복수의 영역들을 선택적으로 조사하기 위한 방식으로 수행된다. 어닐링된 반도체 물질(예를 들어, 폴리실리콘 또는 어닐링된 IGZO)의 대응되는 복수의 영역들이 조사에 의해 생성된다. 어닐링된 반도체 물질의 각각의 영역은 어닐링된 반도체 물질의 모든 다른 영역으로부터 분리된다.
일 실시예에서, 반도체 물질은 비정질 실리콘을 포함하거나, 본질적으로 구성되거나, 구성되고, 상기 조사는 비정질 실리콘을 어닐링하여 폴리실리콘을 형성하기 위한 것과 같다.
대안의 실시예에서, 반도체 물질은 IGZO를 포함하거나, 본질적으로 구성되거나, 구성되고, 상기 조사는 IGZO을 어닐링하여 어닐링된 IGZO를 형성하기 위한 것과 같다. 일 실시예에서, 어닐링된 IGZO는, 예를 들어 전기적 특성들의 더 높은 공간적 균일성 및/또는 증가된 캐리어 이동도를 포함하여, 어닐링 이전의 IGZO와는 현저히 다른 전기적 특성들을 갖는다.
도 2에 일 예시가 도시되는 일 실시예에서, 빔 스캐닝 배열은 빔 스캐너(34)를 포함한다. 빔 스캐너(34)는 레이저 빔(31)에 의해 또는 복수의 서브-빔들(33)에 의해 생성되는 하나 이상의 빔 스폿들(9)의 레이저 소스(30)에 대한 이동을 제공하고, 이에 의해 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)에 대하여 레이저 빔(31) 또는 복수의 서브-빔들(33)을 스캔하는 단계를 적어도 부분적으로 수행한다. 하나 이상의 빔 스폿들(9)의 조절된 이동은 예를 들어 레이저 빔(31) 또는 서브-빔들(33)의 조절된 편향(deflection) 또는 조종(steering)에 의해, 예를 들어 이동하는 거울들, 스캐닝 굴절 광학부들, 음향-광학 편향기들(acousto-optic deflectors), 또는 전자-광학 편향기들, 또는 빔 스캐너들의 기술에 알려진 임의의 다른 기술을 사용하여 달성될 수 있다. 빔 스캐너(34)는 레이저 빔(31) 또는 서브-빔들(33)을 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상으로 포커싱하기 위한 광학부들(예를 들어, f-세타 렌즈(f-theta lens))를 더 포함할 수 있다.
빔 스캐닝 배열은 추가적으로 또는 대안적으로 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)을 이동시키고, 이에 의해 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)에 대하여 레이저 빔(31) 또는 복수의 서브-빔들(33)을 스캔하는 단계를 적어도 부분적으로 수행하는 층 이송 장치(42)를 포함할 수 있다.
빔 스캐닝 배열은 추가적으로 또는 대안적으로 도 3에 예를 들어 도시된 것과 같은 광학부 이송 장치(50)를 포함할 수 있다. 광학부 이송 장치(50)는 레이저 소스(30) 및 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상으로 레이저 빔(30) 또는 복수의 서브-빔들(33)을 유도하기 위한 광학부(또는 광학부들의 일부분) 중 어느 것 또는 모두를 이동시키고, 이에 의해 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)에 대하여 레이저 빔(31) 또는 복수의 서브-빔들(33)을 스캔하는 단계를 적어도 부분적으로 수행한다. 도 3의 특정한 예시에서, 광학부 이송 장치(50)에 의해 이동되는 상기 광학부는 레이저 소스(30), 빔 성형 광학 성분(32')(아래를 보라), 빔 분할 광학 성분(32), 및 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상으로 서브-빔들(33)을 포커싱하기 위한 광학부(52)(예를 들어, f-세타 렌즈)를 포함한다.
도 4에 개략적으로 도시된 바와 같이, 일 실시예에서 어닐링된 반도체 물질(예를 들어, 폴리실리콘 또는 어닐링된 IGZO)의 복수의 영역들(8) 각각이 디스플레이 소자(예를 들어, LCD 또는 OLED 디스플레이)의 픽셀을 위하여 필요한 단일의 전자 유닛(예를 들어 TFT 소자)가 제공되는 영역(6)을 포함한다. 일 실시예에서, 레이저 빔(31) 또는 각각의 서브-빔(33)은 회절성 광학 성분(DOE)과 같은 광학 성분(32')에 의해 성형되고(도 2 및 도 3을 보라) 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상에 실질적으로 직사각형의 스폿(9)을 형성한다. 일 실시예에서, 각각의 스폿(9)은 복수의 영역들(8) 각각과 실질적으로 동일한 사이즈 및 형상이다. 일 실시예에서, 각각의 레이저 빔 펄스는 실질적으로 탑-햇(top-hat)의 단면 강도 프로파일을 갖는다. 따라서, 도 4의 영역(8)을 위하여, X-X' 선을 따른 강도 프로파일이 도 5에 도시된 바와 같을 것이다. Y-Y' 선을 따른 강도 프로파일은 도 6에 도시된 것과 같을 것이다. 일 실시예에서, 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)은 포커싱 렌즈의 원시야(far field)에 위치한다. 높은 공간적 정밀도가 요구되지 않기 때문에 반도체 물질의 층(2)에서 정확한 이미지를 형성하는 것이 필수적이지 않다. 최종 제조된 소자의 일부분들 구성하기 위하여 필수적이지 않은 반도체 물질의 영역들(어닐링되었든 아니든)은 광학 리소그래피와 같은 후속의 공정 기술들을 사용하여 정밀하게 제거될 수 있다.
비정질 실리콘의 실질적으로 100%를 폴리실리콘으로 변환하는 종래 기술과 대조적으로, 제조될 디스플레이의 디스플레이 영역에 대응되는 적어도 일 영역 내에서, 여기에 개시된 실시예들은 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 20% 미만을 어닐링된 반도체 물질(예를 들어, 폴리실리콘 또는 어닐링된 IGZO)로 변환하도록 구성되고, 선택적으로 10% 미만, 선택적으로 8% 미만, 선택적으로 6% 미만, 선택적으로 4% 미만을 변환하도록 구성된다.
일 실시예에서, 각각의 영역(8)은 각각의 픽셀을 위한 전자 유닛(예를 들어, TFT 소자)를 생성하도록 요구되는 영역(6)의 최소 사이즈보다 약간 크다. 예를 들어, 각각의 영역(8)은 이들이 함유하는 영역(6)의 표면적의 110% 내지 2000%와 같은 표면적, 선택적으로 150% 내지 1000%, 선택적으로 200% 내지 800%, 선택적으로 300% 내지 600%와 같은 표면적을 가질 수 있다. 하나의 특정한 실시예에서, 10 x 35 마이크론들의 TFT를 위한 영역(6)을 위하여, 30 x 55 마이크론들의 영역들(8)이 제공된다.
레이저 빔(31)이 복수의 서브-빔들(33)로 분할되는 실시예들에서, 각각의 서브-빔(33)은 레이저 빔(31)의 각각의 펄스를 구비하는 개별적인 스폿(9)을 생성할 수 있다. 서브-빔들(33) 각각은 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상으로 포커싱된다. 복수의 서브-빔들(33)을 제공하는 것은 대응되는 복수의 스폿들(9)을 사용하여 복수의 영역들(8)을 동시에 조사하는 것을 가능하게 한다. 빔 스캐닝 배열(예를 들어, 빔 스캐너(34))는 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상으로 서브-빔들(33)을 스캔한다. 일 실시예에서 레이저 빔(31)은 펄스드 레이저 빔이고 스캐닝 배열(예를 들어, 빔 스캐너(34))은, 서브-빔들의 연속적인 펄스들이 조사될 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 복수의 영역들(8) 중 다른 개별적인 것들을 조사하는 방식으로 각각의 서브-빔(33)이 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)에 대하여(상으로) 스캔되도록 구성된다.
도 7은 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 일부분을 가로질러(반도체 물질의 층(2)의 기준 프레임 내에서) 스폿들(9)의 라인의 예시적 궤적들(10)을 도시한다. 궤적들(10)을 따른 스캐닝 속도와 레이저 빔(31)의 펄스 속도는, 각각의 서브-빔(33)이 TFT가 형성될 영역들(6) 중 하나에 대응되는 궤적(10)을 따른 각각의 지점에서 복사의 스폿(9)을 생성하고, 하나의 스폿이 레이저 빔(31)의 각각의 연속적인 펄스를 위하여 형성되도록 구성된다. 후속의 시간에서, 서브-빔들(33)의 다른 하나가 동일한 궤적(10)을 뒤따르며, 동일한 지점에서의 각각에서 후속적인 복사의 스폿(9)을 제공한다. 상기 공정은 각각이 영역들(6) 중 하나를 함유하는 복수의 영역들(8)이 충분히 어닐링되어 예를 들어 폴리실리콘 또는 어닐링된 IGZO를 형성할 때까지 반복된다. 따라서, 복수의 영역들(8) 각각은 서브-빔들(33) 중 둘 또는 이상 중 각각(다른 것들)으로부터 복사의 하나의 펄스를 받는다. 일 실시예에서, 복수의 영역들(8) 각각은 서브-빔들(33) 중 각각 및 모든 것으로부터 복사의 단일 펄스(예를 들어, 하나 및 오직 하나의 펄스)를 받는다.
일 실시예에서, 조사될 복수의 영역들(8)은 제1 방향을 따라 제1 피치(12)로 서로로부터 이격되는 하나 이상의 세트들의 영역들(8)(각각의 영역(6)을 함유하는)을 포함한다. 도 7의 예시에서, 제1 방향은 페이지 내에서의 수직 방향이고, 각각의 세트의 영역들(8)은 영역들(8)의 수직 정렬된 칼럼을 포함한다. 복수의 세트들의 영역들(8)(칼럼들)이 제공되고, 각각의 세트의 영역들(8)은 대응되는 세트의 영역들(6)과 정렬된다(각각의 영역(8)이 영역들(6) 중 하나를 함유하도록). 복수의 서브-빔들(33)은 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)에서 제1 방향으로 동일한 제1 피치(12)로 서로로부터 이격된 적어도 하나의 세트의 서브-빔들(33)을 포함하여, 제1 방향으로 동일한 제1 피치(12)로 서로로부터 이격된 대응되는 세트의 스폿들(9)을 생성한다(도 7에 도시된 바와 같이). 이는 다수의 서브-빔들(33)이 다수의 대응되는 영역들(8)(각각의 영역(8)이 수평 궤적들(10) 중 다른 것 상에 놓이는)을 동시에 조사하는 것을 가능하게 한다. 서브-빔들의 각각의 세트 내의 복수의 서브-빔들(33)은 제1 방향을 따라 서로 정렬된다.
도 7의 예시에서, 복수의 서브-빔들(33)은 서브-빔들의 앞서 언급한 세트들(제1 방향을 따라 정렬된) 중 오직 하나만을 포함한다. 다른 실시예들에서, 수직 방향으로 서로로부터 분리된 추가적인 이러한 세트들의 서브-빔들(33)이 제공되어, 서브-빔들(33)의 2차원 어레이를 형성할 수 있다. 일 예시가 도 10을 참조로 아래에 논의된다. 일 실시예에서, 복수의 영역들(8) 각각은 서브-빔들(33)의 앞서 언급한 세트들 중 적어도 하나 내에서 서브-빔들(33) 각각으로부터 복사의 단일 펄스를 받는다.
일 실시예에서, 빔 스캐닝 배열은 예를 들어 도 7의 궤적들(10)을 따라 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)에 대하여 서브-빔들(33)을 스캐닝하는 동안, 제1 방향으로 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)을 이동시킨다. 일 실시예에서, 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)은 제1 방향을 따라 빔 스캐너(34)에 대하여 이동되고, 빔 스캐너(34)는 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 이동을 보상하기 위하여 제1 방향에 대하여 사선인 방향으로 서브-빔들(및 이에 따라 스폿들(9))을 스캔한다. 도 7에서, 궤적들(10)이 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 기준 프레임 내에서 도시된다. 빔 스캐너(34)의 기준 프레임 내에서, 각각의 궤적(10)은, 각각의 영역들(6)의 상향 움직임을 따르고 레이저 빔(31)이 펄스되는 각각의 시간에 개별적인 영역(6) 상으로 스폿(9)을 위치시키기 위하여 대각선 상향으로(예를 들어, 수직에 대한 경사각에서) 이동할 것이다.
일 실시예에서, 각각의 영역(8)은 서브-빔들의 앞서 언급한 세트들 중 적어도 하나 내에서(예를 들어, 서브-빔들(33)의 세트들 중 오직 하나가 제공될 때 서브-빔들(33)의 각각 및 모든 것으로부터) 복사의 서브-빔들(33) 각각의 모든 것으로부터의 단일 펄스의 복사(즉, 하나 및 오직 하나의 펄스)를 받는다. 따라서, 각각의 영역(8)이 N개의 펄스들의 복사를 받을 때, N개의 서브-빔들(33)은 서브-빔들(33)의 각각의 세트 내에서 제공될 것이다. 일 실시예에서, N=20이나, 다른 N 값들이 사용될 수 있다.
일 예시가 도 8에 도시된 나비 넥타이(bow-tie) 타입의 스캐닝 배열이 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 표면을 따라 서브-빔들(33)의 세트를 효율적으로 이동시키기 위하여 사용될 수 있다. 예를 들어, 지점(21)으로부터 지점(22)까지의 궤적을 따른 각각의 서브-빔(33)(및 관련된 스폿(9))의 스캔 연관된 이동 내에서, N개의 서브-빔들(33)의 세트가 영역들의 N개의 라인들을 따라 스캔된다(각각의 영역(8)이 TFT 영역들(6) 중 하나를 함유한다). 지점(22)에서, 각각의 서브-빔(33)(및 관련된 스폿(9))은 지점(23)으로 이동하고, 이는 제1 피치(12)와 등가인 거리에 대응되며, 이후 지점(23)으로부터 지점(24)까지 궤적을 따라 스캔되어 영역들(8)의 다른 N개의 라인들을(이전의 영역들의 N개의 라인들과 중첩되는) 조사한다. 각각의 서브-빔(33)(및 관련된 스폿)은 이후 지점(21)으로 다시 이동하고, 이는 제1 피치(12)와 등가인 거리에 다시 대응하며, 영역들(8)의 추가적인 N개의 라인들을 스캔하기 위하여 준비된다. 이러한 실시예에서 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상에서 영역들(8) 모두가 N개의 연속적인 레이저 펄스들에 의해 조사되어, 영역들(8) 각각 내에서 어닐링된 반도체 물질(예를 들어, 폴리실리콘 또는 어닐링된 IGZO)를 형성할 때까지 상기 공정은 계속된다.
도 7 및 도 8을 참조로 하여 위에서 설명한 스캐닝 공정에서, 빔 스캐닝 배열은 조사될 복수의 영역들(8) 모두 상에서 제1 방향을 따라 정렬된 서브-빔들(33)의 세트 각각으로부터의 빔 스폿(9)의, 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 기준 프레임 내에서 래스터 스캔(raster scan)을 제공한다. 따라서, 서브-빔들(33)의 각각의 및 모든 세트는 조사될 영역들(8) 각각 및 모든 것 상에서 스캔된다. 스캐닝 경로(46)가 도 9에서 개략적으로(어닐링될 반도체 물질의 층(2)의 기준 프레임 내에서) 도시된다. 제1 방향을 따라 정렬되는 서브-빔들(33)의 세트는 빔 스폿들(9)의 대응되는 세트(44)를 생성한다. 제1 방향(48)은 페이지의 면 내에서 상향으로 수직하다. 래스터 스캔의 장축은 제1 방향(48)에 수직하다(페이지의 면 내에서 수평하다).
일 실시예에서, 복수의 서브-빔들(33)은 제1 방향을 따라 정렬되는 복수의 세트들의 서브-빔들(33)을 포함한다(빔 스폿들(9)의 대응되는 복수의 세트들(44)을 생성한다). 세트들(44) 각각은 제1 방향에 수직한 방향으로 제2 피치에 의해 서로 다른 세트(44)로부터 분리된다. 이에 따라 제1 피치 및 제2 피치에 의해 정의되는 서브-빔들의 2차원 어레이가 형성된다. 서브-빔들(33)의 2차원 어레이는 대응되는 빔 스폿들(9)의 2차원 어레이(도 10의 상부 좌측부에 개략적으로 도시된)를 생성한다. 일 실시예에서, 각각의 세트는 위에서 설명한 바와 같이 N개의 서브-빔들(33)을 포함한다(그러나 다른 N 값들도 사용될 수 있다). 세트들의 개수 M은 특별히 제한되지 않는다. 선택적으로 M은 N보다 더 크고, 선택적으로 20보다 크고, 선택적으로 30보다 크고, 선택적으로 40보다 크다.
도 10은 빔 스폿들(9)의 M x N 어레이를 생성하는 서브-빔들의 M x N 어레이를 포함하는 실시예를 위한 예시의 스캐닝 경로(46)를 도시한다. 스캐닝 경로는 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상으로 서브-빔들(및 빔 스폿들(9))의 어레이의 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 기준 프레임 내에서 래스터 스캔을 포함한다. 이러한 타입의 일 실시예에서, 래스터 스캔의 장축은 제1 방향(48)에 평행할 수 있다(도 10의 예시에서 수직하다). 이러한 타입의 실시예들은 빔 스캐너(34)를 사용하지 않는 빔 스캐닝 배열에 의해 실행될 수 있다. 다시 말하면, 스캐닝은 스캐닝을 조종하기 위한 레이저 빔의 편향 또는 조종 없이 달성된다. 대신에, 스캐닝은 1) 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2), 및 2) 레이저 소스(30) 및 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상으로 레이저 빔(3) 또는 복수의 서브-빔들(33)을 유도하기 위한 광학부들(또는 광학부들의 일부분) 중 하나 또는 모두를 이동시킴에 의해 제공된다. 도 10에 도시된 예시에서, 예를 들어 스캐닝은 층 이송 장치를 사용함에 의하여, 스캐닝 경로(46)의 수직 부분들 각각을 따라 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)을 이동시키는 한편, 서브-빔들(33)을 정지 상태로 유지함에 의하여(레이저 소스(30) 및/또는 관련된 광학부들을 정지 상태로 유지함에 의하여) 실행될 수 있다. 광학부 이송 장치는 이후 서브-빔들(33)을 이동시키고, 이에 의해 스캐닝 경로(46)의 수평 부분들 각각을 제공하기 위하여, 레이저 소스 및/또는 관련된 광학부들을 수평 방향으로 움직이기(step) 위하여 사용될 수 있다. 대안적으로, 스캐닝 경로(46) 모두가 오직 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 이동에 의해(즉, 2차원 스캔으로) 제공될 수 있거나 또는 스캐닝 경로(46) 모두가 오직 레이저 소스(30) 및/또는 관련된 광학부들의 이동에 의해 제공될 수 있다.
일 실시예에서, 서브-빔들(33) 모두는 동일한 강도를 가지며, 따라서 각각의 서브-영역(8)에 전달되는 펄스 당 에너지는 일정하다(각각의 펄스가 영역(8)에 동일한 에너지를 전달한다). 이는 시간의 함수로서 영역(8)에 받아지는 에너지 밀도의 변동을 나타내는(각각의 영역이 25개의 다른 서브-빔들(33)로부터 펄스를 받는 경우에) 도 11 내의 바 차트에 의해 개략적으로 도시된다.
도 12는 대안의 실시예를 도시하며, 여기에서 각각의 서브-영역(8)에 전달되는 펄스 당 에너지가 시간의 함수로서 점진적으로(progressively) 증가하도록 서브-빔들(33)이 점진적으로 증가하는 강도들을 갖는다(각각의 펄스는 이전의 펄스보다 더 높은 펄스 당 에너지를 전달한다). 각각의 서브-빔(33)의 강도는 스캐닝 동안 일정하게 잔류한다. 각각의 영역(8)에 의해 전달되는 펄스 당 에너지의 점진적인 증가는 다른 서브-빔들(33) 사이에서 강도의 차이들에 의해 제공되고, 이는 다시 회절성 광학 성분의 적합한 설계에 의해 조절될 수 있다. 펄스 당 에너지가 점진적으로(단조롭게) 증가하는 일 예시가 도 12의 바 차트에 의해 도시된다. 다른 배열들도 가능한다. 효율적이고(예를 들어, 낮은 레이저 에너지의 총 양을 사용하는) 및/또는 고품질(예를 들어 신뢰성 있고 긴 수명의 전자 소자들을 위하여 특별히 잘 적용된 양질의 폴리실리콘을 제공하거나, 및/또는 다른 영역들(8)을 가로질러 높은 균일성을 달성하는)이 실행될 수 있다.
도 12에 도시된 것과 같이 점진적으로 증가하는 에너지 밀도 배열이, 이들이 반도체 물질(예를 들어 비정질실리콘 또는 IGZO)의 더욱 점진적인 어닐링, 및 적용 가능한 경우에는 결정화를 유발하며, 따라서 막 붕괴의 가능성 감소를 유발하기 때문에 도 11에 도시된 것과 같은 일정한 배열과 대비하여 바람직하다.
도 13은 에너지 펄스의 변동이 라인 레이저 빔의 스캐닝을 사용한 종래의 접근법에 대하여 내재적인(intrinsic) 변동을 모방하도록 구성되는, 즉 대략 가우시안 변동인 일 예시를 도시한다. 이러한 접근법은 종래 기술의 접근법들에 대응되는 품질의 어닐링된 반도체 물질(예를 들어, 폴리실리콘 또는 어닐링된 IGZO)를 제조하기 위한 방법을 가능하게 한다.
도 12에 도시된 것과 같이 점진적으로 증가하는 에너지 밀도 배열은 도 13에 도시되는 것과 같은 오르내리는 배열에 비교할 때 또한 요구되며, 이는 연속적으로 증가하는 에너지 밀도의 펄스들 모두가 점진적인 어닐링에, 그리고 적용 가능한 경우에는 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 결정화에 전체적으로 기여하는 한편, 도 13에서의 피크 이후에 나타나는 것과 같이 감소되는 에너지 밀도를 갖는 펄스들이 어닐링에, 그리고 적용 가능한 경우에는 결정화 공정에 현저히 적게 기여하기 때문이다.
위에서 논의한 배열들에서, 영역들(8) 각각은 복수의 복사 펄스들(예를 들어, 제공되는 서브-빔들(33) 각각으로부터의 펄스)를 받는다. 대안의 실시예에서, 장치(1)는 복수의 영역들(8) 각각이 복사 빔으로부터의 단일 복사 펄스를 받도록 구성된다. 임의의 추가적인 펄스들이 요구되지 않고, 단일 복사 펄스는 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)를 어닐링된 반도체 물질(예를 들어, 폴리실리콘 또는 어닐링된 IGZO)로 변환시킨다. 선택적으로, 광학 성분(32)은 레이저 빔을 복수의 서브-빔들로 분할하도록 제공된다. 이러한 경우에, 레이저 빔의 스캐닝은, 복수의 영역들(8) 각각에 의해 받아지는 서브-빔들 및 단일 복사 펄스의 스캐닝이 서브-빔들 중 하나로부터 받아지는 것을 포함한다. 복수의 서브-빔들을 제공하는 것은, 임의의 일 회에 상기 층(2) 상에 오직 하나의 복사 빔 스폿이 입사할 수 있는 경우와 비교하여, 반도체 물질의 층(2)의 공정의 속도를 향상시킬 수 있다.
도 14는 예를 들어 더 큰 디스플레이들, 또는 도 14에 도시된 바와 같이 반도체 물질의의 다수의 측방향으로 인접한 층들(예를 들어, 다수 디스플레이들을 위하여)을 위하여 어떻게 장치(1)가 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 더 큰 층들(2)을 처리하도록 스케일업될 수 있는지를 개략적으로 도시한다. 도시된 예시의 구성에서, 장치(1)는 복수의 레이저 소스들(30)(도시된 특정한 예시에서 10개)을 포함하는 갠트리(gantry)를 포함한다. 각각의 소스(30)는 두 개의 광학 시스템들(36)에(20개의 광학 시스템들(36)이 제공되도록) 동시에 복사를 제공한다. 각각의 광학 시스템(36)은 레이저 빔(31)을 복수의 서브-빔들(33)로 분할하도록 구성되는 광학 성분(32), 서브-빔들(33)을 성형하기 위한 광학 성분(32'), 및 대응되는 빔 스캐너(34)(f-세타 렌즈와 같은 포커싱 광학부들을 포함하는)을 포함한다. 빔 스캐너(34)는 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2) 상에서 서브-빔들(33)을 스캔한다. 도시된 구성에서, 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)은 갠트리 아래에서 수직 하향하여(페이지 내에서 도시된 바와 같이) 이동하는 한편, 서브-빔들이 실질적으로 좌우로 스캔된다(예를 들어, 위에서 설명된 것과 같이 나비 넥타이 형태의 패턴으로).
일 실시예에서, 디스플레이의 제조 방법의 추가적인 단계들이 폴리실리콘의 영역들(8)을 생성하기 위한 반도체 물질(예를 들어, 비정질 실리콘 또는 IGZO)의 층(2)의 공정 이후에 수행된다. 일 실시예에서, 디스플레이의 픽셀을 구동하기 위한 TFT와 같은 전자 소자는 영역들(8) 각각 내에 형성된다. 일 실시예에서, LCD 또는 OLED 디스플레이와 같은 플랫 패널 디스플레이가 상기 전자 소자들을 포함하도록 제조된다.
본 개시의 실시예들은 아래의 번호 매겨진 조항들에 의해 또한 설명된다.
1. 비정질 실리콘 층을 어닐링하기 위한 장치로서,
레이저 빔을 생성하도록 구성되는 레이저 소스; 및
상기 비정질 실리콘 층의 복수의 영역들을 선택적으로 조사하고, 이에 의해 어닐링에 의해 대응되는 폴리실리콘의 복수의 영역들을 생성하기 위한 방식으로 상기 레이저 빔을 스캔하도록 구성되는 빔 스캐너를 포함하고,
상기 폴리실리콘의 영역들 각각이 상기 폴리실리콘의 다른 영역들 모두로부터 분리되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
2. 조항 1에 있어서,
상기 레이저 빔을 복수의 서브-빔들로 분할하도록 구성되는 광학 성분을 더 포함하고,
상기 레이저 빔의 스캐닝은 상기 서브-빔들의 스캐닝을 포함하는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
3. 조항 2에 있어서,
상기 레이저 빔은 펄스드(pulsed) 레이저 빔이고, 상기 빔 스캐너는 상기 서브-빔의 연속적인 펄스들이 조사될 상기 비정질 실리콘 층의 상기 복수의 영역들 중 다른 개별적인 것들을 조사하는 방식으로 각각의 서브-빔이 상기 비정질 실리콘 층 상에 스캔되도록 구성되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
4. 조항 2 또는 조항 3에 있어서,
조사될 상기 복수의 영역들이 제1 피치로 서로로부터 이격되고, 상기 광학 성분에 의해 생성되는 서브-빔들이 동일한 피치로 서로로부터 이격되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
5. 조항 2 내지 조항 4 중 어느 하나의 조항에 있어서,
상기 복수의 영역들의 조사 동안에 상기 빔 스캐너에 대하여 상기 비정질 실리콘 층을 이동하도록 구성되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
6. 조항 5에 있어서,
상기 비정질 실리콘 층이 제1 방향을 따라 상기 빔 스캐너에 대하여 이동되고,
상기 광학 성분에 의해 생성되는 상기 서브-빔들은 상기 제1 방향에 평행하게 정렬되고,
상기 빔 스캐너는 상기 비정질 실리콘 층의 이동을 보상하기 위하여 상기 제1 방향에 대하여 사선인 방향으로 상기 서브-빔들을 스캔하도록 구성되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
7. 조항 2 내지 조항 6 중 어느 하나의 조항에 있어서,
상기 복수의 영역들 각각이 상기 서브-빔들 중 적어도 2개 각각으로부터 하나의 복사 펄스를 받도록 구성되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
8. 조항 7에 있어서,
상기 복수의 영역들 각각이 상기 서브-빔들 각각으로부터 단일 복사 펄스를 받도록 구성되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
9. 조항 2 내지 조항 8 중 어느 하나의 조항에 있어서,
상기 레이저 소스는 펄스드 레이저 소스이고, 상기 장치는 상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지가 각각의 펄스를 위하여 실질적으로 동일하도록 구성되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
10. 조항 2 내지 조항 8 중 어느 하나의 조항에 있어서,
상기 레이저 소스는 펄스드 레이저 소스이고, 상기 장치는 상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지가 상기 영역에 의해 받아지는 적어도 두 개의 펄스들을 위하여 실질적으로 다르도록 구성되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
11. 조항 10에 있어서,
상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지는 상기 영역에 의해 받아지는 각각의 펄스를 위하여 점진적으로 증가하는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
12. 조항 2 내지 조항 11 중 어느 하나의 조항에 있어서,
복사의 각각의 서브-빔은 실질적으로 탑-햇 단면 강도 프로파일을 갖는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
13. 임의의 앞선 조항에 있어서,
상기 비정질 실리콘 층의 20% 미만을 폴리실리콘으로 변환하도록 구성되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
14. 임의의 앞선 조항에 있어서,
상기 복수의 영역들 각각이 상기 레이저 빔으로부터 단일 복사 펄스를 받도록 구성되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
15. 조항 14에 있어서,
상기 레이저 빔을 복수의 서브-빔들로 분할하도록 구성되는 광학 성분을 더 포함하고,
상기 레이저 빔의 스캐닝은 상기 서브-빔들의 스캐닝을 포함하고,
상기 복수의 영역들 각각에 의해 받아지는 단일 복사 펄스는 상기 서브-빔들 중 하나로부터 받아지는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하기 위한 장치.
16. 비정질 실리콘 층을 어닐링하는 방법으로서,
레이저 빔을 생성하는 단계; 및
상기 비정질 실리콘 층의 복수의 영역들을 선택적으로 조사하여, 이에 의해 폴리실리콘의 대응되는 복수의 영역들을 생성하기 위한 방식으로, 상기 비정질 실리콘 층 상으로 상기 레이저 빔을 스캔하는 단계를 포함하고,
상기 폴리실리콘의 영역들 각각은 상기 폴리실리콘의 다른 영역들 모두로부터 분리되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
17. 조항 16에 있어서,
상기 선택적 조사는 상기 레이저 빔을 복수의 서브-빔들로 분할하고, 상기 비정질 실리콘 층 상에 상기 서브-빔들을 스캔함에 의해 수행되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
18. 조항 17에 있어서,
상기 레이저 빔은 펄스드 레이저 빔이고, 상기 서브-빔의 연속적인 펄스들이 조사될 상기 비정질 실리콘 층의 상기 복수의 영역들 중 다른 개별적인 것들을 조사하는 방식으로 각각의 서브-빔이 상기 비정질 실리콘 층 상에 스캔되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
19. 조항 17 또는 조항 18에 있어서,
상기 서브-빔들은 조사될 상기 복수의 영역들과 동일한 피치로 서로로부터 이격되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
20. 조항 17 내지 조항 19 중 어느 하나의 조항에 있어서,
상기 복수의 영역들의 조사 동안에 상기 비정질 실리콘 층이 이동되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
21. 조항 20에 있어서,
상기 비정질 실리콘 층이 상기 복수의 영역들의 조사 동안에 제1 방향을 따라 이동되고
상기 비정질 실리콘 층의 이동을 보상하기 위하여 상기 서브-빔들은 상기 제1 방향에 평행하게 정렬되고 상기 제1 방향에 대하여 사선인 방향으로 스캔되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
22. 조항 17 내지 조항 21 중 어느 하나의 조항에 있어서,
상기 복수의 영역들 각각이 상기 서브-빔들 중 적어도 2개 각각으로부터 하나의 복사 펄스를 받는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
23. 조항 22에 있어서,
상기 복수의 영역들 각각이 상기 서브-빔들 각각으로부터 단일 복사 펄스를 받는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
24. 조항 17 내지 조항 23 중 어느 하나의 조항에 있어서,
복사의 각각의 서브-빔은 실질적으로 탑-햇 단면 강도 프로파일을 갖는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
25. 조항 16 내지 조항 22 중 어느 하나의 조항에 있어서,
상기 레이저 빔을 펄스드이고, 상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지가 각각의 펄스를 위하여 실질적으로 동일한 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
26. 조항 16 내지 조항 22 중 어느 하나의 조항에 있어서,
상기 레이저 빔을 펄스드이고, 상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지가 상기 영역에 의해 받아지는 적어도 2개의 펄스들을 위하여 실질적으로 다른 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
27. 조항 26에 있어서,
상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지는 상기 영역에 의해 받아지는 각각의 펄스를 위하여 점진적으로 증가하는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
28. 조항 16 내지 조항 27 중 어느 하나의 조항에 있어서,
상기 비정질 실리콘 층의 20% 미만이 폴리실리콘으로 변환되는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
29. 조항 16 내지 조항 28 중 어느 하나의 조항에 있어서,
상기 복수의 영역들 각각이 상기 레이저 빔으로부터 단일 복사 펄스를 받는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
30. 조항 29에 있어서,
상기 레이저 빔을 복수의 서브-빔들로 분할하도록 구성되는 광학 성분을 더 포함하고,
상기 레이저 빔의 스캐닝은 상기 서브-빔들의 스캐닝을 포함하고,
상기 복수의 영역들 각각에 의해 받아지는 단일 복사 펄스는 상기 서브-빔들 중 하나로부터 받아지는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
31. 조항 16 내지 조항 30 중 어느 하나의 조항에 있어서,
폴리실리콘의 상기 영역들 각각 내에 전자 소자를 제조하는 단계를 더 포함하는 비정질 실리콘 층을 어닐링하는 방법.
32. 조항 31에 있어서,
폴리실리콘의 각각의 영역은 각각의 영역 내에서 상기 전자 소자에 의해 차지되는 영역의 표면적보다 적어도 10% 더 큰 표면적을 갖는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
33. 조항 32에 있어서,
각각의 전자 소자는 박막 트랜지스터를 포함하는 것을 특징으로 하는 비정질 실리콘 층을 어닐링하는 방법.
34. 조항 16 내지 조항 33 중 임의의 하나의 조항에 있어서,
상기 폴리실리콘의 영역들을 사용하여 플랫 패널 디스플레이를 제조하는 단계를 더 포함하는 비정질 실리콘 층을 어닐링하는 방법.
35. 조항 16 내지 조항 34 중 임의의 하나의 조항에 따른 방법을 사용하여 제조된 플랫 패널 디스플레이.

Claims (46)

  1. 반도체 물질의 층을 어닐링하기 위한 장치로서,
    레이저 빔을 생성하도록 구성되는 레이저 소스; 및
    상기 반도체 물질의 층의 복수의 영역들을 선택적으로 조사하고, 이에 의해 어닐링에 의해 대응되는 어닐링된 반도체 물질의 복수의 영역들을 생성하기 위한 방식으로, 상기 반도체 물질의 층에 대하여 상기 레이저 빔을 스캔하거나 상기 레이저 빔으로부터 생성된 복수의 서브-빔들(sub-beams)을 스캔하도록 구성되는 빔 스캐닝 배열을 포함하고,
    상기 어닐링된 반도체 물질의 영역들 각각이 상기 어닐링된 반도체 물질의 다른 영역들 모두로부터 분리되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  2. 청구항 1에 있어서,
    상기 레이저 빔은 펄스드(pulsed) 레이저 빔이고,
    상기 빔 스캐닝 배열은 상기 서브-빔의 연속적인 펄스들이 조사될 상기 반도체 물질의 층의 상기 복수의 영역들 중 다른 개별적인 것들을 조사하는 방식으로 상기 복수의 서브-빔들 중 각각의 서브-빔이 상기 반도체 물질의 층에 대하여 스캔되도록 구성되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 복수의 영역들 각각이 적어도 2개의 다른 서브-빔들 각각으로부터 하나의 복사 펄스를 받도록 구성되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  4. 청구항 1 내지 청구항 3 중 어느 하나의 청구항에 있어서,
    상기 레이저 소스는 펄스드 레이저 소스이고,
    상기 장치는 상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지가 각각의 펄스를 위하여 실질적으로 동일하도록 구성되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  5. 청구항 1 내지 청구항 3 중 어느 하나의 청구항에 있어서,
    상기 레이저 소스는 펄스드 레이저 소스이고,
    상기 장치는 상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지가 상기 영역에 의해 받아지는 상기 펄스들 중 적어도 2개를 위하여 실질적으로 다르도록 구성되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  6. 청구항 5에 있어서,
    상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지가 상기 영역에 의해 받아지는 각각의 펄스를 위하여 점진적으로(progressively) 증가하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  7. 청구항 1 내지 청구항 6 중 어느 하나의 청구항에 있어서,
    조사될 상기 복수의 영역들은 제1 방향을 따라 제1 피치로 서로로부터 이격되는 적어도 하나의 세트의 영역들을 포함하고,
    상기 복수의 서브-빔들은 상기 반도체 물질의 층에서 상기 제1 방향으로 상기 제1 피치로 서로 이격되는 적어도 하나의 세트의 서브-빔들을 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  8. 청구항 7에 있어서,
    상기 복수의 영역들 각각은 상기 서브-빔들의 세트들 중 적어도 하나 내에서 상기 서브-빔들 각각으로부터의 단일 복사 펄스를 받는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  9. 청구항 8에 있어서,
    상기 서브-빔들의 세트들 중 각각 내의 상기 서브-빔들은 상기 반도체 물질의 층에서 상기 제1 방향을 따라 서로에 대하여 정렬되는(aligned) 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  10. 청구항 7 내지 청구항 9 중 어느 하나의 청구항에 있어서,
    상기 빔 스캐닝 배열은 상기 반도체 물질의 층에 대한 상기 서브-빔들의 스캐닝 단계 동안에 상기 제1 방향으로 상기 반도체 물질의 층을 이동시키는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  11. 청구항 10에 있어서,
    상기 빔 스캐닝 배열은 조사될 상기 복수의 영역들 모두 상에서 상기 서브-빔들의 세트들 중 적어도 하나의 각각으로부터 각각의 빔 스폿의 상기 반도체 물질의 층의 기준 프레임(reference frame) 내에서 래스터 스캔(raster scan)을 제공하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  12. 청구항 11에 있어서,
    상기 래스터 스캔의 장축은 상기 반도체 물질의 층의 상기 기준 프레임 내에서 상기 제1 방향에 수직한 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  13. 청구항 7 내지 청구항 12 중 어느 하나의 청구항에 있어서,
    상기 복수의 서브-빔들은 복수의 상기 서브-빔들의 세트들을 포함하고,
    각각의 세트는 상기 반도체 물질의 층에서 제2 피치에 의해 상기 제1 방향에 수직한 방향으로 서로 다른 세트로부터 분리되어 상기 제1 피치 및 상기 제2 피치에 의해 정의되는 서브-빔들의 2차원 어레이를 형성하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  14. 청구항 13에 있어서,
    상기 빔 스캐닝 배열은 상기 반도체 물질의 층 상에서 상기 서브-빔들의 2차원 어레이로부터의 빔 스폿들의 상기 반도체 물질의 층 내의 상기 기준 프레임 내에서 래스터 스캔을 제공하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  15. 청구항 14에 있어서,
    상기 래스터 스캔의 장축은 상기 제1 방향에 평행한 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  16. 청구항 1 내지 청구항 15 중 어느 하나의 청구항에 있어서,
    상기 빔 스캐닝 배열은, 상기 레이저 빔 또는 상기 복수의 서브-빔들에 의해 생성되는 하나 이상의 빔 스폿들의 상기 레이저 소스에 대한 이동을 제공하고, 이에 의해 상기 반도체 물질의 층에 대하여 상기 레이저 빔 또는 복수의 서브-빔들을 스캔하는 단계를 적어도 부분적으로 수행하도록 구성된 빔 스캐너를 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  17. 청구항 1 내지 청구항 16 중 어느 하나의 청구항에 있어서,
    상기 빔 스캐닝 배열은, 상기 반도체 물질의 층을 이동시키고, 이에 의해 상기 반도체 물질의 층에 대하여 상기 레이저 빔 또는 복수의 서브-빔들을 스캔하는 단계를 적어도 부분적으로 수행하도록 구성되는 층 이송 장치를 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  18. 청구항 1 내지 청구항 17 중 어느 하나의 청구항에 있어서,
    상기 빔 스캐닝 배열은, 상기 레이저 소스 및 상기 반도체 물질의 층 상으로 상기 레이저 빔 또는 복수의 서브-빔들을 인도하기(direct) 위한 광학부(optics) 중 어느 것 또는 모두를 이동시키고, 이에 의해 상기 반도체 물질의 층에 대하여 상기 레이저 빔 또는 복수의 서브-빔들을 스캔하는 단계를 적어도 부분적으로 수행하도록 구성되는 광학부 이송 장치를 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  19. 청구항 1 내지 청구항 18 중 어느 하나의 청구항에 있어서,
    상기 레이저 빔을 분할함(split)에 의해 상기 복수의 서브-빔들을 생성하도록 구성되는 광학 성분을 더 포함하는 반도체 물질의 층을 어닐링하기 위한 장치.
  20. 청구항 1 내지 청구항 19 중 어느 하나의 청구항에 있어서,
    복사의 서브-빔 각각은 실질적으로 탑-햇(top-hat)의 단면 강도 프로파일을 갖는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  21. 청구항 1 내지 청구항 20 중 어느 하나의 청구항에 있어서,
    상기 반도체 물질의 층의 20% 미만을 어닐링된 반도체 물질로 변환하도록 구성되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  22. 청구항 1 내지 청구항 21 중 어느 하나의 청구항에 있어서,
    상기 복수의 영역들 각각은 상기 레이저 빔으로부터 단일 복사 펄스를 받도록 구성되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  23. 청구항 22에 있어서,
    상기 레이저 빔을 복수의 서브-빔들로 분할하도록 구성되는 광학 성분을 더 포함하고,
    상기 레이저 빔을 스캔하는 단계는 상기 서브-빔들을 스캔하는 단계를 포함하고,
    상기 복수의 영역들 각각에 의해 받아지는 상기 단일 복사 펄스는 상기 서브-빔들 중 하나로부터 받아지는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  24. 청구항 1 내지 청구항 23 중 어느 하나의 청구항에 있어서,
    상기 반도체 물질은 상기 어닐링 이전에 비정질 실리콘을 포함하고,
    상기 어닐링된 반도체 물질은 폴리실리콘을 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  25. 청구항 1 내지 청구항 23 중 어느 하나의 청구항에 있어서,
    상기 반도체 물질은 상기 어닐링 이전에 인듐 갈륨 아연 산화물을 포함하고,
    상기 어닐링된 반도체 물질은 어닐링된 인듐 갈륨 아연 산화물을 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하기 위한 장치.
  26. 반도체 물질의 층을 어닐링하는 방법으로서,
    레이저 빔을 생성하는 단계; 및
    상기 반도체 물질의 층의 복수의 영역들을 선택적으로 조사하여, 이에 의해 어닐링된 반도체 물질의 대응되는 복수의 영역들을 생성하기 위한 방식으로, 상기 반도체 물질의 층 상으로 상기 레이저 빔, 또는 상기 레이저 빔으로부터 생성되는 복수의 서브-빔들을 스캔하는 단계;를 포함하고,
    어닐링된 반도체 물질의 상기 영역들 각각은 어닐링된 반도체 물질의 다른 영역들 모두로부터 분리되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  27. 청구항 26에 있어서,
    상기 레이저 빔은 펄스드 레이저 빔이고,
    각각의 서브-빔은, 상기 서브-빔의 연속적인 펄스들이 조사될 상기 반도체 물질의 층의 상기 복수의 영역들 중 다른 개별적인 것들을 조사하는 방식으로 상기 반도체 물질의 층 상에서 스캔되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  28. 청구항 26 또는 청구항 27에 있어서,
    상기 복수의 영역들 각각이 적어도 2개의 다른 서브-빔들 각각으로부터 하나의 복사 펄스를 받는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  29. 청구항 26 내지 청구항 28 중 어느 하나의 청구항에 있어서,
    상기 복수의 영역들 각각에 의해 받아지는 복사의 펄스 당 에너지가 각각의 펄스를 위하여 실질적으로 동일한 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  30. 청구항 26 내지 청구항 28 중 어느 하나의 청구항에 있어서,
    상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지가 상기 영역에 의해 받아지는 상기 펄스들 중 적어도 2개를 위하여 실질적으로 다른 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  31. 청구항 30에 있어서,
    상기 복수의 영역들 각각에 의해 받아지는 펄스 당 에너지가 상기 영역에 의해 받아지는 각각의 펄스를 위하여 점진적으로 증가하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  32. 청구항 26 내지 청구항 31 중 어느 하나의 청구항에 있어서,
    조사될 상기 복수의 영역들은 제1 방향을 따라 제1 피치로 서로로부터 이격되는 적어도 하나의 세트의 영역들을 포함하고,
    상기 복수의 서브-빔들은 상기 반도체 물질의 층에서 상기 제1 방향으로 상기 제1 피치로 서로 이격되는 적어도 하나의 세트의 서브-빔들을 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  33. 청구항 32에 있어서,
    상기 복수의 영역들 각각은 상기 서브-빔들의 세트들 중 적어도 하나 내에서 상기 서브-빔들 각각으로부터의 단일 복사 펄스를 받는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  34. 청구항 33에 있어서,
    상기 서브-빔들의 세트들 중 각각 내의 상기 서브-빔들은 상기 반도체 물질의 층에서 상기 제1 방향을 따라 서로에 대하여 정렬되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  35. 청구항 32 내지 청구항 34 중 어느 하나의 청구항에 있어서,
    상기 반도체 물질의 층에 대하여 상기 서브-빔들을 스캔하는 단계 동안에 상기 반도체 물질의 층이 상기 제1 방향으로 이동되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  36. 청구항 35에 있어서,
    상기 서브-빔들의 세트들 중 적어도 하나의 각각으로부터의 각각의 빔 스폿은 조사될 상기 복수의 영역들 모두 상에서 상기 반도체 물질의 층의 상기 기준 프레임 내에서 래스터 스캔되고,
    상기 래스터 스캔의 장축은 상기 반도체 물질의 층의 상기 기준 프레임 내에서 상기 제1 방향에 수직한 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  37. 청구항 26 내지 청구항 36 중 어느 하나의 청구항에 있어서,
    상기 복수의 서브-빔들은 복수의 상기 서브-빔들의 세트들을 포함하고,
    각각의 세트는 상기 반도체 물질의 층에서 제2 피치에 의해 상기 제1 방향에 수직한 방향으로 서로 다른 세트로부터 분리되어 상기 제1 피치 및 상기 제2 피치에 의해 정의되는 서브-빔들의 2차원 어레이를 형성하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  38. 청구항 37에 있어서,
    상기 서브-빔들의 상기 어레이는 상기 반도체 물질의 층 상에서 래스터 스캔되고, 상기 래스터 스캔의 장축은 상기 제1 방향에 평행한 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  39. 청구항 26 내지 청구항 38 중 어느 하나의 청구항에 있어서,
    상기 복수의 서브-빔들은 상기 레이저 빔을 분할함에 의해 생성되는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  40. 청구항 26 내지 청구항 39 중 어느 하나의 청구항에 있어서,
    어닐링된 반도체 물질의 상기 영역들 각각 내에 전자 소자를 제조하는 단계를 더 포함하는 반도체 물질의 층을 어닐링하는 방법.
  41. 청구항 40에 있어서,
    어닐링된 반도체 물질의 각각의 영역은 각각의 영역 내에서 상기 전자 소자에 의해 차지되는 영역의 표면적보다 적어도 10% 더 큰 표면적을 갖는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  42. 청구항 40 또는 청구항 41에 있어서,
    각각의 전자 소자는 박막 트랜지스터를 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  43. 청구항 26 내지 청구항 42 중 어느 하나의 청구항에 있어서,
    상기 어닐링된 반도체 물질의 영역들을 사용하여 플랫 패널 디스플레이를 제조하는 단계를 더 포함하는 반도체 물질의 층을 어닐링하는 방법.
  44. 청구항 26 내지 청구항 43 중 어느 하나의 청구항에 있어서,
    상기 반도체 물질은 상기 어닐링 이전에 비정질 실리콘을 포함하며, 상기 어닐링된 반도체 물질은 폴리실리콘을 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  45. 청구항 26 내지 청구항 43 중 어느 하나의 청구항에 있어서,
    상기 반도체 물질은 상기 어닐링 이전에 인듐 갈륨 아연 산화물을 포함하고, 상기 어닐링된 반도체 물질은 어닐링된 인듐 갈륨 아연 산화물을 포함하는 것을 특징으로 하는 반도체 물질의 층을 어닐링하는 방법.
  46. 청구항 26 내지 청구항 45 중 어느 하나의 방법을 사용하여 제조된 플랫 패널 디스플레이.
KR1020197007934A 2016-08-22 2017-08-16 반도체 물질의 층을 어닐링하기 위한 장치, 반도체 물질의 층을 어닐링하는 방법, 및 플랫 패널 디스플레이 KR20190040036A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB1614342.2 2016-08-22
GBGB1614342.2A GB201614342D0 (en) 2016-08-22 2016-08-22 An apparatus for annealing a layer of amorphous silicon, a method of annealing a layer of amorphous silicon, and a flat panel display
GB1700800.4 2017-01-17
GB1700800.4A GB2553162B (en) 2016-08-22 2017-01-17 An apparatus for annealing a layer of amorphous silicon, a method of annealing a layer of amorphous silicon, and a flat panel display
PCT/GB2017/052423 WO2018037211A1 (en) 2016-08-22 2017-08-16 An apparatus for annealing a layer of semiconductor material, a method of annealing a layer of semiconductor material, and a flat panel display

Publications (1)

Publication Number Publication Date
KR20190040036A true KR20190040036A (ko) 2019-04-16

Family

ID=57045609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197007934A KR20190040036A (ko) 2016-08-22 2017-08-16 반도체 물질의 층을 어닐링하기 위한 장치, 반도체 물질의 층을 어닐링하는 방법, 및 플랫 패널 디스플레이

Country Status (8)

Country Link
US (1) US20190181009A1 (ko)
EP (1) EP3501034A1 (ko)
JP (1) JP2019532494A (ko)
KR (1) KR20190040036A (ko)
CN (1) CN109643644A (ko)
GB (2) GB201614342D0 (ko)
TW (1) TWI765905B (ko)
WO (1) WO2018037211A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11384425B2 (en) * 2017-07-13 2022-07-12 Purdue Research Foundation Method of enhancing electrical conduction in gallium-doped zinc oxide films and films made therefrom
JP6726234B2 (ja) * 2017-07-26 2020-07-22 エンゼルプレイングカード株式会社 遊技用代用貨幣、遊技用代用貨幣の製造方法、及び検査システム
CN116635978A (zh) * 2021-10-30 2023-08-22 长江存储科技有限责任公司 用于半导体器件中的半导体层的热处理的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3477969B2 (ja) * 1996-01-12 2003-12-10 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶表示装置
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
KR20040088536A (ko) * 2002-02-25 2004-10-16 오르보테크 엘티디. 편평한 패널 디스플레이 기판을 제조하기 위한 방법
JP2005191173A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd 表示装置及びその製造方法
JP4838982B2 (ja) * 2004-01-30 2011-12-14 株式会社 日立ディスプレイズ レーザアニール方法およびレーザアニール装置
US7199397B2 (en) * 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
JP2006135192A (ja) * 2004-11-08 2006-05-25 Sharp Corp 半導体デバイスの製造方法と製造装置
JP2007214527A (ja) * 2006-01-13 2007-08-23 Ihi Corp レーザアニール方法およびレーザアニール装置
JP5030524B2 (ja) * 2006-10-05 2012-09-19 株式会社半導体エネルギー研究所 レーザアニール方法及びレーザアニール装置
DE102008045533B4 (de) * 2008-09-03 2016-03-03 Innovavent Gmbh Verfahren und Vorrichtung zum Ändern der Struktur einer Halbleiterschicht
US7964453B2 (en) * 2009-05-15 2011-06-21 Potomac Photonics, Inc. Method and system for spatially selective crystallization of amorphous silicon
JP5471046B2 (ja) * 2009-06-03 2014-04-16 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
CN104379820A (zh) * 2012-05-14 2015-02-25 纽约市哥伦比亚大学理事会 薄膜的改进型准分子激光退火
JP5918118B2 (ja) * 2012-12-18 2016-05-18 株式会社日本製鋼所 結晶半導体膜の製造方法
CN104956466B (zh) * 2012-12-31 2018-03-02 恩耐公司 用于低温多晶硅结晶的短脉冲光纤激光器
JP6028849B2 (ja) * 2013-03-07 2016-11-24 三菱電機株式会社 レーザアニール装置、半導体装置の製造方法
WO2015127031A1 (en) * 2014-02-19 2015-08-27 The Trustees Of Columbia University In The City Of New York Sequential laser firing for thin film processing

Also Published As

Publication number Publication date
GB2553162A (en) 2018-02-28
JP2019532494A (ja) 2019-11-07
GB201614342D0 (en) 2016-10-05
GB201700800D0 (en) 2017-03-01
GB2553162B (en) 2020-09-16
TWI765905B (zh) 2022-06-01
EP3501034A1 (en) 2019-06-26
CN109643644A (zh) 2019-04-16
TW201812919A (zh) 2018-04-01
US20190181009A1 (en) 2019-06-13
WO2018037211A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
KR101773219B1 (ko) 레이저 어닐 방법, 장치 및 마이크로렌즈 어레이
US10651294B2 (en) Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
CN102665999B (zh) 激光加工方法
US20170236948A1 (en) Thin film transistor, manufacturing process for thin film transistor, and laser annealing apparatus
US20060040512A1 (en) Single-shot semiconductor processing system and method having various irradiation patterns
US20080210671A1 (en) Fast axis beam profile shaping by collimation lenslets for high power laser diode based annealing system
US20110309370A1 (en) Systems and methods for the crystallization of thin films
US20110121306A1 (en) Systems and Methods for Non-Periodic Pulse Sequential Lateral Solidification
DE102014106472A1 (de) Verfahren zum Strahlungsritzen eines Halbleitersubstrats
TWI765905B (zh) 用於半導體材料層退火之裝置，半導體材料層退火之方法，及平面顯示器
US10608115B2 (en) Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor
KR20120101087A (ko) 비주기적인 펄스 순차 측면 고상화를 위한 시스템 및 방법
CN110998795A (zh) 激光照射装置、薄膜晶体管的制造方法及投影掩模
JP2019532494A5 (ko)
JP7274455B2 (ja) ファイバーレーザー装置及びワークピースを処理するための方法
JP4668508B2 (ja) 半導体結晶化方法
JP6761479B2 (ja) レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
US10840095B2 (en) Laser irradiation device, thin-film transistor and thin-film transistor manufacturing method
JP2023545747A (ja) 作業面上にレーザラインを生成する装置
WO2018074282A1 (ja) レーザアニール方法およびレーザアニール装置
KR102426156B1 (ko) 이중 파장 어닐링 방법 및 장치
WO2020184153A1 (ja) レーザアニール装置
JP7222974B2 (ja) 薄膜を処理するレーザ装置および方法
CN112805809A (zh) 激光退火装置及激光退火方法
JP5348850B2 (ja) ビーム照射装置

Legal Events

Date Code Title Description
WITB Written withdrawal of application