CN116635978A - 用于半导体器件中的半导体层的热处理的方法 - Google Patents

用于半导体器件中的半导体层的热处理的方法 Download PDF

Info

Publication number
CN116635978A
CN116635978A CN202180004020.4A CN202180004020A CN116635978A CN 116635978 A CN116635978 A CN 116635978A CN 202180004020 A CN202180004020 A CN 202180004020A CN 116635978 A CN116635978 A CN 116635978A
Authority
CN
China
Prior art keywords
region
spot
dimension
lateral direction
processing region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180004020.4A
Other languages
English (en)
Inventor
张坤
刘磊
杨远程
周文犀
夏志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN116635978A publication Critical patent/CN116635978A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/082—Scanning systems, i.e. devices involving movement of the laser beam relative to the laser head
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0626—Energy control of the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067—Dividing the beam into multiple beams, e.g. multifocusing
    • B23K26/0676—Dividing the beam into multiple beams, e.g. multifocusing into dependently operating sub-beams, e.g. an array of spots with fixed spatial relationship or for performing simultaneously identical operations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公开了用于对半导体器件进行热处理的方法。一种方法包括：获得具有非晶硅的处理区域的图案；使激光束与处理区域对准，激光束在聚焦激光光斑中，聚焦激光光斑具有等于或大于处理区域的光斑区域；以及通过朝向处理区域发射激光束持续处理时段来对处理区域执行激光退火。

Description

用于半导体器件中的半导体层的热处理的方法
背景技术
本公开涉及半导体制造方法。
通过改进工艺技术、电路设计、编程算法和制造工艺，平面存储器单元被缩小到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，用于平面存储器单元的存储器密度接近上限。
三维(3D)存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于促进存储器阵列的操作的***电路。
发明内容
公开了一种对半导体器件进行热处理的方法。该方法包括：获得具有非晶硅的处理区域的图案；使激光束与处理区域对准，激光束在聚焦激光光斑中，聚焦激光光斑具有等于或大于处理区域的光斑区域；以及通过朝向处理区域发射激光束持续处理时段来对处理区域执行激光退火。
提供了另一种用于对半导体器件进行热处理的方法。该方法包括获得具有非晶硅的处理区域的图案，并且使多个激光束与处理区域对准。激光束各自在聚焦激光光斑中，聚焦激光光斑具有各自小于或等于处理区域的多个光斑区域。该方法还包括通过朝向处理区域发射多个激光束持续处理时段来对处理区域执行激光退火，以将非晶硅转化为多晶硅。
公开了一种用于对半导体器件进行热处理的***。该***包括：激光源，激光源被配置为生成一个或多个激光束；光学模块，光学模块被配置为在处理区域上提供一个或多个聚焦激光光斑；以及控制器，控制器耦合到光学模块。控制器被配置为：(i)获得处理区域的尺寸，并且(ii)至少控制光学模块，以通过基于处理区域和聚焦激光光斑中的每一个聚焦激光光斑的光斑区域在处理区域上施加一个或多个聚焦激光光斑来对处理区域执行激光退火。
附图说明
并入本文并且形成说明书的一部分的附图示出了本公开的方面，并且与说明书一起进一步用于解释本公开并且使得相关领域技术人员能够制成和使用本公开。
图1示出了根据本公开的一些方面的3D存储器器件的截面图。
图2A示出了根据本公开的一些方面的具有多个存储器器件芯片的示例性晶圆的平面图。
图2B和图2C各自示出了根据本公开的一些方面的在存储器器件芯片中的示例性照射场(shot)的平面图。
图3A和图3B各自示出了根据本公开的一些方面的激光束沿横向方向的能量分布。
图4A和图4B各自示出了根据本公开的一些方面的聚焦激光光斑与处理区域的关系。
图4C示出了根据本公开的一些方面的示例性3D存储器器件中的某些部分的尺寸。
图4D示出了根据本公开的一些方面的聚焦激光光斑与处理区域之间的重叠误差。
图5A示出了根据本公开的一些方面的由多个聚焦激光光斑形成的最小重复光斑。
图5B、图5C、图6A和图6B各自示出了根据本公开的一些方面的聚焦激光光斑与处理区域的关系。
图7示出了根据本公开的一些方面的用于对半导体器件执行激光退火的装置的示意图。
图8示出了根据本公开的一些方面的用于控制激光退火的控制器的示意图。
图9是根据本公开的一些方面的用于对半导体器件执行激光退火的示例性方法的流程图。
将参考附图描述本公开的方面。
具体实施方式
尽管讨论了具体的配置和布置，但是应当理解，这样做仅仅是出于说明的目的。这样，在不脱离本公开的范围的情况下，可以使用其他配置和布置。此外，本公开也可以用于各种其他应用。如本公开中描述的功能和结构特征可以彼此组合、调整和修改，并且以在附图中未具体描绘的方式，使得这些组合、调整和修改在本公开的范围内。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。
应当容易理解，在本公开中的“在…上”、“在…上方”和“在…之上”的含义应该以最广泛的方式来解释，使得“在…上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“在…上方”或“在…之上”不仅意味着“在某物上方”或“在某物之上”的含义，而且还可以包括“在某物上方”或“在某物之上”并且其间不具中间特征或层(即，直接在某物上)的含义。
此外，诸如“在…下面”、“在…下方”、“下部”、“在…上方”、“上部”等的空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与(一个或多个)另一元件或特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或在其他取向下)，并且本文所用的空间相对描述词也可以被相应地解释。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层结构或上层结构之上延伸，或者可以具有小于下层结构或上层结构的范围的范围。此外，层可以是同质或非同质的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于处于连续结构的顶表面与底表面之间的或处于连续结构的顶表面和底表面处的任何一对水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线和/或过孔触点)以及一个或多个电介质层。
在3D存储器器件中，***电路和存储器器件的存储器单元阵列在垂直方向上设置在不同平面(级、层级)中(即，彼此堆叠)，以减小***电路的平面芯片尺寸以及存储器器件的总芯片尺寸。在3D存储器器件中，存储器单元通过NAND存储器串与字线的相交形成。NAND存储器串被形成为在存储器堆叠体(例如，导电/电介质层对)中垂直延伸，并且NAND存储器串的源极端与半导体层接触，该半导体层用作用于对NAND存储器串施加源极电压的源极触点的部分。然后，该半导体层导电连接到(一个或多个)焊盘引出互连，以用于焊盘引出目的。
半导体层的形成通常包括热处理，热处理将沉积在处理区域中并且与NAND存储器串的源极端接触的非晶硅转化为多晶硅。热处理还可以激活嵌入在非晶硅中的注入物，以实现电连接。为了避免影响金属结构(例如，键合触点、互连等)并且保持这些金属结构的可靠性，使用局部热处理(例如，激光退火)进行局部的热处理。然而，热处理通常不适应各种尺寸、布局和位置的处理区域。因此，用均匀的激光能量对具有不同大小/尺寸的半导体层的3D存储器器件进行退火是具有挑战性的。
为了解决前述问题中的一个或多个，本公开提供了用于将非晶硅转化为多晶硅以形成半导体器件中的半导体层的方法和***。半导体层可以具有任何合适的功能和/或位置。在一些实施方式中，半导体层导电连接到半导体器件中的焊盘引出互连，以用于焊盘引出目的。在本公开中，非晶硅所位于的处理区域可以具有任何合适的尺寸。使用激光退火进行该转化。为了适应各种尺寸/面积的处理区域，可以调整用于处理处理区域的激光束的聚焦激光光斑，使得入射到整个处理区域上的(一个或多个)激光束的能量是恒定/均匀的。入射到处理区域(例如，非晶硅)上的能量水平足够高，以促进退火和注入物激活。例如，基于处理区域的尺寸/面积，可以调整入射到处理区域上的激光束的能量分布和/或数量，以形成可以施加到处理区域的均匀能量的光斑/区域。在示例中，如果单个聚焦激光光斑的光斑区域大于或等于处理区域，则可以使用单个聚焦激光光斑处理整个处理区域。如果聚焦激光光斑的光斑区域小于或等于处理区域，则可以采用多个聚焦激光光斑以形成最小重复光斑。可以施加具有均匀能量的最小重复光斑，以覆盖整个处理区域。因此，本公开的方法和***可以简化半导体层的制造，从而允许激光退火更具有可缩放性。例如，具有半导体层的半导体器件的大规模生产可以更容易，并且可以简化激光退火的控制。
图1示出了根据本公开的示例性3D存储器器件100的部分的侧视图。3D存储器器件包括在键合界面109处彼此键合的第一半导体结构105和第二半导体结构107。3D存储器器件100可以包括核心阵列区和非核心阵列区。第一半导体结构105包括多个NAND存储器串117、多个交错的栅极导电层139和电介质层140、多个接触结构115、半导体层111以及多个焊盘引出互连119。位于核心阵列区中的NAND存储器串117的源极端与半导体层111接触。接触结构115(例如，穿硅过孔(through-silicon via，TSV))可以位于非阵列区中并且与半导体层111绝缘。焊盘引出互连119可以导电连接到半导体层111，以用于焊盘引出目的。
应当注意，在本公开的附图中添加x轴、y轴和z轴以进一步示出半导体器件的部件的空间关系。半导体器件(例如，3D存储器器件100)的衬底包括在x方向和y方向(即，横向方向或宽度方向)上横向延伸的两个横向表面(例如，顶表面和底表面)。x方向是3D存储器器件100的字线方向，y方向是3D存储器器件100的位线方向，并且z方向垂直于x-y平面。在一些实施方式中，z方向是NAND存储器串的垂直延伸的NAND方向。如本文所用，当衬底在z方向(垂直方向或厚度方向)上定位在半导体器件的最低平面中时，在z方向上相对于半导体器件的衬底确定半导体器件的一个部件(例如，层或器件)是在另一部件(例如，层或器件)“上”、“上方”还是“下方”。用于描述空间关系的相同概念适用于整个本公开。
如图1中所示，第一半导体结构105和第二半导体结构107可以在键合界面109处以面对面的方式彼此键合。第二半导体结构107可以包括衬底以及在衬底上方并且与衬底接触的器件层。衬底可以包括硅(例如，单晶硅，c-Si)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(silicon on insulator，SOI)、绝缘体上锗(germanium on insulator，GOI)或者任何其他合适的半导体材料。在一些实施方式中，衬底包括单晶硅。在一些实施方式中，器件层包括***电路(附图中未示出细节)。***电路可以包括高电压(high voltage，HV)电路(例如，驱动电路)和低电压(low voltage，LV)电路(例如，页缓冲器电路和逻辑电路)。在一些实施方式中，***电路包括与衬底接触的多个晶体管。晶体管可以包括本文公开的任何晶体管，例如，平面晶体管和3D晶体管。在一些实施方式中，第二半导体结构107还包括在器件层上方的互连层，以将电信号传递到器件层中的***电路或从器件层中的***电路传递电信号。互连层可以包括多个互连，包括横向线和过孔。如本文所用，术语“互连”可以宽泛地包括任何合适类型的互连，例如中段工艺(middle-end-of-line，MEOL)互连和后段工艺(back-end-of-line，BEOL)互连。互连可以耦合到器件层中的***电路的晶体管。互连层还可以包括一个或多个层间电介质(interlayer dielectric，ILD)层(又称为“金属间电介质(intermetal dielectric，IMD)层”)，横向线和过孔可以形成在ILD层中。也就是说，互连层可以包括在多个ILD层中的横向线和过孔。在一些实施方式中，器件层中的器件通过互连层中的互连彼此耦合。互连层中的互连可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、硅化物或其任何组合。互连层中的ILD层可以包括电介质材料，电介质材料包括但不限于氧化硅、氮化硅、氮氧化硅、低介电常数(低k)电介质或其任何组合。在一些实施方式中，互连层中的互连包括W，在导电金属材料中，W具有相对较高的热预算(与高温工艺兼容)和良好质量(较少缺陷，例如，空隙)。
如图1中所示，第二半导体结构107还可以包括在键合界面109处并且在互连层上方且与互连层接触的键合层。键合层可以包括多个键合触点以及将键合触点电隔离的电介质。键合触点可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、硅化物或其任何组合。在一些实施方式中，键合层的键合触点包括Cu。键合层的其余区域可以用电介质形成，电介质包括但不限于氧化硅、氮化硅、氮氧化硅、低k电介质或其任何组合。键合层中的键合触点和周围电介质可以用于混合键合(又称为“金属/电介质混合键合”)，混合键合是一种直接键合技术(例如，在不使用中间层(例如，焊料或键合剂)的情况下在表面之间形成键合)，并且可以同时获得金属与金属(例如，Cu与Cu)键合和电介质与电介质(例如，SiO2与SiO2)键合。例如，可以基于键合触点的相对位置(例如，移位)来区分键合界面。
如图1中所示，第一半导体结构105还可以包括在键合界面109处的键合层，例如，在键合界面相对于第二半导体结构107中的键合层的相对侧上。第一半导体结构105的键合层可以包括多个键合触点以及将键合触点电隔离的电介质。键合触点可以包括导电材料，例如，Cu。键合层的其余区域可以用电介质材料形成，例如，氧化硅。键合层中的键合触点和周围电介质可以用于混合键合。在一些实施方式中，键合界面109是第一半导体结构105和第二半导体结构107的键合层相遇并且键合的地方。
第一半导体结构105还可以包括在(第一半导体结构105的)键合层上方并且与键合层接触的互连层，以传传递信号。第一半导体结构105中的互连层可以包括多个互连，例如，MEOL互连和BEOL互连。在一些实施方式中，互连层中的互连还包括局部互连，例如，位线触点和字线触点。互连层还可以包括一个或多个ILD层，横向线和过孔可以形成在ILD层中。互连层中的互连可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、硅化物或其任何组合。互连层中的ILD层可以包括电介质材料，电介质材料包括但不限于氧化硅、氮化硅、氮氧化硅、低k电介质或其任何组合。
如图1中所示，第一半导体结构105可以包括在互连层上方并且与互连层接触的存储器单元阵列，例如，NAND存储器串117的阵列。NAND存储器串117(例如，存储器单元阵列)可以形成在核心阵列区中。根据一些实施方式，每个NAND存储器串117垂直延伸穿过多对栅极导电层139和电介质层140。堆叠并且交错的栅极导电层139和电介质层140在本文中又被称为堆叠体结构，例如，导电层/电介质层对的存储器堆叠体。根据一些实施方式，存储器堆叠体中的交错的栅极导电层139和电介质层140在垂直方向上交替。每个栅极导电层139可以包括被粘合层和栅极电介质层围绕的栅极电极(栅极线)。粘合层可以包括导电材料(例如，氮化钛(TiN))，其可以改进栅极电极与栅极电介质层之间的粘合性。栅极导电层139的栅极电极可以横向延伸作为字线，终止于存储器堆叠体的一个或多个阶梯结构处。阶梯结构位于阶梯区中，阶梯区是非核心阵列区的部分。阶梯结构可以与多个字线触点接触，以用于将电压施加在栅极导电层139上。
存储器堆叠体中的栅极导电层139和电介质层140的对的数量可以是确定存储器单元阵列中的存储器单元的数量的因素之一。栅极导电层139可以包括导电材料，导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，每个栅极导电层139包括金属层，例如，钨层。在一些实施方式中，每个栅极导电层139包括掺杂多晶硅层。每个栅极导电层139可以包括围绕存储器单元的控制栅极。电介质层140可以包括电介质材料，电介质材料包括但不限于氧化硅、氮化硅、氮氧化硅或其组合。在一些实施方式中，电介质层140包括氮化硅。
如图1中所示，每个NAND存储器串117包括垂直延伸穿过存储器堆叠体的沟道结构。在一些实施方式中，沟道结构包括填充有(一种或多种)半导体材料(例如，作为半导体沟道)和(一种或多种)电介质材料(例如，作为存储膜)的沟道孔。在一些实施方式中，半导体沟道包括硅，例如，多晶硅。在一些实施方式中，存储膜是包括隧穿层、存储层(又称为“电荷捕获/存储层”)和阻挡层的复合电介质层。沟道结构可以具有圆柱形形状(例如，柱形形状)。根据一些实施方式，半导体沟道、隧穿层、存储层和阻挡层以此顺序从柱的中心朝向柱的外表面径向布置。隧穿层可以包括氧化硅、氮氧化硅或其任何组合。存储层可以包括氮化硅、氮氧化硅、硅或其任何组合。阻挡层可以包括氧化硅、氮氧化硅、高介电常数(高k)电介质或其任何组合。在一个示例中，存储膜可以包括氧化硅/氮氧化硅/氧化硅(ONO)的复合层。沟道结构还可以包括在NAND存储器串117的漏极端上的沟道插塞。沟道插塞可以包括多晶硅并且与半导体沟道接触。在一些实施方式中，每个NAND存储器串117是“电荷捕获”类型的NAND存储器。应当理解，NAND存储器串117不限于“电荷捕获”类型的NAND存储器串，并且在其他示例中可以是“浮栅”类型的NAND存储器串。
根据一些实施方式，NAND存储器串117没有在其源极端上的任何半导体插塞。相反，3D存储器器件100包括在NAND存储器串117上方并且与NAND存储器串117接触的半导体层111。半导体层111可以在每个NAND存储器串117的源极端处与沟道结构的半导体沟道的侧壁接触。半导体层111可以包括半导体材料，例如，掺杂多晶硅。在一些实施方式中，半导体层111掺有N型掺杂剂，例如，磷和/或砷。半导体层111的厚度可以在100nm到600nm的范围内。在一些实施方式中，半导体层111和缝隙结构中的源极触点(例如，阵列公共源极“ACS”(array common source)，未示出)可以共同用作耦合到NAND存储器串117的源极端的源极线(未示出)的部分，例如用于在擦除操作期间将擦除电压施加到NAND存储器串117的源极端。
半导体层111可以完全或部分地位于核心阵列区中。半导体层111的面积可以足够大，例如，大于或等于其中形成所有NAND存储器串117的总面积，以与所有NAND存储器串117的源极端接触。在各种实施方式中，半导体层111可以或可以不延伸到非核心阵列区(例如，阶梯区)。半导体层111的具体面积/尺寸不应受到本公开的实施方式的限制。
如图1中所示，第一半导体结构105还可以包括在3D存储器器件100中垂直延伸的一个或多个接触结构115。在一些实施方式中，接触结构115将互连层中的互连耦合到焊盘引出互连119，以促进3D存储器器件100中的电连接。接触结构115可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、硅化物或其任何组合。在一些实施方式中，接触结构115包括W。在一些实施方式中，接触结构115各自可以是具有微米级或数十微米级(例如，1μm与100μm之间)的深度(例如，沿z方向的长度)的TSV。
如图1中所示，第一半导体结构105还可以包括在半导体层111上方并且导电连接到半导体层111的焊盘引出互连层。在一些实施方式中，半导体层111垂直(在z方向上)设置在焊盘引出互连层与NAND存储器串117之间。焊盘引出互连层可以包括在半导体层111上方的一个或多个绝缘层以及导电连接到半导体层111和/或接触结构115的多个焊盘引出互连119。在一些实施方式中，焊盘引出互连层包括在半导体层111上方并且与半导体层111接触的多个触点和/或在触点上方并且与触点接触的一个或多个接触层以及焊盘引出互连119。在一些实施方式中，导电连接到接触结构115的焊盘引出互连119用于驱动器件层中的***电路中的晶体管。在一些实施方式中，导电连接到NAND存储器串117的焊盘引出互连119用于提供用于存储器单元的操作(例如，擦除、写入和读取)的电压。触点、接触层和焊盘引出互连119可以各自包括钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，触点、接触层和焊盘引出互连119可以各自包括钨。一个或多个绝缘层可以包括氧化硅、氮化硅、氮氧化硅或其任组合。
可以通过在半导体结构之上形成半导体层并且形成导电连接到半导体层的焊盘引出互连来形成3D存储器器件100。如图1中所示，可以首先形成具有核心阵列区和非核心阵列区的半导体结构。半导体结构可以包括在键合界面109处与第二半导体结构107键合的第一半导体结构105的部分。第二半导体结构可以包括衬底、器件层、相应互连层和相应键合层。第一半导体结构105的部分可以包括相应键合层、相应互连层和存储器堆叠体。存储器堆叠体可以包括交错的多个栅极导电层139和多个电介质层140。存储器堆叠体还可以包括在交错的栅极导电层139和电介质层140中延伸的NAND存储器串117的阵列。第一半导体结构105的部分还可以包括垂直延伸并且耦合到相应互连层的一个或多个第一接触部分。第一接触部分随后可以形成接触结构115(例如，TSV)的下部部分。NAND存储器串117可以位于核心阵列区中，并且第一接触部分可以位于非核心阵列区中。
为了形成第一半导体结构105的部分，在第一衬底上形成堆叠体结构，例如，包括交错的栅极导电层和电介质层的存储器堆叠体。为了形成存储器堆叠体，在一些实施方式中，在可以包括硅的第一衬底上形成包括交错的牺牲层(未示出)和电介质层的电介质堆叠体(未示出)。在一些实施方式中，每一个牺牲层包括氮化硅层，并且每一个电介质层包括氧化硅层。可以通过一种或多种薄膜沉积工艺形成交错的牺牲层和电介质层，薄膜工艺包括但不限于化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physicalvapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)或其任何组合。可以重复图案化电介质堆叠体，以在非核心阵列区中形成多个阶梯。然后，可以通过栅极替换工艺形成存储器堆叠体，例如，使用相对于电介质层具有选择性的牺牲层的湿法/干法蚀刻并且用导电层填充所得到的凹陷，来用导电层代替牺牲层。在一些实施方式中，每一个导电层包括金属层，例如，W层。应当理解，在一些示例中，还可以通过交替沉积导电层(例如，掺杂多晶硅层)和电介质层(例如，氧化硅层)来形成存储器堆叠体，而不需要栅极替换工艺。在一些实施方式中，在存储器堆叠体与第一衬底之间形成包括氧化硅的焊盘氧化物层(例如，硅的热生长局部氧化(thermally grown local oxidation of silicon，LOCOS))。可以形成垂直延伸并且着陆在阶梯上的多个接触过孔，以形成栅极导电层139与要形成的相应互连层之间的电连接。
可以在第一衬底上方形成NAND存储器串117。每一个NAND存储器串117垂直延伸穿过电介质堆叠体(或存储器堆叠体，取决于制造工艺)，以与第一衬底接触。在一些实施方式中，形成NAND存储器串117的制造工艺包括使用干法蚀刻和/或湿法蚀刻(例如，深反应离子蚀刻(deep reactive-ion etching，DRIE))形成穿过电介质堆叠体(或存储器堆叠体)并且进入到第一衬底中的沟道孔，随后使用薄膜沉积工艺(例如，ALD、CVD、PVD或其任何组合)用多个层(例如，存储膜(例如，隧穿层、存储层和阻挡层)和半导体层)填充沟道孔。
在一些实施方式中，在第一衬底上的NAND存储器串117的阵列上方形成第一半导体结构105的互连层。互连层可以包括在一个或多个ILD层中的多个互连。互连可以导电连接到NAND存储器串117。互连层中的互连可以包括通过一种或多种薄膜沉积工艺沉积的导电材料，薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电镀或其任何组合。形成互连的制造工艺还可以包括光刻、化学机械抛光(chemical mechanical polishing，CMP)、湿法/干法蚀刻或者任何其他合适的工艺。ILD层可以包括通过一种或多种薄膜沉积工艺沉积的电介质材料，薄膜沉积工艺包括但不限于CVD、PVD、ALD或其任何组合。在一些实施方式中，互连层中的互连包括W，W在导电金属材料中具有相对较高的热预算，以承受后续高温工艺。
在一些实施方式中，在相应的互连层上方形成第一半导体结构105的键合层。键合层可以包括被电介质层中的电介质围绕的多个键合触点。可以通过一种或多种薄膜沉积工艺形成电介质，薄膜沉积工艺包括但不限于CVD、PVD、ALD或其任何组合。然后可以通过图案化电介质层(例如，电介质层中的电介质材料的光刻以及干法/湿法蚀刻)并且通过沉积粘合(胶合)层、阻挡层和/或晶种层以及导电材料(例如，W)来填充接触孔，而形成穿过电介质层并且与互连层中的互连接触的键合触点。导电材料的沉积可以包括CVD、PVD、ALD、电镀、无电镀或其任何组合。
为了形成第二半导体结构107，在衬底(例如，第二衬底)上形成器件层。器件层可以包括在衬底上的多个晶体管。衬底可以是具有单晶硅的硅衬底。可以通过多种工艺形成晶体管，所述工艺包括但不限于光刻、干法/湿法蚀刻、薄膜沉积、热生长、注入、CMP以及任何其他合适的工艺。在一些实施方式中，通过离子注入和/或热扩散在衬底中形成掺杂区，掺杂区例如用作晶体管的阱和源极/漏极区。在一些实施方式中，还通过湿法/干法蚀刻和薄膜沉积在衬底中形成隔离区(例如，浅沟槽隔离(shallow trench isolation，STI))。晶体管可以用作用于控制NAND存储器串117的***电路的部分或全部。应当理解，制造晶体管的细节可以根据晶体管的类型而变化，并且因此为了易于描述而不进行详细描述。
在一些实施方式中，在衬底上的晶体管上方形成第二半导体结构107的互连层。第二半导体结构107的互连层的形成可以与第一半导体结构105的互连层的形成类似，并且在此不再重复。在一些实施方式中，第一接触部分可以形成在非核心阵列区中并且耦合到第二半导体结构107的相应互连层中的互连。第一接触部分的形成可以包括光刻、蚀刻和沉积。例如，第一接触部分可以包括通过一种或多种薄膜沉积工艺沉积的导电材料，薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电镀或其任何组合。
在一些实施方式中，在相应互连层上方形成第二半导体结构107的键合层。键合层可以包括被电介质层中的电介质围绕的多个键合触点。第二半导体结构107的键合层的形成可以与第一半导体结构105的键合层的形成类似，并且在此不再重复。
如图1中所示，将第一半导体结构105的部分(例如，存储器堆叠体和穿过存储器堆叠体形成的NAND存储器串117)上下翻转。将面向下的第一半导体结构105的键合层与面向上的第二半导体结构107的键合层键合(即，以面对面的方式键合)，由此形成键合界面109。也就是说，两个键合层中的键合触点在键合界面109处键合。在一些实施方式中，在键合之前对键合表面应用处理工艺，例如，等离子体处理、湿法处理和/或局部热处理。作为键合(例如，混合键合)的结果，键合界面109的相对侧上的键合接触可以相互混合。根据一些实施方式，在键合之后，第一半导体结构105和第二半导体结构107的键合触点彼此对准并且接触，使得存储器堆叠体和穿过存储器堆叠体形成的NAND存储器串117可以跨越键合界面109通过键合的键合触点耦合到晶体管。然后，可以部分或者完全去除第一衬底，以暴露NAND存储器串117的源极端。在一些实施方式中，第一衬底的去除包括合适的蚀刻工艺(例如，干法蚀刻和/或湿法蚀刻)和/或平面化工艺(例如，化学机械抛光或CMP)。第一衬底被部分或完全去除的键合芯片可以被称为半导体结构。
可以在NAND存储器串117的源极端暴露的侧面/表面上的半导体结构之上沉积掺杂非晶硅层。掺杂非晶硅层可以至少与核心阵列区中的多个(例如，所有)NAND存储器串117的源极端接触。在一些实施方式中，使用低温沉积工艺(例如，低温化学气相沉积(CVD))沉积掺杂非晶硅层。例如，沉积温度可以在400摄氏度到450摄氏度的范围内。可以使用原位掺杂工艺来掺杂掺杂剂(例如，磷和/或砷)。在一些实施方式中，掺杂非晶硅层的厚度在100nm到600nm的范围内。
可以将掺杂非晶硅层转化为掺杂多晶硅层。掺杂非晶硅层可以覆盖核心阵列区中的任何/所有NAND存储器串117。掺杂非晶硅到掺杂多晶硅的转化可以包括局部热处理，例如，激光退火工艺。局部热处理可以被局限在期望控制区域中，并且将不影响其他热敏感结构，例如，键合界面109处的键合触点以及其他金属结构/互连。掺杂非晶硅层可以在激光退火期间结晶并且形成掺杂多晶硅层。在一些实施方式中，局部热处理的温度可以在1300摄氏度到1700摄氏度的范围内。在一些实施方式中，激光退火工艺包括激光束中的多个激光脉冲，每一个激光脉冲具有100ns(即，纳秒)到300ns的脉冲时间。掺杂多晶硅层可以指半导体层111，半导体层111至少在核心阵列区中延伸并且与NAND存储器串117接触。尽管未示出，但是掺杂非晶硅层还可以具有在非核心阵列区中的部分。该(一个或多个)部分可以被或者可以不被转化为多晶硅。非晶硅层的具体布局不应受到本公开的实施方式的限制。
可以在半导体层111之上沉积并且图案化一个或多个电介质层，并且可以在电介质层中形成一个或多个接触层(如果有的话)、一个或多个触点(如果有的话)以及一个或多个焊盘引出互连119，以导电连接到半导体层111。电介质层可以包括氧化硅、氮化硅和/或氮氧化硅。可以通过CVD、PVD、ALD等形成电介质层。接触层、触点和焊盘引出互连119可以包括钨和/或多晶硅，并且可以通过不限于CVD、PVD、ALD、电镀、无电镀或其任何组合来形成。电介质层的图案化可以包括任何合适的图案化手段，例如，光刻和蚀刻(例如，干法和/或湿法蚀刻)工艺。
3D存储器器件100可以是晶圆中的多个3D存储器器件中的一个3D存储器器件的示例，并且经历激光退火以形成相应的半导体层。在一些实施方式中，3D存储器器件100可以在3D存储器器件芯片中。根据半导体层111的尺寸/面积，可以控制一个或多个激光束，以处理一个核心阵列区中的掺杂非晶硅。每一个激光束可以以聚焦激光光斑入射到3D存储器器件100上。根据本公开的实施方式，处理区域(即，其中采用一个或多个激光束进行退火的区域)可以包括一个或多个核心阵列区。例如，如果单个激光束的聚焦激光光斑大于或等于处理区域，则可以采用单个激光束对处理区域进行退火。在另一示例中，如果单个激光束的聚焦激光光斑小于或等于处理区域，则可以采用多于一个激光束对处理区域进行退火。可以调整激光束的能量分布和/或多于一个激光束的重叠，以促进在处理区域上的均匀激光能量入射。图2A-图2C示出了根据一些实施方式的晶圆中的核心阵列区和非核心阵列区的示例性布局。图3A和图3B各自示出了根据一些实施方式的激光束沿相应横向方向的能量分布。图4A-图4D、图5A-图5C、图6A和图6B示出了根据一些实施方式的其中处理区域的尺寸/面积变化的不同退火情形。
图2A示出了根据本公开的一些方面的具有多个3D存储器器件芯片的示例性晶圆200的平面图。图2B和图2C各自示出了根据本公开的一些方面的照射场202的示例。晶圆200可以包括多个照射场202，每一个照射场202包括四个管芯，例如，四个3D存储器器件芯片，例如，图2B中的3D存储器器件芯片204或者图2C中的3D存储器器件芯片203。四个3D存储器器件芯片可以通过划片线212/213分离。如图2B和图2C中所示，每一个3D存储器器件芯片204/203可以包括至少一个堆叠体结构。每一个管芯(例如，3D存储器器件芯片)可以在y方向上包括一个或多个平面。堆叠体结构可以包括从周围下部区域升高的具有交错的导电层(例如，栅极线/字线)和电介质层(例如，栅极到栅极电介质)的存储器堆叠体。每一个导电层/电介质层对在不同高度处，并且被称为一个级。在一些实施方式中，堆叠体结构包括在堆叠体结构的一个或多个侧面上的阶梯结构。阶梯结构可以具有倾斜轮廓，倾斜轮廓从堆叠体结构外部的周围下部区域向堆叠体结构内的内部区域升高。基于3D存储器器件芯片204/203中的结构的不同高度，3D存储器器件芯片204/203可以被分为核心阵列区(无填充)和非核心阵列区(图案填充)。
如图2B中所示，在一些实施方式中，3D存储器器件芯片204可以包括两个堆叠体结构，两个堆叠体结构具有两个核心阵列区206以及在核心阵列区206之间并且围绕核心阵列区206的非核心阵列区208。阶梯区可以位于核心阵列区206之间的非核心阵列区208中。堆叠体结构的阶梯结构可以在核心阵列区206之间的阶梯区中。存储器单元阵列可以例如以NAND存储器串的阵列的形式形成在核心阵列区206中，其中，每一个NAND存储器串垂直延伸穿过相应的堆叠体结构。
替代地或另外，如图2C中所示，在一些实施方式中，3D存储器器件芯片203可以包括一个堆叠体结构，堆叠体结构具有核心阵列区207以及在核心阵列区207的侧面上的非核心阵列区205。堆叠体结构的阶梯结构可以在堆叠体结构的(一个或多个)侧面上的阶梯区中。存储器单元阵列可以例如以NAND存储器串的阵列的形式形成在核心阵列区207中，其中，每一个NAND存储器串垂直延伸穿过堆叠体结构。
图3A示出了根据本公开的用于激光退火的激光束的聚焦激光光斑的在x方向上的能量分布。图3B示出了根据本公开的聚焦激光光斑的在y方向上的能量分布。具体地，图3A和图3B各自分别示出了聚焦激光光斑在x方向和y方向上从一端到另一端的能量变化。如图3A和图3B中所示，聚焦激光光斑的能量可以从零逐渐增加到稳定/恒定的正值，并且逐渐减小到零。为了便于说明，其中聚焦激光光斑的能量均匀并且恒定的区域可以被称为中央光斑区域，并且其中聚焦激光光斑的能量增加/减小的区域可以被称为***光斑区域。在一些实施方式中，***光斑区域围绕中央光斑区域。如图3A中所示，沿x方向，聚焦激光光斑的能量可以在***光斑区域中从零增加到正值，在中央光斑区域中保持在正值，并且在***光斑区域内从正值减小到零。假设聚焦激光光斑在x方向上的大小/尺寸为F，则中央光斑区域在x方向上可以具有尺寸E，并且E小于或等于F。如图3B中所示，沿y方向，聚焦激光光斑的能量可以在***光斑区域中从零增加到正值，在中央光斑区域中保持在正值，并且在***光斑区域中从正值减小到零。假设聚焦激光光斑在y方向上的大小/尺寸为H，则中央光斑区域在y方向上可以具有尺寸G，并且G小于或等于H。
在一些实施方式中，***光斑区域中的能量相对于距离的变化(例如增加和减小)是线性的，如图3A和图3B中所描绘的。在各种其他实施方式中，根据激光束的设置，变化可以是非线性的，例如，抛物线的、指数的等等。能量与中央光斑区域的距离和/或尺寸/面积之间的相关性在不同的实施方式中可以变化，以满足制造工艺的需要。例如，一个聚焦激光光斑的能量/距离线的斜率在***光斑区域中可以更平坦或者更陡峭，以减小或增大中央光斑区域。在另一示例中，可以分别调整多个聚焦激光光斑的能量/距离线的斜率，使得聚焦激光光斑的重叠***光斑区域中的能量累积可以形成具有用于退火的足够高能量的最小重复光斑。在一些实施方式中，聚焦激光光斑的能量分布分别在x方向和y方向上对称。在一些实施方式中，聚焦激光光斑的形状和尺寸可以改变，例如，使用光学器件来适应要通过激光束进行退火的处理区域的形状。下文可以参考图4A-图4D、图5A-图5C、图6A和图6B来提供细节。
图4A和图4B示出了根据本公开的一些实施方式的其中聚焦激光光斑的尺寸/面积大于或等于晶圆中的处理区域的尺寸/面积的情形。在图4A和图4B中，采用单个聚焦激光光斑对晶圆中的处理区域402中的一个或多个核心阵列区进行退火。处理区域402可以在x方向上具有横向尺寸M，并且在y方向上具有横向尺寸N。图4C示出了根据本公开的一些方面的示例性3D存储器器件的某些部分的尺寸。图4D示出了根据本公开的一些方面的聚焦激光光斑与处理区域之间的重叠误差。
如图4C中所示，3D存储器器件403可以包括核心阵列区407、非核心阵列区405和划片线413。核心阵列区407、非核心阵列区405和划片线413可以分别表示核心阵列区206/207、非核心阵列区208/205和划片线212/213。核心阵列区407可以具有在x方向上的尺寸A以及在y方向上的尺寸B。非核心阵列区405在x方向上的尺寸可以是等于(J1+J2)的J，J1和J2分别是非核心阵列区405在核心阵列区407的在x方向上的每一侧上的尺寸。非核心阵列区405在y方向上的尺寸可以是等于(Q1+Q2)的Q，Q1和Q2分别是非核心阵列区405在核心阵列区407的在y方向上的每一侧上的尺寸。根据3D存储器器件403的布局(例如，参考3D存储器器件芯片204和203)，J1、J2、Q1和Q2的值可以变化。在一些实施方式中，非核心阵列区405的在x方向和y方向上的尺寸可以分别与阶梯区的在x方向和y方向上的尺寸相同。SLW可以表示划片线413在与划片线413的延伸方向垂直的方向上的宽度。在图4C中所示的示例中，划片线413在y方向上延伸，并且SLW表示划片线413在x方向上的宽度。核心阵列区407和非核心阵列区405可以各自被描绘为具有矩形形状。在各种实施方式中，核心阵列区407和非核心阵列区405可以具有相同形状或不同形状，并且各自可以具有任何其他合适的形状，例如圆形、不规则形状等。
图4D示出了聚焦激光光斑与处理区域之间可能出现的重叠误差。重叠误差可以由实际聚焦激光光斑422与目标聚焦激光光斑423之间的未对准表示。在一些实施方式中，实际聚焦激光光斑422是指由激光束在处理区域上形成的实际图案，目标聚焦激光光斑423是指旨在由激光束形成的目标图案，并且重叠误差是指在x-y平面中实际图案与目标图案之间的任何差异。例如，重叠误差可以包括在x方向上的横向重叠误差OVL1、在y方向上的横向重叠误差OVL2和/或在不同于x方向和y方向的横向方向上的对角重叠误差OVL3。在本公开中，重叠误差OVL1、OVL2和OVL3可以表示实际聚焦激光光斑422与处理区域之间的重叠误差。在本公开中，可以通过可以基于OVL1、OVL2和OVL3中的一者或多者确定的OVL来表示聚焦激光光斑与处理区域之间的重叠误差。
返回参考图4A和图4B，在一些实施方式中，处理区域402可以包括单个核心阵列区(例如，407)。核心阵列区可以具有在x方向上的尺寸A以及在y方向上的尺寸B，如图4C中所示。也就是说，在该示例中，M等于A，并且N等于B。在一些实施方式中，处理区域包括单个核心阵列区，并且不包括阶梯区。在一些实施方式中，还在阶梯区中形成掺杂非晶硅，但是不对掺杂非晶硅进行退火。激光照射区404可以表示具有在x方向上的尺寸C和在y方向上的尺寸D的单个聚焦激光光斑。也就是说，C等于F，并且D等于H。为了便于说明，处理区域402和激光照射区404可以各自被描绘为具有矩形(例如，方形)形状。在各种实施方式中，处理区域402和激光照射区404可以各自具有任何其他合适的形状，例如，圆形、不规则形状等。激光照射区404足够大，以在激光退火中完全包围/覆盖处理区域402，例如，在z方向上(未示出)。在一些实施方式中，C大于或等于M(或A)，并且D大于或等于N(或B)。在一些实施方式中，E大于或等于A，并且G大于或等于B。可以控制形成激光照射区404的聚焦激光光斑的能量分布，以将均匀并且恒定的能量的光照射到处理区域402上。例如，可以调整单个聚焦激光光斑的横向尺寸。可选地或者替代地，还可以调整单个聚焦激光光斑的能量分布的斜率。在一些实施方式中，F可以被控制为大于或等于(A+(F-E)+OVL)并且小于或等于(A+(F-E)+SLW)，即(A-E+OVL)≤0≤(A-E+SLW)。OVL可以表示聚焦激光光斑与处理区域402之间的重叠误差，并且SLW可以表示划片线(例如，413)的宽度。在一些实施方式中，H可以被控制为大于或等于(B+(H-G)+OVL)并且小于或等于(B+(H-G)+SLW)，即(B-G+OVL)≤0≤(B-G+SLW)。
在一些实施方式中，处理区域402可以包括多于一个的核心阵列区(例如，407)。在一些实施方式中，处理区域包括多个核心阵列区和至少一个阶梯区，阶梯区的尺寸/面积可以由非核心阵列区的尺寸/面积表示，参考图4C的描述。激光照射区404可以表示单个聚焦激光光斑，其中，C等于F并且D等于H。为了便于说明，处理区域402和激光照射区404可以各自被描绘为具有矩形(例如，方形)形状。在各种实施方式中，处理区域402和激光照射区404可以各自具有任何其他合适的形状，例如，圆形、不规则形状等。激光照射区足够大，以在激光退火中完全包围/覆盖处理区域402，例如，在z方向上(未示出)。在一些实施方式中，C大于或等于M，并且D大于或等于N。在一些实施方式中，E大于或等于M，并且G大于或等于N。
可以控制形成激光照射区404的聚焦激光光斑的能量分布，以将均匀并且恒定的能量的光照射到可以包括一个或多个核心区并且可选地包括一个或多个阶梯区的处理区域402上。也就是说，在该示例中，M等于或大于A，并且N等于或大于B。例如，可以调整单个聚焦激光光斑的横向尺寸。可选地或者替代地，还可以调整单个聚焦激光光斑的能量分布的斜率。在一些实施方式中，F可以被控制为大于或等于(mA+jP+(F-E)+OVL)并且小于或等于(mA+jP+(F-E)+SLW)，即(mA+jP-E+OVL)≤0≤(mA+jP-E+SLW)。OVL可以表示聚焦激光光斑与处理区域402之间的重叠误差，并且SLW可以表示划片线(例如，413)的宽度。在一些实施方式中，H可以被控制为大于或等于(nB+kQ+(H-G)+OVL)并且小于或等于(nB+kQ+(H-G)+SLW)，即(nB+kQ-G+OVL)≤0≤(nB+kQ-G+SLW)。P和Q可以分别表示一个阶梯区(例如，非核心阵列区)在x方向和y方向上的尺寸。在一些实施方式中，m和n可以分别表示处理区域中的在x方向和y方向上的核心阵列区的数量，m和n均等于或大于1。在一些实施方式中，m和n中的至少一者大于或等于2。例如，m可以等于或大于2。在一些实施方式中，j和k可以分别表示处理区域中的在x方向和y方向上的阶梯区的数量，j和k可以均是非负整数。
在一些实施方式中，处理区域402包括晶圆的管芯中的所有核心阵列区和阶梯区(例如，非核心阵列区)。在一些实施方式中，处理区域402包括晶圆的平面中的所有核心阵列区和阶梯区(例如，非核心阵列区)。在一些实施方式中，处理区域402包括晶圆的所有平面。在一些实施方式中，处理区域402包括晶圆的照射场中的所有管芯。在各种实施方式中，基于处理区域402，可以相应地调整m、n、j和k的值，以确保激光照射区404的尺寸/面积足够大，以覆盖处理区域402并且以恒定/均匀的能量照射处理区域402。
图5A-图5C示出了根据本公开的一些实施方式的其中聚焦激光光斑的尺寸/面积小于或等于晶圆中的处理区域的尺寸/面积的情形。图5A示出了根据本公开的一些实施方式的由多个聚焦激光光斑的重叠形成的最小重复光斑。可以由多个(例如，四个)聚焦激光光斑在处理区域上的重叠形成图案500，即激光照射区。为了便于说明，图案500可以被描绘为照射到多个(例如，9个)区上。如图5A中所示，第一聚焦激光光斑可以照射到区1、2、4和5上；第二聚焦激光光斑可以照射到区2、3、5和6上；第三聚焦激光光斑可以照射到区4、5、7和8上；并且第四聚焦激光光斑可以照射到区5、6、8和9上。第一聚焦激光光斑、第二聚焦激光光斑、第三聚焦激光光斑和第四聚焦激光光斑中的每一个聚焦激光光斑的能量分布可以相同或不同。例如，聚焦激光光斑的斜率和尺寸可以相同或不同。在各种实施方式中，可以分别调整聚焦激光光斑中的每一个聚焦激光光斑的能量分布，以获得期望尺寸和/或能量的最小重复光斑。为了便于说明，在本公开中，多个聚焦激光光斑具有相同能量分布。
区5可以是所有四个聚焦激光光斑的相互重叠区域，并且因此可以被所有四个聚焦激光光斑照射。因此，用所有四个聚焦激光光斑的能量对区5进行退火。在本公开中，四个聚焦激光光斑在区5中的重叠部分被称为最小重复光斑，并且用于对整个处理区域进行退火。在一些实施方式中，最小重复光斑的能量由在***光斑区域中的四个聚焦激光光斑的能量的重叠形成。如图5A中所示，最小重复光斑可以具有在x方向上的横向尺寸L1和在y方向上的横向尺寸L2。L1可以等于(F-E)/2，并且L2可以等于(H-G)/2。在一些实施方式中，L1小于或等于处理区域在x方向上的横向尺寸，并且L2小于或等于处理区域在y方向上的横向尺寸。在一些实施方式中，可以控制多个(例如，四个)聚焦激光光斑以在处理区域中移动，使得最小重复光斑的均匀并且恒定的能量施加在处理区域上。
如图5B和图5C中所示，采用多个聚焦激光光斑对晶圆中的处理区域502中的一个或多个核心阵列区进行退火。处理区域502可以在x方向上具有横向尺寸M并且在y方向上具有横向尺寸N。
在一些实施方式中，采用多个聚焦激光光斑对晶圆中的单个核心阵列区进行退火。核心阵列区可以具有在x方向上的尺寸A以及在y方向上的尺寸B，如图4C中所示。在该示例中，M等于A，并且N等于B。在一些实施方式中，处理区域502包括单个核心阵列区，并且不包括阶梯区。在一些实施方式中，还在阶梯区中形成掺杂非晶硅，但不对掺杂非晶硅进行退火。激光照射区504可以表示被多个聚焦激光光斑照射的区域，并且具有在x方向上的尺寸C和在y方向上的尺寸D，例如，图案500。为了便于说明，处理区域502和激光照射区504可以各自被描绘为具有矩形(例如，方形)形状。在各种实施方式中，处理区域502和激光照射区504可以各自具有任何其他合适的形状，例如，圆形、不规则形状等。激光照射区504小于处理区域502。在一些实施方式中，C小于或等于M(或A)，并且D小于或等于N(或B)。可以控制形成激光照射区504的多个聚焦激光光斑，以形成最小重复光斑(例如，如图5A中所示)，并且在处理区域502中移动，以将最小重复光斑施加在整个处理区域502上。在一些实施方式中，最小重复光斑可以位于激光照射区504的中央部分处，并且在处理区域502中施加的能量是均匀并且恒定的。例如，聚焦激光光斑可以在x方向和y方上连续移动，以确保相同能量施加在处理区域502上。还可以分别调整每一个聚焦激光光斑的能量分布，以形成期望尺寸的最小重复光斑。例如，可以调整单个聚焦激光光斑的横向尺寸。可选地或者替代地，还可以调整单个聚焦激光光斑的能量分布的斜率。在一些实施方式中，C可以被控制为大于或等于(mE+OVL)并且小于或等于(mE+SLW)，即(mE+OVL)≤C≤(mE+SLW)。OVL可以表示聚焦激光光斑与处理区域502之间的重叠误差，并且SLW可以表示划片线(例如，413)的宽度。在一些实施方式中，D可以被控制为大于或等于(nG+OVL)并且小于或等于(nG+SLW)，即(nG+OVL)≤D≤(nG+SLW)。在一些实施方式中，m和n可以分别表示处理区域中的在x方向和y方向上的核心阵列区的数量，并且m和n可以均是整数。例如，m和n可以均是正整数。
在一些实施方式中，处理区域502可以包括多于一个的核心阵列区(例如，407)。在一些实施方式中，处理区域包括多个核心阵列区和至少一个阶梯区，阶梯区的尺寸/面积可以通过非核心阵列区的尺寸/面积表示，参考图4C的描述。在该示例中，M大于或等于A，并且N大于或等于B。在一些实施方式中，C小于或等于M，并且D小于或等于N。可以控制形成激光照射区504的多个聚焦激光光斑，以形成最小重复光斑(例如，如图5A中所示)，并且在处理区域502中移动，以将最小重复光斑施加在整个处理区域502上。在一些实施方式中，最小重复光斑可以位于激光照射区504的中央部分处，并且在处理区域502中施加的能量是均匀并且恒定的。例如，聚焦激光光斑可以在x方向和y方向上连续移动，以确保相同的能量施加在处理区域502中。还可以分别调整每一个聚焦激光光斑的能量分布，以形成期望尺寸的最小重复光斑。例如，可以调整单个聚焦激光光斑的横向尺寸。可选地或者替代地，还可以调整单个聚焦激光光斑的能量分布的斜率。在一些实施方式中，C可以被控制为大于或等于(mE+jP+OVL)并且小于或等于(mE+jP+SLW)，即(mE+jP+OVL)≤C≤(mE+jP+SLW)。OVL可以表示聚焦激光光斑与处理区域502之间的重叠误差，并且SLW可以表示划片线(例如，413)的宽度。在一些实施方式中，D可以被控制为大于或等于(nG+kQ+OVL)并且小于或等于(nG+kQ+SLW)，即(nG+kQ+OVL)≤D≤(nG+kQ+SLW)。在一些实施方式中，m和n可以分别表示处理区域中的在x方向和y方向上的核心阵列区的数量，并且m和n可以均是整数。例如，m和n可以均是正整数。P和Q可以分别表示一个阶梯区(例如，非核心阵列区)在x方向和y方向上的尺寸。在一些实施方式中，m和n可以分别表示处理区域中的在x方向和y方向上的核心阵列区的数量，m和n均等于或大于1。在一些实施方式中，m和n中的至少一者大于或等于2。例如，m可以等于或大于2。在一些实施方式中，j和k可以分别表示处理区域中的在x方向和y方向上的阶梯区的数量，j和k可以均是非负整数。
在一些实施方式中，处理区域502包括晶圆的管芯中的所有核心阵列区和阶梯区(例如，非核心阵列区)。在一些实施方式中，处理区域502包括晶圆的平面中的所有核心阵列区和阶梯区(例如，非核心阵列区)。在一些实施方式中，处理区域502包括晶圆的所有平面。在一些实施方式中，处理区域502包括晶圆的照射场中的所有管芯。在各种实施方式中，基于处理区域502，可以相应地调整m、n、j和k的值，以确保激光照射区504的尺寸/面积足够大，以覆盖处理区域502并且以恒定/均匀的能量照射处理区域502。
图6A和图6B示出了根据本公开的一些实施方式的其中聚焦激光光斑的尺寸/面积大于或等于晶圆的尺寸/面积的情形。在图6A和图6B中，采用单个激光光斑对处理区域(例如，晶圆602)中的多个核心阵列区和阶梯区进行退火。晶圆602可以在x方向上具有横向尺寸W并且在y方向上具有横向尺寸V。
在一些实施方式中，激光照射区604可以表示被单个聚焦激光光斑照射的区域，并且具有在x方向上的尺寸C和在y方向上的尺寸D。为了便于说明，晶圆602和激光照射区604可以分别被描绘为具有圆形和矩形(例如，方形)形状。在各种实施方式中，晶圆602和激光照射区604可以各自具有任何其他合适的形状，例如，不规则形状等。激光照射区604可以大于或等于处理区域602。对于单个聚焦激光光斑，C等于F，并且D等于H。在一些实施方式中，F大于或等于W，并且H大于或等于V。在一些实施方式中，E大于或等于W，并且G大于或等于V。还可以分别调整聚焦激光光斑的能量分布，以将均匀并且恒定的能量施加在晶圆602上。例如，可以调整单个聚焦激光光斑的横向尺寸。可选地或者替代地，还可以调整单个聚焦激光光斑的能量分布的斜率。在一些实施方式中，F可以被控制为大于或等于(W+OVL)，即F≥(W+OVL)。OVL可以表示聚焦激光光斑与处理区域502之间的重叠误差。在一些实施方式中，H可以被控制为大于或等于(V+OVL)，即H≥(V+OVL)。
图7示出了根据本公开的一些实施方式的用于使用聚焦激光光斑在3D存储器器件中进行激光退火的示例性***700的示意图。***700可以包括激光源702、光学模块704、支架706和控制器708。激光源702可以是任何合适类型的激光源，包括但不限于光纤激光器、固态激光器、气体激光器和半导体激光器。激光源702可以被配置为生成任何合适波长上的一个或多个激光束，例如532nm激光、600-1000nm激光、1064nm激光、1550nm激光等。由激光源702生成的激光束可以在处理区域上形成聚焦激光光斑，以用于激光退火工艺。聚焦激光光斑可以具有如图3A和图3B中所示的能量分布。
光学模块704可以光学耦合到激光源702，并且包括扫描单元712和聚焦单元714。光学模块704可以被配置为基于由激光源702生成的一个或多个激光束在处理区域701上提供一个或多个聚焦激光光斑。在一些实施方式中，光学模块704操作耦合到控制器708，并且接收来自控制器708的控制信号和指令。扫描单元712可以被配置为基于控制器708的控制改变至少一些激光束发射到支架706上的处理区域701的方向。例如，由控制器708控制，光学模块704可以使处理区域701上的一个或多个聚焦激光光斑在各个方向(例如，x方向和y方向)上移动，使得均匀并且恒定的能量可以覆盖处理区域701。也就是说，扫描单元712可以以由控制器708控制的扫描速率在扫描角度内朝向处理区域701扫描激光束。在一些实施方式中，扫描单元712包括检流计和/或偏振器。扫描单元712还可以包括任何其他合适的扫描反射镜和扫描折射光学器件。
聚焦单元714可以被配置为对激光束中的每一个激光束进行聚焦，以形成相应的聚焦激光光斑。在一些实施例中，聚焦激光光斑中的每一个聚焦激光光斑的尺寸(例如，F和H的值)可以在1微米(μm)与500μm之间，例如1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm、10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm、90μm、100μm、200μm、300μm、400μm、500μm、由这些值中的任何一个值为下限所界定的任何范围、或者在由这些值中的任何两个值所限定的任何范围中。每一个聚焦激光光斑的形状可以包括例如圆形、矩形、方形、不规则形状或者任何合适的形状。应当理解，一系列聚焦激光光斑的尺寸可以基本相同或者不同。通过将激光束聚焦成聚焦激光光斑，可以显著增加能量密度。
支架706可以被配置为支持处理区域701。在一些实施方式中，支架706包括用于半导体制造的晶圆支架。在一些实施方式中，支架706还被配置为基于控制器708的控制在退火期间改变处理区域701的位置和/或取向。
控制器708可以操作耦合到激光源702、光学模块704和/或支架706，并且经由控制信号和指令来控制激光源702、光学模块704和/或支架706的操作。在一些实施方式中，控制器708被配置为控制光学模块704和/或支架706，以使聚焦激光光斑在处理区域701上移动，以形成扫描图案。当光学模块704朝向处理区域701扫描聚焦脉冲激光时，支持处理区域701的支架706与光学模块704之间的任何相对移动都可以引起聚焦激光光斑在处理区域701上的移动，由此基于相对移动形成扫描图案。通过控制支架706与光学模块704之间的相对移动(例如，方向和速度)，控制器708可以控制处理区域上的扫描图案，例如，扫描图案的尺寸和/或形状。例如，控制器708可以控制光学模块704，以将多个激光束聚焦并且重叠在处理区域701上，并且在处理区域701上形成最小重复光斑。此外，控制器708还可以通过经由控制激光源702的操作来调整激光源702生成的激光束的参数，从而控制扫描图案。在一些实施方式中，扫描图案是由操作人员(例如，技术人员)基于3D存储器器件的设计而手动确定的。在一些实施方式中，扫描图案是由控制器708基于处理区域701而自动或半自动确定的。
在一些实施方式中，***700还包括被配置为校准聚焦激光光斑在处理区域701上的位置的校准单元(未示出)。控制器708可以被配置为基于校准单元执行的校准来控制光学模块704和/或支架706，以使聚焦激光光斑在处理区域701上移动。
图8示出了根据本公开的一些实施方式的示例性控制器708的示意图。控制器708可以控制激光源702、光学模块704和/或支架706的操作，以例如在处理区域701上生成、调整和移动聚焦激光光斑，以在处理区域701上形成扫描图案。在一些实施方式中，控制器708接收指示处理区域701的数据，并且向激光源702、光学模块704和/或支架706提供指示扫描图案的控制指令。
如图8中所示，控制器708可以包括通信接口802、处理器804、存储器806和储存器808。在一些实施例中，控制器708具有在单个设备中的不同模块(例如，集成电路(integrated circuit，IC)芯片(被实施为专用集成电路(application-specificintegrated circuit，ASIC)或现场可编程门阵列(field-programmable gate array，FPGA)))或者具有专门功能的单独设备。控制器708的一个或多个部件可以与激光源702和/或光学模块704一起作为***700的部分而定位，或者可以替代地位于独立计算设备中、云中或者另一远程位置。控制器708的部件可以在集成设备中，或者可以分布在不同位置但是通过网络(未示出)彼此通信。例如，处理器804可以是激光源702和/或光学模块704的板上处理器、独立计算设备内部的处理器、云处理器或其任何组合。
通信接口802可以经由通信电缆、无线局域网(Wireless Local Area Network，WLAN)、广域网(Wide Area Network，WAN)、无线网络(例如，无线电波、全国性蜂窝网络和/或本地无线网络(例如，BluetoothTM或WiFi))或者其他通信方法向部件(例如，激光源702、光学模块704或支架706)发送数据或从部件接收数据。在一些实施方式中，通信接口802可以是综合业务数字网(integrated services digital network，ISDN)卡、电缆调制解调器、卫星调制解调器或者提供数据通信连接的调制解调器。作为另一示例，通信接口802可以是局域网(local area network，LAN)卡，以提供到兼容LAN的数据通信连接。还可以通过通信接口802实施无线链路。在这样的实施方式中，通信接口802可以经由网络发送和接收携带表示各种类型的信息的数字数据流的电信号、电磁信号或光信号。
处理器804可以包括任何适当类型的通用或专用微处理器、数字信号处理器或微控制器。处理器804可以被配置为专用于控制激光源702、光学模块704和支架706的单独处理器模块。替代地，处理器804可以被配置为用于执行与控制激光源702、光学模块704和支架706无关的其他功能的共享处理器模块。
如图8中所示，处理器804可以包括多个模块，例如，扫描图案确定单元810、激光源控制单元812、光学模块控制单元814和工作台控制单元816等。这些模块(以及任何对应的子模块或子单元)可以是处理器804的被设计为与其他部件一起使用或者执行程序的部分的硬件单元(例如，集成电路的部分)。程序可以被存储在计算机可读介质上，并且在由处理器804执行时，程序可以执行一个或多个功能。尽管图8示出了单元810-816都在一个处理器804内，但是可以设想，这些单元可以分布在彼此靠近或远离的多个处理器中。
扫描图案确定单元810可以被配置为基于处理区域701的面积/尺寸来确定由聚焦激光光斑形成的扫描图案。在一些实施方式中，扫描图案确定单元810接收指示处理区域701的尺寸/面积的数据，并且确定可以采用单个聚焦激光光斑还是采用由多个聚焦激光光斑形成的最小重复光斑。如上所述，如果处理区域701的尺寸/面积小于或等于单个聚焦激光光斑的尺寸/面积，则可以使用单个聚焦激光光斑对处理区域701进行退火。否则，可以采用多个聚焦激光光斑来形成最小重复光斑，以用于对处理区域701进行退火。在一些实施方式中，指示处理区域701的面积/尺寸的数据存储在存储器806和/或储存器808中。在一些实施方式中，可以更新指示处理区域701的面积/尺寸的数据，以针对3D存储器器件的不同设计和制造进行调整。在一些实施方式中，扫描图案确定单元810可以确定可以形成具有期望尺寸和/或形状的扫描图案的聚焦激光光斑的尺寸和/或形状。
图9是根据本公开的一些方面的用于操作***700以对处理区域进行退火的示例性方法900的流程图。将一起描述图4A-图4D、图5A-图5C、图6A、图6B、图8和图9。应当理解，方法900中所示的操作并非详尽无遗，并且也可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图9所示不同的顺序执行。
参考图9，方法900开始于操作902，在操作902中，获得具有非晶硅的处理区域的图案。
返回参考图7和图8，控制器708(例如，扫描图案确定单元810)可以确定处理区域的图案，处理区域可以是定位在支架706上的晶圆的部分或整个晶圆。在一些实施方式中，指示处理区域701的图案的数据(例如，形状、面积和尺寸)存储在可以由控制器708访问的存储器806和/或储存器808中。
参考图9，方法900进行至操作904，在操作904中，将一个或多个激光束与处理区域对准。
返回参考图4A-图4D、图5A-图5C、图6A、图6B、图7和图8，控制器708(例如，光学模块控制单元814)可以确定要发射的用于激光退火的激光束的数量。如果处理区域701的面积/尺寸小于或等于聚焦激光光斑的光斑面积(其也被作为数据存储在存储器806和/或存储设备808中)，则可以发射一个激光束。如果处理区域701的面积/尺寸大于或等于聚焦激光光斑的光斑面积，则可以发射多于一个的激光束。
控制器708(例如，激光源控制单元812)可以控制激光源702，以相应地发射特定数量的激光束。控制器708(例如，光学模块控制单元814)可以控制光学模块704，以将(一个或多个)激光束与处理区域701对准，并且将(一个或多个)激光束聚焦在处理区域701上。控制器708(例如，光学模块控制单元814)还可以控制光学模块704，以调整能量分布和图案，例如，形成在处理区域701上的(一个或多个)聚焦激光光斑的形状、尺寸和/或面积。在一些实施方式中，控制器708(例如，光学模块控制单元814)还可以控制光学模块704，以使多个聚焦激光光斑在处理区域701上对准并且重叠，以形成最小重复光斑。控制器708(例如，光学模块控制单元814)还可以控制光学模块704，以使激光束/聚焦激光光斑在处理区域701上移动，使得退火处理区域701可以被均匀地退火。采用(一个或多个)聚焦激光光斑对处理区域701进行退火的详细描述可以参考图4A-图4D、图5A-图5C、图6A和图6B，并且在此不再重复。
参考图9，方法900进行至操作906，在操作906中，对处理区域执行激光退火持续处理时段，以将非晶硅转化为多晶硅。
返回参考图4A-图4D、图5A-图5C、图6A、图6B、图7和图8，控制器708(例如，激光源控制单元812)可以控制激光源702，以照射(一个或多个)激光束持续处理时段(例如，在每一个聚焦激光光斑处)，使得可以对被聚焦激光光斑照射的区域进行退火。采用(一个或多个)聚焦激光光斑对处理区域701进行退火的详细描述可以参考图4A-图4D、图5A-图5C、图6A和图6B，并且在此不再重复。
在本公开的方面中，公开了一种对半导体器件进行热处理的方法。该方法包括：获得具有非晶硅的处理区域的图案；使激光束与处理区域对准，激光束在聚焦激光光斑中，聚焦激光光斑具有等于或大于处理区域的光斑区域；以及通过朝向处理区域发射激光束持续处理时段来对处理区域执行激光退火。
在一些实施方式中，激活退火将非晶硅转化为多晶硅。
在一些实施方式中，光斑区域完全包围处理区域。
在一些实施方式中，光斑区域包括中央光斑区域和围绕中央光斑区域的***光斑区域；并且激光束的能量水平在中央光斑区域中是恒定的，并且在***光斑区域是减小的。
在一些实施方式中，中央光斑区域完全包围处理区域。
在一些实施方式中，处理区域覆盖半导体器件中的核心阵列区，核心阵列区具有在第一横向方向上的尺寸A和在垂直于第一横向方向的第二横向方向上的尺寸B，光斑区域的中央光斑区域具有在第一横向方向上的尺寸E和在第二横向方向上的尺寸G。在一些实施方式中，(A-E+OVL)≤0并且(A-E+SLW)≥0，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且SLW是划片线的宽度，并且(B-G+OVL)≤0并且(B-G+SLW)≥0。
在一些实施方式中，处理区域覆盖半导体器件中的核心阵列区和非核心阵列区，核心阵列区具有在第一横向方向上的尺寸A和在第二横向方向上的尺寸B，P是非核心阵列区在第一横向方向上的尺寸，并且Q是非核心阵列区在第二横向方向上的尺寸，光斑区域的中央光斑区域具有在第一横向方向上的尺寸E和在第二横向方向上的尺寸G。在一些实施方式中，(mA+jP-E+OVL)≤0并且(mA+jP-E+SLW)≥0，m是正整数，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且SLW是划片线的宽度，并且(nB+kQ-G+OVL)≤0并且(nB+kQ-G+SLW)≥0，n是正整数，j和k均是非负整数。
在一些实施方式中，m大于或等于2。
在一些实施方式中，处理区域覆盖半导体器件的管芯中的所有核心阵列区和非核心阵列区。
在一些实施方式中，处理区域覆盖半导体器件的管芯中的所有平面。
在一些实施方式中，处理区域覆盖半导体器件的照射场中的所有管芯。
在一些实施方式中，处理区域覆盖晶圆，晶圆具有在第一横向方向上的尺寸W和在第二横向方向上的尺寸V，光斑区域具有在第一横向方向上的尺寸F和在垂直于第一横向方向的第二横向方向上的尺寸H。在一些实施方式中，F≥(W+OVL)，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且H≥(V+OVL)。
在一些实施方式中，处理区域导电连接到半导体器件的焊盘引出互连。
在本公开的另一方面中，提供了一种用于对半导体器件进行热处理的方法。该方法包括获得具有非晶硅的处理区域的图案，并且使多个激光束与处理区域对准。激光束各自在聚焦激光光斑中，聚焦激光光斑具有各自小于或等于处理区域的多个光斑区域。该方法还包括通过朝向处理区域发射多个激光束持续处理时段来对处理区域执行激光退火，以将非晶硅转化为多晶硅。
在一些实施方式中，光斑区域包括中央光斑区域以及围绕中央光斑区域的***光斑区域，光斑区域具有在第一横向方向上的尺寸F和在第二横向方向上的尺寸H。在一些实施方式中，激光束的能量水平在中央光斑区域中是恒定的，并且在***光斑区域中是减小的；并且中央光斑区域具有在第一横向方向上的尺寸E和在第二横向方向上的尺寸G，E小于F，并且G小于H。
在一些实施方式中，该方法还包括：使多个光斑区域彼此重叠，以形成最小重复光斑；以及多次施加最小重复光斑，以覆盖处理区域。
在一些实施方式中，最小重复光斑在处理时段内在处理区域上引起激光退火工艺。
在一些实施方式中，多个光斑区域的数量为四；最小重复光斑在第一横向方向上的横向尺寸等于(F-E)/2；并且最小重复光斑在第二横向方向上的横向尺寸等于(H-G)/2。
在一些实施方式中，处理区域覆盖半导体器件中的核心阵列区，处理区域具有在第一横向方向上的尺寸C和在第二横向方向上的尺寸D，核心阵列区具有在第一横向方向上的尺寸A和在第二横向方向上的尺寸B。在一些实施方式中，(mE+OVL)≤C≤(mE+SLW)，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且SLW是划片线的宽度。在一些实施方式中，(nG+OVL)≤D≤(nG+SLW)，m和n均是整数。
在一些实施方式中，处理区域覆盖半导体器件中的核心阵列区和非核心阵列区，处理区域具有在第一横向方向上的尺寸C和在第二横向方向上的尺寸D，核心阵列区具有在第一横向方向上的尺寸A和在第二横向方向上的尺寸B，P是非核心阵列区在第一横向方向上的尺寸，并且Q是非核心阵列区在第二横向方向上的尺寸。在一些实施方式中，(mE+jP+OVL)≤C≤(mE+jP+SLW)，m是正整数，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且SLW是划片线的宽度。在一些实施方式中，(nG+kQ+OVL)≤D≤(nG+kQ+SLW)，n是正整数，j和k均是非负整数。
在一些实施方式中，处理区域覆盖半导体器件的管芯中的所有核心阵列区和非核心阵列区。
在一些实施方式中，处理区域覆盖半导体器件的管芯中的所有平面。
在一些实施方式中，处理区域覆盖半导体器件的照射场中的所有管芯。
在一些实施方式中，处理区域导电连接到半导体器件的焊盘引出互连。
本公开的另一方面提供了一种对半导体器件进行热处理的***。该***包括：激光源，激光源被配置为生成一个或多个激光束；光学模块，光学模块被配置为在处理区域上提供一个或多个聚焦激光光斑；以及控制器，控制器耦合到光学模块。控制器被配置为：(i)获得处理区域的尺寸，并且(ii)至少控制光学模块，以通过基于处理区域和聚焦激光光斑中的每一个聚焦激光光斑的光斑区域在处理区域上施加一个或多个聚焦激光光斑来对处理区域执行激光退火。
在一些实施方式中，响应于光斑区域等于或大于处理区域，控制器被配置为：使激光束与处理区域对准，并且朝向处理区域发射激光束持续处理时段。
在一些实施方式中，激光束在处理时段内在处理区域上引起激光退火工艺。
在一些实施方式中，光斑区域完全包围处理区域。
在一些实施方式中，光斑区域包括中央光斑区域以及围绕中央光斑区域的***光斑区域，光斑区域具有在第一横向方向上的尺寸F在和垂直于第一横向方向的第二横向方向上的尺寸H。光斑区域的中央光斑区域具有在第一横向方向上的尺寸E和在第二横向方向上的尺寸G。在一些实施方式中，激光束的能量水平在中央光斑区域中是恒定的，并且在***光斑区域中是减小的。
在一些实施方式中，中央光斑区域完全包围处理区域。
在一些实施方式中，处理区域覆盖半导体器件中的核心阵列区，核心阵列区具有在第一横向方向上的尺寸A和在第二横向方向上的尺寸B。在一些实施方式中，(A-E+OVL)≤0≤(A-E+SLW)，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且SLW是划片线的宽度。在一些实施方式中，(B-G+OVL)≤0≤(B-G+SLW)。
在一些实施方式中，处理区域覆盖半导体器件中的核心阵列区和非核心阵列区，核心阵列区具有在第一横向方向上的尺寸A和在第二横向方向上的尺寸B，P是非核心阵列区在第一横向方向上的尺寸，并且Q是非核心阵列区在第二横向方向上的尺寸。在一些实施方式中，(mA+jP-E+OVL)≤0≤(mA+jP-E+SLW)，m是正整数，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且SLW是划片线的宽度。在一些实施方式中，(nB+kQ-G+OVL)≤0≤(nB+kQ-G+SLW)，n是正整数，j和k均是非负整数。
在一些实施方式中，m大于或等于2。
在一些实施方式中，处理区域覆盖半导体器件的管芯中的所有核心阵列区和非核心阵列区。
在一些实施方式中，处理区域覆盖半导体器件的管芯中的所有平面。
在一些实施方式中，处理区域覆盖半导体器件的照射场中的所有管芯。
在一些实施方式中，处理区域覆盖晶圆，晶圆具有在第一横向方向上的尺寸W和在第二横向方向上的尺寸V。在一些实施方式中，F≥(W+OVL)，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且H≥(V+OVL)。
在一些实施方式中，激光退火工艺将处理区域中的非晶硅层转化为多晶硅层，并且激活处理区域中的注入物。
在一些实施方式中，响应于光斑区域等于或小于处理区域，控制器被配置为：使多个激光束与处理区域对准，并且朝向处理区域发射多个激光束持续处理时段。激光束各自在聚焦激光光斑中，聚焦激光光斑具有各自小于或等于处理区域的多个光斑区域。
在一些实施方式中，光斑区域包括中央光斑区域以及围绕中央光斑区域的***光斑区域，光斑区域具有在第一横向方向上的尺寸F和在垂直于第一方向的第二横向方向上的尺寸H。在一些实施方式中，激光束的能量水平在中央光斑区域中是恒定的，并且在***光斑区域中是减小的；并且中央光斑区域具有在第一横向方向上的尺寸E和在第二横向方向上的尺寸G，E小于F，并且G小于H。
在一些实施方式中，该***还包括：使多个光斑区域彼此重叠，以形成最小重复光斑；以及多次施加最小重复光斑，以覆盖处理区域。
在一些实施方式中，最小重复光斑在处理时段内在处理区域上引起激光退火工艺。
在一些实施方式中，多个光斑区域的数量为四；最小重复光斑在第一横向方向上的横向尺寸等于(F-E)/2；并且最小重复光斑在第二横向方向上的横向尺寸等于(H-G)/2。
在一些实施方式中，处理区域覆盖半导体器件中的核心阵列区，处理区域具有在第一横向方向上的尺寸C和在第二横向方向上的尺寸D，核心阵列区具有在第一横向方向上的尺寸A和在第二横向方向上的尺寸B。在一些实施方式中，(mE+OVL)≤C≤(mE+SLW)，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且SLW是划片线的宽度。在一些实施方式中，(nG+OVL)≤D≤(nG+SLW)，m和n均是整数。
在一些实施方式中，处理区域覆盖半导体器件中的核心阵列区和非核心阵列区，处理区域具有在第一横向方向上的尺寸C和在第二横向方向上的尺寸D，核心阵列区具有在第一横向方向上的尺寸A和在第二横向方向上的尺寸B，P是非核心阵列区在第一横向方向上的尺寸，并且Q是非核心阵列区在第二横向方向上的尺寸。在一些实施方式中，(mE+jP+OVL)≤F≤(mE+jP+SLW)，m是正整数，OVL是聚焦激光光斑与处理区域之间的重叠误差，并且SLW是划片线的宽度。在一些实施方式中，(nG+kQ+OVL)≤H≤(nG+kQ+SLW)，n是正整数，j和k均是非负整数。
在一些实施方式中，处理区域覆盖半导体器件的管芯中的所有核心阵列区和非核心阵列区。
在一些实施方式中，处理区域覆盖半导体器件的管芯中的所有平面。
在一些实施方式中，处理区域覆盖半导体器件的照射场中的所有管芯。
在一些实施方式中，处理区域导电连接到半导体器件的焊盘引出互连。
可以容易地修改具体实施方式的前述描述和/或使其适于各种应用。因此，基于本文呈现的教导和指导，这样的适应和修改旨在处于所公开的实施方式的等同变换的含义和范围内。
本公开的广度和范围不应受上述示例性实施方式中的任一个示例性实施方式的限制，而应仅根据所附权利要求和其等同变换来限定。

Claims (49)

1.一种用于对半导体器件进行热处理的方法，包括：
获得包括非晶硅的处理区域的图案；
使激光束与所述处理区域对准，所述激光束在聚焦激光光斑中，所述聚焦激光光斑具有等于或大于所述处理区域的光斑区域；以及
通过朝向所述处理区域发射所述激光束持续处理时段来对所述处理区域执行激光退火。
2.根据权利要求1所述的方法，其中，所述激活退火将所述非晶硅转化为多晶硅。
3.根据权利要求1或2所述的方法，其中，所述光斑区域完全包围所述处理区域。
4.根据权利要求1-3中的任何一项所述的方法，其中：
所述光斑区域包括中央光斑区域和围绕所述中央光斑区域的***光斑区域；并且
所述激光束的能量水平在所述中央光斑区域中是恒定的，并且在所述***光斑区域是减小的。
5.根据权利要求4所述的方法，其中，所述中央光斑区域完全包围所述处理区域。
6.根据权利要求5所述的方法，其中，所述处理区域覆盖所述半导体器件中的核心阵列区，所述核心阵列区具有在第一横向方向上的尺寸A和在垂直于所述第一横向方向的第二横向方向上的尺寸B，所述光斑区域的所述中央光斑区域具有在所述第一横向方向上的尺寸E和在所述第二横向方向上的尺寸G，并且其中
(A-E+OVL)≤0并且(A-E+SLW)≥0，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且SLW是划片线的宽度，并且
(B-G+OVL)≤0并且(B-G+SLW)≥0。
7.根据权利要求5所述的方法，其中，所述处理区域覆盖所述半导体器件中的核心阵列区和非核心阵列区，所述核心阵列区具有在第一横向方向上的尺寸A和在第二横向方向上的尺寸B，P是所述非核心阵列区在所述第一横向方向上的尺寸，并且Q是所述非核心阵列区在所述第二横向方向上的尺寸，所述光斑区域的所述中央光斑区域具有在所述第一横向方向上的尺寸E和在所述第二横向方向上的尺寸G，并且其中
(mA+jP-E+OVL)≤0并且(mA+jP-E+SLW)≥0，m是正整数，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且SLW是划片线的宽度，并且
(nB+kQ-G+OVL)≤0并且(nB+kQ-G+SLW)≥0，n是正整数，j和k均是非负整数。
8.根据权利要求7所述的方法，其中，m大于或等于2。
9.根据权利要求7或8所述的方法，其中，所述处理区域覆盖所述半导体器件的管芯中的所有核心阵列区和非核心阵列区。
10.根据权利要求7-9中的任何一项所述的方法，其中，所述处理区域覆盖所述半导体器件的管芯中的所有平面。
11.根据权利要求7-10中的任何一项所述的方法，其中，所述处理区域覆盖所述半导体器件的照射场中的所有管芯。
12.根据权利要求5所述的方法，其中，所述处理区域覆盖晶圆，所述晶圆具有在第一横向方向上的尺寸W和在第二横向方向上的尺寸V，所述光斑区域具有在所述第一横向方向上的尺寸F和在所述垂直于所述第一横向方向的所述第二横向方向上的尺寸H，并且其中：
F≥(W+OVL)，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且
H≥(V+OVL)。
13.根据权利要求1-12中的任何一项所述的方法，其中，所述处理区域导电连接到所述半导体器件的焊盘引出互连。
14.一种用于对半导体器件进行热处理的方法，包括：
获得包括非晶硅的处理区域的图案；
使多个激光束与所述处理区域对准，所述激光束各自在聚焦激光光斑中，所述聚焦激光光斑具有各自小于或等于处理区域的多个光斑区域；以及
通过朝向所述处理区域发射所述多个激光束持续处理时段来对所述处理区域执行激光退火，以将所述非晶硅转化为多晶硅。
15.根据权利要求14所述的方法，其中：
所述光斑区域包括中央光斑区域以及围绕所述中央光斑区域的***光斑区域，所述光斑区域具有在第一横向方向上的尺寸F和在第二横向方向上的尺寸H，并且其中：
所述激光束的能量水平在所述中央光斑区域中是恒定的，并且在所述***光斑区域中是减小的；并且
所述中央光斑区域具有在所述第一横向方向上的尺寸E和在所述第二横向方向上的尺寸G，E小于F，并且G小于H。
16.根据权利要求14或15所述的方法，还包括：
使所述多个光斑区域彼此重叠，以形成最小重复光斑；以及
多次施加所述最小重复光斑，以覆盖所述处理区域。
17.根据权利要求16所述的方法，其中，所述最小重复光斑在所述处理时段内在所述处理区域上引起激光退火工艺。
18.根据权利要求16或17所述的方法，其中：
所述多个光斑区域的数量为四；
所述最小重复光斑在所述第一横向方向上的横向尺寸等于(F-E)/2；并且
所述最小重复光斑在所述第二横向方向上的横向尺寸等于(H-G)/2。
19.根据权利要求16-18中的任何一项所述的方法，其中，所述处理区域覆盖半导体器件中的核心阵列区，所述处理区域具有在所述第一横向方向上的尺寸C和在所述第二横向方向上的尺寸D，所述核心阵列区具有在所述第一横向方向上的尺寸A和在所述第二横向方向上的尺寸B，并且其中
(mE+OVL)≤C≤(mE+SLW)，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且SLW是划片线的宽度，并且
(nG+OVL)≤D≤(nG+SLW)，m和n均是整数。
20.根据权利要求16-18中的任何一项所述的方法，其中，所述处理区域覆盖半导体器件中的核心阵列区和非核心阵列区，所述处理区域具有在所述第一横向方向上的尺寸C和在所述第二横向方向上的尺寸D，所述核心阵列区具有在所述第一横向方向上的尺寸A和在所述第二横向方向上的尺寸B，P是所述非核心阵列区在所述第一横向方向上的尺寸，并且Q是所述非核心阵列区在所述第二横向方向上的尺寸，并且其中
(mE+jP+OVL)≤C≤(mE+jP+SLW)，m是正整数，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且SLW是划片线的宽度，并且
(nG+kQ+OVL)≤D≤(nG+kQ+SLW)，n是正整数，j和k均是非负整数。
21.根据权利要求20所述的方法，其中，所述处理区域覆盖所述半导体器件的管芯中的所有核心阵列区和非核心阵列区。
22.根据权利要求20或21所述的方法，其中，所述处理区域覆盖所述半导体器件的管芯中的所有平面。
23.根据权利要求20-22中的任何一项所述的方法，其中，所述处理区域覆盖所述半导体器件的照射场中的所有管芯。
24.根据权利要求14-23中的任何一项所述的方法，其中，所述处理区域导电连接到所述半导体器件的焊盘引出互连。
25.一种用于对半导体器件进行热处理的***，包括：
激光源，所述激光源被配置为生成一个或多个激光束；
光学模块，所述光学模块被配置为在处理区域上提供一个或多个聚焦激光光斑；以及
控制器，所述控制器耦合到所述光学模块并且被配置为：(i)获得所述处理区域的尺寸，并且(ii)至少控制所述光学模块，以通过基于所述处理区域和所述聚焦激光光斑中的每一个聚焦激光光斑的光斑区域在处理区域上施加所述一个或多个聚焦激光光斑来对所述处理区域执行激光退火。
26.根据权利要求25所述的***，响应于所述光斑区域等于或大于所述处理区域，所述控制器被配置为：
使激光束与所述处理区域对准，并且
朝向所述处理区域发射所述激光束持续处理时段。
27.根据权利要求26所述的***，其中，所述激光束在所述处理时段内在所述处理区域上引起激光退火工艺。
28.根据权利要求26或27所述的***，其中，所述光斑区域完全包围所述处理区域。
29.根据权利要求26-28中的任何一项所述的***，其中：
所述光斑区域包括中央光斑区域以及围绕所述中央光斑区域的***光斑区域，所述光斑区域具有在第一横向方向上的尺寸F在和垂直于所述第一横向方向的第二横向方向上的尺寸H，
所述光斑区域的所述中央光斑区域具有在所述第一横向方向上的尺寸E和在所述第二横向方向上的尺寸G，并且其中：
所述激光束的能量水平在所述中央光斑区域中是恒定的，并且在所述***光斑区域中是减小的。
30.根据权利要求29所述的***，其中，所述中央光斑区域完全包围所述处理区域。
31.根据权利要求30所述的***，其中，所述处理区域覆盖半导体器件中的核心阵列区，所述核心阵列区具有在所述第一横向方向上的尺寸A和在所述第二横向方向上的尺寸B，并且其中
(A-E+OVL)≤0≤(A-E+SLW)，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且SLW是划片线的宽度，并且
(B-G+OVL)≤0≤(B-G+SLW)。
32.根据权利要求30所述的方法，其中，所述处理区域覆盖半导体器件中的核心阵列区和非核心阵列区，所述核心阵列区具有在所述第一横向方向上的尺寸A和在所述第二横向方向上的尺寸B，P是所述非核心阵列区在所述第一横向方向上的尺寸，并且Q是所述非核心阵列区在所述第二横向方向上的尺寸，并且其中
(mA+jP-E+OVL)≤0≤(mA+jP-E+SLW)，m是正整数，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且SLW是划片线的宽度，并且
(nB+kQ-G+OVL)≤0≤(nB+kQ-G+SLW)，n是正整数，j和k均是非负整数。
33.根据权利要求32所述的***，其中，m大于或等于2。
34.根据权利要求32或33所述的***，其中，所述处理区域覆盖所述半导体器件的管芯中的所有核心阵列区和非核心阵列区。
35.根据权利要求32-34中的任何一项所述的***，其中，所述处理区域覆盖所述半导体器件的管芯中的所有平面。
36.根据权利要求32-35中的任何一项所述的***，其中，所述处理区域覆盖所述半导体器件的照射场中的所有管芯。
37.根据权利要求30所述的***，其中，所述处理区域覆盖晶圆，所述晶圆具有在所述第一横向方向上的尺寸W和在所述第二横向方向上的尺寸V，并且其中：
F≥(W+OVL)，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且
H≥(V+OVL)。
38.根据权利要求26-37中的任何一项所述的***，其中，所述激光退火工艺将所述处理区域中的非晶硅层转化为多晶硅层，并且激活所述处理区域中的注入物。
39.根据权利要求25所述的***，响应于所述光斑区域等于或小于所述处理区域，所述控制器被配置为：
使多个激光束与所述处理区域对准，所述激光束各自在聚焦激光光斑中，所述聚焦激光光斑具有各自小于或等于处理区域的多个光斑区域；并且
朝向所述处理区域发射所述多个激光束持续处理时段。
40.根据权利要求39所述的***，其中：
所述光斑区域包括中央光斑区域以及围绕所述中央光斑区域的***光斑区域，所述光斑区域具有在第一横向方向上的尺寸F和在垂直于所述第一方向的第二横向方向上的尺寸H，并且其中：
所述激光束的能量水平在所述中央光斑区域中是恒定的，并且在所述***光斑区域中是减小的；并且
所述中央光斑区域具有在所述第一横向方向上的尺寸E和在所述第二横向方向上的尺寸G，E小于F，并且G小于H。
41.根据权利要求40所述的***，还包括：
使所述多个光斑区域彼此重叠，以形成最小重复光斑；以及
多次施加所述最小重复光斑，以覆盖所述处理区域。
42.根据权利要求41所述的***，其中，所述最小重复光斑在所述处理时段内在所述处理区域上引起激光退火工艺。
43.根据权利要求41或42所述的***，其中：
所述多个光斑区域的数量为四；
所述最小重复光斑在所述第一横向方向上的横向尺寸等于(F-E)/2；并且
所述最小重复光斑在所述第二横向方向上的横向尺寸等于(H-G)/2。
44.根据权利要求41-43中的任何一项所述的***，其中，所述处理区域覆盖半导体器件中的核心阵列区，所述处理区域具有在所述第一横向方向上的尺寸C和在所述第二横向方向上的尺寸D，所述核心阵列区具有在所述第一横向方向上的尺寸A和在所述第二横向方向上的尺寸B，并且其中
(mE+OVL)≤C≤(mE+SLW)，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且SLW是划片线的宽度，并且
(nG+OVL)≤D≤(nG+SLW)，m和n均是整数。
45.根据权利要求41-43中的任何一项所述的***，其中，所述处理区域覆盖半导体器件中的核心阵列区和非核心阵列区，所述处理区域具有在所述第一横向方向上的尺寸C和在所述第二横向方向上的尺寸D，所述核心阵列区具有在所述第一横向方向上的尺寸A和在所述第二横向方向上的尺寸B，P是所述非核心阵列区在所述第一横向方向上的尺寸，并且Q是所述非核心阵列区在所述第二横向方向上的尺寸，并且其中
(mE+jP+OVL)≤F≤(mE+jP+SLW)，m是正整数，OVL是所述聚焦激光光斑与所述处理区域之间的重叠误差，并且SLW是划片线的宽度，并且
(nG+kQ+OVL)≤H≤(nG+kQ+SLW)，n是正整数，j和k均是非负整数。
46.根据权利要求45所述的***，其中，所述处理区域覆盖所述半导体器件的管芯中的所有核心阵列区和非核心阵列区。
47.根据权利要求45或46所述的***，其中，所述处理区域覆盖所述半导体器件的管芯中的所有平面。
48.根据权利要求45-47中的任何一项所述的***，其中，所述处理区域覆盖所述半导体器件的照射场中的所有管芯。
49.根据权利要求25-48中的任何一项所述的***，其中，所述处理区域导电连接到所述半导体器件的焊盘引出互连。
CN202180004020.4A 2021-10-30 2021-10-30 用于半导体器件中的半导体层的热处理的方法 Pending CN116635978A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/127750 WO2023070615A1 (en) 2021-10-30 2021-10-30 Methods for thermal treatment of a semiconductor layer in semiconductor device

Publications (1)

Publication Number Publication Date
CN116635978A true CN116635978A (zh) 2023-08-22

Family

ID=86147259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004020.4A Pending CN116635978A (zh) 2021-10-30 2021-10-30 用于半导体器件中的半导体层的热处理的方法

Country Status (3)

Country Link
US (1) US20230138575A1 (zh)
CN (1) CN116635978A (zh)
WO (1) WO2023070615A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040097103A1 (en) * 2001-11-12 2004-05-20 Yutaka Imai Laser annealing device and thin-film transistor manufacturing method
KR101810062B1 (ko) * 2011-10-14 2017-12-19 삼성디스플레이 주식회사 레이저 결정화 장치 및 레이저 결정화 방법
GB201614342D0 (en) * 2016-08-22 2016-10-05 M-Solv Ltd An apparatus for annealing a layer of amorphous silicon, a method of annealing a layer of amorphous silicon, and a flat panel display
JP2018107403A (ja) * 2016-12-28 2018-07-05 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
CN108428620B (zh) * 2018-03-27 2021-03-12 京东方科技集团股份有限公司 低温多晶硅及其产品、制备方法和制备装置、激光组件

Also Published As

Publication number Publication date
WO2023070615A1 (en) 2023-05-04
US20230138575A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US10354980B1 (en) Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354987B1 (en) Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US11222814B2 (en) Integrated circuit (IC) structure for high performance and functional density
KR102297701B1 (ko) 관통-기판 비아 구조들을 갖는 본딩된 칩 어셈블리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법
KR102508698B1 (ko) 유전체 접합 패턴 정의 층을 포함하는 접합된 조립체 및 그의 형성 방법
US8729711B2 (en) Semiconductor device
CN112074956B (zh) 具有富氢半导体沟道的三维存储器件
CN113228249B (zh) 用于提高穿衬底通孔结构的可靠性的多孔阻挡层及其形成方法
US11424208B2 (en) Semiconductor devices having adjoined via structures formed by bonding and methods for forming the same
CN113707667B (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
TW201933585A (zh) 三維積體電路之形成方法
US20210057376A1 (en) Semiconductor device and method of manufacturing the same
CN220233194U (zh) 一种三维集成电路
CN220604687U (zh) 一种三维集成电路
CN116635978A (zh) 用于半导体器件中的半导体层的热处理的方法
US11430745B2 (en) Semiconductor die containing silicon nitride stress compensating regions and method for making the same
TWI771902B (zh) 三維記憶體元件的接觸焊墊及其製造方法
WO2021138794A1 (en) Methods for multi-wafer stacking and dicing
CN113906563A (zh) 三维集成结构及其形成方法
US11923321B2 (en) Three-dimensional memory device including dielectric rails for warpage reduction and method of making the same
US20230284443A1 (en) Three-dimensional memory device containing a pillar contact between channel and source and methods of making the same
US20220085061A1 (en) Semiconductor device and method of manufacturing same
US20230395547A1 (en) Semiconductor device and method of manufacturing the same
US20220352044A1 (en) Semiconductor structure and manufacturing method of the same
CN116598313A (zh) 一种三维集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination