KR20180132813A - 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법 - Google Patents

반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20180132813A
KR20180132813A KR1020187031997A KR20187031997A KR20180132813A KR 20180132813 A KR20180132813 A KR 20180132813A KR 1020187031997 A KR1020187031997 A KR 1020187031997A KR 20187031997 A KR20187031997 A KR 20187031997A KR 20180132813 A KR20180132813 A KR 20180132813A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
pressure
sensitive adhesive
thickness
resin layer
Prior art date
Application number
KR1020187031997A
Other languages
English (en)
Other versions
KR102180168B9 (ko
KR102180168B1 (ko
Inventor
유스케 고토
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20180132813A publication Critical patent/KR20180132813A/ko
Application granted granted Critical
Publication of KR102180168B1 publication Critical patent/KR102180168B1/ko
Publication of KR102180168B9 publication Critical patent/KR102180168B9/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/306—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising vinyl acetate or vinyl alcohol (co)polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/67—Structure, shape, material or disposition of the connectors prior to the connecting process of a plurality of connectors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

20μm 이상의 요철차를 가지는 반도체 웨이퍼의 표면에, 40℃ ~ 90℃의 조건으로 가열 첩합하여 이용하는 반도체 웨이퍼 표면 보호용 점착 테이프로서, 상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 기재 필름과, 점착제층과, 상기 기재 필름과 상기 점착제층의 사이에 중간 수지층을 가지고, 상기 중간 수지층의 두께가, 상기 요철차 이상이며, 상기 중간 수지층을 구성하는 수지의 융점 혹은 비카트 연화점이 40℃ ~ 90℃이며, 상기 중간 수지층을 구성하는 수지의 멜트 매스 플로 레이트가, 10g/min ~ 100g/min인, 반도체 웨이퍼 표면 보호용 점착 테이프 및 그것을 이용한 반도체 웨이퍼의 가공 방법.

Description

반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법
본 발명은, 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법에 관한 것이다.
반도체 패키지는, 고순도 실리콘 단결정 등을 슬라이스하여 반도체 웨이퍼로 한 후, 이온 주입, 에칭 등에 의해 상기 웨이퍼 표면에 집적 회로를 형성하여 제조 된다. 집적 회로가 형성된 반도체 웨이퍼의 이면을 연삭, 연마 등 하는 것으로써, 반도체 웨이퍼는 소망의 두께로 가공된다. 이 때, 반도체 웨이퍼 표면에 형성된 집적 회로를 보호하기 위해서, 반도체 웨이퍼 표면 보호용 점착 테이프(이하, 단순히 「표면 보호 테이프」라고도 한다)가 이용된다.
이면 연삭된 반도체 웨이퍼는, 이면 연삭이 종료된 후에 웨이퍼 카세트에 수납되고, 다이싱 공정으로 운반되고, 반도체칩으로 가공된다.
종래는, 이면 연삭 등에 의해 반도체 웨이퍼의 두께를 200 ~ 400μm 정도로 하는 것이 요구되고 있었다. 그러나, 최근의 고밀도 실장 기술의 진보에 수반하여, 반도체칩을 소형화할 필요가 생기고, 그것에 수반하여, 반도체 웨이퍼의 박막화도 진행되고 있다. 반도체칩의 종류에 따라서는, 반도체 웨이퍼를 100μm 정도까지 얇게 하는 것이 필요해지고 있다. 한편, 한 번의 가공에 의해서 제조할 수 있는 반도체칩의 수를 많게 하기 위해서, 원래의 반도체 웨이퍼를 대경화(大徑化)하는 경향이 있다. 지금까지는 직경이 5인치나 6인치의 반도체 웨이퍼가 주류였는데 비해, 최근에는 직경 8 ~ 12인치의 반도체 웨이퍼를 반도체칩화하는 가공이 주류로 되고 있다.
반도체 웨이퍼를 박막화와 동시에 대경화하는 흐름은, 특히, NAND형이나 NOR형이 존재하는 플래쉬 메모리의 분야나, 휘발성 메모리인 DRAM 등의 분야에서 현저하다. 예를 들면, 직경 12인치의 반도체 웨이퍼를 150μm 이하의 두께까지 연삭하는 것도 드물지 않다.
이것에 더하여, 특히 최근, 스마트폰의 보급이나 휴대 전화의 성능 향상 및 음악 플레이어의 소형화, 그리고 성능 향상 등에 수반하여, 내충격성 등을 고려한 전극 부가 반도체 웨이퍼를 이용한 플립칩 실장에 이용하는 웨이퍼에 대해서도 박막화의 요구가 증가하고 있다. 또한, 범프 부가 반도체 웨이퍼에 대해서도 반도체 웨이퍼 부분을 100μm 이하의 박막 연삭을 할 필요가 생기고 있다. 플립칩 접속되기 위한 범프는, 전송 속도 향상을 위해 고밀도화 되어 오고 있고, 범프의 높이(반도체 웨이퍼 표면으로부터의 돌출 높이)가 낮아지고 있고, 그것에 수반하여 범프간 거리가 짧아지고 있다. 또한, 최근에는 DRAM에도 플립칩 접속이 실시되고 있기 때문에 웨이퍼의 박막화도 가속화되고 있다.
플립칩 실장은, 최근의 전자 기기의 소형화, 고밀도화에 대해서 반도체 소자를 최소의 면적으로 실장할 수 있는 방법으로서 주목받아 왔다. 이 플립칩 실장에 사용되는 반도체 소자의 전극 상에는 범프가 형성되고 있고, 범프와 회로 기판 상의 배선을 전기적으로 접합한다. 이들의 범프의 조성으로서는, 주로 땜납이나 금이 사용되고 있다. 이 땜납 범프나 금 범프는, 증착이나 도금으로, 칩의 내부 배선에 연결되는 노출된 알루미늄 단자 상 등에 형성한다.
그러나, 범프 부가 반도체 웨이퍼는, 그 표면에 큰 요철을 가지고 있기 때문에 박막 가공이 어렵고, 통상의 표면 보호 테이프를 이용하여 이면 연삭을 행하면 반도체 웨이퍼에 균열이 생기거나, 반도체 웨이퍼의 두께 정밀도가 악화되거나 한다. 이 때문에, 범프 부가 반도체 웨이퍼의 연삭은, 특별히 설계된 표면 보호 테이프를 이용하여 행해지고 있다(예를 들면, 특허문헌 1 참조).
그렇지만, 이들의 표면 보호 테이프에서는 범프를 충분히 흡수하여 연삭성을 확보하고 있기 때문에 박리성과의 양립이 매우 어렵다. 지금까지의 플립칩 실장되어 온 칩의 완성 두께는 200μm 두께 이상으로, 어느 정도의 두께가 있고, 강성을 유지할 수 있었기 때문에 어떻게든 박리할 수 있었다. 그러나, 최근, 반도체 웨이퍼 완성 두께가, 보다 한층 박막화 되고, 범프 밀도도 높아지고 있기 때문에, 표면 보호 테이프는, 박리가 용이하지 않고, 접착물질 잔존이라는 문제를 일으키고 있다. 또한, 반대로, 박리성을 확보하면 밀착이 불충분해지고, 이면 연삭시에 씨페이지(seepage)(예를 들면, 더스트나 연삭수의 침입)를 일으키고 있다.
한편, 웨이퍼 레벨 패키지에 사용되는 범프 부가 반도체 웨이퍼의 범프 높이는 여전히 높은 채이며, 높이 250μm 이상의 범프도 탑재되고 있다. 웨이퍼 레벨 패키지에서는 칩을 스택할 필요가 없기 때문에 메모리계 반도체 웨이퍼와 같이 50μm 이하 등의 극박 연삭되는 일이 없지만, 높은 범프가 부가되어 있기 때문에 후막(厚膜) 연삭에서도 매우 균열되기 쉽고, 150μm 두께 이하의 연삭 두께에서 쉽게 반도체 웨이퍼 균열의 문제가 발생한다.
이러한 반도체 웨이퍼에 대해서 전용의 표면 보호 테이프가 제안되고 있다(특허문헌 2 ~ 4 참조). 특허문헌 2에는, 반도체 웨이퍼 가공시에는 반도체 웨이퍼에 강고하게 밀착됨과 함께, 박리시에, 반도체 웨이퍼의 파손이나 점착물질 잔존 없이 박리할 수 있는 반도체 웨이퍼 표면 보호용 점착 테이프가 기재되어 있다. 이 표면 보호 테이프는, 기재 필름상에, 층 두께 및 수축치를 특정의 범위 내로 한 방사선 경화형 점착제층을 가진다. 또한, 특허문헌 3에는, 범프 높이가 높은 범프 웨이퍼의 이면 연삭에 이용하는 표면 보호용 점착 테이프에서, 웨이퍼를 연삭해도 웨이퍼의 파손 방지나 씨페이지가 생기지 않고, 박리력의 경감과 점착물질 잔존이 억제된 반도체 웨이퍼 표면 보호용 점착 테이프가 개시되고 있다. 이 표면 보호 테이프는, 특정의 점착(tack)력과 층 두께를 가진다. 또한, 특허문헌 4에는, 웨이퍼 표면에 형성된 요철의 높낮이차 이하까지 웨이퍼의 이면을 연삭할 때에, 웨이퍼 표면의 요철의 보호와 웨이퍼 표면에의 연삭칩이나 연삭수 등의 침입 방지, 및 연삭 후의 웨이퍼의 파손 방지를 도모할 수 있는 반도체 웨이퍼 보호용 점착 시트의 맞붙임 방법이 개시되고 있다. 이 방법에 이용되는 표면 보호 시트는, 50℃ ~ 100℃에 있어서의 손실 탄젠트를 특정의 범위 내로 한 중간층과 점착제층을 가진다.
일본 공개특허공보 2001-203255호 일본 특허공보 제5242830호 일본 특허공보 제5117630호 일본 공개특허공보 2010-258426호
특허문헌 2 기재의 표면 보호 테이프는, 반도체 웨이퍼의 파손이나 점착물질 잔존은 일정 정도 억제할 수 있다. 또한, 특허문헌 3 기재의 표면 보호 테이프는, 박리성은 양호하다. 그러나, 보다 높은 범프를, 보다 좁은 피치로 가지는 반도체 웨이퍼에 적용하기 위해서는, 특허문헌 2 기재의 표면 보호 테이프는, 박리성 내지 점착물질 잔존을 더 개선할 여지가 있다. 또한, 특허문헌 3 기재의 표면 보호 테이프는, 밀착성을 더 향상시키고, 씨페이지를 억제하고, 점착물질 잔존을 개선할 여지가 있다.
특허문헌 4 기재의 방법에 이용되는 표면 보호 테이프는, 추종성이 극히 양호하기 때문에, 높이 250μm 이상의 범프에 추종시켰을 때에, 테이프가 요철 형상으로 변형되어 버리고, 흡인 반송하고 있는 가공 장치 내에서 반송 중의 반도체 웨이퍼가 낙하되어, 파손되어 버리기도 한다.
본 발명은, 상기 문제에 비추어서, 반도체 웨이퍼 가공시에는 반도체 웨이퍼에 강고하게 밀착하여, 씨페이지(seepage), 가공 장치 내에서의 반송 에러, 반도체 웨이퍼 파손을 억제하고, 박리시에는 점착물질이 잔존하는 일 없이 박리할 수 있는 반도체 웨이퍼 표면 보호용 점착 테이프 및 그것을 이용한 반도체 웨이퍼의 가공 방법을 제공하는 것을 과제로 한다.
본 발명자들은, 상기 과제를 해결하기 위해서, 예의 검토를 행한 결과, 기재 필름, 중간 수지층 및 점착제층을 가지는 반도체 웨이퍼 표면 보호용 점착 테이프에 있어서, 상기 중간 수지층을 구성하는 수지의 융점 혹은 비카트 연화점(Vicat softening point) 및 멜트 매스 플로 레이트(melt mass flow rate, MFR)를, 각각, 특정의 범위 내로 하고, 이 표면 보호 테이프를 특정의 요철차를 가지는 반도체 웨이퍼 표면에 특정 온도로 가열 첩합(貼合)하는 것으로써, 표면 보호 테이프를 반도체 웨이퍼의 회로면에 강고하게 밀착시킬 수 있고, 반도체 웨이퍼 가공시에는 씨페이지, 가공 장치 내에서의 반송 에러, 반도체 웨이퍼 파손을 억제할 수 있으며, 박리했을 때에는, 점착물질이 잔존하는 일 없이 박리할 수 있고, 또한, 반도체 웨이퍼 표면에 첩합된 상태에서의 휨을 억제할 수 있는 것을 발견했다. 본 발명은 이 발견에 기초하여 성공하기에 이른 것이다.
즉, 상기 과제는 이하의 수단에 의해 해결되었다.
<1>
20μm 이상의 요철차를 가지는 반도체 웨이퍼의 표면에, 40℃ ~ 90℃의 조건으로 가열 첩합하여 이용하는 반도체 웨이퍼 표면 보호용 점착 테이프로서,
상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 기재 필름과, 점착제층과, 상기 기재 필름과 상기 점착제층의 사이에 중간 수지층을 가지고,
상기 중간 수지층의 두께가, 상기 요철차 이상이며, 상기 중간 수지층을 구성하는 수지의 융점 혹은 비카트 연화점이 40℃ ~ 90℃이며, 상기 중간 수지층을 구성하는 수지의 멜트 매스 플로 레이트가, 10g/min ~ 100g/min인, 반도체 웨이퍼 표면 보호용 점착 테이프.
<2>
자외선 조사 후의 상기 점착제층의, 23℃의 SUS280 연마면에 대한 점착력이 0.5N/25mm 이상 5.0N/25mm 이하이며, 또한 50℃의 SUS280 연마면에 대한 점착력이, 0.3N/25mm 이상 7.0N/25mm 이하인, <1>에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프.
<3>
상기 기재 필름의 두께와 상기 중간 수지층의 두께의 비가, 기재 필름의 두께:중간 수지층의 두께 = 0.5:9.5 ~ 7:3인, <1> 또는 <2>에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프.
<4>
상기 중간 수지층을 구성하는 수지가, 에틸렌-아크릴산 메틸 코폴리머 수지, 에틸렌-아크릴산 에틸 코폴리머 수지 및 에틸렌-아크릴산 부틸 코폴리머 수지의 적어도 1종인, <1> ~ <3>의 어느 한 항에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프.
<5>
상기 기재 필름의 구성 재료의 융점이 90℃ ~ 150℃인, <1> ~ <4>의 어느 한 항에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프.
<6>
상기 중간 수지층의 두께가, 100μm ~ 400μm인, <1> ~ <5>의 어느 한 항에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프.
<7>
상기 점착제층의 두께가, 5μm ~ 40μm인, <1> ~ <6>의 어느 한 항에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프.
<8>
상기 기재 필름의 두께가 25μm ~ 100μm인, <1> ~ <7>의 어느 한 항에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프.
<9>
20μm 이상의 요철차를 가지는 반도체 웨이퍼의 표면에, 반도체 웨이퍼 표면 보호용 점착 테이프를, 40℃ ~ 90℃의 조건으로 가열 첩합하고, 반도체 웨이퍼 이면을 연삭하는 것을 포함하는 반도체 웨이퍼의 가공 방법으로서,
상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 기재 필름과, 점착제층과, 상기 기재 필름과 상기 점착제층의 사이에 중간 수지층을 가지고,
상기 중간 수지층의 두께가, 상기 요철차 이상이며, 상기 중간 수지층을 구성하는 수지의 융점 혹은 비카트 연화점이 40℃ ~ 90℃이며, 상기 중간 수지층을 구성하는 수지의 멜트 매스 플로 레이트가, 10g/min ~ 100g/min인, 반도체 웨이퍼의 가공 방법.
본 발명의 설명에 있어서, 반도체 웨이퍼의 표면은, 반도체 웨이퍼의 요철을 가지는 면, 즉, 집적 회로가 형성된 면을 의미한다. 또한, 이 표면의 반대측의 면을 이면이라고 칭한다.
본 발명의 설명에 있어서, 요철차는, 볼록부 중 최고부로부터 웨이퍼 표면까지의 거리 또는 오목부 중 최심부로부터 반도체 웨이퍼 표면까지의 거리를 의미한다. 예를 들면, 반도체 웨이퍼상에 금속 전극(범프)이 형성되어 있는 경우에 있어서, 최고부는 가장 높은 범프의 정상부이며, 그곳으로부터 반도체 웨이퍼 표면까지의 거리, 즉, 범프의 높이가 요철차이다. 혹은, 반도체 웨이퍼에 스크라이브 라인(다이싱 라인)이 형성되어 있는 경우에 있어서, 최심부는 스크라이브 라인 중 가장 깊은 위치이며, 그곳으로부터 반도체 웨이퍼 표면까지의 거리를 요철차라고 한다.
본 발명의 설명에 있어서, 「~」를 이용하여 나타나는 수치 범위는, 「~」의 전후에 기재되는 수치를 하한치 및 상한치로서 포함하는 범위를 의미한다.
본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프는, 반도체 웨이퍼 가공시에는 반도체 웨이퍼에 강고하게 밀착하는 것으로 씨페이지의 발생을 저감하고, 또한, 가공 장치 내에서의 반송 에러 내지 반도체 웨이퍼 파손을 억제할 수 있고, 박리했을 때에는 점착물질의 잔존이 생기기 어렵다. 또한, 본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프는, 반도체 웨이퍼 표면에 첩합한 상태에서의 휨을 억제할 수 있다. 또한, 본 발명의 반도체 웨이퍼의 가공 방법에 의하면, 상기 반도체 웨이퍼 표면 보호용 점착 테이프를 이용하여, 높은 범프를 좁은 피치로 가지는 박막 상태의 반도체 웨이퍼를 얻는 것이 가능해진다.
도 1은 본 발명의 웨이퍼 표면 보호용 점착 테이프의 모식적인 개략 단면도이다.
이하에, 본 발명의 바람직한 실시형태에 대해서 상세하게 설명한다.
[반도체 웨이퍼 표면 보호용 점착 테이프]
본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프는, 20μm 이상의 요철차를 가지는 반도체 웨이퍼의 표면에, 40℃ ~ 90℃의 조건으로 가열 첩합하는 반도체 웨이퍼 표면 보호용 점착 테이프로서, 상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 기재 필름과 점착제층을 가지고, 또한 상기 기재 필름과 상기 점착제층의 사이에 중간 수지층을 적어도 가진다. 상기 중간 수지층의 두께는, 상기 요철차 이상이다. 또한, 상기 중간 수지층을 구성하는 수지의 융점 혹은 비카트 연화점이 40℃ ~ 90℃이며, 상기 중간 수지층의 멜트 매스 플로 레이트가, 10g/min ~ 100g/min이다.
상기 점착제층은, 특별히 제한되지 않지만, 방사선 경화형 점착제층이 바람직하고, 「방사선 경화형 점착제층」은, 방사선[예를 들면, 자외선과 같은 광선(레이저 광선을 포함한다), 전자선 등의 전리성 방사선]의 조사로 경화되는 점착제층을 말한다. 조사하는 방사선은 자외선이 바람직하다.
<기재 필름>
본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프에 이용되는 기재 필름은, 특별히 제한되지 않는다. 본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프에 있어서, 기재 필름을 구성하는 재료의 융점은 90℃ ~ 150℃의 범위가 바람직하고, 100℃ ~ 140℃의 범위가 보다 바람직하고, 110℃ ~ 130℃의 범위가 더 바람직하다. 기재 필름의 융점이 상기 범위인 것으로써, 표면 보호 테이프를 첩합하는 공정에서 첩합 롤러나 척 테이블에의 융착을 방지하여, 20μm 이상의 요철을 가지는 반도체 웨이퍼에의 충분한 첩합이 가능하다. 또한, 다이싱 다이본딩 일체형 필름(DDF)을 첩합하는 경우도, 척 테이블에의 융착을 방지하여 DDF의 첩합이 가능해진다. 본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프는, 중간 수지층에 열을 가하는 것으로 중간 수지층의 유동성이 향상되고, 20μm 이상의 요철차를 가지는 반도체 웨이퍼에 대해서 충분한 밀착성을 확보하기 위해서, 충분히 높은 온도인 40℃ ~ 90℃의 조건에서 가열 첩합된다. 따라서, 기재 필름을 구성하는 재료의 융점이 너무 낮으면 기재 필름의 배면이 녹아 버려서 첩합 롤러나 척 테이블과 융착되어 버릴 우려가 있다. 기재 필름이, 예를 들면 스티렌과 같이 비결정성의 수지로 구성되는 경우는, 융점이 존재하지 않기 때문에 비카트 연화점이 지표가 된다. 즉, 비카트 연화점이 상기 융점의 범위에 있는 것이 바람직하다. 비카트 연화점이 너무 높으면 기재 배면(중간 수지층과 접하는 면의 반대측의 면)에 유동성이 생기기 때문에, 척 테이블의 포러스(porous)부에 들어갈 우려가 있다.
본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프에 이용되는 기재 필름은, 수지로 이루어지는 것이 바람직하고, 이러한 수지로서 본 발명이 속하는 기술 분야에서 통상 이용되는 플라스틱, 고무 등을 이용할 수 있다. 예를 들면, 폴리올레핀계 수지(예를 들면, 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌 공중합체, 폴리 부텐-1, 폴리-4-메틸펜텐-1, 에틸렌-초산 비닐 공중합체, 에틸렌-아크릴산 에틸 공중합체, 에틸렌-아크릴산 메틸 공중합체, 에틸렌-아크릴산 공중합체 또는 이오노머 등의 에틸렌성 불포화기를 포함하는 모노머의 단독 중합체 혹은 공중합체로 이루어지는 수지), 폴리에스테르 수지(예를 들면, 폴리에틸렌테레프탈레이트 또는 폴리에틸렌나프탈레이트로 이루어지는 수지), 폴리카보네이트 수지, 폴리우레탄 수지, 엔지니어링 플라스틱(예를 들면, 폴리메틸메타크릴레이트), 합성 고무류(예를 들면, 스티렌-에틸렌-부텐 혹은 펜텐계 공중합체), 열가소성 엘라스토머(예를 들면, 폴리아미드-폴리올 공중합체)를 들 수 있다. 본 발명의 표면 보호 테이프에 이용되는 기재 필름은, 상기 수지 1종 단독으로 이루어지는 필름이라도 좋고, 2종 이상을 조합한 필름이라도 좋다. 또한, 본 발명의 표면 보호 테이프에 이용되는 기재 필름은, 단층이라도 좋고, 복층으로 한 것을 사용해도 좋다. 또한, 복층의 기재 필름은, 중간 수지층과 반대측의 최외층을 구성하는 재료의 융점이 상기 범위에 있는 것이 바람직하다.
본 발명의 표면 보호 테이프에 있어서, 기재 필름은, 폴리에스테르 수지 또는 폴리올레핀계 수지로 이루어지는 필름이 바람직하다.
기재 필름의 두께는, 반도체 웨이퍼의 휨의 교정력과 표면 보호 테이프의 박리성의 밸런스, 비용이나 제조 적합성 등의 면을 고려하면, 25μm 이상이 바람직하고, 50μm 이상이 더 바람직하다. 상한은, 200μm 이하가 바람직하고, 150μm 이하가 보다 바람직하고, 100μm 이하가 특히 바람직하다. 기재 필름의 두께가 상기 범위에 있는 것으로, 반도체 웨이퍼를 50μm 이하로 박막 연삭했을 경우에 있어서도 반송 에러를 억제하면서 연삭 가능하고, 표면 보호 테이프의 박리성을 향상시킬 수 있다. 또한 「반도체 웨이퍼를 50μm 이하로 박막 연삭했을 경우」는, 범프를 가지는 반도체 웨이퍼에 있어서는, 범프를 제외한, 반도체 웨이퍼 자체의 두께를 50μm 이하가 될 때까지 이면 연삭하는 것을 의미한다. 또한, 스크라이브 라인이 형성된 반도체 웨이퍼에 있어서는, 상술의 최심부(最深部)로부터, 이면까지의 거리를 의미한다.
<중간 수지층>
본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프는, 중간 수지층을 필수로 한다. 표면 보호 테이프를, 반도체 웨이퍼 표면에 40 ~ 90℃의 온도 조건으로 가열 첩합하는 것으로써 중간 수지층이 용융되고, 20μm 이상의 요철차를 가지는 반도체 웨이퍼의 표면의 형상에 대해서 점착제층 및 중간 수지층의 형상이 추종된다. 또한, 첩합 후는 냉각되기 때문에, 점착제층이 반도체 웨이퍼의 표면에 밀착된 상태에서 표면 보호 테이프가 고정되는 것으로 더스트 침입 등을 억제할 수 있다. 본 발명의 표면 보호 테이프에 이용되는 중간 수지층을 구성하는 수지의 융점 혹은 비카트 연화점은, 40℃ ~ 90℃의 범위이며, 보다 바람직하게는 60℃ ~ 80℃의 범위이다. 표면 보호 테이프를 40℃ ~ 90℃의 범위에서 가열 첩합하고, 점착제층을 반도체 웨이퍼의 표면에 밀착시킬 필요가 있기 때문에, 이 온도 범위에서 중간 수지층의 인장 탄성률이 크게 변화될 필요가 있다. 즉, 반도체 웨이퍼 연삭시는 통상의 온도이며, 이 온도에 있어서 수지가 유동되어 버리면 연삭시의 두께 정밀도가 극단적으로 악화되기 때문에 고탄성인 것이 바람직하다. 한편, 가열 첩합할 때에 반도체 웨이퍼의 표면에 충분히 추종시키기 위해서는 저탄성일 필요가 있는 것으로부터, 중간 수지층에는 상반되는 성능이 요구된다. 이 상반되는 성능을 실현하기 위해서, 인장 탄성률 및 유동성에 크게 영향을 미치는 융점 혹은 비카트 연화점이 40 ~ 90℃일 필요가 있다. 융점 및 비카트 연화점은, 실시예에 기재된 방법으로 측정된다. 본 발명에 있어서 중간 수지층은, 융점 혹은 비카트 연화점의 양쪽 모두가 40 ~ 90℃인 것도 바람직하다.
중간 수지층을 구성하는 수지의 융점 및 비카트 연화점이 40℃ 미만인 경우, 성형하는 것이 곤란하고, 또한, 두께 정밀도도 악화되어 버린다. 즉, 중간 수지층의 두께가 불균일하게 되어 버린다. 한편, 중간 수지층을 구성하는 수지의 융점 및 비카트 연화점이 90℃를 초과하는 경우, 40 ~ 90℃의 조건으로 가열 첩합해도 반도체 웨이퍼의 표면의 형상에 대해서 충분히 추종되지 않기 때문에, 더스트 침입이나 웨이퍼 균열이 생기기 쉬워진다.
본 발명의 표면 보호 테이프에 이용되는 중간 수지층을 구성하는 수지는, 융점 혹은 비카트 연화점이 40 ~ 90℃이며, 또한, 멜트 매스 플로 레이트(MFR)가 10g/min ~ 100g/min이다. 융점 또는 비카트 연화점이 상기 범위 내에 있는 중간 수지층은, 상술한 바와 같이, 표면 보호 테이프를 40 ~ 90℃의 조건으로 반도체 웨이퍼에 첩합하면, 반도체 웨이퍼의 표면의 형상에 대해서 중간 수지층 및 점착제층의 형상이 추종된다. 그 결과, 점착제층이 반도체 웨이퍼 표면에 충분히 밀착된다. 그러나, 중간 수지층을 구성하는 수지의 융점 또는 비카트 연화점이 상기 범위 내에 있는 것만으로는, 반도체 웨이퍼의 요철차가 250μm 이상이 되면 표면 보호 테이프 자체가 요철 형상으로 변형되고, 반송 에러를 유발한다. MFR을 10g/min ~ 100g/min의 범위로 하는 것으로써 가열 첩합시의 중간 수지층에 적절한 유동성이 생기고, 요철에 추종되어 변형된 표면 보호 테이프를 평평한 상태에 되돌릴 수 있다. 이것에 의해, 반송 에러 및 반도체 웨이퍼의 낙하에 의한 파손을 방지할 수 있다. 중간 수지층의 멜트 매스 플로 레이트(MFR)가 10g/min 미만이면, 유동성이 부족하고, 표면 보호 테이프 자체가 변형된 채의 상태로 가공되기 때문에, 반송 에러나 반도체 웨이퍼의 파손이 발생되어 버린다. 한편, 중간 수지층을 구성하는 수지의 멜트 매스 플로 레이트(MFR)가 100g/min를 초과하면, 기재로서의 두께 정밀도(두께의 균일성)를 유지한 채로의 제막(製膜)이 곤란해져 버린다. 또한, 연삭 후의 반도체 웨이퍼의 두께 정밀도도 악화된다. 본 발명의 표면 보호 테이프는, 중간 수지층을 구성하는 수지의 융점 또는 비카트 연화점이 상기 범위 내에 있고, 또한, MFR이 10g/min ~ 100g/min의 범위에 있는 것으로써, 반도체 웨이퍼의 요철차가 250μm 이상의 반도체 웨이퍼의 가공에도 적용할 수 있다. 본 발명의 표면 보호 테이프를 적용할 수 있는 반도체 웨이퍼의 요철차의 상한은, 300μm 이하인 것이 실제적이다.
또한, MFR은, 실시예에 기재된 방법으로 측정된다.
중간 수지층은 점착하는 것을 목적으로 하는 것이 아니기 때문에, 비점착성이 바람직하다. 비점착성은 상온에 있어서 끈적거림이 없는 상태를 말한다.
이러한 수지층 혹은 수지 필름을 구성하는 수지로서, 예를 들면, 라디칼 중합성산 코모노머, 아크릴산 에스테르 코모노머, 메타크릴산 에스테르 코모노머 및 카복실산 비닐에스테르 코모노머로부터 선택되는 적어도 1종의 코모노머와, 에틸렌과의 공중합체인 에틸렌계 공중합체로 이루어지는 수지, 이오노머 등의 에틸렌성 불포화기를 포함하는 모노머의 단독 중합체 또는 공중합체로 이루어지는 수지, 폴리에틸렌(예를 들면, 저밀도 폴리에틸렌)으로 이루어지는 수지를 들 수 있다. 본 발명의 표면 보호 테이프에 이용되는 중간 수지층에는, 이들의 수지를 1종 단독으로 이용해도 좋고, 2종 이상 조합하여 이용해도 좋다. 또한, 상기 중간 수지층은 2층 이상 있어도 좋다.
상기 라디칼 중합성산 코모노머로서는, 구체적으로는, 말레산, 푸말산, 시트라콘산, 이타콘산 등의 α,β-불포화 디카복실산 또는 이들의 무수물, 아크릴산, 메타크릴산, 크로톤산, 비닐 초산, 펜텐산 등의 불포화 모노 카복실산 등을 들 수 있고, 그 중에서도 무수말레산, 아크릴산, 메타크릴산이 바람직하다.
상기 아크릴산 에스테르 코모노머로서는, 구체적으로는, 아크릴산메틸, 아크릴산에틸, 아크릴산프로필, 아크릴산부틸 등을 들 수 있고, 그 중에서도 아크릴산메틸, 아크릴산에틸, 아크릴산부틸이 바람직하다.
상기 메타크릴산 에스테르 코모노머로서는, 구체적으로는, 메타크릴산메틸, 메타크릴산에틸, 메타크릴산프로필, 메타크릴산부틸 등을 들 수 있고, 그 중에서도 메타크릴산메틸, 메타크릴산에틸이 바람직하다.
상기 카복실산 비닐에스테르 코모노머로서는, 구체적으로는, 포름산비닐, 초산비닐, 프로피온산비닐, 부틸산비닐 등을 들 수 있고, 그 중에서도 초산비닐이 바람직하다.
에틸렌계 공중합체의 구체적인 예로서는, 2원계 공중합체로서 예를 들면, 에틸렌-아크릴산 공중합체, 에틸렌-메타크릴산 공중합체, 에틸렌-무수말레산 공중합체, 에틸렌-아크릴산 메틸 공중합체, 에틸렌-아크릴산 에틸 공중합체, 에틸렌-메타크릴산 메틸 공중합체, 에틸렌-메타크릴산 에틸 공중합체, 에틸렌-초산 비닐 공중합체를 들 수 있다.
3원계 공중합체로서 예를 들면, 에틸렌-아크릴산-아크릴산 메틸 공중합체, 에틸렌-아크릴산-아크릴산 에틸 공중합체, 에틸렌-아크릴산-초산 비닐 공중합체, 에틸렌-메타크릴산-메타크릴산 메틸 공중합체, 에틸렌-메타크릴산-메타크릴산 에틸 공중합체, 에틸렌-메타크릴산-초산 비닐 공중합체, 에틸렌-무수말레산-아크릴산 메틸 공중합체, 에틸렌-무수말레산-아크릴산 에틸 공중합체, 에틸렌-무수말레산-메타크릴산 메틸 공중합체, 에틸렌-무수말레산-메타크릴산 에틸 공중합체, 에틸렌-무수말레산-초산 비닐 공중합체를 들 수 있다.
또한, 상기의 코모노머를 조합한 다원계의 공중합체도 들 수 있다.
상기 공중합체 중에서도, 특히, 에틸렌-아크릴산 공중합체, 에틸렌-메타크릴산 공중합체, 에틸렌-아크릴산 메틸 공중합체, 에틸렌-아크릴산 에틸 공중합체, 에틸렌-아크릴산 부틸 공중합체, 에틸렌-무수말레산-아크릴산 메틸 공중합체, 에틸렌-무수말레산-아크릴산 에틸 공중합체, 에틸렌-무수말레산-메타크릴산 메틸 공중합체 및 에틸렌-무수말레산-메타크릴산 에틸 공중합체가 바람직하고, 에틸렌-아크릴산 메틸 공중합체, 에틸렌-아크릴산 에틸 공중합체 및 에틸렌-아크릴산 부틸 공중합체가 바람직하다.
에틸렌계 공중합체의 합성에 이용되는 에틸렌과 코모노머와의 합계 질량 중, 코모노머의 비율은 10질량% ~ 50질량%가 바람직하고, 15질량% ~ 40질량%가 더 바람직하다.
중간 수지층은, 상술한 바와 같이 단층이라도 좋고, 복층이라도 좋다. 제조성의 점에서, 복층이 단층에 비해 필름화가 용이하다. 복층으로 했을 경우, 기재 필름측의 층은 저밀도 폴리에틸렌 혹은 에틸렌-초산 비닐 공중합체로 이루어지는 수지층 내지 수지 필름인 것이 바람직하고, 압출에 의해 복층의 중간 수지층의 제막시에 불량율을 저하시킬 수 있고, 또한 염가로 제조할 수 있다. 중간 수지층이 복층인 경우의 융점 내지 비카트 연화점은, 점착제층과 접하고 있는 층 또는 필름을 구성하는 수지의 융점 내지 비카트 연화점을 나타낸다.
수지층 혹은 수지 필름의 적층 방법은, 수지층 혹은 수지 필름의 두께의 정밀도나, 상기 수지층 혹은 수지 필름에 결함에 영향을 미치지 않는 범위이면, 특별히 제한되지 않는다. 예를 들면, 공압출(共壓出)에 의한 제막이나 접착제에 의한 맞붙임 등을 들 수 있다.
기재 필름의 두께와 중간 수지층의 두께와의 비는, 기재 필름의 두께:중간 수지층의 두께 = 0.5:9.5 ~ 3:7의 범위인 것이, 점착제층 및 중간 수지층의 반도체 웨이퍼의 표면 형상에 대한 추종성의 점에서 바람직하다. 기재 필름과 중간 수지층의 적층 방법은, 일체가 된 필름의 결함에 영향을 미치지 않으면 특별히 제한되지 않고, 공압출에 의한 제막이나 접착제에 의한 맞붙임이 가능하다.
본 발명의 표면 보호 테이프에 이용되는 중간 수지층의 두께는 반도체 웨이퍼의 요철차 이상이 필요하지만, 제조성이나 두께 정밀도의 점에서 100μm ~ 400μm인 것이 바람직하다. 반도체 웨이퍼의 요철차보다 얇으면 점착제층이 반도체 웨이퍼에 충분히 밀착되지 않기 때문에 더스트 침입이나 웨이퍼 균열이 발생한다. 본 발명의 표면 보호 테이프에 이용되는 중간 수지층의 두께는, 반도체 웨이퍼의 요철차보다 10μm ~ 30μm 두꺼운 것이 바람직하다. 중간 수지층이 너무 두꺼우면, 반도체 웨이퍼의 두께 정밀도가 악화될 우려가 있고, 또한, 제조 비용도 증가한다. 또한, 범프 부착 반도체 웨이퍼의 범프 부분을 제조할 때, 10μm 정도의 오차가 생기기 때문에, 평균 범프 높이에 더하여 10μm의 두께가 있으면 여유를 가지고 추종하는 것이 가능해진다.
<점착제층>
본 발명의 표면 보호 테이프가 가지는 점착제층에 이용되는 점착제는, 특별히 제한되지 않지만, 방사선 경화형 점착제가 바람직하다.
방사선 경화형 점착제는, 방사선에 의해 경화되어 3차원 망상화되는 성질을 가지면 좋고, 크게 나누어서, 1) 측쇄에 에틸렌성 불포화기(방사선 중합성 탄소-탄소 이중 결합으로 에틸렌성 이중 결합으로도 칭함)를 가지는 베이스 수지(중합체)로 이루어지는 점착제와, 2) 통상의 고무계 혹은 (메타)아크릴계의 베이스 수지(폴리머)에 대해서, 분자 중에 적어도 2개의 에틸렌성 불포화기를 가지는 저분자량 화합물(이하, 방사선 중합성 저분자량 화합물이라고 한다) 및 광중합 개시제를 배합하는 점착제로 분류된다.
본 발명의 표면 보호 테이프에서는, 상기의 2)가 바람직하다.
1) 측쇄에 에틸렌성 불포화기를 가지는 베이스 수지로 이루어지는 점착제
측쇄에 에틸렌성 불포화기를 가지는 점착제는, (메타)아크릴계 점착제가 바람직하고, 베이스 수지가 (메타)아크릴 중합체 혹은 (메타)아크릴 중합체를 주성분으로서 포함하는 것이 보다 바람직하다.
여기서, 「(메타)아크릴 중합체를 주성분으로서 포함한다」는, 베이스 수지를 구성하는 중합체 내지 수지 중, (메타)아크릴계 중합체의 함유량이 적어도 50질량% 이상이며, 바람직하게는 80질량% 이상(100질량% 이하)인 것을 의미한다.
(메타)아크릴 중합체는, 적어도 측쇄에 에틸렌성 불포화기를 가지는 것으로 방사선 조사에 의한 경화가 가능해진다. (메타)아크릴 중합체는, 또한 에폭시기나 카르복실기 등의 관능기를 가져도 좋다.
측쇄에 에틸렌성 불포화기를 가지는 (메타)아크릴 중합체는, 어떻게 하여 제조된 것이라도 좋지만, 예를 들면, 측쇄에 관능기(α)를 가지는 (메타)아크릴 중합체와 (메타)아크릴로일기, (메타)아크릴로일옥시기 등의 에틸렌성 불포화기를 가지는 기를 가지고, 또한, 이 (메타)아크릴 중합체의 측쇄의 관능기(α)와 반응할 수 있는 관능기(β)를 가지는 화합물을 반응시켜서 얻은 것이 바람직하다.
에틸렌성 불포화기를 가지는 기는, 비방향족성의 에틸렌성 이중 결합을 가지면 어떠한 기라도 상관없지만, (메타)아크릴로일기, (메타)아크릴로일옥시기, (메타)아크릴로일아미노기, 알릴기, 1-프로페닐기, 비닐기(스티렌 혹은 치환 스티렌을 포함한다)가 바람직하고, (메타)아크릴로일기, (메타)아크릴로일옥시기가 보다 바람직하다.
관능기(α), (β)로서는, 카르복실기, 수산기, 아미노기, 설퍼닐릴기, 환상 산무수물기, 에폭시기, 이소시아네이트기(-N=C=O) 등을 들 수 있다.
여기서, 관능기(α)와 관능기(β) 중 한쪽의 관능기가, 카르복실기, 수산기, 아미노기, 설퍼닐릴기, 또는 환상 산무수물기인 경우에는, 다른쪽의 관능기는, 에폭시기, 이소시아네이트기를 들 수 있다. 한쪽의 관능기가 환상 산무수물기인 경우, 다른쪽의 관능기는 카르복실기, 수산기, 아미노기, 설퍼닐릴기를 들 수 있다. 또한, 한쪽의 관능기가, 에폭시기인 경우는, 다른쪽의 관능기는 에폭시기라도 좋다.
관능기(α)로서는, 카르복실기, 수산기가 바람직하고, 수산기가 특히 바람직하다.
측쇄에 관능기(α)를 가지는 (메타)아크릴계 중합체는, 관능기(α)를 가지는 (메타)아크릴계 모노머, 바람직하게는 (메타)아크릴산 에스테르[특히, 알코올부에 관능기(α)를 가지는 것]를 모노머 성분에 사용하는 것으로 얻을 수 있다.
측쇄에 관능기(α)를 가지는 (메타)아크릴계 중합체는, 공중합체인 경우가 바람직하고, 이 공중합 성분은, (메타)아크릴산 알킬에스테르, 그 중에서도 알코올부에 관능기(α)나 에틸렌성 불포화기를 가지는 기가 치환하고 있지 않는 (메타)아크릴산 알킬에스테르가 바람직하다.
(메타)아크릴산 에스테르로서는, 예를 들면, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 이소부틸(메타)아크릴레이트, 펜틸(메타)아크릴레이트, 헥실(메타)아크릴레이트, 옥틸(메타)아크릴레이트, 이소옥틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 및 도데실(메타)아크릴레이트, 데실(메타)아크릴레이트 헥실아크릴레이트를 들 수 있다.
(메타)아크릴산 에스테르는 1종 단독으로 이용해도 좋고 2종 이상을 조합하여 이용해도 좋고, 알코올부의 탄소수가 5 이하의 것과 탄소수가 6 ~ 12의 것을 병용하는 것이 바람직하다.
또한, 알코올부의 탄소수가 큰 모노머를 사용할수록 유리 전이점(Tg)은 낮아지므로, 소망의 유리 전이점의 것을 얻을 수 있다. 또한, 유리 전이점 외에, 상용성(相溶性)과 각종 성능을 높이는 목적으로 초산 비닐, 스티렌, 아크릴로니트릴 등의 탄소-탄소 이중 결합을 가지는 저분자 화합물을 배합하는 것도 바람직하고, 이 경우, 이들의 모노머 성분의 함유량은 5질량% 이하의 범위 내가 바람직하다.
관능기(α)를 가지는 (메타)아크릴계 모노머로서는, 아크릴산, 메타크릴산, 계피산, 이타콘산, 푸말산, 프탈산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시 알킬메타크릴레이트류, 글리콜모노아크릴레이트류, 글리콜모노메타크릴레이트류, N-메틸롤아크릴아미드, N-메틸롤메타크릴아미드, 알릴알코올, N-알킬아미노에틸아크릴레이트류, N-알킬아미노에틸메타크릴레이트류, 아크릴아미드류, 메타크릴아미드류, 무수말레산, 무수이타콘산, 무수푸말산, 무수프탈산, 글리시딜아크릴레이트, 글리시딜메타크릴레이트, 알릴글리시딜에테르, 폴리이소시아네이트 화합물의 이소시아네이트기의 일부를 수산기 또는 카르복실기 및 에틸렌성 불포화기를 가지는 단량체로 우레탄화한 것 등을 들 수 있다.
이들 중에서도, 아크릴산, 메타크릴산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류, 글리시딜아크릴레이트, 글리시딜메타크릴레이트가 바람직하고, 아크릴산, 메타크릴산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류가 보다 바람직하고, 메타크릴산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류가 더 바람직하다.
에틸렌성 불포화기와 관능기(β)를 가지는 화합물에 있어서의 관능기(β)로서는, 이소시아네이트기가 바람직하고, 예를 들면, 알코올부에 이소시아네이트(-N=C=O)기를 가지는 (메타)아크릴산 에스테르를 들 수 있고, 그 중에서도 이소시아네이트(-N=C=O)기로 치환된 (메타)아크릴산 알킬에스테르가 바람직하다. 이러한 모노머로서는, 예를 들면, 2-이소시아나트에틸메타크릴레이트, 2-이소시아나트에틸아크릴레이트 등을 들 수 있다.
또한, 관능기(β)가 이소시아네이트기 이외의 경우의 바람직한 화합물은, 관능기(α)를 가지는 (메타)아크릴계 모노머에서 예시한 화합물을 들 수 있다.
에틸렌성 불포화기와 관능기(β)를 가지는 화합물은, 측쇄에 관능기(α)를 가지는 (메타)아크릴계 중합체에 더하여 중합체의 측쇄의 관능기(α), 바람직하게는 수산기와 반응하는 것으로 공중합체에 중합성기를 넣을 수 있고, 방사선 조사 후의 점착력을 저하시킬 수 있다.
(메타)아크릴계 공중합체의 합성에 있어서, 반응을 용액 중합으로 행하는 경우의 유기 용제로서는, 케톤계, 에스테르계, 알코올계, 방향족계의 것을 사용할 수 있지만, 그 중에서도 톨루엔, 초산 에틸, 이소프로필알코올, 벤젠메틸셀로솔브, 에틸셀로솔브, 아세톤, 메틸에틸케톤 등의, 일반적으로 (메타)아크릴계 폴리머의 양용매(良溶媒)로, 비점 60 ~ 120℃의 용제가 바람직하다. 중합 개시제로서는, α,α＇-아조비스이소부티로니트릴 등의 아조비스계, 벤조일 펠옥시드(peroxide) 등의 유기 과산화물계 등의 라디칼 발생제를 통상 이용한다. 이 때, 필요에 대응하여 촉매, 중합 금지제를 병용할 수 있고, 중합 온도 및 중합 시간을 조절하는 것으로써, 소망의 분자량의 (메타)아크릴계 공중합체를 얻을 수 있다. 또한, 분자량을 조절하는 것에 관해서는, 메르캅탄, 사염화 탄소 등의 용제를 이용하는 것이 바람직하다. 또한, 이 반응은 용액 중합으로 한정되는 것이 아니고, 괴상(塊狀) 중합, 현탁 중합 등 다른 방법이라도 지장이 없다.
측쇄에 에틸렌성 불포화기를 가지는 베이스 수지[바람직하게는 (메타)아크릴계 공중합체]의 질량 평균 분자량은, 20만 ~ 100만 정도가 바람직하다.
질량 평균 분자량이 너무 크면, 방사선 조사했을 경우에, 방사선 조사 후의 점착제의 가요성이 없고, 취화(脆化)되어 있기 때문에, 박리시에 반도체칩면에 점착물질의 잔존을 일으킨다. 질량 평균 분자량이 너무 작으면, 방사선 조사 전의 응집력이 작고, 점착력이 약하기 때문에, 다이싱시에 충분히 반도체칩을 유지하지 못하고, 칩 비산이 발생할 우려가 있다. 또한, 방사선 조사 후도 경화가 불충분하고, 박리시에 반도체칩면에 점착물질의 잔존을 일으킨다. 이것들을 최대한 방지하기 위해서는, 질량 평균 분자량이 20만 이상인 것이 바람직하다.
또한, 본 발명의 설명에 있어서, 질량 평균 분자량은, 통상의 방법에 의한 폴리스티렌 환산의 질량 평균 분자량이다.
측쇄에 에틸렌성 불포화기를 가지는 베이스 수지의 유리 전이점은, -70 ~ -10℃가 바람직하고, -50 ~ -10℃가 보다 바람직하다. 유리 전이점이 너무 낮으면, 점착제의 유동성이 높고 점착물질 잔존의 원인이 되어 버리고, 너무 높으면 유동성이 불충분하고 반도체 웨이퍼의 이면에 정착되기 어렵고, 반도체 웨이퍼의 연삭 가공시에 연삭수가 웨이퍼 표면에 침입되는 원인이 되어 버린다.
측쇄에 에틸렌성 불포화기를 가지는 베이스 수지의 산가[베이스 수지 1g 중에 존재하는 유리 지방산을 중화하는데 필요한 수산화 칼륨의 mg수]는, 0.5 ~ 30이 바람직하고, 1 ~ 20이 보다 바람직하다.
측쇄에 에틸렌성 불포화기를 가지는 베이스 수지의 수산기가[베이스 수지 1g을 아세틸화시켰을 때, 수산기와 결합된 초산을 중화하는데 필요로 하는 수산화 칼륨의 mg수]는, 5 ~ 100이 바람직하고, 10 ~ 80이 보다 바람직하다.
이와 같이 하는 것으로, 반도체 웨이퍼 표면 보호용 점착 테이프 박리시의 점착물질 잔존 방지 효과가 더 우수하다.
또한, 산가나 수산기가의 조제는, 측쇄에 관능기(α)를 가지는 (메타)아크릴계 중합체와 에틸렌성 불포화기를 가지고, 또한, 이 (메타)아크릴계 중합체의 측쇄의 관능기(α)와 반응할 수 있는 관능기(β)를 가지는 화합물을 반응시키는 단계에서, 미반응의 관능기를 잔존시키는 것으로 소망의 것으로 조제할 수 있다.
측쇄에 에틸렌성 불포화기를 가지는 베이스 수지를 방사선 조사에 의해서 경화시키는 경우에는, 필요에 대응하여, 광중합 개시제, 예를 들면 이소프로필벤조인에테르, 이소부틸벤조인에테르, 벤조페논, 페닐디메톡시아세틸벤젠, 미힐러케톤, 클로로티옥산톤, 도데실티옥산톤, 디메틸티옥산톤, 디에틸티옥산톤, 벤질디메틸케탈, α-하이드록시시클로헥실페닐케톤, 2-하이드록시메틸페닐프로판 등을 사용할 수 있다.
이것들 광중합 개시제의 배합량은, 베이스 수지 100질량부에 대해서 0.01 ~ 10질량부가 바람직하고, 0.01 ~ 5질량부가 보다 바람직하다. 배합량이 너무 적으면 반응이 불충분하고, 배합량이 너무 많으면 저분자 성분이 증가하는 것으로 오염성에 영향을 미치게 된다.
측쇄에 에틸렌성 불포화기를 가지는 베이스 수지로 이루어지는 점착제는, 가교제를 함유하는 것이 바람직하다.
이러한 가교제는, 어떠한 것이라도 상관없지만, 폴리이소시아네이트류, 멜라민·포름알데히드 수지 및 에폭시 수지의 군으로부터 선택되는 가교제가 바람직하다.
그 중에서도, 본 발명의 표면 보호 테이프에서는, 폴리이소시아네이트류가 바람직하다.
폴리이소시아네이트류로서는, 특별히 제한이 없고, 예를 들면, 4,4＇-디페닐메탄디이소시아네이트, 톨릴렌디이소시아네이트, 크실릴렌디이소시아네이트, 4,4＇-디페닐에테르디이소시아네이트, 4,4＇-[2,2-비스(4-페녹시페닐)프로판]디이소시아네이트 등의 방향족 이소시아네이트, 헥사메틸렌디이소시아네이트, 2,2,4-트리메틸-헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 4,4＇-디시클로헥실메탄디이소시아네이트, 2,4＇-디시클로헥실메탄디이소시아네이트, 리신디이소시아네이트, 리신트리이소시아네이트 등을 들 수 있다. 구체적으로는, 콜로네이트 L(니폰폴리우레탄가부시키가이샤(Nippon Polyurethane Industry Co.,Ltd.)제, 상품명) 등을 이용할 수 있다.
멜라민·포름알데히드 수지로서는, 구체적으로는, 니카랙 MX-45(산와케미컬샤(Sanwa Chemical co.,LTD)제, 상품명), 메란(히타치카세이고교샤(日立化成工業社)제, 상품명) 등을 이용할 수 있다.
에폭시 수지로서는, TETRAD-X(미츠비시카가쿠샤(三菱化學社)제, 상품명) 등을 이용할 수 있다.
가교제의 배합량은, 베이스 수지 100질량부에 대해서 0.1 ~ 10질량부가 바람직하고, 1 ~ 10질량부가 보다 바람직하다.
점착제 도포 후에, 가교제에 의해, 베이스 수지가 가교 구조를 형성하고, 점착제의 응집력을 향상시킬 수 있다.
가교제의 배합량이 너무 적으면 응집력 향상 효과가 충분하지 않기 때문에, 점착제의 유동성이 높고 점착물질 잔존의 원인이 되어 버린다. 가교제의 배합량이 너무 많으면 점착제 탄성률이 너무 높아져 버리고, 반도체 웨이퍼 표면을 보호할 수 없게 되어 버린다.
2) 방사선 중합성 저분자량 화합물을 포함하는 점착제
방사선 중합성 저분자량 화합물을 포함하는 점착제의 주성분으로서는, 특별히 한정되는 것이 아니고, 점착제에 사용되는 통상의 염소화 폴리프로필렌 수지, 아크릴 수지[(메타)아크릴 수지], 폴리에스테르 수지, 폴리우레탄 수지, 에폭시 수지 등을 사용할 수 있다.
본 발명의 표면 보호 테이프에서는, 점착제의 베이스 수지로서는, 아크릴 수지[(메타)아크릴 수지]가 바람직하고, 상술의 측쇄에 에틸렌성 불포화기를 가지는 베이스 수지를 합성할 때의 원료인 측쇄에 관능기(α)를 가지는 (메타)아크릴계 중합체가 특히 바람직하다.
이 경우의 점착제로서는, 베이스 수지로서의 아크릴 수지 및 방사선 중합성 저분자량 화합물에 더하여, 광중합 개시제, 경화제 내지 가교제 등을 적절히 배합하여 점착제를 조제하는 것이 바람직하다.
점착제의 베이스 수지의 질량 평균 분자량은, 20만 ~ 200만 정도가 바람직하다.
점착제는, 베이스 수지에 더하여, 질량 평균 분자량이, 1,000 ~ 20,000의 올리고머를 적어도 1종 포함하는 것이 바람직하다. 올리고머의 질량 평균 분자량은, 1,100 ~ 20,000이 보다 바람직하고, 1,300 ~ 20,000이 더 바람직하고, 1,500 ~ 10,000이 특히 바람직하다.
방사선 중합성 저분자량 화합물로서는, 방사선 조사에 의해서 3차원 망상화할 수 있는, 분자 내에 에틸렌성 불포화기(방사선 중합성 탄소-탄소 이중 결합)를 적어도 2개 이상 가지고, 관능기(β) 중 적어도 1종(바람직하게는 하이드록시기)을 가지는 저분자량 화합물이 이용된다.
특히, 본 발명의 표면 보호 테이프에서는, 상기의 올리고머가, 에틸렌성 불포화기를 가지는 방사선 중합성 저분자량 화합물인 경우가 바람직하다.
방사선 중합성 저분자량 화합물로서는, 구체적으로는, 트리메티롤프로판트리(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 펜타에리트리톨테트라(메타)아크릴레이트, 디펜타에리트리톨모노하이드록시펜타(메타)아크릴레이트, 디펜타에리트리톨헥사(메타)아크릴레이트, 1,4-부틸렌글리콜디(메타)아크릴레이트, 1,6-헥산디올디(메타)아크릴레이트, 폴리에틸렌글리콜(메타)아크릴레이트나, 올리고에스테르(메타)아크릴레이트 등의 (메타)아크릴레이트계 화합물이 적용 가능하다.
또한, 상기와 같은 (메타)아크릴레이트계 화합물 외에, 방사선 중합성 저분자량 화합물로서 우레탄(메타)아크릴레이트계 올리고머를 이용할 수도 있다. 우레탄(메타)아크릴레이트계 올리고머는, 폴리에스테르형 또는 폴리에테르형 등의 폴리올 화합물과 다가 이소시아나트 화합물(예를 들면, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실릴렌디이소시아네이트, 디페닐메탄-4,4-디이소시아네이트 등)을 반응시켜서 얻어지는 말단 이소시아나트우레탄프레폴리머에, 하이드록시기를 가지는 (메타)아크릴레이트(예를 들면, 2-하이드록시에틸아크릴레이트, 2-하이드록시에틸메타크릴레이트, 2-하이드록시프로필아크릴레이트, 2-하이드록시프로필메타크릴레이트, 폴리에틸렌글리콜아크릴레이트, 폴리에틸렌글리콜메타크릴레이트 등)를 반응시켜서 얻어진다.
방사선 중합성 저분자량 화합물은 1종이라도 2종 이상 병용해도 좋다.
방사선 경화형 점착제에는, 필요에 대응하여 광중합 개시제를 포함할 수 있다. 광중합 개시제로는 기재를 투과하는 방사선에 의해 반응하는 것이면, 특별히 제한은 없고, 통상의 것을 이용할 수 있다. 예를 들면, 벤조페논, 4,4＇-디메틸아미노벤조페논, 4,4＇-디에틸아미노벤조페논, 4,4＇-디클로로벤조페논 등의 벤조페논류, 아세트페논, 디에톡시아세트페논, 페닐디메톡시아세틸벤젠 등의 아세트페논류, 2-에틸안트라퀴논, t-부틸안트라퀴논 등의 안트라퀴논류, 2-클로로티옥산톤, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질, 2,4,5-트리아릴이미다졸 2량체(로핀 2량체), 아크리딘계 화합물, 아실포스핀옥사이드류, 등을 들 수 있고, 이것들은 단독으로, 또는 2종 이상을 조합하여 이용할 수 있다.
광중합 개시제의 첨가량은, 베이스 수지 100질량부에 대해서 0.1 ~ 10질량부가 바람직하고, 0.3 ~ 7.5질량부가 보다 바람직하고, 0.5 ~ 5질량부가 더 바람직하다. 광중합 개시제의 첨가량이 너무 많으면 방사선 경화가 다지점에서, 그리고, 급격하게 발생하기 때문에, 방사선 경화 수축이 커져 버리기 때문에, 종래의 방사선 경화형의 표면 보호용 점착 테이프에 비해 광중합 개시제의 양을 줄이는 것도 방사선 경화 수축의 억제의 점에서 유용하다.
점착제에는 경화제 내지 가교제를 함유하는 것이 바람직하다.
경화제 혹은 가교제로서는, 다가 이소시아네이트 화합물, 다가 에폭시 화합물, 다가 아지리딘 화합물, 킬레이트 화합물 등을 들 수 있다.
다가 이소시아네이트 화합물로서는, 특별히 제한이 없고, 예를 들면, 4,4＇-디페닐메탄디이소시아네이트, 톨릴렌디이소시아네이트, 크실릴렌디이소시아네이트, 4,4＇-디페닐에테르디이소시아네이트, 4,4＇-[2,2-비스(4-페녹시페닐)프로판]디이소시아네이트 등의 방향족 이소시아네이트, 헥사메틸렌디이소시아네이트, 2,2,4-트리메틸-헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 4,4＇-디시클로헥실메탄디이소시아네이트, 2,4＇-디시클로헥실메탄디이소시아네이트, 리신디이소시아네이트, 리신트리이소시아네이트 등을 들 수 있다. 구체적으로는, 콜로네이트 L[니폰폴리우레탄고교가부시키가이샤제, 상품명] 등을 이용할 수 있다.
다가 에폭시 화합물로서는, 에폭시 수지를 들 수 있고, 예를 들면, 에틸렌글리콜디글리시딜에테르, 테레프탈산디글리시딜에스테르아크릴레이트, N 원자에 2개의 글리시딜기가 치환된 아닐린류 등을 들 수 있다. 또한, 상술의 TETRAD-X도 이용할 수 있다.
또한, 아닐린류로서는, N,N＇-테트라글리시딜-m-페닐렌디아민을 들 수 있다.
다가 아지리딘 화합물은, 트리스-2,4,6-(1-아지리디닐)-1,3,5-트리아진, 트리스[1-(2-메틸)-아지리디닐]포스핀옥시드, 헥사[1-(2-메틸)-아지리디닐]트리포스파트리아진 등을 들 수 있다. 또한, 킬레이트 화합물로서는, 에틸아세트아세테이트알루미늄디이소프로필레이트, 알루미늄트리스(에틸아세트아세테이트) 등을 들 수 있다.
경화제 혹은 가교제의 배합량은, 베이스 수지 100질량부에 대해서 0.1 ~ 10질량부가 바람직하고, 0.1 ~ 5.0질량부가 보다 바람직하고, 0.5 ~ 4.0질량부가 더 바람직하다.
(점착제층의 두께)
점착제층의 두께는, 제조성의 점에서 5μm 이상이 바람직하고, 10μm 이상이 보다 바람직하고, 20μm 이상이 더 바람직하다. 상한은, 75μm 이하가 바람직하고, 50μm 이하가 보다 바람직하고, 40μm 이하가 특히 바람직하다. 점착제층은 복층이라도 좋고, 그 경우는, 적어도, 반도체 웨이퍼 표면과 접하는 최외층의 점착제가, 방사선 경화형 점착제인 것이 바람직하다.
(점착제층 혹은 점착제의 특성)
[방사선 경화형 점착제층 중에 가지는 에틸렌성 불포화기의 함유량]
본 발명의 표면 보호 테이프에 있어서, 점착제층을 구성하는 방사선 경화형 점착제가 가지는 에틸렌성 불포화기(방사선 중합성 탄소-탄소 이중 결합)의 함유량은, 0.2 ~ 2.0mmol/g이 바람직하다.
방사선 경화형 점착제가 가지는 에틸렌성 불포화기의 함유량은, 방사선 경화형 점착제가 함유하는 에틸렌성 불포화기를 가지는 화합물이 가지는 모든 에틸렌성 불포화기의 총합이며, 방사선 경화형 점착제의 단위 g당의 에틸렌성 불포화기의 총합의 몰수이다. 또한, 에틸렌성 불포화기를 가지는 화합물은, 예를 들면, 측쇄에 에틸렌성 불포화기를 가지는 베이스 수지와 같은 중합체, 방사선 중합성 저분자량 화합물이다.
방사선 경화형 점착제가 가지는 에틸렌성 불포화기의 함유량은, 0.2 ~ 1.8mmol/g이 바람직하고, 0.2 ~ 1.5mmol/g이 보다 바람직하고, 0.5 ~ 1.5mmol/g이 보다 바람직하다.
점착제층이 복층인 경우에는, 모든 점착제층을 1층으로 간주했을 때에, 점착제층을 구성하는 방사선 경화형 점착제가 가지는 에틸렌성 불포화기의 함유량이 상기 범위를 만족하는 것이 바람직하고, 각각의 층이 상기 범위를 만족하는 것이 보다 바람직하다.
방사선 경화형 점착제가 가지는 에틸렌성 불포화기의 함유량은, 상기 관능기(β)를 가지는 화합물 및 방사선 중합성 저분자량 화합물이 가지는 에틸렌성 불포화기의 수나 이들의 화합물의 배합량으로 조절할 수 있다.
방사선 경화형 점착제가 가지는 에틸렌성 불포화기의 함유량은, 상기와 같이 사용하는 화합물의 양 내지 이들의 화합물이 가지는 에틸렌성 불포화기의 수로부터 구할 수 있다. 또한, 방사선 경화형 점착제의 요오드 값[베이스 수지 및 방사선 중합성 저분자량 화합물의 합계 100g에 부가하는 요오드(I2)의 g수]를 구하고, I2의 분자량이 253.8인 것으로부터, 이 값을 mmol/g으로 단위 변환하는 것으로 구할 수 있다.
[SUS판에 대한 자외선 경화 후의 점착력]
본 발명의 표면 보호 테이프에 있어서의 점착제층의 자외선 조사 후의 점착력은, 23℃의 SUS 연마면에 대해서 0.5N/25mm 이상이 바람직하고, 0.7N/25mm 이상이 보다 바람직하다. 상한은, 5.0N/25mm 이하가 바람직하고, 3.0N/25mm 이하가 보다 바람직하고, 1.5N/25mm 이하가 더 바람직하다. 또한, 상기 점착제층의 자외선 조사 후의 점착력은, 50℃의 SUS 연마면에 대해서 0.3N/25mm 이상이 바람직하고, 0.5N/25mm 이상이 보다 바람직하다. 상한은, 7.0N/25mm 이하가 바람직하고, 4.0N/25mm 이하가 보다 바람직하고, 2.5N/25mm 이하가 더 바람직하다. 이 점착력은, 표면 보호 테이프 자체의 특성이다.
또한, 자외선 조사 후는, 자외선을 적산 조사량 500mJ/cm2이 되도록 점착제층 전체를 조사하여 경화시킨 후를 의미한다.
구체적으로는, 이하와 같이 하여 구할 수 있다.
방사선 조사전의 표면 보호 테이프로부터 폭 25mm×길이 150mm의 시험편을 각각 3점 채취한다. 그 시험편을 JIS R6253에 규정하는 280번의 내수 연마지로 마무리한 JIS G4305에 규정하는 두께 1.5mm ~ 2.0mm의 SUS 강판 상에 2kg의 고무 롤러를 3왕복에 걸쳐서 압착한다. 상온(25℃)에서 1시간 방치 후, 적산 조사량 500mJ/cm2의 자외선을 조사하여 점착제층을 경화시킨다. 점착제층을 경화 후, 측정치가 그 용량의 15 ~ 85%의 범위에 들어가는 JIS B7721에 적합한 인장 시험기를 이용하여, 3점의 점착력의 평균치를 구한다. 점착력의 측정은, 인장 속도 50mm/min로 90° 박리법에 의해 상온, 습도 50%에서 행한다. 이 시험에 있어서, 시험편을 SUS 강판에 압착하기 전에, 핫 플레이트 등을 이용하여, SUS 강판을 소정의 온도(23℃, 50℃)로 조정해 둔다. 또한, 상기 인장 시험기로서 예를 들면, 인스트롱사제의 인장 시험기: 트윈칼럼 탁상모델 5567(상품명)을 이용할 수 있다.
SUS 연마면에 대한 자외선 경화 후의 점착력은, 점착제에 이용되는 화합물의 종류나 양, 가교제 등의 첨가제의 종류나 양, 점착제층의 두께 등을 적절히 조절하는 것으로 본 발명의 바람직한 범위로 할 수 있다.
SUS 연마면에 대한 상기 점착력을 너무 작게 하면, 가교 반응에 의한 경화 수축이 커지기 때문에, 범프 웨이퍼 등 표면 요철이 큰 피착체로부터의 박리력은 반대로 커져 버린다. SUS 연마면에 대한 외관의 점착력이 너무 크면 방사선 경화가 불충분하고 박리 불량이나 점착물질 잔존이 발생되어 버린다.
<박리 라이너>
반도체 웨이퍼 표면 보호용 점착 테이프는, 점착제층상에 박리 라이너를 가져도 좋다. 박리 라이너로서는, 실리콘 이형 처리한 폴리에틸렌테레프탈레이트 필름 등이 이용된다. 또한, 필요에 대응하여, 실리콘 이형 처리를 하지 않는 폴리프로필렌 필름 등도 이용된다.
<<반도체 웨이퍼의 가공 방법>>
본 발명의 반도체 웨이퍼의 가공 방법은, 본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프를 사용하는 반도체 웨이퍼의 가공 방법이다.
본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프는, 반도체 웨이퍼의 가공 공정이라면 어느 공정에서 사용해도 좋다. 예를 들면, 반도체 웨이퍼 이면 연삭 공정, 다이싱 공정, 다이싱 다이본딩 공정 등을 바람직하게 들 수 있다.
본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프는, 20μm 이상의 요철차를 가지는 반도체 웨이퍼의 표면에 첩합하여 사용된다.
요철차[범프(전극)의 높이 내지 스크라이브 라인의 깊이]가, 20 ~ 400μm의 반도체 웨이퍼에 적용하는 것이 보다 바람직하고, 50 ~ 250μm의 반도체 웨이퍼에 적용하는 것이 더 바람직하다.
반도체 웨이퍼 표면의 범프의 배치 밀도(고밀도)는, 특별히 한정되는 것은 아니지만, 범프의 높이의 0.5 ~ 3배 이하, 바람직하게는 1 ~ 2배 이하의 피치(범프의 높이 방향의 정점으로부터, 다음에 배치된 범프의 높이 방향의 정점까지의 거리)의 것에 대해서 적용할 수 있다. 또한, 전체면에 균일하게 범프가 배치된 반도체 웨이퍼에도 이용된다.
반도체 웨이퍼의 두께는, 반도체 웨이퍼 표면 보호용 점착 테이프를 이용하는 가공 방법에 의해 이면 연삭된 반도체 웨이퍼의 두께에 있어서, 20 ~ 500μm가 바람직하고, 50 ~ 200μm가 보다 바람직하고, 80 ~ 200μm가 더 바람직하다.
본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프를 이용하는 것으로, 박막 반도체 웨이퍼를 높은 수율로 얻을 수 있다. 이 반도체 웨이퍼의 가공 방법은, 50μm 이하로 박막 연삭된 전극 부가 반도체 웨이퍼의 제조 방법으로서 적합하다.
본 발명의 반도체 웨이퍼의 가공 방법은, 본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프를 반도체 웨이퍼 표면에 첩합한 후, 방사선, 특히, 자외선 조사하여, 반도체 웨이퍼 표면 보호용 점착 테이프를 박리하는 공정을 포함하는 것이 바람직하다.
구체적으로는, 우선, 반도체 웨이퍼의 회로 패턴면(표면)에, 본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프를 점착제층이 첩합면이 되도록 첩합한다. 다음에, 반도체 웨이퍼의 회로 패턴이 없는 면측을 반도체 웨이퍼의 두께가 소정의 두께, 예를 들면 10 ~ 200μm가 될 때까지 연삭한다. 그 후, 이 반도체 웨이퍼 표면 보호용 점착 테이프의 첩합된 면을 하측으로 하여 가열 흡착대에 탑재하고, 그 상태에서, 반도체 웨이퍼의 회로 패턴이 없는 연삭한 면측에, 다이싱·다이본딩 필름을 첩합해도 좋다.
다이싱 공정을 행하고, 그 후, 반도체 웨이퍼 표면 보호용 점착 테이프의 기재 필름의 배면에, 히트실 타입(열융착 타입) 혹은 점착 타입의 박리 테이프를 접착하여 반도체 웨이퍼로부터 반도체 웨이퍼 표면 보호용 점착 테이프를 박리한다.
[실시예]
이하에, 본 발명을 실시예에 기초하여, 더 상세하게 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다.
(점착제 조성물의 조제)
이하와 같이 하여, 점착제 조성물 1A ~ 1C를 조제했다.
1) 점착제 조성물 1A의 조제
2-에틸헥실아크릴레이트 78질량부, 2-하이드록시에틸아크릴레이트 17질량부, 메타크릴산 5질량부로부터, 질량 평균 분자량 55만으로 이루어지는 공중합체를 얻었다. 이 공중합체 100질량부에 대해서, 아크릴레이트 5관능으로, 관능기(β)로서 하이드록시기를 가지는 질량 평균 분자량 3,000의 우레탄 아크릴레이트 올리고머 100질량부 및 폴리이소시아네이트의 콜로네이트 L[상품명, 니폰폴리우레탄고교샤제] 5.0질량부, 광중합 개시제로서 SPEEDCURE BKL[상품명, DKSH Japan제] 5.0질량부를 더하여, 혼합하고, 점착제 조성물 1A를 얻었다.
2) 점착제 조성물 1B의 조제
2-에틸헥실아크릴레이트 70질량부, 2-하이드록시에틸아크릴레이트 7질량부, 메타크릴산 23질량부를, 초산에틸 중에서 중합시키고, 얻어진 질량 평균 분자량 100만의 메타아크릴계 폴리머를 얻었다. 이 메타아크릴계 폴리머 100질량부에 대해서, 에폭시계 경화제 2.0질량부를 혼합하여, 점착제 조성물 1B를 얻었다.
3) 점착제 조성물 1C의 조제
2-에틸헥실아크릴레이트 78질량부, 2-하이드록시에틸아크릴레이트 13질량부, 메타크릴산 9질량부로부터 질량 평균 분자량 60만으로 이루어지는 공중합체를 얻었다. 이 공중합체 100질량부에 대해서, 아크릴레이트 3관능으로, 관능기(β)로서 하이드록시기를 가지는 질량 평균 분자량 1,500의 우레탄아크릴레이트 올리고머 100질량부 및 폴리이소시아네이트의 콜로네이트 L 3.0질량부, 에폭시 수지의 TETRAD-X[미츠비시가스카가쿠샤(MITSUBISHI GAS CHEMICAL COMPANY, INC.)제] 0.5질량부, 광중합 개시제로서 SPEEDCURE BKL 5.0질량부를 더하여 혼합하고, 점착제 조성물 1C를 얻었다.
(기재 필름 및 중간 수지층의 제막)
이하와 같이 하여, 중간 수지층 및 기재 필름 2A ~ 2G를 제막했다.
1) 필름 2A의 제작
중간 수지층을 구성하는 수지로서 에틸렌-아크릴산 코폴리머(EEA) 수지(니폰폴리에틸렌샤(Japan Polyethylene Corporation)제, 상품명: 레크스파르 ET6200)를 이용하고, 기재 필름을 구성하는 수지로서 저밀도 폴리에틸렌(LDPE) 수지(토소샤(TOSOH CORPORATION)제, 상품명: 페트로센 212)를 이용했다. 압출기에 의해, 이들의 수지를 압출 성형하는 것으로, 중간 수지층을 가지는 기재 필름(필름 2A)을 제작했다. LDPE층의 두께는 12.5μm, EEA의 두께는 237.5μm였다.
2) 필름 2B의 제작
중간 수지층을 구성하는 수지로서 에틸렌-아크릴산 메틸 코폴리머(EMA) 수지(니폰폴리에틸렌샤제, 상품명: 레크스파르 EB330H)를 이용하고, 기재 필름을 구성하는 수지로서 저밀도 폴리에틸렌(LDPE) 수지(토소샤제, 상품명: 페트로센 212)를 이용했다. 압출기에 의해, 이들의 수지를 압출 성형하는 것으로, 중간 수지층을 가지는 기재 필름(필름 2B)을 제작했다. LDPE층의 두께는 140.0μm, EEA의 두께는 210.0μm였다.
3) 필름 2C의 제작
중간 수지층을 구성하는 수지로서 에틸렌계 특수 코폴리머 수지(니폰폴리에틸렌샤제, 상품명: 레크스파르 ET720X)를 이용하고, 기재 필름을 구성하는 수지로서 저밀도 폴리에틸렌(LDPE) 수지(토소샤제, 상품명: 페트로센 212)를 이용했다. 압출기에 의해, 이들의 수지를 압출 성형하는 것으로, 중간 수지층을 가지는 기재 필름(필름 2C)을 제작했다. LDPE층의 두께는 50.0μm, 에틸렌계 특수 코폴리머 수지층의 두께는 200.0μm였다.
4) 필름 2D의 제작
중간 수지층을 구성하는 수지로서 메탈로센 플러스토머 수지(니폰폴리에틸렌샤제, 상품명: 커넬 KJ640T)를 이용하고, 기재 필름을 구성하는 수지로서 저밀도 폴리에틸렌(LDPE) 수지(니폰폴리에틸렌샤제, 상품명: 노바텍 LLUJ580)를 이용했다. 압출기에 의해, 이들의 수지를 압출 성형하는 것으로, 중간 수지층을 가지는 기재 필름(필름 2D)을 제작했다. LDPE층의 두께는 90.0μm, 에틸렌계 특수 코폴리머 수지층의 두께는 210.0μm였다.
5) 필름 2E의 제작
중간 수지층을 구성하는 수지로서 에틸렌계 특수 폴리머 수지(니폰폴리에틸렌샤제, 상품명: 레크스파르 ET220X)를 이용하고, 기재 필름을 구성하는 수지로서 저밀도 폴리에틸렌(LDPE) 수지(토소샤제, 상품명: 페트로센 212)를 이용했다. 압출기에 의해, 이들의 수지를 압출 성형하는 것으로, 중간 수지층을 가지는 기재 필름(필름 2E)을 제작했다. LDPE층의 두께는 150.0μm, 에틸렌계 특수 코폴리머 수지층의 두께는 150.0μm였다.
6) 필름 2F의 제작
중간 수지층을 구성하는 수지로서 에틸렌-부틸아크릴레이트 코폴리머 수지(아르케마사제, 상품명: 로트릴 28BA175)와, 기재 필름을 구성하는 수지로서 저밀도 폴리에틸렌(LDPE) 수지(니폰폴리에틸렌샤제, 상품명: 노바텍 LLUJ580)를 이용했다. 압출기에 의해, 이들의 수지를 압출 성형하는 것으로, 중간 수지층을 가지는 기재 필름(필름 2F)을 제작했다. LDPE층의 두께는 90.0μm, 에틸렌-부틸아크릴레이트 코폴리머 수지층의 두께는 210.0μm였다.
7) 필름 2G의 제막
중간 수지층을 구성하는 수지로서 에틸렌-아크릴산 메틸 코폴리머 수지(니폰폴리에틸렌샤제, 상품명: EB240H)와, 기재 필름을 구성하는 수지로서 저밀도 폴리에틸렌(LDPE) 수지(토소샤제, 상품명: 페트로센 212)를 이용했다. 압출기에 의해, 이들의 수지를 압출 성형하는 것으로, 중간 수지층을 가지는 기재 필름(필름 2G)을 제작했다. LDPE층의 두께는 90.0μm, 에틸렌-아크릴산 메틸 코폴리머 수지층의 두께는 210.0μm였다.
8) 필름 2H의 제막
중간 수지층을 구성하는 수지로서 저밀도 폴리에틸렌(LDPE) 수지(토소샤제, 상품명: 페트로센 180)와, 기재 필름을 구성하는 수지로서 저밀도 폴리에틸렌(LDPE) 수지(토소샤제, 상품명: 페트로센 212)를 이용했다. 압출기에 의해, 이들의 수지를 압출 성형하는 것으로, 중간 수지층을 가지는 기재 필름(필름 2H)을 제작했다. 중간 수지층으로서 이용한 LDPE층의 두께는 90.0μm, 기재 필름으로서 이용한 LDPE층의 두께는 210.0μm였다.
(실시예 1)
건조 후의 두께가 30μm가 되도록, 점착제 조성물 1A를 투명한 박리 라이너 상에 도공하고, 건조시켰다. 박리 라이너 상의 점착제층과 필름 2A의 중간 수지층이 접하도록 맞붙이고, 박리 라이너를 제거하여, 도 1에 나타내는 구성의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
(실시예 2)
실시예 1에 있어서, 점착제 조성물 1A를 점착제 조성물 1B로, 필름 2A를 필름 2B로 변경한 것 외에는, 실시예 1과 마찬가지로 하여, 도 1에 나타내는 구성의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
(실시예 3)
실시예 1에 있어서, 점착제 조성물 1A를 점착제 조성물 1C로, 필름 2A를 필름 2C로 변경한 것 외에는, 실시예 1과 마찬가지로 하여, 도 1에 나타내는 구성의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
(실시예 4)
실시예 1에 있어서, 점착제 조성물 1A를 점착제 조성물 1B로, 필름 2A를 필름 2D로 변경한 것 외에는, 실시예 1과 마찬가지로 하여, 도 1에 나타내는 구성의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
(비교예 1)
실시예 1에 있어서, 점착제 조성물 1A를 점착제 조성물 1C로, 필름 2A를 필름 2E로 변경한 것 외에는, 실시예 1과 마찬가지로 하여, 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
(비교예 2)
실시예 1에 있어서, 점착제 조성물 1A를 점착제 조성물 1B로, 필름 2A를 필름 2F로 변경한 것 외에는, 실시예 1과 마찬가지로 하여, 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
(비교예 3)
실시예 1에 있어서, 필름 2A를 필름 2G로 변경한 것 외에는, 실시예 1과 마찬가지로 하여, 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
(비교예 4)
실시예 1에 있어서, 필름 2A를 필름 2H로 변경한 것 외에는, 실시예 1과 마찬가지로 하여, 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
상기의 실시예 및 비교예에서 제작한 반도체 웨이퍼 표면 보호용 점착 테이프에 대해서, 이하의 시험을 행하고, 그 성능을 평가했다. 평가 결과를 하기 표 1에 기재했다. 또한, 실시예 2 ~ 4 및 비교예 1 ~ 3에서 제작한 표면 보호 테이프에 대해서도, 실시예 1과 마찬가지로 하여 시험을 행했다.
<시험예 1> 밀착성 시험
(1) 높이 50μm의 범프에 대한 밀착성
높이 50μm, 범프 피치 100μm의 Cu 필러(pillar) 범프를 가지는 직경 8인치의 범프 부가 실리콘 웨이퍼(실리콘 웨이퍼 자체의 두께 725μm)의 표면에, 닛토세이키샤(日東精機社)제 DR8500III(상품명)를 이용하여, 테이블 온도 80℃ 및 롤러 온도 60℃, 첩합 압 0.35MPa, 첩합 속도 저속(9mm/sec)의 조건으로, 상기 실시예 1에서 제작한 표면 보호 테이프를 상기 웨이퍼에 첩합했다. 이와 같이 하여, 표면 보호 테이프 부가 웨이퍼(범프 높이: 50μm)를 25매 제작했다. 이 첩합 조건으로, 융점 80℃ 이하의 수지로 이루어지는 중간 수지층을 구성층으로 하는 표면 보호 테이프의 중간 수지층은 용융되었다(이하의 시험예 2의 경우도 마찬가지였다). 그 때의 밀착성을 육안으로 확인을 행하고, 표면 보호 테이프와 상기 웨이퍼의 사이에의 에어 혼입의 유무를 조사했다.
(2) 높이 200μm의 범프에 대한 밀착성
높이 200μm, 범프 피치 400μm의 솔더 범프를 가지는 직경 8인치의 범프 부가 실리콘 웨이퍼(범프를 제외한 부분의 두께 725μm)의 표면에, 닛토세이키샤제 DR8500III(상품명)를 이용하여, 테이블 온도 80℃ 및 롤러 온도 60℃, 첩합 압 0.35MPa, 첩합 속도 저속(9mm/sec)의 조건으로, 상기 실시예 1에서 제작한 표면 보호 테이프를 상기 웨이퍼에 첩합했다. 이와 같이 하여, 표면 보호 테이프 부가 웨이퍼(범프 높이: 200μm)를 5매 제작했다. 그 때의 밀착성을 육안으로 확인을 행하고, 표면 보호 테이프와 상기 웨이퍼의 사이에의 에어 혼입의 유무를 조사했다. 평가 기준을 이하에 나타낸다. A 및 B가 합격이다.
(평가 기준)
A: 첩합 후, 실온(25℃)에서 정치하고, 72시간을 초과해도, 모든 표면 보호 테이프 부가 웨이퍼에 에어 혼입이 관찰되지 않았다.
B: 첩합 후, 실온에서 정치하고, 48시간 초과 72시간 이내에, 모든 표면 보호 테이프 부가 웨이퍼에 에어 혼입이 관찰되지 않았다.
C: 첩합 후, 실온에서 정치하고, 적어도 1매의 표면 보호 테이프 부가 웨이퍼에, 첩합 후 48시간 이내에 에어가 관찰되었다.
<시험예 2> 연삭 시험
(1) 더스트 침입
상기와 마찬가지로 하여, 표면 보호 테이프를 상기 웨이퍼에 첩합하고, 실시예 1의 표면 보호 테이프 부가 웨이퍼(범프 높이: 50μm) 5매와, 실시예 1의 표면 보호 테이프 부가 웨이퍼(범프 높이: 200μm) 5매를 제작했다. 표면 보호 테이프를 상기 웨이퍼에 첩합 후 48시간 정치한 후, 이면 연삭을 행했다. 이 이면 연삭에는, 인라인 기구를 가지는 그라인더[가부시키가이샤디스코(Disco Corporation)제 DFG8760(상품명)]를 사용했다. 그 후, 연삭 후의 표면 보호 테이프 부가 웨이퍼에 대해서, 웨이퍼와 표면 보호 테이프간에 실리콘 더스트의 침입의 유무의 확인을 육안으로 행했다. 또한, 실시예 1의 표면 보호 테이프 부가 웨이퍼(범프 높이: 50μm)에 대해서는 웨이퍼의 최종 연삭 두께가 50μm가 될 때까지 이면 연삭을 행했다. 한편, 실시예 1의 표면 보호 테이프 부가 웨이퍼(범프 높이: 200μm)에 대해서는 실리콘의 최종 연삭 두께가 200μm가 될 때까지 이면 연삭을 행하고, 이하의 평가 기준에 따라서 평가했다.
(평가 기준)
합격: 표면 보호 테이프 부가 웨이퍼(범프 높이: 50μm) 및 표면 보호 테이프 부가 웨이퍼(범프 높이: 200μm)의 어느 것에 대해서도 더스트 침입을 볼 수 없었다.
불합격: 표면 보호 테이프 부가 웨이퍼(범프 높이: 50μm) 및 표면 보호 테이프 부가 웨이퍼(범프 높이: 200μm)의 어느 적어도 1매에 더스트 침입을 볼 수 있었다.
(2) 반송 에러
평가 기준을 이하에 나타낸다. A 및 B가 합격이다.
A: 연삭 시험에 있어서, 모든 웨이퍼로 연삭 장치 내에서의 반송 에러가 발생하지 않았다.
B: 연삭 시험에 있어서, 연삭 장치 내에서의 반송 에러가 1매 발생했다.
C: 연삭 시험에 있어서, 연삭 장치 내에서의 반송 에러가 2매 이상 발생했다.
「반송 에러」는, 기재 필름이 변형되어서, 진공 흡착하여 표면 보호 테이프 부가 웨이퍼를 반송할 수 없었던 것을 의미한다.
(3) 웨이퍼 파손의 평가
연삭된 각 표면 보호 테이프 부가 웨이퍼 전체를 육안으로 확인하고, 광학 현미경으로 웨이퍼 단부의 관찰을 행하여 웨이퍼 파손의 유무를 조사했다. 평가 기준을 이하에 나타낸다. 「없음(A)」이 합격이다.
(평가 기준)
없음(A): 육안 및 현미경 관찰에서 파손이 없었다.
B: 육안으로는 파손은 없었지만, 현미경에 의해서 파손이 확인되었다.
C: 육안으로 파손이 확인되었다.
(4) 휨 평가
더스트 침입의 평가에서 이용한, 실시예 1의 표면 보호 테이프 부가 웨이퍼(범프 높이: 50μm) 5매에 대해서, 휨 높이(표면 보호 테이프 부가 웨이퍼를 평판 위에 두고, 평판 표면으로부터 휜 웨이퍼의 가장 높은 점의 하면까지의 높이)를 측정했다. 평가 기준을 이하에 나타낸다. A가 합격이다.
(평가 기준)
A: 휨 높이의 평균치가 5mm 미만
B: 휨 높이의 평균치가 5mm 이상, 10mm 미만
C: 휨 높이의 평균치가 10mm 이상
(5) 박리성 평가
표면에 높이 75μm의 범프(범프 피치 150μm)를 가지는 8인치 지름의 반도체 웨이퍼 표면에, 상기에서 제조한 각 반도체 웨이퍼 표면 보호용 점착 테이프를, 첩합 온도 90℃에서 첩합했다. 그 후, 가부시키가이샤디스코제 DFG8760(상품명)를 이용하여, 상기의 반도체 웨이퍼 표면 보호용 점착 테이프로 첩합된 범프 부가 반도체 웨이퍼의 이면을 2매씩, 200μm의 두께까지 연삭 가공했다. 연삭 후의 반도체 웨이퍼 표면 보호용 점착 테이프 부가 반도체 웨이퍼에 500mJ/cm2의 자외선을 조사하고, 인스트롱사제의 인장 시험기(트윈칼럼 탁상모델 5567(상품명))를 이용하여 반도체 웨이퍼 표면 보호용 점착 테이프를 박리하고, 박리시의 폭이 최대(200mm)가 되었을 때의 박리력에 있어서, 이하의 기준으로 평가했다. A 및 B가 합격이다.
또한, 표 1에서는 「박리성」으로 나타냈다.
(평가 기준)
A: 20N/200mm 이하
B: 20N/200mm 초과 50N/200mm 이하
C: 50N/200mm 초과
(6) 점착물질 잔존 평가
박리성 평가에서 이용한, 실시예 1의 표면 보호 테이프 부가 웨이퍼(범프 높이: 50μm) 5매에 대해서, 광학 현미경(Olympus)을 이용하여 점착물질 잔존 관찰을 행했다. 평가 기준을 이하에 나타낸다.
(평가 기준)
합격: 모든 표면 보호 테이프 부가 웨이퍼에 점착물질 잔존이 발생하지 않았다.
불합격: 적어도 1매의 표면 보호 테이프 부가 웨이퍼에 점착물질 잔존이 발생했다.
<시험예 3> 내열성 시험
미러 웨이퍼에 실시예 1의 표면 보호 테이프의 첩합을 행했다. 첩합 조건은 시험예 2에서 실리콘 웨이퍼에 표면 보호 테이프를 첩합한 조건과 동일하다. 그 후, 90℃로 가열한 핫 플레이트 상에 테이프면을 하향으로 하여, 표면 보호 테이프의 기재 필름이 핫 플레이트와 접하도록 하고, 3분간 정치한 후, 테이프 표면을 육안으로 관찰을 행했다.
(평가 기준)
합격: 기재 필름이 녹지 않았다.
불합격: 기재 필름이 녹았다.
<물성의 측정>
(융점, 비카트 연화점, MFR)
중간 수지층을 구성하는 수지의 융점 및 비카트 연화점에 대해서는, JIS K7206에 기초하여 측정을 행했다. 중간 수지층을 구성하는 수지의 멜트 매스 플로 레이트(MFR)에 대해서는, JIS K7210에 기초하여 측정을 행했다. 기재 필름의 구성 재료의 융점은, JIS K6977-2에 기초하여 측정을 행했다.
(점착력)
상술한 방법에 의해 측정했다.
Figure pct00001
<표의 주(注)>
점착력 행의 괄호 쓰기는, 점착제층의 형성에 사용한 점착제 조성물의 종류를 나타낸다.
표 1로부터 명백한 바와 같이, 본 발명의 규정을 만족하는 실시예 1 ~ 4의 표면 보호 테이프는, 밀착성이 우수하고, 더스트 침입, 반송 에러, 웨이퍼 파손을 억제할 수 있었다. 또한, 실시예 1 ~ 4의 표면 보호 테이프는, 반도체 웨이퍼 표면에 첩합한 상태에서의 휨을 억제할 수 있고, 박리성, 점착물질 잔존 및 내열성이 우수했다.
이것에 비해, 비교예 1 ~ 3의 표면 보호 테이프는 적어도 2개의 평가 항목이 불합격이었다.
본 발명을 그 실시형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것이 아니고, 첨부의 청구의 범위에 나타낸 발명의 정신과 범위에 반하는 일 없이 폭넓게 해석되는 것이 당연하다고 생각한다.
본원은, 2017년 3월 31일에 일본에서 특허 출원된 일본 특허출원 2017-71346에 기초하는 우선권을 주장하는 것이며, 이것은 모두 여기에 참조하여 그 내용을 본 명세서의 기재의 일부로서 넣는다.
10: 반도체 웨이퍼 표면 보호용 점착 테이프
1: 점착제층
2: 중간 수지층
3: 기재 필름

Claims (9)

  1. 20μm 이상의 요철차를 가지는 반도체 웨이퍼의 표면에, 40℃ ~ 90℃의 조건으로 가열 첩합하여 이용하는 반도체 웨이퍼 표면 보호용 점착 테이프로서,
    상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 기재 필름과, 점착제층과, 상기 기재 필름과 상기 점착제층의 사이에 중간 수지층을 가지고,
    상기 중간 수지층의 두께가, 상기 요철차 이상이며, 상기 중간 수지층을 구성하는 수지의 융점 혹은 비카트 연화점이 40℃ ~ 90℃이며, 상기 중간 수지층을 구성하는 수지의 멜트 매스 플로 레이트가, 10g/min ~ 100g/min인, 반도체 웨이퍼 표면 보호용 점착 테이프.
  2. 제 1 항에 있어서,
    자외선 조사 후의 상기 점착제층의, 23℃의 SUS280 연마면에 대한 점착력이 0.5N/25mm 이상 5.0N/25mm 이하이며, 또한 50℃의 SUS280 연마면에 대한 점착력이, 0.3N/25mm 이상 7.0N/25mm 이하인, 반도체 웨이퍼 표면 보호용 점착 테이프.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기재 필름의 두께와 상기 중간 수지층의 두께의 비가, 기재 필름의 두께:중간 수지층의 두께 = 0.5:9.5 ~ 7:3인, 반도체 웨이퍼 표면 보호용 점착 테이프.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 중간 수지층을 구성하는 수지가, 에틸렌-아크릴산 메틸 코폴리머 수지, 에틸렌-아크릴산 에틸 코폴리머 수지 및 에틸렌-아크릴산 부틸 코폴리머 수지의 적어도 1종인, 반도체 웨이퍼 표면 보호용 점착 테이프.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 기재 필름의 구성 재료의 융점이 90℃ ~ 150℃인, 반도체 웨이퍼 표면 보호용 점착 테이프.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 중간 수지층의 두께가, 100μm ~ 400μm인, 반도체 웨이퍼 표면 보호용 점착 테이프.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 점착제층의 두께가, 5μm ~ 40μm인, 반도체 웨이퍼 표면 보호용 점착 테이프.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기재 필름의 두께가 25μm ~ 100μm인, 반도체 웨이퍼 표면 보호용 점착 테이프.
  9. 20μm 이상의 요철차를 가지는 반도체 웨이퍼의 표면에, 반도체 웨이퍼 표면 보호용 점착 테이프를, 40℃ ~ 90℃의 조건으로 가열 첩합하고, 반도체 웨이퍼 이면을 연삭하는 것을 포함하는 반도체 웨이퍼의 가공 방법으로서,
    상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 기재 필름과, 점착제층과, 상기 기재 필름과 상기 점착제층의 사이에 중간 수지층을 가지고,
    상기 중간 수지층의 두께가, 상기 요철차 이상이며, 상기 중간 수지층을 구성하는 수지의 융점 혹은 비카트 연화점이 40℃ ~ 90℃이며, 상기 중간 수지층을 구성하는 수지의 멜트 매스 플로 레이트가, 10g/min ~ 100g/min인, 반도체 웨이퍼의 가공 방법.
KR1020187031997A 2017-03-31 2018-03-27 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법 KR102180168B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017071346 2017-03-31
JPJP-P-2017-071346 2017-03-31
PCT/JP2018/012284 WO2018181240A1 (ja) 2017-03-31 2018-03-27 半導体ウェハ表面保護用粘着テープ及び半導体ウェハの加工方法

Publications (3)

Publication Number Publication Date
KR20180132813A true KR20180132813A (ko) 2018-12-12
KR102180168B1 KR102180168B1 (ko) 2020-11-18
KR102180168B9 KR102180168B9 (ko) 2023-03-14

Family

ID=63677267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187031997A KR102180168B1 (ko) 2017-03-31 2018-03-27 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법

Country Status (5)

Country Link
JP (1) JP7079200B2 (ko)
KR (1) KR102180168B1 (ko)
CN (1) CN109075055B (ko)
TW (1) TWI690018B (ko)
WO (1) WO2018181240A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102411362B1 (ko) * 2021-07-09 2022-06-22 구동필 웨이퍼 배면 연마용 점착 필름 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020175363A1 (ja) * 2019-02-26 2020-09-03 株式会社ディスコ 裏面研削用粘着シート及び半導体ウエハの製造方法
KR20210128382A (ko) * 2019-02-26 2021-10-26 가부시기가이샤 디스코 이면 연삭용 점착 시트 및 반도체 웨이퍼의 제조 방법
JP7289688B2 (ja) * 2019-03-26 2023-06-12 日東電工株式会社 接着フィルム付きダイシングテープ
JP6678796B1 (ja) * 2019-04-08 2020-04-08 古河電気工業株式会社 電子部品用テープおよび電子部品の加工方法
JP6678795B1 (ja) * 2019-04-08 2020-04-08 古河電気工業株式会社 電子部品用テープおよび電子部品の加工方法
CN118077037A (zh) * 2021-10-20 2024-05-24 电化株式会社 用于具有凸部的半导体晶圆的加工用粘合片的基材
WO2023083248A1 (en) * 2021-11-11 2023-05-19 Ddp Specialty Electronic Materials Us, Llc Adhesive system
JP7173392B1 (ja) 2022-05-12 2022-11-16 大日本印刷株式会社 半導体加工用粘着テープ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5117630B1 (ko) 1971-06-22 1976-06-03
JPS5242830B1 (ko) 1967-05-11 1977-10-26
JP2001203255A (ja) 2000-01-21 2001-07-27 Nitto Denko Corp 半導体ウエハ保持保護用粘着シート
JP2008060151A (ja) * 2006-08-29 2008-03-13 Nitto Denko Corp 半導体ウエハ裏面加工方法、基板裏面加工方法、及び放射線硬化型粘着シート
JP2010258426A (ja) 2009-04-02 2010-11-11 Nitto Denko Corp 半導体ウエハ保護用粘着シートの貼り合わせ方法、及びこの貼り合わせ方法に用いる半導体ウエハ保護用粘着シート
JP2014015521A (ja) * 2012-07-06 2014-01-30 Furukawa Electric Co Ltd:The 半導体ウェハ表面保護用粘着テープおよびそれを用いた半導体ウェハの製造方法
JP2016164953A (ja) * 2015-03-06 2016-09-08 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4413551B2 (ja) * 2003-07-28 2010-02-10 古河電気工業株式会社 半導体ウエハ面保護用粘着テープ
JP2010100686A (ja) 2008-10-21 2010-05-06 Nitto Denko Corp 自発巻回性粘着シート
WO2012042869A1 (ja) 2010-09-30 2012-04-05 三井化学株式会社 拡張性フィルム、ダイシングフィルム、および半導体装置の製造方法
JP5951216B2 (ja) 2011-10-13 2016-07-13 リンテック株式会社 粘着シートおよびその使用方法
KR101985049B1 (ko) * 2012-02-17 2019-05-31 후루카와 덴키 고교 가부시키가이샤 반도체 웨이퍼 표면 보호용 점착 테이프
JP6159163B2 (ja) * 2013-06-21 2017-07-05 日東電工株式会社 粘着シート
JP6053909B2 (ja) * 2015-12-28 2016-12-27 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよびその製造方法
JP6034522B1 (ja) * 2016-03-17 2016-11-30 古河電気工業株式会社 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242830B1 (ko) 1967-05-11 1977-10-26
JPS5117630B1 (ko) 1971-06-22 1976-06-03
JP2001203255A (ja) 2000-01-21 2001-07-27 Nitto Denko Corp 半導体ウエハ保持保護用粘着シート
JP2008060151A (ja) * 2006-08-29 2008-03-13 Nitto Denko Corp 半導体ウエハ裏面加工方法、基板裏面加工方法、及び放射線硬化型粘着シート
JP2010258426A (ja) 2009-04-02 2010-11-11 Nitto Denko Corp 半導体ウエハ保護用粘着シートの貼り合わせ方法、及びこの貼り合わせ方法に用いる半導体ウエハ保護用粘着シート
JP2014015521A (ja) * 2012-07-06 2014-01-30 Furukawa Electric Co Ltd:The 半導体ウェハ表面保護用粘着テープおよびそれを用いた半導体ウェハの製造方法
JP2016164953A (ja) * 2015-03-06 2016-09-08 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102411362B1 (ko) * 2021-07-09 2022-06-22 구동필 웨이퍼 배면 연마용 점착 필름 및 그 제조 방법

Also Published As

Publication number Publication date
JPWO2018181240A1 (ja) 2020-02-06
KR102180168B9 (ko) 2023-03-14
CN109075055A (zh) 2018-12-21
KR102180168B1 (ko) 2020-11-18
JP7079200B2 (ja) 2022-06-01
TW201838082A (zh) 2018-10-16
WO2018181240A1 (ja) 2018-10-04
TWI690018B (zh) 2020-04-01
CN109075055B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
KR102180168B1 (ko) 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법
KR101840179B1 (ko) 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법
JP5823591B1 (ja) 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
KR101880644B1 (ko) 표면 보호 시트
JP4851613B2 (ja) 半導体ウエハ表面保護用粘着テープ
KR101392535B1 (ko) 반도체 웨이퍼 표면 보호용 점착테이프 및 그것을 이용한 반도체 웨이퍼의 제조방법
JP6053909B2 (ja) 半導体ウエハ表面保護用粘着テープおよびその製造方法
EP2096153B1 (en) Adhesive sheet for grinding back surface of semiconductor wafer and method for grinding back surface of semiconductor wafer using the same
KR101998006B1 (ko) 반도체 웨이퍼 표면 보호용 점착테이프
KR102089928B1 (ko) 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법
JP5415833B2 (ja) 半導体固定用粘着テープ、およびその製造方法
JP5697061B1 (ja) 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法
JP6200611B1 (ja) 半導体ウェハ加工用粘着テープ、半導体ウェハ加工用粘着テープの製造方法および半導体ウェハの加工方法
KR20170128210A (ko) 반도체 웨이퍼 가공용 점착 테이프
CN109997218B (zh) 隐形切割用粘着片
JP2011210887A (ja) 放射線硬化型ウエハ加工用粘着テープ
TWI605502B (zh) Semiconductor wafer surface protection adhesive tape and semiconductor wafer processing method
JP2022109375A (ja) ウェハ研削用粘着テープおよびウェハの加工方法
JP7366435B2 (ja) ウェハ研削用粘着テープおよびウェハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL NUMBER: 2022105000023; TRIAL DECISION FOR CORRECTION REQUESTED 20220314

Effective date: 20230130