KR20180129662A - 검출 시스템, 센서 및 마이크로컴퓨터 - Google Patents

Abstract

본 개시내용은 마이크로컴퓨터로부터 입력되는 클록 신호에 기초하여 센서의 클록 신호의 주파수를 보정하는 것을 목표로 한다. 검출 시스템은 센서 및 마이크로컴퓨터를 포함한다. 센서는 클록 신호에 기초하여 샘플링된 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 샘플링 데이터를 출력할 수 있도록 구성된다. 마이크로컴퓨터는 클록 신호를 생성하여 클록 신호를 센서에 출력하고, 센서로부터 샘플링 데이터를 판독한다. 센서는 클록 신호에 기초하여 클록 신호의 주파수를 보정한다.

Description

검출 시스템, 센서 및 마이크로컴퓨터{DETECTION SYSTEM, SENSOR AND MICROCOMPUTER}

본 개시내용은 검출 시스템, 센서, 및 마이크로컴퓨터에 관한 것이다.

최근 수년간, 다양한 센서들로부터 데이터를 취득하고 취득된 데이터를 프로세싱하는 검출 시스템이 사용되어 왔다. 제안된 일 예는 복수의 센서에 의해 취득되는 데이터를 프로세싱하는 센서 시스템이다(일본 미심사 특허 출원 공보 제2015-228171호).

이 시스템에서는, 제어기, 제1 센서 및 제2 센서 사이에 데이터 통신이 수행된다. 이 예에서, 제어기의 제1 입력 단자 및 제1 센서의 입력/출력 단자는 서로 접속된다. 제어기의 제2 입력 단자 및 제2 센서의 입력/출력 단자는 서로 접속된다. 제1 센서의 입력/출력 단자 및 제2 센서의 입력/출력 단자는 서로 접속된다. 제2 센서는 제1 센서 신호를 수신하고, 입력된 제1 센서 신호에 응답하여 직렬로 제2 동기화 신호 및 제2 동기화 신호에 기초하는 제2 센서 데이터를 포함하는 제2 센서 신호를 출력한다. 따라서, 이 시스템에서, 적어도 2개 이상의 센서로부터 출력되는 데이터는 하나의 주기 내에서 획득되는 센서들로부터 출력되는 데이터가 되고, 이는 간단한 센서 시스템 및 간단한 센서들에 의해 달성될 수 있다.

그러나, 전술된 구성에서, 데이터가 센서들로부터 출력되는 타이밍들은 서로 동기화될 수 있는 반면, 데이터가 샘플링될 때의 타이밍들이 동일하지 않을 수 있다는 것이 가능하다. 이 경우, 센서가 검출의 결과를 나타내는 아날로그 신호를 디지털 신호로 전환한 이후, 센서가 데이터를 출력한다. 이 경우, 아날로그/디지털 전환이 클록 신호에 따라 수행되는데, 이는 샘플링 타이밍의 기준으로서의 역할을 한다. 따라서, 데이터가 높은 정확도를 가지고 복수의 센서에서 샘플링될 때의 타이밍들을 동기화시키기 위해, 각자의 센서들에서 사용되는 클록 신호들의 주파수들의 정확성을 유지하는 것이 요구된다. 그러나, 센서들 각각은 통상적으로 높은 정확도를 가지는 수정 발진 회로 등을 포함하지 않는데, 왜냐하면 그것이 전력 소모의 증가 및 비용 증가를 초래할 것이기 때문이다. 따라서, 링 오실레이터와 같은 간단한 발진 회로가 통상적으로 사용된다. 그러나, 주파수가 진동하는(fluctuate) 경향이 있다는, 간단한 발진 회로에서의 문제점이 존재한다.

다른 문제점들 및 신규한 특성들은 명세서의 설명 및 첨부 도면들로부터 명백해질 것이다.

일 실시예에 따르면, 검출 시스템은: 제1 클록 신호에 기초하여 샘플링되는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 샘플링 데이터를 출력할 수 있도록 구성되는 센서; 및 제2 클록 신호를 생성하여 제2 클록 신호를 센서에 출력하고, 센서로부터 샘플링 데이터를 판독하도록 구성되는 마이크로컴퓨터를 포함하고, 여기서 센서는 제2 클록 신호에 기초하여 제1 클록 신호의 주파수를 보정한다.

일 실시예에 따르면, 센서는 제1 클록 신호에 기초하여 샘플링되는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 샘플링 데이터를 출력할 수 있도록 구성되고, 여기서 제1 클록 신호의 주파수는 마이크로컴퓨터에 의해 생성되는 제2 클록 신호에 기초하여 보정되고, 샘플링 데이터는 마이크로컴퓨터에의해 판독된다.

일 실시예에 따르면, 마이크로컴퓨터는 제2 클록 신호를 생성하고, 제1 클록 신호에 기초하여 샘플링되는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 샘플링 데이터를 출력할 수 있도록 구성되는 센서에 제2 클록 신호를 출력하도록 구성되고, 마이크로컴퓨터는 센서로부터 샘플링 데이터를 판독할 수 있도록 추가로 구성되고, 여기서 제1 클록 신호의 주파수는 제2 클록 신호에 기초하여 센서에 의해 보정된다.

일 실시예에 따르면, 마이크로컴퓨터로부터 입력되는 클록 신호에 기초하여 센서의 클록 신호의 주파수를 보정하는 것이 가능하다.

위의 그리고 다른 양태들, 장점들 및 특징들은 첨부 도면들과 함께 취해지는 특정 실시예들의 후속하는 기재로부터 더 명백해질 것이다.
도 1은 제1 실시예에 따른 검출 시스템의 기본 구성을 개략적으로 도시하는 도면이다.
도 2는 제1 실시예에 따른 검출 시스템의 구성을 개략적으로 도시하는 도면이다.
도 3은 제1 실시예에 따른 검출 시스템의 동작 타이밍을 도시하는 도면이다.
도 4는 제1 실시예에 따른 센서의 구성을 더 상세히 도시하는 도면이다.
도 5는 주파수/전압 컨버터의 구성을 도시하는 도면이다.
도 6은 전압 유지 회로의 구성을 도시하는 도면이다.
도 7은 오실레이터의 구성을 도시하는 도면이다.
도 8은 센서가 예상치 못하게 슬립 모드로 진입했을 때의 복구 동작을 도시하는 도면이다.
도 9는 마이크로컴퓨터가 예상치 못하게 슬립 모드로 진입했을 때의 복구 동작을 도시하는 도면이다.
도 10은 제2 실시예에 따른 검출 시스템의 구성을 개략적으로 도시하는 도면이다.
도 11은 제3 실시예에 따른 검출 시스템의 구성을 개략적으로 도시하는 도면이다.
도 12는 제3 실시예에 따른 검출 시스템의 동작 타이밍을 도시하는 도면이다.
도 13은 제4 실시예에 따른 검출 시스템의 구성을 개략적으로 도시하는 도면이다.
도 14는 제4 실시예에 따른 검출 시스템의 수정된 예의 구성을 개략적으로 도시하는 도면이다.
도 15는 제5 실시예에 따른 검출 시스템의 구성을 개략적으로 도시하는 도면이다.
도 16은 제6 실시예에 따른 검출 시스템의 구성을 개략적으로 도시하는 도면이다.
도 17은 제6 실시예에 따른 검출 시스템의 수정된 예의 구성을 개략적으로 도시하는 도면이다.

본 개시내용의 특정 실시예들이 도면에 관해 하기에 설명될 것이다. 도면들에서, 동일한 엘리먼트들은 동일한 참조 부호들에 의해 표기되고, 각자의 기재들은 설명의 명료함을 위해 필요한 경우 회피될 수 있다.

제1 실시예

이하에서, 도면들에 관해, 본 개시내용의 실시예들이 설명될 것이다. 도 1은 제1 실시예에 따른 검출 시스템(100)의 기본 구성을 개략적으로 도시하는 도면이다. 도 2는 제1 실시예에 따른 검출 시스템(100)의 구성을 개략적으로 도시하는 도면이다.

검출 시스템(100)은 센서(1) 및 마이크로컴퓨터(2)를 포함한다. 센서(1) 및 마이크로컴퓨터(2)는 서로 데이터 통신을 수행할 수 있다. 센서(1)와 마이크로컴퓨터(2) 사이의 데이터 통신은 유선 통신 또는 무선 통신을 통해 수행될 수 있다. 센서(1)는, 예를 들어, 압력의 양 또는 가속도의 양과 같은 물리적 양을 검출하고, 검출의 결과를 내부 메모리에 저장할 수 있도록 구성된다. 마이크로컴퓨터(2)는 그것이 센서(1)로부터의 검출의 결과를 나타내는 데이터를 판독하고, 센서(1)의 동작들을 제어할 수 있는 방식으로 구성된다.

먼저, 센서(1)가 설명될 것이다. 센서(1)는 통신 유닛(11), 검출기(12), 오실레이터(13), 아날로그/디지털(A/D) 컨버터(14), 메모리(15), 및 주파수 보정기(16)를 포함한다. 통신 유닛(11), 오실레이터(13), 아날로그/디지털(A/D) 컨버터(14), 메모리(15), 및 주파수 보정기(16)는 신호 프로세서(1A)를 구성하는데, 이는 검출기(12)로부터의 아날로그 신호에 대해 A/D 전환을 수행하는 A/D 전환 유닛이다.

통신 유닛(11)(이 유닛은 제1 입력/출력 인터페이스라고도 지칭됨)은 마이크로컴퓨터(2)와 데이터 통신을 수행하기 위한 입력/출력 장치이다.

검출기(12)는 압력의 양 또는 가속도의 양과 같은 미리 결정된 물리적 양을 검출하고 검출의 결과를 아날로그 신호(AS)로서 출력한다.

오실레이터(13)는 발진 동작에 의해 클록 신호(CLK1)를 생성하고, 생성된 신호를 A/D 컨버터(14)에 출력한다. 이 실시예에서, 오실레이터(13)는 상대적으로 간단한 구성을 가지며, 예를 들어, 링 오실레이터로 형성된다. 이 경우, 오실레이터(13)는 발진 주파수가 시간 경과에 따른 변경들 및 환경적 변경들로 인해 진동하는 경향이 있다는 특성을 가진다. 따라서, 클록 신호(CLK1)의 주파수를 미리 결정된 값으로 유지하기 위해, 오실레이터(13)는 주파수 보정기(16)로부터 입력되는 제어 신호(CON)에 따라 클록 신호(CLK1)의 주파수를 조정할 수 있도록 구성된다.

A/D 컨버터(14)는 오실레이터(13)로부터 수신되는 클록 신호(CLK1)에 기초하여 샘플링되는 아날로그 신호(AS)에 대해 아날로그/디지털 전환(A/D 전환)을 수행하고, 전환 이후의 디지털 신호를 샘플링 데이터(SD)로서 출력한다.

메모리(15)는 A/D 컨버터(14)로부터 순차적으로 출력되는 샘플링 데이터(SD)를 저장하는 기능을 포함한다. 메모리(15)는 그 안에 저장된 샘플링 데이터(SD)를 마이크로컴퓨터(2)로부터의 데이터 판독 요청(REQ)에 따라 통신 유닛(11)을 통해 마이크로컴퓨터(2)에 출력한다. 메모리(15)는, 예를 들어, FIFO(선입, 선출)일 수 있다.

주파수 보정기(16)는 통신 유닛(11)을 통해 마이크로컴퓨터(2)로부터 입력되는 클록 신호(CLK2)를 수신하고, 오실레이터(13)로부터 출력되는 클록 신호(CLK1)의 주파수를 보정하기 위해 클록 신호(CLK2)에 기초하여 오실레이터(13)에 제어 신호(CON)를 출력한다. 클록 신호(CLK1)의 주파수를 보정하는 동작의 상세항목들은 추후 기술될 것이다.

다음으로, 마이크로컴퓨터(2)가 설명될 것이다. 전술한 바와 같이, 마이크로컴퓨터(2)는 센서(1)로부터 샘플링 데이터(SD)를 판독할 수 있도록 구성된다. 마이크로컴퓨터(2)는 통신 유닛(21) 및 클록 신호 생성기(22)를 포함한다. 마이크로컴퓨터(2)는 CPU 및 메모리를 더 포함하지만, 이들은 도면들에 도시되지 않는다.

통신 유닛(21)(이 유닛은 또한 제2 입력/출력 인터페이스라고도 지칭됨)은 센서(1)와 데이터 통신을 수행하기 위한 입력/출력 장치이다.

클록 신호 생성기(22)는, 예를 들어, 발진 회로를 포함하고, 발진 동작에 기초하여 마이크로컴퓨터(2)에 제공되는 엘리먼트들의 프로세싱을 위해 사용되는 클록 신호(CLK2)를 출력한다. 클록 신호(CLK2)는 예를 들어, 통신 유닛(21)을 통해 판독 요청(REQ)과 함께 센서(1)에도 출력된다. 전술한 바와 같이, 센서(1)에 입력된 클록 신호(CLK2)는 주파수 보정기(16)에서의 보정 프로세싱을 위해 사용된다.

도 3은 동작 타이밍의 일 예를 도시한다. 센서(1)는 시간(T1)에서 검출기(12)로부터 출력되는 신호(아날로그 신호(AS))를 샘플링하고, 신호를 A/D 컨버터(14)에 의해 디지털 신호(샘플링 데이터(SD))로 전환하고, 이후 전환된 신호를 메모리(15)에 유지한다. 유사한 방식으로, 센서(1)는 시간(T2)에서 검출기(12)로부터 출력되는 신호(아날로그 신호(AS))를 샘플링하고, 신호를 A/D 컨버터(14)에 의해 디지털 신호(샘플링 데이터(SD))로 전환하고, 이후 전환된 신호를 메모리(15)에 유지한다. 다음으로, 마이크로컴퓨터(2)의 모드가 시간(T3)에서 슬립 모드로부터 활성 모드로 변경한 이후, 마이크로컴퓨터(2)는 클록 신호(CLK2) 및 판독 요청(REQ)을 센서(1)에 출력한다. 판독 요청(REQ)을 수신할 시, 센서(1)는 시간들(T1 및 T2)에서 메모리(15) 내에 유지되는 샘플링 데이터(SD)를 통신 유닛(11)을 통해 마이크로컴퓨터에 출력한다. 시간(T4)에서, 마이크로컴퓨터(2)는 슬립 모드로 진입한다. 유사한 방식으로, 마이크로컴퓨터(2)가 시간(T8)에서 활성 모드로 진입할 때, 시간들(T5, T6, 및 T7)에서의 샘플링 데이터(SD)는 센서(1)로부터 출력된다.

이 실시예에서, 클록 신호 생성기(22)는 높은 정확성을 가지고 클록 신호(CLK2)의 주파수를 안정화시킬 수 있는 발진 회로(예를 들어, 수정 발진 회로 또는 높은 정확성으로 조정되는 온-칩 발진 회로)를 포함하고, 그것이 오실레이터(13)의 주파수 안정성보다 더 높은 주파수 안정성을 가지는 방식으로 구성된다.

또한, 마이크로컴퓨터(2)는 클록 신호(CLK2)에 기초하여 시계열 상으로 센서(1)로부터 순차적으로 판독되는 샘플링 데이터(SD)의 복수의 피스를 배열하는 기능을 가진다.

다음으로, 클록 신호(CLK1)를 보정하기 위한 프로세싱이 설명될 것이다. 도 4는 제1 실시예에 따른 센서(1)의 구성을 더 상세히 도시하는 도면이다. 도 4에 도시된 바와 같이, 주파수 보정기(16)는 주파수 분할기(161), 주파수/전압 컨버터(162), 주파수/전압 컨버터(163), 비교기(164), 차동 증폭기(165), 전압 유지 유닛(전압 유지 회로)(166), 및 스위치(167)를 포함한다.

클록 신호(CLK2)는 통신 유닛(11)을 통해 마이크로컴퓨터(2)로부터 주파수 분할기(161)로 입력된다. 주파수 분할기(161)는 클록 신호(CLK2)의 주파수를 미리 결정된 비(n)로 분할한다. 즉, 주파수 분할기(161)는, 클록 신호(CLK2)의 주파수가 f로 표현될 때, f/n의 주파수를 가지는 주파수-분할된 신호(CLKD)를 출력한다.

주파수/전압 컨버터(162)(이 컨버터는 제1 주파수/전압 컨버터라고도 지칭됨)는 오실레이터(13)로부터 출력되는 클록 신호(CLK1)를 전압 신호(V1)(이 신호는 제1 신호라고도 지칭됨)로 전환시킨다. 도 5는 주파수/전압 컨버터(162)의 구성의 일 예를 도시한다. 클록 신호(CLKIN)(이 신호는 CLK1에 대응함)가 타이밍 제어 회로(33)에 입력된다. 타이밍 제어 회로(33)는 클록 신호(CLKIN)에 기초하여 충전 신호(CHR) 및 방전 신호(DCHR)를 생성한다. 스위치(34)는, 그것이 정전류 회로(32)와 커패시터(36) 사이의 전기 전도를 허용하는 방식으로 제공되고, 스위치(34)는 충전 신호(CHR)에 의해 턴온 또는 턴오프되도록 제어된다. 스위치(35)는 그것이 커패시터(36)와 접지 전위를 접속시킬 수 있는 방식으로 제공되고, 스위치(35)는 방전 신호(DCHR)에 의해 턴온 또는 턴오프되도록 제어된다. 따라서, 클록 신호(CLKIN)에 따라, 전기 전하들이 정전류 회로(32)로부터 출력되는 전류에 의해 커패시터(36) 내에 충전되고, 커패시터(36) 내에 유지되는 전기 전하들은 방전되며, 이에 의해, 클록 신호(CLKIN)의 주파수에 따른 전압(VOUT)(이는 전압 신호(V1)에 대응함)이 출력된다.

주파수/전압 컨버터(이 컨버터는 제2 주파수/전압 컨버터라고도 지칭됨)(163)는 주파수-분할된 신호(CLKD)의 주파수를 전압 신호(V2)(이 신호는 제2 신호라고도 지칭됨)로 전환시킨다. 주파수/전압 컨버터(163)는 도 5에 도시된 주파수/전압 컨버터(162)가 구성되는 방식과 유사한 방식으로 구성된다.

비교기(164)는 전압 신호(V2)를 미리 결정된 전압(Vth)과 비교하고, 비교의 결과인 신호(Vc)를 전압 유지 회로(166) 및 스위치(167)에 스위치 신호로서 출력한다.

전압 신호(V1)는 차동 증폭기(165)의 하나의 입력에 입력되고, 전압 신호(V2)는 차동 증폭기(165)의 다른 입력에 입력된다. 예를 들어, 이 실시예에서, 전압 신호(V2)는 차동 증폭기(165)의 반전 입력에 입력되고, 전압 신호(V1)는 차동 증폭기(165)의 비반전 입력에 입력된다. 이후, 차동 증폭기(165)는 전압 신호(V1)와 전압 신호(V2) 사이의 차동 전압을 나타내는 출력 전압(Vd)을 출력한다.

전압 유지 회로(166)는 신호(Vc)에 따라 차동 증폭기(165)의 출력 전압(Vd)을 유지한다. 도 6은 전압 유지 회로의 구성의 일 예를 도시한다. 스위치(42)는 신호(Vc)에 의해 턴온 또는 턴오프되도록 제어된다. 스위치(42)가 온 상태일 때, 출력 전압(Vd)이 커패시터(43)에 인가된다. 스위치(42)가 오프 상태일 때, 출력 전압(Vd)의 전압 값은 커패시터(43)에서 유지된다. 유지되는 전압 값은 연산 증폭기(41)를 사용하는 전압 팔로워 회로에 의해 전압(Vh)으로서 출력된다.

스위치(167)는 신호(Vc)에 따라 오실레이터(13)의 제어 단자와 차동 증폭기(165)의 출력 단자 및 전압 유지 회로(166)의 출력 단자 중 하나를 접속시킨다. 도 7은 오실레이터(13)의 구성의 일 예를 도시한다. 오실레이터(13)는 n개(n은 양의 홀수임)의 반전 회로들(INV_1-INV_n)이 링 형상으로 접속되는 링 오실레이터로 구성된다. 전력 공급 전압은 전압 제어기로부터 반전 회로들 각각에 공급된다. 전압 제어 회로(31)로부터 공급되는 전압 값은 제어 신호(CON)에 의해 제어되는데, 이는 각각의 반전 회로의 지연 양이 변경되도록 하며, 이에 의해 오실레이터(13)로부터 출력되는 클록 신호(CLK1)의 주파수가 제어된다.

전술한 바와 같이, 마이크로컴퓨터(2)의 클록 신호 생성기(22)는 센서(1)와 동기화되어 동작되지 않는다. 따라서, 클록 신호(CLK1)의 주파수는 클록 신호(CLK2)와는 무관하게 진동한다. 추가로, 전술한 바와 같이, 클록 신호(CLK1)의 주파수는 상대적으로 쉽게 진동하는 경향이 있다. 따라서, 마이크로컴퓨터(2)의 데이터의 시계열 프로세싱의 정확성을 보장하기 위해, 클록 신호(CLK1)의 주파수가 클록 신호(CLK2)에 기초하여 미리 결정된 값으로 유지될 필요가 있다. 마이크로컴퓨터(2)로부터 수신되는 클록 신호(CLK1)의 발진 주파수가 센서(1)에 의해 미리 알려질 수 없을 때, 통신을 위해 사용되는 클록의 주파수 정보가 마이크로컴퓨터(2)로부터 센서(1)로 전송될 수 있다. 주파수 정보의 전송은 적절한 타이밍에 수행될 수 있다.

후속하는 기재에서, 클록 신호(CLK1)의 주파수를 보정하는 동작이 설명될 것이다.

[1. 클록 신호(CLK2)가 센서(1)에 입력될 때]

클록 신호(CLK2)가 센서(1)에 입력될 때, 주파수/전압 컨버터(163)는 주파수-분할된 신호(CLKD)의 주파수를 나타내는 전압 신호(V2)를 출력한다.

비교기(164)에 입력되는 미리 결정된 전압(Vth)은 클록 신호(CLK2)가 입력될 때의 전압 신호(V2)가 전압(Vth)보다 더 커지는 이러한 값으로 설정된다. 따라서, 이 경우, 비교기(164)는, 예를 들어, 신호(Vc)로서 하이(HIGH)를 출력한다.

신호(Vc)가 하이일 때, 스위치(167)는 오실레이터(13)의 제어 단자와 차동 증폭기(165)의 출력 단자를 접속시킨다. 또한, 차동 증폭기(165)에서, 클록 신호(CLK1)의 주파수를 나타내는 전압 신호(V1)는 주파수-분할된 신호(CLKD)의 주파수를 나타내는 전압 신호(V2)와 비교되고, 그 사이의 차동 전압인 출력 전압(Vd)은 제어 신호(CON)로서 출력된다.

오실레이터(13)는 제어 신호(CON)의 값에 따라 출력될 클록 신호(CLK1)의 주파수를 증가시키거나 감소시키고, 이에 의해 클록 신호(CLK1)의 주파수는 주파수-분할된 신호(CLKD)의 주파수와 일치하도록 만들어질 수 있다.

[2. 센서(1)에 대한 클록 신호(CLK2)의 입력이 중단될 때]

센서(1)에 대한 클록 신호(CLK2)의 입력이 중단될 때, 주파수-분할된 신호(CLKD)의 주파수를 나타내는 전압 신호(V2)는, 예를 들어, "0"이 된다.

따라서, 전압 신호(V2)는 전압(Vth)보다 더 작아진다. 따라서, 비교기(164)는, 신호(Vc)로서, 예를 들어, 로우(LOW)를 출력한다.

신호(Vc)가 로우일 때, 전압 유지 회로(166)는 차동 증폭기(165)로부터 출력되는 제어 신호(CON)(즉, 출력 전압(Vd))를 유지한다.

스위치(167)는 오실레이터(13)의 제어 단자와 전압 유지 회로(166)의 출력 단자를 접속시킨다. 따라서, 전압 유지 회로(166)에 의해 유지되는 정전압(Vh)을 가지는 제어 신호(CON)가 오실레이터(13)에 입력된다. 따라서, 오실레이터(13)에서의 클록 신호(CLK1)의 주파수를 보정하는 동작이 중단된다.

[3. 클록 신호(CLK2)가 다시 센서(1)에 입력될 때]

이 경우, 전술한 바와 같이, 오실레이터(13)에서의 클록 신호(CLK1)의 주파수를 보정하는 동작이 재시작된다.

다음으로, 클록 신호(CLK1)를 보정하는 동작의 예들이 설명될 것이다.

[예 1: 센서(1)가 예상치 못하게 슬립 모드로 진입할 때]

센서(1)는, 예를 들어, 전력 소모를 억제하기 위해 슬립 모드로 진입할 수 있다. 이 경우, 마이크로컴퓨터(2)가 센서(1)로부터 데이터를 판독하기 위해, 센서(1)가 시작되고, 클록 신호(CLK1)가 보정된다.

도 8은 센서(1)가 예상치 못하게 슬립 모드로 진입할 때 복구 동작을 도시하는 도면이다.

단계 S11

센서(1)는 예상치 못하게 슬립 모드로 진입한다.

단계 S12

마이크로컴퓨터(2)는 메모리(15)에 저장된 데이터를 판독하기 위한 판독 요청(REQ)을 센서(1)에 송신한다.

단계 S13

마이크로컴퓨터(2)는 센서(1)로부터의 판독 요청에 대한 응답이 존재하는지를 결정한다.

단계 S14

센서(1)로부터의 판독 커맨드에 대한 응답이 존재하지 않을 때, 마이크로컴퓨터(2)는 센서(1)에 시작 커맨드를 송신한다.

단계 S15

마이크로프로세서(2)가 시작 커맨드를 송신한 이후 미리 결정된 시간 기간이 경과한 이후, 프로세스는 단계(S12)로 돌아간다.

단계 S16

센서(1)로부터의 판독 커맨드에 대한 응답이 존재할 때, 마이크로컴퓨터(2)는 클록 신호(CLK2)를 센서(1)에 송신한다. 센서(1)는 클록 신호(CLK2)를 참조하고, 클록 신호(CLK1)를 보정하는 동작을 수행한다. 따라서, 클록 신호(CLK1)의 주파수는 원하는 값으로 보정된다.

단계 S17

마이크로컴퓨터(2)는 센서(1)로부터 미리 결정된 샘플링 데이터(SD)를 판독한다.

[예 2: 마이크로컴퓨터(2)가 예상치 못하게 슬립 모드로 진입할 때]

마이크로컴퓨터(2)는, 예를 들어, 전력 소모를 억제하기 위해 슬립 모드로 진입할 수 있다. 이 경우, 마이크로컴퓨터(2)가 슬립 모드로부터 복구될 때, 클록 신호(CLK1)는 보정될 필요가 있다.

도 9는 마이크로컴퓨터(2)가 예상치 못하게 슬립 모드로 진입할 때의 복구 동작을 도시하는 도면이다.

단계 S21

마이크로컴퓨터(MCU)(2)가 예상치 못하게 슬립 모드로 진입한다.

단계 S22

마이크로컴퓨터(MCU)(2)가 슬립 모드로부터 복구한다.

단계 S23

마이크로컴퓨터(2)는 판독 요청(REQ)를 센서(1)에 송신하고, 클록 신호(CLK2)를 출력한다. 센서(1)는 클록 신호(CLK2)를 지칭하고, 클록 신호(CLK1)를 보정하는 동작을 수행한다. 따라서, 클록 신호(CLK1)의 주파수는 원하는 값으로 보정된다.

단계 S24

마이크로컴퓨터(2)는 센서(1)로부터 미리 결정된 샘플링 데이터(SD)를 판독한다.

위에서 논의된 바와 같이, 이 구성에 따르면, 센서(1)의 오실레이터(13)로부터 출력되는 클록 신호(CLK1)의 주파수가 진동할 때에도, 클록 신호(CLK1)의 주파수는 마이크로컴퓨터(2)로부터 공급되는 클록 신호(CLK2)에 기초하여 적절한 값으로 보정될 수 있다.

또한, 마이크로컴퓨터(2)가 센서(1)의 구성과 유사한 구성을 가지는 복수의 센서로부터 데이터를 판독할 때, 각자의 센서들의 데이터의 샘플링을 동기화시키기 위해, 각자의 센서들의 클록 신호들(CLK1)의 각자의 주파수들은 동일할 필요가 있다. 반면, 이 구성에서, 마이크로컴퓨터(2)는 센서들 각각에 클록 신호(CLK2)를 출력하고, 센서들 각각은 각자의 클록 신호(CLK1)를 보정할 수 있다. 따라서, 각각의 센서의 클록 신호(CLK1)를 용이하게 보정하는 것이 가능하다.

또한, 마이크로컴퓨터(2)는 예를 들어, 센서(1)에 필요한 신호들을 출력함으로써 샘플링 주파수 및 클록 신호(CLK1)의 주파수를 설정할 수 있다. 예를 들어, 마이크로컴퓨터(2)는 센서(1)에서 샘플링 주파수 및 클록 신호(CLK1)의 주파수를 설정하고, 이에 의해 센서(1)는 클록 신호(CLK2)의 주파수 분할비를 설정할 수 있다. 마이크로컴퓨터(2)가 센서(1)에서 클록 신호(CLK2)의 주파수 분할비 자체를 설정할 수 있다는 것은 말할 필요도 없다.

제2 실시예

제2 실시예에 따른 검출 시스템(100)이 설명될 것이다. 도 10은 제2 실시예에 따른 검출 시스템(200)의 구성을 개략적으로 도시하는 도면이다. 검출 시스템(200)은 제1 실시예에 따른 검출 시스템(100)의 마이크로컴퓨터(2)가 마이크로컴퓨터(3)로 대체되는 구성을 가진다. 검출 시스템(200)은 데이터가 샘플링되었을 때의 시간을 계산하기 위한 정보에 기초하여 데이터의 샘플링 시간을 계산하기 위한 시스템으로서 구성되며, 정보는 센서(1)로부터 마이크로컴퓨터(3)에 의해 수신된다. 또한, 검출 시스템(200)의 동작 타이밍은 도 3에 도시된 것과 유사하다.

마이크로컴퓨터(3)는, 마이크로컴퓨터(2)에 포함된 컴포넌트들 이외에도, 동작 유닛(연산 회로)(23)을 포함한다. 연산 회로(23)는 논리 회로로 구성될 수 있다. 또한, 연산 회로(23)는 CPU(미도시됨)에 의해 실행되는 프로그램에 의해 달성될 수 있다.

이 실시예에서, 메모리(15)는 A/D 컨버터(14)로부터 출력되는 샘플링 데이터(SD)를 저장하고, 마이크로컴퓨터(3)로부터의 요청(REQ)에 따라, 출력될 샘플링 데이터(SD), 및 샘플링 데이터(SD)의 리셋 이후 데이터가 샘플링된 타이밍을 나타내는 정보인 직렬 데이터(SER)를, 통신 유닛(11)을 통해 출력한다.

도 10에서, 예로서, 리셋 이후 제1 샘플링 데이터는 SD1로 표현되고, 리셋 이후 제1 직렬 데이터는 SER1로 표현되고, 리셋 이후 제2 샘플링 데이터는 SD2로 표현되고, 리셋 이후 제2 직렬 데이터는 SER2로 표현되고,..., 리셋 이후 제i 샘플링 데이터는 SDi로 표현되고, 리셋 이후 제i 직렬 데이터는 SERi로 표현된다.

다음으로, 마이크로컴퓨터(3)의 샘플링 시간을 계산하기 위한 동작이 설명될 것이다. 마이크로컴퓨터(3)는 검출 시스템(200)이 시작되었을 때의 타이밍에서 또는 원하는 타이밍에서 센서(1)의 메모리(15)의 직렬 데이터(SER)를 리셋할 수 있다.

구체적으로, 마이크로컴퓨터(3)는 리셋 신호(RS)를 출력한다. 리셋 신호(RS)는 메모리(15)에 입력되고, 직렬 데이터(SER)는 "0"으로 리셋된다. 그후, 직렬 데이터(SER)는 메모리(15)가 샘플링 데이터를 수신하고 직렬 데이터(SER)를 샘플링 데이터(SD)에 더할 때마다 메모리(15)에 의해 증분된다.

마이크로컴퓨터(3)가 샘플링 데이터(SD) 및 직렬 데이터(SER)를 수신할 때, 연산 회로(23)는 직렬 데이터(SER)를 참조하고, 대응하는 샘플링 데이터(SD)가 샘플링 되었을 때의 시간을 계산한다. 이하에서, 계산 방법이 설명될 것이다.

하기 식 [1]에 도시된 바와 같이, 마이크로컴퓨터(3)는 샘플링 주기(Ps)를 샘플링의 횟수를 나타내는 직렬 데이터(SER)의 값(N)과 곱함으로써 획득되는 값을 기준 시간(Tref)에 더하고, 이에 의해, 샘플링 시간(Ts)를 계산한다. 기준 시간(Tref)은 마이크로컴퓨터(3)가 리셋 신호(RS)를 센서(1)에 출력할 때의 시간이다. 연산 회로(23)는, 예를 들어, 리셋 신호(RS)가 출력되었을 때의 시간을, 기준 시간(Tref)으로서 유지하고, 이에 의해, 그것은 필요한 경우 기준 시간(Tref)을 참조할 수 있다.

또한, 샘플링 시간을 더 정확하게 계산하는 것이 또한 가능하다. 예를 들어, 데이터가 정확하게 샘플링되었을 때의 타이밍과 마이크로컴퓨터(3)가 샘플링 시간을 계산할 때의 타이밍 사이의 신호들의 프로세싱 및 신호들의 전송을 위해 요구되는 지연 시간이 존재한다. A/D 컨버터(14)에서의 A/D 전환 프로세싱에 의한 지연 시간은 TD1으로 표현된다. A/D 전환 프로세싱에 의한 지연 시간은 여기서 클록 신호(CLK1)의 상승 에지 또는 하강 에지로부터 A/D 전환의 시작까지 요구되는 시간을 의미한다. 또한, 시간 동기화를 위해 요구되는 지연 시간은 TD2로 표현된다. 시간 동기화를 위해 요구되는 지연 시간(TD2)은 마이크로컴퓨터(3)가 리셋 신호(RS)를 출력할 때의 시간으로부터 메모리(15)에 의해 직렬 데이터(SER)의 리셋이 완료될 때의 시간까지 요구되는 시간이다. 이 경우, 샘플링 시간(Ts)은 하기 식 [2]에 의해 계산될 수 있다.

지연 시간(TD1) 및 지연 시간(TD2)이 여기서 가정되었지만, 또다른 인자에 의해 야기되는 지연 시간이 적절한 경우 추가될 수 있다는 것은 말할 필요도 없다.

또한, 계산들에 대해 사용되는 샘플링 주기 및 지연 시간에 관한 정보는, 예를 들어, 마이크로컴퓨터(3) 내에 제공되는 메모리(미도시됨)에 저장될 수 있다. 또한, 샘플링 주기는 마이크로컴퓨터(3)의 메모리로부터 센서(1)까지의 샘플링 주기를 나타내는 신호를 공급함으로써 센서(1)에서 설정될 수 있다.

전술한 바와 같이, 이 구성에 따르면, 센서(1)의 클록 신호(CLK1)의 주파수를 보정하는 것 이외에도, 마이크로컴퓨터(3)는 직렬 데이터(SER)에 기초하여 샘플링 데이터(SD)의 샘플링 시간을 계산할 수 있다. 따라서, 샘플링 데이터(SD)의 시계열들을 정확하게 획득하는 것이 가능하다.

또한, 이 구성에 따르면, 직렬 데이터(SER)는 샘플링이 센서(1)에서 수행될 때마다 증분된다. 따라서, 마이크로컴퓨터(3)가 센서(1)로부터 수신하는 샘플링 데이터가 유실될 때, 이는 직렬 데이터(SER)의 값 역시 유실되도록 한다. 따라서, 획득되는데 실패한 샘플링 데이터의 존재가 용이하게 검출될 수 있다. 이 경우, 예를 들어, 마이크로컴퓨터(3)는 다시 획득되는데 실패한 샘플링 데이터를 출력하도록 센서(1)에 요청할 수 있다.

마이크로컴퓨터(3)가 센서(1)의 구성과 유사한 구성을 가지는 복수의 센서로부터 샘플링 데이터를 판독할 때, 각자의 센서들에서 동시에 샘플링되는 샘플링 데이터를 마이크로컴퓨터(3)에서 서로 연관시키기 위해, 마이크로컴퓨터(3)는 각자의 센서들의 샘플링 데이터의 샘플링 시간을 참조할 필요가 있다. 반면, 이 구성에 따르면, 전술한 바와 같이, 각자의 센서들의 샘플링 데이터의 샘플링 시간이 계산될 수 있고, 이에 의해 복수의 센서에서 동시에 샘플링되는 샘플링 데이터를 서로 용이하게 연관시키는 것이 가능하다.

이 구성에 따르면, 마이크로컴퓨터(3)에서 샘플링 시간을 계산하기 위해, 직렬 데이터(SER)가 센서(1)로부터 마이크로컴퓨터(3)로 출력된다. 따라서, 예를 들어, 센서(1)에서 시간을 나타내는 데이터를 출력하는 부분을 제공할 필요가 없으며, 샘플링 시간 자체를 나타내는 시간 데이터가 센서(1)로부터 마이크로컴퓨터(3)로 전송될 필요가 없다. 따라서, 이 구성은, 센서의 크기를 감소시키고, 센서로부터 마이크로컴퓨터로 출력될 데이터의 압축률을 개선시키는 것이 가능하다는 점에서 유리하다.

제3 실시예

제3 실시예에 따른 검출 시스템(300)이 설명될 것이다. 도 11은 제3 실시예에 따른 검출 시스템(300)의 구성을 개략적으로 도시하는 도면이다. 검출 시스템(300)은 복수의 센서를 포함한다. 검출 시스템(300)은 마이크로컴퓨터(2), 제1 센서(4), 및 제2 센서(5)를 포함한다. 이 예에서, 센서들(4 및 5)은 검출 시스템(100)의 센서(1)의 구성과 유사한 구성을 가진다. 마이크로컴퓨터(2)는 검출 시스템(100)과 유사하다.

도 12는 동작 타이밍의 일 예를 도시한다. 제1 센서(4)는 시간(T9) 및 시간(T10)에서의 샘플링 데이터(SD)를 메모리에 유지한다. 제2 센서(5)는 시간(T11)에서의 샘플링 데이터를 메모리에 유지한다. 다음으로, 마이크로컴퓨터(2)가 시간(T12)에서 슬립 모드로부터 활성 모드로 진입한 이후, 클록 신호(CLK2) 및 판독 요청(REQ)이 제1 센서(4)에 출력된다. 판독 요청(REQ)을 수신할 시에, 제1 센서(4)는 마이크로컴퓨터(2)에 시간(T9 및 T10)에서의 샘플링 데이터(SD)를 출력한다. 또한, 클록 신호(CLK2) 및 판독 요청(REQ)이 제2 센서(5)에 출력된다. 판독 요청(REQ)을 수신할 시에, 제2 센서(5)는 시간(T11)에서의 샘플링 데이터(SD)를 마이크로컴퓨터(2)에 출력한다. 이후 마이크로컴퓨터(2)는 시간(T13)에서 슬립 모드로 진입한다.

검출 시스템(300)은, 예를 들어, 생체(biological) 정보를 취득하고 프로세싱하기 위한 시스템이다. 예를 들어, 센서(4)는 펄스파 센서이고, 생체 펄스파들을 검출하고, 검출 결과를 샘플링 데이터(SD4)로서 출력한다. 예를 들어, 센서(5)는 심전도 센서이고, 생체(living body)의 심전도를 검출하고, 검출 결과를 샘플링 데이터(SD5)로서 출력한다. 마이크로컴퓨터(2)는 샘플링 데이터(SD4)와 샘플링 데이터(SD5)에 기초하여 심전도의 피크와 펄스의 피크 사이의 위상차로부터 펄스파들의 전파 속도를 추정한다.

따라서, 펄스파의 전파 속도의 추정 정확성을 보장하기 위해, 센서에 의해 샘플링되는 데이터의 시간의 정확성이 중요해진다. 반면, 이 구성에 따르면, 센서들(4 및 5)의 클록 주파수들은 검출 시스템(100)들에서의 클록 주파수들과 유사한 방식으로 보정될 수 있고, 이에 의해 샘플링 데이터의 프로세싱 정확성을 증가시키는 것이 가능하다.

이 실시예에서, 마이크로컴퓨터(2)는 제2 실시예에 따른 마이크로컴퓨터(3)로 대체될 수 있다. 이 경우, 복수의 센서로부터 수신되는 샘플링 데이터의 샘플링 시간이 계산될 수 있고, 이에 의해 시계열 데이터의 복수의 피스를 더 신뢰성 있게 그리고 더 정확하게 비교하는 것이 가능하다.

제4 실시예

제4 실시예에 따른 검출 시스템(400)이 설명될 것이다. 도 13은 제4 실시예에 따른 검출 시스템(400)의 구성을 개략적으로 도시하는 도면이다. 검출 시스템(400)은 복수의 검출기(12_0-12_n)(n은 1보다 크거나 같은 정수임), 신호 프로세서(6A), 및 마이크로컴퓨터(2)를 포함한다. 마이크로컴퓨터(2)가 제1 실시예에 기술된 것과 유사하기 때문에, 그 기재들은 생략될 것이다.

검출기들(12_0-12_n)은 모두 동일한 타입을 가질 수 있거나 또는 상이한 타입들의 검출기들이 포함될 수 있다. 검출기들(12_0-12_n)로부터 출력되는 신호들인 아날로그 신호들(AS0-ASn)은 신호 프로세서(6A)에 입력된다.

신호 프로세서(6A)는 통신 유닛(11), 오실레이터(13), A/D 컨버터(14), 메모리(15), 주파수 보정기(16), 및 멀티플렉서(17)를 포함한다. 이 예에서, 통신 유닛(11), 오실레이터(13), A/D 컨버터(14), 메모리(15), 주파수 보정기(16), 및 멀티플렉서(17)는 검출기들(12_0-12_n)로부터 출력되는 신호들인 아날로그 신호들(AS0-ASn)에 대해 A/D 전환을 수행하기 위한 A/D 전환 유닛으로서 구성된다. 통신 유닛(11), 오실레이터(13), A/D 컨버터(14), 메모리(15), 및 주파수 보정기(16)가 제1 실시예와 유사하기 때문에, 그 기재들은 생략될 것이다.

멀티플렉서(17)는 검출기들(12_0-12_n)로부터 출력되는 신호들인 아날로그 신호들(AS0-ASn)을 수신하고, 아날로그 신호들(AS0-ASn) 중 임의의 하나를 A/D 컨버터(14)에 출력하도록 구성된다. 이 경우, 멀티플렉서(17)는, 예를 들어, 클록 신호(CLK1)를 수신하고, 클록 신호(CLK1)에 기초하여, 아날로그 신호들(AS0-ASn) 사이에서 출력되도록 신호를 스위칭할 수 있다.

멀티플렉서(17)는 멀티플렉서(17)에 입력될 신호의 샘플 및 유지 기능을 포함할 수 있다. 이 경우, 멀티플렉서(17)는 아날로그 신호들(AS0-ASn)을 샘플링함으로써 획득되는 신호들을, 적절한 경우 이들을 스위칭하는 동안 출력할 수 있다. 또한, 아날로그 스위치 및 커패시터로 구성되는 샘플 및 유지 회로가, 예를 들어, 검출기들(12_0-12_n) 각각과 멀티플렉서(17) 사이에 제공될 수 있다. 이 경우, 아날로그 스위치들은 동시에 턴온/오프될 수 있고, 따라서, 검출기들(12_0-12_n)로부터 출력되는 신호들인 아날로그 신호들(AS0-ASn)의 샘플링 타이밍에 관해 각각의 검출기에 대해 시간차가 생성되지 않을 것이다. 아날로그 신호들(AS0-ASn)이 샘플링되는 타이밍은, 예를 들어, 클록 신호(CLK1)에 기초하여 결정될 수 있다.

검출 시스템(400)의 다른 동작들이 제1 실시예에 따른 검출 시스템(100)의 동작들과 유사하기 때문에, 그 기재들은 생략될 것이다.

이 예에서, 검출기들(12_0-12_n) 및 신호 프로세서(6A)는 서로 물리적으로 분리된다. 그러나, 검출기들(12_0-12_n) 및 신호 프로세서(6A)가 전술된 실시예들에 따른 센서에 대응하는 센서(6)를 필수적으로 구성한다는 것이 이해될 수 있다. 다시 말해, 검출기는 신호 프로세서의 외부 컴포넌트로서 제공될 수 있다. 신호 프로세서로부터 검출기들을 물리적으로 분리함으로써, 검출기는 다수의 검출기 중에서 선택될 수 있거나, 또는 하나의 검출기가 응용예에 따라 서로 대체될 수 있으며, 이에 의해 검출 시스템의 구성의 유연성이 개선될 수 있다.

검출기들(12_0-12_n)로부터의 아날로그 신호들(AS0-ASn)은 도 13에서 멀티플렉서(17)에 입력되는 것으로서 설명되었지만, 멀티플렉서(17) 대신에 복수의 A/D 컨버터가 제공될 수 있다. 도 14는 제4 실시예에 따른 검출 시스템(400)의 수정된 예인, 검출 시스템(401)의 구성을 개략적으로 도시하는 도면이다. 도 14에 도시된 바와 같이, 검출 시스템(401)은 검출 시스템(400)의 신호 프로세서(6A)가 신호 프로세서(7A)로 대체되는 구성을 포함한다. 신호 프로세서(7A)는 신호 프로세서(6A)의 A/D 컨버터(14) 및 멀티플렉서(17)가 A/D 컨버터들(14_0-14_n)로 대체되는 구성을 포함한다.

A/D 컨버터들(14_0-14_n)은 각자 아날로그 신호들(AS0-ASn)을 샘플링하고, 아날로그 신호들(AS0-ASn)을 디지털 신호들(샘플링 데이터(SD0-SDn))로 전환하고, 이후 디지털 신호들(샘플링 데이터(SD0-SDn))을 메모리(15)에 출력한다. 이 경우, A/D 컨버터들(14_0-14_n) 중 하나만이 오실레이터(13)로부터 공급되는 클록 신호(CLK1)에 기초하여 샘플링 데이터를 선택적으로 출력한다. 이후 샘플링 데이터를 출력하는 A/D 컨버터는 클록 신호(CLK1)에 따라 스위칭되고, 이에 의해 메모리(15)는 A/D 컨버터들(14_0-14_n)로부터 출력되는 샘플링 데이터(SD0-SDn) 중 하나를 선택적으로 수신하고, 수신된 샘플링 데이터를 순차적으로 유지할 수 있다.

검출 시스템(401)의 다른 동작들이 제1 실시예에 따른 검출 시스템(100)의 동작들과 유사하기 때문에, 그 기재들은 생략될 것이다.

이 경우 역시, 검출기들(12_0-12_n)은 신호 프로세서(7A)로부터 물리적으로 분리된다. 그러나, 검출기들(12_0-12_n) 및 신호 프로세서(7A)가 전술된 실시예들에 따른 센서에 대응하는 센서(7)를 필수적으로 구성한다는 것이 이해될 수 있다. 다시 말해, 검출기는 신호 프로세서의 외부 컴포넌트로서 제공될 수 있다. 신호 프로세서로부터 검출기들을 물리적으로 분리함으로써, 검출기는 다수의 검출기 중에서 선택될 수 있거나, 또는 하나의 검출기가 또다른 검출기로 대체될 수 있으며, 이에 의해 검출 시스템의 구성의 유연성이 개선될 수 있다.

전술된 논의로부터, 이 구성에 따르면, 심지어 복수의 검출기가 제공되었을 때에도, 제1 실시예와 유사하게, 샘플링 데이터는 마이크로컴퓨터로부터의 요청에 응답하여 신호 프로세서로부터 마이크로컴퓨터로 출력될 수 있다.

검출 시스템(400)이 제1 실시예에 따른 검출 시스템(100)의 수정된 예로서 전술되었지만, 이는 단지 예이다. 복수의 검출기 및 멀티플렉서가 제2 실시예에 따른 검출 시스템(200)의 센서 내에 또한 제공될 수 있다는 것은 말할 필요도 없다. 제2 실시예에서, 마이크로컴퓨터(3)의 연산 회로(23)가 식 [2]를 사용하여 지연 시간(TD1 및 TD2)를 고려하여 샘플링 시간(Ts)를 계산하는 예가 설명되었다. 반면, 이 구성에 따르면, 멀티플렉서로부터 출력될 신호들을 스위칭하기 위해 요구되는 시간 또는 멀티플렉서 자체에서 발생하는 신호의 지연 등이 지연 시간으로서 추가로 더해져 샘플링 시간(Ts)을 계산할 수 있다.

또한, 복수의 검출기 및 복수의 A/D 컨버터가 제2 실시예에 따른 검출 시스템(200)의 센서 내에도 제공될 수 있다는 것은 말할 필요도 없다.

또한, 제3 실시예에 따른 검출 시스템(300)의 센서가 적절한 경우 이 실시예에 기술된 복수의 검출기 및 신호 프로세서로 대체될 수 있다는 것은 말할 필요도 없다.

제5 실시예

제5 실시예에 따른 검출 시스템(500)이 설명될 것이다. 도 15는 제5 실시예에 따른 검출 시스템(500)의 구성을 개략적으로 도시하는 도면이다. 검출 시스템(500)은 제4 실시예에 따른 검출 시스템(400)의 수정된 예이고, 오실레이터(13)에 의해 참조되는 기준 클록(CLKR)은 신호 프로세서(6A) 외부에서 제공되는 오실레이터(50)에 의해 오실레이터(13)에 제공된다. 검출 시스템(500)의 다른 구성들이 검출 시스템(400)의 구성들과 유사하기 때문에, 그 기재들은 생략될 것이다.

이 구성에 따르면, 오실레이터(13)는, 그것이 기준 클록(CLKR)에 기초하여 적절한 경우 제어 신호(CON)에 의해 마이크로컴퓨터에서의 클록 신호(CLK2)의 주파수와 동기화되는 방식으로 그것의 주파수가 조정된 클록 신호(CLK1)를 출력할 수 있다.

이 예에서, 검출기들(12_0-12_n) 및 신호 프로세서(6A)는 서로 물리적으로 분리된다. 그러나, 검출기들(12_0-12_n) 및 신호 프로세서(6A)가 검출 시스템(400)과 유사하게, 전술된 실시예들에 대응하는 센서에 대응하는 센서(6)를 필수적으로 구성한다는 것이 이해될 수 있다. 다시 말해, 검출기는 신호 프로세서의 외부 컴포넌트로서 제공될 수 있다. 검출기들을 신호 프로세서로부터 물리적으로 분리함으로써, 검출기는 다수의 검출기 중에서 선택될 수 있거나, 또는 하나의 검출기가 응용예에 따라 또다른 검출기로 대체될 수 있고, 이에 의해 검출 시스템의 구성의 유연성이 개선될 수 있다.

검출 시스템(500)이 제4 실시예에 따른 검출 시스템(400)의 수정된 예로서 기술되었지만, 이는 단지 예이다. 즉, 오실레이터(50)는 제4 실시예에 따른 검출 시스템(400)이 아닌 검출 시스템 내에도 제공될 수 있다.

제6 실시예

제6 실시예에 따른 검출 시스템(600)이 설명될 것이다. 도 16은 제6 실시예에 따른 검출 시스템(600)의 구성을 개략적으로 도시하는 도면이다. 검출 시스템(600)은 제4 실시예에 따른 검출 시스템(400)의 신호 프로세서(6A)가 신호 프로세서의 일 양태인 마이크로 제어 유닛(MCU)(8A)으로 대체되는 구성을 포함한다. 검출 시스템(600)의 다른 구성들이 검출 시스템(400)의 구성들과 유사하기 때문에, 그 기재들은 생략될 것이다.

검출 시스템(600)은 CPU에 의해 수행되는 계산들의 검출 시스템(400)의 주파수 보정기(16)에 의해 주파수 보정 기능을 달성한다. 따라서, 도 16에 도시된 바와 같이, 검출 시스템(600)의 MCU(8A)에서, 검출 시스템(400)의 신호 프로세서(6A)의 통신 유닛(11) 및 주파수 보정기(16)가 제거되고, 대신 버스(61) 및 CPU(62)가 제공된다. 오실레이터(13), A/D 컨버터(14), 메모리(15) 및 멀티플렉서(17)가 검출 시스템(400)과 유사하기 때문에, 그 기재들은 생략될 것이다.

버스(61)는 어드레스 정보 및 데이터가 오실레이터(13), A/D 컨버터(14), 메모리(15) 및 CPU(62) 사이에서 교환될 수 있는 방식으로 구성된다.

CPU(62)는, 클록 신호(CLK1)의 주파수가 클록 신호(CLK2)의 주파수에 동기화되는 방식으로 오실레이터(13)를 제어하기 위한 제어 신호(CON)를, 오실레이터(13)로부터 출력되는 클록 신호(CLK1) 및 마이크로컴퓨터(2)로부터 출력되는 클록 신호(CLK2)에 기초하여 버스(61)를 통해 오실레이터(13)에 출력할 수 있도록 구성된다.

이 예에서, CPU(62)는 오실레이터(13)로부터 출력되는 클록 신호(CLK1) 및 마이크로컴퓨터(2)로부터 출력되는 클록 신호(CLK2)를 수신할 수 있다. 이후, CPU(62)는 클록 신호(CLK1)를 클록 신호(CLK2)와 비교하고, 이들 클록 신호들의 주파수들 사이의 편차를 검출하고, 검출 결과에 기초하여 제어 신호(CON)를 출력한다. 오실레이터(13)는 수신된 제어 신호(CON)에 따라 적절한 경우 클록 신호(CLK1)의 주파수를 조정한다.

이 예에서, 검출기들(12_0-12_n) 및 신호 프로세서(8A)는 서로 물리적으로 분리된다. 그러나, 검출기들(12_0-12_n) 및 신호 프로세서(8A)가 전술된 실시예들에 따른 센서에 대응하는 센서(8)를 필수적으로 구성한다는 것이 이해될 수 있다. 다시 말해, 검출기는 신호 프로세서의 외부 컴포넌트로서 제공될 수 있다. 검출기들을 신호 프로세서로부터 물리적으로 분리함으로써, 검출기는 다수의 검출기 중에서 선택될 수 있거나 또는 하나의 검출기가 응용예에 따라 또다른 검출기로 대체될 수 있고, 이에 의해 검출 시스템의 구성의 유연성이 개선될 수 있다.

다음으로, 검출 시스템(600)의 수정된 예가 설명될 것이다. 도 17은 제6 실시예에 따른 검출 시스템(600)의 수정된 예인 검출 시스템(601)의 구성을 개략적으로 도시하는 도면이다. 검출 시스템(601)은 검출 시스템(600)의 MCU(8A)가 신호 프로세서의 한 형태인 MCU(9A)로 대체되는 구성을 포함한다.

MCU(9A)는, MCU(8A)에 제공되는 컴포넌트들 외에도, 통신 유닛(71), 직접 메모리 액세스 제어기(DMAC)(72), 판독 전용 메모리(ROM)(73) 및 타이머(74)를 더 포함한다.

통신 유닛(71)은 버스(61)에 접속되며, 전술된 통신 유닛(11)의 기능과 유사한 기능을 포함한다.

DMAC(72)는 CPU를 통해 제공되는 데이터 전달을 수행할 수 있고, 예를 들어, 메모리(15)로부터 CPU(62) 대신 통신 유닛(71)으로의 데이터 전달을 수행할 수 있다. 따라서, CPU(62)에 의해 수행되는 데이터 전달의 부하를 감소시키는 것이 가능하다. DMAC에 의해 수행되는 데이터 전달은 이 예에 제한되지 않는다.

ROM(73)은, 예를 들어, CPU(62)에서의 프로세싱을 정의하는 프로그램 및 프로세싱을 위해 사용되는 파라미터들을 저장하고, CPU(62)는 필요한 경우 ROM(62)으로부터 프로그램 또는 파라미터를 판독할 수 있다.

타이머(74)는 버스(61)를 통해 오실레이터(13)로부터 출력되는 클록 신호(CLK1)를 수신한다. 또한, 타이머(74)는 통신 유닛(71) 및 버스(61)를 통해 마이크로컴퓨터(2)로부터 출력되는 클록 신호(CLK2)를 수신한다. 타이머(74)는 타이머 기능에 의해 클록 신호들(CLK1 및 CLK2)의 펄스폭들 및 주파수들을 검출할 수 있다. 따라서, 타이머(74)는 클록 신호(CLK2)의 주파수에 대해 클록 신호(CLK1)의 주파수의 편차를 검출한다. CPU(62)는 버스(61)를 통해 타이머(74)에 의해 검출되는 클록 신호(CLK1)의 주파수의 편차를 나타내는 데이터(DET)를 수신하고, 데이터(DET)에 따라 오실레이터(13)에 제어 신호(CON)를 출력하고, 이에 의해 클록 신호(CLK2)의 주파수에 대해 클록 신호(CLK1)의 주파수를 동기화하는 것이 가능하다.

검출 시스템(601)의 다른 구성들 및 동작들이 검출 시스템(400)의 구성들 및 동작들과 유사하기 때문에, 그 기재들은 생략될 것이다.

이 예에서, 검출기들(12_0-12_n) 및 신호 프로세서(9A)는 서로 물리적으로 분리된다. 그러나, 검출기들(12_0-12_n) 및 신호 프로세서(9A)가 전술된 실시예들에 따른 센서에 대응하는 센서(9)를 필수적으로 구성한다는 것이 이해될 수 있다. 다시 말해, 검출기는 신호 프로세서의 외부 컴포넌트로서 제공될 수 있다. 검출기들을 신호 프로세서로부터 물리적으로 분리함으로써, 검출기는 다수의 검출기 중에서 선택될 수 있거나, 또는 하나의 검출기가 응용예에 따라 또다른 검출기로 대체될 수 있고, 이에 의해 검출 시스템의 구성의 유연성이 개선될 수 있다.

이 구성에 따르면, 전자 회로로 구성되는 주파수 보정기(16) 대신, CPU 또는 마이크로컴퓨터에 의한 계산 프로세싱이 적용되며, 이에 의해, 제1 내지 제5 실시예들과 유사하게, 클록 신호(CLK2)의 주파수에 대해 클록 신호(CLK1)의 주파수를 동기화하는 것이 가능하다.

제4 실시예와 유사하게 이 구성에서도, 멀티플렉서로부터 출력될 신호들을 스위칭하는데 요구되는 시간 또는 멀티플렉서 자체에서 발생하는 신호 지연 등이 지연 시간으로서 추가로 더해져 샘플링 시간(Ts)을 계산할 수 있다는 것은 말할 필요도 없다. 또한, 제5 실시예와 유사하게, 오실레이터(13)에 의해 참조되는 기준 클록(CLKR)은 신호 프로세서의 외부에 제공되는 오실레이터에 의해 오실레이터(13)에 제공될 수 있다.

또한, 검출 시스템(401)과 유사하게, 검출기들(12_0-12_n)에 대응하는 A/D 컨버터들(14_0-14_n)이 A/D 컨버터(14) 및 멀티플렉서(17) 대신 MCU들(8A 및 9A) 내에도 제공될 수 있다는 것은 말할 필요도 없다.

다른 실시예들

본 개시내용이 위에서 언급된 실시예들에 제한되지 않으며, 본 개시내용의 사상으로부터 벗어나지 않고 적절한 경우 변경될 수 있다는 것에 유의한다. 센서가, 그것이 제1 내지 제3 실시예들에서 검출기들 및 신호 프로세서를 포함하는 것으로 기술되었지만, 검출 시스템의 구성은 이 예에 제한되지 않는다. 제4 내지 제6 실시예들과 유사하게, 검출기들 및 신호 프로세서가 서로 물리적으로 분리될 수 있다는 것은 말할 필요도 없다. 다시 말해, 검출기는 신호 프로세서의 외부 컴포넌트로서 제공될 수 있다. 검출기들을 신호 프로세서로부터 물리적으로 분리함으로써, 검출기는 다수의 검출기 중에서 선택될 수 있거나 또는 하나의 검출기가 응용예에 따라 또다른 검출기로 대체될 수 있으며, 이에 의해 검출 시스템의 구성의 유연성이 개선될 수 있다.

전술된 실시예들에서 데이터, 클록 신호들, 및 요청들과 같은 정보가 센서 또는 신호 프로세서와 마이크로컴퓨터 사이에서 전송되고 수신되지만, 정보의 이러한 전송 및 수신은 유선 통신 또는 무선 통신에 의해 수행될 수 있다.

직렬 데이터(SER)가 제2 실시예에서 기술되었지만, 직렬 데이터(SER)는 센서가 출력하는 샘플링 데이터(SD)의 모든 피스들에 더해지지 않을 수 있다. 직렬 데이터(SER)는 미리 결정된 횟수만큼 샘플링 데이터(SD)가 출력될 때마다 샘플링 데이터(SD)에 더해질 수 있다. 예를 들어, 이전 데이터 출력에 비해 "10"만큼 증분된 직렬 데이터(SER)는 열 번 샘플링 데이터(SD)가 출력될 때마다 더해질 수 있다. 이후, 마이크로컴퓨터(3)는 다수의 샘플링 주기의 적분을 계산된 샘플링 시간에 더하고, 이에 의해 직렬 데이터(SER)가 더해지지 않는 출력 데이터의 샘플링 시간을 계산할 수 있다.

이전 기재에서, 제2 실시예에서, 제1 실시예에 따른 클록 신호(CLK1)의 주파수의 보정뿐만 아니라 직렬 데이터(SER)에 기초한 데이터의 샘플링 시간의 계산이 기술되었다. 그러나, 샘플링 시간이 제2 실시예에 기술된 직렬 데이터(SER)에 기초하여 계산되는 구성은 제1 실시예에 따른 클록 신호(CLK1)의 주파수를 보정하는 구성의 존재를 예상하지 않는다. 즉, 제1 실시예에 따른 클록 신호(CLK1)의 주파수를 보정하는 구성의 부재는 제2 실시예에 따른 샘플링 시간을 계산하는 구성을 포함하는 검출 시스템의 달성을 저해하지 않는다.

본 발명자들에 의해 만들어진 개시내용이 실시예들에 기초하여 기술되었지만, 본 개시내용이 위에서 이미 언급된 실시예들로 제한되지 않으며 본 개시내용의 사상으로부터 벗어나지 않고 다양한 방식들로 변경될 수 있다는 것은 말할 필요도 없다.

주파수 보정기의 구성이 제1 실시예에서 도 4에 관해 기술되었지만, 이는 단지 예이다. 유사한 제어 신호가 오실레이터에 출력될 수 있는 한 적절한 경우 또다른 구성이 적용될 수 있다.

제1 및 제2 실시예들은 본 기술분야의 통상의 기술자에 의해 바람직한 경우 조합될 수 있다.

실시예들이 전술되었지만, 전술된 검출 시스템, 센서, 마이크로컴퓨터, 및 검출 시스템을 보정하는 방법은 다음과 같이 기술될 수 있다.

(보충 주석 1) 검출 시스템으로서, 이 검출 시스템은: 검출 결과를 나타내는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 디지털 신호인 샘플링 데이터를 출력할 수 있도록 구성되는 센서 ― 아날로그 시스템은 제1 클록 신호에 기초하여 샘플링됨 ― ; 및 제2 클록 신호를 생성하여 제2 클록 신호를 센서에 출력하고, 센서로부터 샘플링 데이터를 판독하도록 구성되는 마이크로컴퓨터를 포함하고, 센서는 제2 클록 신호에 기초하여 제1 클록 신호의 주파수를 보정한다.

(보충 주석 2) 보충 주석 1에 따른 검출 시스템으로서, 센서는: 마이크로컴퓨터와 데이터 통신을 수행하도록 구성되는 제1 입력/출력 유닛(제1 입력/출력 인터페이스); 검출 결과를 아날로그 신호로서 출력하도록 구성되는 검출기; 공급되는 제어 신호에 기초하여 그 주파수가 보정된 제1 클록 신호를 출력하도록 구성되는 오실레이터; 제1 입력/출력 인터페이스를 통해 마이크로컴퓨터로부터 수신되는 제2 클록 신호에 기초하여 제어 신호를 출력하도록 구성되는 주파수 보정기; 제1 클록 신호에 기초하여 아날로그 신호를 샘플링하고, 샘플링된 아날로그 신호에 대해 아날로그/디지털 전환을 수행하고, 샘플링 데이터를 출력하도록 구성되는 아날로그/디지털 컨버터; 및 샘플링 데이터를 저장하도록 구성되는 메모리를 포함하고, 마이크로컴퓨터는: 제2 클록 신호를 생성하도록 구성되는 클록 신호 생성기; 및 센서와 데이터 통신을 수행하도록 구성되는 제2 입력/출력 유닛(제2 입력/출력 인터페이스)을 포함한다.

(보충 주석 3) 보충 주석 2에 따른 검출 시스템으로서, 마이크로컴퓨터는 메모리로부터 샘플링 데이터를 판독할 때 제2 클록 신호를 출력한다.

(보충 주석 4) 보충 주석 2에 따른 검출 시스템으로서, 주파수 보정기는: 제2 클록 신호의 주파수를 분할하도록 구성되는 주파수 분할기; 제1 클록 신호의 주파수를 나타내는 제1 신호를 출력하도록 구성되는 제1 주파수/전압 컨버터; 주파수 분할기에 의해 분할되는 신호의 주파수를 나타내는 제2 신호를 출력하도록 구성되는 제2 주파수/전압 컨버터; 제1 신호와 제2 신호 사이의 차동 전압을 나타내는 신호를 출력하도록 구성되는 차동 증폭기; 제2 신호를 미리 결정된 값을 가지는 신호와 비교하고, 비교 결과를 나타내는 스위치 신호를 출력하도록 구성되는 비교기; 스위치 신호에 따라 차동 증폭기로부터 출력되는 신호의 전압을 유지하도록 구성되는 전압 유지 회로; 스위치 신호에 따라 차동 증폭기의 출력 및 전압 유지 회로의 출력 중 하나와 오실레이터를 접속시키도록 구성되는 스위치를 포함하고, 오실레이터는 차동 증폭기의 출력에 접속되며 이는 차동 증폭기로부터 출력되는 신호의 전압이 제어 신호로서 오실레이터에 입력되도록 하고, 오실레이터는 전압 유지 회로의 출력에 접속되며 이는 전압 유지 회로에 의해 유지되는 전압이 제어 신호로서 오실레이터에 입력되게 한다.

(보충 주석 5) 보충 주석 4에 따른 검출 시스템으로서, 스위치는 제2 클록 신호가 마이크로컴퓨터로부터 입력될 때 오실레이터와 차동 증폭기의 출력을 접속시키고, 스위치는 제2 클록 신호가 마이크로컴퓨터로부터 입력되지 않을 때 오실레이터와 전압 유지 회로의 출력을 접속시킨다.

(보충 주석 6) 보충 주석 2에 따른 검출 시스템으로서, 마이크로컴퓨터는 센서에 리셋 신호를 출력할 수 있고, 메모리는 마이크로컴퓨터로부터의 판독 요청에 따라 리셋 신호가 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 수신된 이후 데이터의 샘플링 횟수를 나타내는 직렬 데이터를 출력하고, 마이크로컴퓨터는 리셋 신호가 출력된 기준 시간, 센서 내의 샘플링 주기, 및 수신되는 직렬 데이터에 기초하여 수신되는 샘플링 데이터의 샘플링 시간을 계산하도록 구성되는 연산 회로를 더 포함한다.

(보충 주석 7) 보충 주석 6에 따른 검출 시스템으로서, 연산 회로는 수신되는 직렬 데이터의 값을 샘플링 주기와 곱함으로써 획득되는 값을 기준 시간에 더하여 샘플링 시간을 계산한다.

(보충 주석 8) 보충 주석 7에 따른 검출 시스템으로서, 연산 회로는 연산 회로가 리셋 신호를 출력할 때부터 직렬 데이터가 리셋될 때까지의 지연 시간을 추가로 더하여 샘플링 시간을 계산한다.

(보충 주석 9) 보충 주석 7에 따른 검출 시스템으로서, 연산 회로는 제1 클록 신호에 기초하여 아날로그 신호를 샘플링 데이터로 전환하는데 요구되는 지연 시간을 추가로 더하여 샘플링 시간을 계산한다.

(보충 주석 10) 보충 주석 6에 따른 검출 시스템으로서, 직렬 데이터는 마이크로컴퓨터로부터 판독이 요청될 때마다 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 출력된다.

(보충 주석 11) 보충 주석 6에 따른 검출 시스템으로서, 직렬 데이터는 미리 결정된 횟수만큼 마이크로컴퓨터로부터 판독이 요청될 때마다 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 출력된다.

(보충 주석 12) 보충 주석 6에 따른 검출 시스템으로서, 복수의 센서를 포함하고, 여기서 검출 시스템은 계산된 샘플링 시간에 기초하여 동시에 복수의 센서에 의해 샘플링되는 샘플링 데이터를 서로 연관시킨다.

(보충 주석 13) 검출 결과를 나타내는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 디지털 신호인 샘플링 데이터를 출력할 수 있도록 구성되는 센서로서, 아날로그 신호는 제1 클록 신호에 기초하여 샘플링되고, 센서는 마이크로컴퓨터에 의해 생성되는 제2 클록 신호에 기초하여 제1 클록 신호의 주파수를 보정하고, 샘플링 데이터는 마이크로컴퓨터에 의해 판독된다.

(보충 주석 14) 보충 주석 13에 따른 센서로서, 이 센서는: 마이크로컴퓨터와 데이터 통신을 수행하도록 구성되는 제1 입력/출력 인터페이스; 검출 결과를 아날로그 신호로서 출력하도록 구성되는 검출기; 공급되는 제어 신호에 기초하여 그 주파수가 보정된 제1 클록 신호를 출력하도록 구성되는 오실레이터; 제1 입력/출력 인터페이스를 통해 마이크로컴퓨터로부터 수신되는 제2 클록 신호에 기초하여 제어 신호를 출력하도록 구성되는 주파수 보정기; 제1 클록 신호에 기초하여 아날로그 신호를 샘플링하고, 샘플링된 아날로그 신호에 대해 아날로그/디지털 전환을 수행하고 샘플링 데이터를 출력하도록 구성되는 아날로그/디지털 컨버터; 및 샘플링 데이터를 저장하도록 구성되는 메모리를 포함한다.

(보충 주석 15) 보충 주석 14에 따른 센서로서, 마이크로컴퓨터는 제2 클록 신호를 생성하도록 구성되는 클록 신호 생성기 및 센서와의 데이터 통신을 수행하도록 구성되는 제2 입력/출력 인터페이스를 포함한다.

(보충 주석 16) 보충 주석 14에 따른 센서로서, 마이크로컴퓨터는 메모리로부터 샘플링 데이터를 판독할 때 제2 클록 신호를 출력한다.

(보충 주석 17) 보충 주석 14에 따른 센서로서, 주파수 보정기는: 제2 클록 신호의 주파수를 분할하도록 구성되는 주파수 분할기; 제1 클록 신호의 주파수를 나타내는 제1 신호를 출력하도록 구성되는 제1 주파수/전압 컨버터; 주파수 분할기에 의해 분할되는 신호의 주파수를 나타내는 제2 신호를 출력하도록 구성되는 제2 주파수/전압 컨버터; 제1 신호와 제2 신호 사이의 차동 전압을 나타내는 신호를 출력하도록 구성되는 차동 증폭기; 제2 신호를 미리 결정된 값을 가지는 신호와 비교하고, 비교 결과를 나타내는 스위치 신호를 출력하도록 구성되는 비교기; 스위치 신호에 따라 차동 증폭기로부터 출력되는 신호의 전압을 유지하도록 구성되는 전압 유지 회로; 및 스위치 신호에 따라 차동 증폭기의 출력 및 전압 유지 회로의 출력 중 하나와 오실레이터를 접속시키도록 구성되는 스위치를 포함하고, 오실레이터는 차동 증폭기의 출력에 접속되며 이는 차동 증폭기로부터 출력되는 신호의 전압이 제어 신호로서 오실레이터에 입력되도록 하고, 오실레이터는 전압 유지 회로의 출력에 접속되며 이는 전압 유지 회로에 의해 유지되는 전압이 제어 신호로서 오실레이터에 입력되게 한다.

(보충 주석 18) 보충 주석 17에 따른 센서로서, 스위치는 제2 클록 신호가 마이크로컴퓨터로부터 입력될 때 오실레이터와 차동 증폭기의 출력을 접속시키고, 스위치는 제2 클록 신호가 마이크로컴퓨터로부터 입력되지 않을 때 오실레이터와 전압 유지 회로의 출력을 접속시킨다.

(보충 주석 19) 보충 주석 14에 따른 센서로서, 마이크로컴퓨터는 센서에 리셋 신호를 출력할 수 있고, 메모리는 마이크로컴퓨터로부터의 판독 요청에 따라 리셋 신호가 대응하는 샘플링 데이터와 함께 마이크로컴퓨터로부터 수신된 이후 데이터의 샘플링 횟수를 나타내는 직렬 데이터를 출력하고, 마이크로컴퓨터는 리셋 신호가 출력되었을 때의 기준 시간, 센서에서의 샘플링 주기, 및 수신되는 직렬 데이터에 기초하여 수신되는 샘플링 데이터의 샘플링 시간을 계산하도록 구성되는 연산 회로를 더 포함한다.

(보충 주석 20) 보충 주석 19에 따른 센서로서, 연산 회로는 수신되는 직렬 데이터의 값을 샘플링 주기와 곱함으로써 획득되는 값을 기준 시간에 더하여 샘플링 시간을 계산한다.

(보충 주석 21) 보충 주석 20에 따른 센서로서, 연산 회로는 연산 회로가 리셋 신호를 출력할 때부터 직렬 데이터가 리셋될 때까지의 지연 시간을 추가로 더하여 샘플링 시간을 계산한다.

(보충 주석 22) 보충 주석 20에 따른 센서로서, 연산 회로는 제1 클록 신호에 기초하여 아날로그 신호를 샘플링 데이터로 전환하는데 요구되는 지연 시간을 추가로 더하여 샘플링 시간을 계산한다.

(보충 주석 23) 보충 주석 19에 따른 센서로서, 직렬 데이터는 마이크로컴퓨터로부터 판독이 요청될 때마다 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 출력된다.

(보충 주석 24) 보충 주석 19에 따른 센서로서, 직렬 데이터는 미리 결정된 횟수만큼 마이크로컴퓨터로부터 판독이 요청될 때마다 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 출력된다.

(보충 주석 25) 보충 주석 19에 따른 센서로서, 센서는 계산된 샘플링 시간에 기초하여 동시에 복수의 센서에 의해 샘플링되는 샘플링 데이터를 서로 연관시킨다.

(보충 주석 26) 제2 클록 신호를 생성하여 제2 클록 신호를 샘플링 데이터를 출력할 수 있도록 구성되는 센서에 출력하도록 구성되는 마이크로컴퓨터로서, 샘플링 데이터는 검출 결과를 나타내는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 디지털 신호이고, 아날로그 신호는 제1 클록 신호에 기초하여 샘플링되고, 마이크로컴퓨터는 센서로부터 샘플링 데이터를 판독할 수 있도록 추가로 구성되고, 제1 클록 신호의 주파수는 제2 클록 신호에 기초하여 센서에 의해 보정된다.

(보충 주석 27) 보충 주석 26에 따른 마이크로컴퓨터로서, 마이크로컴퓨터는: 제2 클록 신호를 생성하도록 구성되는 클록 신호 생성기; 및 센서와 데이터 통신을 수행하도록 구성되는 제2 입력/출력 인터페이스를 포함한다.

(보충 주석 28) 보충 주석 26에 따른 마이크로컴퓨터로서, 센서는: 마이크로컴퓨터와 데이터 통신을 수행하도록 구성되는 제1 입력/출력 인터페이스; 검출 결과를 아날로그 신호로서 출력하도록 구성되는 검출기; 공급되는 제어 신호에 기초하여 그 주파수가 보정된 제1 클록 신호를 출력하도록 구성되는 오실레이터; 제1 입력/출력 인터페이스를 통해 마이크로컴퓨터로부터 수신되는 제2 클록 신호에 기초하여 제어 신호를 출력하도록 구성되는 주파수 보정기; 제1 클록 신호에 기초하여 아날로그 신호를 샘플링하고, 샘플링된 아날로그 신호에 대해 아날로그/디지털 전환을 수행하고, 샘플링 데이터를 출력하도록 구성되는 아날로그/디지털 컨버터; 및 샘플링 데이터를 저장하도록 구성되는 메모리를 포함한다.

(보충 주석 29) 보충 주석 28에 따른 마이크로컴퓨터로서, 마이크로컴퓨터는 메모리로부터 샘플링 데이터를 판독할 때 제2 클록 신호를 출력한다.

(보충 주석 30) 보충 주석 28에 따른 마이크로컴퓨터로서, 주파수 보정기는: 제2 클록 신호의 주파수를 분할하도록 구성되는 주파수 분할기; 제1 클록 신호의 주파수를 나타내는 제1 신호를 출력하도록 구성되는 제1 주파수/전압 컨버터; 주파수 분할기에 의해 분할되는 신호의 주파수를 나타내는 제2 신호를 출력하도록 구성되는 제2 주파수/전압 컨버터; 제1 신호와 제2 신호 사이의 차동 전압을 나타내는 신호를 출력하도록 구성되는 차동 증폭기; 제2 신호를 미리 결정된 값을 가지는 신호와 비교하고 비교 결과를 나타내는 스위치 신호를 출력하도록 구성되는 비교기; 스위치 신호에 따라 차동 증폭기로부터 출력되는 신호의 전압을 유지하도록 구성되는 전압 유지 회로; 및 스위치 신호에 따라 차동 증폭기의 출력 및 전압 유지 회로의 출력 중 하나와 오실레이터를 접속시키도록 구성되는 스위치를 포함하고, 오실레이터는 차동 증폭기의 출력에 접속되며 이는 차동 증폭기로부터 출력되는 신호의 전압이 제어 신호로서 오실레이터에 입력되도록 하고, 오실레이터는 전압 유지 회로의 출력에 접속되며 이는 전압 유지 회로에 의해 유지되는 전압이 제어 신호로서 오실레이터에 입력되게 한다.

(보충 주석 31) 보충 주석 30에 따른 마이크로컴퓨터로서, 스위치는 제2 클록 신호가 마이크로컴퓨터로부터 입력될 때 오실레이터와 차동 증폭기의 출력을 접속시키고, 스위치는 제2 클록 신호가 마이크로컴퓨터로부터 입력되지 않을 때 오실레이터와 전압 유지 회로의 출력을 접속시킨다.

(보충 주석 32) 보충 주석 28에 따른 마이크로컴퓨터로서, 마이크로컴퓨터는 센서에 리셋 신호를 출력할 수 있고, 메모리는 마이크로컴퓨터로부터의 판독 요청에 따라 리셋 신호가 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 수신된 이후 데이터의 샘플링 횟수를 나타내는 직렬 데이터를 출력하고, 마이크로컴퓨터는 리셋 신호가 출력된 기준 시간, 센서에서의 샘플링 주기, 및 수신된 직렬 데이터에 기초하여 수신된 샘플링 데이터의 샘플링 시간을 계산하도록 구성되는 연산 회로를 더 포함한다.

(보충 주석 33) 보충 주석 32에 따른 마이크로컴퓨터로서, 연산 회로는 수신된 직렬 데이터의 값을 샘플링 주기와 곱함으로써 획득되는 값을 기준 시간에 더하여 샘플링 시간을 계산한다.

(보충 주석 34) 보충 주석 33에 따른 마이크로컴퓨터로서, 연산 회로는 연산 회로가 리셋 신호를 출력할 때부터 직렬 데이터가 리셋될 때까지의 지연 시간을 추가로 더하여 샘플링 시간을 계산한다.

(보충 주석 35) 보충 주석 33에 따른 마이크로컴퓨터로서, 연산 회로는 제1 클록 신호에 기초하여 아날로그 신호를 샘플링 데이터로 전환하는데 요구되는 지연 시간을 추가로 더하여 샘플링 시간을 계산한다.

(보충 주석 36) 보충 주석 32에 따른 마이크로컴퓨터로서, 직렬 데이터는 마이크로컴퓨터로부터 판독이 요청될 때마다 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 출력된다.

(보충 주석 37) 보충 주석 32에 따른 마이크로컴퓨터로서, 직렬 데이터는 미리 결정된 횟수만큼 마이크로컴퓨터로부터 판독이 요청될 때마다 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 출력된다.

(보충 주석 38) 보충 주석 32에 따른 마이크로컴퓨터로서, 복수의 센서를 포함하고, 마이크로컴퓨터는 계산된 샘플링 시간에 기초하여 동시에 복수의 센서에 의해 샘플링되는 샘플링 데이터를 서로 연관시킨다.

(보충 주석 39) 보충 주석 28에 따른 마이크로컴퓨터로서, 마이크로컴퓨터는 센서로부터 샘플링 데이터를 판독할 때 제2 클록 신호를 출력한다.

(보충 주석 40) 보충 주석 28에 따른 마이크로컴퓨터로서, 마이크로컴퓨터는 리셋 신호를 센서에 출력할 수 있고, 센서는 마이크로컴퓨터로부터의 판독 요청에 따라 리셋 신호가 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 수신된 이후 데이터의 샘플링 횟수를 나타내는 직렬 데이터를 출력하고, 마이크로컴퓨터는 리셋 신호가 출력되는 기준 시간, 센서에서의 샘플링 주기 및 수신된 직렬 데이터에 기초하여 수신된 샘플링 데이터의 샘플링 시간을 계산하도록 구성되는 연산 회로를 더 포함한다.

(보충 주석 41) 검출 시스템을 보정하는 방법으로서, 이 방법은: 제2 클록 신호를 생성하는 단계; 센서로부터 샘플링 데이터를 판독하는 마이크로컴퓨터로부터, 검출 결과를 나타내는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 디지털 신호인 샘플링 데이터를 출력할 수 있도록 구성되는 센서로 제2 클록 신호를 출력하는 단계 ― 아날로그 신호는 제1 클록 신호에 기초하여 샘플링됨 ― , 및 제2 클록 신호에 기초하여 센서가 제1 클록 신호의 주파수를 보정하도록 하는 단계를 포함한다.

(보충 주석 42) 보충 주석 41에 따른 검출 시스템을 보정하는 방법으로서, 센서는: 마이크로컴퓨터와 데이터 통신을 수행하도록 구성되는 제1 입력/출력 인터페이스; 검출 결과를 아날로그 신호로서 출력하도록 구성되는 검출기; 공급되는 제어 신호에 기초하여 그 주파수가 보정된 제1 클록 신호를 출력하도록 구성되는 오실레이터; 제1 입력/출력 인터페이스를 통해 마이크로컴퓨터로부터 수신되는 제2 클록 신호에 기초하여 제어 신호를 출력하도록 구성되는 주파수 보정기; 제1 클록 신호에 기초하여 아날로그 신호를 샘플링하고, 샘플링된 아날로그 신호에 대해 아날로그/디지털 전환을 수행하고, 샘플링 데이터를 출력하도록 구성되는 아날로그/디지털 컨버터; 및 샘플링 데이터를 저장하도록 구성되는 메모리를 포함하고, 마이크로컴퓨터는 제2 클록 신호를 생성하도록 구성되는 클록 신호 생성기 및 센서와 데이터 통신을 수행하도록 구성되는 제2 입력/출력 인터페이스를 포함한다.

(보충 주석 43) 보충 주석 42에 따른 검출 시스템을 보정하는 방법으로서, 마이크로컴퓨터가 메모리로부터 샘플링 데이터를 판독할 때 제2 클록 신호를 출력하게 하는 것을 포함한다.

(보충 주석 44) 보충 주석 42에 따른 검출 시스템을 보정하는 방법으로서, 주파수 보정기는: 제2 클록 신호의 주파수를 분할하도록 구성되는 주파수 분할기; 제1 클록 신호의 주파수를 나타내는 제1 신호를 출력하도록 구성되는 제1 주파수/전압 컨버터; 주파수 분할기에 의해 분할되는 신호의 주파수를 나타내는 제2 신호를 출력하도록 구성되는 제2 주파수/전압 컨버터; 제1 신호와 제2 신호 사이의 차동 전압을 나타내는 신호를 출력하도록 구성되는 차동 증폭기; 제2 신호를 미리 결정된 값을 가지는 신호와 비교하고 비교의 결과를 나타내는 스위치 신호를 출력하도록 구성되는 비교기; 스위치 신호에 따라 차동 증폭기로부터 출력되는 신호의 전압을 유지하도록 구성되는 전압 유지 회로; 및 스위치 신호에 따라 차동 증폭기의 출력 및 전압 유지 회로의 출력 중 하나와 오실레이터를 접속시키도록 구성되는 스위치를 포함하고, 오실레이터는 차동 증폭기의 출력에 접속되며 이는 차동 증폭기로부터 출력되는 신호의 전압이 제어 신호로서 오실레이터에 출력되도록 하고, 오실레이터는 전압 유지 회로의 출력에 접속되며 이는 전압 유지 회로에 의해 유지되는 전압이 제어 신호로서 오실레이터에 입력되게 한다.

(보충 주석 45) 보충 주석 44에 따른 검출 시스템을 보정하는 방법으로서, 제2 클록 신호가 마이크로컴퓨터로부터 입력될 때 스위치가 오실레이터와 차동 증폭기의 출력을 접속시키도록 하는 것, 및 제2 클록 신호가 마이크로컴퓨터로부터 입력되지 않을 때 스위치가 오실레이터와 전압 유지 회로의 출력을 접속시키도록 하는 것을 포함한다.

(보충 주석 46) 보충 주석 44에 따른 검출 시스템을 보정하는 방법으로서, 마이크로컴퓨터는 리셋 신호를 센서에 출력할 수 있고, 방법은 메모리가 마이크로컴퓨터로부터의 판독 요청에 따라 리셋 신호가 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 수신된 이후 데이터의 샘플링 횟수를 나타내는 직렬 데이터를 출력하도록 하고, 방법은 마이크로컴퓨터가 리셋 신호가 출력된 기준 시간, 센서에서의 샘플링 주기, 및 수신된 직렬 데이터에 기초하여 수신된 샘플링 데이터의 샘플링 시간을 계산하도록 한다.

(보충 주석 47) 보충 주석 46에 따른 검출 시스템을 보정하는 방법으로서, 수신된 직렬 데이터의 값을 샘플링 주기와 곱함으로써 획득되는 값을 기준 시간에 더하여 샘플링 시간을 계산하는 것을 포함한다.

(보충 주석 48) 보충 주석 47에 따른 검출 시스템을 보정하는 방법으로서, 리셋 신호가 출력될 때부터 직렬 데이터가 리셋될 때까지의 지연 시간을 추가로 더하여 샘플링 시간을 계산하는 것을 포함한다.

(보충 주석 49) 보충 주석 47에 따른 검출 시스템을 보정하는 방법으로서, 제1 클록 신호에 기초하여 아날로그 신호를 샘플링 데이터로 전환하는데 요구되는 지연 시간을 추가로 더하여 샘플링 시간을 계산하는 것을 포함한다.

(보충 주석 50) 보충 주석 46에 따른 검출 시스템을 보정하는 방법으로서, 마이크로컴퓨터로부터 판독이 요청될 때마다 직렬 데이터가 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 출력된다.

(보충 주석 51) 보충 주석 46에 따른 검출 시스템을 보정하는 방법으로서, 미리 결정된 횟수만큼 마이크로컴퓨터로부터 판독이 요청될 때마다 직렬 데이터가 대응하는 샘플링 데이터와 함께 마이크로컴퓨터에 출력된다.

(보충 주석 52) 보충 주석 46에 따른 검출 시스템을 보정하는 방법으로서, 복수의 센서가 제공되고 동시에 복수의 센서에 의해 샘플링되는 샘플링 데이터는 계산된 샘플링 시간에 기초하여 서로 연관된다.

발명이 몇몇 실시예의 견지에서 기술되었지만, 본 기술분야의 통상의 기술자는, 발명이 첨부된 청구항들의 사상 및 범위 내에서 다양한 수정들을 가지고 구현될 수 있으며 발명이 전술된 예들로 제한되지 않음을 인지할 것이다.

또한, 청구항들의 범위는 전술된 실시예들에 의해 제한되지 않는다.

또한, 출원인의 의도가 모든 청구항 엘리먼트들의 등가물들을, 심사 중 추후 보정되더라도, 포함한다는 것에 유의한다.

Claims (20)

1. 검출 시스템으로서,
   검출 결과는 나타내는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 디지털 신호인 샘플링 데이터를 출력할 수 있도록 구성되는 센서 ― 상기 아날로그 신호는 제1 클록 신호에 기초하여 샘플링됨 ― ; 및
   제2 클록 신호를 생성하여 상기 센서에 상기 제2 클록 신호를 출력하고, 상기 센서로부터 상기 샘플링 데이터를 판독하도록 구성되는 마이크로컴퓨터
   를 포함하고, 상기 센서는 상기 제2 클록 신호에 기초하여 상기 제1 클록 신호의 주파수를 보정하는 검출 시스템.
2. 제1항에 있어서, 상기 센서는:
   상기 마이크로컴퓨터와의 데이터 통신을 수행하도록 구성되는 제1 입력/출력 인터페이스;
   상기 아날로그 신호로서 상기 검출의 결과를 출력하도록 구성되는 검출기;
   공급되는 제어 신호에 기초하여 주파수가 보정된 제1 클록 신호를 출력하도록 구성되는 오실레이터;
   상기 제1 입력/출력 인터페이스를 통해 상기 마이크로컴퓨터로부터 수신되는 상기 제2 클록 신호에 기초하여 상기 제어 신호를 출력하도록 구성되는 주파수 보정기(frequency corrector);
   상기 제1 클록 신호에 기초하여 상기 아날로그 신호를 샘플링하고, 상기 샘플링되는 아날로그 신호에 대해 아날로그/디지털 전환을 수행하고, 상기 샘플링 데이터를 출력하도록 구성되는 아날로그/디지털 컨버터(analog/digital converter); 및
   상기 샘플링 데이터를 저장하도록 구성되는 메모리
   를 포함하고, 상기 마이크로컴퓨터는:
   상기 제2 클록 신호를 생성하도록 구성되는 클록 신호 생성기; 및
   상기 센서와의 데이터 통신을 수행하도록 구성되는 제2 입력/출력 인터페이스
   를 포함하는 검출 시스템.
3. 제2항에 있어서, 상기 마이크로컴퓨터는 상기 메모리로부터 상기 샘플링 데이터를 판독할 때 상기 제2 클록 신호를 출력하는 검출 시스템.
4. 제2항에 있어서, 상기 주파수 보정기는:
   상기 제2 클록 신호의 주파수를 분할하도록 구성되는 주파수 분할기(frequency divider);
   상기 제1 클록 신호의 주파수를 나타내는 제1 신호를 출력하도록 구성되는 제1 주파수/전압 컨버터;
   상기 주파수 분할기에 의해 분할되는 신호의 주파수를 나타내는 제2 신호를 출력하도록 구성되는 제2 주파수/전압 컨버터;
   상기 제1 신호와 상기 제2 신호 사이의 차동 전압(differential voltage)을 나타내는 신호를 출력하도록 구성되는 차동 증폭기(differential amplifier);
   상기 제2 신호를 미리 결정된 값을 가지는 신호와 비교하고, 상기 비교의 결과를 나타내는 스위치 신호를 출력하도록 구성되는 비교기;
   상기 스위치 신호에 따라 상기 차동 증폭기로부터 출력되는 신호의 전압을 유지(hold)하도록 구성되는 전압 유지 회로(voltage holding circuit); 및
   상기 스위치 신호에 따라 상기 차동 증폭기의 출력 및 상기 전압 유지 회로의 출력 중 하나와 상기 오실레이터를 접속시키도록 구성되는 스위치
   를 포함하고,
   상기 오실레이터는 상기 차동 증폭기의 출력에 접속되며, 이는 상기 차동 증폭기로부터 출력되는 신호의 전압이 상기 오실레이터에 상기 제어 신호로서 입력되게 하고,
   상기 오실레이터는 상기 전압 유지 회로의 출력에 접속되며, 이는 상기 전압 유지 회로에 의해 유지되는 전압이 상기 오실레이터에 상기 제어 신호로서 입력되게 하는 검출 시스템.
5. 제4항에 있어서,
   상기 스위치는 상기 제2 클록 신호가 상기 마이크로컴퓨터로부터 입력될 때 상기 오실레이터와 상기 차동 증폭기의 출력을 접속시키고,
   상기 스위치는 상기 제2 클록 신호가 상기 마이크로컴퓨터로부터 입력되지 않을 때 상기 오실레이터와 상기 전압 유지 회로의 출력을 접속시키는 검출 시스템.
6. 제2항에 있어서,
   상기 마이크로컴퓨터는 상기 센서에 리셋 신호를 출력할 수 있고,
   상기 메모리는 상기 리셋 신호가 상기 마이크로컴퓨터로부터의 판독 요청에 따라 대응하는 샘플링 데이터와 함께 상기 마이크로컴퓨터에 수신된 이후에 상기 데이터의 샘플링 횟수를 나타내는 직렬 데이터를 출력하고,
   상기 마이크로컴퓨터는 상기 리셋 신호가 출력되었을 때의 기준 시간, 상기 센서에서의 샘플링 주기, 및 상기 수신되는 직렬 데이터에 기초하여 상기 수신되는 샘플링 데이터의 샘플링 시간을 계산하도록 구성되는 연산 회로를 더 포함하는 검출 시스템.
7. 제6항에 있어서, 상기 연산 회로는 상기 수신되는 직렬 데이터의 값을 상기 샘플링 주기로 곱함으로써 획득되는 값을 상기 기준 시간에 더하여 상기 샘플링 시간을 계산하는 검출 시스템.
8. 제7항에 있어서, 상기 연산 회로는 상기 연산 회로가 상기 리셋 신호를 출력할 때로부터 상기 직렬 데이터가 리셋될 때까지의 지연 시간을 추가로 더하여 상기 샘플링 시간을 계산하는 검출 시스템.
9. 제7항에 있어서, 상기 연산 회로는 상기 제1 클록 신호에 기초하여 상기 아날로그 신호를 상기 샘플링 데이터로 전환하는데 요구되는 지연 시간을 추가로 더하여 상기 샘플링 시간을 계산하는 검출 시스템.
10. 제6항에 있어서, 상기 직렬 데이터는 상기 마이크로컴퓨터로부터 판독이 요청될 때마다 대응하는 샘플링 데이터와 함께 상기 마이크로컴퓨터에 출력되는 검출 시스템.
11. 제6항에 있어서, 상기 직렬 데이터는 미리 결정된 횟수만큼 상기 마이크로컴퓨터로부터 판독이 요청될 때마다 대응하는 샘플링 데이터와 함께 상기 마이크로컴퓨터에 출력되는 검출 시스템.
12. 제6항에 있어서, 복수의 센서를 포함하고, 상기 검출 시스템은 상기 계산된 샘플링 시간에 기초하여 동시에 상기 복수의 센서에 의해 샘플링되는 샘플링 데이터를 서로 연관시키는 검출 시스템.
13. 샘플링 데이터를 출력할 수 있도록 구성되는 센서로서,
    상기 샘플링 데이터는 검출 결과를 나타내는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 디지털 신호이고, 상기 아날로그 신호는 제1 클록 신호에 기초하여 샘플링되고,
    상기 센서는 마이크로컴퓨터에 의해 생성되는 제2 클록 신호에 기초하여 상기 제1 클록 신호의 주파수를 보정하고,
    상기 샘플링 데이터는 상기 마이크로컴퓨터에 의해 판독되는 센서.
14. 제13항에 있어서,
    상기 마이크로컴퓨터와의 데이터 통신을 수행하도록 구성되는 제1 입력/출력 인터페이스;
    상기 검출의 결과를 상기 아날로그 신호로서 출력하도록 구성되는 검출기;
    공급되는 제어 신호에 기초하여 주파수가 보정된 제1 클록 신호를 출력하도록 구성되는 오실레이터;
    상기 제1 입력/출력 인터페이스를 통해 상기 마이크로컴퓨터로부터 수신되는 상기 제2 클록 신호에 기초하여 상기 제어 신호를 출력하도록 구성되는 주파수 보정기;
    상기 제1 클록 신호에 기초하여 상기 아날로그 신호를 샘플링하고, 상기 샘플링되는 아날로그 신호에 대해 아날로그/디지털 전환을 수행하고, 상기 샘플링 데이터를 출력하도록 구성되는 아날로그/디지털 컨버터; 및
    상기 샘플링 데이터를 저장하도록 구성되는 메모리
    를 포함하는 센서.
15. 제14항에 있어서, 상기 주파수 보정기는:
    상기 제2 클록 신호의 주파수를 분할하도록 구성되는 주파수 분할기;
    상기 제1 클록 신호의 주파수를 나타내는 제1 신호를 출력하도록 구성되는 제1 주파수/전압 컨버터;
    상기 주파수 분할기에 의해 분할되는 신호의 주파수를 나타내는 제2 신호를 출력하도록 구성되는 제2 주파수/전압 컨버터;
    상기 제1 신호와 상기 제2 신호 사이의 차동 전압을 나타내는 신호를 출력하도록 구성되는 차동 증폭기;
    상기 제2 신호를 미리 결정된 값을 가지는 신호와 비교하고, 상기 비교의 결과를 나타내는 스위치 신호를 출력하도록 구성되는 비교기;
    상기 스위치 신호에 따라 상기 차동 증폭기로부터 출력되는 신호의 전압을 유지하도록 구성되는 전압 유지 회로; 및
    상기 스위치 신호에 따라 상기 차동 증폭기의 출력 및 상기 전압 유지 회로의 출력 중 하나와 상기 오실레이터를 접속시키도록 구성되는 스위치
    를 포함하고,
    상기 오실레이터는 상기 차동 증폭기의 출력에 접속되며, 이는 상기 차동 증폭기로부터 출력되는 신호의 전압이 상기 오실레이터에 상기 제어 신호로서 입력되게 하고,
    상기 오실레이터는 상기 전압 유지 회로의 출력에 접속되며, 이는 상기 전압 유지 회로에 의해 유지되는 전압이 상기 오실레이터에 상기 제어 신호로서 입력되게 하는 센서.
16. 제15항에 있어서,
    상기 스위치는 상기 제2 클록 신호가 상기 마이크로컴퓨터로부터 입력될 때 상기 오실레이터와 상기 차동 증폭기의 출력을 접속시키고,
    상기 스위치는 상기 제2 클록 신호가 상기 마이크로컴퓨터로부터 입력되지 않을 때 상기 오실레이터와 상기 전압 유지 회로의 출력을 접속시키는 센서.
17. 제2 클록 신호를 생성하고, 샘플링 데이터를 출력할 수 있도록 구성되는 센서에 상기 제2 클록 신호를 출력하도록 구성되는 마이크로컴퓨터로서,
    상기 샘플링 데이터는 검출 결과를 나타내는 아날로그 신호에 대해 아날로그/디지털 전환을 수행함으로써 생성되는 디지털 신호이고, 상기 아날로그 신호는 제1 클록 신호에 기초하여 샘플링되고, 상기 마이크로컴퓨터는 상기 센서로부터 상기 샘플링 데이터를 판독할 수 있도록 추가로 구성되고,
    상기 제1 클록 신호의 주파수는 상기 제2 클록 신호에 기초하여 상기 센서에 의해 보정되는 마이크로컴퓨터.
18. 제17항에 있어서,
    상기 제2 클록 신호를 생성하도록 구성되는 클록 신호 생성기; 및
    상기 센서와의 데이터 통신을 수행하도록 구성되는 제2 입력/출력 인터페이스
    를 포함하는 마이크로컴퓨터.
19. 제18항에 있어서, 상기 마이크로컴퓨터는 상기 센서로부터 상기 샘플링 데이터를 판독할 때 상기 제2 클록 신호를 출력하는 마이크로컴퓨터.
20. 제18항에 있어서,
    상기 마이크로컴퓨터는 상기 센서에 리셋 신호를 출력할 수 있고,
    상기 센서는 상기 리셋 신호가 상기 마이크로컴퓨터로부터의 판독 요청에 따라 대응하는 샘플링 데이터와 함께 상기 마이크로컴퓨터에 수신된 이후 상기 데이터의 샘플링 횟수를 나타내는 직렬 데이터를 출력하고,
    상기 마이크로컴퓨터는 상기 리셋 신호가 출력되었을 때의 기준 시간, 상기 센서에서의 샘플링 주기, 및 상기 수신된 직렬 데이터에 기초하여 상기 수신되는 샘플링 데이터의 샘플링 시간을 계산하도록 구성되는 연산 회로를 더 포함하는 마이크로컴퓨터.

Images