JP2018200666A - 検出システム、センサ及びマイクロコンピュータ - Google Patents

Abstract

【課題】マイクロコンピュータから入力するクロック信号に基づいてセンサのクロック信号の周波数を補正すること。【解決手段】検出システム１００は、センサ１、マイクロコンピュータ２を有する。センサ１は、クロック信号ＣＬＫ１に基づいてサンプリングしたアナログ信号をアナログ／デジタル変換して生成したサンプリングデータＳＤを出力可能に構成される。マイクロコンピュータ２は、クロック信号ＣＬＫ２を生成してセンサ１に出力し、かつ、センサ１からサンプリングデータＳＤを読み出す。センサ１は、クロック信号ＣＬＫ２に基づいて、クロック信号ＣＬＫ１の周波数を補正する。【選択図】図１

Description

本発明は、検出システム、センサ及びマイクロコンピュータに関する。

近年、種々のセンサからデータを取得し、取得したデータを処理する検出システムが用いられている。このような例として、複数のセンサで取得したデータを処理するセンサシステムが提案されている（特許文献１）。

このシステムでは、制御部、第１のセンサ及び第２のセンサとの間で、データのやり取りが行われる。この例では、制御部の第１入力端子と第１のセンサの入出力端子が接続される。制御部の第２入力端子と第２のセンサの入出力端子が接続される。第１のセンサの入出力端子と第２のセンサの入出力端子とが接続されている。第２のセンサは、第１のセンサ信号が入力され、入力された第１のセンサ信号に応答して、第２の同期化信号と第２の同期化信号を基準とする第２のセンサデータとを含む第２のセンサ信号をシリアルで出力する。これにより、このシステムでは、少なくとも２つ以上のセンサの出力データが、同じ期間に得られたセンサの出力データとなり、これを簡素なセンサシステム及びセンサにて実現することができる。

特開２０１５−２２８１７１号公報

しかし、上述の構成では、センサからのデータの出力タイミングを同期させることはできるものの、データのサンプリングされたタイミングが同じであるかまでは保証できない。この場合、センサにおいては、検出結果を示すアナログ信号をデジタル信号に変換した後に、データを出力する。この際、サンプリングのタイミングの基準となるクロック信号に応じてアナログ／デジタル変換が行われる。よって、複数のセンサにおけるデータのサンプリングタイミングを高精度に同期させるためには、各センサで用いられるクロック信号の周波数精度を保つ必要がある。しかし、消費電力やコスト等の問題から各センサに高精度な水晶発振回路等を内蔵することは一般的ではない。そのため、リングオシレータ等の簡易な発振回路が用いられるが、こうした簡易な発振回路は周波数が変動しやすいという問題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、検出システムは、第１のクロック信号に基づいてサンプリングしたアナログ信号をアナログ／デジタル変換して生成したサンプリングデータを出力可能に構成されたセンサと、第２のクロック信号を生成して前記センサに出力し、かつ、前記センサから前記サンプリングデータを読み出すマイクロコンピュータと、を有し、前記センサは、前記第２のクロック信号に基づいて、前記第１のクロック信号の周波数を補正する。

一実施の形態によれば、センサは、第１のクロック信号に基づいてサンプリングしたアナログ信号をアナログ／デジタル変換して生成したサンプリングデータを出力可能に構成され、マイクロコンピュータで生成された第２のクロック信号に基づいて、前記第１のクロック信号の周波数を補正し、前記マイクロコンピュータによって、前記サンプリングデータが読み出される。

一実施の形態によれば、マイクロコンピュータは、第１のクロック信号に基づいてサンプリングしたアナログ信号をアナログ／デジタル変換して生成したサンプリングデータを出力可能に構成されたセンサに、第２のクロック信号を生成して出力し、かつ、前記センサから前記サンプリングデータを読み出し可能に構成され、前記第１のクロック信号の周波数は、前記第２のクロック信号に基づいて、前記センサにより補正される。

一実施の形態によれば、マイクロコンピュータから入力するクロック信号に基づいてセンサのクロック信号の周波数を補正することができる。

実施の形態１にかかる検出システムの基本構成を模式的に示す図である。 実施の形態１にかかる検出システムの構成を模式的に示す図である。 実施の形態１にかかる検出システムの動作タイミングを示す図である。 実施の形態１にかかるセンサの構成をより詳細に示す図である。 周波数電圧変換部の構成を示す図である。 電圧ホールド部の構成を示す図である。 発振器の構成を示す図である。 センサが予期せずにスリープモードに入った場合の復帰動作を示す図である。 マイクロコンピュータが予期せずにスリープモードに入った場合の復帰動作を示す図である。 実施の形態２にかかる検出システムの構成を模式的に示す図である。 実施の形態３にかかる検出システムの構成を模式的に示す図である 実施の形態３にかかる検出システムの動作タイミングを示す図である。 実施の形態４にかかる検出システムの構成を模式的に示す図である。 実施の形態４にかかる検出システムの変形例の構成を模式的に示す図である。 実施の形態５にかかる検出システムの構成を模式的に示す図である。 実施の形態６にかかる検出システムの構成を模式的に示す図である。 実施の形態６にかかる検出システムの変形例の構成を模式的に示す図である。

以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、実施の形態１にかかる検出システム１００の基本構成を模式的に示す図である。図２は、実施の形態１にかかる検出システム１００の構成を模式的に示す図である。

検出システム１００は、センサ１及びマイクロコンピュータ２を有する。センサ１とマイクロコンピュータ２とは、互いにデータ通信が可能である。なお、センサ１とマイクロコンピュータ２との間のデータ通信は、有線通信及び無線通信のいずれで行ってもよい。センサ１は、例えば、圧力や加速度などといった物理量を検出し、検出結果を内部のメモリに格納可能に構成される。マイクロコンピュータ２は、センサ１から検出結果を示すデータを読み出し、かつ、センサ１の動作を制御することが可能に構成される。

まず、センサ１について説明する。センサ１は、通信部１１、検出部１２、発振器１３、アナログ／デジタル（Ａ／Ｄ）変換器１４、メモリ１５及び周波数補正部１６を有する。通信部１１、発振器１３、アナログ／デジタル（Ａ／Ｄ）変換器１４、メモリ１５及び周波数補正部１６とは、検出部１２からのアナログ信号をＡ／Ｄ変換するＡ／Ｄ変換部である信号処理部１Ａを構成する。

通信部１１（第１の入出力部とも称する）は、マイクロコンピュータ２とのデータ通信を行うための入出力装置である。

検出部１２は、圧力や加速度などの所定の物理量を検出し、検出結果をアナログ信号ＡＳとして出力する。

発振器１３は、発振動作によってクロック信号ＣＬＫ１を生成し、Ａ／Ｄ変換器１４へ出力する。本実施の形態では、発振器１３は、比較的簡易な構成を有し、例えばリングオシレータなどにより構成される。この場合、発振器１３は、経時変化や環境変動によって発振周波数が変動しやすい特性を有する。よって、クロック信号ＣＬＫ１の周波数を一定の値に維持するため、発振器１３は、周波数補正部１６から入力される制御信号ＣＯＮに応じて、クロック信号ＣＬＫ１の周波数を調整可能に構成される。

Ａ／Ｄ変換器１４は、発振器１３から受け取ったクロック信号ＣＬＫ１に基づいてサンプリングしたアナログ信号ＡＳをアナログ／デジタル変換（Ａ／Ｄ変換）し、変換したデジタル信号をサンプリングデータＳＤとして出力する。

メモリ１５は、Ａ／Ｄ変換器１４から逐次出力されたサンプリングデータＳＤを格納する機能を有する。メモリ１５は、マイクロコンピュータ２からのデータの読み出し要求ＲＥＱに応じて、格納されているサンプリングデータＳＤを、通信部１１を介してマイクロコンピュータ２へ出力する。メモリ１５としては、例えばＦＩＦＯ（First In, First Out）などを用いてもよい。

周波数補正部１６は、通信部１１を介してマイクロコンピュータ２から入力されるクロック信号ＣＬＫ２を受けとり、クロック信号ＣＬＫ２に基づいて、発振器１３が出力するクロック信号ＣＬＫ１の周波数を補正するための制御信号ＣＯＮを発振器１３へ出力する。なお、クロック信号ＣＬＫ１の周波数の補正動作の詳細については、後述する。

次いで、マイクロコンピュータ２について説明する。マイクロコンピュータ２は、上述の通り、センサ１からサンプリングデータＳＤを読み出し可能に構成される。マイクロコンピュータ２は、通信部２１、クロック信号生成部２２、更に図示しないがＣＰＵ及びメモリを有する。

通信部２１（第２の入出力部とも称する）は、センサ１とのデータ通信を行うための入出力装置である。

クロック信号生成部２２は、例えば発振回路を内蔵しており、発振動作に基づいて、マイクロコンピュータ２に設けられた各部の処理に用いられるクロック信号ＣＬＫ２を出力する。クロック信号ＣＬＫ２は、通信部２１を介して、例えば読み出し要求ＲＥＱとともに、センサ１にも出力される。センサ１に入力されたクロック信号ＣＬＫ２は、上述の通り、周波数補正部１６での補正処理に用いられる。

図３に、動作タイミングの一例を示す。センサ１は、時刻Ｔ１に検出部１２からの出力信号（アナログ信号ＡＳ）をサンプリングし、Ａ／Ｄ変換器１４によりデジタル信号（サンプリングデータＳＤ）に変換した後、メモリ１５に保持する。同様に、センサ１は、時刻Ｔ２に検出部１２からの出力信号（アナログ信号ＡＳ）をサンプリングし、Ａ／Ｄ変換器１４によりデジタル信号（サンプリングデータＳＤ）に変換した後、メモリ１５に保持する。次いで、時刻Ｔ３にマイクロコンピュータ２がスリープからアクティブに遷移した後、マイクロコンピュータ２は、センサ１へクロック信号ＣＬＫ２及び読み出し要求ＲＥＱを出力する。センサ１は、読み出し要求ＲＥＱを受信すると、メモリ１５に保持された時刻Ｔ１及びＴ２のサンプリングデータＳＤを、通信部１１を介してマイクロコンピュータへ出力する。そして、時刻Ｔ４にマイクロコンピュータ２はスリープへ遷移する。同様に、時刻Ｔ８にマイクロコンピュータ２がアクティブに遷移すると、時刻Ｔ５、Ｔ６、Ｔ７のサンプリングデータＳＤが、センサ１から出力される。

本実施の形態では、クロック信号生成部２２は、クロック信号ＣＬＫ２の周波数を高精度に安定化させることができる発振回路、例えば、水晶発振回路や高精度にトリミングされたオンチップ発振回路等を含み、発振器１３と比べて高い周波数安定性を有するものとして構成される。

また、マイクロコンピュータ２は、センサ１から逐次読み出した複数のサンプリングデータＳＤを、クロック信号ＣＬＫ２に基づいて時系列に並べて解析する機能を有する。

次いで、クロック信号ＣＬＫ１の補正処理について説明する。図４は、実施の形態１にかかるセンサ１の構成をより詳細に示す図である。図４に示すように、周波数補正部１６は、分周器１６１、周波数電圧変換部１６２、周波数電圧変換部１６３、比較器１６４、差動増幅器１６５、電圧ホールド部１６６及びスイッチ１６７を有する。

分周器１６１には、マイクロコンピュータ２から、通信部１１を介して、クロック信号ＣＬＫ２が入力する。分周器１６１は、クロック信号ＣＬＫ２を所定の比率ｎで分周する。すなわち、分周器１６１は、クロック信号ＣＬＫ２の周波数をｆとすると、ｆ／ｎの周波数を有する分周信号ＣＬＫＤを出力する。

周波数電圧変換部１６２（第１の周波数電圧変換部とも称する）は、発振器１３が出力するクロック信号ＣＬＫ１を電圧信号Ｖ１（第１の信号とも称する）に変換する。図５に、周波数電圧変換部１６２の構成の一例を示す。クロック信号ＣＬＫＩＮ(ＣＬＫ１に相当する)は、タイミング制御回路３３に入力される。タイミング制御回路３３は、クロック信号ＣＬＫＩＮに基づき、チャージ信号ＣＨＲ及びディスチャージ信号ＤＣＨＲを生成する。スイッチ３４は、定電流回路３２と容量３６とを導通できるように挿入され、スイッチ３４のＯＮ／ＯＦＦはチャージ信号ＣＨＲにより制御される。スイッチ３５は、容量３６とグランド電位とを接続できるように挿入され、スイッチ３５のＯＮ／ＯＦＦはディスチャージ信号ＤＣＨＲにより制御される。よって、クロック信号ＣＬＫＩＮに応じて、定電流回路３２から出力される電流によって容量３６に電荷をチャージし、容量３６に保持された電荷をディスチャージすることにより、クロック信号ＣＬＫＩＮの周波数に応じた電圧ＶＯＵＴ（電圧信号Ｖ１に相当する）が出力される。

周波数電圧変換部（第２の周波数電圧変換部とも称する）１６３は、分周信号ＣＬＫＤの周波数を電圧信号Ｖ２（第２の信号とも称する）に変換する。周波数電圧変換部１６３は、図５に示す周波数電圧変換部１６２と同様に構成される。

比較器１６４は、電圧信号Ｖ２を所定の電圧Ｖｔｈと比較し、比較結果である信号Ｖｃを、切り替え信号として、電圧ホールド部１６６とスイッチ１６７とに出力する。

差動増幅器１６５の一方の入力には電圧信号Ｖ１が入力され、他方の入力には電圧信号Ｖ２が入力される。例えば、本実施の形態では、差動増幅器１６５の反転入力に電圧信号Ｖ２が入力され、非反転入力には電圧信号Ｖ１が入力される。そして、差動増幅器１６５は、電圧信号Ｖ１と電圧信号Ｖ２との差電圧を示す出力電圧Ｖｄを出力する。

電圧ホールド部１６６は、信号Ｖｃに応じて、差動増幅器１６５の出力電圧Ｖｄをホールドする。図６に、電圧ホールド部の構成の一例を示す。スイッチ４２は、信号ＶｃによりＯＮ／ＯＦＦが制御される。スイッチ４２がＯＮのときには出力電圧Ｖｄが容量４３に印加され、スイッチ４２がＯＦＦのときには出力電圧Ｖｄの電圧値が容量４３に保持される。保持された電圧値は、オペアンプ４１を用いたボルテージフォロワ回路等により電圧Ｖｈとして出力される。

スイッチ１６７は、信号Ｖｃに応じて、発振器１３の制御端子を、差動増幅器１６５の出力端子及び電圧ホールド部１６６の出力端子のいずれか一方に接続する。図７に、発振器１３の構成の一例を示す。発振器１３はｎ（ｎは、正の奇数）個の反転回路ＩＮＶ＿１〜ＩＮＶ＿ｎをリング状に接続したリングオシレータにより構成される。電圧制御部から各反転回路に電源電圧が供給される。制御信号ＣＯＮにより電圧制御回路３１から供給される電圧値が制御されることにより、各反転回路の遅延量が変化することで、発振器１３から出力されるクロック信号ＣＬＫ１の周波数が制御される。

上記したように、マイクロコンピュータ２のクロック信号生成部２２は、センサ１と同期して動作しているわけではない。そのため、クロック信号ＣＬＫ１の周波数は、クロック信号ＣＬＫ２と関わりなく変動する。しかも、上記したように、クロック信号ＣＬＫ１の周波数は比較的変動しやすいので、マイクロコンピュータ２のデータの時系列処理の精度を担保するには、クロック信号ＣＬＫ１の周波数を、クロック信号ＣＬＫ２基づいて、一定の値に保持する必要がある。マイクロコンピュータ２から受け取るクロック信号ＣＬＫ１の発振周波数をセンサ１で予め知ることができない場合、マイクロコンピュータ２から、センサ１に対して通信で使用しているクロックの周波数情報を送信することもできる。周波数情報の送信は好適なタイミングで行えばよい。

以下、クロック信号ＣＬＫ１の周波数の補正動作について説明する。
[１．センサ１にクロック信号ＣＬＫ２が入力されている場合]
センサ１にクロック信号ＣＬＫ２が入力されている場合には、周波数電圧変換部１６３は、分周信号ＣＬＫＤの周波数を示す電圧信号Ｖ２を出力する。

比較器１６４に入力される所定の電圧Ｖｔｈは、クロック信号ＣＬＫ２が入力されている場合の電圧信号Ｖ２が電圧Ｖｔｈよりも大きくなるような値に設定される。よって、この場合、比較器１６４は、信号Ｖｃとして、例えばＨＩＧＨを出力する。

信号ＶｃがＨＩＧＨである場合、スイッチ１６７は、発振器１３の制御端子を差動増幅器１６５の出力端子と接続する。また、差動増幅器１６５では、クロック信号ＣＬＫ１の周波数を示す電圧信号Ｖ１と分周信号ＣＬＫＤの周波数を示す電圧信号Ｖ２とが比較され、これらの差電圧である出力電圧Ｖｄが、制御信号ＣＯＮとして出力される。

発振器１３は、制御信号ＣＯＮの値に応じて、出力するクロック信号ＣＬＫ１の周波数を増減させることで、クロック信号ＣＬＫ１の周波数を分周信号ＣＬＫＤの周波数に一致させることができる。
[２．センサ１へのクロック信号ＣＬＫ２の入力が停止する場合]
センサ１へのクロック信号ＣＬＫ２の入力が停止する場合には、分周信号ＣＬＫＤの周波数を示す電圧信号Ｖ２が例えば「０」となる。

よって、電圧信号Ｖ２は電圧Ｖｔｈよりも小さくなるので、比較器１６４は信号Ｖｃとして、例えばＬＯＷを出力する。

信号ＶｃがＬＯＷである場合、電圧ホールド部１６６は、差動増幅器１６５から出力される制御信号ＣＯＮ（すなわち出力電圧Ｖｄ）をホールドする。

スイッチ１６７は、発振器１３の制御端子を電圧ホールド部１６６の出力端子と接続する。よって、発振器１３には、電圧ホールド部１６６がホールドした一定電圧Ｖｈの制御信号ＣＯＮが入力される。これにより、発振器１３でのクロック信号ＣＬＫ１の周波数の補正動作は中止される。

[３．センサ１にクロック信号ＣＬＫ２が再度入力される場合]
この場合には、上述したように、発振器１３でのクロック信号ＣＬＫ１の周波数の補正動作が再開される。

次いで、クロック信号ＣＬＫ１の補正動作の実施例について説明する。
［実施例１ センサ１が予期せずにスリープモードに入った場合］
センサ１は、例えば電力消費を抑制するためにスリープモードに入ることがある。この場合、マイクロコンピュータ２がセンサ１からデータを読み出すためには、センサ１を起動し、クロック信号ＣＬＫ１を補正する。

図８は、センサ１が予期せずにスリープモードに入った場合の復帰動作を示す図である。

ステップＳ１１
センサ１が予期せずに、スリープモードに入る。

ステップＳ１２
マイクロコンピュータ２は、センサ１に、メモリ１５に格納されたデータに読み出し要求ＲＥＱを送る。

ステップＳ１３
マイクロコンピュータ２は、センサ１から読み出し要求に対する応答が有ったかを判定する。

ステップＳ１４
マイクロコンピュータ２は、センサ１から読み出し命令に対する応答が無かった場合、センサ１に対して起動命令を送る。

ステップＳ１５
起動命令を送った後、所定時間の経過後、ステップＳ１２に戻る。

ステップＳ１６
マイクロコンピュータ２は、センサ１から読み出し命令に対する応答が有った場合、センサ１に対してクロック信号ＣＬＫ２を出力する。センサ１は、クロック信号ＣＬＫ２を参照して、クロック信号ＣＬＫ１の補正動作を行う。これにより、クロック信号ＣＬＫ１の周波数は所望の値に補正される。

ステップＳ１７
マイクロコンピュータ２は、センサ１から、所定のサンプリングデータＳＤを読み出す。

［実施例２ マイクロコンピュータ２が予期せずにスリープモードに入った場合］
マイクロコンピュータ２は、例えば電力消費を抑制するためにスリープモードに入ることがある。この場合、マイクロコンピュータ２がスリープモードから復帰したときに、クロック信号ＣＬＫ１を補正する必要がある。

図９は、マイクロコンピュータ２が予期せずにスリープモードに入った場合の復帰動作を示す図である。

ステップＳ２１
マイクロコンピュータ（ＭＣＵ）２が予期せずに、スリープモードに入る。

ステップＳ２２
マイクロコンピュータ（ＭＣＵ）２が、スリープモードから復帰する。

ステップＳ２３
マイクロコンピュータ２は、センサ１に、読み出し要求ＲＥＱを送るとともに、クロック信号ＣＬＫ２を出力する。 センサ１は、クロック信号ＣＬＫ２を参照して、クロック信号ＣＬＫ１の補正動作を行う。これにより、クロック信号ＣＬＫ１の周波数は所望の値に補正される。

ステップＳ２４
マイクロコンピュータ２は、センサ１から、所定のサンプリングデータＳＤを読み出す。

以上、本構成によれば、センサ１の発振器１３が出力するクロック信号ＣＬＫ１の周波数が変動しても、マイクロコンピュータ２から与えられるクロック信号ＣＬＫ２に基づいて、クロック信号ＣＬＫ１の周波数を適切な値に補正することができる。

また、マイクロコンピュータ２がセンサ１と同様の構成を有する複数のセンサからデータを読み出す場合、各センサのデータのサンプリングを同期させるためには、各センサのクロック信号ＣＬＫ１の周波数が同じでなければならない。これに対し、本構成では、マイクロコンピュータ２から各センサにクロック信号ＣＬＫ２を出力して、各センサでクロック信号ＣＬＫ１の補正を行うことができるので、容易に各センサのクロック信号ＣＬＫ１を補正することが可能である。

更に、マイクロコンピュータ２は、例えば必要な信号をセンサ１に出力することで、サンプリング周波数やクロック信号ＣＬＫ１の周波数を設定してもよい。例えば、マイクロコンピュータ２がセンサ１に対してサンプリング周波数やクロック信号ＣＬＫ１の周波数を設定することで、センサ１はクロック信号ＣＬＫ２の分周比を設定することができる。なお、マイクロコンピュータ２は、クロック信号ＣＬＫ２の分周比自体をセンサ１に設定してもよいことは勿論である。

実施の形態２
実施の形態２にかかる検出システム１００について説明する。図１０は、実施の形態２にかかる検出システム２００の構成を模式的に示す図である。検出システム２００は、実施の形態１にかかる検出システム１００のマイクロコンピュータ２を、マイクロコンピュータ３に置換した構成を有する。検出システム２００は、マイクロコンピュータ３が、センサ１から受け取った、データがサンプリングされた時刻を算出するための情報に基づいて、データのサンプリング時刻を算出するシステムとして構成される。また、検出システム２００の動作タイミングは、図３と同様である。

マイクロコンピュータ３は、マイクロコンピュータ２に演算部２３を追加した構成を有する。演算部２３は、論理回路で構成することが可能である。また、演算部２３は、図示されていないＣＰＵで実行されるプログラムにより実現することも可能である。

本実施の形態では、メモリ１５は、Ａ／Ｄ変換器１４から出力されたサンプリングデータＳＤを格納し、マイクロコンピュータ３の要求ＲＥＱに応じて、通信部１１を介して、出力対象となるサンプリングデータＳＤと、当該サンプリングデータＳＤがリセットされてから何回目にサンプリングされたかを示す情報であるシリアルデータＳＥＲと、を出力する。

図１０では、例として、リセット後の１回目のサンプリングデータをＳＤ１、シリアルデータをＳＥＲ１、２回目のサンプリングデータをＳＤ２、シリアルデータをＳＥＲ２、・・・、ｉ回目のサンプリングデータをＳＤｉ、シリアルデータをＳＥＲｉとしている。

次に、マイクロコンピュータ３のサンプリング時刻の算出動作について説明する。マイクロコンピュータ３は、検出システム２００の起動時又は任意のタイミングで、センサ１のメモリ１５のシリアルデータＳＥＲをリセットすることができる。

具体的には、マイクロコンピュータ３は、リセット信号ＲＳを出力する。リセット信号ＲＳは、メモリ１５へ入力され、シリアルデータＳＥＲはリセットされ、「０」となる。その後、メモリ１５は、サンプリングデータを受け取るたびにシリアルデータＳＥＲをインクリメントして、サンプリングデータＳＤに付加する。

マイクロコンピュータ３がサンプリングデータＳＤ及びシリアルデータＳＥＲを受け取ると、演算部２３はシリアルデータＳＥＲを参照し、対応するサンプリングデータＳＤがサンプリングされた時刻を算出する。以下、算出方法について説明する。

マイクロコンピュータ３は、式［１］に示すように、基準時刻Ｔｒｅｆに、サンプリング周期Ｐｓにサンプリング回数を示すシリアルデータＳＥＲの値Ｎを乗じた値を加えて、サンプリング時刻Ｔｓを算出する。ここで、基準時刻Ｔｒｅｆは、マイクロコンピュータ３がセンサ１にリセット信号ＲＳを出力した時刻である。例えば、演算部２３は、リセット信号ＲＳを出力した時刻を基準時刻Ｔｒｅｆとして保持することで、必要に応じて基準時刻Ｔｒｅｆを参照することができる。

Ｔｓ＝Ｔｒｅｆ＋Ｎ・Ｐｓ ［１］

また、より高精度にサンプリング時刻を算出することも可能である。例えば、実際にデータをサンプリングしたタイミングと、マイクロコンピュータ３がサンプリング時刻を算出するタイミングとの間には、信号の伝達や信号の処理に要する遅延時間が存在する。ここで、例えば、Ａ／Ｄ変換器１４でのＡ／Ｄ変換処理による遅延時間をＴＤ１とする。ここでいうＡ／Ｄ変換処理による遅延時間とは、クロック信号ＣＬＫ１の立ち下がり又は立ち下がりのエッジから、Ａ／Ｄ変換の開始までに要する時間である。また、時刻同期にかかる遅延時間をＴＤ２とする。ここでいう時刻同期にかかる遅延時間ＴＤ２とは、マイクロコンピュータ３がリセット信号ＲＳを出力してから、メモリ１５によるシリアルデータＳＥＲのリセットが完了するまでに要する時間である。この場合、サンプリング時刻Ｔｓは、以下の式［２］で算出される。

Ｔｓ＝Ｔｒｅｆ＋Ｎ・Ｐｓ＋ＴＤ１＋ＴＤ２ ［２］

なお、ここでは遅延時間ＴＤ１と遅延時間ＴＤ２とを想定したが、他の原因で生じる遅延時間を適宜加算してもよいことは言うまでもない。

また、計算に用いるサンプリング周期や遅延時間にかかる情報は、例えばマイクロコンピュータ３に設けられたメモリ（不図示）に格納されていてもよい。更に、サンプリング周期については、必要に応じてサンプリング周期を示す信号をマイクロコンピュータ３のメモリからセンサ１に与えることで、センサ１に設定してもよい。

以上、本構成によれば、センサ１のクロック信号ＣＬＫ１の周波数を補正するだけでなく、マイクロコンピュータ３は、シリアルデータＳＥＲに基づいて、サンプリングデータＳＤのサンプリング時刻を算出することができる。これにより、サンプリングデータＳＤの時系列を正確に把握することができる。

また、本構成によれば、センサ１でのサンプリングごとにシリアルデータＳＥＲがインクリメントされるので、マイクロコンピュータ３がセンサ１から受け取るサンプリングデータに抜けが生じた場合、シリアルデータＳＥＲの値にも抜けが生じるので、取得に失敗したサンプリングデータの存在を容易に検出することができる。この場合、例えばマイクロコンピュータ３がセンサ１に対して、取得に失敗したサンプリングデータを再度出力するように要求してもよい。

マイクロコンピュータ３がセンサ１と同様の構成を有する複数のセンサからサンプリングデータを読み出す場合、マイクロコンピュータ３において各センサの同時刻でのサンプリングデータを関連付けるためには、マイクロコンピュータ３は各センサのサンプリングデータのサンプリング時刻を参照する必要がある。これに対し、本構成では、上述の通り、各センサのサンプリングデータのサンプリング時刻を算出できるため、複数のセンサにおいて同時刻にサンプリングされたサンプリングデータを容易に関連付けることが可能となる。

本構成では、マイクロコンピュータ３でのサンプリング時刻算出のため、センサ１からマイクロコンピュータ３にシリアルデータＳＥＲが出力される。よって、例えば、センサ１に時刻を示すデータを出力する部分を設ける必要がなく、かつ、センサ１からマイクロコンピュータ３に、サンプリング時刻そのものを示す時刻データを送信しなくともよい。これにより、本構成は、センサの小型化及びセンサからマイクロコンピュータに出力するデータの圧縮率を向上できる点で有利である。

実施の形態３
実施の形態３にかかる検出システム３００について説明する。図１１は、実施の形態３にかかる検出システム３００の構成を模式的に示す図である。検出システム３００は、複数のセンサを有するものである。検出システム３００は、マイクロコンピュータ２、第１及び第２のセンサ４及び５を有する。この例では、センサ４及び５は、検出システム１００のセンサ１と同様の構成を有する。マイクロコンピュータ２は、検出システム１００と同様である。

図１２に、動作タイミングの一例を示す。第１のセンサ４は、時刻Ｔ９及びＴ１０のサンプリングデータＳＤをメモリに保持する。第２のセンサ５は、時刻Ｔ１１のサンプリングデータをメモリに保持する。次いで、マイクロコンピュータ２が時刻Ｔ１２にスリープからアクティブに遷移した後、第１のセンサ４へクロック信号ＣＬＫ２及び読み出し要求ＲＥＱが出力される。第１のセンサ４は、読み出し要求ＲＥＱを受信すると、時刻Ｔ９及びＴ１０のサンプリングデータＳＤを、マイクロコンピュータ２へ出力する。更に、第２のセンサ５へクロック信号ＣＬＫ２及び読み出し要求ＲＥＱが出力される。第２のセンサ５は、読み出し要求ＲＥＱを受信すると、時刻Ｔ１１のサンプリングデータＳＤを、マイクロコンピュータ２へ出力する。そして、マイクロコンピュータ２は、時刻Ｔ１３でスリープへ遷移する。

検出システム３００は、例えば生体の情報を取得、処理するシステムである。例えば、センサ４は脈波センサであり、生体の脈波を検出し、検出結果をサンプリングデータＳＤ４として出力する。例えば、センサ５は心電センサであり、生体の心電を検出し、検出結果をサンプリングデータＳＤ５として出力する。マイクロコンピュータ２は、サンプリングデータＳＤ４とサンプリングデータＳＤ５とに基づいて、心電のピークと脈波のピークとの間の位相差をから、脈波の伝搬速度を推定する。

よって、脈波の伝搬速度の推定精度を確保するためには、センサでサンプリングされるデータの時刻精度が重要となる。これに対し、本構成では、センサ４及び５のクロック周波数を、検出システム１００と同様に補正することができるので、サンプリングデータの処理精度を高めることができる。

なお、本実施の形態において、マイクロコンピュータ２を実施の形態２にかかるマイクロコンピュータ３に置換してもよい。この場合には、複数のセンサから受け取ったサンプリングデータのサンプリング時刻を算出できるので、複数の時系列データをより確実にかつ精度良く比較することが可能となる。

実施の形態４
実施の形態４にかかる検出システム４００について説明する。図１３は、実施の形態４にかかる検出システム４００の構成を模式的に示す図である。検出システム４００は、複数の検出部１２＿０〜１２＿ｎ（ｎは、１以上の整数）、信号処理部６Ａ及びマイクロコンピュータ２を有する。マイクロコンピュータ２は、実施の形態１と同様であるので、説明を省略する。

検出部１２＿０〜１２＿ｎは同一種類の検出部であってもよいし、異なる種類の検出部が含まれてもよい。検出部１２＿０〜１２＿ｎからの出力信号であるアナログ信号ＡＳ０〜ＡＳｎは、信号処理部６Ａに入力される。

信号処理部６Ａは、通信部１１、発振器１３、Ａ／Ｄ変換器１４、メモリ１５、周波数補正部１６及びマルチプレクサ１７を有する。この例では、通信部１１、発振器１３、Ａ／Ｄ変換器１４、メモリ１５、周波数補正部１６及びマルチプレクサ１７が、検出部１２＿０〜１２＿ｎからの出力信号であるアナログ信号ＡＳ０〜ＡＳｎをＡ／Ｄ変換するためのＡ／Ｄ変換部として構成されている。通信部１１、発振器１３、Ａ／Ｄ変換器１４、メモリ１５、周波数補正部１６は、実施の形態１と同様であるので、説明を省略する。

マルチプレクサ１７は、検出部１２＿０〜１２＿ｎからの出力信号であるアナログ信号ＡＳ０〜ＡＳｎが入力され、アナログ信号ＡＳ０〜ＡＳｎのいずれかをＡ／Ｄ変換器１４に出力するように構成される。このとき、マルチプレクサ１７は、例えばクロック信号ＣＬＫ１が入力され、クロック信号ＣＬＫ１に基づいて出力する信号をアナログ信号ＡＳ０〜ＡＳｎの中で切り換えてもよい。

なお、マルチプレクサ１７は入力される信号のサンプルホールド機能を有していてもよい。この場合、マルチプレクサ１７は、アナログ信号ＡＳ０〜ＡＳｎをサンプリングした信号を適宜切り換えて出力することができる。また、検出部１２＿０〜１２＿ｎのそれぞれとマルチプレクサ１７との間に、例えばアナログスイッチやコンデンサで構成されるサンプルホールド回路を挿入してもよい。この場合、アナログスイッチを同時にオン／オフすることで、検出部１２＿０〜１２＿ｎからの出力信号であるアナログ信号ＡＳ０〜ＡＳｎのサンプリングタイミングについて、検出部ごとの時間差分が生じないようにすることも可能である。なお、アナログ信号ＡＳ０〜ＡＳｎのサンプリングのタイミングは、例えばクロック信号ＣＬＫ１に基づいて決定されてもよい。

検出システム４００のその他の動作については、実施の形態１にかかる検出システム１００と同様であるので、説明を省略する。

この例では、検出部１２＿０〜１２＿ｎと信号処理部６Ａとは物理的に分離して設けられているが、検出部１２＿０〜１２＿ｎと信号処理部６Ａとは、一体として上述の実施の形態にかかるセンサに対応するセンサ６を構成するものとして理解できる。換言すれば、検出部は、信号処理部の外付け部品として設けられてもよい。検出部と信号処理部とを物理的に分離することで、用途に合わせて検出部を選択、交換することが可能となり、検出システムの構成の柔軟性を向上させることができる。

図１３では、検出部１２＿０〜１２＿ｎからのアナログ信号ＡＳ０〜ＡＳｎがマルチプレクサ１７に入力されるものとして説明したが、マルチプレクサ１７に代えて複数のＡ／Ｄ変換器を設けてもよい。図１４は、実施の形態４にかかる検出システム４００の変形例である検出システム４０１の構成を模式的に示す図である。図１４に示すように、検出システム４０１は、検出システム４００の信号処理部６Ａを信号処理部７Ａに置換した構成を有する。信号処理部７Ａは、信号処理部６ＡのＡ／Ｄ変換器１４及びマルチプレクサ１７を、Ａ／Ｄ変換器１４＿０〜１４＿ｎに置換した構成を有する。

Ａ／Ｄ変換器１４＿０〜１４＿ｎは、それぞれアナログ信号ＡＳ０〜ＡＳｎをサンプリングし、デジタル信号（サンプリングデータＳＤ０〜ＳＤｎ）に変換した後、メモリ１５に出力する。この際、Ａ／Ｄ変換器１４＿０〜１４＿ｎは、発振器１３から与えられるクロック信号ＣＬＫ１に基づいて、いずれか１つのＡ／Ｄ変換器のみが択一的にサンプリングデータを出力する。そして、サンプリングデータを出力するＡ／Ｄ変換器がクロック信号ＣＬＫ１に応じて切り替わることで、メモリ１５はＡ／Ｄ変換器１４＿０〜１４＿ｎから出力されるサンプリングデータＳＤ０〜ＳＤｎのいずれかを択一的に受け取り、受け取ったサンプリングデータを順次保持することができる。

検出システム４０１のその他の動作については、実施の形態１にかかる検出システム１００と同様であるので、説明を省略する。

この例でも、検出部１２＿０〜１２＿ｎと信号処理部７Ａとは物理的に分離して設けられているが、検出部１２＿０〜１２＿ｎと信号処理部７Ａとは、一体として上述の実施の形態にかかるセンサに対応するセンサ７を構成するものとして理解できる。換言すれば、検出部は、信号処理部の外付け部品として設けられてもよい。検出部と信号処理部とを物理的に分離することで、用途に合わせて検出部を選択、交換することが可能となり、検出システムの構成の柔軟性を向上させることができる。

以上、本構成によれば、複数の検出部が設けられた場合でも、実施の形態１と同様に、マイクロコンピュータからの要求に応じて、信号処理部からマイクロコンピュータへサンプリングデータを出力することができる。

なお、検出システム４００は実施の形態１にかかる検出システム１００の変形例であるものとして説明したが、これは例示に過ぎない。実施の形態２にかかる検出システム２００のセンサにおいて、同様に複数の検出部及びマルチプレクサを設けてもよいことは言うまでもない。なお、実施の形態２では、マイクロコンピュータ３の演算部２３が、式［２］を用いて遅延時間ＴＤ１及びＴＤ２を考慮してサンプリング時刻Ｔｓを算出することについて説明したが、本構成では、マルチプレクサから出力される信号の切り替えに要する時間や、マルチプレクサ自体で生じる信号の遅延などを更に遅延時間として加算してサンプリング時刻Ｔｓを算出してもよい。

また、実施の形態２にかかる検出システム２００のセンサにおいて、同様に複数の検出部及び複数のＡ／Ｄ変換器を設けてもよいことは言うまでもない。

さらに、実施の形態３にかかる検出システム３００のセンサを、適宜本実施の形態で説明した複数の検出部及び信号処理部に置換してもよいことは言うまでもない。

実施の形態５
実施の形態５にかかる検出システム５００について説明する。図１５は、実施の形態５にかかる検出システム５００の構成を模式的に示す図である。検出システム５００は、実施の形態４にかかる検出システム４００の変形例であり、発振器１３が参照する基準クロックＣＬＫＲが、信号処理部６Ａの外部の発振子５０によって発振器１３に与えられる。検出システム５００のその他の構成は、検出システム４００と同様であるので、説明を省略する。

本構成によれば、発振器１３は、基準クロックＣＬＫＲを基準として、適宜制御信号ＣＯＮによって、マイクロコンピュータ内のクロック信号ＣＬＫ２と周波数同期するように周波数が調整されたクロック信号ＣＬＫ１を出力することが可能となる。

この例では、検出部１２＿０〜１２＿ｎと信号処理部６Ａとは物理的に分離して設けられているが、検出システム４００と同様に、検出部１２＿０〜１２＿ｎと信号処理部６Ａとは、一体として上述の実施の形態にかかるセンサに対応するセンサ６を構成するものとして理解できる。換言すれば、検出部は、信号処理部の外付け部品として設けられてもよい。検出部と信号処理部とを物理的に分離することで、用途に合わせて検出部を選択、交換することが可能となり、検出システムの構成の柔軟性を向上させることができる。

なお、検出システム５００は実施の形態４にかかる検出システム４００の変形例であるものとして説明したが、これは例示に過ぎない。すなわち、検出システム４００以外の、実施の形態４にかかる検出システムにおいて同様に発振子５０を設けてもよい。

実施の形態６
実施の形態６にかかる検出システム６００について説明する。図１６は、実施の形態６にかかる検出システム６００の構成を模式的に示す図である。検出システム６００は、実施の形態４にかかる検出システム４００の信号処理部６Ａを、信号処理部の一形態であるマイクロコントローラ部（ＭＣＵ：Micro Control Unit）８Ａに置換した構成を有する。検出システム６００のその他の構成は、検出システム４００と同様であるので、説明を省略する。

検出システム６００は、検出システム４００の周波数補正部１６による周波数補正機能を、ＣＰＵでの演算によって実現するものである。そのため、図１６に示すように、検出システム６００のＭＣＵ８Ａでは、検出システム４００信号処理部６Ａの通信部１１及び周波数補正部１６が除去され、代わりにバス６１及びＣＰＵ６２が設けられる。発振器１３、Ａ／Ｄ変換器１４、メモリ１５及びマルチプレクサ１７は、検出システム４００と同様であるので、説明を省略する。

バス６１は、発振器１３、Ａ／Ｄ変換器１４、メモリ１５及びＣＰＵ６２の間のアドレス情報やデータのやり取りが可能に構成される。

ＣＰＵ６２は、バス６１を介して、発振器１３から出力されるクロック信号ＣＬＫ１と、マイクロコンピュータ２から出力されるクロック信号ＣＬＫ２と、に基づいて、クロック信号ＣＬＫ１がクロック信号ＣＬＫ２と周波数同期するように発振器１３を制御するための制御信号ＣＯＮを発振器１３へ出力可能に構成される。

この例では、ＣＰＵ６２は、発振器１３から出力されるクロック信号ＣＬＫ１と、マイクロコンピュータ２から出力されるクロック信号ＣＬＫ２と、を受け取ることが可能である。そしてＣＰＵ６２は、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とを比較し、両者の間の周波数のずれを検出し、検出結果に基づいて制御信号ＣＯＮを出力する。発振器１３は、受け取った制御信号ＣＯＮに応じて、適宜クロック信号ＣＬＫ１の周波数を調整する。

この例では、検出部１２＿０〜１２＿ｎと信号処理部８Ａとは物理的に分離して設けられているが、検出部１２＿０〜１２＿ｎと信号処理部８Ａとは、一体として上述の実施の形態にかかるセンサに対応するセンサ８を構成するものとして理解できる。換言すれば、検出部は、信号処理部の外付け部品として設けられてもよい。検出部と信号処理部とを物理的に分離することで、用途に合わせて検出部を選択、交換することが可能となり、検出システムの構成の柔軟性を向上させることができる。

次いで、検出システム６００の変形例について説明する。図１７は、実施の形態６にかかる検出システム６００の変形例である検出システム６０１の構成を模式的に示す図である。検出システム６０１は、検出システム６００のＭＣＵ８Ａを、信号処理部の一形態であるＭＣＵ９Ａに置換した構成を有する。

ＭＣＵ９Ａは、ＭＣＵ８Ａに通信部７１、ＤＭＡＣ（Direct Memory Access Controller）７２、ＲＯＭ（Read Only Memory）７３及びタイマ７４を追加した構成を有する。

通信部７１はバス６１に接続され、上述で説明した通信部１１と同様の機能を有する。

ＤＭＡＣ７２は、ＣＰＵを介して行われるデータ転送を代行することが可能であり、例えば、メモリ１５から通信部７１へのデータ転送をＣＰＵ６２に代わって実行することができる。これにより、ＣＰＵ６２のデータ転送の負荷を低減することが可能となる。なお、ＤＭＡＣが行うデータ転送はこの例に限られるものではない。

ＲＯＭ７３は、例えばＣＰＵ６２での処理を規定するプログラムや処理に用いるパラメータが格納され、ＣＰＵ６２は必要に応じてＲＯＭ６２からプログラムやパラメータを読み出すことが可能である。

タイマ７４は、発振器１３から出力されるクロック信号ＣＬＫ１を、バス６１を介して受け取る。また、タイマ７４は、マイクロコンピュータ２から出力されるクロック信号ＣＬＫ２を、通信部７１及びバス６１を介して受け取る。タイマ７４は、タイマ機能によってクロック信号ＣＬＫ１及びＣＬＫ２のパルス幅や周波数を検出することができる。これにより、タイマ７４は、クロック信号ＣＬＫ２に対するクロック信号ＣＬＫ１の周波数のズレを検出する。ＣＰＵ６２は、タイマ７４で検出されたクロック信号ＣＬＫ１の周波数のズレを示すデータＤＥＴを、バス６１を介して受け取り、データＤＥＴに応じて制御信号ＣＯＮを発振器１３に出力することで、クロック信号ＣＬＫ１の周波数をクロック信号ＣＬＫ２の周波数に対して同期させることができる。

検出システム６０１のその他の構成及び動作は、検出システム４００と同様であるので説明省略する。

この例では、検出部１２＿０〜１２＿ｎと信号処理部９Ａとは物理的に分離して設けられているが、検出部１２＿０〜１２＿ｎと信号処理部９Ａとは、一体として上述の実施の形態にかかるセンサに対応するセンサ９を構成するものとして理解できる。換言すれば、検出部は、信号処理部の外付け部品として設けられてもよい。検出部と信号処理部とを物理的に分離することで、用途に合わせて検出部を選択、交換することが可能となり、検出システムの構成の柔軟性を向上させることができる。

本構成によれば、電気回路により構成される周波数補正部１６に代えて、ＣＰＵないしはマイクロコンピュータによる演算処理を適用することで、実施の形態１〜５と同様にクロック信号ＣＬＫ１の周波数をクロック信号ＣＬＫ２の周波数に対して同期させることができる。

なお、本構成においても、実施の形態４と同様に、マルチプレクサから出力される信号の切り替えに要する時間や、マルチプレクサ自体で生じる信号の遅延などを更に遅延時間として加算してサンプリング時刻Ｔｓを算出してもよいことは言うまでもない。また、実施の形態５と同様に、発振器１３が参照する基準クロックＣＬＫＲが、信号処理部の外部の発振子によって発振器１３に与えられてもよい。

また、検出システム４０１と同様に、ＭＣＵ８Ａ及び９Ａにおいても、Ａ／Ｄ変換器１４及びマルチプレクサ１７に代えて、検出部１２＿０〜１２＿ｎに対応したＡ／Ｄ変換器１４＿０〜１４＿ｎを設けた構成としてもよいことが言うまでも無い。

その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態１〜３では、センサが検出部と信号処理部とを含むものとして説明したが、検出システムの構成はこれに限定されるものではない。実施の形態４〜６と同様に、検出部と信号処理部とが物理的に分離して設けられてもよいことは言うまでも無い。換言すれば、検出部は、信号処理部の外付け部品として設けられてもよい。検出部と信号処理部とを物理的に分離することで、用途に合わせて検出部を選択、交換することが可能となり、検出システムの構成の柔軟性を向上させることができる。

上述の実施の形態では、センサ又は信号処理部とマイクロコンピュータとの間でデータ、クロック信号及び要求などの情報などのやり取りが行われるが、この情報のやりとりは有線通信によって行われてもよいし、無線通信によって行われてもよい。

実施の形態２において、シリアルデータＳＥＲについて説明したが、センサが出力するサンプリングデータＳＤの全てにシリアルデータＳＥＲを付加するだけでなく、一定の出力回数毎にサンプリングデータＳＤにシリアルデータＳＥＲを付加してもよい。例えば、サンプリングデータＳＤが１０回出力される毎に、前回のデータ出力から「１０」だけインクリメントされたシリアルデータＳＥＲを付加してもよい。そして、マイクロコンピュータ３は、算出したサンプリング時刻にサンプリング周期の整数倍を加算することで、シリアルデータＳＥＲが付加されていない出力データのサンプリング時刻を算出することができる。

上述では、実施の形態２は、実施の形態１にかかるクロック信号ＣＬＫ１の周波数補正のみならず、シリアルデータＳＥＲに基づいてデータのサンプリング時刻を算出するものとして説明した。しかし、実施の形態２において説明したシリアルデータＳＥＲに基づいてサンプリング時刻を算出する構成は、実施の形態１にかかるクロック信号ＣＬＫ１の周波数を補正する構成の存在を前提とするものではない。すなわち、実施の形態１にかかるクロック信号ＣＬＫ１の周波数を補正する構成を有せずに、実施の形態２にかかるサンプリング時刻を算出する構成を有する検出システムの実現が妨げられることはない

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

実施の形態１において、図４を参照して周波数補正部の構成について説明したが、これは例示に過ぎない。発振器に対して同様の制御信号を出力できるならば、適宜他の構成を適用することも可能である。

以上、実施の形態に説明したが、上述の検出システム、センサ、マイクロコンピュータ及び検出システムの補正方法は、以下のように記述することもできる。

（付記１）第１のクロック信号に基づいてサンプリングした検出結果を示すアナログ信号をアナログ／デジタル変換して生成したデジタル信号であるサンプリングデータを出力可能に構成されたセンサと、第２のクロック信号を生成して前記センサに出力し、かつ、前記センサから前記サンプリングデータを読み出すマイクロコンピュータと、を備え、前記センサは、前記第２のクロック信号に基づいて、前記第１のクロック信号の周波数を補正する、検出システム。

（付記２）前記センサは、前記マイクロコンピュータとの間でデータ通信を行う第１の入出力部と、検出結果を前記アナログ信号として出力する検出部と、与えられる制御信号に基づいて周波数を補正した前記第１のクロック信号を出力する発振器と、前記第１の入出力部を介して前記マイクロコンピュータから受け取った前記第２のクロック信号に基づいて前記制御信号を出力する周波数補正部と、前記アナログ信号を、前記第１のクロック信号に基づいてサンプリングしてアナログ／デジタル変換し、前記サンプリングデータを出力するアナログ／デジタル変換器と、前記サンプリングデータを格納するメモリと、
を備え、前記マイクロコンピュータは、前記第２のクロック信号を生成するクロック信号生成部と、前記センサとの間でデータ通信を行う第２の入出力部と、を備える、付記１に記載の検出システム。

（付記３）前記マイクロコンピュータは、前記メモリから前記サンプリングデータを読み出すときに、前記第２のクロック信号を出力する、付記２に記載の検出システム。

（付記４）前記周波数補正部は、前記第２のクロック信号を分周する分周器と、前記第１のクロック信号の周波数を示す第１の信号を出力する第１の周波数電圧変換部と、前記分周器で分周された信号の周波数を示す第２の信号を出力する第２の周波数電圧変換部と、前記第１の信号と前記第２の信号との差電圧を示す信号を出力する差動増幅器と、前記第２の信号と所定値の信号とを比較し、比較結果を示す切り替え信号を出力する比較器と、前記切り替え信号に応じて、前記差動増幅器が出力した前記信号の電圧をホールドする電圧ホールド部と、前記切り替え信号に応じて、前記発振器を前記差動増幅器の出力及び前記電圧ホールド部の出力のいずれかと、前記発振器と、を接続するスイッチと、を備え、前記発振器が前記差動増幅器の前記出力と接続されることで、前記差動増幅器が出力した前記信号の電圧が前記制御信号として前記発振器に入力され、前記発振器が前記電圧ホールド部の前記出力と接続されることで、前記電圧ホールド部がホールドした電圧が前記制御信号として前記発振器に入力される、付記２に記載の検出システム。

（付記５）前記スイッチは、前記マイクロコンピュータから前記第２のクロック信号が入力されている場合に、前記発振器と前記差動増幅器の前記出力とを接続し、前記マイクロコンピュータから前記第２のクロック信号が入力されていない場合に、前記発振器と前記電圧ホールド部の前記出力とを接続する、付記４に記載の検出システム。

（付記６）前記マイクロコンピュータは、前記センサにリセット信号を出力可能であり、前記メモリは、前記マイクロコンピュータからの読み出し要求に応じて、前記リセット信号を受け取った後のデータのサンプリング回数を示すシリアルデータを、対応するサンプリングデータと共に前記マイクロコンピュータへ出力し、前記マイクロコンピュータは、前記リセット信号を出力した基準時刻と、前記センサでのサンプリング周期と、受け取った前記シリアルデータとに基づいて、受け取った前記サンプリングデータのサンプリング時刻を算出する演算部を更に備える、付記２に記載の検出システム。

（付記７）前記演算部は、前記基準時刻に、前記受け取ったシリアルデータの値を前記サンプリング周期に乗じた値を加算することで、前記サンプリング時刻を算出する、付記６に記載の検出システム。

（付記８）前記演算部は、前記演算部が前記リセット信号を出力してから前記シリアルデータがリセットされるまでの遅延時間を更に加算して、前記サンプリング時刻を算出する、付記７に記載の検出システム。

（付記９）前記演算部は、前記第１のクロック信号に基づいて前記アナログ信号を前記サンプリングデータに変換するのに要する遅延時間を更に加算して、前記サンプリング時刻を算出する、付記７に記載の検出システム。

（付記１０）前記シリアルデータは、前記マイクロコンピュータから読み出しが要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、付記６に記載の検出システム。

（付記１１）前記シリアルデータは、前記マイクロコンピュータから読み出しが所定の回数要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、付記６に記載の検出システム。

（付記１２）前記センサを複数有し、算出したサンプリング時刻に基づいて、複数の前記センサで同時刻にサンプリングされたサンプリングデータを相互に関連付ける、付記６に記載の検出システム。

（付記１３）第１のクロック信号に基づいてサンプリングした検出結果を示すアナログ信号をアナログ／デジタル変換して生成したデジタル信号であるサンプリングデータを出力可能に構成され、マイクロコンピュータで生成された第２のクロック信号に基づいて、前記第１のクロック信号の周波数を補正し、前記マイクロコンピュータによって、前記サンプリングデータが読み出される、センサ。

（付記１４）前記マイクロコンピュータとの間でデータ通信を行う第１の入出力部と、検出結果を前記アナログ信号として出力する検出部と、与えられる制御信号に基づいて周波数を補正した前記第１のクロック信号を出力する発振器と、前記第１の入出力部を介して前記マイクロコンピュータから受け取った前記第２のクロック信号に基づいて前記制御信号を出力する周波数補正部と、前記アナログ信号を、前記第１のクロック信号に基づいてサンプリングしてアナログ／デジタル変換し、前記サンプリングデータを出力するアナログ／デジタル変換器と、前記サンプリングデータを格納するメモリと、
を備える、付記１３に記載のセンサ。

（付記１５）前記マイクロコンピュータは、前記第２のクロック信号を生成するクロック信号生成部と、前記センサとの間でデータ通信を行う第２の入出力部と、を備える、付記１４に記載のセンサ。

（付記１６）前記マイクロコンピュータは、前記メモリから前記サンプリングデータを読み出すときに、前記第２のクロック信号を出力する、付記１４に記載のセンサ。

（付記１７）前記周波数補正部は、前記第２のクロック信号を分周する分周器と、前記第１のクロック信号の周波数を示す第１の信号を出力する第１の周波数電圧変換部と、前記分周器で分周された信号の周波数を示す第２の信号を出力する第２の周波数電圧変換部と、前記第１の信号と前記第２の信号との差電圧を示す信号を出力する差動増幅器と、前記第２の信号と所定値の信号とを比較し、比較結果を示す切り替え信号を出力する比較器と、前記切り替え信号に応じて、前記差動増幅器が出力した前記信号の電圧をホールドする電圧ホールド部と、前記切り替え信号に応じて、前記発振器を前記差動増幅器の出力及び前記電圧ホールド部の出力のいずれかと、前記発振器と、を接続するスイッチと、を備え、前記発振器が前記差動増幅器の前記出力と接続されることで、前記差動増幅器が出力した前記信号の電圧が前記制御信号として前記発振器に入力され、前記発振器が前記電圧ホールド部の前記出力と接続されることで、前記電圧ホールド部がホールドした電圧が前記制御信号として前記発振器に入力される、付記１４に記載のセンサ。

（付記１８）前記スイッチは、前記マイクロコンピュータから前記第２のクロック信号が入力されている場合に、前記発振器と前記差動増幅器の前記出力とを接続し、前記マイクロコンピュータから前記第２のクロック信号が入力されていない場合に、前記発振器と前記電圧ホールド部の前記出力とを接続する、付記１７に記載のセンサ。

（付記１９）前記マイクロコンピュータは、前記センサにリセット信号を出力可能であり、前記メモリは、前記マイクロコンピュータからの読み出し要求に応じて、前記リセット信号を受け取った後のデータのサンプリング回数を示すシリアルデータを、対応するサンプリングデータと共に前記マイクロコンピュータへ出力し、前記マイクロコンピュータは、前記リセット信号を出力した基準時刻と、前記センサでのサンプリング周期と、受け取った前記シリアルデータとに基づいて、受け取った前記サンプリングデータのサンプリング時刻を算出する演算部を更に備える、付記１４に記載のセンサ。

（付記２０）前記演算部は、前記基準時刻に、前記受け取ったシリアルデータの値を前記サンプリング周期に乗じた値を加算することで、前記サンプリング時刻を算出する、付記１９に記載のセンサ。

（付記２１）前記演算部は、前記演算部が前記リセット信号を出力してから前記シリアルデータがリセットされるまでの遅延時間を更に加算して、前記サンプリング時刻を算出する、付記２０に記載のセンサ。

（付記２２）前記演算部は、前記第１のクロック信号に基づいて前記アナログ信号を前記サンプリングデータに変換するのに要する遅延時間を更に加算して、前記サンプリング時刻を算出する、付記２０に記載のセンサ。

（付記２３）前記シリアルデータは、前記マイクロコンピュータから読み出しが要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、付記１９に記載のセンサ。

（付記２４）前記シリアルデータは、前記マイクロコンピュータから読み出しが所定の回数要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、付記１９に記載のセンサ。

（付記２５）算出したサンプリング時刻に基づいて、複数の前記センサで同時刻にサンプリングされたサンプリングデータを相互に関連付ける、付記１９に記載のセンサ。

（付記２６）第１のクロック信号に基づいてサンプリングした検出結果を示すアナログ信号をアナログ／デジタル変換して生成したデジタル信号であるサンプリングデータを出力可能に構成されたセンサに、第２のクロック信号を生成して出力し、かつ、前記センサから前記サンプリングデータを読み出し可能に構成され、前記第１のクロック信号の周波数は、前記第２のクロック信号に基づいて、前記センサにより補正される、マイクロコンピュータ。

（付記２７）前記第２のクロック信号を生成するクロック信号生成部と、前記センサとの間でデータ通信を行う第２の入出力部と、を備える、
請求項付記２６に記載のマイクロコンピュータ。

（付記２８）前記センサは、前記マイクロコンピュータとの間でデータ通信を行う第１の入出力部と、検出結果を前記アナログ信号として出力する検出部と、与えられる制御信号に基づいて周波数を補正した前記第１のクロック信号を出力する発振器と、前記第１の入出力部を介して前記マイクロコンピュータから受け取った前記第２のクロック信号に基づいて前記制御信号を出力する周波数補正部と、前記アナログ信号を、前記第１のクロック信号に基づいてサンプリングしてアナログ／デジタル変換し、前記サンプリングデータを出力するアナログ／デジタル変換器と、前記サンプリングデータを格納するメモリと、
を備える、付記２６に記載のマイクロコンピュータ。

（付記２９）前記メモリから前記サンプリングデータを読み出すときに、前記第２のクロック信号を出力する、付記２８に記載のマイクロコンピュータ。

（付記３０）前記周波数補正部は、前記第２のクロック信号を分周する分周器と、前記第１のクロック信号の周波数を示す第１の信号を出力する第１の周波数電圧変換部と、前記分周器で分周された信号の周波数を示す第２の信号を出力する第２の周波数電圧変換部と、前記第１の信号と前記第２の信号との差電圧を示す信号を出力する差動増幅器と、前記第２の信号と所定値の信号とを比較し、比較結果を示す切り替え信号を出力する比較器と、前記切り替え信号に応じて、前記差動増幅器が出力した前記信号の電圧をホールドする電圧ホールド部と、前記切り替え信号に応じて、前記発振器を前記差動増幅器の出力及び前記電圧ホールド部の出力のいずれかと、前記発振器と、を接続するスイッチと、を備え、前記発振器が前記差動増幅器の前記出力と接続されることで、前記差動増幅器が出力した前記信号の電圧が前記制御信号として前記発振器に入力され、前記発振器が前記電圧ホールド部の前記出力と接続されることで、前記電圧ホールド部がホールドした電圧が前記制御信号として前記発振器に入力される、付記２８に記載のマイクロコンピュータ。

（付記３１）前記スイッチは、前記マイクロコンピュータから前記第２のクロック信号が入力されている場合に、前記発振器と前記差動増幅器の前記出力とを接続し、前記マイクロコンピュータから前記第２のクロック信号が入力されていない場合に、前記発振器と前記電圧ホールド部の前記出力とを接続する、付記３０に記載のマイクロコンピュータ。

（付記３２）前記センサにリセット信号を出力可能であり、前記メモリは、前記マイクロコンピュータからの読み出し要求に応じて、前記リセット信号を受け取った後のデータのサンプリング回数を示すシリアルデータを、対応するサンプリングデータと共に前記マイクロコンピュータへ出力し、前記マイクロコンピュータは、前記リセット信号を出力した基準時刻と、前記センサでのサンプリング周期と、受け取った前記シリアルデータとに基づいて、受け取った前記サンプリングデータのサンプリング時刻を算出する演算部を更に備える、付記２８に記載のマイクロコンピュータ。

（付記３３）前記演算部は、前記基準時刻に、前記受け取ったシリアルデータの値を前記サンプリング周期に乗じた値を加算することで、前記サンプリング時刻を算出する、付記３２に記載のマイクロコンピュータ。

（付記３４）前記演算部は、前記演算部が前記リセット信号を出力してから前記シリアルデータがリセットされるまでの遅延時間を更に加算して、前記サンプリング時刻を算出する、付記３３に記載のマイクロコンピュータ。

（付記３５）前記演算部は、前記第１のクロック信号に基づいて前記アナログ信号を前記サンプリングデータに変換するのに要する遅延時間を更に加算して、前記サンプリング時刻を算出する、付記３３に記載のマイクロコンピュータ。

（付記３６）前記シリアルデータは、前記マイクロコンピュータから読み出しが要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、付記３２に記載のマイクロコンピュータ。

（付記３７）前記シリアルデータは、前記マイクロコンピュータから読み出しが所定の回数要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、付記３２に記載のマイクロコンピュータ。

（付記３８）前記センサを複数有し、算出したサンプリング時刻に基づいて、複数の前記センサで同時刻にサンプリングされたサンプリングデータを相互に関連付ける、付記３２に記載のマイクロコンピュータ。

（付記３９）前記センサから前記サンプリングデータを読み出すときに、前記第２のクロック信号を出力する、付記２８に記載のマイクロコンピュータ。

（付記４０）前記センサにリセット信号を出力可能であり、前記センサは、前記マイクロコンピュータからの読み出し要求に応じて、前記リセット信号を受け取った後のデータのサンプリング回数を示すシリアルデータを、対応するサンプリングデータと共に前記マイクロコンピュータへ出力し、前記マイクロコンピュータは、前記リセット信号を出力した基準時刻と、前記センサでのサンプリング周期と、受け取った前記シリアルデータとに基づいて、受け取った前記サンプリングデータのサンプリング時刻を算出する演算部を更に備える、付記２８に記載のマイクロコンピュータ。

（付記４１）第２のクロック信号を生成し、第１のクロック信号に基づいてサンプリングした検出結果を示すアナログ信号をアナログ／デジタル変換して生成したデジタル信号であるサンプリングデータを出力可能に構成されたセンサに、前記センサから前記サンプリングデータを読み出すマイクロコンピュータから前記第２のクロック信号を出力し、前記センサに、前記第２のクロック信号に基づいて、前記第１のクロック信号の周波数を補正させる、検出システムの補正方法。

（付記４２）前記センサは、前記マイクロコンピュータとの間でデータ通信を行う第１の入出力部と、検出結果を前記アナログ信号として出力する検出部と、与えられる制御信号に基づいて周波数を補正した前記第１のクロック信号を出力する発振器と、前記第１の入出力部を介して前記マイクロコンピュータから受け取った前記第２のクロック信号に基づいて前記制御信号を出力する周波数補正部と、前記アナログ信号を、前記第１のクロック信号に基づいてサンプリングしてアナログ／デジタル変換し、前記サンプリングデータを出力するアナログ／デジタル変換器と、前記サンプリングデータを格納するメモリと、を備え、前記マイクロコンピュータは、前記第２のクロック信号を生成するクロック信号生成部と、前記センサとの間でデータ通信を行う第２の入出力部と、を備える、付記４１に記載の検出システムの補正方法。

（付記４３）前記マイクロコンピュータに、前記メモリから前記サンプリングデータを読み出すときに、前記第２のクロック信号を出力させる、付記４２に記載の検出システムの補正方法。

（付記４４）前記周波数補正部は、前記第２のクロック信号を分周する分周器と、前記第１のクロック信号の周波数を示す第１の信号を出力する第１の周波数電圧変換部と、前記分周器で分周された信号の周波数を示す第２の信号を出力する第２の周波数電圧変換部と、前記第１の信号と前記第２の信号との差電圧を示す信号を出力する差動増幅器と、前記第２の信号と所定値の信号とを比較し、比較結果を示す切り替え信号を出力する比較器と、前記切り替え信号に応じて、前記差動増幅器が出力した前記信号の電圧をホールドする電圧ホールド部と、前記切り替え信号に応じて、前記発振器を前記差動増幅器の出力及び前記電圧ホールド部の出力のいずれかと、前記発振器と、を接続するスイッチと、を備え、前記発振器が前記差動増幅器の前記出力と接続されることで、前記差動増幅器が出力した前記信号の電圧が前記制御信号として前記発振器に入力され、前記発振器が前記電圧ホールド部の前記出力と接続されることで、前記電圧ホールド部がホールドした電圧が前記制御信号として前記発振器に入力される、付記４２に記載の検出システムの補正方法。

（付記４５）前記スイッチに、前記マイクロコンピュータから前記第２のクロック信号が入力されている場合には、前記発振器と前記差動増幅器の前記出力とを接続させ、前記マイクロコンピュータから前記第２のクロック信号が入力されていない場合には、前記発振器と前記電圧ホールド部の前記出力とを接続させる、付記４４に記載の検出システムの補正方法。

（付記４６）前記マイクロコンピュータは、前記センサにリセット信号を出力可能であり、前記メモリに、前記マイクロコンピュータからの読み出し要求に応じて、前記リセット信号を受け取った後のデータのサンプリング回数を示すシリアルデータを、対応するサンプリングデータと共に前記マイクロコンピュータへ出力させ、前記マイクロコンピュータに、前記リセット信号を出力した基準時刻と、前記センサでのサンプリング周期と、受け取った前記シリアルデータとに基づいて、受け取った前記サンプリングデータのサンプリング時刻を算出させる、付記４４に記載の検出システムの補正方法。

（付記４７）前記基準時刻に、前記受け取ったシリアルデータの値を前記サンプリング周期に乗じた値を加算することで、前記サンプリング時刻を算出させる、付記４６に記載の検出システムの補正方法。

（付記４８）前記リセット信号を出力してから前記シリアルデータがリセットされるまでの遅延時間を更に加算して、前記サンプリング時刻を算出する、付記４７に記載の検出システムの補正方法。

（付記４９）前記第１のクロック信号に基づいて前記アナログ信号を前記サンプリングデータに変換するのに要する遅延時間を更に加算して、前記サンプリング時刻を算出する、付記４７に記載の検出システムの補正方法。

（付記５０）前記シリアルデータは、前記マイクロコンピュータから読み出しが要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、付記４６に記載の検出システムの補正方法。

（付記５１）前記シリアルデータは、前記マイクロコンピュータから読み出しが所定の回数要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、付記４６に記載の検出システムの補正方法。

（付記５２）前記センサを複数有し、算出したサンプリング時刻に基づいて、複数の前記センサで同時刻にサンプリングされたサンプリングデータを相互に関連付ける、付記４６に記載の検出システムの補正方法。

１、４−９ センサ
１Ａ、６Ａ、７Ａ 信号処理部
２、３ マイクロコンピュータ
８Ａ、９Ａ ＭＣＵ
１１、７１ 通信部
１２、１２＿０〜１２＿ｎ 検出部
１３ 発振器
１４、１４＿０〜１４＿ｎ Ａ／Ｄ変換器
１５ メモリ
１６ 周波数補正部
１７ マルチプレクサ
２１ 通信部
２２ クロック信号生成部
２３ 演算部
３１ 電圧制御回路
３２ 定電流回路
３３ タイミング制御回路
３４、３５、４２ スイッチ
３６、４３ 容量
４１ オペアンプ
５０ 発振子
６１ バス
６２ ＣＰＵ
７２ ＤＭＡＣ
７３ ＲＯＭ
７４ タイマ
１６１ 分周器
１６２、１６３ 周波数電圧変換部
１６４ 比較器
１６５ 差動増幅器
１６６ 電圧ホールド部
１６７ スイッチ
ＣＨＲ チャージ信号
ＣＬＫ１、ＣＬＫ２ クロック信号
ＣＬＫＤ 分周信号
ＣＬＫＩＮ クロック信号
ＣＬＫＲ 基準クロック
ＤＣＨＲ ディスチャージ信号
ＣＯＮ 制御信号
ＩＮＶ＿１〜ＩＮＶ＿ｎ 反転回路
ＳＤ サンプリングデータ
ＲＥＱ 要求
ＲＳ リセット信号
ＡＳ アナログ信号
ＳＤ サンプリングデータ
ＳＥＲ シリアルデータ
１００、２００、３００、４００、４０１、５００、６００、６０１ 検出システム

Claims (20)

1. 第１のクロック信号に基づいてサンプリングした検出結果を示すアナログ信号をアナログ／デジタル変換して生成したデジタル信号であるサンプリングデータを出力可能に構成されたセンサと、
   第２のクロック信号を生成して前記センサに出力し、かつ、前記センサから前記サンプリングデータを読み出すマイクロコンピュータと、を備え、
   前記センサは、前記第２のクロック信号に基づいて、前記第１のクロック信号の周波数を補正する、
   検出システム。
2. 前記センサは、
   前記マイクロコンピュータとの間でデータ通信を行う第１の入出力部と、
   検出結果を前記アナログ信号として出力する検出部と、
   与えられる制御信号に基づいて周波数を補正した前記第１のクロック信号を出力する発振器と、
   前記第１の入出力部を介して前記マイクロコンピュータから受け取った前記第２のクロック信号に基づいて前記制御信号を出力する周波数補正部と、
   前記アナログ信号を、前記第１のクロック信号に基づいてサンプリングしてアナログ／デジタル変換し、前記サンプリングデータを出力するアナログ／デジタル変換器と、
   前記サンプリングデータを格納するメモリと、
   を備え、
   前記マイクロコンピュータは、
   前記第２のクロック信号を生成するクロック信号生成部と、
   前記センサとの間でデータ通信を行う第２の入出力部と、を備える、
   請求項１に記載の検出システム。
3. 前記マイクロコンピュータは、前記メモリから前記サンプリングデータを読み出すときに、前記第２のクロック信号を出力する、
   請求項２に記載の検出システム。
4. 前記周波数補正部は、
   前記第２のクロック信号を分周する分周器と、
   前記第１のクロック信号の周波数を示す第１の信号を出力する第１の周波数電圧変換部と、
   前記分周器で分周された信号の周波数を示す第２の信号を出力する第２の周波数電圧変換部と、
   前記第１の信号と前記第２の信号との差電圧を示す信号を出力する差動増幅器と、
   前記第２の信号と所定値の信号とを比較し、比較結果を示す切り替え信号を出力する比較器と、
   前記切り替え信号に応じて、前記差動増幅器が出力した前記信号の電圧をホールドする電圧ホールド部と、
   前記切り替え信号に応じて、前記発振器を前記差動増幅器の出力及び前記電圧ホールド部の出力のいずれかと、前記発振器と、を接続するスイッチと、を備え、
   前記発振器が前記差動増幅器の前記出力と接続されることで、前記差動増幅器が出力した前記信号の電圧が前記制御信号として前記発振器に入力され、
   前記発振器が前記電圧ホールド部の前記出力と接続されることで、前記電圧ホールド部がホールドした電圧が前記制御信号として前記発振器に入力される、
   請求項２に記載の検出システム。
5. 前記スイッチは、
   前記マイクロコンピュータから前記第２のクロック信号が入力されている場合に、前記発振器と前記差動増幅器の前記出力とを接続し、
   前記マイクロコンピュータから前記第２のクロック信号が入力されていない場合に、前記発振器と前記電圧ホールド部の前記出力とを接続する、
   請求項４に記載の検出システム。
6. 前記マイクロコンピュータは、前記センサにリセット信号を出力可能であり、
   前記メモリは、前記マイクロコンピュータからの読み出し要求に応じて、前記リセット信号を受け取った後のデータのサンプリング回数を示すシリアルデータを、対応するサンプリングデータと共に前記マイクロコンピュータへ出力し、
   前記マイクロコンピュータは、前記リセット信号を出力した基準時刻と、前記センサでのサンプリング周期と、受け取った前記シリアルデータとに基づいて、受け取った前記サンプリングデータのサンプリング時刻を算出する演算部を更に備える、
   請求項２に記載の検出システム。
7. 前記演算部は、前記基準時刻に、前記受け取ったシリアルデータの値を前記サンプリング周期に乗じた値を加算することで、前記サンプリング時刻を算出する、
   請求項６に記載の検出システム。
8. 前記演算部は、前記演算部が前記リセット信号を出力してから前記シリアルデータがリセットされるまでの遅延時間を更に加算して、前記サンプリング時刻を算出する、
   請求項７に記載の検出システム。
9. 前記演算部は、前記第１のクロック信号に基づいて前記アナログ信号を前記サンプリングデータに変換するのに要する遅延時間を更に加算して、前記サンプリング時刻を算出する、
   請求項７に記載の検出システム。
10. 前記シリアルデータは、前記マイクロコンピュータから読み出しが要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、
    請求項６に記載の検出システム。
11. 前記シリアルデータは、前記マイクロコンピュータから読み出しが所定の回数要求される毎に、対応するサンプリングデータと共に前記マイクロコンピュータへ出力される、
    請求項６に記載の検出システム。
12. 前記センサを複数有し、
    算出したサンプリング時刻に基づいて、複数の前記センサで同時刻にサンプリングされたサンプリングデータを相互に関連付ける、
    請求項６に記載の検出システム。
13. 第１のクロック信号に基づいてサンプリングした検出結果を示すアナログ信号をアナログ／デジタル変換して生成したデジタル信号であるサンプリングデータを出力可能に構成され、
    マイクロコンピュータで生成された第２のクロック信号に基づいて、前記第１のクロック信号の周波数を補正し、
    前記マイクロコンピュータによって、前記サンプリングデータが読み出される、
    センサ。
14. 前記マイクロコンピュータとの間でデータ通信を行う第１の入出力部と、
    検出結果を前記アナログ信号として出力する検出部と、
    与えられる制御信号に基づいて周波数を補正した前記第１のクロック信号を出力する発振器と、
    前記第１の入出力部を介して前記マイクロコンピュータから受け取った前記第２のクロック信号に基づいて前記制御信号を出力する周波数補正部と、
    前記アナログ信号を、前記第１のクロック信号に基づいてサンプリングしてアナログ／デジタル変換し、前記サンプリングデータを出力するアナログ／デジタル変換器と、
    前記サンプリングデータを格納するメモリと、
    を備える、
    請求項１３に記載のセンサ。
15. 前記周波数補正部は、
    前記第２のクロック信号を分周する分周器と、
    前記第１のクロック信号の周波数を示す第１の信号を出力する第１の周波数電圧変換部と、
    前記分周器で分周された信号の周波数を示す第２の信号を出力する第２の周波数電圧変換部と、
    前記第１の信号と前記第２の信号との差電圧を示す信号を出力する差動増幅器と、
    前記第２の信号と所定値の信号とを比較し、比較結果を示す切り替え信号を出力する比較器と、
    前記切り替え信号に応じて、前記差動増幅器が出力した前記信号の電圧をホールドする電圧ホールド部と、
    前記切り替え信号に応じて、前記発振器を前記差動増幅器の出力及び前記電圧ホールド部の出力のいずれかと、前記発振器と、を接続するスイッチと、を備え、
    前記発振器が前記差動増幅器の前記出力と接続されることで、前記差動増幅器が出力した前記信号の電圧が前記制御信号として前記発振器に入力され、
    前記発振器が前記電圧ホールド部の前記出力と接続されることで、前記電圧ホールド部がホールドした電圧が前記制御信号として前記発振器に入力される、
    請求項１４に記載のセンサ。
16. 前記スイッチは、
    前記マイクロコンピュータから前記第２のクロック信号が入力されている場合に、前記発振器と前記差動増幅器の前記出力とを接続し、
    前記マイクロコンピュータから前記第２のクロック信号が入力されていない場合に、前記発振器と前記電圧ホールド部の前記出力とを接続する、
    請求項１５に記載のセンサ。
17. 第１のクロック信号に基づいてサンプリングした検出結果を示すアナログ信号をアナログ／デジタル変換して生成したデジタル信号であるサンプリングデータを出力可能に構成されたセンサに、第２のクロック信号を生成して出力し、かつ、前記センサから前記サンプリングデータを読み出し可能に構成され、
    前記第１のクロック信号の周波数は、前記第２のクロック信号に基づいて、前記センサにより補正される、
    マイクロコンピュータ。
18. 前記第２のクロック信号を生成するクロック信号生成部と、
    前記センサとの間でデータ通信を行う第２の入出力部と、を備える、
    請求項１７に記載のマイクロコンピュータ。
19. 前記マイクロコンピュータは、前記センサから前記サンプリングデータを読み出すときに、前記第２のクロック信号を出力する、
    請求項１８に記載のマイクロコンピュータ。
20. 前記センサにリセット信号を出力可能であり、
    前記センサは、前記マイクロコンピュータからの読み出し要求に応じて、前記リセット信号を受け取った後のデータのサンプリング回数を示すシリアルデータを、対応するサンプリングデータと共に前記マイクロコンピュータへ出力し、
    前記マイクロコンピュータは、前記リセット信号を出力した基準時刻と、前記センサでのサンプリング周期と、受け取った前記シリアルデータとに基づいて、受け取った前記サンプリングデータのサンプリング時刻を算出する演算部を更に備える、
    請求項１８に記載のマイクロコンピュータ。

Images