KR20180121330A - 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치, 및, 고체 촬상 장치의 구동 방법 - Google Patents

촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치, 및, 고체 촬상 장치의 구동 방법 Download PDF

Info

Publication number
KR20180121330A
KR20180121330A KR1020177022537A KR20177022537A KR20180121330A KR 20180121330 A KR20180121330 A KR 20180121330A KR 1020177022537 A KR1020177022537 A KR 1020177022537A KR 20177022537 A KR20177022537 A KR 20177022537A KR 20180121330 A KR20180121330 A KR 20180121330A
Authority
KR
South Korea
Prior art keywords
electrode
photoelectric conversion
charge
image pickup
layer
Prior art date
Application number
KR1020177022537A
Other languages
English (en)
Inventor
히데아키 토가시
후미히코 코가
테츠지 야마구치
신타로우 히라타
타이이치로 와타나베
요시히로 안도
토요타카 카타오카
사토시 케이노
유키오 카네다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20180121330A publication Critical patent/KR20180121330A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L51/4273—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H01L27/307—
    • H01L51/442—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/353—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising blocking layers, e.g. exciton blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/84—Layers having high charge carrier mobility
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/10—Organic photovoltaic [PV] modules; Arrays of single organic PV cells
    • H10K39/15—Organic photovoltaic [PV] modules; Arrays of single organic PV cells comprising both organic PV cells and inorganic PV cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명의 촬상 장치는 제1 광전 변환부, 및 그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 제3 전극과, 상기 제3 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 제3 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비한다.

Description

촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치, 및, 고체 촬상 장치의 구동 방법
본 개시는, 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치, 및, 고체 촬상 장치의 구동 방법에 관한 것이다.
광전 변환층에 유기 반도체 재료를 사용하는 촬상 소자는, 특정한 색(파장대)을 광전 변환하는 것이 가능하다. 그리고, 이와 같은 특징을 갖기 때문에, 고체 촬상 장치에서의 촬상 소자로서 이용하는 경우, 온 칩 컬러 필터(OCCF)와 촬상 소자와의 조합으로 부화소가 이루어지고, 부화소가 2차원 배열되어 있는, 종래의 고체 촬상 장치에서는 불가능한, 부화소를 적층한 구조(적층형 촬상 소자)를 얻는 것이 가능하다(예를 들면, JP 2011-138927A). 또한, 디모자이크 처리를 필요로 하지 않기 때문에, 위색이 발생하지 않는다는 이점이 있다. 또한, 이하의 설명에서, 반도체 기판의 위 또는 상방에 마련된 광전 변환부를 구비한 촬상 소자를, 편의상, "제1 타입의 촬상 소자"라고 부르고, 제1 타입의 촬상 소자를 구성하는 광전 변환부를, 편의상, "제1 타입의 광전 변환부"라고 부르고, 반도체 기판 내에 마련된 촬상 소자를, 편의상, "제2 타입의 촬상 소자"라고 부르고, 제2 타입의 촬상 소자를 구성하는 광전 변환부를, 편의상, "제2 타입의 광전 변환부"라고 부르는 경우가 있다.
도 49에 종래의 적층형 촬상 소자(적층형 고체 촬상 장치)의 구조례를 도시한다. 도 49에 도시하는 예에서는, 반도체 기판(370) 내에, 제2 타입의 촬상 소자인 제3 촬상 소자(330) 및 제2 촬상 소자(320)를 구성하는 제2 타입의 광전 변환부인 제3 광전 변환부(331) 및 제2 광전 변환부(321)가 적층되어, 형성되어 있다. 또한, 반도체 기판(370)의 상방(구체적으로는, 제2 촬상 소자(320)의 상방)에는, 제1 타입의 광전 변환부인 제1 광전 변환부(311)가 배치되어 있다. 여기서, 제1 광전 변환부(311)는, 제1 전극(311), 유기 재료로 이루어지는 광전 변환층(315), 제2 전극(316)을 구비하고 있고, 제1 타입의 촬상 소자인 제1 촬상 소자(310)를 구성한다. 제2 광전 변환부(321) 및 제3 광전 변환부(331)에서는, 흡수 계수의 차이에 의해, 각각, 예를 들면, 청색 및 적색의 광이 광전 변환된다. 또한, 제1 광전 변환부(311)에서는, 예를 들면, 녹색의 광이 광전 변환된다.
제2 광전 변환부(321) 및 제3 광전 변환부(331)에서 광전 변환에 의해 생성한 전하는, 이들의 제2 광전 변환부(321) 및 제3 광전 변환부(331)에 일단 축적된 후, 각각, 종형 트랜지스터(게이트부(322)를 도시한다)와 전송 트랜지스터(게이트부(332)를 도시한다)에 의해 제2 부유 확산층(Floating Diffusion)(FD2) 및 제3 부유 확산층(FD3)에 전송되고, 또한, 외부의 판독 회로(도시 생략)에 출력된다. 이들의 트랜지스터 및 부유 확산층(FD2, FD3)도 반도체 기판(370)에 형성되어 있다.
제1 광전 변환부(311)에서 광전 변환에 의해 생성한 전하는, 콘택트 홀부(361), 배선층(362)을 통하여, 반도체 기판(370)에 형성된 제1 부유 확산층(FD1)에 축적된다. 또한, 제1 광전 변환부(311)는, 콘택트 홀부(361), 배선층(362)을 통하여, 전하량을 전압으로 변환하는 증폭 트랜지스터의 게이트부(318)에도 접속되어 있다. 그리고, 제1 부유 확산층(FD1)은, 리셋·트랜지스터(게이트부(317)를 도시한다)의 일부를 구성하고 있다. 또한, 참조 번호 371은 소자 분리 영역이고, 참조 번호 372는 반도체 기판(370)의 표면에 형성된 산화막이고, 참조 번호 376, 381은 층간 절연층이고, 참조 번호 383은 보호층이고, 참조 번호 390은 온-칩 마이크로 렌즈이다.
특허 문헌 1 : JP 2011-138927
그런데, 제2 광전 변환부(321) 및 제3 광전 변환부(331)에서 광전 변환에 의해 생성한 전하는, 제2 광전 변환부(321) 및 제3 광전 변환부(331)에 일단 축적된 후, 제2 부유 확산층(FD2) 및 제3 부유 확산층(FD3)에 전송된다. 그러므로, 제2 광전 변환부(321) 및 제3 광전 변환부(331)를 완전 공핍화할 수 있다. 그렇지만, 제1 광전 변환부(311)에서 광전 변환에 의해 생성한 전하는, 직접, 제1 부유 확산층(FD1)에 축적된다. 그러므로, 제1 광전 변환부(311)를 완전 공핍화하는 것은 곤란하다. 그리고, 이상의 결과, kTC 노이즈가 커지고, 랜덤 노이즈가 악화하고, 촬상 화질의 저하를 초래한다.
따라서 본 개시의 목적은, 반도체 기판의 위 또는 상방에 광전 변환부가 배치된 촬상 소자로서, 촬상 화질의 저하를 억제할 수 있는 구성 및 구조의 촬상 소자, 이들의 촬상 소자로 구성된 적층형 촬상 소자, 이들의 촬상 소자 또는 적층형 촬상 소자를 구비한 고체 촬상 장치, 및, 고체 촬상 장치의 구동 방법을 제공하는 것에 있다.
본 개시의 제1 실시예에 따른 촬상 장치는 제1 광전 변환부, 및 그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 제3 전극과, 상기 제3 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 제3 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비한다.
본 개시의 제2 실시예에 따른 전자 기기는 촬상 장치와, 상기 촬상 장치의 표면상으로 광을 도광하는 렌즈와, 상기 촬상 장치로부터 출력 신호를 제어하는 회로를 포함하고, 상기 촬상 장치는, 제1 광전 변환부, 및 그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 제3 전극과, 상기 제3 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 제3 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비한다.
본 개시의 제3 실시예에 따른 촬상 장치의 구동 방법은, 제1 광전 변환부, 및 그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 전하 축적 전극과, 상기 전하 축적 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 전하 축적 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비한 촬상 장치의 구동 방법으로서, 전하 축적 기간 중에, 상기 전하 축적 전극에 제2 전위보다 높은 제1 전위를 인가하고, 상기 전하 축적 기간 중에, 상기 제1 전극에 상기 제2 전위를 인가하고, 전하 전송 기간 중에, 상기 전하 축적 전극에 제3 전위를 인가하고, 전하 전송 기간 중에, 상기 제1 전극에 상기 제3 전위보다 높은 제4 전위를 인가한다.
본 개시의 촬상 소자, 본 개시의 적층형 촬상 소자를 구성하는 본 개시의 촬상 소자, 본 개시의 제1의 양태 내지 제2의 양태에 관한 고체 촬상 장치를 구성하는 본 개시의 촬상 소자(이들의 촬상 소자를 총칭하고, 이하, "본 개시의 촬상 소자 등"이라고 부르는 경우가 있다)에서는, 제1 전극과 이간하여 배치되고, 또한, 절연층을 통하여 광전 변환층과 대향하여 배치된 전하 축적용 전극이 구비되어 있기 때문에, 광전 변환부에 광이 조사되고, 광전 변환부에서 광전 변환될 때, 광전 변환층의 전하를 축적할 수 있다. 그러므로, 노광 시작시, 전하 축적부를 완전 공핍화하여, 전하를 소거하는 것이 가능해진다. 그 결과, kTC 노이즈가 커지고, 랜덤 노이즈가 악화하고, 촬상 화질의 저하를 가져온다는 현상의 발생을 억제할 수 있다. 본 개시의 고체 촬상 장치의 구동 방법에서는, 각 촬상 소자는, 제2 전극측부터 입사한 광이 제1 전극에는 입사하지 않는 구조를 가지며, 모든 촬상 소자에서, 일제히, 광전 변환층에 전하를 축적하면서, 제1 전극에서의 전하를 계외에 배출하기 때문에, 전 촬상 소자에서 동시에 제1 전극의 리셋을 확실하게 행할 수 있다. 그리고, 그 후, 모든 촬상 소자에서, 일제히, 광전 변환층에 축적된 전하를 제1 전극에 전송하고, 전송 완료 후, 순차적으로, 각 촬상 소자에서 제1 전극에 전송된 전하를 판독한다. 그러므로, 이른바 글로벌 셔터 기능을 용이하게 실현할 수 있다. 또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니며, 또한, 부가적인 효과가 있어도 좋다.
도 1a, 도 1b, 도 1c, 도 1d는 실시례 1의 촬상 소자, 적층형 촬상 소자의 모식적인 일부 단면도.
도 2는, 실시례 1의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 3은, 실시례 1의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 4는, 실시례 1의 촬상 소자를 구성하는 제1 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도.
도 5는, 실시례 1의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 6은, 실시례 1의 촬상 소자를 구성하는 제1 전극 및 전하 축적용 전극의 모식적인 배치도.
도 7은, 실시례 1의 촬상 소자를 구성하는 제1 전극, 전하 축적용 전극, 제2 전극 및 콘택트 홀부의 모식적인 투시 사시도.
도 8은, 실시례 1의 고체 촬상 장치의 개념도.
도 9는, 실시례 1의 촬상 소자, 적층형 촬상 소자의 변형례의 등가 회로도.
도 10은, 도 9에 도시한 실시례 1의 촬상 소자의 변형례를 구성하는 제1 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도.
도 11은, 실시례 2의 촬상 소자, 적층형 촬상 소자의 모식적인 일부 단면도.
도 12는, 실시례 3의 촬상 소자, 적층형 촬상 소자의 모식적인 일부 단면도.
도 13은, 실시례 3의 촬상 소자, 적층형 촬상 소자의 변형례의 모식적인 일부 단면도.
도 14는, 실시례 3의 촬상 소자의 다른 변형례의 모식적인 일부 단면도.
도 15는, 실시례 3의 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 16은, 실시례 4의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도.
도 17은, 실시례 4의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 18은, 실시례 4의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 19는, 실시례 4의 촬상 소자를 구성하는 제1 전극, 전송 제어용 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도.
도 20은, 실시례 4의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 21은, 실시례 4의 촬상 소자의 다른 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 22는, 실시례 4의 촬상 소자를 구성하는 제1 전극, 전송 제어용 전극 및 전하 축적용 전극의 모식적인 배치도.
도 23은, 실시례 4의 촬상 소자를 구성하는 제1 전극, 전송 제어용 전극, 전하 축적용 전극, 제2 전극 및 콘택트 홀부의 모식적인 투시 사시도.
도 24는, 실시례 4의 촬상 소자의 변형례를 구성하는 제1 전극, 전송 제어용 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도.
도 25는, 실시례 5의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도.
도 26은, 실시례 5의 촬상 소자를 구성하는 제1 전극, 전하 축적용 전극 및 전하 배출 전극의 모식적인 배치도.
도 27은, 실시례 5의 촬상 소자를 구성하는 제1 전극, 전하 축적용 전극, 전하 배출 전극, 제2 전극 및 콘택트 홀부의 모식적인 투시 사시도.
도 28은, 실시례 6의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도.
도 29는, 실시례 6의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 30은, 실시례 6의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 31은, 실시례 6의 촬상 소자를 구성하는 제1 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도.
도 32는, 실시례 6의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 33은, 실시례 6의 촬상 소자의 다른 동작시(전송시)의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 34는, 실시례 6의 촬상 소자를 구성하는 제1 전극 및 전하 축적용 전극의 모식적인 배치도.
도 35는, 실시례 6의 촬상 소자를 구성하는 제1 전극, 전하 축적용 전극, 제2 전극 및 콘택트 홀부의 모식적인 투시 사시도.
도 36은, 실시례 6의 촬상 소자의 변형례를 구성하는 제1 전극 및 전하 축적용 전극의 모식적인 배치도.
도 37은, 실시례 1의 촬상 소자, 적층형 촬상 소자의 다른 변형례의 모식적인 일부 단면도.
도 38은, 실시례 1의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 39A, 도 39B 및 도 39C는, 실시례 1의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 제1 전극의 부분 등이 확대된 모식적인 일부 단면도.
도 40은, 실시례 5의 촬상 소자, 적층형 촬상 소자의 다른 변형례의 전하 배출 전극의 부분 등이 확대된 모식적인 일부 단면도.
도 41은, 실시례 1의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 42는, 실시례 1의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 43은, 실시례 1의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 44는, 실시례 4의 촬상 소자, 적층형 촬상 소자의 다른 변형례의 모식적인 일부 단면도.
도 45는, 실시례 1의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 46은, 실시례 1의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 47은, 실시례 4의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 48은, 본 개시의 촬상 소자, 적층형 촬상 소자로 구성된 고체 촬상 장치를 전자 기기(카메라)를 이용하는 예의 개념도.
도 49는, 종래의 적층형 촬상 소자(적층형 고체 촬상 장치)의 개념도.
이하, 도면을 참조하여, 실시례에 의거하여 본 개시를 설명하지만, 본 개시는 실시례로 한정되는 것이 아니고, 실시례에서의 여러가지의 수치나 재료는 예시이다. 또한, 설명은, 이하의 순서로 행한다.
1. 본 개시의 촬상 소자, 본 개시의 적층형 촬상 소자 및 본 개시의 제1의 양태 내지 제2의 양태에 관한 고체 촬상 장치, 및, 고체 촬상 장치의 구동 방법, 전반에 관한 설명
2. 실시례 1(본 개시의 촬상 소자, 본 개시의 적층형 촬상 소자 및 본 개시의 제2의 양태에 관한 고체 촬상 장치)
3. 실시례 2(실시례 1의 변형)
4. 실시례 3(실시례 1 내지 실시례 2의 변형)
5. 실시례 4(실시례 1 내지 실시례 3의 변형, 전송 제어용 전극을 구비한 촬상 소자)
6. 실시례 5(실시례 1 내지 실시례 4의 변형, 전하 배출 전극을 구비한 촬상 소자)
7. 실시례 6(실시례 1 내지 실시례 5의 변형, 복수의 전하 축적용 전극 세그먼트를 구비한 촬상 소자)
8. 기타
<본 개시의 촬상 소자, 본 개시의 적층형 촬상 소자 및 본 개시의 제1의 양태 내지 제2의 양태에 관한 고체 촬상 장치, 및, 고체 촬상 장치의 구동 방법, 전반에 관한 설명>
본 개시의 촬상 소자에서는, 반도체 기판을 또한 구비하고 있고, 광전 변환부는, 반도체 기판의 상방에 배치되어 있는 형태로 할 수 있다. 또한, 제1 전극, 전하 축적용 전극 및 제2 전극은, 후술하는 구동 회로에 접속되어 있다.
광 입사측에 위치하는 제2 전극은, 복수의 촬상 소자에서 공통화되어 있어도 좋다. 즉, 제2 전극을 이른바 베타 전극으로 할 수 있다. 광전 변환층은, 복수의 촬상 소자에서 공통화되어 있어도 좋고, 즉, 복수의 촬상 소자에서 1층의 광전 변환층이 형성되어 있어도 좋고, 촬상 소자마다 마련되어 있어도 좋다.
또는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 촬상 소자 등에서, 제1 전극은, 절연층에 마련된 개구부 내로 연장되고, 광전 변환층과 접속되어 있는 형태로 할 수 있다. 또한, 광전 변환층은, 절연층에 마련된 개구부 내로 연장되고, 제1 전극과 접속되어 있는 형태로 할 수 있고, 이 경우, 제1 전극의 정상면의 연부는 절연층으로 덮여 있고, 개구부의 저면에는 제1 전극이 노출하여 있고, 제1 전극의 정상면과 접하는 절연층의 면을 제1면, 전하 축적용 전극과 대향하는 광전 변환층의 부분과 접하는 절연층의 면을 제2면으로 하였을 때, 개구부의 측면은, 제1면부터 제2면을 향하여 넓어지는 경사를 갖는 형태로 할 수 있고, 또는, 제1면부터 제2면을 향하여 넓어지는 경사를 갖는 개구부의 측면은, 전하 축적용 전극측에 위치하는 형태로 할 수 있다. 또한, 광전 변환층과 제1 전극과의 사이에 다른 층이 형성되어 있는 형태(예를 들면, 광전 변환층과 제1 전극과의 사이에 전하 축적에 적합한 재료층이 형성되어 있는 형태)를 포함한다.
또는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 촬상 소자 등에서, 반도체 기판에 마련되고, 구동 회로를 갖는 제어부를 또한 구비하고 있고, 제1 전극 및 전하 축적용 전극은, 구동 회로에 접속되어 있고, 전하 축적 기간에서, 구동 회로로부터, 제1 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 광전 변환층에 전하가 축적되고, 전하 전송 기간에서, 구동 회로로부터, 제1 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 광전 변환층에 축적된 전하가 제1 전극을 경유하여 제어부에 판독되는 구성으로 할 수 있다. 단, 제1 전극의 전위가 제2 전극의 전위보다도 높은 경우,
V12≥V11, 또한, V22<V21이고,
제1 전극의 전위가 제2 전극의 전위보다도 낮은 경우,
V12≤V11, 또한, V22>V21이다.
또는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 촬상 소자 등에서는, 제1 전극과 전하 축적용 전극과의 사이에, 제1 전극 및 전하 축적용 전극과 이간하여 배치되고, 또한, 절연층을 통하여 광전 변환층과 대향하여 배치된 전송 제어용 전극(전하 전송 전극)을 또한 구비하고 있는 형태로 할 수 있다. 또한, 이와 같은 형태의 본 개시의 촬상 소자 등을, 편의상, "전송 제어용 전극을 구비한 본 개시의 촬상 소자 등"이라고 부른다.
또한, 전송 제어용 전극을 구비한 본 개시의 촬상 소자 등에서는, 반도체 기판에 마련되고, 구동 회로를 갖는 제어부를 또한 구비하고 있고, 제1 전극, 전하 축적용 전극 및 전송 제어용 전극은, 구동 회로에 접속되어 있고, 전하 축적 기간에서, 구동 회로로부터, 제1 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 전송 제어용 전극에 전위(V13)가 인가되고, 광전 변환층에 전하가 축적되고, 전하 전송 기간에서, 구동 회로로부터, 제1 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 전송 제어용 전극에 전위(V23)가 인가되고, 광전 변환층에 축적된 전하가 제1 전극을 통하여 제어부에 판독되는 구성으로 할 수 있다. 단, 제1 전극의 전위가 제2 전극의 전위보다도 높은 경우,
V12>V13, 또한, V22≤V23≤V21이고,
제1 전극의 전위가 제2 전극의 전위보다도 낮은 경우,
V12<V13, 또한, V22≥V23≥V21이다.
또는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 촬상 소자 등에서는, 광전 변환층에 접속되고, 제1 전극 및 전하 축적용 전극과 이간하여 배치된 전하 배출 전극을 또한 구비하고 있는 형태로 할 수 있다. 또한, 이와 같은 형태의 본 개시의 촬상 소자 등을, 편의상, "전하 배출 전극을 구비한 본 개시의 촬상 소자 등"이라고 부른다. 그리고, 전하 배출 전극을 구비한 본 개시의 촬상 소자 등에서, 전하 배출 전극은, 제1 전극 및 전하 축적용 전극을 둘러싸도록(즉, 액자형상으로) 배치되어 있는 형태로 할 수 있다. 전하 배출 전극은, 복수의 촬상 소자에서 공유화(공통화)할 수 있다. 그리고, 이 경우, 광전 변환층은, 절연층에 마련된 제2 개구부 내로 연장되고, 전하 배출 전극과 접속되어 있고, 전하 배출 전극의 정상면의 연부는 절연층으로 덮여 있고, 제2 개구부의 저면에는 전하 배출 전극이 노출하여 있고, 전하 배출 전극의 정상면과 접하는 절연층의 면을 제3면, 전하 축적용 전극과 대향하는 광전 변환층의 부분과 접하는 절연층의 면을 제2면으로 하였을 때, 제2 개구부의 측면은, 제3면부터 제2면을 향하여 넓어지는 경사를 갖는 형태로 할 수 있다.
또는, 전하 배출 전극을 구비한 본 개시의 촬상 소자 등에서는, 반도체 기판에 마련되고, 구동 회로를 갖는 제어부를 또한 구비하고 있고, 제1 전극, 전하 축적용 전극 및 전하 배출 전극은, 구동 회로에 접속되어 있고, 전하 축적 기간에서, 구동 회로로부터, 제1 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 전하 배출 전극에 전위(V14)가 인가되고, 광전 변환층에 전하가 축적되고, 전하 전송 기간에서, 구동 회로로부터, 제1 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 전하 배출 전극에 전위(V24)가 인가되고, 광전 변환층에 축적된 전하가 제1 전극을 통하여 제어부에 판독되는 구성으로 할 수 있다. 단, 제1 전극의 전위가 제2 전극의 전위보다도 높은 경우,
V14>V11, 또한, V24<V21이고,
제1 전극의 전위가 제2 전극의 전위보다도 낮은 경우,
V14<V11, 또한, V24>V21이다.
또는, 본 개시의 촬상 소자 등에서의 이상에 설명한 각종의 바람직한 형태, 구성에서, 전하 축적용 전극은, 복수의 전하 축적용 전극 세그먼트로 구성되어 있는 형태로 할 수 있다. 또한, 이와 같은 형태의 본 개시의 촬상 소자 등을, 편의상, "복수의 전하 축적용 전극 세그먼트를 구비한 본 개시의 촬상 소자 등"이라고 부른다. 전하 축적용 전극 세그먼트의 수는, 2 이상이면 좋다. 그리고, 복수의 전하 축적용 전극 세그먼트를 구비한 본 개시의 촬상 소자 등에서는, 제1 전극의 전위가 제2 전극의 전위보다도 높은 경우, 전하 전송 기간에서, 제1 전극에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위는, 제1 전극에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위보다도 높고, 제1 전극의 전위가 제2 전극의 전위보다도 낮은 경우, 전하 전송 기간에서, 제1 전극에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위는, 제1 전극에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위보다도 낮은 형태로 할 수 있다.
이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 촬상 소자 등에서, 반도체 기판에는, 제어부를 구성하는 적어도 부유 확산층 및 증폭 트랜지스터가 마련되어 있고, 제1 전극은, 부유 확산층 및 증폭 트랜지스터의 게이트부에 접속되어 있는 구성으로 할 수 있고, 이 경우, 또는, 반도체 기판에는, 또한, 제어부를 구성하는 리셋·트랜지스터 및 선택 트랜지스터가 마련되어 있고, 부유 확산층은, 리셋·트랜지스터의 일방의 소스/드레인 영역에 접속되어 있고, 증폭 트랜지스터의 일방의 소스/드레인 영역은, 선택 트랜지스터의 일방의 소스/드레인 영역에 접속되어 있고, 선택 트랜지스터의 타방의 소스/드레인 영역은 신호선에 접속되어 있는 구성으로 할 수 있다.
또는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 촬상 소자 등에서, 전하 축적용 전극의 크기는 제1 전극보다도 큰 형태로 할 수 있다. 전하 축적용 전극의 면적을 S1', 제1 전극의 면적을 S1로 하였을 때, 한정하는 것은 아니지만,
4≤S1'/S1를
만족하는 것이 바람직하다.
또는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 촬상 소자 등에서, 제2 전극측부터 광이 입사하고, 제2 전극보다 광 입사측에는 차광층이 형성되어 있는 형태로 할 수 있다. 또한, 제2 전극측부터 광이 입사하고, 제1 전극(경우에 따라서는, 제1 전극 및 전송 제어용 전극)에는 광이 입사하지 않는 형태로 할 수 있고, 이 경우, 제2 전극보다 광 입사측으로서, 제1 전극(경우에 따라서는, 제1 전극 및 전송 제어용 전극)의 상방에는 차광층이 형성되어 있는 구성으로 할 수 있고, 또한, 전하 축적용 전극 및 제2 전극의 상방에는 온-칩 마이크로 렌즈가 마련되어 있고, 온-칩 마이크로 렌즈에 입사하는 광은, 전하 축적용 전극에 집광되는 구성으로 할 수 있다. 여기서, 차광층은, 제2 전극의 광 입사측의 면보다도 상방에 마련되어도 좋고, 제2 전극의 광 입사측의 면의 위에 마련되어도 좋다. 경우에 따라서는, 제2 전극에 차광층이 형성되어 있어도 좋다. 차광층을 구성하는 재료로서, 크롬(Cr)이나 구리(Cu), 알루미늄(Al), 텅스텐(W), 광을 통과시키지 않는 수지(예를 들면, 폴리이미드 수지)를 예시할 수 있다.
본 개시의 촬상 소자로서, 구체적으로는, 청색의 광(425㎚ 내지 495㎚의 광)을 흡수하는 광전 변환층(편의상, "제1 타입의 청색 광전 변환층"이라고 부른다)을 구비한 청색에 감도를 갖는 촬상 소자(편의상, "제1 타입의 청색용 촬상 소자"라고 부른다), 녹색의 광(495㎚ 내지 570㎚의 광)을 흡수하는 광전 변환층(편의상, "제1 타입의 녹색 광전 변환층"이라고 부른다)을 구비한 녹색에 감도를 갖는 촬상 소자(편의상, "제1 타입의 녹색용 촬상 소자"라고 부른다), 적색의 광(620㎚ 내지 750㎚의 광)을 흡수하는 광전 변환층(편의상, "제1 타입의 적색 광전 변환층"이라고 부른다)을 구비한 적색에 감도를 갖는 촬상 소자(편의상, "제1 타입의 적색용 촬상 소자"라고 부른다)를 들 수 있다. 또한, 전하 축적용 전극을 구비하지 않는 종래의 촬상 소자로서, 청색에 감도를 갖는 촬상 소자를, 편의상, "제2 타입의 청색용 촬상 소자"라고 부르고, 녹색에 감도를 갖는 촬상 소자를, 편의상, "제2 타입의 녹색용 촬상 소자"라고 부르고, 적색에 감도를 갖는 촬상 소자를, 편의상, "제2 타입의 적색용 촬상 소자"라고 부르고, 제2 타입의 청색용 촬상 소자를 구성하는 광전 변환층을, 편의상, "제2 타입의 청색 광전 변환층"이라고 부르고, 제2 타입의 녹색용 촬상 소자를 구성하는 광전 변환층을, 편의상, "제2 타입의 녹색 광전 변환층"이라고 부르고, 제2 타입의 적색용 촬상 소자를 구성하는 광전 변환층을, 편의상, "제2 타입의 적색 광전 변환층"이라고 부른다.
본 개시의 적층형 촬상 소자는, 적어도 본 개시의 촬상 소자(광전 변환 소자)를 1개 갖는데, 구체적으로는, 예를 들면,
[A] 제1 타입의 청색용 광전 변환부, 제1 타입의 녹색용 광전 변환부 및 제1 타입의 적색용 광전 변환부가, 수직 방향으로 적층되고,
제1 타입의 청색용 촬상 소자, 제1 타입의 녹색용 촬상 소자 및 제1 타입의 적색용 촬상 소자의 제어부의 각각이, 반도체 기판에 마련된 구성 및 구조
[B] 제1 타입의 청색용 광전 변환부 및 제1 타입의 녹색용 광전 변환부가, 수직 방향으로 적층되고,
이들의 2층의 제1 타입의 광전 변환부의 하방에, 제2 타입의 적색용 광전 변환층이 배치되고,
제1 타입의 청색용 촬상 소자, 제1 타입의 녹색용 촬상 소자 및 제2 타입의 적색용 촬상 소자의 제어부의 각각이, 반도체 기판에 마련된 구성 및 구조
[C] 제1 타입의 녹색용 광전 변환부의 하방에, 제2 타입의 청색용 광전 변환부 및 제2 타입의 적색용 광전 변환부가 배치되고,
제1 타입의 녹색용 촬상 소자, 제2 타입의 청색용 촬상 소자 및 제2 타입의 적색용 촬상 소자의 제어부의 각각이, 반도체 기판에 마련된 구성 및 구조
[D] 제1 타입의 청색용 광전 변환부의 하방에, 제2 타입의 녹색용 광전 변환부 및 제2 타입의 적색용 광전 변환부가 배치되고,
제1 타입의 청색용 촬상 소자, 제2 타입의 녹색용 촬상 소자 및 제2 타입의 적색용 촬상 소자의 제어부의 각각이, 반도체 기판에 마련된 구성 및 구조를 들 수 있다. 또한, 이들의 촬상 소자의 광전 변환부의 수직 방향에서의 배치순은, 광 입사 방향부터 청색용 광전 변환부, 녹색용 광전 변환부, 적색용 광전 변환부의 순서, 또는, 광 입사 방향부터 녹색용 광전 변환부, 청색용 광전 변환부, 적색용 광전 변환부의 순서인 것이 바람직하다. 이것은, 보다 짧은 파장의 광이 보다 입사 표면측에서 효율 좋게 흡수되기 때문이다. 적색은 3색 중에서는 가장 긴 파장이기 때문에, 광입사면에서 보아 적색용 광전 변환부를 최하층에 위치시키는 것이 바람직하다. 이들의 촬상 소자의 적층 구조에 의해, 하나의 화소가 구성된다. 또한, 제1 타입의 적외선용 광전 변환부를 구비하고 있어도 좋다. 여기서, 제1 타입의 적외선용 광전 변환부의 광전 변환층은, 예를 들면, 유기계 재료로 구성되고, 제1 타입의 촬상 소자의 적층 구조의 최하층으로서, 제2 타입의 촬상 소자보다도 위에 배치하는 것이 바람직하다. 또한, 제1 타입의 광전 변환부의 하방에, 제2 타입의 적외선용 광전 변환부를 구비하고 있어도 좋다.
제1 타입의 촬상 소자에서는, 예를 들면, 제1 전극이, 반도체 기판의 위에 마련된 층간 절연층상에 형성되어 있다. 반도체 기판에 형성된 촬상 소자는, 이면 조사형으로 할 수도 있고, 표면 조사형으로 할 수도 있다.
광전 변환층을 유기계 재료로 구성하는 경우, 광전 변환층을,
(1) p형 유기 반도체로 구성한다.
(2) n형 유기 반도체로 구성한다.
(3) p형 유기 반도체층/n형 유기 반도체층의 적층 구조로 구성한다. p형 유기 반도체층/p형 유기 반도체와 n형 유기 반도체와의 혼합층(벌크 헤테로 구조)/n형 유기 반도체층의 적층 구조로 구성한다. p형 유기 반도체층/p형 유기 반도체와 n형 유기 반도체와의 혼합층(벌크 헤테로 구조)의 적층 구조로 구성한다. n형 유기 반도체층/p형 유기 반도체와 n형 유기 반도체와의 혼합층(벌크 헤테로 구조)의 적층 구조로 구성한다.
(4) p형 유기 반도체와 n형 유기 반도체의 혼합(벌크 헤테로 구조)로 구성하는 4가지 양태의 어느 하나로 할 수 있다. 단, 적층순은 임의로 교체한 구성으로 할 수 있다.
p형 유기 반도체로서, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 페릴렌 유도체, 테트라센 유도체, 펜타센 유도체, 퀴나크리돈 유도체, 티오펜 유도체, 티에노티오펜 유도체, 벤조티오펜 유도체, 벤조티에노벤조티오펜 유도체, 트리알릴아민 유도체, 카르바졸 유도체, 페릴렌 유도체, 피센 유도체, 크리센 유도체, 플루오란텐 유도체, 프탈로시아닌 유도체, 서브프탈로시아닌 유도체, 서브포르피라진 유도체, 복소환 화합물을 배위자로 하는 금속 착체, 폴리티오펜 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 들 수 있다. n형 유기 반도체로서, 플러렌 및 플러렌 유도체<예를 들면, C60이나, C70, C74 등의 플러렌(고차 플러렌), 내포 플러렌 등) 또는 플러렌 유도체(예를 들면, 플러렌 불화물이나 PCBM 플러렌 화합물, 플러렌 다량체 등), p형 유기 반도체보다도 HOMO 및 LUMO가 큰(깊은) 유기 반도체, 투명한 무기 금속 산화물을 들 수 있다. n형 유기 반도체로서, 구체적으로는, 질소 원자, 산소 원자, 유황 원자를 함유하는 복소환 화합물, 예를 들면, 피리딘 유도체, 피라진 유도체, 피리미딘 유도체, 트리아진 유도체, 퀴놀린 유도체, 퀴녹살린 유도체, 이소퀴놀린 유도체, 아크리딘 유도체, 페나진 유도체, 페난트롤린 유도체, 테트라졸 유도체, 피라졸 유도체, 이미다졸 유도체, 티아졸 유도체, 옥사졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 벤조트리아졸 유도체, 벤즈옥사졸 유도체, 벤즈옥사졸 유도체, 카르바졸 유도체, 벤조푸란 유도체, 디벤조푸란 유도체, 서브포르피라진 유도체, 폴리페닐렌비닐렌 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 분자 골격의 일부에 갖는 유기 분자, 유기 금속 착체나 서브프탈로시아닌 유도체를 들 수 있다. 플러렌 유도체에 포함되는 기 등으로서, 할로겐 원자 ; 직쇄, 분기 또는 환상의 알킬기 또는 페닐기 ; 직쇄 또는 축환한 방향족 화합물을 갖는기 ; 할로겐 화물을 갖는기 ; 파셜플루오로알킬기 ; 펠퍼루오로알킬기 ; 실릴알킬기 ; 실릴알콕시기 ; 아릴실릴기 ; 아릴술파닐기 ; 알킬술파닐기 ; 아릴술포닐기 ; 알킬술포닐기 ; 아릴술피드기 ; 알킬술피드기 ; 아미노기 ; 알킬아미노기 ; 아릴아미노기 ; 히드록시기 ; 알콕시기 ; 아실아미노기 ; 아실옥시기 ; 카르보닐기 ; 카르복시 ; 카르복소아미드기 ; 카르보알콕시기 ; 아실기 ; 술포닐기 ; 시아노기 ; 니트로기 ; 칼코겐화물을 갖는 기 ; 포스핀기 ; 포스폰기 ; 이들의 유도체를 들 수 있다. 유기계 재료로 구성된 광전 변환층("유기 광전 변환층"이라고 부르는 경우가 있다)의 두께는, 한정하는 것은 아니지만, 예를 들면, 1×10-8m 내지 5×10-7m, 바람직하게는 2.5×10-8m 내지 3×10-7m, 보다 바람직하게는 2.5×10-8m 내지 2×10-7m, 한층 바람직하게는 1×10-7m 내지 1.8×10-7m를 예시할 수 있다. 또한, 유기 반도체는, p형, n형으로 분류되는 것이 많은데, p형이란 정공을 수송하기 쉽다는 의미이고, n형이란 전자를 수송하기 쉽다는 의미이고, 무기 반도체와 같이 열여기의 다수 캐리어로서 정공 또는 전자를 갖고 있다는 해석으로 한정되지 않는다.
또한, 녹색의 파장의 광을 광전 변환하는 유기 광전 변환층을 구성하는 재료로서, 예를 들면, 로다민계 색소, 메로시아닌계 색소, 퀴나크리돈 유도체, 서브프탈로시아닌계 색소(서브프탈로시아닌 유도체) 등을 들 수 있고, 청색의 광을 광전 변환하는 유기 광전 변환층을 구성하는 재료로서, 예를 들면, 쿠마린산 색소, 트리스8-히드로퀴놀리알루미늄(Alq3), 메로시아닌계 색소 등을 들 수 있고, 적색의 광을 광전 변환하는 유기 광전 변환층을 구성하는 재료로서, 예를 들면, 프탈로시아닌계 색소, 서브프탈로시아닌계 색소(서브프탈로시아닌 유도체)를 들 수 있다.
또한, 광전 변환층을 구성하는 무기계 재료로서, 결정 실리콘, 어모퍼스 실리콘, 미결정 실리콘, 결정 셀렌, 어모퍼스 셀렌, 및, 칼코파이라이트계 화합물인 CIGS(CuInGaSe), CIS(CuInSe2), CuInS2, CuAlS2, CuAlSe2, CuGaS2, CuGaSe2, AgAlS2, AgAlSe2, AgInS2, AgInSe2, 또한, Ⅲ-V족 화합물인 GaAs, InP, AlGaAs, InGaP, AlGaInP, InGaAsP, 또는, CdSe, CdS, In2Se3, In2S3, Bi2Se3, Bi2S3, ZnSe, ZnS, PbSe, PbS 등의 화합물 반도체를 들 수 있다. 더하여, 이들의 재료로 이루어지는 양자 도트를 광전 변환층에 사용하는 것도 가능하다.
또한, 광전 변환층을, 하층 반도체층과, 상층 광전 변환층의 적층 층구조로 할 수 있다. 이와 같이 하층 반도체층을 마련함으로써, 전하 축적시의 재결합을 방지할 수 있고, 광전 변환층에 축적한 전하의 제1 전극에의 전송 효율을 증가시킬 수 있고, 암전류의 생성을 억제할 수 있다. 상층 광전 변환층을 구성하는 재료는, 상기한 광전 변환층을 구성하는 각종 재료로부터, 적절히, 선택하면 좋다. 한편, 하층 반도체층을 구성하는 재료로서, 밴드 갭의 값이 크고(예를 들면, 3.0eV 이상의 밴드 갭의 값), 게다가, 광전 변환층을 구성하는 재료보다도 높은 이동도를 갖는 재료를 사용하는 것이 바람직하다. 구체적으로는, IGZO 등의 산화물 반도체 재료 ; 천이금속 다이칼코게나이드 ; 실리콘카바이드 ; 다이아몬드 ; 그라펜 ; 카본나노튜브 ; 축합다환탄화수소 화합물이나 축합복소환 화합물 등의 유기 반도체 재료를 들 수 있다. 또한, 하층 반도체층을 구성하는 재료로서, 축적하여야 할 전하가 전자인 경우, 광전 변환층을 구성하는 재료의 이온화 포텐셜보다도 큰 이온화 포텐셜을 갖는 재료를 들 수 있고, 축적하여야 할 전하가 정공인 경우, 광전 변환층을 구성하는 재료의 전자 친화력보다도 작은 전자 친화력을 갖는 재료를 들 수 있다. 또한, 하층 반도체층을 구성하는 재료에서의 불순물 농도는 1×1018㎝-3 이하인 것이 바람직하다. 하층 반도체층은, 단층 구성이라도 좋고, 다층 구성이라도 좋다. 또한, 전하 축적용 전극의 상방에 위치하는 하층 반도체층을 구성하는 재료와, 제1 전극의 상방에 위치하는 하층 반도체층을 구성하는 재료를, 다르게 하여도 좋다.
본 개시의 제1의 양태 내지 제2의 양태에 관한 고체 촬상 장치에 의해, 단판식 컬러 고체 촬상 장치를 구성할 수 있다.
적층형 촬상 소자를 구비한 본 개시의 제2의 양태에 관한 고체 촬상 장치에서는, 베이어 배열의 촬상 소자를 구비한 고체 촬상 장치와 달리(즉, 컬러 필터를 이용하여 청색, 녹색, 적색의 분광을 행하는 것이 아니라), 동일 화소 내에서 광의 입사 방향에서, 복수종의 파장의 광에 대해 감도를 갖는 촬상 소자를 적층하여 하나의 화소를 구성하기 때문에, 감도의 향상 및 단위 체적당의 화소 밀도의 향상을 도모할 수 있다. 또한, 유기계 재료는 흡수 계수가 높기 때문에, 유기 광전 변환층의 막두께를 종래의 Si계 광전 변환층과 비교하여 얇게 할 수 있고, 인접 화소로부터의 광 누설이나, 광의 입사각의 제한이 완화된다. 또는, 종래의 Si계 촬상 소자에서는 3색의 화소 사이에서 보간 처리를 행하여 색 신호를 작성하기 때문에 위색이 생기지만, 적층형 촬상 소자를 구비한 본 개시의 제2의 양태에 관한 고체 촬상 장치에서는, 위색의 발생이 억제된다. 유기 광전 변환층 그 자체가 컬러 필터로서도 기능하기 때문에, 컬러 필터를 마련하지 않더라도 색분리가 가능하다.
한편, 본 개시의 제1의 양태에 관한 고체 촬상 장치에서는, 컬러 필터를 이용함으로써, 청색, 녹색, 적색의 분광 특성에의 요구를 완화할 수 있고, 또한, 높은 양산성을 갖는다. 본 개시의 제1의 양태에 관한 고체 촬상 장치에서의 촬상 소자의 배열로서, 베이어 배열 외에, 인터라인 배열, G 스트라이프 RB 체크무늬 배열, G 스트라이프 RB 완전 체크무늬 배열, 체크무늬 보색 배열, 스트라이프 배열, 경사 스트라이프 배열, 원색 색차 배열, 필드 색차 순차 배열, 프레임 색차 순차 배열, MOS형 배열, 개량 MOS형 배열, 프레임 인터리브 배열, 필드 인터리브 배열을 들 수 있다. 여기서, 하나의 촬상 소자에 의해 하나의 화소(또는 부화소)가 구성된다.
본 개시의 촬상 소자 또는 본 개시의 적층형 촬상 소자가 복수 배열된 화소 영역은, 2차원 어레이형상으로 규칙적으로 복수 배열된 화소로 구성된다. 화소 영역은, 통상, 실제로 광을 수광하고 광전 변환에 의해 생성된 신호 전하를 증폭하여 구동 회로에 판독하는 유효 화소 영역과, 흑레벨의 기준이 되는 광학적 흑을 출력하기 위한 흑기준 화소 영역으로 구성되어 있다. 흑기준 화소 영역은, 통상은, 유효 화소 영역의 외주부에 배치되어 있다.
이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 촬상 소자 등에서, 광이 조사되고, 광전 변환층에서 광전 변환이 생기고, 정공(홀)과 전자가 캐리어 분리된다. 그리고, 정공이 취출되는 전극을 양극, 전자가 취출되는 전극을 음극으로 한다. 제1 전극이 양극을 구성하고, 제2 전극이 음극을 구성하는 형태도 있고, 역으로, 제1 전극이 음극을 구성하고, 제2 전극이 양극을 구성하는 형태도 있다.
적층형 촬상 소자를 구성하는 경우, 제1 전극, 전하 축적용 전극, 전송 제어용 전극, 전하 배출 전극 및 제2 전극은 투명 도전 재료로 이루어지는 구성으로 할 수 있다. 또한, 제1 전극, 전하 축적용 전극, 전송 제어용 전극 및 전하 배출 전극을 총칭하여, "제1 전극 등"이라고 부르는 경우가 있다. 또한, 본 개시의 촬상 소자 등이, 예를 들면 베이어 배열과 같이 평면에 배치되는 경우에는, 제2 전극은 투명 도전 재료로 이루어지고, 제1 전극은 금속재료로 이루어지는 구성으로 할 수 있고, 이 경우, 구체적으로는, 광 입사측에 위치하는 제2 전극은 투명 도전 재료로 이루어지고, 제1 전극 등은, 예를 들면, Al-Nd(알루미늄 및 네오듐의 합금) 또는 ASC(알루미늄, 사마륨 및 구리의 합금)로 이루어지는 구성으로 할 수 있다. 또한, 투명 도전 재료로 이루어지는 전극을 "투명 전극"이라고 부르는 경우가 있다. 여기서, 투명 도전 재료의 밴드 갭 에너지는, 2.5eV 이상, 바람직하게는 3.1eV 이상인 것이 바람직하다. 투명 전극을 구성하는 투명 도전 재료로서, 도전성이 있는 금속 산화물을 들 수 있고, 구체적으로는, 산화인듐, 인듐-주석 산화물(ITO, Indium Tin Oxide, Sn 도프의 In2O3, 결정성 ITO 및 어모퍼스 ITO를 포함한다), 산화아연에 도펀트로서 인듐을 첨가한 인듐-아연 산화물(IZO, Indium Zinc Oxide), 산화갈륨에 도펀트로서 인듐을 첨가한 인듐-갈륨 산화물(IGO), 산화아연에 도펀트로서 인듐과 갈륨을 첨가한 인듐-갈륨-아연 산화물(IGZO, In-GaZnO4), 산화아연에 도펀트로서 인듐과 주석을 첨가한 인듐-주석-아연 산화물(ITZO), IFO(F 도프의 In2O3), 산화주석(SnO2), ATO(Sb 도프의 SnO2), FTO(F 도프의 SnO2), 산화아연(타원소를 도프한 ZnO를 포함한다), 산화아연에 도펀트로서 알루미늄을 첨가한 알루미늄-아연 산화물(AZO), 산화아연에 도펀트로서 갈륨을 첨가한 갈륨-아연 산화물(GZO), 산화티탄(TiO2), 산화티탄에 도펀트로서 니오브를 첨가한 니오브-티탄 산화물 (TNO), 산화안티몬, 스피넬형 산화물, YbFe2O4 구조를 갖는 산화물을 예시할 수 있다. 또한, 갈륨 산화물, 티탄산 화물, 니오브 산화물, 니켈 산화물 등을 모층(母層)으로 하는 투명 전극을 들 수 있다. 투명 전극의 두께로서, 2×10-8m 내지 2×10-7m, 바람직하게는 3×10-8m 내지 1×10-7m를 들 수 있다. 제1 전극이 투명성을 요구된 경우, 제조 프로세스의 간소화라는 관점에서, 전하 배출 전극도 투명 도전 재료로 구성하는 것이 바람직하다.
또한, 투명성이 불필요한 경우, 정공을 취출하는 전극으로서의 기능을 갖는 양극을 구성하는 도전 재료로서, 고 일함수(예를 들면, φ=4.5eV 내지 5.5eV)를 갖는 도전 재료로 구성하는 것이 바람직하고, 구체적으로는, 금(Au), 은(Ag), 크롬(Cr), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 철(Fe), 이리듐(Ir), 게르마늄(Ge), 오스뮴(Os), 레늄(Re), 텔루르(Te)를 예시할 수 있다. 한편, 전자를 취출하는 전극으로서의 기능을 갖는 음극을 구성하는 도전 재료로서, 저 일함수(예를 들면, φ=3.5eV 내지 4.5eV)를 갖는 도전 재료로 구성하는 것이 바람직하고, 구체적으로는, 알칼리금속(예를 들면 Li, Na, K 등) 및 그 불화물 또는 산화물, 알칼리토류금속(예를 들면 Mg, Ca 등) 및 그 불화물 또는 산화물, 알루미늄(Al), 아연(Zn), 주석(Sn), 탈륨(Tl), 나트륨-칼륨 합금, 알루미늄-리튬 합금, 마그네슘-은 합금, 인듐, 이테르븀 등의 희토류 금속, 또는, 이들의 합금을 들 수 있다. 또한, 양극이나 음극을 구성하는 재료로서, 백금(Pt), 금(Au), 팔라듐(Pd), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 은(Ag), 탄탈(Ta), 텅스텐(W), 구리(Cu), 티탄(Ti), 인듐(In), 주석(Sn), 철(Fe), 코발트(Co), 몰리브덴(Mo) 등의 금속, 또는, 이들의 금속 원소를 포함하는 합금, 이들의 금속으로 이루어지는 도전성 입자, 이들의 금속을 포함하는 합금의 도전성 입자, 불순물을 함유한 폴리실리콘, 탄소계 재료, 산화물 반도체, 카본·나노·튜브, 그라펜 등의 도전성 재료를 들 수 있고, 이들의 원소를 포함하는 층의 적층 구조로 할 수도 있다. 또는, 양극이나 음극을 구성하는 재료로서, 폴리(3,4-에틸렌디옥시티오펜)/폴리스티렌술폰산[PEDOT/PSS]라는 유기 재료(도전성 고분자)를 들 수도 있다. 또한, 이들의 도전성 재료를 바인더(고분자)에 혼합하여 페이스트 또는 잉크로 한 것을 경화시켜, 전극으로서 이용하여도 좋다.
제1 전극 등이나 제2 전극(양극이나 음극)의 성막 방법으로서, 건식법 또는 습식법을 이용하는 것이 가능하다. 건식법으로서, 물리적 기상 성장법(PVD법) 및 화학적 기상 성장법(CVD법)을 들 수 있다. PVD법의 원리를 이용한 성막 방법으로서, 저항 가열 또는 고주파 가열을 이용한 진공 증착법, EB(전자 빔) 증착법, 각종 스퍼터링법(마그네트론 스퍼터링법, RF-DC 결합형 바이어스 스퍼터링법, ECR 스퍼터링법, 대향 타겟 스퍼터링법, 고주파 스퍼터링법), 이온 플레이팅법, 레이저 어브레이전법, 분자선 에피택시법, 레이저 전사법을 들 수 있다. 또한, CVD법으로서, 플라즈마 CVD법, 열 CVD법, 유기 금속(MOC)VD법, 광 CVD법을 들 수 있다. 한편, 습식법으로서, 전해 도금법이나 무전해 도금법, 스핀 코트법, 잉크젯법, 스프레이 코트법, 스탬프법, 마이크로 콘택트 프린트법, 플렉소그래피법, 오프셋 인쇄법, 그라비어 인쇄법, 딥 법 등의 방법을 들 수 있다. 패터닝법으로서, 섀도 마스크, 레이저 전사, 포토 리소그래피 등의 화학적 에칭, 자외선이나 레이저 등에 의한 물리적 에칭 등을 들 수 있다. 제1 전극 등이나 제2 전극의 평탄화 기술로서, 레이저 평탄화법, 리플로법, CMP(Chemical Mechanical Polishing)법 등을 이용할 수 있다.
절연층을 구성하는 재료로서, 산화규소계 재료 ; 질화규소(SiNY) ; 산화알루미늄(Al2O3) 등의 금속 산화물 고유전 절연 재료로 예시되는 무기계 절연 재료뿐만 아니라, 폴리메틸메타크릴레이트(PMMA) ; 폴리비닐페놀(PVP) ; 폴리비닐알코올(PVA) ; 폴리이미드 ; 폴리카보네이트(PC) ; 폴리에틸렌테레프탈레이트(PET) ; 폴리스티렌 ; N-2(아미노에틸)3-아미노프로필트리메톡시실란(AEAPTMS), 3-메르캅토프로필트리메톡시실란(MPTMS), 옥타데실트리클로로실란(OTS) 등의 실라놀 유도체(실란 커플링제) ; 노볼락형 페놀 수지 ; 불소계 수지 ; 옥타데칸디올도데실이소시아네이트 등의 일단(一端)에 제어 전극과 결합 가능한 관능기를 갖는 직쇄 탄화수소류로 예시되는 유기계 절연 재료(유기 폴리머)를 들 수 있고, 이들의 조합을 사용할 수도 있다. 또한, 산화규소계 재료로서, 산화실리콘(SiOX), BPSG, PSG, BSG, AsSG, PbSG, 산화질화실리콘(SiON), SOG(스핀 온 글라스), 저유전율 재료(예를 들면, 폴리아릴에테르, 시클로퍼퍼루오로카본 폴리머 및 벤조시클로부텐, 환상 불소 수지, 폴리테트라플루오로에틸렌, 불화아릴에테르, 불화폴리이미드, 어모퍼스 카본, 유기 SOG)를 예시할 수 있다. 각종 층간 절연층이나 절연막을 구성하는 재료도, 이들의 재료로부터 적절히 선택하면 좋다.
제어부를 구성하는 부유 확산층, 증폭 트랜지스터, 리셋·트랜지스터 및 선택 트랜지스터의 구성, 구조는, 종래의 부유 확산층, 증폭 트랜지스터, 리셋·트랜지스터 및 선택 트랜지스터의 구성, 구조와 마찬가지로 할 수 있다. 구동 회로도 주지의 구성, 구조로 할 수 있다.
제1 전극은, 부유 확산층 및 증폭 트랜지스터의 게이트부에 접속되어 있는데, 제1 전극과 부유 확산층 및 증폭 트랜지스터의 게이트부와의 접속을 위해 콘택트 홀부를 형성하면 좋다. 콘택트 홀부를 구성하는 재료로서, 불순물이 도핑된 폴리실리콘이나, 텅스텐, Ti, Pt, Pd, Cu, TiW, TiN, TiNW, WSi2, MoSi2 등의 고융점 금속이나 금속 실리사이드, 이들의 재료로 이루어지는 층의 적층 구조(예를 들면, Ti/TiN/W)를 예시할 수 있다.
유기 광전 변환층과 제1 전극과의 사이에, 제1 캐리어 블로킹층을 마련하여도 좋고, 유기 광전 변환층과 제2 전극과의 사이에, 제2 캐리어 블로킹층을 마련하여도 좋다. 또한, 제1 캐리어 블로킹층과 제1 전극과의 사이에 제1 전하 주입층을 마련하여도 좋고, 제2 캐리어 블로킹층과 제2 전극과의 사이에 제2 전하 주입층을 마련하여도 좋다. 예를 들면, 전자 주입층을 구성하는 재료로서, 예를 들면, 리튬(Li), 나트륨(Na), 칼륨(K)이라는 알칼리금속 및 그 불화물이나 산화물, 마그네슘(Mg), 칼슘(Ca)이라는 알칼리토류금속 및 그 불화물이나 산화물을 들 수 있다.
각종 유기층의 성막 방법으로서, 건식 성막법 및 습식 성막법을 들 수 있다. 건식 성막법으로서, 저항 가열 또는 고주파 가열, 전자 빔 가열을 이용한 진공 증착법, 플래시 증착법, 플라즈마 증착법, EB 증착법, 각종 스퍼터링법(2극 스퍼터링법, 직류 스퍼터링법, 직류 마그네트론 스퍼터링법, 고주파 스퍼터링법, 마그네트론 스퍼터링법, RF-DC 결합형 바이어스 스퍼터링법, ECR 스퍼터링법, 대향 타겟 스퍼터링법, 고주파 스퍼터링법, 이온 빔 스퍼터링법), DC(Direct Current)법, RF법, 다음극법, 활성화 반응법, 전계 증착법, 고주파 이온 플레이팅법이나 반응성 이온 플레이팅법 등의 각종 이온 플레이팅법, 레이저 어브레이전법, 분자선 에피택시법, 레이저 전사법, 분자선 에피택시법(MBE법)을 들 수 있다. 또한, CVD법으로서, 플라즈마 CVD법, 열CVD법, MOCVD법, 광CVD법을 들 수 있다. 한편, 습식법으로서, 구체적으로는, 스핀 코트법 ; 침지법 ; 캐스트법 ; 마이크로 콘택트 프린트법 ; 드롭 캐스트법 ; 스크린 인쇄법이나 잉크젯 인쇄법, 오프셋 인쇄법, 그라비어 인쇄법, 플렉소그래피법이라는 각종 인쇄법 ; 스탬프법 ; 스프레이법 ; 에어 독터 코터법, 블레이드 코터법, 로드 코터법, 나이프 코터법, 스퀴즈 코터법, 리버스 롤 코터법, 트랜스퍼 롤 코터법, 그라비어 코터법, 키스 코터법, 캐스트 코터법, 스프레이 코터법, 슬릿 오리피스 코터법, 캘린더 코터법이라는 각종 코팅법을 예시할 수 있다. 또한, 도포법에서는, 용매로서, 톨루엔, 클로로포름, 헥산, 에탄올이라는 무극성 또는 극성이 낮은 유기 용매를 예시할 수 있다. 패터닝법으로서, 섀도 마스크, 레이저 전사, 포토 리소그래피 등의 화학적 에칭, 자외선이나 레이저 등에 의한 물리적 에칭 등을 들 수 있다. 각종 유기층의 평탄화 기술로서, 레이저 평탄화법, 리플로법 등을 이용할 수 있다.
촬상 소자 또는 고체 촬상 장치에는, 전술한 바와 같이, 필요에 응하여, 온-칩 마이크로 렌즈나 차광층을 마련하여도 좋고, 촬상 소자를 구동하기 위한 구동 회로나 배선이 마련되어 있다. 필요에 응하여, 촬상 소자에의 광의 입사를 제어하기 위한 셔터를 마련하여도 좋고, 고체 촬상 장치가 목적에 응하여 광학 커트 필터를 구비하여도 좋다.
예를 들면, 고체 촬상 장치를 판독용 집적 회로(ROIC)와 적층하는 경우, 판독용 집적 회로 및 구리(Cu)로 이루어지는 접속부가 형성된 구동용 기판과, 접속부가 형성된 촬상 소자를, 접속부끼리가 접하도록 맞겹치고, 접속부끼리를 접합함으로써, 적층할 수 있고, 접속부끼리를 솔더 범프 등을 이용하여 접합할 수도 있다.
[실시례 1]
실시례 1은, 본 개시의 촬상 소자, 본 개시의 적층형 촬상 소자, 및, 본 개시의 제2의 양태에 관한 고체 촬상 장치에 관한 것이다.
실시례 1의 촬상 소자, 적층형 촬상 소자의 모식적인 일부 단면도를 도 1에 도시하고, 실시례 1의 촬상 소자, 적층형 촬상 소자의 등가 회로도를 도 2 및 도 3에 도시하고, 실시례 1의 촬상 소자를 구성하는 제1 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도를 도 4에 도시하고, 실시례 1의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도 5에 도시한다. 또한, 실시례 1의 촬상 소자를 구성하는 제1 전극 및 전하 축적용 전극의 모식적인 배치도를 도 6에 도시하고, 실시례 1의 촬상 소자를 구성하는 제1 전극, 전하 축적용 전극, 제2 전극 및 콘택트 홀부의 모식적인 투시 사시도를 도 7에 도시하고, 실시례 1의 고체 촬상 장치의 개념도를 도 8에 도시한다.
실시례 1의 촬상 소자(예를 들면, 후술하는 녹색용 촬상 소자)는, 제1 전극(11), 광전 변환층(15) 및 제2 전극(16)이 적층되어 이루어지는 광전 변환부를 구비하고 있고, 광전 변환부는, 또한, 제1 전극(11)과 이간하여 배치되고, 또한, 절연층(82)을 통하여 광전 변환층(15)과 대향하여 배치된 전하 축적용 전극(12)을 구비하고 있다.
또한, 실시례 1의 적층형 촬상 소자는, 실시례 1의 촬상 소자를 적어도 하나, 실시례 1에서는 실시례 1의 촬상 소자를 하나, 갖는다.
또는, 실시례 1의 고체 촬상 장치는, 실시례 1의 적층형 촬상 소자를, 복수, 구비하고 있다.
그리고, 반도체 기판(보다 구체적으로는, 실리콘 반도체층)(70)을 또한 구비하고 있고, 광전 변환부는, 반도체 기판(70)의 상방에 배치되어 있다. 또한, 반도체 기판(70)에 마련되고, 제1 전극(11)이 접속된 구동 회로를 갖는 제어부를 또한 구비하고 있다. 여기서, 반도체 기판(70)에서의 광입사면을 상방으로 하고, 반도체 기판(70)의 반대측을 하방으로 한다. 반도체 기판(70)의 하방에는 복수의 배선으로 이루어지는 배선층(62)이 마련되어 있다. 또한, 반도체 기판(70)에는, 제어부를 구성하는 적어도 부유 확산층(FD1) 및 증폭 트랜지스터(TR1amp)가 마련되어 있고, 제1 전극(11)은, 부유 확산층(FD1) 및 증폭 트랜지스터(TR1amp)의 게이트부에 접속되어 있다. 반도체 기판(70)에는, 또한, 제어부를 구성하는 리셋·트랜지스터(TR1rst) 및 선택 트랜지스터(TR1sel)가 마련되어 있다. 또한, 부유 확산층(FD1)은, 리셋·트랜지스터(TR1rst)의 일방의 소스/드레인 영역에 접속되어 있고, 증폭 트랜지스터(TR1amp)의 일방의 소스/드레인 영역은, 선택 트랜지스터(TR1sel)의 일방의 소스/드레인 영역에 접속되어 있고, 선택 트랜지스터(TR1sel)의 타방의 소스/드레인 영역은 신호선(VSL1)에 접속되어 있다. 이들의 증폭 트랜지스터(TR1amp), 리셋·트랜지스터(TR1rst) 및 선택 트랜지스터(TR1sel)는, 구동 회로를 구성한다.
구체적으로는, 실시례 1의 촬상 소자, 적층형 촬상 소자는, 이면 조사형의 촬상 소자, 적층형 촬상 소자로서, 녹색의 광을 흡수하는 제1 타입의 녹색 광전 변환층을 구비한 녹색에 감도를 갖는 제1 타입의 실시례 1의 녹색용 촬상 소자(이하, "제1 촬상 소자"라고 부른다), 청색의 광을 흡수하는 제2 타입의 청색 광전 변환층을 구비한 청색에 감도를 갖는 제2 타입의 종래의 청색용 촬상 소자(이하, "제2 촬상 소자"라고 부른다), 적색의 광을 흡수하는 제2 타입의 적색 광전 변환층을 구비한 적색에 감도를 갖는 제2 타입의 종래의 적색용 촬상 소자(이하, "제3 촬상 소자"라고 부른다)의 3개의 촬상 소자가 적층된 구조를 갖는다. 여기서 적색용 촬상 소자(제3 촬상 소자) 및 청색용 촬상 소자(제2 촬상 소자)는, 반도체 기판(70) 내에 마련되어 있고, 제2 촬상 소자의 쪽이, 제3 촬상 소자보다도 광 입사측에 위치한다. 또한, 녹색용 촬상 소자(제1 촬상 소자)는, 청색용 촬상 소자(제2 촬상 소자)의 상방에 마련되어 있다. 제1 촬상 소자, 제2 촬상 소자 및 제3 촬상 소자의 적층 구조에 의해, 1화소가 구성된다. 컬러 필터는 마련되어 있지 않다.
제1 촬상 소자에서는, 층간 절연층(81)상에, 제1 전극(11) 및 전하 축적용 전극(12)이, 이간하여 형성되어 있다. 층간 절연층(81) 및 전하 축적용 전극(12)은, 절연층(82)에 의해 덮여 있다. 절연층(82)상에는 광전 변환층(15)이 형성되어, 광전 변환층(15)상에는 제2 전극(16)이 형성되어 있다. 제2 전극(16)을 포함하는 전면에는, 보호층(83)이 형성되어 있고, 보호층(83)상에 온-칩 마이크로 렌즈(90)가 마련되어 있다. 제1 전극(11), 전하 축적용 전극(12) 및 제2 전극(16)은, 예를 들면, ITO로 이루어지는 투명 전극으로 구성되어 있다. 광전 변환층(15)은, 적어도 녹색에 감도를 갖는 주지의 유기 광전 변환 재료(예를 들면, 로다민계 색소, 메로시아닌계 색소, 퀴나크리돈 등의 유기계 재료)를 포함하는 층으로 구성되어 있다. 또한, 광전 변환층(15)은, 또한, 전하 축적에 적합한 재료층을 포함하는 구성이라도 좋다. 즉, 광전 변환층(15)과 제1 전극(11)과의 사이에(예를 들면, 접속부(67) 내에), 또한, 전하 축적에 적합한 재료층이 형성되어 있어도 좋다. 층간 절연층(81)이나 절연층(82), 보호층(83)은, 주지의 절연 재료(예를 들면, SiO2나 SiN)로 구성되어 있다. 광전 변환층(15)과 제1 전극(11)은, 절연층(82)에 마련된 접속부(67)에 의해 접속되어 있다. 접속부(67) 내에는, 광전 변환층(15)이 연장(延在)되어 있다. 즉, 광전 변환층(15)은, 절연층(82)에 마련된 개구부(84) 내로 연장되어, 제1 전극(11)과 접속되어 있다.
전하 축적용 전극(12)은 구동 회로에 접속되어 있다. 구체적으로는, 전하 축적용 전극(12)은, 층간 절연층(81) 내에 마련된 접속구멍(66), 패드부(64) 및 배선(VOA)을 통하여, 구동 회로를 구성하는 수직 구동 회로(112)에 접속되어 있다.
전하 축적용 전극(12)의 크기는 제1 전극(11)보다도 크다. 전하 축적용 전극(12)의 면적을 S1', 제1 전극(11)의 면적을 S1로 하였을 때, 한정하는 것은 아니지만, 4≤S1'/S1를 만족하는 것이 바람직하고, 실시례 1에서는, 한정하는 것은 아니지만, 예를 들면, S1'/S1=8로 하였다.
반도체 기판(70)의 제1면(겉면)(70A)의 측에는 소자 분리 영역(71)이 형성되어, 또한, 반도체 기판(70)의 제1면(70A)에는 산화막(72)이 형성되어 있다. 또는, 반도체 기판(70)의 제1면측에는, 제1 촬상 소자의 제어부를 구성하는 리셋·트랜지스터(TR1rst), 증폭 트랜지스터(TR1amp) 및 선택 트랜지스터(TR1sel)가 마련되고, 또한, 제1 부유 확산층(FD1)이 마련되어 있다.
리셋·트랜지스터(TR1rst)는, 게이트부(51), 채널 형성 영역(51A), 및, 소스/드레인 영역(51B, 51C)으로 구성되어 있다. 리셋·트랜지스터(TR1rst)의 게이트부(51)는 리셋선(RST1)에 접속되고, 리셋·트랜지스터(TR1rst)의 일방의 소스/드레인 영역(51C)은, 제1 부유 확산층(FD1)을 겸하고 있고, 타방의 소스/드레인 영역(51B)은, 전원(VDD)에 접속되어 있다.
제1 전극(11)은, 층간 절연층(81) 내에 마련된 접속구멍(65), 패드부(63), 반도체 기판(70) 및 층간 절연층(76)에 형성된 콘택트 홀부(61), 층간 절연층(76)에 형성된 배선층(62)을 통하여, 리셋·트랜지스터(TR1rst)의 일방의 소스/드레인 영역(51C)(제1 부유 확산층(FD1))에 접속되어 있다.
증폭 트랜지스터(TR1amp)는, 게이트부(52), 채널 형성 영역(52A), 및, 소스/드레인 영역(52B, 52C)으로 구성되어 있다. 게이트부(52)는 배선층(62)을 통하여, 제1 전극(11) 및 리셋·트랜지스터(TR1rst)의 일방의 소스/드레인 영역(51C)(제1 부유 확산층(FD1))에 접속되어 있다. 또한, 일방의 소스/드레인 영역(52B)은, 리셋·트랜지스터(TR1rst)를 구성하는 타방의 소스/드레인 영역(51B)과, 영역을 공유하고 있고, 전원(VDD)에 접속되어 있다.
선택 트랜지스터(TR1sel)는, 게이트부(53), 채널 형성 영역(53A), 및, 소스/드레인 영역(53B, 53C)으로 구성되어 있다. 게이트부(53)는, 선택선(SEL1)에 접속되어 있다. 또한, 일방의 소스/드레인 영역(53B)은, 증폭 트랜지스터(TR1amp)를 구성하는 타방의 소스/드레인 영역(52C)과, 영역을 공유하고 있고, 타방의 소스/드레인 영역(53C)은, 신호선(데이터 출력선)(VSL1)(117)에 접속되어 있다.
제2 촬상 소자는, 반도체 기판(70)에 마련된 n형 반도체 영역(41)을 광전 변환층으로서 구비하고 있다. 종형 트랜지스터로 이루어지는 전송 트랜지스터(TR2trs)의 게이트부(45)가, n형 반도체 영역(41)까지 늘어나고 있고, 또한, 전송 게이트선(TG2)에 접속되어 있다. 또한, 전송 트랜지스터(TR2trs)의 게이트부(45)의 부근의 반도체 기판(70)의 영역(45C)에는, 제2 부유 확산층(FD2)이 마련되어 있다. n형 반도체 영역(41)에 축적된 전하는, 게이트부(45)에 따라 형성되는 전송 채널을 통하여 제2 부유 확산층(FD2)에 판독된다.
제2 촬상 소자에서는, 또한, 반도체 기판(70)의 제1면측에, 제2 촬상 소자의 제어부를 구성하는 리셋·트랜지스터(TR2rst), 증폭 트랜지스터(TR2amp) 및 선택 트랜지스터(TR2sel)가 마련되어 있다.
리셋·트랜지스터(TR2rst)는, 게이트부, 채널 형성 영역, 및, 소스/드레인 영역으로 구성되어 있다. 리셋·트랜지스터(TR2rst)의 게이트부는 리셋선(RST2)에 접속되고, 리셋·트랜지스터(TR2rst)의 일방의 소스/드레인 영역은 전원(VDD)에 접속되고, 타방의 소스/드레인 영역은, 제2 부유 확산층(FD2)을 겸하고 있다.
증폭 트랜지스터(TR2amp)는, 게이트부, 채널 형성 영역, 및, 소스/드레인 영역으로 구성되어 있다. 게이트부는, 리셋·트랜지스터(TR2rst)의 타방의 소스/드레인 영역(제2 부유 확산층(FD2))에 접속되어 있다. 또한, 일방의 소스/드레인 영역은, 리셋·트랜지스터(TR2rst)를 구성하는 일방의 소스/드레인 영역과, 영역을 공유하고 있고, 전원(VDD)에 접속되어 있다.
선택 트랜지스터(TR2sel)는, 게이트부, 채널 형성 영역, 및, 소스/드레인 영역으로 구성되어 있다. 게이트부는, 선택선(SEL2)에 접속되어 있다. 또한, 일방의 소스/드레인 영역은, 증폭 트랜지스터(TR2amp)를 구성하는 타방의 소스/드레인 영역과, 영역을 공유하고 있고, 타방의 소스/드레인 영역은, 신호선(데이터 출력선)(VSL2)에 접속되어 있다.
제3 촬상 소자는, 반도체 기판(70)에 마련된 n형 반도체 영역(43)을 광전 변환층으로서 구비하고 있다. 전송 트랜지스터(TR3trs)의 게이트부(46)는 전송 게이트선(TG3)에 접속되어 있다. 또한, 전송 트랜지스터(TR3trs)의 게이트부(46)의 부근의 반도체 기판(70)의 영역(46C)에는, 제3 부유 확산층(FD3)이 마련되어 있다. n형 반도체 영역(43)에 축적된 전하는, 게이트부(46)에 따라 형성되는 전송 채널(46A)을 통하여 제3 부유 확산층(FD3)에 판독된다.
제3 촬상 소자에서는, 또한, 반도체 기판(70)의 제1면측에, 제3 촬상 소자의 제어부를 구성하는 리셋·트랜지스터(TR3rst), 증폭 트랜지스터(TR3amp) 및 선택 트랜지스터(TR3sel)가 마련되어 있다.
리셋·트랜지스터(TR3rst)는, 게이트부, 채널 형성 영역, 및, 소스/드레인 영역으로 구성되어 있다. 리셋·트랜지스터(TR3rst)의 게이트부는 리셋선(RST3)에 접속되고, 리셋·트랜지스터(TR3rst)의 일방의 소스/드레인 영역은 전원(VDD)에 접속되고, 타방의 소스/드레인 영역은, 제3 부유 확산층(FD3)을 겸하고 있다.
증폭 트랜지스터(TR3amp)는, 게이트부, 채널 형성 영역, 및, 소스/드레인 영역으로 구성되어 있다. 게이트부는, 리셋·트랜지스터(TR3rst)의 타방의 소스/드레인 영역(제3 부유 확산층(FD3))에 접속되어 있다. 또한, 일방의 소스/드레인 영역은, 리셋·트랜지스터(TR3rst)를 구성하는 일방의 소스/드레인 영역과, 영역을 공유하고 있고, 전원(VDD)에 접속되어 있다.
선택 트랜지스터(TR3sel)는, 게이트부, 채널 형성 영역, 및, 소스/드레인 영역으로 구성되어 있다. 게이트부는, 선택선(SEL3)에 접속되어 있다. 또한, 일방의 소스/드레인 영역은, 증폭 트랜지스터(TR3amp)를 구성하는 타방의 소스/드레인 영역과, 영역을 공유하고 있고, 타방의 소스/드레인 영역은, 신호선(데이터 출력선)(VSL3)에 접속되어 있다.
리셋선(RST1, RST2, RST3), 선택선(SEL1, SEL2, SEL3), 전송 게이트선(TG2, TG3)은, 구동 회로를 구성하는 수직 구동 회로(112)에 접속되고, 신호선(데이터 출력선)(VSL1, VSL2, VSL3)은, 구동 회로를 구성하는 칼럼 신호 처리 회로(113)에 접속되어 있다.
n형 반도체 영역(43)과 반도체 기판(70)의 표면(70A)과의 사이에는 p+층(44)이 마련되어 있고, 암전류 발생을 억제하고 있다. n형 반도체 영역(41)과 n형 반도체 영역(43)과의 사이에는, p+층(42)이 형성되어 있고, 또는, n형 반도체 영역(43)의 측면의 일부는 p+층(42)에 의해 둘러싸여 있다. 반도체 기판(70)의 이면(70B)의 측에는, p+층(73)이 형성되어 있고, p+층(73)으로부터 반도체 기판(70)의 내부의 콘택트 홀부(61)를 형성하여야 할 부분에는, HfO2막(74) 및 절연막(75)이 형성되어 있다. 층간 절연층(76)에는, 복수의 층에 걸쳐서 배선이 형성되어 있지만, 도시는 생략하였다.
HfO2막(74)은, 부의 고정 전하를 갖는 막이고, 이와 같은 막을 마련함에 의해, 암전류의 발생을 억제할 수 있다. 또한, HfO2막 대신에, 산화알루미늄(Al2O3)막, 산화지르코늄(ZrO2)막, 산화탄타륨(Ta2O5)막, 산화티탄(TiO2)막, 산화란탄(La2O3)막, 산화프라세오디뮴(Pr2O3)막, 산화세륨(CeO2)막, 산화네오디뮴(Nd2O3)막, 산화르오메튬(Pm2O3)막, 산화사마륨(Sm2O3)막, 산화유로퓸(Eu2O3)막, 산화가돌리늄((Gd2O3)막, 산화테르븀(Tb2O3)막, 산화디스프로슘(Dy2O3)막, 산화홀뮴(Ho2O3)막, 산화툴륨(Tm2O3)막, 산화이테르븀(Yb2O3)막, 산화루테튬(Lu2O3)막, 산화이트륨(Y2O3)막, 질화하프늄막, 질화알루미늄막, 산질화하프늄막, 산질화알루미늄막을 이용하는 것도 가능하다. 이들의 막의 성막 방법으로서, 예를 들면, CVD법, PVD법, ALD법을 들 수 있다.
이하, 도 5를 참조하여, 실시례 1의 촬상 소자(제1 촬상 소자)의 동작을 설명한다. 여기서, 제1 전극(11)의 전위를 제2 전극의 전위보다도 높게 하였다. 즉, 예를 들면, 제1 전극(11)을 정의 전위로 하고, 제2 전극을 부의 전위로 하고, 광전 변환층(15)에서 광전 변환되고, 전자가 부유 확산층에 판독된다. 다른 실시례에서도 마찬가지라고 한다. 또한, 제1 전극(11)을 부의 전위로 하고, 제2 전극을 정의 전위로 하고, 광전 변환층(15)에서 광전 변환에 의거하여 생성한 정공이 부유 확산층에 판독되는 형태에서는, 이하에 기술하는 전위의 고저를 역으로 하면 좋다.
도 5, 후술하는 실시례 4에서의 도 20, 도 21, 실시례 6에서의 도 32, 도 33 중에서 사용하고 있는 부호는, 이하와 같다.
PA …… 전하 축적용 전극(12)과 대향한 광전 변환층(15)의 영역의 점(PA)에서의 전위, 또는, 전하 축적용 전극 세그먼트(12C)와 대향한 광전 변환층(15)의 영역의 점(PA)에서의 전위
PB …… 전하 축적용 전극(12)과 제1 전극(11)의 중간에 위치하는 영역과 대향한 광전 변환층(15)의 영역의 점(PB)에서의 전위, 또는, 전송 제어용 전극(전하 전송 전극)(13)과 대향한 광전 변환층(15)의 영역의 점(PB)에서의 전위, 또는, 전하 축적용 전극 세그먼트(12B)와 대향한 광전 변환층(15)의 영역의 점(PB)에서의 전위 PC …… 제1 전극(11)과 대향한 광전 변환층(15)의 영역의 점(PC)에서의 전위, 또는, 전하 축적용 전극 세그먼트(12A)와 대향한 광전 변환층(15)의 영역의 점(PC)에서의 전위
PD …… 전하 축적용 전극 세그먼트(12C)와 제1 전극(11)의 중간에 위치하는 영역과 대향한 광전 변환층(15)의 영역의 점(PD)에서의 전위
FD …… 제1 부유 확산층(FD1)에서의 전위
VOA …… 전하 축적용 전극(12)에서의 전위
VOA-A …… 전하 축적용 전극 세그먼트(12A)에서의 전위
VOA-B …… 전하 축적용 전극 세그먼트(12B)에서의 전위
VOA-C …… 전하 축적용 전극 세그먼트(12C)에서의 전위
VOT …… 전송 제어용 전극(전하 전송 전극)(13)에서의 전위
RST …… 리셋·트랜지스터(TR1rst)의 게이트부(51)에서의 전위
VDD …… 전원의 전위
VSL_1 …… 신호선(데이터 출력선)(VSL1)
TR1_rst …… 리셋·트랜지스터(TR1rst)
TR1_amp …… 증폭 트랜지스터(TR1amp)
TR1_sel …… 선택 트랜지스터(TR1sel)
전하 축적 기간에서는, 구동 회로로부터, 제1 전극(11)에 전위(V11)가 인가되고, 전하 축적용 전극(12)에 전위(V12)가 인가된다. 광전 변환층(15)에 입사된 광에 의해 광전 변환층(15)에서 광전 변환이 생긴다. 광전 변환에 의해 생성한 정공은, 제2 전극(16)으로부터 배선(VOU)을 통하여 구동 회로에 송출된다. 한편, 제1 전극(11)의 전위를 제2 전극(16)의 전위보다도 높게 하였기 때문에, 즉, 예를 들면, 제1 전극(11)에 정의 전위가 인가되고, 제2 전극(16)에 부의 전위가 인가된다고 하였기 때문에, V12≥V11, 바람직하게는, V12>V11로 한다. 이에 의해, 광전 변환에 의해 생성한 전자는, 전하 축적용 전극(12)에 끌어당겨지고, 전하 축적용 전극(12)과 대향한 광전 변환층(15)의 영역에 머문다. 즉, 광전 변환층(15)에 전하가 축적된다. V12>V11이기 때문에, 광전 변환층(15)의 내부에 생성한 전자가, 제1 전극(11)을 향하여 이동하는 일은 없다. 광전 변환의 시간 경과에 수반하여, 전하 축적용 전극(12)과 대향한 광전 변환층(15)의 영역에서의 전위는, 보다 부측의 값이 된다.
전하 축적 기간의 후기에서, 리셋 동작이 이루어진다. 이에 의해, 제1 부유 확산층(FD1)의 전위가 리셋되고, 제1 부유 확산층(FD1)의 전위는 전원의 전위(VDD)가 된다.
리셋 동작의 완료 후, 전하의 판독을 행한다. 즉, 전하 전송 기간에서, 구동 회로로부터, 제1 전극(11)에 전위(V21)가 인가되고, 전하 축적용 전극(12)에 전위(V22)가 인가된다. 여기서, V22<V21로 한다. 이에 의해, 전하 축적용 전극(12)과 대향한 광전 변환층(15)의 영역에 머물러 있던 전자는, 제1 전극(11), 또는, 제1 부유 확산층(FD1)으로 판독된다. 즉, 광전 변환층(15)에 축적된 전하가 제어부에 판독된다.
이상으로, 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작이 완료된다.
제1 부유 확산층(FD1)에 전자가 판독된 후의 증폭 트랜지스터(TR1amp), 선택 트랜지스터(TR1sel)의 동작은, 종래의 이들의 트랜지스터의 동작과 같다. 또한, 제2 촬상 소자, 제3 촬상 소자의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작은, 종래의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작과 마찬가지이다. 또한, 제1 부유 확산층(FD1)의 리셋 노이즈는, 종래와 마찬가지로, 상관2중 샘플링(CDS, Correlated Double Sampling) 처리에 의해 제거할 수 있다.
이상과 같이, 실시례 1에서는, 제1 전극과 이간하여 배치되고, 또한, 절연층을 통하여 광전 변환층과 대향하여 배치된 전하 축적용 전극이 구비되어 있기 때문에, 광전 변환부에 광이 조사되고, 광전 변환부에서 광전 변환될 때, 광전 변환층과 절연층과 전하 축적용 전극에 의해 일종의 커패시터가 형성되어, 광전 변환층의 전하를 축적할 수 있다. 그러므로, 노광 시작시, 전하 축적부를 완전 공핍화하여, 전하를 소거하는 것이 가능해진다. 그 결과, kTC 노이즈가 커지고, 랜덤 노이즈가 악화하고, 촬상 화질의 저하를 가져온다는 현상의 발생을 억제할 수 있다. 또한, 전 화소를 일제히 리셋할 수 있기 때문에, 이른바 글로벌 셔터 기능을 실현할 수 있다.
도 8에, 실시례 1의 고체 촬상 장치의 개념도를 도시한다. 실시례 1의 고체 촬상 장치(100)는, 적층형 촬상 소자(101)가 2차원 어레이형상으로 배열된 촬상 영역(111), 및, 그 구동 회로(주변 회로)로서의 수직 구동 회로(112), 칼럼 신호 처리 회로(113), 수평 구동 회로(114), 출력 회로(115) 및 구동 제어 회로(116) 등으로 구성되어 있다. 또한, 이들의 회로는 주지의 회로로 구성할 수 있고, 또한, 다른 회로 구성(예를 들면, 종래의 CCD 촬상 장치나 CMOS촬상 장치에서 사용되는 각종의 회로)를 이용하여 구성할 수 있음은 말할 것도 없다. 또한, 도 8에서, 적층형 촬상 소자(101)에서의 참조 번호「101」의 표시는 1행만으로 하였다.
구동 제어 회로(116)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(112), 칼럼 신호 처리 회로(113) 및 수평 구동 회로(114)의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 생성된 클록 신호나 제어 신호는, 수직 구동 회로(112), 칼럼 신호 처리 회로(113) 및 수평 구동 회로(114)에 입력된다.
수직 구동 회로(112)는, 예를 들면, 시프트 레지스터에 의해 구성되고, 촬상 영역(111)의 각 적층형 촬상 소자(101)를 행 단위로 순차적으로 수직 방향으로 선택 주사한다. 그리고, 각 적층형 촬상 소자(101)에서의 수광량에 응하여 생성한 전류(신호)에 의거한 화소 신호(화상 신호)는, 신호선(데이터 출력선)(117), VSL을 통하여 칼럼 신호 처리 회로(113)에 보내진다.
칼럼 신호 처리 회로(113)는, 예를 들면, 적층형 촬상 소자(101)의 열마다 배치되어 있고, 1행분의 적층형 촬상 소자(101)로부터 출력되는 화상 신호를 촬상 소자마다 흑기준 화소(도시하지 않지만, 유효 화소 영역의 주위에 형성된다)로부터의 신호에 의해, 노이즈 제거나 신호 증폭의 신호 처리를 행한다. 칼럼 신호 처리 회로(113)의 출력단에는, 수평 선택 스위치(도시 생략)가 수평 신호선(118)과의 사이에 접속되어 마련된다.
수평 구동 회로(114)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(113)의 각각을 순차적으로 선택하고, 칼럼 신호 처리 회로(113)의 각각으로부터 신호를 수평 신호선(118)에 출력한다.
출력 회로(115)는, 칼럼 신호 처리 회로(113)의 각각으로부터 수평 신호선(118)을 통하여 순차적으로 공급되는 신호에 대해, 신호 처리를 행하여 출력한다.
실시례 1의 촬상 소자, 적층형 촬상 소자의 변형례의 등가 회로도를 도 9에 도시하고, 실시례 1의 촬상 소자의 변형례를 구성하는 제1 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도를 도 10에 도시하는 바와 같이, 리셋·트랜지스터(TR1rst)의 타방의 소스/드레인 영역(51B)을, 전원(VDD)에 접속하는 대신에, 접지하여도 좋다.
실시례 1의 촬상 소자, 적층형 촬상 소자는, 예를 들면, 이하의 방법으로 제작할 수 있다. 즉, 우선, SOI 기판을 준비한다. 그리고, SOI 기판의 표면에 제1 실리콘층을 에피택셜 성장법에 의거하여 형성하고, 이 제1 실리콘층에, p+층(73), n형 반도체 영역(41)을 형성한다. 뒤이어, 제1 실리콘층상에 제2 실리콘층을 에피택셜 성장법에 의거하여 형성하고, 이 제2 실리콘층에, 소자 분리 영역(71), 산화막(72), p+층(42), n형 반도체 영역(43), p+층(44)을 형성한다. 또한, 제2 실리콘층에, 촬상 소자의 제어부를 구성하는 각종 트랜지스터 등을 형성하고, 또한 그 위에, 배선층(62)과나 층간 절연층(76), 각종 배선을 형성한 후, 층간 절연층(76)과 지지 기판(도시 생략)을 맞붙인다. 그 후, SOI 기판을 제거하여 제1 실리콘층을 노출시킨다. 또한, 제2 실리콘층의 표면이 반도체 기판(70)의 표면(70A)에 해당하고, 제1 실리콘층의 표면이 반도체 기판(70)의 이면(70B)에 해당한다. 또한, 제1 실리콘층과 제2 실리콘층을 종합하여 반도체 기판(70)이라고 표현하고 있다. 뒤이어, 반도체 기판(70)의 이면(70B)의 측에, 콘택트 홀부(61)를 형성하기 위한 개구부를 형성하고, HfO2막(74), 절연막(75) 및 콘택트 홀부(61)를 형성하고, 또한, 패드부(63, 64), 층간 절연층(81), 접속구멍(65, 66), 제1 전극(11), 전하 축적용 전극(12), 절연층(82)을 형성한다. 다음에, 접속부(67)를 개구하고, 광전 변환층(15), 제2 전극(16), 보호층(83)및 온-칩 마이크로 렌즈(90)를 형성한다. 이상에 의해, 실시례 1의 촬상 소자, 적층형 촬상 소자를 얻을 수 있다.
[실시례 2]
실시례 2는, 실시례 1의 변형이다. 도 11에 모식적인 일부 단면도를 도시하는 실시례 2의 촬상 소자, 적층형 촬상 소자는, 표면 조사형의 촬상 소자, 적층형 촬상 소자로서, 녹색의 광을 흡수하는 제1 타입의 녹색 광전 변환층을 구비한 녹색에 감도를 갖는 제1 타입의 실시례 1의 녹색용 촬상 소자(제1 촬상 소자), 청색의 광을 흡수하는 제2 타입의 청색 광전 변환층을 구비한 청색에 감도를 갖는 제2 타입의 종래의 청색용 촬상 소자(제2 촬상 소자), 적색의 광을 흡수하는 제2 타입의 적색 광전 변환층을 구비한 적색에 감도를 갖는 제2 타입의 종래의 적색용 촬상 소자(제3 촬상 소자)의 3개의 촬상 소자가 적층된 구조를 갖는다. 여기서 적색용 촬상 소자(제3 촬상 소자) 및 청색용 촬상 소자(제2 촬상 소자)는, 반도체 기판(70) 내에 마련되어 있고, 제2 촬상 소자의 쪽이, 제3 촬상 소자보다도 광 입사측에 위치한다. 또한, 녹색용 촬상 소자(제1 촬상 소자)는, 청색용 촬상 소자(제2 촬상 소자)의 상방에 마련되어 있다.
반도체 기판(70)의 표면(70A)측에는, 실시례 1과 마찬가지로 제어부를 구성하는 각종 트랜지스터가 마련되어 있다. 이들의 트랜지스터는, 실질적으로 실시례 1에서 설명한 트랜지스터와 같은 구성, 구조로 할 수 있다. 또한, 반도체 기판(70)에는, 제2 촬상 소자, 제3 촬상 소자가 마련되어 있지만, 이들의 촬상 소자도, 실질적으로 실시례 1에서 설명한 제2 촬상 소자, 제3 촬상 소자와 같은 구성, 구조로 할 수 있다.
반도체 기판(70)의 표면(70A)의 위에는, 층간 절연층(77, 78)이 형성되어 있고, 층간 절연층(78)의 위에, 실시례 1의 촬상 소자를 구성하는 광전 변환부(제1 전극(11), 광전 변환층(15) 및 제2 전극(16)), 및, 전하 축적용 전극(12) 등이 마련되어 있다.
이와 같이, 표면 조사형인 점을 제외하고, 실시례 2의 촬상 소자, 적층형 촬상 소자의 구성, 구조는, 실시례 1의 촬상 소자, 적층형 촬상 소자의 구성, 구조와 마찬가지로 할 수 있기 때문에, 상세한 설명은 생략한다.
[실시례 3]
실시례 3은, 실시례 1 및 실시례 2의 변형이다.
도 12에 모식적인 일부 단면도를 도시하는 실시례 3의 촬상 소자, 적층형 촬상 소자는, 이면 조사형의 촬상 소자, 적층형 촬상 소자로서, 제1 타입의 실시례 1의 제1 촬상 소자, 및, 제2 타입의 제2 촬상 소자의 2개의 촬상 소자가 적층된 구조를 갖는다. 또한, 도 13에 모식적인 일부 단면도를 도시하는 실시례 3의 촬상 소자, 적층형 촬상 소자의 변형례는, 표면 조사형의 촬상 소자, 적층형 촬상 소자로서, 제1 타입의 실시례 1의 제1 촬상 소자, 및, 제2 타입의 제2 촬상 소자의 2개의 촬상 소자가 적층된 구조를 갖는다. 여기서, 제1 촬상 소자는 원색의 광을 흡수하고, 제2 촬상 소자는 보색의 광을 흡수한다. 또한, 제1 촬상 소자는 백색의 광을 흡수하고, 제2 촬상 소자는 적외선을 흡수한다.
도 14에 모식적인 일부 단면도를 도시하는 실시례 3의 촬상 소자의 변형례는, 이면 조사형의 촬상 소자로서, 제1 타입의 실시례 1의 제1 촬상 소자로 구성되어 있다. 또한, 도 15에 모식적인 일부 단면도를 도시하는 실시례 3의 촬상 소자의 변형례는, 표면 조사형의 촬상 소자로서, 제1 타입의 실시례 1의 제1 촬상 소자로 구성되어 있다. 여기서, 제1 촬상 소자는, 적색의 광을 흡수하는 촬상 소자, 녹색의 광을 흡수하는 촬상 소자, 청색의 광을 흡수하는 촬상 소자의 3종류의 촬상 소자로 구성되어 있다. 또는, 이들의 촬상 소자의 복수로부터, 본 개시의 제1의 양태에 관한 고체 촬상 장치가 구성된다. 복수의 이들의 촬상 소자의 배치로서, 베이어 배열을 들 수 있다. 각 촬상 소자의 광 입사측에는, 필요에 응하여, 청색, 녹색, 적색의 분광을 행하기 위한 컬러 필터가 마련되어 있다.
또한, 제1 타입의 실시례 1의 촬상 소자를 하나, 마련하는 대신에, 2개, 적층하는 형태(즉, 광전 변환부를 2개, 적층하고, 반도체 기판에 2개의 촬상 소자의 제어부를 마련하는 형태), 또한, 3개, 적층하는 형태(즉, 광전 변환부를 3개, 적층하고, 반도체 기판에 3개의 촬상 소자의 제어부를 마련하는 형태)로 할 수도 있다. 제1 타입의 촬상 소자와 제2 타입의 촬상 소자의 적층 구조례를, 이하의 표에 예시한다.
[표 1]
Figure pct00001
[실시례 4]
실시례 4는, 실시례 1 내지 실시례 3의 변형이고, 전송 제어용 전극(전하 전송 전극)을 구비한 본 개시의 촬상 소자 등에 관한 것이다. 실시례 4의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도를 도 16에 도시하고, 실시례 4의 촬상 소자, 적층형 촬상 소자의 등가 회로도를 도 17 및 도 18에 도시하고, 실시례 4의 촬상 소자를 구성하는 제1 전극, 전송 제어용 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도를 도 19에 도시하고, 실시례 4의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도 20 및 도 21에 도시한다. 또한, 실시례 4의 촬상 소자를 구성하는 제1 전극, 전송 제어용 전극 및 전하 축적용 전극의 모식적인 배치도를 도 22에 도시하고, 실시례 4의 촬상 소자를 구성하는 제1 전극, 전송 제어용 전극, 전하 축적용 전극, 제2 전극 및 콘택트 홀부의 모식적인 투시 사시도를 도 23에 도시한다.
실시례 4의 촬상 소자, 적층형 촬상 소자에서는, 제1 전극(11)과 전하 축적용 전극(12)과의 사이에, 제1 전극(11) 및 전하 축적용 전극(12)과 이간하여 배치되고, 또한, 절연층(82)을 통하여 광전 변환층(15)과 대향하여 배치된 전송 제어용 전극(전하 전송 전극)(13)을 또한 구비하고 있다. 전송 제어용 전극(13)은, 층간 절연층(81) 내에 마련된 접속구멍(68B), 패드부(68A) 및 배선(VOT)을 통하여, 구동 회로를 구성하는 화소 구동 회로에 접속되어 있다. 또한, 층간 절연층(81)보다 하방에 위치하는 각종의 촬상 소자 구성 요소를, 도면을 간소화하기 위해, 편의상, 통합하여, 참조 번호 91로 나타낸다.
이하, 도 20, 도 21을 참조하여, 실시례 4의 촬상 소자(제1 촬상 소자)의 동작을 설명한다. 또한, 도 20과 도 21에서는, 특히, 전하 축적용 전극(12)에 인가되는 전위 및 점(PB)에서의 전위의 값이 다르다.
전하 축적 기간에서, 구동 회로로부터, 제1 전극(11)에 전위(V11)가 인가되고, 전하 축적용 전극(12)에 전위(V12)가 인가되고, 전송 제어용 전극(13)에 전위(V13)가 인가된다. 광전 변환층(15)에 입사된 광에 의해 광전 변환층(15)에서 광전 변환이 생긴다. 광전 변환에 의해 생성한 정공은, 제2 전극(16)으로부터 배선(VOU)을 통하여 구동 회로에 송출된다. 한편, 제1 전극(11)의 전위를 제2 전극(16)의 전위보다도 높게 하였기 때문에, 즉, 예를 들면, 제1 전극(11)에 정의 전위가 인가되고, 제2 전극(16)에 부의 전위가 인가된다고 하였기 때문에, V12>V13(예를 들면, V12>V11>V13, 또는, V11>V12>V13)로 한다. 이에 의해, 광전 변환에 의해 생성한 전자는, 전하 축적용 전극(12)에 끌어당겨지고, 전하 축적용 전극(12)과 대향하는 광전 변환층(15)의 영역에 머문다. 즉, 광전 변환층(15)에 전하가 축적된다. V12>V13이기 때문에, 광전 변환층(15)의 내부에 생성한 전자가, 제1 전극(11)을 향하여 이동하는 것을 확실하게 방지할 수 있다. 광전 변환의 시간 경과에 수반하여, 전하 축적용 전극(12)과 대향하는 광전 변환층(15)의 영역에서의 전위는, 보다 부측의 값이 된다.
전하 축적 기간의 후기에서, 리셋 동작이 이루어진다. 이에 의해, 제1 부유 확산층(FD1)의 전위가 리셋되고, 제1 부유 확산층(FD1)의 전위는 전원의 전위(VDD)가 된다.
리셋 동작의 완료 후, 전하의 판독을 행한다. 즉, 전하 전송 기간에서, 구동 회로로부터, 제1 전극(11)에 전위(V21)가 인가되고, 전하 축적용 전극(12)에 전위(V22)가 인가되고, 전송 제어용 전극(13)에 전위(V23)가 인가된다. 여기서, V22≤V23≤V21로 한다. 이에 의해, 전하 축적용 전극(12)과 대향하는 광전 변환층(15)의 영역에 머물러 있던 전자는, 제1 전극(11), 또는, 제1 부유 확산층(FD1)으로 확실하게 판독된다. 즉, 광전 변환층(15)에 축적된 전하가 제어부에 판독된다.
이상으로, 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작이 완료된다.
제1 부유 확산층(FD1)에 전자가 판독된 후의 증폭 트랜지스터(TR1amp), 선택 트랜지스터(TR1sel)의 동작은, 종래의 이들의 트랜지스터의 동작과 같다. 또한, 예를 들면, 제2 촬상 소자, 제3 촬상 소자의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작은, 종래의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작과 마찬가지이다.
실시례 4의 촬상 소자의 변형례를 구성하는 제1 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도를 도 24에 도시하는 바와 같이, 리셋·트랜지스터(TR1rst)의 타방의 소스/드레인 영역(51B)을, 전원(VDD)에 접속하는 대신에, 접지하여도 좋다.
[실시례 5]
실시례 5는, 실시례 1 내지 실시례 4의 변형이고, 전하 배출 전극을 구비한 본 개시의 촬상 소자 등에 관한 것이다. 실시례 5의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도를 도 25에 도시하고, 실시례 5의 촬상 소자를 구성하는 제1 전극, 전하 축적용 전극 및 전하 배출 전극의 모식적인 배치도를 도 26에 도시하고, 실시례 5의 촬상 소자를 구성하는 제1 전극, 전하 축적용 전극, 전하 배출 전극, 제2 전극 및 콘택트 홀부의 모식적인 투시 사시도를 도 27에 도시한다.
실시례 5의 촬상 소자, 적층형 촬상 소자에서는, 접속부(69)를 통하여 광전 변환층(15)에 접속되고, 제1 전극(11) 및 전하 축적용 전극(12)과 이간하여 배치된 전하 배출 전극(14)을 또한 구비하고 있다. 여기서, 전하 배출 전극(14)은, 제1 전극(11) 및 전하 축적용 전극(12)을 둘러싸도록(즉, 액자형상으로) 배치되어 있다. 전하 배출 전극(14)은, 구동 회로를 구성하는 화소 구동 회로에 접속되어 있다. 접속부(69) 내에는, 광전 변환층(15)이 연장되어 있다. 즉, 광전 변환층(15)은, 절연층(82)에 마련된 제2 개구부(85) 내로 연장되고, 전하 배출 전극(14)과 접속되어 있다. 전하 배출 전극(14)은, 복수의 촬상 소자에서 공유화(공통화)되어 있다.
실시례 5에서는, 전하 축적 기간에서, 구동 회로로부터, 제1 전극(11)에 전위(V11)가 인가되고, 전하 축적용 전극(12)에 전위(V12)가 인가되고, 전하 배출 전극(14)에 전위(V14)가 인가되고, 광전 변환층(15)에 전하가 축적된다. 광전 변환층(15)에 입사된 광에 의해 광전 변환층(15)에서 광전 변환이 생긴다. 광전 변환에 의해 생성한 정공은, 제2 전극(16)으로부터 배선(VOU)을 통하여 구동 회로에 송출된다. 한편, 제1 전극(11)의 전위를 제2 전극(16)의 전위보다도 높게 하였기 때문에, 즉, 예를 들면, 제1 전극(11)에 정의 전위가 인가되고, 제2 전극(16)에 부의 전위가 인가된다고 하였기 때문에, V14>V11(예를 들면, V12>V14>V11)로 한다. 이에 의해, 광전 변환에 의해 생성한 전자는, 전하 축적용 전극(12)에 끌어당겨지고, 전하 축적용 전극(12)과 대향하는 광전 변환층(15)의 영역에 머물러, 제1 전극(11)을 향하여 이동하는 것을 확실하게 방지할 수 있다. 단, 전하 축적용 전극(12)에 의한 끌어당겨짐이 충분하지 않고, 또한, 광전 변환층(15)에 완전히 축적하지 않았던 전자(이른바 오버플로한 전자)는, 전하 배출 전극(14)을 경유하여, 구동 회로에 송출된다.
전하 축적 기간의 후기에서, 리셋 동작이 이루어진다. 이에 의해, 제1 부유 확산층(FD1)의 전위가 리셋되고, 제1 부유 확산층(FD1)의 전위는 전원의 전위(VDD)가 된다.
리셋 동작의 완료 후, 전하의 판독을 행한다. 즉, 전하 전송 기간에서, 구동 회로로부터, 제1 전극(11)에 전위(V21)가 인가되고, 전하 축적용 전극(12)에 전위(V22)가 인가되고, 전하 배출 전극(14)에 전위(V24)가 인가된다. 여기서, V24<V21(예를 들면, V24<V22<V21)로 한다. 이에 의해, 전하 축적용 전극(12)과 대향하는 광전 변환층(15)의 영역에 머물러 있던 전자는, 제1 전극(11), 또는, 제1 부유 확산층(FD1)으로 확실하게 판독된다. 즉, 광전 변환층(15)에 축적된 전하가 제어부에 판독된다.
이상으로, 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작이 완료된다.
제1 부유 확산층(FD1)에 전자가 판독된 후의 증폭 트랜지스터(TR1amp), 선택 트랜지스터(TR1sel)의 동작은, 종래의 이들의 트랜지스터의 동작과 같다. 또한, 예를 들면, 제2 촬상 소자, 제3 촬상 소자의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작은, 종래의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작과 마찬가지이다.
실시례 5에서는, 이른바 오버플로한 전자는 전하 배출 전극(14)을 경유하여 구동 회로에 송출되기 때문에, 인접 화소의 전하 축적부로의 누입을 억제할 수 있고, 블루밍의 발생을 억제할 수 있다. 그리고, 이에 의해, 촬상 소자의 촬상 성능을 향상시킬 수 있다.
[실시례 6]
실시례 6은, 실시례 1 내지 실시례 5의 변형이고, 복수의 전하 축적용 전극 세그먼트를 구비한 본 개시의 촬상 소자 등에 관한 것이다.
실시례 6의 촬상 소자의 일부분의 모식적인 일부 단면도를 도 28에 도시하고, 실시례 6의 촬상 소자, 적층형 촬상 소자의 등가 회로도를 도 29 및 도 30에 도시하고, 실시례 6의 촬상 소자를 구성하는 제1 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도를 도 31에 도시하고, 실시례 6의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도 32, 도 33에 도시한다. 또한, 실시례 6의 촬상 소자를 구성하는 제1 전극 및 전하 축적용 전극의 모식적인 배치도를 도 34에 도시하고, 실시례 6의 촬상 소자를 구성하는 제1 전극, 전하 축적용 전극, 제2 전극 및 콘택트 홀부의 모식적인 투시 사시도를 도 35에 도시한다.
실시례 6에서, 전하 축적용 전극(12)은, 복수의 전하 축적용 전극 세그먼트(12A, 12B, 12C)로 구성되어 있다. 전하 축적용 전극 세그먼트의 수는, 2 이상이면 좋고, 실시례 6에서는 「3」으로 하였다. 그리고, 실시례 6의 촬상 소자, 적층형 촬상 소자에서는, 제1 전극(11)의 전위가 제2 전극(16)의 전위보다도 높기 때문에, 즉, 예를 들면, 제1 전극(11)에 정의 전위가 인가되고, 제2 전극(16)에 부의 전위가 인가되기 때문에, 전하 전송 기간에서, 제1 전극(11)에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트(12A)에 인가되는 전위는, 제1 전극(11)에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트(12C)에 인가되는 전위보다도 높다. 이와 같이, 전하 축적용 전극(12)에 전위 구배를 부여함으로써, 전하 축적용 전극(12)과 대향하는 광전 변환층(15)의 영역에 머물러 있던 전자는, 제1 전극(11), 또는, 제1 부유 확산층(FD1)으로 한층 확실하게 판독된다. 즉, 광전 변환층(15)에 축적된 전하가 제어부에 판독된다.
도 32에 도시하는 예에서는, 전하 전송 기간에서, 전하 축적용 전극 세그먼트(12C)의 전위<전하 축적용 전극 세그먼트(12B)의 전위<전하 축적용 전극 세그먼트(12A)의 전위로 함으로써, 광전 변환층(15)의 영역에 머물러 있던 전자를, 일제히, 제1 부유 확산층(FD1)으로 판독한다. 한편, 도 33에 도시하는 예에서는, 전하 전송 기간에서, 전하 축적용 전극 세그먼트(12C)의 전위, 전하 축적용 전극 세그먼트(12B)의 전위, 전하 축적용 전극 세그먼트(12A)의 전위를 점차로 변화시킴으로써(즉, 계단형상 또는 슬로프형상으로 변화시킴으로써), 전하 축적용 전극 세그먼트(12C)와 대향하는 광전 변환층(15)의 영역에 머물러 있던 전자를, 전하 축적용 전극 세그먼트(12B)와 대향하는 광전 변환층(15)의 영역으로 이동시키고, 뒤이어, 전하 축적용 전극 세그먼트(12B)와 대향하는 광전 변환층(15)의 영역에 머물러 있던 전자를, 전하 축적용 전극 세그먼트(12A)와 대향하는 광전 변환층(15)의 영역으로 이동시키고, 뒤이어, 전하 축적용 전극 세그먼트(12A)와 대향하는 광전 변환층(15)의 영역에 머물러 있던 전자를, 제1 부유 확산층(FD1)으로 확실하게 판독한다.
실시례 6의 촬상 소자의 변형례를 구성하는 제1 전극 및 전하 축적용 전극 및 제어부를 구성하는 트랜지스터의 모식적인 배치도를 도 36에 도시하는 바와 같이, 리셋·트랜지스터(TR1rst)의 타방의 소스/드레인 영역(51B)을, 전원(VDD)에 접속하는 대신에, 접지하여도 좋다.
이상, 본 개시를 바람직한 실시례에 의거하여 설명하였지만, 본 개시는 이들의 실시례로 한정되는 것이 아니다. 실시례에서 설명한 촬상 소자, 적층형 촬상 소자, 고체 촬상 장치의 구조나 구성, 제조 조건, 제조 방법, 사용한 재료는 예시이고, 적절히 변경할 수 있다. 하나의 촬상 소자에 하나의 부유 확산층을 마련하는 형태뿐만 아니라, 복수의 촬상 소자에 대해 하나의 부유 확산층을 마련하는 형태로 할 수도 있다. 즉, 전하 전송 기간의 타이밍을 적절하게 제어함으로써, 복수의 촬상 소자가 하나의 부유 확산층을 공유하는 것이 가능해진다. 그리고, 이 경우, 복수의 촬상 소자가 하나의 콘택트 홀부를 공유하는 것도 가능해진다.
도 37에, 예를 들면, 실시례 1에서 설명한 촬상 소자, 적층형 촬상 소자의 변형례를 도시하는 바와 같이, 제1 전극(11)은, 절연층(82)에 마련된 개구부(84A) 내로 연장되어, 광전 변환층(15)과 접속되어 있는 구성으로 할 수도 있다.
또한, 도 38에, 예를 들면, 실시례 1에서 설명한 촬상 소자, 적층형 촬상 소자의 변형례를 도시하고, 도 39A에 제1 전극의 부분 등이 확대된 모식적인 일부 단면도를 도시하는 바와 같이, 제1 전극(11)의 정상면의 연부는 절연층(82)으로 덮여 있고, 개구부(84B)의 저면에는 제1 전극(11)이 노출하여 있고, 제1 전극(11)의 정상면과 접하는 절연층(82)의 면을 제1면(82a), 전하 축적용 전극(12)과 대향하는 광전 변환층(15)의 부분과 접하는 절연층(82)의 면을 제2면(82b)으로 하였을 때, 개구부(84B)의 측면은, 제1면(82a)으로부터 제2면(82b)을 향하여 넓어지는 경사를 갖는다. 이와 같이, 개구부(84B)의 측면에 경사를 붙임으로써, 광전 변환층(15)으로부터 제1 전극(11)으로의 전하의 이동이 보다 원활하게 된다. 또한, 도 39A에 도시한 예에서는, 개구부(84B)의 축선을 중심으로 하여, 개구부(84B)의 측면은 회전 대칭이지만, 도 39B에 도시하는 바와 같이, 제1면(82a)으로부터 제2면(82b)을 향하여 넓어지는 경사를 갖는 개구부(84C)의 측면이 전하 축적용 전극(12)측에 위치하도록, 개구부(84C)를 마련하여도 좋다. 이에 의해, 개구부(84C)를 끼우고 전하 축적용 전극(12)과는 반대측의 광전 변환층(15)의 부분부터의 전하의 이동이 행하여지기 어렵게 된다. 또한, 개구부(84B)의 측면은, 제1면(82a)으로부터 제2면(82b)을 향하여 넓어지는 경사를 갖지만, 제2면(82b)에서의 개구부(84B)의 측면의 연부는, 도 39A에 도시한 바와 같이, 제1 전극(11)의 연부보다도 외측에 위치하여도 좋고, 도 39C에 도시하는 바와 같이, 제1 전극(11)의 연부보다도 내측에 위치하여도 좋다. 전자(前者)의 구성을 채용함으로써, 전하의 전송이 한층 용이해지고, 후자의 구성을 채용함으로써, 개구부의 형성시의 형상 편차를 작게 할 수 있다.
이들의 개구부(84B, 84C)는, 절연층에 개구부를 에칭법에 의거하여 형성할 때에 형성하는 레지스트 재료로 이루어지는 에칭용 마스크를 리플로함으로써, 에칭용 마스크의 개구 측면에 경사를 붙이고, 이 에칭용 마스크를 이용하여 절연층(82)을 에칭함으로써, 형성할 수 있다.
또한, 실시례 5에서 설명한 전하 배출 전극(14)에 관해, 도 40에 도시하는 바와 같이, 광전 변환층(15)은, 절연층(82)에 마련된 제2 개구부(85A) 내로 연장되고, 전하 배출 전극(14)과 접속되어 있고, 전하 배출 전극(14)의 정상면의 연부는 절연층(82)으로 덮여 있고, 제2 개구부(85A)의 저면에는 전하 배출 전극(14)이 노출하여 있고, 전하 배출 전극(14)의 정상면과 접하는 절연층(82)의 면을 제3면(82c), 전하 축적용 전극(12)과 대향하는 광전 변환층(15)의 부분과 접하는 절연층(82)의 면을 제2면(82b)으로 하였을 때, 제2 개구부(85A)의 측면은, 제3면(82c)으로부터 제2면(82b)을 향하여 넓어지는 경사를 갖는 형태로 할 수 있다.
또한, 도 41에, 예를 들면, 실시례 1에서 설명한 촬상 소자, 적층형 촬상 소자의 변형례를 도시하는 바와 같이, 제2 전극(16)의 측부터 광이 입사하고, 제2 전극(16)보다 광 입사측에는 차광층(92)이 형성되어 있는 구성으로 할 수도 있다. 또한, 광전 변환층보다도 광 입사측에 마련된 각종 배선을 차광층으로서 기능시킬 수도 있다.
또한, 도 41에 도시한 예에서는, 차광층(92)은, 제2 전극(16)의 상방에 형성되어 있지만, 즉, 제2 전극(16)보다 광 입사측으로서, 제1 전극(11)의 상방에 차광층(92)이 형성되어 있지만, 도 42에 도시하는 바와 같이, 제2 전극(16)의 광 입사측의 면의 위에 마련되어도 좋다. 또한, 경우에 따라서는, 도 43에 도시하는 바와 같이, 제2 전극(16)에 차광층(92)이 형성되어 있어도 좋다.
또한, 제2 전극(16)측부터 광이 입사하고, 제1 전극(11)에는 광이 입사하지 않는 구조로 할 수도 있다. 구체적으로는, 도 41에 도시한 바와 같이, 제2 전극(16)보다 광 입사측으로서, 제1 전극(11)의 상방에는 차광층(92)이 형성되어 있다. 또한, 도 45에 도시하는 바와 같이, 전하 축적용 전극(12) 및 제2 전극(16)의 상방에는 온-칩 마이크로 렌즈(90)가 마련되어 있고, 온-칩 마이크로 렌즈(90)에 입사한 광은, 전하 축적용 전극(12)에 집광되고, 제1 전극(11)에는 도달하지 않는 구조로 할 수도 있다. 또한, 실시례 4에서 설명하였던 것처럼, 전송 제어용 전극(13)이 마련되어 있는 경우, 제1 전극(11) 및 전송 제어용 전극(13)에는 광이 입사하지 않는 형태로 할 수 있고, 구체적으로는, 도 44에 도시하는 바와 같이, 제1 전극(11) 및 전송 제어용 전극(13)의 상방에는 차광층(92)이 형성되어 있는 구조로 할 수도 있다. 또한, 온-칩 마이크로 렌즈(90)에 입사한 광은, 제1 전극(11) 및 전송 제어용 전극(13)에는 도달하지 않는 구조로 할 수도 있다.
이들의 구성, 구조를 채용함으로써, 또한, 전하 축적용 전극(12)의 상방에 위치하는 광전 변환층(15)의 부분에만 광이 입사하도록 차광층(92)을 마련하고, 또한, 온-칩 마이크로 렌즈(90)를 설계함으로써, 제1 전극(11)의 상방(또는, 제1 전극(11) 및 전송 제어용 전극(13)의 상방)에 위치하는 광전 변환층(15)의 부분은 광전 변환에 기여하지 않게 되기 때문에, 전 화소를 보다 확실하게 일제히 리셋할 수 있고, 글로벌 셔터 기능을 한층 용이하게 실현할 수 있다. 즉, 이들의 구성, 구조를 갖는 촬상 소자를, 복수, 구비한 고체 촬상 장치의 구동 방법에서는,
모든 촬상 소자에서, 일제히, 광전 변환층(15)에 전하를 축적하면서, 제1 전극(11)에서의 전하를 계외로 배출하고,
그 후, 모든 촬상 소자에서, 일제히, 광전 변환층(15)에 축적된 전하를 제1 전극(11)에 전송하고, 전송 완료 후, 순차적으로, 각 촬상 소자에서 제1 전극(11)에 전송된 전하를 판독하는, 각 공정을 반복한다.
광전 변환층은 1층으로의 구성으로 한정되지 않는다. 예를 들면, 실시례 1에서 설명한 촬상 소자, 적층형 촬상 소자의 변형례를 도 46에 도시하는 바와 같이, 광전 변환층(15)을, 예를 들면, IGZO로 이루어지는 하층 반도체층(15A)과, 실시례 1에서 설명한 광전 변환층(15)을 구성하는 재료로 이루어지는 상층 광전 변환층(15B)의 적층 층구조로 할 수도 있다. 이와 같이 하층 반도체층(15A)을 마련함으로써, 전하 축적시의 재결합을 방지할 수 있고, 광전 변환층(15)에 축적한 전하의 제1 전극(11)으로의 전송 효율을 증가시킬 수 있고, 암전류의 생성을 억제할 수 있다. 또한, 실시례 4의 변형례로서, 도 47에 도시하는 바와 같이, 제1 전극(11)에 가장 가까운 위치에서 전하 축적용 전극(12)을 향하여, 복수의 전송 제어용 전극을 마련하여도 좋다. 또한, 도 47에는, 2개의 전송 제어용 전극(13A, 13B)을 마련한 예를 도시하였다.
이상에 설명한 각종의 변형례는, 실시례 1 이외의 실시례에 대해서도 적용할 수 있음은 말할 것도 없다.
실시례에서는, 전자를 신호 전하로 하고 있고, 반도체 기판에 형성된 광전 변환층의 도전형을 n형으로 하였지만, 정공을 신호 전하로 하는 고체 촬상 장치에도 적용할 수 있다. 이 경우에는, 각 반도체 영역을 반대의 도전형의 반도체 영역으로 구성하면 좋고, 반도체 기판에 형성된 광전 변환층의 도전형은 p형으로 하면 좋다.
또한, 실시례에서는, 입사광량에 응한 신호 전하를 물리량으로서 검지하는 단위화소가 행렬형상으로 배치되어 이루어지는 CMOS형 고체 촬상 장치에 적용한 경우를 예로 들어 설명하였지만, CMOS형 고체 촬상 장치로의 적용으로 한정되는 것이 아니고, CCD형 고체 촬상 장치에 적용할 수도 있다. 후자의 경우, 신호 전하는, CCD형 구조의 수직 전송 레지스터에 의해 수직 방향으로 전송되고, 수평 전송 레지스터에 의해 수평 방향으로 전송되고, 증폭됨에 의해 화소 신호(화상 신호)가 출력된다. 또한, 화소가 2차원 매트릭스상으로 형성되고, 화소열마다 칼럼 신호 처리 회로를 배치하여 이루어지는 칼럼 방식의 고체 촬상 장치 전반으로 한정하는 것도 아니다. 또는, 경우에 따라서는, 선택 트랜지스터를 생략할 수도 있다.
또는, 본 개시의 촬상 소자, 적층형 촬상 소자는, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치로의 적용으로 한하지 않고, 적외선이나 X선, 또는, 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치에도 적용 가능하다. 또한, 광의로는, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
또는, 촬상 영역의 각 단위화소를 행 단위로 차례로 주사하여 각 단위화소로부터 화소 신호를 판독하는 고체 촬상 장치로 한정되는 것이 아니다. 화소 단위로 임의의 화소를 선택하고, 선택 화소로부터 화소 단위로 화소 신호를 판독하는 X-Y 어드레스형의 고체 촬상 장치에 대해서도 적용 가능하다. 고체 촬상 장치는 원칩으로서 형성된 형태라도 좋고, 촬상 영역과, 구동 회로 또는 광학계를 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
또한, 고체 촬상 장치로의 적용으로 한정되는 것이 아니고, 촬상 장치로도 적용 가능하다. 여기서, 촬상 장치란, 디지털 스틸 카메라나 비디오 카메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 갖는 전자 기기를 가리킨다. 전자 기기에 탑재된 모듈형상의 형태, 즉, 카메라 모듈을 촬상 장치로 하는 경우도 있다.
본 개시의 촬상 소자, 적층형 촬상 소자로 구성된 고체 촬상 장치(201)를 전자 기기(카메라)(200)에 이용한 예를, 도 48에 개념도로서 도시한다. 전자 기기(200)는, 고체 촬상 장치(201), 광학 렌즈(210), 셔터 장치(211), 구동 회로(212), 및, 신호 처리 회로(213)를 갖는다. 광학 렌즈(210)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(201)의 촬상면상에 결상시킨다. 이에 의해 고체 촬상 장치(201) 내에, 일정 기간, 신호 전하가 축적된다. 셔터 장치(211)는, 고체 촬상 장치(201)로의 광조사 기간 및 차광 기간을 제어한다. 구동 회로(212)는, 고체 촬상 장치(201)의 전송 동작 등 및 셔터 장치(211)의 셔터 동작을 제어한 구동 신호를 공급한다. 구동 회로(212)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(201)의 신호 전송을 행한다. 신호 처리 회로(213)는, 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 메모리 등의 기억 매체에 기억되고, 또는, 모니터에 출력된다. 이와 같은 전자 기기(200)에서는, 고체 촬상 장치(201)에서의 화소 사이즈를 미세화 및 전송 효율이 향상되기 때문에, 화소 특성의 향상이 도모된 전자 기기(200)를 얻을 수 있다. 고체 촬상 장치(201)를 적용할 수 있는 전자 기기(200)로서는, 카메라에 한정되는 것이 아니고, 디지털 스틸 카메라, 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 적용 가능하다.
또한, 본 개시는, 이하와 같은 구성을 취할 수도 있다.
(1) 제1 광전 변환부, 및 그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 제3 전극과, 상기 제3 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 제3 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비하는 것을 특징으로 하는 촬상 장치.
(2) 상기 (1)에 있어서, 상기 제3 전극과 상기 광전 변환층 사이의 상기 절연 재료의 제1 영역과, 상기 제3 전극과 상기 제1 전극 사이의 상기 절연 재료의 제2 영역을 더 포함하고, 상기 절연 재료의 제2 영역은 상기 절연 재료를 포함하는 제1 절연층 및 상기 절연 재료를 포함하는 제2 절연층을 포함하고, 상기 제1 절연 재료는 상기 제2 절연 재료상에 적층되어 있는 것을 특징으로 하는 촬상 장치.
(3) 상기 (2)에 있어서, 상기 제2 영역 내의 상기 제1 절연층의 일부는 상기 제1 전극과 상기 광전 변환층 사이에 있는 것을 특징으로 하는 촬상 장치.
(4) 상기 (2)에 있어서, 상기 제1 영역 및 상기 제2 영역은 상기 절연 재료를 포함하는 상이한 갯수의 절연층을 포함하는 것을 특징으로 하는 촬상 장치.
(5) 상기 (1)에 있어서, 상기 제1 전극과 상기 제3 전극 사이의 전송 제어용 전극을 더 포함하는 것을 특징으로 하는 촬상 장치.
(6) 상기 (5)에 있어서, 전하 축적 기간에, 상기 전송 제어용 전극에 인가된 전위는 상기 제3 전극에 인가된 전위보다 낮은 것을 특징으로 하는 촬상 장치.
(7) 상기 (5)에 있어서, 상기 기판은 제3 광전 변화부를 포함하고, 상기 제1, 제2, 및 제3 각각의 광전 변화부는 개별 신호선에 결합되어 있는 것을 특징으로 하는 촬상 장치.
(8) 상기 (1)에 있어서, 상기 제1 전극 및 상기 제3 전극과는 개별적으로 분리된 전하 배출 전극을 더 포함하고, 상기 광전 변환층은 상기 전하 배출 전극과 접속하는 것을 특징으로 하는 촬상 장치.
(9) 상기 (8)에 있어서, 상기 전하 배출 전극은 상기 제1 전극 및 상기 제3 전극을 둘러싸는 것을 특징으로 하는 촬상 장치.
(10) 상기 (1)에 있어서, 복수의 제3 전극 세그먼트를 더 포함하는 것을 특징으로 하는 촬상 장치.
(11) 상기 (10)에 있어서, 전하 배출 전극은, 제1 전극 및 전하 축적용 전극을 둘러싸도록 배치되어 있는 것을 특징으로 하는 촬상 소자.
(12) 상기 (1)에 있어서, 상기 광전 변환층은 하부 반도체 층 및 상부 광전 변환층을 포함하는 적층 구조를 포함하는 것을 특징으로 하는 촬상 장치.
(13) 상기 (12)에 있어서, 상기 제3 전극 상에 위치한 상기 하부 반도체층의 재료 성분은 상기 제1 전극상에 위치한 상기 하부 반도체층의 재료와 다른 것을 특징으로 하는 촬상 장치.
(14) 상기 (12)에 있어서, 상기 하부 반도체층은 인듐 산화물을 포함하는 것을 특징으로 하는 촬상 장치.
(15) 상기 (11)에 있어서, 전하 축적 기간에, 상기 제3 전극에 인가된 전위는 상기 제1 전극에 인가된 전위 보다 높은 것을 특징으로 하는 촬상 장치.
(16) 상기 (1)에 있어서, 상기 절연 재료의 적어도 일부는 사기 제1 전극의 상부에 배치되는 것을 특징으로 하는 촬상 장치.
(17) 상기 (16)항에 있어서, 상기 제1 전극의 상면과 상기 광전 변환층 사이의 절연 재료의 두께는, 상기 제1 전극과 상기 제3 전극 사이의 거리가 줄어듬에 따라 상기 제1 전극의 제3 전극측에서 늘어나는 것을 특징으로 하는 촬상 장치.
(18) 상기 (1)에 있어서, 이면 조사형인 것을 특징으로 하는 촬상 장치.
(19) 촬상 장치와, 상기 촬상 장치의 표면상으로 광을 도광하는 렌즈와, 상기 촬상 장치로부터 출력 신호를 제어하는 회로를 포함하고, 상기 촬상 장치는, 제1 광전 변환부, 및 그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 제3 전극과, 상기 제3 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 제3 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비하는 것을 특징으로 하는 전자 기기.
(20) 제1 광전 변환부, 및 그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 전하 축적 전극과, 상기 전하 축적 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 전하 축적 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비한 촬상 장치의 구동 방법에 있어서, 전하 축적 기간 중에, 상기 전하 축적 전극에 제2 전위보다 높은 제1 전위를 인가하고, 상기 전하 축적 기간 중에, 상기 제1 전극에 상기 제2 전위를 인가하고, 전하 전송 기간 중에, 상기 전하 축적 전극에 제3 전위를 인가하고, 전하 전송 기간 중에, 상기 제1 전극에 상기 제3 전위보다 높은 제4 전위를 인가하는 것을 특징으로 하는 촬상 장치의 구동 방법.
(A01) ≪촬상 소자≫
제1 전극, 광전 변환층 및 제2 전극이 적층되어 이루어지는 광전 변환부를 구비하고 있고,
광전 변환부는, 또한, 제1 전극과 이간하여 배치되고, 또한, 절연층을 통하여 광전 변환층과 대향하여 배치된 전하 축적용 전극을 구비하고 있는 촬상 소자.
(A02)
반도체 기판을 또한 구비하고 있고,
광전 변환부는, 반도체 기판의 상방에 배치되어 있는 (A01)에 기재된 촬상 소자.
(A03)
제1 전극은, 절연층에 마련된 개구부 내로 연장되고, 광전 변환층과 접속되어 있는 (A01) 또는 (A02)에 기재된 촬상 소자.
(A04)
광전 변환층은, 절연층에 마련된 개구부 내로 연장되고, 제1 전극과 접속되어 있는 (A01) 또는 (A02)에 기재된 촬상 소자.
(A05)
제1 전극의 정상면의 연부는 절연층으로 덮여 있고,
개구부의 저면에는 제1 전극이 노출하여 있고,
제1 전극의 정상면과 접하는 절연층의 면을 제1면, 전하 축적용 전극과 대향하는 광전 변환층의 부분과 접하는 절연층의 면을 제2면으로 하였을 때, 개구부의 측면은, 제1면부터 제2면을 향하여 넓어지는 경사를 갖는 (A04)에 기재된 촬상 소자.
(A06)
제1면부터 제2면을 향하여 넓어지는 경사를 갖는 개구부의 측면은, 전하 축적용 전극측에 위치하는 (A05)에 기재된 촬상 소자.
(A07) ≪제1 전극 및 전하 축적용 전극의 전위의 제어≫
반도체 기판에 마련되고, 구동 회로를 갖는 제어부를 또한 구비하고 있고,
제1 전극 및 전하 축적용 전극은, 구동 회로에 접속되어 있고,
전하 축적 기간에서, 구동 회로로부터, 제1 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 광전 변환층에 전하가 축적되고,
전하 전송 기간에서, 구동 회로로부터, 제1 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 광전 변환층에 축적된 전하가 제1 전극을 경유하여 제어부에 판독되는 (A01) 내지 (A06)의 어느 한 항에 기재된 촬상 소자.
단, 제1 전극의 전위가 제2 전극보다 높은 경우,
V12≥V11, 또한, V22<V21이고,
제1 전극의 전위가 제2 전극보다 낮은 경우,
V12≤V11, 또한, V22>V21이다.
(A08) ≪전송 제어용 전극≫
제1 전극과 전하 축적용 전극과의 사이에, 제1 전극 및 전하 축적용 전극과 이간하여 배치되고, 또한, 절연층을 통하여 광전 변환층과 대향하여 배치된 전송 제어용 전극을 또한 구비하고 있는 (A01) 내지 (A06)에 기재된 촬상 소자.
(A09) ≪제1 전극, 전하 축적용 전극 및 전송 제어용 전극의 전위의 제어≫
반도체 기판에 마련되고, 구동 회로를 갖는 제어부를 또한 구비하고 있고,
제1 전극, 전하 축적용 전극 및 전송 제어용 전극은, 구동 회로에 접속되어 있고,
전하 축적 기간에서, 구동 회로로부터, 제1 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 전송 제어용 전극에 전위(V13)가 인가되고, 광전 변환층에 전하가 축적되고,
전하 전송 기간에서, 구동 회로로부터, 제1 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 전송 제어용 전극에 전위(V23)가 인가되고, 광전 변환층에 축적된 전하가 제1 전극을 통하여 제어부에 판독되는 (A08)에 기재된 촬상 소자.
단, 제1 전극의 전위가 제2 전극보다 높은 경우,
V12>V13, 또한, V22≤V23≤V21이고,
제1 전극의 전위가 제2 전극보다 낮은 경우, V12<V13, 또한,
V22≥V23≥V21이다.
(A10) ≪전하 배출 전극≫
광전 변환층에 접속되고, 제1 전극 및 전하 축적용 전극과 이간하여 배치된 전하 배출 전극을 또한 구비하고 있는 (A01) 내지 (A09)의 어느 한 항에 기재된 촬상 소자.
(A11)
전하 배출 전극은, 제1 전극 및 전하 축적용 전극을 둘러싸도록 배치되어 있는 (A10)에 기재된 촬상 소자.
(A12)
광전 변환층은, 절연층에 마련된 제2 개구부 내로 연장되고, 전하 배출 전극과 접속되어 있고,
전하 배출 전극의 정상면의 연부는 절연층으로 덮여 있고,
제2 개구부의 저면에는 전하 배출 전극이 노출하여 있고,
전하 배출 전극의 정상면과 접하는 절연층의 면을 제3면, 전하 축적용 전극과 대향하는 광전 변환층의 부분과 접하는 절연층의 면을 제2면으로 하였을 때, 제2 개구부의 측면은, 제3면부터 제2면을 향하여 넓어지는 경사를 갖는 (A10) 또는 (A11)에 기재된 촬상 소자.
(A13) ≪제1 전극, 전하 축적용 전극 및 전하 배출 전극의 전위의 제어≫
반도체 기판에 마련되고, 구동 회로를 갖는 제어부를 또한 구비하고 있고,
제1 전극, 전하 축적용 전극 및 전하 배출 전극은, 구동 회로에 접속되어 있고,
전하 축적 기간에서, 구동 회로로부터, 제1 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 전하 배출 전극에 전위(V14)가 인가되고, 광전 변환층에 전하가 축적되고,
전하 전송 기간에서, 구동 회로로부터, 제1 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 전하 배출 전극에 전위(V24)가 인가되고, 광전 변환층에 축적된 전하가 제1 전극을 통하여 제어부에 판독되는 (A10) 내지 (A12)의 어느 한 항에 기재된 촬상 소자.
단, 제1 전극의 전위가 제2 전극보다 높은 경우,
V14>V11, 또한, V24<V21이고,
제1 전극의 전위가 제2 전극보다 낮은 경우,
V14<V11, 또한, V24>V21이다.
(A14) ≪전하 축적용 전극 세그먼트≫
전하 축적용 전극은, 복수의 전하 축적용 전극 세그먼트로 구성되어 있는 (A01) 내지 (A13)의 어느 한 항에 기재된 촬상 소자.
(A15)
제1 전극의 전위가 제2 전극보다 높은 경우, 전하 전송 기간에서, 제1 전극에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위는, 제1 전극에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위보다도 높고,
제1 전극의 전위가 제2 전극보다 낮은 경우, 전하 전송 기간에서, 제1 전극에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위는, 제1 전극에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위보다도 낮은 (A14)에 기재된 촬상 소자.
(B01)
반도체 기판에는, 제어부를 구성하는 적어도 부유 확산층 및 증폭 트랜지스터가 마련되어 있고,
제1 전극은, 부유 확산층 및 증폭 트랜지스터의 게이트부에 접속되어 있는 (A01) 내지 (A15)의 어느 한 항에 기재된 촬상 소자.
(B02)
반도체 기판에는, 또한, 제어부를 구성하는 리셋·트랜지스터 및 선택 트랜지스터가 마련되어 있고,
부유 확산층은, 리셋·트랜지스터의 일방의 소스/드레인 영역에 접속되어 있고,
증폭 트랜지스터의 일방의 소스/드레인 영역은, 선택 트랜지스터의 일방의 소스/드레인 영역에 접속되어 있고, 선택 트랜지스터의 타방의 소스/드레인 영역은 신호선에 접속되어 있는 (B01)에 기재된 촬상 소자.
(B03)
전하 축적용 전극의 크기는 제1 전극보다도 큰 (A01) 내지 (B02)의 어느 한 항에 기재된 촬상 소자.
(B04)
제2 전극측부터 광이 입사하고, 제2 전극보다 광 입사측에는 차광층이 형성되어 있는 (A01) 내지 (B03) 어느 한 항에 기재된 촬상 소자.
(B05)
제2 전극측부터 광이 입사하고, 제1 전극에는 광이 입사하지 않는 (A01) 내지 (B03)의 어느 한 항에 기재된 촬상 소자.
(B06)
제2 전극보다 광 입사측으로서, 제1 전극의 상방에는 차광층이 형성되어 있는 (B05)에 기재된 촬상 소자.
(B07)
전하 축적용 전극 및 제2 전극의 상방에는 온-칩 마이크로 렌즈가 마련되어 있고,
온-칩 마이크로 렌즈에 입사하는 광은, 전하 축적용 전극에 집광되는 (B05)에 기재된 촬상 소자.
(C01) ≪적층형 촬상 소자≫
(A01) 내지 (B07)의 어느 한 항에 기재된 촬상 소자를 적어도 하나 갖는 적층형 촬상 소자.
(D01) ≪고체 촬상 장치 … 제1의 양태≫
(A01) 내지 (B04)의 어느 한 항에 기재된 촬상 소자를, 복수, 구비한 고체 촬상 장치.
(D02) ≪고체 촬상 장치 … 제2의 양태≫
(C01)에 기재된 적층형 촬상 소자를, 복수, 구비한 고체 촬상 장치.
(E01) ≪고체 촬상 장치의 구동 방법≫
제1 전극, 광전 변환층 및 제2 전극이 적층되어 이루어지는 광전 변환부를 구비하고 있고,
광전 변환부는, 또한, 제1 전극과 이간하여 배치되고, 또한, 절연층을 통하여 광전 변환층과 대향하여 배치된 전하 축적용 전극을 구비하고 있고,
제2 전극측부터 광이 입사하고, 제1 전극에는 광이 입사하지 않는 구조를 갖는 촬상 소자를, 복수, 구비한 고체 촬상 장치의 구동 방법으로서,
모든 촬상 소자에서, 일제히, 광전 변환층에 전하를 축적하면서, 제1 전극에서의 전하를 계외에 배출하고, 그 후,
모든 촬상 소자에서, 일제히, 광전 변환층에 축적된 전하를 제1 전극에 전송하고, 전송 완료 후, 순차적으로, 각 촬상 소자에서 제1 전극에 전송된 전하를 판독하는, 각 공정을 반복하는 고체 촬상 장치의 구동 방법.
11 : 제1 전극
12 : 전하 축적용 전극
12A, 12B, 12C : 전하 축적용 전극 세그먼트
13, 13A, 13B : 전송 제어용 전극(전하 전송 전극)
14 : 전하 배출 전극
15 : 광전 변환층
16 : 제2 전극
41 : 제2 촬상 소자를 구성하는 n형 반도체 영역
43 : 제3 촬상 소자를 구성하는 n형 반도체 영역
42, 44, 73 : p+층
FD1, FD21, FD3, 45C, 46C : 부유 확산층
TR1amp : 증폭 트랜지스터
TR1rst : 리셋·트랜지스터
TR1sel : 선택 트랜지스터
51 : 리셋·트랜지스터(TR1rst)의 게이트부
51A : 리셋·트랜지스터(TR1rst)의 채널 형성 영역
51B, 51C : 리셋·트랜지스터(TR1rst)의 소스/드레인 영역
52 : 증폭 트랜지스터(TR1amp)의 게이트부
52A : 증폭 트랜지스터(TR1amp) 채널 형성 영역
52B, 52C : 증폭 트랜지스터(TR1amp)의 소스/드레인 영역
53 : 선택 트랜지스터(TR1sel)의 게이트부
53A : 선택 트랜지스터(TR1sel)의 채널 형성 영역
53B, 53C : 선택 트랜지스터(TR1sel)의 소스/드레인 영역
TR2trs : 전송 트랜지스터
45 : 전송 트랜지스터의 게이트부
TR2rst : 리셋·트랜지스터
TR2amp : 증폭 트랜지스터
TR2sel : 선택 트랜지스터
TR3trs : 전송 트랜지스터
46 : 전송 트랜지스터의 게이트부
TR3rst : 리셋·트랜지스터
TR3amp : 증폭 트랜지스터
TR3sel : 선택 트랜지스터
VDD : 전원
RST1, RST2, RST3 : 리셋선
SEL1, SEL2, SEL3 : 선택선
117, VSL1, VSL2, VSL3 : 신호선
TG2, TG3 : 전송 게이트선
VOA, VOT, VOU : 배선
61 : 콘택트 홀부
62 : 배선층
63, 64, 68A : 패드부
65, 68B : 접속구멍
66, 67, 69 : 접속부
70 : 반도체 기판
70A : 반도체 기판의 제1면(겉면)
70B : 반도체 기판의 제2면(이면)
71 : 소자 분리 영역
72 : 산화막
74 : HfO2막
75 : 절연막
76 : 층간 절연층
77, 78, 81 : 층간 절연층
82 : 절연층
82a : 절연층의 제1면
82b : 절연층의 제2면
82c : 절연층의 제3면
83 : 보호층
84, 84A, 84B, 84C : 개구부
85, 85A : 제2 개구부
90 : 온-칩 마이크로 렌즈
91 : 층간 절연층(81)보다 하방에 위치하는 각종의 촬상 소자 구성 요소
92 : 차광층
100 : 고체 촬상 장치
101 : 적층형 촬상 소자
111 : 촬상 영역
112 : 수직 구동 회로
113 : 칼럼 신호 처리 회로
114 : 수평 구동 회로
115 : 출력 회로
116 : 구동 제어 회로
118 : 수평 신호선
200 : 전자 기기(카메라)
201 : 고체 촬상 장치
210 : 광학 렌즈
211 : 셔터 장치
212 : 구동 회로,
213 : 신호 처리 회로

Claims (20)

  1. 제1 광전 변환부, 및
    그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 제3 전극과, 상기 제3 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 제3 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비하는 것을 특징으로 하는 촬상 장치.
  2. 제1항에 있어서,
    상기 제3 전극과 상기 광전 변환층 사이의 상기 절연 재료의 제1 영역과,
    상기 제3 전극과 상기 제1 전극 사이의 상기 절연 재료의 제2 영역을 더 포함하고,
    상기 절연 재료의 제2 영역은 상기 절연 재료를 포함하는 제1 절연층 및 상기 절연 재료를 포함하는 제2 절연층을 포함하고,
    상기 제1 절연 재료는 상기 제2 절연 재료상에 적층되어 있는 것을 특징으로 하는 촬상 장치.
  3. 제2항에 있어서,
    상기 제2 영역 내의 상기 제1 절연층의 일부는 상기 제1 전극과 상기 광전 변환층 사이에 있는 것을 특징으로 하는 촬상 장치.
  4. 제2항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 상기 절연 재료를 포함하는 상이한 갯수의 절연층을 포함하는 것을 특징으로 하는 촬상 장치.
  5. 제1항에 있어서,
    상기 제1 전극과 상기 제3 전극 사이의 전송 제어용 전극을 더 포함하는 것을 특징으로 하는 촬상 장치.
  6. 제5항에 있어서,
    전하 축적 기간에, 상기 전송 제어용 전극에 인가된 전위는 상기 제3 전극에 인가된 전위보다 낮은 것을 특징으로 하는 촬상 장치.
  7. 제5항에 있어서,
    상기 기판은 제3 광전 변화부를 포함하고,
    상기 제1, 제2, 및 제3 각각의 광전 변화부는 개별 신호선에 결합되어 있는 것을 특징으로 하는 촬상 장치.
  8. 제1항에 있어서,
    상기 제1 전극 및 상기 제3 전극과는 개별적으로 분리된 전하 배출 전극을 더 포함하고, 상기 광전 변환층은 상기 전하 배출 전극과 접속하는 것을 특징으로 하는 촬상 장치.
  9. 제8항에 있어서,
    상기 전하 배출 전극은 상기 제1 전극 및 상기 제3 전극을 둘러싸는 것을 특징으로 하는 촬상 장치.
  10. 제1항에 있어서,
    복수의 제3 전극 세그먼트를 더 포함하는 것을 특징으로 하는 촬상 장치.
  11. 제10항에 있어서,
    전하 배출 전극은, 제1 전극 및 전하 축적용 전극을 둘러싸도록 배치되어 있는 것을 특징으로 하는 촬상 소자.
  12. 제1항에 있어서,
    상기 광전 변환층은 하부 반도체 층 및 상부 광전 변환층을 포함하는 적층 구조를 포함하는 것을 특징으로 하는 촬상 장치.
  13. 제12항에 있어서,
    상기 제3 전극 상에 위치한 상기 하부 반도체층의 재료 성분은 상기 제1 전극상에 위치한 상기 하부 반도체층의 재료와 다른 것을 특징으로 하는 촬상 장치.
  14. 제12항에 있어서,
    상기 하부 반도체층은 인듐 산화물을 포함하는 것을 특징으로 하는 촬상 장치.
  15. 제11항에 있어서,
    전하 축적 기간에, 상기 제3 전극에 인가된 전위는 상기 제1 전극에 인가된 전위 보다 높은 것을 특징으로 하는 촬상 장치.
  16. 제1항에 있어서,
    상기 절연 재료의 적어도 일부는 사기 제1 전극의 상부에 배치되는 것을 특징으로 하는 촬상 장치.
  17. 제16항에 있어서,
    상기 제1 전극의 상면과 상기 광전 변환층 사이의 절연 재료의 두께는, 상기 제1 전극과 상기 제3 전극 사이의 거리가 줄어듬에 따라 상기 제1 전극의 제3 전극측에서 늘어나는 것을 특징으로 하는 촬상 장치.
  18. 제1항에 있어서,
    이면 조사형인 것을 특징으로 하는 촬상 장치.
  19. 촬상 장치와,
    상기 촬상 장치의 표면상으로 광을 도광하는 렌즈와,
    상기 촬상 장치로부터 출력 신호를 제어하는 회로를 포함하고,
    상기 촬상 장치는,
    제1 광전 변환부, 및
    그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 제3 전극과, 상기 제3 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 제3 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비하는 것을 특징으로 하는 전자 기기.
  20. 제1 광전 변환부, 및 그 광 입사측에 있으며, 광전 변환층과, 제1 전극과, 상기 광전 변환층의 상부에 있는 제2 전극과, 전하 축적 전극과, 상기 전하 축적 전극과 상기 광전 변환층 사이에 있으며 그 일부가 상기 제1 전극과 상기 전하 축적 전극 사이에 있는 절연 재료를 포함하는 제2 광전 변환부를 포함하는 기판을 구비한 촬상 장치의 구동 방법에 있어서,
    전하 축적 기간 중에, 상기 전하 축적 전극에 제2 전위보다 높은 제1 전위를 인가하고,
    상기 전하 축적 기간 중에, 상기 제1 전극에 상기 제2 전위를 인가하고,
    전하 전송 기간 중에, 상기 전하 축적 전극에 제3 전위를 인가하고,
    전하 전송 기간 중에, 상기 제1 전극에 상기 제3 전위보다 높은 제4 전위를 인가하는 것을 특징으로 하는 촬상 장치의 구동 방법.
KR1020177022537A 2016-03-01 2017-02-28 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치, 및, 고체 촬상 장치의 구동 방법 KR20180121330A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016038777 2016-03-01
JPJP-P-2016-038777 2016-03-01
JP2016193919A JP6780421B2 (ja) 2016-03-01 2016-09-30 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JPJP-P-2016-193919 2016-09-30
PCT/JP2017/007819 WO2017150540A1 (en) 2016-03-01 2017-02-28 Imaging element, stacked-type imaging element, solid-state imaging device, and driving method for solid-state imaging device

Publications (1)

Publication Number Publication Date
KR20180121330A true KR20180121330A (ko) 2018-11-07

Family

ID=58347857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177022537A KR20180121330A (ko) 2016-03-01 2017-02-28 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치, 및, 고체 촬상 장치의 구동 방법

Country Status (6)

Country Link
US (3) US10714532B2 (ko)
EP (1) EP3424089A1 (ko)
JP (1) JP6780421B2 (ko)
KR (1) KR20180121330A (ko)
CN (4) CN118099175A (ko)
WO (1) WO2017150540A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581370B2 (en) 2018-01-31 2023-02-14 Sony Corporation Photoelectric conversion element and imaging device

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736733B2 (en) 2010-03-19 2014-05-27 Invisage Technologies, Inc. Dark current reduction in image sensors via dynamic electrical biasing
US10104322B2 (en) 2014-07-31 2018-10-16 Invisage Technologies, Inc. Image sensors with noise reduction
JP6780421B2 (ja) * 2016-03-01 2020-11-04 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JP2018060910A (ja) 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
JP6926450B2 (ja) * 2016-11-22 2021-08-25 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP6929643B2 (ja) * 2016-12-27 2021-09-01 キヤノン株式会社 撮像装置および撮像システム
KR102635858B1 (ko) * 2017-01-05 2024-02-15 삼성전자주식회사 이미지 센서
US10425601B1 (en) 2017-05-05 2019-09-24 Invisage Technologies, Inc. Three-transistor active reset pixel
JP7099073B2 (ja) * 2017-06-21 2022-07-12 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP2019036641A (ja) 2017-08-16 2019-03-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
US11101303B2 (en) 2017-08-16 2021-08-24 Sony Corporation Imaging element, laminated imaging element, and solid-state imaging device
TW201911549A (zh) * 2017-08-16 2019-03-16 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
JP2019041018A (ja) 2017-08-25 2019-03-14 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
KR20230136700A (ko) 2017-08-31 2023-09-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
EP3723132B1 (en) * 2017-12-05 2022-08-24 Sony Group Corporation Imaging element, laminate-type imaging element, and solid-state imaging device
JP2019114576A (ja) * 2017-12-20 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および固体撮像装置
US20210057168A1 (en) * 2018-01-31 2021-02-25 Sony Corporation Photoelectric conversion element and imaging device
WO2019150971A1 (ja) * 2018-01-31 2019-08-08 ソニー株式会社 光電変換素子および撮像装置
WO2019150987A1 (ja) * 2018-01-31 2019-08-08 ソニー株式会社 光電変換素子および撮像装置
WO2019151049A1 (ja) * 2018-01-31 2019-08-08 ソニー株式会社 光電変換素子、固体撮像装置及び電子装置
WO2019151042A1 (ja) * 2018-01-31 2019-08-08 ソニー株式会社 光電変換素子、固体撮像装置及び電子装置
JP7267940B2 (ja) 2018-02-01 2023-05-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US11552268B2 (en) 2018-03-19 2023-01-10 Sony Semiconductor Solutions Corporation Solid-state imaging element and solid-state imaging device
JP7259849B2 (ja) * 2018-04-20 2023-04-18 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
TWI820114B (zh) * 2018-04-20 2023-11-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
EP3799122A4 (en) 2018-05-21 2021-06-23 Sony Corporation SEMICONDUCTOR IMAGE CAPTURE ELEMENT AND ITS MANUFACTURING PROCESS
DE112019002867T5 (de) * 2018-06-05 2021-04-22 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung
CN112189259B (zh) * 2018-06-08 2024-03-22 索尼半导体解决方案公司 成像元件、层叠型成像元件和固态成像装置
US11974444B2 (en) 2018-06-15 2024-04-30 Sony Corporation Solid-state image sensor, solid-state imaging device, electronic apparatus, and method of manufacturing solid-state image sensor
US11888006B2 (en) * 2018-06-15 2024-01-30 Sony Semiconductor Solutions Corporation Imaging device, manufacturing method thereof, and electronic apparatus
JP2020004922A (ja) * 2018-07-02 2020-01-09 セイコーエプソン株式会社 光電変換装置、電子機器および光電変換装置の製造方法
US11563058B2 (en) 2018-07-03 2023-01-24 Sony Semiconductor Solutions Corporation Imaging device and solid-state image sensor
DE112019003373T5 (de) 2018-07-03 2021-04-22 Sony Semiconductor Solutions Corporation Festkörper-bildsensor
CN112385044A (zh) * 2018-07-17 2021-02-19 索尼半导体解决方案公司 摄像元件、层叠型摄像元件和固态摄像装置
CN112424939A (zh) * 2018-07-26 2021-02-26 索尼公司 固态摄像元件、固态摄像装置和固态摄像元件的读取方法
JP7441785B2 (ja) 2018-07-26 2024-03-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
DE112019003868T5 (de) 2018-07-30 2021-04-22 Sony Semiconductor Solutions Corporation Festkörper-bildgebungselement und elektronische vorrichtung
CN112514073B (zh) 2018-07-30 2024-04-16 索尼公司 摄像元件和摄像装置
WO2020027117A1 (ja) 2018-07-30 2020-02-06 ソニー株式会社 光電変換素子、固体撮像装置及び電子装置
EP3832725A4 (en) 2018-07-31 2021-08-25 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND IMAGING DEVICE
JP7240833B2 (ja) 2018-08-01 2023-03-16 日本放送協会 撮像素子
CN109065587A (zh) * 2018-08-07 2018-12-21 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109087929A (zh) * 2018-08-23 2018-12-25 德淮半导体有限公司 背照式图像传感器及其制造方法
JP7428131B2 (ja) 2018-09-04 2024-02-06 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
WO2020066553A1 (ja) * 2018-09-28 2020-04-02 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
KR102625276B1 (ko) 2018-10-10 2024-01-12 삼성전자주식회사 이미지 센서
KR20200085983A (ko) 2019-01-07 2020-07-16 삼성전자주식회사 이미지 센서 및 이의 제조 방법
WO2020166309A1 (ja) 2019-02-15 2020-08-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2020179300A1 (ja) * 2019-03-04 2020-09-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
WO2020203249A1 (ja) 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2020217783A1 (ja) * 2019-04-25 2020-10-29 パナソニックＩｐマネジメント株式会社 撮像装置
US20220231085A1 (en) * 2019-05-24 2022-07-21 Sony Group Corporation Imaging element, stacked imaging element and solid-state imaging device, and method of manufacturing imaging element
EP3989295A4 (en) * 2019-06-21 2022-08-24 Sony Semiconductor Solutions Corporation PHOTOELECTRIC CONVERSION ELEMENT, LIGHT DETECTION DEVICE, LIGHT DETECTION SYSTEM, ELECTRONIC DEVICE AND MOVABLE BODY
JP2021048152A (ja) * 2019-09-17 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 半導体素子および半導体装置
TW202143462A (zh) 2019-12-26 2021-11-16 日商索尼半導體解決方案公司 攝像裝置及電子機器
DE112021000744T5 (de) 2020-01-29 2022-11-03 Sony Group Corporation Bildaufnahmeelement und bildaufnahmevorrichtung
JPWO2021153404A1 (ko) 2020-01-29 2021-08-05
US20230124165A1 (en) 2020-03-31 2023-04-20 Sony Group Corporation Imaging element and imaging device
WO2021200027A1 (ja) * 2020-03-31 2021-10-07 パナソニックＩｐマネジメント株式会社 撮像装置
KR20220032923A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 이미지 센서
CN116171494A (zh) 2020-09-25 2023-05-26 索尼半导体解决方案公司 固态成像装置和电子设备
TW202232743A (zh) 2020-09-25 2022-08-16 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
US20240205565A1 (en) 2021-04-30 2024-06-20 Sony Semiconductor Solutions Corporation Solid-state imaging device, electronic apparatus, and mobile body
DE112022003779T5 (de) 2021-07-28 2024-05-23 Sony Group Corporation Bildgebungselement und bildgebungsvorrichtung
CN118120057A (zh) 2021-10-29 2024-05-31 索尼半导体解决方案公司 固体摄像装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137684A (en) * 1980-03-31 1981-10-27 Ricoh Co Ltd Photoelectric transducing element
US6468065B1 (en) 1999-09-29 2002-10-22 Anvil Iron Works, Inc. Brick molding apparatus
JP2006120922A (ja) * 2004-10-22 2006-05-11 Fuji Film Microdevices Co Ltd 光電変換膜積層型カラー固体撮像装置
JP2006270021A (ja) * 2005-02-28 2006-10-05 Fuji Photo Film Co Ltd 積層型光電変換素子
JP2007081137A (ja) * 2005-09-14 2007-03-29 Fujifilm Corp 光電変換素子及び固体撮像素子
US8665363B2 (en) * 2009-01-21 2014-03-04 Sony Corporation Solid-state image device, method for producing the same, and image pickup apparatus
WO2010116974A1 (ja) * 2009-04-07 2010-10-14 ローム株式会社 光電変換装置および撮像装置
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US9123653B2 (en) * 2009-07-23 2015-09-01 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2011124501A (ja) * 2009-12-14 2011-06-23 Sharp Corp 固体撮像装置およびその製造方法
JP5509846B2 (ja) 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5448877B2 (ja) * 2010-01-25 2014-03-19 富士フイルム株式会社 放射線検出器
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
KR101774491B1 (ko) * 2011-10-14 2017-09-13 삼성전자주식회사 유기 포토다이오드를 포함하는 유기 픽셀, 이의 제조 방법, 및 상기 유기 픽셀을 포함하는 장치들
KR101861650B1 (ko) * 2011-10-17 2018-05-29 삼성전자주식회사 이미지 센서, 이를 포함하는 전자 시스템 및 그 이미지 센싱 방법
US9490441B2 (en) * 2012-08-02 2016-11-08 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, solid-state image pickup unit, and electronic apparatus
JP2015053296A (ja) * 2013-01-28 2015-03-19 ソニー株式会社 半導体素子およびこれを備えた半導体装置
US20150029425A1 (en) 2013-07-26 2015-01-29 Hon Hai Precision Industry Co., Ltd. Auto-stereoscopic display device
JP6108172B2 (ja) 2013-09-02 2017-04-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR102197069B1 (ko) * 2014-02-04 2020-12-30 삼성전자 주식회사 이미지 센서 및 이미지 처리 장치
CN106463563B (zh) 2014-07-17 2019-05-10 索尼公司 光电转换元件及其制造方法、成像装置、光学传感器
JP2016058559A (ja) * 2014-09-10 2016-04-21 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP6780421B2 (ja) * 2016-03-01 2020-11-04 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
TWI756207B (zh) * 2016-03-01 2022-03-01 日商新力股份有限公司 成像元件、堆疊型成像元件、固態成像裝置及用於固態成像裝置之驅動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581370B2 (en) 2018-01-31 2023-02-14 Sony Corporation Photoelectric conversion element and imaging device
US11903226B2 (en) 2018-01-31 2024-02-13 Sony Group Corporation Photoelectric conversion element and imaging device

Also Published As

Publication number Publication date
WO2017150540A1 (en) 2017-09-08
US10714532B2 (en) 2020-07-14
US20220336521A1 (en) 2022-10-20
CN107146850A (zh) 2017-09-08
US20200303449A1 (en) 2020-09-24
EP3424089A1 (en) 2019-01-09
JP2017157816A (ja) 2017-09-07
CN118099175A (zh) 2024-05-28
CN113658965A (zh) 2021-11-16
CN107146850B (zh) 2024-01-16
US20180076252A1 (en) 2018-03-15
CN113206116B (zh) 2024-05-14
US11348965B2 (en) 2022-05-31
JP6780421B2 (ja) 2020-11-04
CN113206116A (zh) 2021-08-03
CN113658965B (zh) 2024-03-19
US10468451B2 (en) 2019-11-05
US20180175102A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
US11348965B2 (en) Imaging device having a plurality of electrodes with a photoelectric conversion layer forming a photoelectric conversion unit
KR102628546B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
JP7090087B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
KR102582170B1 (ko) 촬상소자, 적층형 촬상소자 및 고체 촬상 장치
JP7347487B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
KR102604847B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
KR102582171B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
JP7392767B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
KR20200036816A (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
JPWO2019235130A1 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
US12027565B2 (en) Imaging device having charge storage electrode, first electrode, second electrode and transfer control electrode, driving method for imaging device having the same, and electronic apparatus
TWI840736B (zh) 成像元件、堆疊型成像元件、固態成像裝置及用於固態成像裝置之驅動方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal