JP7267940B2 - 固体撮像装置およびその製造方法、並びに電子機器 - Google Patents

固体撮像装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP7267940B2
JP7267940B2 JP2019568992A JP2019568992A JP7267940B2 JP 7267940 B2 JP7267940 B2 JP 7267940B2 JP 2019568992 A JP2019568992 A JP 2019568992A JP 2019568992 A JP2019568992 A JP 2019568992A JP 7267940 B2 JP7267940 B2 JP 7267940B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
voltage
charge
transistor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019568992A
Other languages
English (en)
Other versions
JPWO2019150981A1 (ja
Inventor
恭平 水田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019150981A1 publication Critical patent/JPWO2019150981A1/ja
Priority to JP2023069304A priority Critical patent/JP2023090776A/ja
Application granted granted Critical
Publication of JP7267940B2 publication Critical patent/JP7267940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本技術は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、画素の微細化に対応することができるようにした固体撮像装置およびその製造方法、並びに電子機器に関する。
グローバルシャッタ型の裏面照射型CMOS（Complementary Metal Oxide Semiconductor）イメージセンサでは、フォトダイオードから転送される電荷（信号）を一時的に蓄積するためのメモリが設けられる。フォトダイオードで生成された電荷を一時的に蓄積するメモリを、フォトダイオードと同じシリコン層に設けると、PLS特性(Parastic Light Sensitibity：寄生受光感度特性)が悪化する。PLS特性を改善するためには、十分な遮光対策を行うと、フォトダイオードの面積が小さくなってしまうため、飽和電荷量Qsが犠牲になる。
そこで、２枚の半導体基板を積層して構成し、フォトダイオードを光入射側の第１の半導体基板に設け、メモリを他方の第２の半導体基板に設けた積層型の裏面照射型CMOSイメージセンサが開発されている（例えば、特許文献１乃至４参照）。
特開２０１０－２１９３３９号公報 特開２０１４－３６３０６号公報 国際公開第２０１６／１３６４８６号 特開２０１４－９９５８２号公報
積層型の裏面照射型CMOSイメージセンサでは、画素の微細化に対応可能な構造がさらに求められている。
本技術は、このような状況に鑑みてなされたものであり、画素の微細化に対応することができるようにするものである。
本技術の第１の側面の固体撮像装置は、第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側が接合して構成され、前記第１の半導体基板は、入射光を光電変換する光電変換部と、前記光電変換部の電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された前記電荷に応じた電圧に変換する電荷電圧変換部としての電圧変換トランジスタとを備え、前記第２の半導体基板は、前記電圧変換トランジスタにより変換された前記電圧を保持する電荷電圧保持部を備え、前記第２の半導体基板を貫通し、前記電圧変換トランジスタにより変換された前記電圧を前記電荷電圧保持部へ伝送する貫通電極を備える。
本技術の第２の側面の固体撮像装置の製造方法は、第１の半導体基板に、入射光を光電変換する光電変換部と、前記光電変換部の電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された前記電荷に応じた電圧に変換する電荷電圧変換部としての電圧変換トランジスタとを形成し、前記第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側を貼り合わせ、貼り合わせた後の前記第２の半導体基板に、前記電圧変換トランジスタにより変換された前記電圧を保持する電荷電圧保持部を形成し、前記第２の半導体基板を貫通し、前記電圧変換トランジスタにより変換された前記電圧を前記電荷電圧保持部へ伝送する貫通電極を形成する。
本技術の第３の側面の電子機器は、第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側が接合して構成され、前記第１の半導体基板は、入射光を光電変換する光電変換部と、前記光電変換部の電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された前記電荷に応じた電圧に変換する電荷電圧変換部としての電圧変換トランジスタとを備え、前記第２の半導体基板は、前記電圧変換トランジスタにより変換された前記電圧を保持する電荷電圧保持部を備え、前記第２の半導体基板を貫通し、前記電圧変換トランジスタにより変換された前記電圧を前記電荷電圧保持部へ伝送する貫通電極を備える固体撮像装置を備える。
本技術の第１および第３の側面においては、第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側が接合して構成され、前記第１の半導体基板には、入射光を光電変換する光電変換部と、前記光電変換部の電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された前記電荷に応じた電圧に変換する電荷電圧変換部としての電圧変換トランジスタとが設けられ、前記第２の半導体基板には、前記電圧変換トランジスタにより変換された前記電圧を保持する電荷電圧保持部が設けられ、前記第２の半導体基板を貫通し、前記電圧変換トランジスタにより変換された前記電圧を前記電荷電圧保持部へ伝送する貫通電極が設けられる。
本技術の第２の側面においては、第１の半導体基板に、入射光を光電変換する光電変換部と、前記光電変換部の電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された前記電荷に応じた電圧に変換する電荷電圧変換部としての電圧変換トランジスタとが形成され、前記第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側が貼り合わされ、貼り合わされた後の前記第２の半導体基板に、前記電圧変換トランジスタにより変換された前記電圧を保持する電荷電圧保持部が形成され、前記第２の半導体基板を貫通し、前記電圧変換トランジスタにより変換された前記電圧を前記電荷電圧保持部へ伝送する貫通電極が形成される。
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の第１乃至第３の側面によれば、画素の微細化に対応することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の概略構成例を示す図である。 画素の第１実施の形態の回路構成例を示す図である。 第１実施の形態に係る画素の断面図である。 第１実施の形態の製造方法について説明する図である。 第１実施の形態の製造方法について説明する図である。 第１実施の形態の製造方法について説明する図である。 第１実施の形態の製造方法について説明する図である。 第１実施の形態の製造方法の効果を説明する図である。 画素の第２実施の形態の回路構成例を示す図である。 第２実施の形態に係る画素の断面図である。 ３枚の半導体基板を積層した第１の構成断面図である。 ３枚の半導体基板を積層した第２の構成断面図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 イメージセンサの使用例を説明する図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の概略構成例
２．第１実施の形態の画素回路構成例
３．第１実施の形態の断面構成例
４．第１実施の形態の製造方法
５．第２実施の形態の画素回路構成例
６．第２実施の形態の断面構成例
７．３層積層構造の断面構成例
８．電子機器への適用例
９．体内情報取得システムへの応用例
１０．内視鏡手術システムへの応用例
１１．移動体への応用例
＜１．固体撮像装置の概略構成例＞
図１は、本技術を適用した固体撮像装置の概略構成例を示している。
図１の固体撮像装置１は、画素２が２次元アレイ状に配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
画素２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、増幅トランジスタなどであり、MOSトランジスタで構成される。
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、所定の画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給させる。
カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜２．第１実施の形態の画素回路構成例＞
図２は、図１の画素２の第１実施の形態の回路構成例を示している。
画素２は、光電変換素子としてのフォトダイオードPD、第１転送トランジスタTr１、第２転送トランジスタTr２、リセットトランジスタTr３、増幅トランジスタTr４、選択トランジスタTr５、排出トランジスタTr６、および、メモリ部MEMで構成される。
フォトダイオードPDは、受光量に応じた電荷（信号電荷）を生成し、蓄積する光電変換部である。フォトダイオード２１のアノード端子が接地されているとともに、カソード端子が第１転送トランジスタTr１および第２転送トランジスタTr２を介してメモリ部MEMに接続されている。また、フォトダイオード２１のカソード端子は、排出トランジスタTr６とも接続されている。
第１転送トランジスタTr１は、転送信号TRG１によりオンされたとき、フォトダイオードPDで生成された電荷を読み出し、第２転送トランジスタTr２に転送する。第２転送トランジスタTr２は、転送信号TRG２によりオンされたとき、第１転送トランジスタTr１から転送されてきた電荷をメモリ部MEMに転送する。
メモリ部MEMは、フォトダイオードPDから転送されてきた電荷を、垂直信号線９を介して出力するまでの間、一時的に保持する電荷保持部である。第２転送トランジスタTr２のドレインおよび増幅トランジスタTr４のゲートと接続されているメモリ部MEMの第１電極と反対側の第２電極には、フォトダイオードPDからの電荷を完全転送するように制御する制御電位TRG３が印加される。
なお、メモリ部MEMとしては、単位面積当たりのリーク電流（暗電流）が少ないキャパシタであるＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）構造の容量や、ＰＩＰ（Ｐｏｌｙ ｓｉｌｉｃｏｎ－Ｉｎｓｕｌａｔｏｒ－Ｐｏｌｙ ｓｉｌｉｃｏｎ）構造の容量や、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の容量を使用することがより望ましい。これにより、ノイズに対する耐性が向上し、高品質な信号を得ることができる。
リセットトランジスタTr３は、リセット信号RSTによりオンされたとき、メモリ部MEMに保持されている電荷が電源電圧VDDに排出されることで、メモリ部MEMの電位をリセットする。
増幅トランジスタTr４は、メモリ部MEMの電位に応じた画素信号を出力する。すなわち、増幅トランジスタTr４は定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、メモリ部MEMに保持されている電荷に応じたレベルを示す画素信号が、増幅トランジスタTr４から選択トランジスタTr５を介してカラム信号処理回路５（図１）に出力される。負荷MOSは、例えば、カラム信号処理回路５内に設けられている。
選択トランジスタTr５は、選択信号SELにより画素２が選択されたときオンされ、画素２の画素信号を、垂直信号線９を介してカラム信号処理回路５に出力する。排出トランジスタTr６は、排出信号PDRSTによりオンされたとき、フォトダイオードPDに蓄積されている不要電荷を電源電圧VDDに排出する。転送信号TRG１及びTRG２、リセット信号RST、選択信号SEL、並び、排出信号PDRSTは、垂直駆動回路４によって制御され、画素駆動配線１０（図１）を介して供給される。
画素２の動作について簡単に説明する。
まず、露光開始前に、Highレベルの排出信号PDRSTが排出トランジスタTr６に供給されることにより排出トランジスタTr６がオンされ、フォトダイオードPDに蓄積されている電荷が電源電圧VDDに排出され、フォトダイオードPDがリセットされる。
フォトダイオードPDのリセット後、排出トランジスタTr６が、Lowレベルの排出信号PDRSTによりオフされると、全画素で露光が開始される。
次に、Highレベルのリセット信号RSTがリセットトランジスタTr３に供給されることにより、メモリ部MEMに保持されている電荷が電源電圧VDDに排出されることで、メモリ部MEMの電位がリセットされる。
予め定められた所定の露光時間が経過すると、画素アレイ部３の全画素において、Highレベルの転送信号TRG１により第１転送トランジスタTr１がオンされるとともに、Highレベルの転送信号TRG２により第２転送トランジスタTr２がオンされ、フォトダイオード２１に蓄積されていた電荷が、メモリ部MEMに転送される。
第１転送トランジスタTr１がオフされた後、各画素２のメモリ部MEMに保持されている電荷が、行単位に、順次、カラム信号処理回路５に読み出される。読み出し動作は、Highレベルの選択信号SELにより、選択トランジスタTr５がオンされることで、メモリ部MEMに保持されている電荷に応じたレベルを示す画素信号が、増幅トランジスタTr４から選択トランジスタTr５を介してカラム信号処理回路５に出力される。
以上のように、図２に示される画素２の回路は、露光時間を画素アレイ部３の全画素で同一に設定し、露光終了後は電荷をメモリ部MEMに一時的に保持しておいて、メモリ部MEMから行単位に順次電荷を読み出すグローバルシャッタ方式の動作（撮像）を行う回路である。
図１の固体撮像装置１は、図３等を参照して後述するように、２枚の半導体基板を接合して構成されるが、図２の破線は２枚の半導体基板の接合面を表す。
＜３．第１実施の形態の断面構成例＞
図３は、図２に示した第１実施の形態に係る画素２の断面図である。
図２に示した画素２の回路は、図３に示されるように、第１の半導体基板４１と、第２の半導体基板７１とが積層されて構成されている。
図３において上側となる第１の半導体基板４１の光入射面側には、オンチップレンズ４２が画素単位に形成され、第１の半導体基板４１の光入射面側とは反対側には、配線層４３が形成されている。なお、光入射面側である第１の半導体基板４１上面には、オンチップレンズ４２以外に、画素間遮光膜、カラーフィルタ、反射防止膜、平坦化膜等がさらに形成されてもよい。
第１の半導体基板４１には、ｐ型の半導体領域（ｐ-well）５１内の所定の領域にｎ型の半導体領域５２が形成されることによりフォトダイオードPDが画素単位に形成されている。
第１の半導体基板４１の第２の半導体基板７１側に形成された配線層４３は、絶縁層５３および５４と、金属配線M１乃至M６とを含む。絶縁層５３に形成された金属配線M１乃至M３、M５およびM６は、転送信号TRG１、排出信号PDRST、電源電圧VDD、画素信号等を伝送する配線であり、金属配線M４は、入射光が第２の半導体基板７１側へ入射されないように設けられた遮光膜である。光入射面側と反対側のフォトダイオードPDの下方の位置に遮光膜を金属配線M４で形成することで、第２の半導体基板７１に入射光が漏れ込むことを防止することができる。
フォトダイオードPDに隣接する第１の半導体基板４１の下側界面には、第１転送トランジスタTr１および排出トランジスタTr６が形成されている。第１転送トランジスタTr１は、ポリシリコンで形成されたゲート電極G１と、ｎ型不純物領域５５とを有する。ｎ型不純物領域５５は、電気的に浮遊状態となっているフローティングディフュージョン(FD：Floating Diffusion)部である。排出トランジスタTr６は、ポリシリコンで形成されたゲート電極G６と、ｎ型不純物領域５６とを有する。なお、図示は省略されているが、ゲート電極G１およびゲート電極G６と第１の半導体基板４１との間には、ゲート絶縁膜が形成されている。
第２の半導体基板７１の第１の半導体基板４１側には絶縁層７２が形成され、第１の半導体基板４１の絶縁層５４と第２の半導体基板７１の絶縁層７２が、例えば、プラズマ接合により接合されている。絶縁層５４と絶縁層７２との間の破線L1は、図２の基板接合面に対応する。
第２の半導体基板７１の第１の半導体基板４１側と反対側の面には、３層の絶縁層８１乃至８３と、金属配線M１１乃至M１６および金属配線M２１乃至M２８とを含む多層配線層７３が形成されている。
第２の半導体基板７１の多層配線層７３側の界面には、第２転送トランジスタTr２、メモリ部MEM、リセットトランジスタTr３、増幅トランジスタTr４、および、選択トランジスタTr５が形成されている。そして、第２の半導体基板７１には、ｐ型の半導体領域８４と、画素トランジスタのソース／ドレイン領域などを構成するｎ型半導体領域８５乃至８９が形成されている。
第２転送トランジスタTr２は、ポリシリコンで形成されたゲート電極G２と、ソース／ドレイン領域としてのｎ型不純物領域８５および８６とで構成される。第２転送トランジスタTr２のゲート電極G２には、金属配線M１２、ビア配線９４、および金属配線M２３を介して、転送信号TRG２が印加されている。第２転送トランジスタTr２のｎ型不純物領域８５は、金属配線M１１、ビア配線９３、接続配線１０１、および、貫通電極９２を介して、第１の半導体基板４１側の金属配線M２と接続されている。
メモリ部MEMは、第１電極に相当するｎ型不純物領域８６と、ポリシリコンで形成された第２電極Gmとで構成される。メモリ部MEMの第２電極Gmには、金属配線M１３、ビア配線９５、および、金属配線M２４を介して、制御電位TRG３が印加されている。
リセットトランジスタTr３は、ポリシリコンで形成されたゲート電極G３と、ソース／ドレイン領域としてのｎ型不純物領域８６および８７とで構成される。リセットトランジスタTr３のソース領域としてのｎ型不純物領域８６は、金属配線M１４を介して、増幅トランジスタTr４のゲート電極G４と接続されている。リセットトランジスタTr３のゲート電極G３には、不図示の箇所でリセット信号RSTが印加されている。
増幅トランジスタTr４は、ポリシリコンで形成されたゲート電極G４と、ソース／ドレイン領域としてのｎ型不純物領域８７および８８とで構成される。ゲート電極G４は、金属配線M１４を介して、第２転送トランジスタTr２のドレイン領域およびリセットトランジスタTr３のソース領域としてのｎ型不純物領域８６と接続されている。増幅トランジスタTr４のドレイン領域およびリセットトランジスタTr３のドレイン領域としてのｎ型不純物領域８７には、不図示の箇所で電源電圧VDDが印加されている。
選択トランジスタTr５は、ポリシリコンで形成されたゲート電極G５と、ソース／ドレイン領域としてのｎ型不純物領域８８および８９とで構成される。選択トランジスタTr５のゲート電極G５には、金属配線M１５、ビア配線９６、および、金属配線M２５を介して、選択信号SELが印加されている。選択トランジスタTr５のソース領域としてのｎ型不純物領域８９は、金属配線M１６、ビア配線９７、および、金属配線M２６を介して、垂直信号線９に接続されている。
絶縁層８３に形成された金属配線M２１は、貫通電極９１を介して、第１の半導体基板４１の配線層４３の金属配線M１と接続されている。金属配線M１は、第１転送トランジスタTr１のゲート電極G１と接続されている金属配線M３と不図示の箇所で接続されており、転送信号TRG１が、金属配線M２１、貫通電極９１、金属配線M１、および、金属配線M３を経由して、第１転送トランジスタTr１のゲート電極G１に供給される。
絶縁層８３に形成された金属配線M２７は、貫通電極９８を介して、第１の半導体基板４１の配線層４３の金属配線M５と接続されている。排出信号PDRSTが、金属配線M２７、貫通電極９８、および、金属配線M５を経由して、排出トランジスタTr６のゲート電極G６に供給される。
絶縁層８３に形成された金属配線M２８は、貫通電極９９を介して、第１の半導体基板４１の配線層４３の金属配線M６と接続されている。電源電圧VDDが、金属配線M２８、貫通電極９９、および、金属配線M６を経由して、ｎ型不純物領域５６に供給される。
なお、図示は省略されているが、ゲート電極G２乃至G５および第２電極Gmと第２の半導体基板７１との間には、ゲート絶縁膜が形成されている。ゲート絶縁膜下の第２の半導体基板７１界面には、閾値電圧調整用のｎ型不純物領域が形成されてもよい。
第１の半導体基板４１と第２の半導体基板７１は、図３に示したように、画素領域においては、４本の貫通電極９１、９２、９８、および、９９のみで電気的に接続されている。
金属配線M１乃至M６、金属配線M１１乃至M１６、および、金属配線M２１乃至M２８の材料は、例えば、高融点金属配線であるタングステン（W）であるとするが、その他、アルミニウム（Al）、銅（Cu）、金（Au）などの材料でもよい。貫通電極９１および９２、ビア配線９３乃至９７、並びに、貫通電極９８および９９の材料には、例えば、銅が用いられるが、その他の金属材料でもよい。
また、絶縁層５３および５４並びに絶縁層８１乃至８３は、例えば、SiO2膜、Low-k膜(低誘電率絶縁膜)、SiOC膜等で形成される。絶縁層５３および５４並びに絶縁層８１乃至８３の材料は同一である必要はない。
以上のように構成される画素２において、所定の露光期間が終了し、Highレベルの転送信号TRG１により第１転送トランジスタTr１がオンされるとともに、Highレベルの転送信号TRG２により第２転送トランジスタTr２がオンされると、フォトダイオード２１に蓄積されていた電荷が、FD部であるｎ型不純物領域５５および８５を経由して、メモリ部MEMのｎ型不純物領域８６に転送される。そして、画素２の読み出し期間となると、Highレベルの選択信号SELにより、選択トランジスタTr５がオンされ、メモリ部MEMのｎ型不純物領域８６に蓄積されていた電荷が、増幅トランジスタTr４のゲート電極G４、選択トランジスタTr５を介して、画素信号となって出力される。
図３に示した第１実施の形態に係る画素構造は、第１の半導体基板４１の配線層形成面である表面側の配線層４３と、第２の半導体基板７１の配線層形成面の反対側である裏面側の絶縁層７２とが接合されて構成され、第１の半導体基板４１には、入射光を光電変換するフォトダイオードPDと、フォトダイオードPDの電荷を転送する第１転送トランジスタTr１とが少なくとも設けられ、第２の半導体基板７１には、第１転送トランジスタTr１により転送された電荷を保持する電荷保持部としてのメモリ部MEMと、第２の半導体基板７１を貫通し、第１転送トランジスタTr１から転送された電荷をメモリ部MEMへ伝送する伝送経路としての貫通電極９２とが少なくとも設けられる。
光電変換部であるフォトダイオードPDが形成された第１の半導体基板４１とは異なる第２の半導体基板７１に、グローバルシャッタ動作において電荷を保持する電荷保持部としてのメモリ部MEMを形成することにより、第１の半導体基板４１に十分な大きさの光電変換領域を確保することができる。また、第１の半導体基板４１と第２の半導体基板７１との間の配線層４３に、金属配線M４を遮光膜として設けることにより、入射光のメモリ部MEMへの漏れ込みを防止し、PLS特性を向上させることができる。
＜４．第１実施の形態の製造方法＞
次に、図４乃至図７を参照して、第１実施の形態の製造方法について説明する。
初めに、図４のAに示されるように、フォトダイオードPDと、第１転送トランジスタTr１、排出トランジスタTr６等を含む配線層４３が形成された第１の半導体基板４１と、支持基板１２１に仮接着された第２の半導体基板７１が用意される。図４のAの第１の半導体基板４１は、図３の厚みに薄肉化される前の状態である。第２の半導体基板７１の一方の面には絶縁層７２が形成され、他方の面にはポリシリコン１２３が全面に形成されている。支持基板１２１は、第２の半導体基板７１のポリシリコン１２３が形成された面と、絶縁層１２２を介して仮接着されている。
図４のBに示されるように、第１の半導体基板４１の配線層４３と、第２の半導体基板７１の絶縁層７２が、例えば、プラズマ接合により接合された後、第２の半導体基板７１に仮接着された支持基板１２１が剥離される。支持基板１２１の剥離後、第２の半導体基板７１の全面に形成されたポリシリコン１２３が露出された状態となる。ポリシリコン１２３が形成された面が、第２の半導体基板７１の表面となる。
プラズマ接合では、第１の半導体基板４１と第２の半導体基板７１の接合面に、それぞれプラズマTEOS膜、プラズマSiN膜、SiON膜（ブロック膜）、あるいはSiC膜などの膜を形成して接合面をプラズマ処理して重ね合わせ、その後アニール処理することにより、両者が接合される。プラズマ接合以外に、接着剤による接合でもよい。
次に、図５のAに示されるように、ｐ型で構成された第２の半導体基板７１の表面の近傍の所定の領域に、例えば、リン（P）やヒ素（As）などのｎ型の不純物をイオン注入することにより、ｎ型不純物領域８５乃至８９を形成するとともに、ポリシリコン１２３をパターニングすることにより、第２転送トランジスタTr２、メモリ部MEM、リセットトランジスタTr３、増幅トランジスタTr４、および、選択トランジスタTr５が形成される。
次に、図５のBに示されるように、第２転送トランジスタTr２等の画素トランジスタが形成された第２の半導体基板７１の上面に、絶縁層８１、金属配線M１１乃至M１６、および、絶縁層８２が形成される。絶縁層８１に形成される金属配線M１１乃至M１６の材料は、例えば、タングステンとされる。
次に、図６のAに示されるように、第２の半導体基板７１を貫通して第１の半導体基板４１の金属配線M１、M２、M５、または、M６のいずれかに到達する貫通接続孔１３１乃至１３４と、絶縁層８１に形成された金属配線M１１、M１２、M１３、M１５、または、M１６のいずれかに到達する接続孔１４１乃至１４５が、ドライエッチング等により形成される。貫通接続孔１３１乃至１３４と接続孔１４１乃至１４５の開口径は、最上面が最も広く、底面となる最深部が最も狭いテーパ形状となる。接合面L１における貫通接続孔１３１乃至１３４の断面径は、第２の半導体基板７１を貫通する部分の断面径よりも小さいかまたは同一である。また、貫通接続孔１３１乃至１３４と接続孔１４１乃至１４５の開口径を比較すると、第２の半導体基板７１を貫通する貫通接続孔１３１乃至１３４の開口径の方が大きい。
次に、図６のBに示されるように、絶縁層８３の一部である絶縁層８３Aが形成されるとともに、図６のAの工程で形成された貫通接続孔１３１乃至１３４および接続孔１４１乃至１４５の内部と、その上部の絶縁層８３Aの所定の領域に接続導体としての銅（Cu）が埋め込まれることにより、貫通電極９１および９２、ビア配線９３乃至９７、並びに、貫通電極９８および９９と、絶縁層８３Aと同層の接続配線１０１などが形成される。なお、貫通接続孔１３１乃至１３４および接続孔１４１乃至１４５の内部に埋め込まれる接続導体は、銅の他、タングステン（Ｗ）、ポリシリコンなどでもよい。また、接続導体を埋め込む前には、貫通接続孔１３１乃至１３４の内壁面に、接続導体と第２の半導体基板７１とを絶縁するための絶縁膜が形成される。
続いて、図７のAに示されるように、絶縁層８３A上面に、絶縁層８３Bと金属配線M２１乃至M２８が形成され、多層配線層７３が完成する。絶縁層８３Aと８３Bが、図３の絶縁層８３に相当する。絶縁層８３Bに形成される金属配線M２１乃至M２８の材料は、例えば、タングステンとされる。
多層配線層７３が形成された後、接合された第１の半導体基板４１および第２の半導体基板７１全体が反転される。そして、図７のBに示されるように、第１の半導体基板４１が、フォトダイオードPDが界面近傍に配置されるように薄肉化された後、オンチップレンズ４２が形成され、図３に示した状態となる。
図３の画素構造は、以上のように、第１の半導体基板４１に、入射光を光電変換するフォトダイオードPDと、フォトダイオードPDの電荷を転送する第１転送トランジスタTr１とを形成し、第１の半導体基板４１の配線層形成面である表面側と、第２の半導体基板７１の配線層形成面の反対側である裏面側を貼り合わせ、貼り合わせた後の第２の半導体基板７１に、第１転送トランジスタTr１により転送された電荷を保持するメモリ部MEMを形成し、第２の半導体基板７１を貫通し、第１転送トランジスタTr１から転送された電荷をメモリ部MEMへ伝送する貫通電極９２を形成して製造することができる。
上述した製造方法によれば、図８のAに示されるように、第１の半導体基板４１の配線層４３と、第２の半導体基板７１の絶縁層７２が、例えば、プラズマ接合により接合された後、第２の半導体基板７１の上面（表面）に、第２転送トランジスタTr２、メモリ部MEM、リセットトランジスタTr３、増幅トランジスタTr４、および、選択トランジスタTr５が形成される。
第２の半導体基板７１におけるｎ型不純物領域８５乃至８９の形成、および、ポリシリコン１２３のパターニングは、貼り合わされた第１の半導体基板４１に形成されているアライメントマークを基準として、高精度に位置を制御して加工することができるので、第１の半導体基板４１に形成された素子に対する設計位置との位置ズレを０．１μｍ以下の精度で制御することができる。
これに対して、例えば、図８のBに示されるように、第２の半導体基板７１に画素トランジスタを形成した後で、第１の半導体基板４１と第２の半導体基板７１を貼り合わせた場合には、設計位置に対して、μｍ単位のずれが発生する。
したがって、上述した画素構造および製造方法によれば、第１の半導体基板４１と第２の半導体基板７１を貼り合わせ位置のばらつきを想定したトレランスの確保が不要となるので、素子を微細化することができる。すなわち、本技術の画素構造および製造方法によれば、画素の微細化に対応した画素構造および製造方法を提供することができる。
＜５．第２実施の形態の画素回路構成例＞
図９は、図１の画素２の第２実施の形態の回路構成例を示している。
画素２は、光電変換素子としてのフォトダイオードPD、転送トランジスタTr１１、リセットトランジスタTr１２、第１増幅トランジスタTr１３、選択トランジスタTr１４、サンプルホールドトランジスタTr１５、クランプトランジスタTr１６、第２増幅トランジスタTr１７、負荷トランジスタTr１８、第１電荷保持部１６１、および、第２電荷保持部１６２で構成される。
図９の破線は、第１実施の形態と同様に、２枚の半導体基板の接合面を表す。
フォトダイオードPDは、受光量に応じた電荷（信号電荷）を生成し、蓄積する光電変換部である。転送トランジスタTr１１は、転送信号TRGに応じて、フォトダイオードPDに蓄積された光電変換信号を、第１増幅トランジスタTr１３のゲート端子に転送する。このとき、転送トランジスタTr１１によって転送された光電変換信号は、ノード容量ＦＤに蓄積される。ノード容量ＦＤは、第１増幅トランジスタTr１３のゲート端子に接続されたノードに付随する容量である。
第１増幅トランジスタTr１３は、ノード容量ＦＤに蓄積された電荷を信号電圧に変換する電荷電圧変換部であり、変換した信号電圧を第１電荷保持部１６１に出力する。
リセットトランジスタTr１２は、リセット信号RSTに応じて、画素内の光電変換信号を、電源電圧VDDにリセットする。
負荷トランジスタTr１８は、バイアス信号BIASに応じて、信号電圧を出力している第１増幅トランジスタTr１３の負荷として動作する。負荷トランジスタTr１８は、信号電圧を出力している第１増幅トランジスタTr１３を駆動するための電流を、第１増幅トランジスタTr１３に供給する。
第１電荷保持部１６１は、第１増幅トランジスタTr１３から出力される信号電圧を保持（蓄積）するキャパシタである。クランプトランジスタTr１６は、クランプ信号CLPに応じて、第１電荷保持部１６１および第２電荷保持部１６２を固定電位VREFにクランプする。これにより、第１電荷保持部１６１および第２電荷保持部１６２は、クランプされた固定電位VREFを保持する。
サンプルホールドトランジスタTr１５は、制御信号SHPに応じて、第２電荷保持部１６２に信号を保持させる。第２電荷保持部１６２は、サンプルホールドトランジスタTr１５を介して入力された信号電圧（画素内でノイズ成分が除去された信号）を保持（蓄積）するキャパシタである。
第２実施の形態の画素２では、負荷トランジスタTr１８、サンプルホールドトランジスタTr１５、クランプトランジスタTr１６、第１電荷保持部１６１、および、第２電荷保持部１６２の構成によって、リーク電流（暗電流）に起因するノイズ成分を除去するノイズ除去処理が行われる。そして、第２電荷保持部１６２が、ノイズ除去処理された信号を保持（蓄積）する。
なお、第１電荷保持部１６１、および、第２電荷保持部１６２としては、単位面積当たりのリーク電流（暗電流）が少ないキャパシタであるＭＩＭ構造の容量や、ＰＩＰ構造の容量や、ＭＯＳ構造の容量を使用することがより望ましい。これにより、ノイズに対する耐性が向上し、高品質な信号を得ることができる。
第２増幅トランジスタTr１７は、ゲート端子の電圧、すなわち、第２電荷保持部１６２に蓄積されたノイズ除去処理された信号に応じた信号電圧を出力する。
選択トランジスタTr１４は、選択信号SELに応じて、第２増幅トランジスタTr１７から出力される信号電圧を、画素２が出力する画素信号として垂直信号線９に出力する。これにより、フォトダイオードPDの光電変換信号に応じた画素信号が、垂直信号線９に読み出される。
＜６．第２実施の形態の断面構成例＞
図１０は、図９に示した第２実施の形態に係る画素２の断面図である。
第２実施の形態に係る画素２の回路は、第１実施の形態と同様に、第１の半導体基板４１と第２の半導体基板７１とが接合されて構成される。
図１０において上側となる第１の半導体基板４１の光入射面側には、オンチップレンズ４２が画素単位に形成され、第１の半導体基板４１の光入射面側とは反対側には、配線層４３が形成されている。なお、光入射面側の第１の半導体基板４１上面には、オンチップレンズ４２以外に、画素間遮光膜、カラーフィルタ、反射防止膜、平坦化膜等がさらに形成されてもよい。
第１の半導体基板４１には、ｐ型の半導体領域（ｐ-well）５１内の所定の領域にｎ型の半導体領域５２が形成されることによりフォトダイオードPDが画素単位に形成されている。
第１の半導体基板４１の第２の半導体基板７１側に形成された配線層４３は、絶縁層５３および５４と、金属配線M４１乃至４７とを含む。絶縁層５３に形成された金属配線M４１乃至M４４、M４６およびM４７は、転送信号TRG、リセット信号RST、電源電圧VDD、画素信号等を伝送する配線であり、金属配線M４５は、入射光が第２の半導体基板７１側へ入射されないように設けられた遮光膜である。光入射面側と反対側のフォトダイオードPDの下方の位置に、遮光膜を金属配線M４５で形成することで、第２の半導体基板７１に入射光が漏れ込むことを防止することができる。
フォトダイオードPDに隣接する第１の半導体基板４１の下側界面には、転送トランジスタTr１１、リセットトランジスタTr１２、第１増幅トランジスタTr１３が形成されている。転送トランジスタTr１１は、ポリシリコンで形成されたゲート電極G１１と、ｎ型不純物領域１８１とを有する。リセットトランジスタTr１２は、ポリシリコンで形成されたゲート電極G１２と、ソース／ドレイン領域としてのｎ型不純物領域１８１および１８２で構成される。第１増幅トランジスタTr１３は、ポリシリコンで形成されたゲート電極G１３と、ソース／ドレイン領域としてのｎ型不純物領域１８２および１８３で構成される。第１増幅トランジスタTr１３のゲート電極G１３は、金属配線M４３を介して、転送トランジスタTr１１のドレイン領域（FD部）およびリセットトランジスタTr１２のソース領域としてのｎ型不純物領域１８１と接続されている。なお、図示は省略されているが、ゲート電極G１１、G１２、およびG１３と第１の半導体基板４１との間には、ゲート絶縁膜が形成されている。
第２の半導体基板７１の第１の半導体基板４１側には絶縁層７２が形成され、第１の半導体基板４１の絶縁層５４と第２の半導体基板７１の絶縁層７２が、例えば、プラズマ接合により接合されている。絶縁層５４と絶縁層７２との間の破線L1は、図９の基板接合面に対応する。
第２の半導体基板７１の第１の半導体基板４１側と反対側の面には、３層の絶縁層８１乃至８３と、金属配線M５１乃至M６０および金属配線M７１乃至M７９とを含む多層配線層７３が形成されている。
第２の半導体基板７１の多層配線層７３側の界面には、第１電荷保持部１６１、負荷トランジスタTr１８、サンプルホールドトランジスタTr１５、クランプトランジスタTr１６、第２増幅トランジスタTr１７、および、選択トランジスタTr１４が形成されている。そして、第２の半導体基板７１には、ｐ型の半導体領域８４と、画素トランジスタのソース／ドレイン領域などを構成するｎ型半導体領域１９１乃至１９７が形成されている。
第１電荷保持部１６１は、第１電極に相当するｎ型不純物領域１９１と、ポリシリコンで形成された第２電極G１９とで構成される。第１電荷保持部１６１のｎ型不純物領域１９１は、金属配線M５１、ビア配線２０３、接続配線２０４、貫通電極２０２、および、金属配線M４２を介して、第１増幅トランジスタTr１３のソース領域としてのｎ型不純物領域１８３と接続されている。これにより、フォトダイオードPDに蓄積された光電変換信号が、貫通電極２０２を経由して第１の半導体基板４１側から第２の半導体基板７１側へ伝送され、第１電荷保持部１６１に蓄積される。
負荷トランジスタTr１８は、ポリシリコンで形成されたゲート電極G１８と、ソース／ドレイン領域としてのｎ型不純物領域１９１および１９２とで構成される。負荷トランジスタTr１８のゲート電極G１８には、金属配線M５３、ビア配線２０５、および金属配線M７３を介して、バイアス信号BIASが印加されている。負荷トランジスタTr１８のソース領域としてのｎ型不純物領域１９２には、金属配線M５４、ビア配線２０６、および金属配線M７４を介して、GND電圧が印加されている。
サンプルホールドトランジスタTr１５は、ポリシリコンで形成されたゲート電極G１５と、ソース／ドレイン領域としてのｎ型不純物領域１９３および１９４とで構成される。サンプルホールドトランジスタTr１５のゲート電極G１５には、金属配線M５６、ビア配線２０７、および金属配線M７５を介して、制御信号SHPが印加されている。
クランプトランジスタTr１６は、ポリシリコンで形成されたゲート電極G１６と、ソース／ドレイン領域としてのｎ型不純物領域１９４および１９５とで構成される。クランプトランジスタTr１６のゲート電極G１６には、不図示の箇所で、クランプ信号CLPが印加されている。
第２増幅トランジスタTr１７は、ポリシリコンで形成されたゲート電極G１７と、ソース／ドレイン領域としてのｎ型不純物領域１９５および１９６とで構成される。第２増幅トランジスタTr１７のゲート電極G１７は、不図示の箇所で、クランプトランジスタTr１６のソース領域、サンプルホールドトランジスタTr１５のドレイン領域、および、第２電荷保持部１６２の一端と接続されている。
選択トランジスタTr１４は、ポリシリコンで形成されたゲート電極G１４と、ソース／ドレイン領域としてのｎ型不純物領域１９６および１９７とで構成される。選択トランジスタTr１４のゲート電極G１４には、金属配線M５９、ビア配線２０８、および、金属配線M７６を介して、選択信号SELが印加されている。選択トランジスタTr１４のドレイン領域としてのｎ型不純物領域１９７は、金属配線M６０、ビア配線２０９、および、金属配線M７７を介して、垂直信号線９に接続されている。
絶縁層８３に形成された金属配線M７１は、貫通電極２０１を介して、第１の半導体基板４１の配線層４３の金属配線M４１と接続されている。貫通電極２０１は、電源電圧VDDを第２の半導体基板７１側から第１の半導体基板４１側へ供給する。
絶縁層８３に形成された金属配線M７８は、貫通電極２１０を介して、第１の半導体基板４１の配線層４３の金属配線M４６と接続されている。貫通電極２１０は、リセット信号RSTを第２の半導体基板７１側から第１の半導体基板４１側へ伝送する。
絶縁層８３に形成された金属配線M７９は、貫通電極２１１を介して、第１の半導体基板４１の配線層４３の金属配線M４７と接続されている。貫通電極２１１は、転送信号TRGを第２の半導体基板７１側から第１の半導体基板４１側へ伝送する。
なお、図示は省略されているが、ゲート電極G１４乃至G１８および第２電極G１９と第２の半導体基板７１との間には、ゲート絶縁膜が形成されている。ゲート絶縁膜下の第２の半導体基板７１界面には、閾値電圧調整用のｎ型不純物領域が形成されてもよい。
金属配線M４１乃至M４７、金属配線M５１乃至M６０、および、金属配線M７１乃至M７９の材料は、例えば、高融点金属配線であるタングステン（W）であるとするが、その他、アルミニウム（Al）、銅（Cu）、金（Au）などの材料でもよい。貫通電極２０１および２０２、ビア配線２０３、２０５乃至２０９、貫通電極２１０および２１１、並びに、接続配線２０４の材料には、例えば、銅が用いられるが、その他の金属材料でもよい。
図１０に示した第２実施の形態に係る画素構造は、第１の半導体基板４１の配線層形成面である表面側の配線層４３と、第２の半導体基板７１の配線層形成面の反対側である裏面側の絶縁層７２とが接合されて構成され、第１の半導体基板４１には、入射光を光電変換するフォトダイオードPDと、フォトダイオードPDの電荷を転送する転送トランジスタTr１１等が少なくとも設けられ、第２の半導体基板７１には、転送トランジスタTr１１により転送された電荷に応じた電圧を保持する電荷電圧保持部としての第１電荷保持部１６１と、第２の半導体基板７１を貫通し、転送トランジスタTr１１から転送された電荷を第１電荷保持部１６１へ伝送する伝送経路としての貫通電極２０２とが少なくとも設けられる。
光電変換部であるフォトダイオードPDが形成された第１の半導体基板４１とは異なる第２の半導体基板７１に、グローバルシャッタ動作において電荷に応じた電圧を保持する電荷電圧保持部としての第１電荷保持部１６１を形成することにより、第１の半導体基板４１に十分な大きさの光電変換領域を確保することができる。また、第１の半導体基板４１と第２の半導体基板７１との間の配線層４３に、金属配線M４５を遮光膜として設けることにより、入射光の第１電荷保持部１６１への漏れ込みを防止し、PLS特性を向上させることができる。
＜７．３層積層構造の断面構成例＞
上述した第１および第２実施形態は、２枚の半導体基板を接合して固体撮像装置１を構成した例であるが、図１１および図１２に示されるように、３枚の半導体基板を積層した構成も可能である。
図１１は、３枚の半導体基板を積層した第１の構成断面図である。
なお、図１１および図１２は、図３に示した第１実施の形態に係る画素構成を、３層構造とした場合の構成を示しており、図３と対応する部分については同一の符号を付すことにより説明を適宜省略する。また、オンチップレンズ４２は紙面の都合により省略した。
図１１の第１の構成断面図では、第１の半導体基板４１と第２の半導体基板７１に加えて、第３の半導体基板２３１が積層されて構成されている。
第２の半導体基板７１に形成された多層配線層７３の第３の半導体基板２３１に最も近い絶縁層８３内には、複数層の金属配線M１０１が積層されている。
図１１において上側となる第３の半導体基板２３１の上面に、複数層の金属配線M１１１と層間絶縁膜２４１とからなる多層配線層２３２が形成されている。第３の半導体基板２３１と多層配線層２３２との界面には、複数のトランジスタTrxが形成されている。
第２の半導体基板７１の多層配線層７３と、第３の半導体基板２３１の多層配線層２３２は、接合面L２で接合されている。多層配線層７３と多層配線層２３２は、所定の複数の領域２５１で、金属配線M１０１の一部と金属配線M１１１の一部とがCu-Cuの金属接合により接続されることで電気的に接続されている。
第３の半導体基板２３１に形成された複数のトランジスタTrxおよび多層配線層２３２には、所定の信号処理を行うロジック回路が構成されており、例えば、図１の出力回路７に相当する。
図１２は、３枚の半導体基板を積層した第２の構成断面図である。図１２において、図１１と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
図１２の第２の構成断面図では、第２の半導体基板７１の多層配線層７３と、第３の半導体基板２３１の多層配線層２３２との電気的接続が、画素２が２次元配列された画素アレイ部３内ではなく、画素アレイ部３の外周の周辺回路部において、ツインコンタクト構造およびCu-Cuの金属接合により接続されている。
具体的には、ツインコンタクト構造は、第１の半導体基板４１と第２の半導体基板７１を貫通する２つの貫通電極２７１および２７２と、第１の半導体基板４１の最上面に形成された接続配線２７３とで構成される。貫通電極２７１は、第２の半導体基板７１の多層配線層７３の一部の金属配線M１２１に接続され、貫通電極２７２は、第３の半導体基板２３１の多層配線層２３２の一部の金属配線M１２２に接続され、貫通電極２７１と貫通電極２７２とが、第１の半導体基板４１の最上面で接続配線２７３により接続されている。
また、Cu-Cuの金属接合については、第２の半導体基板７１の多層配線層７３と第３の半導体基板２３１の多層配線層２３２との接合面L２の所定の領域２６１で、金属配線M１０１の一部と金属配線M１１１の一部とがCu-Cu接続されている。
以上のように、図１の固体撮像装置１は、第１の半導体基板４１と第２の半導体基板７１において、光電変換部であるフォトダイオードPDと電荷保持部とを異なる半導体基板に配置した構成を備えつつ、第３の半導体基板２３１をさらに積層した３枚構造により構成することができる。
なお、光電変換部であるフォトダイオードPDは、光入射面側の第１の半導体基板４１に設けることは必須であるが、グローバルシャッタ動作において電荷を保持する電荷保持部は、第２の半導体基板７１ではなく、第３の半導体基板２３１に設けるようにしてもよい。また、第２の半導体基板７１にロジック回路を配置し、第３の半導体基板２３１に電荷保持部を配置してもよい。
図１の説明では、固体撮像装置１は、AD変換処理を行う信号処理回路をカラム単位に設けたカラムAD方式の構成を有すると説明した。しかしながら、AD変換回路は、カラム単位で設けるものに限定されず、１画素単位または複数画素単位に設ける構成でもよい。
また、上述した例では、光電変換素子としてのフォトダイオードPD、フォトダイオードPDから転送されてきた電荷を一時的に保持するメモリ部MEM等を、画素単位に設けた構成としたが、一部の画素トランジスタを複数画素で共有する共有画素構造とすることもできる。共有画素構造では、フォトダイオードPD、第１転送トランジスタTr１（転送トランジスタTr１１）等は画素単位に設けられるが、電荷保持部であるメモリ部MEM、第２電荷保持部１６２、選択トランジスタTr５（Tr１４）等は、共有単位である複数画素で設けられて、共有される。
＜８．電子機器への適用例＞
本技術は、固体撮像装置への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図１３は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図１３の撮像装置３００は、レンズ群などからなる光学部３０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）３０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像装置３０２の撮像面上に結像する。固体撮像装置３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置３０２として、図１の固体撮像装置１、即ち、光電変換部であるフォトダイオードPDとグローバルシャッタ動作において電荷を保持する電荷保持部とを異なる半導体基板に配置するとともに、画素の微細化を可能とした固体撮像装置を用いることができる。
表示部３０５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像装置３０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像装置３０２として、上述した各実施の形態を適用した固体撮像装置１を用いることで、PLS特性を向上させることができる。また、光電変換部を有する第１の半導体基板と電荷保持部を有する第２の半導体基板とを貼り合わせた後で、第２の半導体基板に素子を形成するので、素子を微細化することができ、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、撮像画像の高画質化および小型化を実現することができる。
＜イメージセンサの使用例＞
図１４は、上述の固体撮像装置１を用いたイメージセンサの使用例を示す図である。
上述の固体撮像装置１を用いたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜９．体内情報取得システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カプセル型内視鏡を用いた患者の体内情報取得システムに適用されてもよい。
図１５は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
光源部１０１１１は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
画像処理部１０１１３は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図１５では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Ｎｏｉｓｅ ｒｅｄｕｃｔｉｏｎ）処理及び／若しくは手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用され得る。具体的には、撮像部１０１１２として、上述した固体撮像装置１を適用することができる。撮像部１０１１２に本開示に係る技術を適用することにより、カプセル型内視鏡１０１００をより小型化できるため、患者の負担を更に軽減することができる。また、カプセル型内視鏡１０１００を小型化しつつも、より鮮明な術部画像を得ることができるため、検査の精度が向上する。
＜１０．内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１６は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１６では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１７は、図１６に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、撮像部１１４０２として、上述した固体撮像装置１を適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、カメラヘッド１１１０２を小型化しつつも、より鮮明な術部画像を得ることができる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜１１．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１９は、撮像部１２０３１の設置位置の例を示す図である。
図１９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１として、上述した固体撮像装置１を適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、小型化しつつも、より見やすい撮影画像を得ることができたり、距離情報を取得することができる。また、得られた撮影画像や距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
上述した例では、第１導電型をｐ型、第２導電型をｎ型として、電子を信号電荷とした固体撮像装置について説明したが、本技術は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をｎ型とし、第２導電型をｐ型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側が接合して構成され、
前記第１の半導体基板は、
入射光を光電変換する光電変換部と、
前記光電変換部の電荷を転送する転送トランジスタと
を備え、
前記第２の半導体基板は、
前記転送トランジスタにより転送された前記電荷または前記電荷に応じた電圧を保持する電荷電圧保持部
を備え、
前記第２の半導体基板を貫通し、前記転送トランジスタから転送された前記電荷または前記電圧を前記電荷電圧保持部へ伝送する貫通電極を備える
固体撮像装置。
（２）
前記第１の半導体基板は、
配線層の一部の金属配線で形成された遮光膜をさらに備える
前記（１）に記載の固体撮像装置。
（３）
前記第１の半導体基板は、
前記電荷に応じた前記電圧を発生する電荷電圧変換部をさらに備え、
前記第２の半導体基板の前記電荷電圧保持部は、前記電荷電圧変換部で変換された前記電圧を保持する
前記（１）または（２）に記載の固体撮像装置。
（４）
前記第１の半導体基板と前記第２の半導体基板の接合面の前記貫通電極の断面径は、前記第２の半導体基板を貫通する部分の断面径よりも小さいかまたは同一である
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
前記第１の半導体基板と前記第２の半導体基板は、画素領域では、複数の貫通電極のみで電気的に接続されている
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記第１の半導体基板の配線層の金属配線は、タングステンで形成される
前記（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
第１の半導体基板に、入射光を光電変換する光電変換部と、前記光電変換部の電荷を転送する転送トランジスタとを形成し、
前記第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側を貼り合わせ、
貼り合わせた後の前記第２の半導体基板に、前記転送トランジスタにより転送された前記電荷または前記電荷に応じた電圧を保持する電荷電圧保持部を形成し、
前記第２の半導体基板を貫通し、前記転送トランジスタから転送された前記電荷または前記電圧を前記電荷電圧保持部へ伝送する貫通電極を形成する
固体撮像装置の製造方法。
（８）
第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側が接合して構成され、
前記第１の半導体基板は、
入射光を光電変換する光電変換部と、
前記光電変換部の電荷を転送する転送トランジスタと
を備え、
前記第２の半導体基板は、
前記転送トランジスタにより転送された前記電荷または前記電荷に応じた電圧を保持する電荷電圧保持部
を備え、
前記第２の半導体基板を貫通し、前記転送トランジスタから転送された前記電荷または前記電圧を前記電荷電圧保持部へ伝送する貫通電極を備える
固体撮像装置
を備える電子機器。
１ 固体撮像装置， ２ 画素， ３ 画素アレイ部， ４１ 第１の半導体基板， ４３ 配線層， ７１ 第２の半導体基板， ７３ 多層配線層， ９１，９２，９８，９９ 貫通電極， Tr１ 第１転送トランジスタ， M４ 金属配線， MEM メモリ部， PD フォトダイオード， Tr１１ 転送トランジスタ， Tr１３ 第１増幅トランジスタ， ３００ 撮像装置， ３０２ 固体撮像装置

Claims (8)

  1. 第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側が接合して構成され、
    前記第１の半導体基板は、
    入射光を光電変換する光電変換部と、
    前記光電変換部の電荷を転送する転送トランジスタと、
    前記転送トランジスタにより転送された前記電荷に応じた電圧に変換する電荷電圧変換部としての電圧変換トランジスタと
    を備え、
    前記第２の半導体基板は、
    前記電圧変換トランジスタにより変換された前記電圧を保持する電荷電圧保持部
    を備え、
    前記第２の半導体基板を貫通し、前記電圧変換トランジスタにより変換された前記電圧を前記電荷電圧保持部へ伝送する貫通電極を備える
    固体撮像装置。
  2. 前記第１の半導体基板と前記第２の半導体基板との間に、
    配線層の一部の金属配線で形成された遮光膜をさらに備える
    請求項１に記載の固体撮像装置。
  3. 前記転送トランジスタと前記電圧変換トランジスタは、前記第１の半導体基板の光入射面側と反対の前記第２の半導体基板側の面に形成されており、
    前記貫通電極は、前記第１の半導体基板を貫通せずに、前記第２の半導体基板を貫通する
    請求項１に記載の固体撮像装置。
  4. 前記第１の半導体基板と前記第２の半導体基板の接合面の前記貫通電極の断面径は、前記第２の半導体基板を貫通する部分の断面径よりも小さいかまたは同一である
    請求項１に記載の固体撮像装置。
  5. 前記第１の半導体基板と前記第２の半導体基板は、画素領域では、複数の貫通電極のみで電気的に接続されている
    請求項１に記載の固体撮像装置。
  6. 前記第２の半導体基板の前記電荷電圧保持部は、キャパシタで構成される
    請求項１に記載の固体撮像装置。
  7. 第１の半導体基板に、入射光を光電変換する光電変換部と、前記光電変換部の電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された前記電荷に応じた電圧に変換する電荷電圧変換部としての電圧変換トランジスタとを形成し、
    前記第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側を貼り合わせ、
    貼り合わせた後の前記第２の半導体基板に、前記電圧変換トランジスタにより変換された前記電圧を保持する電荷電圧保持部を形成し、
    前記第２の半導体基板を貫通し、前記電圧変換トランジスタにより変換された前記電圧を前記電荷電圧保持部へ伝送する貫通電極を形成する
    固体撮像装置の製造方法。
  8. 第１の半導体基板の配線層形成面である表面側と、第２の半導体基板の配線層形成面の反対側である裏面側が接合して構成され、
    前記第１の半導体基板は、
    入射光を光電変換する光電変換部と、
    前記光電変換部の電荷を転送する転送トランジスタと、
    前記転送トランジスタにより転送された前記電荷に応じた電圧に変換する電荷電圧変換部としての電圧変換トランジスタと
    を備え、
    前記第２の半導体基板は、
    前記電圧変換トランジスタにより変換された前記電圧を保持する電荷電圧保持部
    を備え、
    前記第２の半導体基板を貫通し、前記電圧変換トランジスタにより変換された前記電圧を前記電荷電圧保持部へ伝送する貫通電極を備える
    固体撮像装置
    を備える電子機器。
JP2019568992A 2018-02-01 2019-01-18 固体撮像装置およびその製造方法、並びに電子機器 Active JP7267940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023069304A JP2023090776A (ja) 2018-02-01 2023-04-20 固体撮像装置およびその製造方法、並びに電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018016493 2018-02-01
JP2018016493 2018-02-01
PCT/JP2019/001380 WO2019150981A1 (ja) 2018-02-01 2019-01-18 固体撮像装置およびその製造方法、並びに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023069304A Division JP2023090776A (ja) 2018-02-01 2023-04-20 固体撮像装置およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
JPWO2019150981A1 JPWO2019150981A1 (ja) 2021-01-28
JP7267940B2 true JP7267940B2 (ja) 2023-05-02

Family

ID=67478762

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019568992A Active JP7267940B2 (ja) 2018-02-01 2019-01-18 固体撮像装置およびその製造方法、並びに電子機器
JP2023069304A Pending JP2023090776A (ja) 2018-02-01 2023-04-20 固体撮像装置およびその製造方法、並びに電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023069304A Pending JP2023090776A (ja) 2018-02-01 2023-04-20 固体撮像装置およびその製造方法、並びに電子機器

Country Status (6)

Country Link
US (2) US11942502B2 (ja)
EP (2) EP4276907A3 (ja)
JP (2) JP7267940B2 (ja)
KR (2) KR102642051B1 (ja)
CN (1) CN111630843B (ja)
WO (1) WO2019150981A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395502B2 (ja) * 2018-11-21 2023-12-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP7178597B2 (ja) * 2019-03-28 2022-11-28 パナソニックＩｐマネジメント株式会社 固体撮像素子
US11424374B2 (en) * 2019-04-19 2022-08-23 Tdk Taiwan Corp. Camera module optical system
US10964741B1 (en) * 2019-09-18 2021-03-30 Omnivision Technologies, Inc. Backside illuminated sensor pixel structure
TWI831995B (zh) * 2019-10-04 2024-02-11 日商索尼半導體解決方案公司 固體攝像元件及電子機器
US11570339B2 (en) * 2020-09-30 2023-01-31 Lextar Electronics Corporation Photodiode package structure with shutters, forming method thereof, and wearable device having the same
WO2022097427A1 (ja) * 2020-11-09 2022-05-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像装置の製造方法及び電子機器
WO2024024269A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049445A (ja) 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196507B2 (en) 2003-08-28 2007-03-27 Suss Microtec Testsystems (Gmbh) Apparatus for testing substrates
US7354789B2 (en) * 2003-11-04 2008-04-08 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same
JP4835710B2 (ja) 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5451547B2 (ja) * 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置
JP5581954B2 (ja) 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5348176B2 (ja) * 2011-05-16 2013-11-20 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5881324B2 (ja) * 2011-07-01 2016-03-09 オリンパス株式会社 固体撮像装置、固体撮像装置の制御方法、および撮像装置
JP5999402B2 (ja) 2011-08-12 2016-09-28 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2013090127A (ja) * 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
US9911772B2 (en) * 2012-06-29 2018-03-06 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP6071315B2 (ja) 2012-08-08 2017-02-01 オリンパス株式会社 固体撮像装置および撮像装置
JP6128787B2 (ja) * 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
CN109742098A (zh) * 2012-11-22 2019-05-10 株式会社尼康 拍摄元件及拍摄单元
US9153616B2 (en) * 2012-12-26 2015-10-06 Olympus Corporation Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
KR102029077B1 (ko) 2013-02-04 2019-10-07 삼성전자주식회사 패키지의 외부접속단자 형성 방법 및 이를 수행하기 위한 장치
JP2015041677A (ja) * 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6021762B2 (ja) * 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2015153772A (ja) 2014-02-10 2015-08-24 株式会社東芝 固体撮像装置
JP2015162603A (ja) 2014-02-27 2015-09-07 株式会社東芝 半導体装置
KR102450562B1 (ko) 2014-03-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TWI676280B (zh) 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
KR102418666B1 (ko) * 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
JP6144426B2 (ja) * 2014-07-15 2017-06-07 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器
CN112201666A (zh) * 2014-12-18 2021-01-08 索尼公司 固体摄像器件和电子装置
CN113437102A (zh) 2015-02-27 2021-09-24 索尼公司 固态成像装置及电子装置
JP2016162917A (ja) 2015-03-03 2016-09-05 ソニー株式会社 固体撮像素子および電子機器
JPWO2017126024A1 (ja) * 2016-01-19 2018-11-08 オリンパス株式会社 固体撮像装置および撮像装置
JP6780421B2 (ja) * 2016-03-01 2020-11-04 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JP6911767B2 (ja) 2016-04-25 2021-07-28 ソニーグループ株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR102577261B1 (ko) * 2017-01-09 2023-09-11 삼성전자주식회사 이미지 센서, 이미지 센서 제조 방법
KR102545311B1 (ko) * 2017-04-04 2023-06-20 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
KR102427832B1 (ko) * 2017-04-12 2022-08-02 삼성전자주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049445A (ja) 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Also Published As

Publication number Publication date
EP3748956A4 (en) 2021-03-17
CN111630843A (zh) 2020-09-04
EP4276907A3 (en) 2024-01-17
JP2023090776A (ja) 2023-06-29
CN111630843B (zh) 2023-06-16
KR102642051B1 (ko) 2024-02-29
JPWO2019150981A1 (ja) 2021-01-28
US20240047499A1 (en) 2024-02-08
US11942502B2 (en) 2024-03-26
US20210057479A1 (en) 2021-02-25
WO2019150981A1 (ja) 2019-08-08
EP3748956B1 (en) 2023-09-27
EP3748956A1 (en) 2020-12-09
EP4276907A2 (en) 2023-11-15
KR20200113200A (ko) 2020-10-06
KR20240031429A (ko) 2024-03-07

Similar Documents

Publication Publication Date Title
JP7267940B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP7270616B2 (ja) 固体撮像素子および固体撮像装置
WO2017163926A1 (ja) 撮像装置、電子機器
JP7146376B2 (ja) 撮像装置、および電子機器
WO2019181489A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2018074250A1 (ja) 半導体装置、製造方法、および電子機器
WO2018088284A1 (ja) 固体撮像素子および製造方法、並びに電子機器
US11830898B2 (en) Wafer level lens
US11329092B2 (en) Semiconductor device, manufacturing method of semiconductor device, and electronic equipment
US20230261016A1 (en) Solid-state imaging device and manufacturing method therefor
US20240006443A1 (en) Solid-state imaging device, imaging device, and electronic apparatus
WO2022172711A1 (ja) 光電変換素子および電子機器
US20230238407A1 (en) Solid-state imaging device, method of manufacturing the same, and electronic device
US20230117904A1 (en) Sensor package, method of manufacturing the same, and imaging device
WO2023106316A1 (ja) 受光装置
WO2023153086A1 (ja) 撮像素子および撮像素子の駆動方法
US20230030963A1 (en) Imaging apparatus and method for manufacturing the same
US20240205565A1 (en) Solid-state imaging device, electronic apparatus, and mobile body
WO2023047631A1 (ja) 光検出素子及び光検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R150 Certificate of patent or registration of utility model

Ref document number: 7267940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150