KR20180111941A - 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법 - Google Patents

발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20180111941A
KR20180111941A KR1020187025795A KR20187025795A KR20180111941A KR 20180111941 A KR20180111941 A KR 20180111941A KR 1020187025795 A KR1020187025795 A KR 1020187025795A KR 20187025795 A KR20187025795 A KR 20187025795A KR 20180111941 A KR20180111941 A KR 20180111941A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
package substrate
black layer
diode chip
Prior art date
Application number
KR1020187025795A
Other languages
English (en)
Inventor
요코테요시히로
사사키카츠토시
아오키다이
후지와라츠바사
사토아츠시
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20180111941A publication Critical patent/KR20180111941A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

콘트라스트를 향상시킬 수 있는 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법을 제공한다. 실시 형태에 따른 발광 다이오드는, 전극이 설치된 패키지 기판과, 패키지 기판 상에 설치된 발광 다이오드 칩과, 발광 다이오드 칩과 전극을 전기적으로 접속하는 전원선, 및 전극에 있어서의 전원선이 접속된 부분을 포함하여 전극을 덮는 흑색층을 구비한다.

Description

발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법
발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법에 관한 것으로, 예컨대, 콘트라스트를 향상시킨 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법에 관한 것이다.
발광 다이오드 표시 장치는, 발광 다이오드를 화소로서 프린트 기판 상에 복수개 배열시킨 것이다. 발광 다이오드(light emitting diode：LED라고도 함)는, p형 반도체 및 n형 반도체를 pn 접합시킨 발광 다이오드 칩을, 패키지 기판 상의 전극에 접속한 구조를 가진다. 발광 다이오드 칩과 패키지 기판 상의 전극은, 예컨대, 도선에 의해 접속된다. 패키지 기판 상의 전극 및 도선에는, 금 또 은 페이스트 및 금선 또는 동선 등이 이용된다. 전극 및 전원선에 이용되는 금속으로는 가시광에 대한 반사율이 높은 금속이 이용된다. 따라서, 외부로부터 발광 다이오드에 가시광이 입사되면, 전극 및 전원선에서, 또한 경우에 따라서는, 패키지 기판　표면 등에서 가시광은 반사된다. 이는 발광 다이오드 표시 장치의 콘트라스트를 저하시키는 원인이 되고 있다.
특허 문헌 1(일본 특허 제 4299535호 공보)에는, 패키지 기판 상에 흑색 레지스트(resist)를 형성하고, 외부로부터 발광 다이오드에 입사한 가시광의 반사를 억제시킨 발광 다이오드 표시 장치가 개시되어 있다.
특허 문헌 1의 발광 다이오드 표시 장치에서는, 흑색 레지스트에 개구부가 설치된다. 그리고, 흑색 레지스트의 개구부에, 발광 다이오드 칩이 배치된다. 또한, 흑색 레지스트의 개구부에는 패키지 기판에 설치된 전극의 일부가 노출되어 있다. 개구부에 노출된 전극 부분에, 발광 다이오드 칩에 전류를 공급하는 도선이 접속된다.
이와 같이, 특허 문헌 1의 발광 다이오드 표시 장치의 전극은, 흑색 레지스터트 덮이지 않은 부분이 있기 때문에, 외부로부터의 입사광이 이 부분에서 반사된다. 따라서, 발광 다이오드 및 발광 다이오드 표시 장치의 콘트라스트를 향상시키기 어렵다.
콘트라스트를 향상시킬 수 있는 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법을 제공한다.
일 측면에 따른 발광 다이오드는, 전극이 설치된 패키지 기판; 상기 패키지 기판 상에 설치된 발광 다이오드 칩; 상기 발광 다이오드 칩과 상기 전극을 전기적으로 접속하는 전원선; 및 상기 전극의 상기 전원선이 접속한 부분을 포함하는 상기 전극을 덮는 흑색층;을 구비한다. 이러한 구성으로 함으로써, 저반사율의 흑색층으로 전극을 덮을 수 있으므로, 외부로부터 입사된 입사광의 반사를 억제하고, 콘트라스트를 향상시킬 수 있다.
상기 패키지 기판의　상면으로부터 상기 흑색층의　상면까지의 두께를 A, 상기 패키지 기판의　상면으로부터 상기 발광 다이오드 칩의　상면까지의 두께를 B라 할 때, A/B는 1.0 이하일 수 있다. 이러한 구성으로 함으로써, 흑색층이 발광층으로부터의 발광량에 대한 영향을 억제할 수 있다.
또한, 상기 발광 다이오드 칩은 발광층을 가지고, 상기 패키지 기판의　상면으로부터 상기 흑색층의　상면까지의 두께를 A, 상기 패키지 기판의　상면으로부터 상기 발광층의 하면까지의 두께를 C라 할 때, A/C는 1.0 이하일 수 있다. 이러한 구성으로 함으로써, 흑색층이 발광층으로부터의 발광량에 미치는 영향을 억제할 수 있다.
또한 상기 흑색층의　상면은 상기 전극의　상면보다 상방에 위치하고, 상기 흑색층의　상면은 대략 평면 형상일 수 있다. 이러한 구성으로 함으로써, 외부로부터의 입사광의 흑색층에 의한 정반사광이 발광 다이오드 표시 장치의 관찰자의 시야에 도달하지 않도록 할 수 있다.
또한, 상기 흑색층은 에폭시 수지 또는 실리콘 수지에 착색제가 첨가된 것일 수 있다. 이러한 구성으로 함으로써, 흑색층에서의 가시광의 투과율을 저감시키고, 외부로부터의 입사광의 반사를 억제시킬 수 있다.
상기 발광 다이오드는, 상기 발광 다이오드 칩과 상기 패키지 기판과의 사이에 서브 마운트를 더 구비할 수 있다. 이러한 구성으로 함으로써, 흑색층의 두께를 서브 마운트의 두께만큼 크게 할 수 있고, 흑색층의 투과율을 저감시켜 외부로부터의 입사광의 반사를 억제할 수 있다.
상기 발광 다이오드 칩의 배치는 페이스업 칩형일 수 있다. 이러한 구성으로 함으로써, 발광 다이오드 칩의 실장을 용이하게 할 수 있다.
상기 발광 다이오드 칩의 배치는 플립칩형일 수 있다. 이러한 구성으로 함으로써, 발광 다이오드 칩을 실장한 발광 다이오드의 콘트라스트를 향상시킬 수 있다.
일 측면에 따른 발광 다이오드의 제조 방법은 발광 다이오드 칩을 전극이 설치된 패키지 기판 상에 접합시키는 공정; 상기 발광 다이오드 칩과 상기 전극을 전원선에 의해 전기적으로 접속하는 공정; 및 상기 전극에 있어서의 상기 전원선이 접속된 부분을 덮는 흑색층을 상기 패키지 기판 상에 형성하는 공정;을 구비한다. 이러한 구성으로 함으로써, 발광 다이오드 칩과 전극을 전원선에 의해 접속한 후에 흑색층을 형성하기 때문에, 전원선의 일부도 흑색층에 덮인다. 따라서, 전원선에 의한 반사를 억제할 수 있다.
또한 상기 발광 다이오드 칩을 전극이 설치된 패키지 기판에 접합시키는 공정은, 복수의 상기 발광 다이오드 칩을 웨이퍼에 접합하는 공정; 복수의 상기 발광 다이오드 칩이 접합된 상기 웨이퍼를 다이싱함으로써 서브 마운트 상에 접합된 상기 발광 다이오드 칩을 형성하는 공정; 및 상기 서브 마운트 상에 접합된 상기 발광 다이오드 칩을 상기 패키지 기판 상에 접합시키는 공정;을 포함할 수 있다. 이러한 구성으로 함으로써, 서브 마운트를 갖는 발광 다이오드를 용이하게 형성할 수 있고, 서브 마운트의 두께 만큼 흑색층을 두껍게 할 수 있다.
상기 발광 다이오드 칩을 전극이 설치된 패키지 기판에 접합시키는 공정은, 상기 패키지 기판에 설치된 전극층을 에칭함으로써 상기 전극 및 서브 마운트를 형성하는 공정; 및 상기 발광 다이오드 칩을 상기 서브 마운트 상에 접합함으로써 상기 발광 다이오드 칩을 상기 패키지 기판 상에 접합시키는 공정;을 포함 할 수 있다. 이러한 구성으로 함으로써, 서브 마운트를 갖는 발광 다이오드를 용이하게 형성할 수 있고, 서브 마운트의 두께 만큼 흑색층을 두껍게 할 수 있다.
또한, 상기 패키지 기판 상에 상기 흑색층을 형성하는 공정은, 디스펜서로 상기 패키지 기판 상에 상기 흑색층을 도포하는 공정을 포함할 수 있다. 이러한 구성으로 함으로써, 제조 코스트를 저감시킬 수 있다.
또한, 상기 패키지 기판 상에 상기 흑색층을 형성하는 공정은, 실크 인쇄로 상기 패키지 기판 상에 상기 흑색층을 도포하는 공정을 포함할 수 있다. 이러한 구성으로 함으로써, 제조 코스트를 저감시킬 수 있다.
일 측면에 따른 발광 다이오드 표시 장치는 프린트 기판; 상기 프린트 기판 상에 복수개 나란하게 실장되는 전술한 발광 다이오드;를 포함한다. 이러한 구성으로 함으로써, 발광 다이오드 표시 장치의 콘트라스트를 향상시킬 수 있다.
일 측면에 따른 발광 다이오드 표시 장치의 제조 방법은, 전술한 발광 다이오드의 제조 방법에 의하여 발광 다이오드를 제조하는 공정;
상기 발광 다이오드를 프린트 기판 상에 복수개 나란히 실장하는 공정;을 포함한다. 이러한 구성으로 함으로써, 발광 다이오드 표시 장치의 콘트라스트를 향상시킬 수 있다.
전술한 실시예들에 의해, 콘트라스트를 향상시킬 수 있는 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법이 제공될 수 있다.
도 1은 실시 형태 1에 따른 발광 다이오드 표시 장치를 예시한　상면도이다.
도 2a는 실시 형태 1에 따른 발광 다이오드를 예시한 도면으로서, 흑색층 형성 전의 상면도이다.
도 2b는 실시 형태 1에 따른 발광 다이오드를 예시한 도면으로서, 흑색층 형성 후의　상면도이다.
도 2c는 실시 형태 1에 따른 발광 다이오드를 예시한 도면으로서, 흑색층을 투과하여 나타낸 측면도이다.
도 3a는 실시 형태 1에 따른 발광 다이오드 칩을 예시한 도면이다.
도 3b는 실시 형태 1의 변형예 2에 따른 발광 다이오드 칩을 예시한 도면이다.
도 4a는 실시 형태 2에 따른 발광 다이오드를 예시한 도면으로서, 흑색층 형성 전의 상면도이다.
도 4b는 실시 형태 2에 따른 발광 다이오드를 예시한 도면으로서, 흑색층 형성 후의　상면도이다.
도 4c는 실시 형태 2에 따른 발광 다이오드를 예시한 도면으로서, 흑색층을 투과하여 나타낸 측면도이다.
도 5a는 실시 형태 3에 따른 발광 다이오드를 예시한 도면으로서, 흑색층 형성 전의 상면도이다.
도 5b는 실시 형태 3에 따른 발광 다이오드를 예시한 도면으로서, 흑색층 형성 후의　상면도이다.
도 5c는 실시 형태 3에 따른 발광 다이오드를 예시한 도면으로서, 흑색층을 투과하여 나타낸 측면도이다.
도 6a는 실시 형태 4에 따른 발광 다이오드를 예시한 도면으로서, 흑색층 형성 전의 상면도이다.
도 6b는 실시 형태 4에 따른 발광 다이오드를 예시한 도면으로서, 흑색층 형성 후의　상면도이다.
도 6c는 실시 형태 4에 따른 발광 다이오드를 예시한 도면으로서, 흑색층을 투과하여 나타낸 측면도이다.
도 7은 실시 형태 5에 따른 발광 다이오드를 예시한 도면으로서, 흑색층을 투과하여 나타낸 측면도이다.
도 8a는 실시 형태 7에 따른 발광 다이오드 표시 장치를 예시한 도면으로서, 흑색층 형성 전의 상면도이다.
도 8b는 실시 형태 7에 따른 발광 다이오드 표시 장치를 예시한 도면으로서, 흑색층을 투과하여 나타낸 측면도이다.
(실시 형태 1)
실시 형태 1에 따른 발광 다이오드 표시 장치를 설명한다. 우선, 발광 다이오드 표시 장치의 구성을 설명한다. 도 1은 실시 형태 1에 따른 발광 다이오드 표시 장치를 예시한　상면도이다.
도 1에 도시한 바와 같이, 발광 다이오드 표시 장치(1)는 프린트 기판(10), 복수개의 발광 다이오드(11)를 구비한다. 프린트 기판(10)은, 예컨대, 절연성 부재에 회로 등이 프린트된 부재이다. 프린트 기판(10)은 판상의 부재이다. 프린트 기판(10)의 일면을　상면(10a)으로 하면,　상면(10a)은 직사각형이 된다. 발광 다이오드 표시 장치(1)에는, 발광 다이오드(11)가 프린트 기판(10) 상에 복수개 나란히 실장되어 있다. 복수개의 발광 다이오드(11)는, 예컨대, 어레이 형상으로 배치된다.
이어서, 발광 다이오드 표시 장치(1)의 화소를 구성하는 발광 다이오드(11)를 설명한다. 도 2a, 도 2b, 및 도 2c는 실시 형태 1에 따른 발광 다이오드를 예시한 도면들로서, 도 2a는 흑색층 형성 전의 상면도를 나타내고, 도 2b는 흑색층 형성 후의　상면도를 나타내며, 도 2c는 흑색층을 투과하여 나타낸 측면도를 나타낸다.
도 2a, 도 2b, 및 도 2c에 도시한 바와 같이, 발광 다이오드(11)는 패키지 기판(20), 전극(30~32), 서브 마운트(40), 하나 또는 복수의 발광 다이오드 칩(50), 전원선(61, 62), 흑색층(70), 봉지층(80)을 구비한다.
패키지 기판(20)은, 예컨대, 판상의 부재이다. 패키지 기판(20)은, 예컨대, 절연성 기판이다. 패키지 기판(20)의 상면(20a) 상에는 복수의 전극(30~32)이 설치된다.
전극(30~32)은 예컨대 패키지 기판(20)의　상면(20a)에, 간격을 두고 나란히 설치된다. 예컨대, 전극(30)은 전극(31)과 전극(32) 사이에 배치된다. 전극(30, 32)은 예컨대 음극일 수 있다. 전극(31)은 예컨대 양극 전극일 수 있다.
서브 마운트(40)는 판상의 부재이다. 서브 마운트(40)는 패키지 기판(20) 상에 설치된다. 서브 마운트(40)는 패키지 기판(20) 상에 전극(30)을 개재하여 배치된다. 즉, 서브 마운트(40)는 패키지 기판(20) 상에 설치된 전극(30) 상에 배치된다. 한편, 서브 마운트(40)는 전극(30)을 개재하지 않고 패키지 기판(20) 상에 설치될 수도 있다.
서브 마운트(40)의 일방의 판면이　상면이고, 타방의 판면이 하면이다. 서브 마운트(40)의 하면은 전극(30) 또는 패키지 기판(20)에 접합된다. 서브 마운트(40)의 측면은 경사져 있다. 예컨대, 상방에서 보아 하면의 에지가　상면의 에지보다 외측으로 나와 있다. 그 때문에, 서브 마운트(40)의 측면은 측방에서 보아　상면의 에지로부터 하면 에지로 갈수록 폭이 넓어지도록 경사져 있다. 서브 마운트(40)는, 예컨대, 실리콘을 재료로 포함할 수 있다. 또한 서브 마운트(40)의 측면은 경사지지 않고　상면 및 하면에 직교한 면일 수도 있다.
발광 다이오드 칩(50)은 패키지 기판(20) 상에 설치된다. 발광 다이오드 칩(50)은 직방체 형상일 수 있다. 발광 다이오드 칩(50)은 패키지 기판(20) 상에 전극(30) 및 서브 마운트(40)를 개재하여 배치된다. 즉, 발광 다이오드 칩(50)은 서브 마운트(40) 상에 설치된다. 따라서, 발광 다이오드 칩(50)과 패키지 기판(20) 사이에 서브 마운트(40)가 설치된다.
도 3a는 실시 형태 1에 따른 발광 다이오드 칩을 예시한 도면이다. 도 3a에 도시한 바와 같이, 발광 다이오드 칩(50)은 p형 반도체와 n형 반도체가 pn 접합한 것이다. 예컨대, 발광 다이오드 칩(50)은 실리콘 또는 사파이어 등을 포함하는 기판(51); 기판(51) 상에 설치된 n형 질화 갈륨(n-GaN)층(52); n형 질화 갈륨(n-GaN)층(52) 상에 설치된 발광층(53); 발광층(53) 상에 설치된 p형 질화 갈륨(p-GaN)층(54); p형 질화 갈륨층(54) 상에 설치된 투명 전극(55); p형 질화 갈륨층(54)과 접속한 패드(91); 및 n형 질화 갈륨(n-GaN)층(52)과 접속한 패드(92);를 구비할 수 있다.
도 2a 내지 도 2c 및 도 3a에 도시한 바와 같이, 발광 다이오드 칩(50)의　상면(50a)에는 패드(91)가 설치된다. 또한, 발광 다이오드 칩(50)에는 상방을 향하는 패드(92)가 설치된다. 이와 같이, 발광 다이오드 칩(50)의 배치는 페이스업 칩형이다.
전원선(61, 62)은, 예컨대, 선상의 부재이다. 전원선(61, 62)은, 예컨대, 금선 또는 동선 등의 도선이다. 전원선(61)의 일단은 전극(31)에 접속된다. 전원선(61)의 타단은 발광 다이오드 칩(50)의 패드(91)에 접속된다. 전원선(62)의 일단은 전극(32)에 접속된다. 전원선(62)의 타단은 발광 다이오드 칩(50)의 패드(92)에 접속된다. 이에 따라, 전원선(61, 62)은 발광 다이오드 칩(50)과 전극(31, 32)을 전기적으로 접속한다.
흑색층(70)은 패키지 기판(20) 상에 설치된다. 또한, 흑색층(70)은 전극(31, 32)에 있어서의 전원선(61, 62)이 접속된 부분을 덮는다. 흑색층(70)은 전극(31, 32)에 있어서의 전원선(61, 62)이 접속된 부분을 포함하는 전극(31, 32)을 덮는다. 흑색층(70)은 에폭시 수지 또는 실리콘 수지에 착색제가 첨가된 것일 수 있다. 에폭시 수지 또는 실리콘 수지에 착색제를 첨가함으로써, 흑색층(70)에서의 가시광의 투과율을 저감시킬 수 있다.
흑색층(70)의　상면(70a)은 발광 다이오드 칩(50)의　상면(50a)보다 낮다. 패키지 기판(20)의　상면(20a)으로부터 흑색층(70)의　상면(70a)까지의 두께를 A, 패키지 기판(20)의　상면(20a)으로부터 발광 다이오드 칩(50)의　상면(50a)까지의 두께를 B라 할 때, A/B는 1.0 이하이다. 바람직하게는, 패키지 기판(20)의　상면(20a)으로부터 흑색층(70)의　상면(70a)까지의 두께를 A, 패키지 기판(20)의　상면(20a)으로부터 발광 다이오드 칩(50)의 발광층(53)의 하면까지의 두께를 C라 할 때, A/C가 1.0 이하일 수 있다. 흑색층(70)의　상면(70a)은 전극(30~32)의　상면보다 상방에 위치된다. 또한, 흑색층(70)의　상면(70a)은 대략 평면 형상이다. 따라서, 발광 다이오드 칩(50)의　상면(50a)을 포함하는 일부가 패키지 기판(20) 및 전극(31, 32) 상에 평탄하게 설치된 흑색층(70)의　상면(70a)으로부터 노출되어 있다. 또한, 흑색층(70)은 발광 다이오드 칩(50)의　상면(50a)을 포함하는 일부 및 발광 다이오드 칩(50)에 접속된 전원선(61, 62)의 일부 이외의 부분을 덮고 있다. 흑색층(70)은 전극(31, 32)을 노출된 부분이 없도록 덮고 있다. 본 실시 형태에서는, 흑색층(70)의　상면(70a)은 서브 마운트(40)의　상면(40a) 이하이다.
봉지층(80)은 패키지 기판(20) 상에 전극(30~32), 서브 마운트(40), 발광 다이오드 칩(50), 전원선(61, 62), 및 흑색층(70)을 덮도록 설치된다. 봉지층(80)은 에폭시 수지 또는 실리콘 수지를 재료로 포함할 수 있다. 에폭시 수지 또는 실리콘 수지에는 투명한 것이 사용될 수 있다. 또한 봉지층(80)의 에폭시 수지 또는 실리콘 수지에 착색제가 첨가될 수도 있다. 또한, 산란 입자가 첨가될 수도 있다. 이에 따라, 외부로부터 입사된 광의 투과율을 저감시킬 수 있다. 이어서, 실시 형태 1에 따른 발광 다이오드 표시 장치(1)의 제조 방법을 설명한다. 먼저 발광 다이오드(11)를 제조한다.
도 3a에 도시한 바와 같은 발광 다이오드 칩(50)을 복수개 준비한다. 이어서, 복수의 발광 다이오드 칩(50)을 웨이퍼에 접합한다. 웨이퍼는, 예컨대, 실리콘 웨이퍼 또는 세라믹 웨이퍼이다. 복수의 발광 다이오드 칩(50)을 웨이퍼의　상면에 접합한다.
이어서, 복수의 발광 다이오드 칩(50)이 접합된 웨이퍼를 다이싱(dicing)한다. 예컨대, 다이아몬드 소우(saw)를 이용하여 웨이퍼를 다이싱한다. 다이싱된 웨이퍼의 각 부분은 서브 마운트(40)가 된다. 이와 같이 하여, 서브 마운트(40) 상에 접합된 발광 다이오드 칩(50)을 형성한다. 다이싱된 웨이퍼의 단면이 서브 마운트(40)의 측면이 된다. 다이싱에 이용한 다이아몬드 소우의 선단부의 단면이 V자 형상을 이루는 경우, 웨이퍼의　상면측으로부터 다이아몬드 소우로 다이싱한다. 이에 따라, 서브 마운트(40)의 측면을, 측방에서 보아　상면 에지로부터 하면 에지로 갈수록 넓어지도록 경사지게 할 수 있다. 또한 다이아몬드 소우의 선단부를 깊게 삽입한 경우에는, 서브 마운트(40)의 측면을　상면 및 하면에 수직한 면으로 할 수 있다.
이어서, 서브 마운트(40) 상에 접합된 발광 다이오드 칩(50)을 패키지 기판(20) 상에 접합시킨다. 구체적으로,　상면에 발광 다이오드 칩(50)이 접합된 서브 마운트(40)의 하면을 전극(30)에 접합시킨다. 이와 같이 하여, 발광 다이오드 칩(50)을 전극(30~32)이 설치된 패키지 기판(20)에 접합시킨다. 또한 서브 마운트(40)의 하면을 전극(30)이 아닌 패키지 기판(20)　상면에 접합시킬 수도 있다.
이어서, 도 2a에 도시한 바와 같이, 발광 다이오드 칩(50)과 전극(31, 32)를, 각각 전원선(61, 62)에 의해 전기적으로 접속한다. 구체적으로, 발광 다이오드 칩(50)과 전극(31, 32)를 와이어 본딩한다. 와이어 본딩은 발광 다이오드 칩(50)의 패드(91)에 전원선(61)의 일단을 접속시키고, 전극(31)에 전원선(61)의 타단을 접속시킴으로써 실행한다. 또한, 발광 다이오드 칩(50)의 패드(92)에 전원선(62)의 일단을 접속시키고, 전극(32)에 전원선(62)의 타단을 접속시킴으로써 실행한다.
이어서, 도 2b에 도시한 바와 같이, 패키지 기판(20) 상에 흑색층(70)을 형성한다. 흑색층(70)을 전극(31)에 있어서의 전원선(61)이 접속한 부분을 포함하는 전극(31)을 덮도록 형성한다. 또한, 전극(32)에 있어서의 전원선(62)이 접속된 부분을 포함하는 전극(32)을 덮도록 형성한다. 흑색층(70)의　상면(70a)이 발광 다이오드 칩(50)의　상면(50a) 이하가 되도록 흑색층(70)을 형성한다. 패키지 기판(20)의　상면(20a)으로부터 흑색층(70)의　상면(70a)까지의 두께를 A, 패키지 기판(20)의　상면(20a)으로부터 발광 다이오드 칩(50)의　상면(50a)까지의 두께를 B라 할 때, A/B가 1.0 이하가 되도록 흑색층(70)을 형성한다. 바람직하게는, 패키지 기판(20)의　상면(20a)으로부터 흑색층(70)의　상면(70a)까지의 두께를 A, 패키지 기판(20)의　상면(20a)으로부터 발광 다이오드 칩(50)의 발광층(53)의 하면까지의 두께를 C라 할 때, A/C가 1.0 이하가 되도록 흑색층(70)을 형성한다. 즉, 흑색층(70)은 발광 다이오드 칩(50)의 발광층(53)의 측면을 덮지 않는 것이 바람직하다.
흑색층(70)의　상면(70a)이 전극(30~32)의　상면보다 상방에 위치하도록 흑색층(70)을 형성한다. 또한, 흑색층(70)의　상면(70a)이 대략 평면 형상이 되도록 흑색층(70)을 형성한다. 본 실시 형태에서는, 흑색층(70)의　상면(70a)이 서브 마운트(40)의　상면(40a) 이하가 되도록 흑색층(70)을 형성한다. 패키지 기판(20) 상에 흑색층(70)을 형성할 때, 디스펜서(dispenser)로 패키지 기판(20) 상에 흑색층(70)을 도포할 수도 있고, 실크 인쇄로 패키지 기판(20) 상에 흑색층(70)을 도포할 수도 있다.
이어서, 패키지 기판(20) 상에 전극(30~32), 서브 마운트(40), 발광 다이오드 칩(50), 전원선(61, 62), 흑색층(70)을 덮도록 수지를 형성한다. 수지는, 예컨대, 투명한 열경화성 에폭시 수지 또는 실리콘 수지일 수 있다. 수지에는 착색제가 첨가될 수도 있다. 또한, 수지에는 산란 입자가 첨가될 수도 있다. 이어서, 패키지 기판(20) 상에 형성된 수지를 경화시킨다. 이에 따라, 수지가 경화되고, 봉지층(80)이 형성된다.
이어서, 전극(30~32), 서브 마운트(40), 발광 다이오드 칩(50), 전원선(61, 62)을 포함하도록, 봉지층(80), 흑색층(70) 및 패키지 기판(20)을 절단한다. 이에 따라, 도 2c에 도시한 발광 다이오드(11)가 제조된다.
이어서, 도 1에 도시한 바와 같이, 발광 다이오드(11)를 프린트 기판(10) 상에 복수개 나란히 실장한다. 복수개의 발광 다이오드(11)를, 예컨대, 어레이 형상으로 배치하여 실장한다. 이와 같이 하여, 발광 다이오드 표시 장치(1)가 제조된다.
본 실시 형태의 발광 다이오드(11)에 의하면, 저반사율의 흑색층(70)이, 전극(30~32), 전원선(61, 62)의 일부, 및 패키지 기판(20)의　상면(20a)을 덮고 있다. 흑색층(70)은 전극(31)의 전원선(61)이 접속한 부분도 덮으며, 전극(32)의 전원선(62)이 접속된 부분도 덮는다. 따라서, 전극(30~32), 전원선(61, 62)의 일부, 및 패키지 기판(20)의　상면(20a)에서의 외부로부터의 입사광의 반사를 억제하고, 발광 다이오드 표시 장치(1)의 콘트라스트를 향상시킬 수 있다. 즉, 발광 다이오드 표시 장치(1)가 오프(OFF)일 때, 화면의 흑색을 더욱 두드러지게 할 수 있다.
또한, 흑색층(70)의　상면(70a)이 발광 다이오드 칩(50)의　상면(50a)보다 낮다. 즉, 패키지 기판(20)의　상면(20a)으로부터 흑색층(70)의　상면(70a)까지의 두께를 A, 패키지 기판(20)의　상면(20a)으로부터 발광 다이오드 칩(50)의　상면(50a)까지의 두께를 B라 할 때, A/B는 1.0 이하이다. 따라서, 주요한 출광면인　상면(50a)으로부터의 발광량을 확보할 수 있다. 더욱 바람직하게는, 패키지 기판(20)의　상면(20a)으로부터 흑색층(70)의　상면(70a)까지의 두께를 A, 패키지 기판(20)의　상면(20a)로부터 발광층(53)의 하면까지의 두께를 C라 할 때, A/C가 1.0 이하이다. 따라서, 흑색층(70)은 발광 다이오드 칩(50)의 발광층(53)의 측면은 덮고 있지 않다. 따라서, 흑색층(70)이 발광층(53)의 단면(측면)으로부터의 광 출사를 차단하지 않기 때문에, 발광량의 저하를 억제할 수 있고, 시야각의 저감을 방지할 수 있다.
또한 흑색층(70)의　상면은 대략 평면 형상이다. 따라서, 흑색층(70)에 의한 외부로부터의 입사광의 정반사광이 관찰자의 시야에 도달되지 않도록 할 수 있다. 일반적으로, 발광 다이오드 표시 장치(1)는 연직 방향으로 세워져서 이용된다. 관찰자는 발광 다이오드 표시 장치(1)의 프린트 기판(10)의　상면(10a)에 대향되는 방향으로부터 관찰한다. 따라서, 흑색층(70)의　상면(70a)을 대략 평면 형상으로 한 경우에는, 일조 또는 실내의 조명 등의 상방으로부터 입사된 광의 정반사광은 바닥면에 도달한다. 따라서, 관찰자에게는 정반사광이 도달하지 않기 때문에, 콘트라스트를 향상시킬 수 있다.
또한, 흑색층(70)에 있어서의 에폭시 수지 또는 실리콘 수지에는 착색제를 첨가시킨다. 이에 따라, 흑색층(70)에 있어서의 외부로부터의 가시광의 투과율을 저감시키고, 외부로부터의 입사광의 반사를 억제할 수 있다.
발광 다이오드 칩(50)과 패키지 기판(20) 사이에 서브 마운트(40)를 마련하고 있다. 따라서, 흑색층(70)의 두께를 서브 마운트(40)의 두께만큼 크게 할 수 있다. 또한 서브 마운트(40)의 두께를 조정함으로써, 흑색층(70)의 두께를 조정할 수 있다. 따라서, 흑색층(70)의 투과율에 따라 흑색층(70)의 두께를 조정하고, 전극(31, 32) 등에 의한 반사를 억제할 수 있다.
흑색층(70)의　상면(70a)을 서브 마운트(40)의　상면(40a) 이하로 한 경우, 발광 다이오드 칩(50)은 흑색층(70)에 덮이지 않기 때문에, 발광량의 감소를 억제할 수 있다. 또한, 서브 마운트(40)를 형성함으로써, 흑색층(70)이 발광 다이오드 칩(50)에 접촉되지 않도록 할 수 있다. 이에 따라, 발광 다이오드 칩(50)에 의한　표면 장력의 영향을 억제하여, 흑색층(70)을 대략 평면 형상으로 도포하는 것을 용이하게 할 수 있다.
또한, 서브 마운트(40)의 측면은 서브 마운트(40)의　상면의 에지로부터 하면의 에지에 걸쳐 외측으로 넓어지도록 경사진 다. 따라서, 패키지 기판(20) 상을 덮는 흑색층(70)의 양을 저감시키고, 코스트를 저감시킬 수 있다. 또한, 서브 마운트(40)에는 열전도율이 높은 실리콘 웨이퍼, 세라믹 웨이퍼, 또는 금속판을 이용할 수 있다. 이에 따라, 발광 다이오드 칩(50)에서 발생하는 열을, 서브 마운트(40)를 통해 배제(배출)할 수 있고, 열적 영향을 억제할 수 있다.
또한, 발광 다이오드 칩(50)과 전극(31, 32)을 와이어 본딩한 후 흑색층(70)을 형성한다. 이 때문에, 전원선(61, 62)의 일부도 흑색층(70)에 덮이므로, 전원선(61, 62)에 의한 반사를 억제할 수 있다.
패키지 기판(20) 상에 흑색층(70)을 형성할 때, 디스펜서 또는 실크 인쇄로 도포할 수도 있다. 이에 따라, 흑색층(70)을 용이하게 형성할 수 있고 제조 코스트를 저감시킬 수 있다. 또한, 흑색층(70)을 용이하게 대략 평면 형상으로 형성할 수 있다.
봉지층(80)의 재료로서 투명한 에폭시 수지 또는 실리콘 수지를 이용함으로써, 광의 흡수를 억제하고, 발광량의 감소를 억제할 수 있다. 또한, 봉지층(80)에 착색제 또는 산란 입자를 첨가함으로써, 발광량이 감소될 가능성도 있지만, 봉지층(80)의 외부로부터의 광의 투과율을 저감시키고, 전극(31, 32) 등에 의한 반사를 억제할 수 있다.
봉지층(80)을 형성한 후, 발광 다이오드(11)를 제조하기 위해 절단할 때, 일반적인 반도체 다이싱 장치를 사용하여 절단 가능하다. 따라서, 제조 코스트를 저감시킬 수 있다.
(변형예 1)
이어서, 실시 형태 1의 변형예 1에 따른 발광 다이오드 표시 장치를 설명한다. 본 변형예에 있어서, 서브 마운트(40)는 패키지 기판(20)에 설치된 전극층을 에칭함으로써 형성된다. 서브 마운트(40)의 하면은 전극(30) 또는 패키지 기판(20)에 접촉된다. 서브 마운트(40) 측면은 에칭에 의해　상면 에지로부터 하면 에지로 갈수록 넓어지도록 경사지게 할 수도 있고,　상면 및 하면에 직교한 면이 될 수도 있다. 그 밖의 구성은 실시 형태 1과 같다.
이어서, 실시 형태 1의 변형예 1에 따른 발광 다이오드 표시 장치의 제조 방법을 설명한다. 본 변형예에서는 패키지 기판(20)으로서 전극층이 설치된 패키지 기판(20)을 이용한다. 그리고, 패키지 기판(20)에 설치된 전극층을 에칭함으로써, 전극(30~32) 형성시에 서브 마운트(40)를 동시에 형성한다. 즉, 패키지 기판(20)에 설치된 전극층을 에칭함으로써, 전극(30~32) 및 서브 마운트(40)를 형성한다. 서브 마운트(40)의　상면을 전극(31, 32)의　상면 보다 상방에 위치하도록 에칭을 실시할 수도 있다.
이어서, 발광 다이오드 칩(50)을 서브 마운트(40) 상에 접합한다. 이에 따라, 발광 다이오드 칩(50)을 패키지 기판(20) 상에 접합시킨다. 이와 같이 하여 발광 다이오드 칩(50)을 전극(30~32)이 설치된 패키지 기판(20) 상에 접합시킨다. 그 밖의 공정은, 실시 형태 1과 같다.
본 변형예에 의하면, 발광 다이오드 칩(50)을 웨이퍼에 접합하는 공정 및 발광 다이오드 칩이 접합된 웨이퍼를 다이싱하는 공정을 생략할 수 있고, 제조 공정을 단축할 수 있다. 또한, 서브 마운트(40)를, 전극과 같은 금속을 포함하도록 할 수 있다. 따라서, 열전도율을 향상시킬 수 있다. 또한 에칭을 이용함으로써, 서브 마운트(40)의 두께를 용이하게 제어할 수 있다. 그 밖의 효과는, 실시 형태 1과 동일하다.
(변형예 2)
이어서, 실시 형태 1의 변형예 2에 따른 발광 다이오드 표시 장치를 설명한다. 도 3b는 실시 형태 1의 변형예 2에 따른 발광 다이오드 칩을 예시한 도면이다. 도 3b에 도시한 바와 같이, 발광 다이오드 칩(250)의 기판(251)은 사다리꼴 형상을 하고 있다. 즉, 기판(251)의 측면은 측방에서 보아　상면 에지로부터 하면 에지로 갈수록 넓어지도록 경사져 있다. 이에 따라, 기판(251)의 측면은 서브 마운트와 동일한 형상으로 되어 있다. 따라서, 기판(251)은 서브 마운트와 동일한 기능을 가지고 있다.
본 변형예에서는, 발광 다이오드 칩(250)을 서브 마운트(40) 상에 접합하고, 서브 마운트의 기능을 기판(251) 및 서브 마운트(40)가 갖게 할 수도 있고, 발광 다이오드 칩(250)을 전극(30) 또는 패키지 기판(20) 상에 접합하여 서브 마운트의 기능을 기판(251)이 갖게 할 수도 있다. 그 밖의 구성은 실시 형태 1과 동일하다.
본 변형예의 제조 방법에 있어서, 발광 다이오드 칩(250)을 컷팅할 때, 기판(251) 측면이 사다리꼴 형상이 되도록 기판(251)을 컷팅한다. 그리고, 발광 다이오드 칩(250)을 전극(31, 32)이 설치된 패키지 기판(20)에 접합시키는 공정은, 발광 다이오드 칩(250)의 하방에 배치된 기판(251)의 측면을 하방으로 갈수록 넓어지도록 경사지게 형성하여 기판(251)을 서브 마운트로 하는 공정과, 서브 마운트 상에 형성된 발광 다이오드 칩(250)을 패키지 기판(20) 상에 접합시키는 공정을 포함한다. 그 밖의 공정은, 실시 형태 1과 동일하다.
본 변형예에 의하면, 발광 다이오드 칩(250)의 기판(251)을 서브 마운트로 하고 있다. 따라서, 웨이퍼를 이용하여 서브 마운트를 형성할 필요가 없기 때문에, 서브 마운트(40)의 재료의 코스트 및 서브 마운트(40)를 마련하기 위한 제조 코스트를 저감시킬 수 있다. 그 밖의 효과는 실시 형태 1과 동일하다.
(실시 형태 2)
이어서, 실시 형태 2에 따른 발광 다이오드 표시 장치를 설명한다. 실시 형태 2의 발광 다이오드 표시 장치(2)에서는, 발광 다이오드(12)로서 서브 마운트(40)를 생략한 것을 이용하고 있다. 도 4a, 도 4b, 도 4c는, 실시 형태 2에 따른 발광 다이오드를 예시한 도면들으로서, 도 4a는 흑색층 형성 전의 상면도를 나타내고, 도 4b는 흑색층 형성 후의　상면도를 나타내고, 도 4c는 흑색층을 투과하여 나타낸 측면도를 나타낸다.
도 4a 내지 도 4c에 도시한 바와 같이, 발광 다이오드 표시 장치(2)에 있어서의 발광 다이오드(12)는 서브 마운트(40)를 가지고 있지 않다. 발광 다이오드 칩(50)은 패키지 기판(20) 상에 설치된다. 발광 다이오드 칩(50)은 패키지 기판(20) 상에 전극(30)을 개재하여 배치된다. 또한 발광 다이오드 칩(50)은 전극(30)을 개재하지 않고, 패키지 기판(20) 상에 설치될 수도 있다.
흑색층(70)은 전극(31)에 있어서의 전원선(61)이 접속한 부분을 덮고, 전극(32)에 있어서의 전원선(62)이 접속된 부분을 덮는다. 흑색층(70)의　상면(70a)은 발광 다이오드 칩(50)의　상면(50a)보다 하방에 위치된다. 바람직하게는, 발광 다이오드 칩(50)의 발광층(53)보다 하방에 배치될 수 있다. 또한, 흑색층(70)의　상면(70a)은 전극(30~32)의　상면보다 상방에 위치된다. 예컨대, 본 실시 형태에서는, 흑색층(70)의　상면(70a)은 발광 다이오드 칩(50)의 측면에 위치된다. 그 밖의 구성은, 실시 형태 1과 동일하다.
이어서, 실시 형태 2에 따른 발광 다이오드 표시 장치의 제조 방법을 설명한다. 우선, 발광 다이오드(12)를 제조하기 위해, 도 3a에 도시한 발광 다이오드 칩(50)을 복수개 준비한다. 이어서, 복수의 발광 다이오드 칩(50)을 패키지 기판(20)에 접합한다. 구체적으로 발광 다이오드 칩(50)을 전극(30) 상에 접합한다. 또한 발광 다이오드 칩(50)을 패키지 기판(20)의　상면(20a)에 접합할 수도 있다.
이어서, 도 4a에 도시한 바와 같이, 발광 다이오드 칩(50)과 전극(31, 32)을 전원선(61, 62)에 의해 전기적으로 접속한다. 발광 다이오드 칩(50)의 패드(91)에 전원선(61)의 일단을 접속시키고, 전극(31)에 전원선(61)의 타단을 접속시킨다. 또한, 발광 다이오드 칩(50)의 패드(92)에 전원선(62)의 일단을 접속시키고, 전극(32)에 전원선(62)의 타단을 접속시킨다.
이어서, 도 4b에 도시한 바와 같이, 패키지 기판(20) 상에 흑색층(70)을 형성한다. 흑색층(70)을 전극(31, 32)에 있어서의 전원선(61, 62)이 접속된 부분을 덮도록 형성한다. 흑색층(70)의　상면(70a)을 발광 다이오드 칩(50)의　상면(50a)보다 하방에 배치시킨다. 바람직하게는, 흑색층(70)의　상면(70a)이 발광 다이오드 칩(50)의 발광층(53)의 하면보다 하방이고 전극(30~32)의　상면보다 상방에 위치하도록 흑색층(70)을 형성한다. 본 실시 형태에서는, 흑색층(70)의　상면(70a)이 발광 다이오드 칩(50)의 측면에 위치하도록 흑색층(70)을 형성한다. 본 실시 형태에 있어서의 그 밖의 제조 공정은 실시 형태 1과 동일하다.
본 실시 형태의 발광 다이오드(12)에 의하면, 서브 마운트(40)를 마련하지 않았다. 따라서, 서브 마운트(40) 재료의 코스트 및 서브 마운트(40)를 마련하기 위한 제조 코스트를 저감시킬 수 있다. 또한, 본 실시 형태에서는 서브 마운트(40)가 설치되어 있지 않지만, 흑색층(70)의　상면을 발광 다이오드 칩(50)의 측면에 위치하게 하여, 흑색층(70)의 두께를 크게 하고 있다. 따라서, 외부로부터의 입사광의 반사를 억제할 수 있다. 그 밖의 효과는, 실시 형태 1과 동일하다.
(실시 형태 3)
이어서, 실시 형태 3에 따른 발광 다이오드를 설명한다. 실시 형태 3의 발광 다이오드는 서브 마운트(40)를 가지고 있지 않으며 또한 발광 다이오드 칩(50)의 발광층(53)의 측면을 흑색층(70)으로 덮은 점에서 실시 형태 1의 발광 다이오드(11)와 차이가 있다. 도 5a, 도 5b, 도 5c는 실시 형태 3에 따른 발광 다이오드를 예시한 도면들으로서, 도 5a는 흑색층 형성 전의 상면도를 나타내고, 도 5b는 흑색층 형성 후의　상면도를 나타내며, 도 5c는 흑색층을 투과하여 나타낸 측면도를 나타낸다.
도 5a 내지 도 5c 에 도시한 바와 같이, 발광 다이오드(13)은 서브 마운트(40)를 가지고 있지 않다. 발광 다이오드 칩(50)은 패키지 기판(20) 상에 설치된다. 발광 다이오드 칩(50)은 패키지 기판(20) 상에 전극(30)을 배재하여 배치된다. 또한 발광 다이오드 칩(50)은 전극(30)을 개재하지 않고, 패키지 기판(20) 상에 설치될 수도 있다.
본 실시 형태에서도, 흑색층(70)의　상면(70a)은 발광 다이오드 칩(50)의　상면(50a)보다 하방이고, 전극(30~32)의　상면보다 상방에 위치된다. 흑색층(70)은 발광 다이오드 칩(50)의 발광층(53)의 측면을 덮고 있다.
봉지층(80)에는 산란 입자를 첨가시키는 것이 바람직하다. 이에 따라, 시야각을 크게 할 수 있다. 또한 봉지층(80)에 산란 입자를 첨가하는 대신에, 봉지층(80)의　상면(80a)에 요철 형상을 붙일 수도 있고, 확산 필름(Film) 등을 붙일 수도 있다. 또한, 산란 입자, 요철 형상 및 확산 필름 등의 몇 개를 병용할 수도 있다. 그 밖의 구성은, 실시 형태 1 및 2와 동일하다.
실시 형태 3의 발광 다이오드(13)의 제조 방법은, 실시 형태 2의 발광 다이오드(12)의 제조 방법에 있어서, 흑색층(70)을 형성할 때, 흑색층(70)의　상면(70a)의 위치를 발광 다이오드 칩(50)의　상면(50a)이하이고 발광 다이오드 칩(50)의 발광층(53)의　상면 이상에 위치시키는 점이 다른 이외는, 실시 형태 2의 발광 다이오드(12)의 제조 방법과 동일하다.
실시 형태 3의 발광 다이오드(13)에 의하면, 흑색층(70)은 발광 다이오드 칩(50)의 발광층(53)의 측면을 덮는다. 이 때문에, 흑색층(70)의 두께가 커지고, 흑색층(70)의 투과율이 저감되어, 전극(31, 32) 등에 의한 외부로부터의 입사광의 반사를 더욱 억제할 수 있다.
또한, 발광 다이오드 칩(50)의 발광층(53)의 측면에서 발광하는 광은 흑색층(70)으로 차단된다. 따라서, 발광 다이오드 칩(50)의 발광층(53)의 측면으로부터 비스듬한 방향으로 출사하는 광이 적어지므로, 시야각 특성이 저하할 가능성이 있다. 그러나, 그 경우에는, 봉지층(80)에 산란 입자, 요철 형상 및 확산 필름 등을 마련함으로써, 시야각 특성의 저하를 억제할 수 있다. 산란 입자, 요철 형상 및 확산 필름 등은 몇 개를 병용할 수도 있다. 그 밖의 효과는 실시 형태 1 및 2와 동일하다.
(실시 형태 4)
이어서, 실시 형태 4에 따른 발광 다이오드를 설명한다. 실시 형태 4의 발광 다이오드는 봉지층(80)을 마련하는 대신에 커버(85)를 마련한 점에서 실시 형태 1의 발광 다이오드(11)와 차이가 있다.
도 6a, 도 6b, 도 6c는 실시 형태 4에 따른 발광 다이오드를 예시한 도면들으로서, 도 6a는 흑색층 형성 전의 상면도를 나타내고, 도 6b는 흑색층 형성 후의　상면도를 나타내며, 도 6c는 흑색층을 투과하여 나타낸 측면도를 나타낸다.
도 6a 내지 도 6c에 도시한 바와 같이, 발광 다이오드(14)는 봉지층(80)을 가지고 있지 않다. 봉지층(80)을 마련하는 대신에 커버(85)가 설치되어 있다. 커버(85)는 전극(30~32), 서브 마운트(40), 발광 다이오드 칩(50), 전원선(61, 62)을 둘러싸도록 패키지 기판(20) 상 및 흑색층(70) 상에 설치된다. 커버(85)와 전극(30~32), 서브 마운트(40), 발광 다이오드 칩(50), 전원선(61, 62) 사이는 공동(cavity)으로 되어 있다. 커버(85)는, 예컨대, 수지 또는 글래스를 재료로서 포함할 수 있다. 커버(85)에 산란 입자 또는 착색제를 첨가하여 투과율을 조정할 수 있다. 그 밖의 구성은, 실시 형태 1과 동일하다.
실시 형태 4의 발광 다이오드(14)의 제조 방법은, 실시 형태 1의 발광 다이오드의 제조 방법에 있어서, 봉지층(80)을 형성하는 대신에, 전극(30~32), 서브 마운트(40), 발광 다이오드 칩(50), 전원선(61, 62)을 둘러싸도록 패키지 기판(20) 상 및 흑색층(70) 상에 커버(85)를 접합시킨다. 커버(85)의 각 발광 다이오드(14)에 대응되는 부분에는 오목부가 형성되고, 커버(85)의 각 발광 다이오드(14) 사이는 흑색층(70)과의 접합면(86)이다. 따라서, 각 발광 다이오드(14)는 다른 오목부에 둘러싸여 있다. 죽, 각 발광 다이오드(14)는 개별적으로 오목부에 둘러싸여 있다. 그리고, 커버(85)의 접합면(86)을 통과하도록 커버(85), 흑색층(70) 및 패키지 기판(20)을 절단하여, 발광 다이오드(14)를 형성한다. 하나의 발광 다이오드(14)의 전극(30~32), 서브 마운트(40), 발광 다이오드 칩(50), 전원선(61, 62)은 커버(85)의 오목부로 둘러싸여 있다. 이와 같이 하여, 도 6c에 도시한 발광 다이오드(14)가 제조된다. 그 밖의 공정은, 실시 형태 1의 발광 다이오드(11)의 제조 방법에서의 제조 공정과 동일하다.
실시 형태 4의 발광 다이오드(14)에 의하면, 봉지층(80)이 설치되어 있지 않다. 따라서, 발광 다이오드 칩(50), 전원선(61, 62) 등이 봉지층(80)을 형성할 때 가열 처리 및 가열시의 변형에 의한 데미지를 받지 않는다. 따라서, 발광 다이오드 칩(50)의 품질의 열화를 억제할 수 있다.
(실시 형태 5)
이어서, 실시 형태 5에 따른 발광 다이오드 표시 장치를 설명한다. 본 실시 형태는 발광 다이오드에 있어서의 발광 다이오드 칩의 배치를 플립칩형으로 한 것이다. 도 7은 실시 형태 5에 따른 발광 다이오드를 예시한 도면이다.
도 7에 도시한 바와 같이, 본 실시 형태의 발광 다이오드(15)는 패키지 기판(20), 전극(31, 32), 서브 마운트(140), 발광 다이오드 칩(150), 전원선(161, 162), 흑색층(70), 봉지층(80)을 구비한다. 전극(31, 32)은 패키지 기판(20) 상에 설치된다. 전원선(161)은 배선(161a~161c) 및 범프(161d)를 포함한다. 전원선(162)은 배선(162a~162c) 및 범프(162d)를 포함한다.
배선(161a~161c)은 서브 마운트(140)의　상면(140a), 측면(140b) 및 하면(140c)에 걸쳐 형성된다. 배선(162a~162c)은 서브 마운트(140)의　상면(140a), 측면(140b) 및 하면(140c)에 걸쳐 형성된다. 즉, 배선(161a, 162a)은 서브 마운트(140)의　상면(140a)에 형성된다. 배선(161b, 162b)은 서브 마운트(140)의 측면(140b)에 형성된다. 배선(161c, 162c)은 서브 마운트(140)의 하면(140c)에 형성된다.
배선(161c, 162c)은 각각 전극(31, 32)에 접속된다. 발광 다이오드 칩(151)의 하면에는 패드(91, 92)가 설치된다. 범프(161d)는 패드(91)와 배선(161a)을 접속한다. 범프(162d)는 패드(92)와 배선(162a)을 접속한다.
흑색층(70)은 패키지 기판(20) 상에 설치된다. 흑색층(70)은 전극(31, 32)에 있어서의 전원선(161, 162)이 접속된 부분을 덮고 있다. 흑색층(70)의　상면(70a)은 발광 다이오드 칩(150)의　상면(150a) 이하로 되어 있다. 바람직하게는, 패키지 기판(20)의　상면(20a)으로부터 흑색층(70)의　상면(70a)까지의 두께를 A, 패키지 기판(20)의　상면(20a)으로부터 발광 다이오드 칩(150)의　상면(150a)까지의 두께를 B라 할 때, A/B는 1.0 이하인 것이 바람직하다. 또한 흑색층(70)의　상면(70a)은 전극(31, 32)의　상면보다 상방에 위치하고, 흑색층(70)의　상면(70a)은 대략 평면 형상인 것이 바람직하다.
이어서, 본 실시 형태의 발광 다이오드 표시 장치 5의 제조 방법을 설명한다. 우선, 도 7에 도시한 바와 같이, 플립칩형의 배치로 할 수 있는 발광 다이오드 칩(150)을 복수개 준비한다. 또한, 서브 마운트(140)를 준비한다. 서브 마운트(140)에는　상면(140a), 측면(140b) 및 하면(140c)에 걸쳐 각각 배선(161a), 배선(161b) 및 배선(161c)이 형성되어 있다. 또한,　 서브 마운트(140)에는 상면(140a), 측면(140b) 및 하면(140c)에 걸쳐 각각 배선(162a), 배선(162b) 및 배선(162c)이 형성되어 있다.
이어서, 발광 다이오드(151)를 서브 마운트(140)에 접합한다. 아울러, 발광 다이오드(151)의 패드(91)와 배선(161a)을 범프(161d)로 접속한다. 또한, 발광 다이오드(151)의 패드(92)와 배선(162a)을 범프(162d)로 접속한다.
이어서, 서브 마운트(140)를 전극(31, 32)이 설치된 패키지 기판(20) 상에 접합시킨다. 아울러, 배선(161c, 162c)을 각각 전극(31, 32)에 접속시킨다. 이에 따라, 발광 다이오드 칩(150)을 전극(31, 32)이 설치된 패키지 기판(20) 상에 접합시킴과 동시에, 발광 다이오드 칩(150)과 전극(31, 32)을 전원선(161, 162)에 의해 전기적으로 접속한다. 이어서, 흑색층(70)을 패키지 기판(20) 상에 형성한다. 그 밖의 제조 공정은, 실시 형태 1과 동일하다.
본 실시 형태의 발광 다이오드 표시 장치 5에 의하면, 발광 다이오드 칩(150)의 배치는, 플립칩형이다. 따라서, 발광 다이오드 칩(150)의　상면에는 패드 및 전원선이 없으므로 발광된 광이 차단되지 않으며, 발광량을 크게 할 수 있다. 그 밖의 효과는, 실시 형태 1과 동일하다.
또한, 본 실시 형태에 있어서, 서브 마운트(140)를 마련하지 않을 수도 있다. 그 경우, 전원선(161, 162)은 범프(161d, 162d)를 포함한다. 범프(161d)는 패드(91)와 전극(31)을 접속한다. 범프(162d)는 패드(92)와 전극(32)을 접속한다.
(실시 형태 6)
이어서, 실시 형태 6에 따른 발광 다이오드 표시 장치를 설명한다. 본 실시 형태에서는, 프린트 기판(10)의　상면(10a)에 전극(31, 32)이 설치된다. 그리고, 발광 다이오드 칩(50)은 프린트 기판(10) 상에 접합된다. 발광 다이오드 칩(50)은, 예컨대, 어레이 상으로 배열하도록, 프린트 기판(10) 상에 접합된다. 발광 다이오드 칩(50)의 패드(91, 92)는 각각 프린트 기판(10) 상에 설치된 전극(31, 32)에 전원선(61, 62)에 의해 전기적으로 접속된다.
흑색층(70)은 프린트 기판(10) 상에 있어서, 전극(31, 32)에서의 전원선(61, 62)이 접속된 부분을 덮도록 형성된다. 또한, 흑색층(70)은　상면(70a)이 발광 다이오드 칩(50)의　상면(50a) 이하가 되도록 형성된다. 프린트 기판(10) 상에는 봉지층(80)이 전극(30~32), 발광 다이오드 칩(50), 전원선(61, 62), 흑색층(70)을 덮도록 설치된다. 또한 프린트 기판(10)과 발광 다이오드 칩(50) 사이에 서브 마운트(40)가 설치될 수도 있다. 또한, 봉지층(80) 대신에, 각 발광 다이오드 칩(50)을 둘러싼 오목부가 형성된 커버(85)로 프린트 기판(10) 상을 덮을 수도 있다.
이와 같은 형태의 발광 다이오드 표시 장치는 도 2a 내지 도 2c, 도 4a 내지 도 4c, 도 5a 내지 도 5c, 도 6a 내지 도 6c, 도 7 에서 패키지 기판(20)과 그 상면(20a)을 각각 프린트 기판(10)과 그 상면(10a)으로 보면 된다.
본 실시 형태에 의하면, 프린트 기판(10)에 발광 다이오드 칩(50)을 복수개 배열시키고 있다. 따라서, 패키지 기판(20)을 이용하여 발광 다이오드(11)를 형성하기 위한 재료의 코스트 및 발광 다이오드(11)를 제조하기 위한 제조 코스트를 저감시킬 수 있다. 그 밖의 효과는 실시 형태 1~5와 동일하다.
(실시 형태 7)
이어서, 실시 형태 7에 따른 발광 다이오드 표시 장치를 설명한다. 본 실시 형태에서는, 패키지 기판(320)의　상면(320a)에, 복수의 전극 및 복수의 발광 다이오드 칩(350)을 실장하여 화소가 되는 발광 다이오드(17)를 복수개 형성한다. 그리고, 복수의 발광 다이오드(17)가 실장된 패키지 기판(320)을 발광 다이오드 표시 장치(7)로서 사용한다.
도 8a와 도 8b는 실시 형태 7에 따른 발광 다이오드 표시 장치(7)를 예시한 도면들으로서, 도 8a는 흑색층 형성 전의 상면도를 나타내고, 도 8b는 흑색층을 투과하여 나타낸 측면도를 나타낸다. 도 8a 및 도 8b에 도시한 바와 같이, 패키지 기판(320)의　상면(320a)에, 복수의 전극 및 복수의 발광 다이오드 칩(350)을 실장한다. 이에 따라, 화소가 되는 발광 다이오드(17)가 복수개 형성되어 있다. 화소가 되는 발광 다이오드(17)를, 예컨대, 어레이 상으로 배열시켜 실장한다. 그 후, 패키지 기판(320) 상에, 흑색층(370) 및 봉지층(380)을 형성한다. 그리고, 다이싱을 실시하지 않고, 그대로 발광 다이오드 표시 장치(7)로서 사용한다. 그 경우, 패키지 기판(320)의 이면(320b)에 회로부(390)를 실장한다. 또한 이 상태로도, 발광 다이오드 표시 장치(7)로서 사용할 수 있는데, 이것들을 복수개 스택하여, 한 장의 커다란 디스플레이로서 사용할 수도 있다.
본 실시 형태에 의하면, 패키지 기판(320)에 화소가 되는 발광 다이오드(17)를 복수개 배열시키고 있다. 따라서, 프린트 기판(10)을 이용하여 발광 다이오드 표시 장치를 형성하기 위한 재료의 코스트 및 제조 코스트를 저감시킬 수 있다. 그 밖의 효과는, 실시 형태 1~6과 동일하다.
이상에 기재한 실시의 형태 1~7 및 변형예 1, 2는 적절히 조합할 수 있다. 또한, 본 발명은 상기 실시의 형태에 한정된 것이 아니고, 취지를 벗어나지 않는 범위에서 적절히 변경하는 것이 가능하다.
예컨대, 서브 마운트(40)가 있는 경우 및 없는 경우 중 어떠한 경우라도, 흑색층(70)의　상면(70a)을 발광 다이오드 칩(50)의　상면 이하, 발광층(53)의 하면 이하, 서브 마운트(40)의　상면(40a) 이하 등 적절히 변경 가능하다. 또한, 실시 형태 1~6 및 변형예에 있어서, 봉지층(80) 또는 커버(85) 중 어떠한 것을 적용하여도 무방하다. 그 경우, 수지에는 착색제, 확산 입자,　상면의 요철 형상 및 확산 필름 중 몇개를 갖게 할 수도 있다.

Claims (16)

  1. 전극이 설치된 패키지 기판;
    상기 패키지 기판 상에 설치된 발광 다이오드 칩;
    상기 발광 다이오드 칩과 상기 전극을 전기적으로 접속하는 전원선; 및
    상기 전극에 있어서의 상기 전원선이 접속한 부분을 포함하여 상기 전극을 덮는 흑색층;
    을 구비한 발광 다이오드.
  2. 제1항에 있어서,
    상기 패키지 기판의　상면으로부터 상기 흑색층의　상면까지의 두께를 A, 상기 패키지 기판의　상면으로부터 상기 발광 다이오드 칩의　상면까지의 두께를 B라 할 때, A/B는 1.0 이하인 발광 다이오드.
  3. 제1항에 있어서,
    상기 발광 다이오드 칩은 발광층을 가지고,
    상기 패키지 기판의　상면으로부터 상기 흑색층의　상면까지의 두께를 A, 상기 패키지 기판의　상면으로부터 상기 발광층의 하면까지의 두께를 C라 할 때, A/C는 1.0 이하인 발광 다이오드.
  4. 제1항에 있어서,
    상기 흑색층의　상면은 상기 전극의　상면 보다 상방에 위치하고, 상기 흑색층의　상면은 대략 평면 형상인 발광 다이오드.
  5. 제1항에 있어서,
    상기 흑색층은 에폭시 수지 또는 실리콘 수지에 착색제가 첨가된 것인 발광 다이오드.
  6. 제1항에 있어서,
    상기 발광 다이오드 칩과 상기 패키지 기판과의 사이에 서브 마운트를 더 구비한 발광 다이오드.
  7. 제1항에 있어서,
    상기 발광 다이오드 칩의 배치는 페이스업 칩형인 발광 다이오드.
  8. 제1항에 있어서,
    상기 발광 다이오드 칩의 배치는 플립칩형인 발광 다이오드.
  9. 발광 다이오드 칩을 전극이 설치된 패키지 기판 상에 접합시키는 공정;
    상기 발광 다이오드 칩과 상기 전극을 전원선에 의해 전기적으로 접속하는 공정; 및
    상기 전극에 있어서의 상기 전원선이 접속한 부분을 포함하는 상기 전극을 덮도록 흑색층을 상기 패키지 기판 상에 형성하는 공정;
    을 구비한 발광 다이오드의 제조 방법.
  10. 제9항에 있어서,
    상기 발광 다이오드 칩을 전극이 설치된 패키지 기판에 접합시키는 공정은,
    복수의 상기 발광 다이오드 칩을 웨이퍼에 접합하는 공정;
    복수의 상기 발광 다이오드 칩이 접합된 상기 웨이퍼를 다이싱함으로써 서브 마운트 상에 접합된 상기 발광 다이오드 칩을 형성하는 공정; 및
    상기 서브 마운트 상에 접합된 상기 발광 다이오드 칩을 상기 패키지 기판 상에 접합시키는 공정;
    을 포함하는 발광 다이오드의 제조 방법.
  11. 제9항에 있어서,
    상기 발광 다이오드 칩을 전극이 설치된 패키지 기판에 접합시키는 공정은,
    상기 패키지 기판에 설치된 전극층을 에칭함으로써, 상기 전극 및 서브 마운트를 형성하는 공정; 및
    상기 발광 다이오드 칩을 상기 서브 마운트 상에 접합함으로써, 상기 발광 다이오드 칩을 상기 패키지 기판 상에 접합시키는 공정;
    을 포함하는 발광 다이오드의 제조 방법.
  12. 제9항에 있어서,
    상기 발광 다이오드 칩을 전극이 설치된 패키지 기판에 접합시키는 공정은,
    상기 발광 다이오드 칩의 하방에 배치된 기판의 측면을, 하방으로 갈수록 넓어지도록 경사지게 하고, 상기 기판을 서브 마운트로 하는 공정; 및
    상기 서브 마운트 상에 형성된 상기 발광 다이오드 칩을 상기 패키지 기판 상에 접합시키는 공정;
    을 포함하는 발광 다이오드의 제조 방법.
  13. 제9항에 있어서,
    상기 흑색층을 상기 패키지 기판 상에 형성하는 공정은,
    디스펜서로 상기 패키지 기판 상에 상기 흑색층을 도포하는 발광 다이오드의 제조 방법.
  14. 제9항에 있어서,
    상기 흑색층을 상기 패키지 기판 상에 형성하는 공정은,
    실크 인쇄로 상기 패키지 기판 상에 상기 흑색층을 도포하는 발광 다이오드의 제조 방법.
  15. 프린트 기판;
    상기 프린트 기판 상에 복수개 나란하게 실장되는 제1항 내지 제8항 중 어느 한 항에 기재된 발광 다이오드;를 포함하는 발광 다이오드 표시 장치.
  16. 제9항 내지 제14항 중 어느 한 항에 기재된 제조 방법에 의하여 발광 다이오드를 제조하는 공정;
    상기 발광 다이오드를 프린트 기판 상에 복수개 나란히 실장하는 공정;을 포함하는 발광 다이오드 표시 장치의 제조 방법.
KR1020187025795A 2016-02-29 2017-01-17 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법 KR20180111941A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-036931 2016-02-29
JP2016036931A JP2017157593A (ja) 2016-02-29 2016-02-29 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
PCT/KR2017/000552 WO2017150804A1 (ko) 2016-02-29 2017-01-17 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180111941A true KR20180111941A (ko) 2018-10-11

Family

ID=59743061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025795A KR20180111941A (ko) 2016-02-29 2017-01-17 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US10727373B2 (ko)
JP (1) JP2017157593A (ko)
KR (1) KR20180111941A (ko)
WO (1) WO2017150804A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6965436B2 (ja) * 2018-08-20 2021-11-10 エルジー・ケム・リミテッド 透明発光素子ディスプレイ用埋め込み型電極基板およびその製造方法
JP7372512B2 (ja) 2018-09-28 2023-11-01 日亜化学工業株式会社 発光装置および発光装置の製造方法
US10810932B2 (en) * 2018-10-02 2020-10-20 Sct Ltd. Molded LED display module and method of making thererof
WO2020147004A1 (zh) 2019-01-15 2020-07-23 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199073A (ja) 1986-02-27 1987-09-02 Yokogawa Medical Syst Ltd 発光ダイオ−ドアレイ
JPH05290669A (ja) * 1992-01-22 1993-11-05 Fujikura Ltd 照光スイッチ
JP3337320B2 (ja) 1994-06-30 2002-10-21 株式会社リコー 光伝送モジュール
JP4174858B2 (ja) * 1998-07-06 2008-11-05 日亜化学工業株式会社 発光ダイオード
JP2002176199A (ja) * 2000-12-07 2002-06-21 Eito Kogyo:Kk Ｌｅｄ搭載用基板およびその製造方法
JP2004103672A (ja) * 2002-09-06 2004-04-02 Toshiba Corp 半導体発光素子および半導体発光装置
JP4299535B2 (ja) * 2002-12-16 2009-07-22 パナソニック株式会社 発光ダイオード表示装置
JP2004214478A (ja) * 2003-01-07 2004-07-29 Rohm Co Ltd 半導体発光装置
JP3931916B2 (ja) * 2003-04-24 2007-06-20 日亜化学工業株式会社 半導体装置及びその製造方法
KR100954330B1 (ko) * 2003-06-24 2010-04-21 엘지디스플레이 주식회사 발광 다이오드를 이용한 액정표시장치
JP2006269778A (ja) * 2005-03-24 2006-10-05 Nichia Chem Ind Ltd 光学装置
TWI419357B (zh) * 2008-03-12 2013-12-11 Bright Led Electronics Corp Manufacturing method of light emitting module
JP2010073841A (ja) * 2008-09-18 2010-04-02 Sony Corp 光学パッケージ素子、表示装置、および電子機器
JP2010166021A (ja) 2008-12-18 2010-07-29 Panasonic Corp 半導体装置及びその製造方法
DE102009008738A1 (de) * 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
US20100207140A1 (en) * 2009-02-19 2010-08-19 Koninklijke Philips Electronics N.V. Compact molded led module
BR112012003202B1 (pt) * 2009-10-29 2020-02-18 Nichia Corporation Aparelho de emissão de luz e método de fabricação do aparelho de emissão de luz
US8232117B2 (en) * 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
JP2011253846A (ja) 2010-05-31 2011-12-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
TW201301557A (zh) * 2011-06-17 2013-01-01 Univ Nat Cheng Kung 發光元件結構及其製造方法
JP2013211507A (ja) * 2011-08-08 2013-10-10 Rohm Co Ltd フォトインタラプタ、フォトインタラプタの製造方法、およびフォトインタラプタの実装構造
JP2013093418A (ja) * 2011-10-25 2013-05-16 Japan Aviation Electronics Industry Ltd 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法
JP5683507B2 (ja) * 2012-01-30 2015-03-11 株式会社沖データ 発光デバイス及びその製造方法
US20130307013A1 (en) * 2012-05-15 2013-11-21 Avago Technlogies Ecbu Ip (Singapore) Pte. Ltd. Light emitting device with dark layer
JP2013254820A (ja) * 2012-06-06 2013-12-19 Stanley Electric Co Ltd 発光素子搭載用基板および発光装置
JP6029873B2 (ja) * 2012-06-29 2016-11-24 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体装置の製造方法
WO2014002535A1 (ja) * 2012-06-29 2014-01-03 シャープ株式会社 半導体装置の製造方法
JP5592963B2 (ja) * 2013-01-30 2014-09-17 株式会社東芝 半導体発光装置を用いた光源装置
JP6523597B2 (ja) * 2013-09-30 2019-06-05 日亜化学工業株式会社 発光装置
JP6244784B2 (ja) * 2013-09-30 2017-12-13 日亜化学工業株式会社 発光装置
TWI514528B (zh) * 2013-10-04 2015-12-21 Lextar Electronics Corp 半導體晶片結構
JP5761391B2 (ja) * 2014-01-23 2015-08-12 日亜化学工業株式会社 発光装置
JP2015184542A (ja) * 2014-03-25 2015-10-22 ソニー株式会社 表示パネルおよび表示パネルの製造方法
JP2017510997A (ja) * 2014-04-07 2017-04-13 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 紫外線発光デバイスおよび方法
JP6323176B2 (ja) * 2014-05-30 2018-05-16 日亜化学工業株式会社 発光装置の製造方法
JP2016025205A (ja) * 2014-07-18 2016-02-08 スタンレー電気株式会社 半導体光学装置の製造方法
US10217918B2 (en) * 2014-08-26 2019-02-26 Lg Innotek Co., Ltd. Light-emitting element package
US20160254423A1 (en) * 2015-02-27 2016-09-01 Cree, Inc. Non-magnified led for high center-beam candle power
US20190355886A9 (en) * 2015-03-31 2019-11-21 Cree, Inc. Light emitting diodes and methods
JP2016213364A (ja) * 2015-05-12 2016-12-15 三菱電機株式会社 発光装置及び表示装置
JP6020657B2 (ja) * 2015-05-25 2016-11-02 日亜化学工業株式会社 発光装置
JP5967269B2 (ja) * 2015-06-11 2016-08-10 日亜化学工業株式会社 発光装置
US9966515B2 (en) * 2015-12-26 2018-05-08 Nichia Corporation Light emitting device and method of manufacturing the light emitting device

Also Published As

Publication number Publication date
JP2017157593A (ja) 2017-09-07
US20190035979A1 (en) 2019-01-31
WO2017150804A1 (ko) 2017-09-08
US10727373B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
JP3820408B2 (ja) 蛍光体を用いた波長変換型発光ダイオードパッケージの製造方法
US8525211B2 (en) Light emitting device package and a lighting unit with base having via hole
US10431567B2 (en) White ceramic LED package
US9553243B2 (en) Light emitting device
KR101092063B1 (ko) 발광소자 패키지 및 그 제조방법
US10541355B2 (en) Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
TWI459602B (zh) 發光二極體封裝結構
US20150124455A1 (en) Led module
TWI645577B (zh) 具有用於側發光之定型生長基板之發光二極體
TWI590495B (zh) 藉由透明分隔物與發光二極體隔開之磷光體
US10727373B2 (en) Light emitting diode, method for manufacturing light emitting diode, light emitting diode display device, and method for manufacturing light emitting diode display device
JP2016513881A (ja) 底面反射器を用いたカプセル化のためのｌｅｄレンズ
TWI570881B (zh) 發光二極體晶片及發光裝置
TWI661584B (zh) 發光晶粒、封裝結構及其相關製造方法
TWI472067B (zh) 光學封裝及其製造方法
KR101087854B1 (ko) 반도체 발광장치
JP6633881B2 (ja) Ｌｅｄ照明器具およびその製造方法
KR101273481B1 (ko) 발광소자 및 그 제조방법
KR102374671B1 (ko) 발광 다이오드
JP6633111B2 (ja) 発光ユニット及び半導体発光装置
KR20110043911A (ko) 발광소자 패키지 및 그 제조방법
KR20140079115A (ko) 발광장치 및 그 제조방법
GB2551154A (en) Light-emitting diode package and method of manufacture

Legal Events

Date Code Title Description
E902 Notification of reason for refusal