KR20180104236A - 전력 반도체 소자의 제조 방법 - Google Patents

전력 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20180104236A
KR20180104236A KR1020170030500A KR20170030500A KR20180104236A KR 20180104236 A KR20180104236 A KR 20180104236A KR 1020170030500 A KR1020170030500 A KR 1020170030500A KR 20170030500 A KR20170030500 A KR 20170030500A KR 20180104236 A KR20180104236 A KR 20180104236A
Authority
KR
South Korea
Prior art keywords
region
forming
type
concentration
substrate
Prior art date
Application number
KR1020170030500A
Other languages
English (en)
Inventor
박정환
양하용
박승식
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020170030500A priority Critical patent/KR20180104236A/ko
Priority to US15/686,874 priority patent/US10217836B2/en
Priority to DE102018102949.7A priority patent/DE102018102949B4/de
Priority to US16/106,622 priority patent/US10686051B2/en
Publication of KR20180104236A publication Critical patent/KR20180104236A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 트렌치 모스펫 타입의 전력 반도체 소자의 제조 방법에 관한 것으로, 이온 주입 순서를 변경하고 RTP 공정을 수행함으로써, 에미터 전극 주변에 형성되는 고농도 N형 소스 영역 및 P형 도핑 영역에 대해 원하는 도핑 영역의 깊이를 확보하고, 이에 따라 안정적인 동작 영역 (Reverse Bias Safety Operation Area, RBSOA) 확보 할 수 있는 전력 반도체 소자의 제조 방법에 관한 것이다.

Description

전력 반도체 소자의 제조 방법{Method of Manufacturing Power Semiconductor Device}
본 발명은 전력 반도체 소자 및 제조 방법에 관한 것으로, IEGT(Injection Enhanced Gate Transistor)의 구조를 개선하여 종래 대비 전기장(E-field)의 세기를 감소시킴으로써 항복 전압을 유지하고 게이트 캐패시턴스를 줄이며, 그에 따라 에너지 소모가 작고 스위칭 성능을 향상시킬 수 있는 전력 반도체 소자의 제조 방법에 관한 것이다.
파워 일렉트로닉스(Power Electronics: 전력 전자공학) 분야에 있어서는, 전원기기의 소형화·고성능화가 강력히 요구되고 있다. 이 요구를 받아 전력용 반도체 장치에서는 고내압·대전류화와 더불어, 저손실화나 저노이즈화에 대한 성능 개선이 이루어지고 있다. 이러한 상황 하에서, 낮은 온(ON)전압 특성을 가지며, 동시에 턴오프(Turn-off) 손실의 저감이 가능한 소자로서, IGBT(Insulated Gate Bipolar Transistor)를 개량한 IEGT(Injection Enhanced Gate Transistor)가 주목받고 있다.
특히, 최근 공개된 종래 기술들은 IEGT의 BVCES(Breakdown Voltage Colloector-Emiiter, specified with zero gate emitter voltage)를 확보하기 위하여 IEGT의 플로팅(Floating) 간격을 최소화하거나 에피층(Epi Layer)의 비저항(Resistivity) 값을 증가시켜 콜렉터-에미터 사이의 항복 전압인 BVCES를 확보하는 기술 구성을 개시하고 있다.
그러나 이와 같은 종래 기술들은 플로팅 효과를 감소시켜 Vce(sat) (Collector-Emiiter Saturation voltage)를 증가시키거나 에피층(Epi Layer)의 두께를 증가시켜 스위칭 성능을 감소시키는 문제점이 있었다.
미국 등록 특허 제 6,809,349 호 미국 등록 특허 제 7,038,273 호 미국 등록 특허 제 7,078,740 호
본 발명은 상기와 같은 종래 기술이 갖는 문제점을 해결하며 BVCES를 유지하고, 게이트 캐패시턴스를 줄이며, 그에 따라 파워 에너지 소모가 작고, 향상된 스위칭 성능을 제공할 수 있는 전력 반도체 소자의 제조 방법을 제공하고자 한다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법은 기판에 복수의 트렌치를 형성하는 단계; 상기 트렌치에 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 기판에 P형 도펀트를 이온 주입하여 P형 베이스 영역을 형성하는 단계; 상기 P형 베이스 영역에 고농도의 P형 도펀트를 1차 이온 주입하는 단계; 상기 1차 이온 주입 후 급속 어닐링하는 단계; 상기 기판 상에 고농도의 N형 도펀트를 이온 주입하여 고농도 N형 소스 영역을 형성하는 단계; 상기 기판 상에 층간 절연막을 증착하고 패터닝하여 층간 절연막 패턴을 형성하는 단계; 상기 절연막 패턴 사이에 고농도의 P형 도펀트를 2차 이온 주입하는 단계; 상기 P형 베이스 영역에 고농도 P형 도핑 영역을 형성하는 단계; 상기 기판 상에 상기 고농도 N형 소스 영역 및 고농도 P형 도핑 영역과 접하는 에미터 전극을 형성하는 단계; 상기 에미터 전극 상에 패시베이션 절연막을 형성하는 단계; 상기 기판 하면에 고농도의 P형 도펀트를 이온 주입하여 컬렉터 영역을 형성하는 단계; 및 상기 컬렉터 영역 하면에 드레인 전극을 형성하는 단계;를 포함한다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 트렌치를 형성하는 단계 이전에, 상기 기판에 플로팅 영역 및 N형의 웰 영역을 형성하는 단계;를 더 포함한다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 기판은 고농도의 제1 에피층과 저농도의 제2 에피층을 포함한다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 P형 도핑 영역의 깊이는 상기 고농도 고농도 N형 소스 영역보다 더 깊게 형성된다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 에미터 전극의 측벽에 상기 고농도 N형 소스 영역 및 P형 도핑 영역이 접하여 형성된다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 컬렉터 영역을 형성하는 단계 이전에 상기 기판의 후면을 그라인딩하는 단계;를 더 포함한다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 2차 이온 주입 단계의 이온 주입 에너지는 상기 1차 이온 주입 단계의 이온 주입 에너지보다 작다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 2차 이온 주입 단계의 이온 주입 도즈량은 상기 1차 이온 주입 단계의 이온 주입 도즈량보다 작다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법은 기판에 복수의 트렌치를 형성하는 단계; 상기 트렌치에 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 기판에 P형 베이스 영역을 형성하는 단계; 상기 P형 베이스 영역에 제 1 고농도 P형 도핑 영역을 형성하는 단계; 상기 P형 베이스 영역에 상기 제1 고농도 P형 도핑 영역의 깊이보다 작은 N형 소스 영역을 형성하는 단계; 상기 게이트 전극 위에 층간 절연막을 형성하는 단계; 상기 제1 고농도 P형 도핑 영역을 식각하는 단계; 상기 고농도 N형 소스 영역 및 고농도 P형 도핑 영역과 접하는 에미터 전극을 형성하는 단계; 상기 에미터 전극 상에 패시베이션 절연막을 형성하는 단계; 상기 기판 하면에 컬렉터 영역을 형성하는 단계; 및 상기 컬렉터 영역 하면에 드레인 전극을 형성하는 단계;를 포함한다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 제1 고농도 P형 도핑 영역을 형성하는 단계 이후, 급속 어닐링하는 단계;를 더 포함한다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 제1 고농도 P형 도핑 영역을 식각하는 단계;는 상기 층간 절연막을 식각하는 단계와 동시에 진행된다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 제1 고농도 P형 도핑 영역을 식각하는 단계; 이후, 상기 제1 고농도 P형 도핑 영역 내에 제2 고농도 P형 도핑 영역을 형성하는 단계;를 더 포함한다.
본 발명의 일 측면에 따른 전력 반도체 소자의 제조 방법에서 상기 제2 고농도 P형 도핑 영역을 형성하는 단계의 이온 주입 에너지 및 도즈량은 상기 제1 고농도 P형 도핑 영역을 형성하는 단계의 이온 주입 에너지 및 도즈량보다 작다.
본 발명에 따른 전력 반도체 소자의 제조 방법은 상기 트렌치 구조의 하부 영역을 감싸도록 플로팅 영역을 종래 대비 깊게 형성함으로써 트렌치 구조의 하부 영역에 집중되는 전기장을 감소시켜 BVCES의 감소 없이 낮은 Vce(sat) 및 향상된 스위칭 성능을 제공할 수 있는 반도체 소자를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 전력 반도체 소자에 대한 평면도를 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 전력 반도체 소자 제조 순서를 나타낸 도면이다.
도 3 내지 10은 본 발명의 실시예에 따른 전력 반도체 소자의 제조 방법을 나타낸 도면이다.
도 11은 일반 기술에 의한 전력 반도체 소자의 시뮬레이션(device simulation) 결과이다.
도 12는 본 발명의 실시예에 의한 전력 반도체 소자의 시뮬레이션(device simulation) 결과이다.
도 13은 본 발명의 실시예에 의한 전력 반도체 소자의 SEM 사진이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
공간적으로 상대적인 용어인 아래(below, beneath, lower), 위(above, upper) 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관 관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 아래(below, beneath)로 기술된 소자는 다른 소자의 위(above, upper)에 놓여질 수 있다. 따라서, 예시적인 용어인 아래는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, "제1 도전형" 및 "제2 도전형"이라는 용어는 N 또는 P 형과 같이 서로 반대되는 도전형을 가리키며, 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 이하, 본 발명의 일실시예에서는 제1 도전형이 N형이고, 제2 도전형이 P형인 경우를 예시하여 설명한다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.
이하, 도 1 내지 도 12에서는 본 발명의 실시예에 따른 전력 반도체 소자의 제조 방법 및 이에 따라 제조된 전력 반도체 소자에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 전력 반도체 소자에 대한 평면도를 나타낸 도면이다.
전력 반도체 소자는 수십-수백개의 액티브 셀 영역(205)을 포함한다. 단위 액티브 셀 영역(205)에 고농도 소스 영역(230) 및 고농도 P형 도핑 영역(235)을 포함한다. 여기서, 고농도 소스 영역(230)이 고농도 P형 도핑 영역(235)를 둘러싸고 있다. 그리고 상기 고농도 소스 영역(230) 및 고농도 P형 도핑 영역(235)을 감싸는 복수개의 트렌치 게이트 구조(trench gate structure)(210)를 포함한다. 고농도 P형 도핑 영역(235)을 감싸도록 형성되는 트렌치 게이트 구조(210)가 각각 사분면의 일 영역에 위치하도록 구성될 수 있다. 상기 트렌치 게이트 구조(210)와 구조 사이에 P형 플로팅 영역(DF, 220)이 형성되어 있다. 플로팅 영역(220)은 전기적으로 에미터 전극(전극) 또는 게이트 전극과도 연결되어 있지 않은 구성으로써, 전적으로 플로팅 상태이다.
도 2에 도시된 바와 같이 본 발명의 실시예의 순서를 나타내었다. S10 단계에서는 저농도의 제1 에피층(250)과 고농도의 제2 에피층(252)이 포함된 기판을 준비한다. 제2 에피층은 필드 스탑층으로 사용한다. 상기 제1 에피층은 드리프트 영역으로 사용할 수 있다. S20 단계에서는 상기 제1 에피층에 플로팅 영역과 N형 웰 영역을 형성한다. S30 단계에서는 트렌치 구조를 형성하고 트렌치 구조 내부에 게이트 절연막 및 게이트 전극을 형성한다. S40 단계에서는 기판에 P형 베이스 영역을 형성하고 도펀트 확산을 위해 제1 고온 어닐링을 진행한다. S50 단계에서는 1차 P+ 이온주입 및 RTP 고속 어닐링 방법에 의해 P+ 도핑 영역을 형성한다. S60 단계에서는 N+ 이온 주입을 하여 N형 소스 영역을 형성한다 S70 단계는 층간 절연막 패턴을 형성 단계로서, 층간 절연막 증착하고, 컨택 포토/식각을 진행하여 층간 절연막 패턴을 형성한다. S80 단계에서는 2차 P+ 이온 주입을 실시하여 최종적으로 P+ 도핑 영역을 완성한다. 그리고 2차 P+ 이온 주입 후 제2 고온 어닐링 공정을 추가로 진행한다. S80단계에서는 에미터 전극 및 패시베이션 절연막(passivation insulating layer)을 형성한다. 그리고 S90 단계에서는 기판 후면을 백 사이드(back side) 그라인딩(grinding) 작업을 수행하여 N+ 필드 스탑층이 노출될 때까지 기판의 일부를 제거한다. 그리고 P+ 컬렉터 층(257)을 형성한다. 그리고 드레인 전극(259)를 증착하여 전력 반도체 소자를 완성한다.
다시 말하면, 전력 반도체 소자의 제조 방법에서, S30은 기판에 복수의 트렌치를 형성하는 단계, 상기 트렌치에 게이트 절연막 및 게이트 전극을 형성하는 단계이다. S40은 기판에 P형 베이스 영역을 형성하는 단계이다. S50은 P형 베이스 영역에 제 1 고농도 P형 도핑 영역을 형성하는 단계이다. 제1 고농도 P형 도핑 영역을 형성하는 단계 이후, 급속 어닐링하는 단계를 더 포함한다. S60은 P형 베이스 영역에 상기 제1 고농도 P형 도핑 영역의 깊이보다 작은 N형 소스 영역을 형성하는 단계이다. S70은 상기 게이트 전극 위에 층간 절연막 패턴을 형성하면서, 동시에 제1 고농도 P형 도핑 영역을 식각하는 단계이다. 상기 제1 고농도 P형 도핑 영역의 식각은 일부 표면 근처에서 일어나는 것으로 층간 절연막을 패터닝하면서 동시에 발생한다.
S80은 제1 고농도 P형 도핑 영역 내에 제2 고농도 P형 도핑 영역을 형성하는 단계이다. 여기서, 제2 고농도 P형 도핑 영역을 형성하는 단계의 이온 주입 에너지 및 도즈량은 제1 고농도 P형 도핑 영역을 형성하는 단계의 이온 주입 에너지 및 도즈량보다 작다.
S90은 상기 고농도 N형 소스 영역 및 고농도 P형 도핑 영역과 접하는 에미터 전극을 형성하고, 상기 에미터 전극 상에 패시베이션 절연막을 형성하는 단계이다. S100은 기판 하면을 백사이드 그라인딩 후 컬렉터 영역을 형성하고, 컬렉터 영역 하면에 드레인 전극을 형성하는 단계이다.
먼저, 도 3에 도시된 바와 같이, 기판(100)은 베이스 기판(254) 위에 고농도 N형이 도핑된 제1 에피층(252), 저농도 N형이 도핑된 제2 에피층(250)을 포함한다. 서로 다른 농도를 갖는 두 개의 에피층(252, 250)으로 구성된다. 이 경우 불순물 농도가 높은 제1 에피층(252)은 필드 스탑 층(또는 버퍼 층, 도9, 255참조)으로 동작한다. 제2 에피층(250)은 이후 설명할 드리프트 영역(250)으로 동작한다.
상기 제2 에피층(250)의 두께는 90 ~ 100 um 두께를 가질 수 있다. 이와 같이 제2 에피층(250)의 두께를 두껍게 형성하는 이유는 차후에 형성되는 플로팅 영역(220)과 제1 에피층(252) 간 일정 간격을 이격시키기 위함이며, 이를 통해 제1 에피층(252)과 베이스 영역(240) 또는 플로팅 영역(210) 사이에 공핍 영역을 어느 정도 확보함으로써 항복 전압을 증가시킬 수 있다.
이어, 도 4에 도시된 바와 같이, 상기 기판에 P형 플로팅 영역(DF, 220), LOCOS 분리막(260) 및 N형 웰 영역(245)을 형성한다.
구체적으로, 상기 기판에 일정 간격으로 이격되도록 플로팅 마스크 패턴을 형성한다. 그리고 P형 도펀트로 기판에 이온 주입하여 플로팅 영역(220)을 형성한다. P형 도펀트로 붕소(B) 또는 BF2 등을 사용할 수 있다. 본 발명에 적용 가능한 실시예에서 상기 플로팅 영역(220)은 약 8 - 9 um 의 깊이를 갖도록 형성될 수 있다. 항복 전압 확보 측면에서 플로팅 영역(220)의 깊이는 N형 드리프트 영역(250) 두께의 8 ~ 10 % 정도가 적용될 수 있다. 플로팅 영역(220)은 웰 영역(245)보다 큰 깊이로 형성될 수 있다.
그리고 기판(100) 상에 LOCOS(260) 영역을 형성한다. 복수의 액티브 셀 영역 사이를 분리하기 위함이다. 그리고 상기 플로팅 영역(220)의 사이에 N형 웰 영역(245)을 형성할 수 있다. 상기 웰 영역(245)은 기판의 상면으로부터 약 6 - 7 um 의 두께를 갖도록 형성될 수 있다.
상기 N형 웰 영역(245)은 드레인 금속층(전극, 259)에서 고농도 소스 영역(230)으로 홀(hole) 캐리어가 이동하는 것을 억제하는 역할을 한다. 이를 위해 상기 N형 웰 영역(245)은 N형 드리프트 영역(240)보다 높은 불순물 농도를 갖도록 형성될 수 있다. 이에 따라 상기 드리프트 영역(240)에 홀 캐리어가 쌓이게 되면 전자의 주입을 증가시켜 전도도 변조(conductivity modulation)가 더 많이 발생하게 되고, 그 결과 저항이 낮아진다. 그래서 작은 전압에도 전자 캐리어가 쉽게 드레인 영역으로 이동할 수 있도록 하여 낮은 Vce(sat) 특성을 얻을 수 있게 된다.
이어, 5에 도시된 바와 같이, 상기 기판의 상면으로부터 일정 깊이로 복수 개의 트렌치(211, 212, 213, 214)를 형성한다. 상기 복수 개의 트렌치(211, 212, 213, 214)는 각각 플로팅 영역(220) 및 웰 영역(245)의 측면에 접하도록 형성된다. 이하, 설명의 편의상 도면의 좌측부터 우측 방향으로 각각 제1 트렌치(211), 제2 트렌치(212), 제3 트렌치(213) 및 제4 트렌치(214)라 명명한다. 상기 제1 내지 제4 트렌치 게이트(211,212,213,214)는 상기 반도체 기판에 대한 식각 공정을 통해 형성될 수 있으며, 각각은 동일한 공정을 통해 동일한 깊이로 형성될 수 있다.
각각의 트렌치(211,212,213,214) 내부에 게이트 절연막(216) 및 게이트 전극(215)이 각각 형성된다. 게이트 전극(216)은 도전성 물질인 폴리-실리콘을 증착하고 패터닝하여 게이트 전극(216)을 형성한다.
계속해서, 도 5에 도시된 바와 같이, 기판에 포토 마스크 패턴(미도시)을 형성하고, 마스크 패턴을 이용해서 선택적으로 N형 웰 영역(245) 내에 P형 도펀트를 이온 주입하여 P형 베이스 영역(240)을 형성한다. 이에 따라 N형 웰 영역(245)은 면적이 축소된다. 그리고 P형 베이스 영역이 기판 아래 방향으로 확산시키기 위해 고온에서 700 - 900 oC 에서 어닐링 공정을 수행할 수 있다.
도 6에 도시된 바와 같이, P+ 도핑 영역(235)을 형성하기 위해서 기판에 P+ 마스크 패턴(120)을 형성한다. P+ 마스크 패턴(120)은 게이트 전극(215) 위에 형성되어 기판을 노출시킨다. 그리고 마스크 패턴(120)을 이용해서 기판에 선택적으로 P형 도펀트를 1차 이온 주입(285)하여 제1 P+ 도핑 영역(235)를 형성한다. 제1 P+ 도핑 영역(235) 형성 후 급속 어닐 공정(rapid thermal process: RTP)을 수행하여 P+ 도핑 영역을 활성화 시킨다(activation). 도펀트로 보론을 사용할 수 있다. RTP는 850- 1200C 에서 10 - 120 초로 진행할 수 있다. Boron 도펀트로 100 - 200 KeV 이온 주입 에너지, 1E14-1E16/cm2 사이의 도즈로 이온 주입할 수 있다.
도 7에 도시된 바와 같이, N+ 소스 영역(230)을 형성한다. N+ 소스 영역(230)을 형성하기 위해 N+ 포토 마스크 패턴(미도시)을 형성하고, 기판에 선택적으로 N형 도펀트를 이온 주입하여, N+ 도핑 영역(230)을 형성한다. N형 소스 영역은 제1 고농도 P형 도핑 영역(235)의 깊이보다 작다.
N+ photo (NSD)후 N+ 이온 주입, P+ photo (PSD)후 을 P+ 이온 주입하고, 어닐링 공정을 진행하여 고농도 소스 영역 및 P형 도핑 영역을 형성할 수도 있다. 어닐링 공정에 의해 동시 활성화(activation)이 되는데, N형의 도펀트가 P형 도핑 영역으로 확산이 많이 일어나서, P+ 도핑 영역이 축소될 수 있다. 이 경우, 충분한 동작 영역(Safety operation area, SOA)이 확보되지 않는다. 그러나 본 발명의 실시 예와 같이, P+ 이온 주입 후 바로 급속 어닐링(RTP: rapid thermal process)하고, N+ 이온 주입을 하게 되면, P+ 도핑 영역으로 N형 도펀트의 확산이 억제된다. 그렇게 함으로써, P형 도핑 영역을 어느 정도 확보한다. 충분한 동작 영역을 확보할 수 있다.
도 8에 도시된 바와 같이, 기판의 상면에는 CVD 방법으로 두꺼운 층간 절연막(270)을 증착한다. 층간 절연막으로 실리콘 산화막 계열의 절연막(270)을 사용한다. 층간 절연막(270)은 두 개의 층으로 이루어질 수 있다. 첫번째 층은 HLD 산화막과 같은 게이트 전극 보호막으로 사용하고, 두번째 층은 PSG 또는 BPSG 물질을 증착할 수 있다. PSG 또는 BPSG 물질은 플로우(flow) 특성이 좋아서, 층간 절연막의 평탄화가 가능하다. 컨택 마스크 패턴이 잘 형성되기 위해서는 층간 절연막이 평탄하게 형성될 수 있도록 해야 하기 때문이다. 그리고 층간 절연막 상에 컨택 마스크 패턴(140)을 형성한다. 컨택 마스크 패턴(140)을 마스크로 해서, 층간 절연막을 식각하는 컨택 식각 공정을 수행한다.
도 9에 도시된 바와 같이, 컨택 식각 공정 후, 층간 절연막 패턴(270) 형성된다. 그리고 컨택 마스크 패턴(140)은 제거한다. 층간 절연막 식각 공정에 의해 층간 절연막이 식각되고, 기판이 노출된다. 노출된 기판에는 P+ 도핑 영역(235)이 상부에 존재하는데, P 도핑 영역의 일부 영역도 식각 공정에 의해 손실이 일어난다. 즉, 제1 고농도 P형 도핑 영역(235)이 식각되는 것이다. 제1 고농도 P+ 도핑 영역(235)의 전체 두께가 얇아지고, 차지하는 면적이 감소한다. 이로 인해 P+ 도핑 영역(235)의 P형 도펀트 농도가 감소한다.
그래서 이를 원상회복하기 위해, 도 9에 도시된 바와 같이, 2차 P+ 이온 주입(295)을 실시한다. 2차 P+ 이온 주입(295)을 통해서 줄어든 P형 도펀트 양을 보충한다. BF 도펀트로 100 KeV 미만으로 1E14-1E16/cm2 사이의 도즈로 이온 주입할 수 있다. 2차 P+ 이온 주입(295) 도즈량 및 이온 주입 에너지는 1차 이온 주입(285) 때보다 작다. 그래서 2차 P+ 이온 주입(295) 실시에 의해 제2 고농도 P+ 도핑 영역이 제1 고농도 P+ 도핑 영역 안에 형성된다고 볼 수 있다.
그리고 2차 P+ 이온 주입 후 900 oC 보다 낮은 온도에서 어닐링을 한다. 이 어닐링은 컨택 식각 공정에서 발생하는 식각 손상을 완화해주는 역할을 한다. 900 oC 이하에서 N+ 도펀트의 확산은 미미한 수준이다.
도 10에 도시된 바와 같이, 절연막 패턴 및 기판 위에, 알루미눔, 구리 등의 금속 물질을 이용하여, 에미터 금속을 증착하여 에미터 전극(280)을 형성하다. 에미터 전극(280)과 게이트 전극(215)은 절연막 패턴(270)에 의해 서로 전기적으로 분리되어 있다. N+ 소스 영역(230) 및 P+ 도핑 영역(235)은 에미터 전극(280)과 전기적으로 연결된다.
그리고 에미터 전극 형성 후 수분 등이 침투하는 것을 방지하기 위해 패시베이션 절연막(290) 형성한다. 그리고 기판의 후면을 백 사이드(back side) 그란인딩(backside grinding) 공정을 수행한다. 이로 인해 베이스 기판(254)를 제거한다. 베이스 기판을 제거할 때 제1 에피층 (252)이 노출될 때까지 진행한다. 남은 제1 에피층(252)은 N+ 필드 스탑층(255)이 된다. 그래서 N+ 필드 스탑층(255) 형성을 위한 별도의 이온 주입 공정은 필요하지 않는 장점이 있다.
필드 스탑층(255)은 에미터 전극부터 형성되는 전계(electric field)가 더 이상 P+ 콜렉터 층(257)에 뻗어나가지 않도록 막아 주는 역할을 한다. 필드 스탑층(255)이 없을 경우, 드리프트 영역(250)의 두께를 매우 두껍게 해야 하는데, 그 경우, 낮은 농도로 도핑된 드리프트 영역(250)에 의해 저항이 증가하는 단점이 있다. 또한 필드 스탑층(255)이 존재하지 않으면, 전계가 더 깊게 아래 방향으로 형성되어 PN 다이오드를 형성할 수 없어서 고용량의 전류에 사용되는 IGBT 기능을 제대로 발휘할 수 없다.
그리고 P+ 컬렉터 층(257)을 형성한다. 그리고 드레인 전극(259)를 증착하여 전력 반도체 소자를 완성한다.
도 11, 12는 일반 기술과 본 발명의 차이를 설명하기 위해 도시된 소자 시뮬레이션(device simulation) 결과이다. 도 11은 일반 기술 방식으로 제조된 경우이고, 도 12는 본 발명의 실시 예에 해당된다. 일반 기술방식으로 진행된 경우, 도 11에 도시된 바와 같이, 그림에 표시된 화살표를 비교해보면, N+ 소스 영역(230) 보다 P+ 도핑 영역(235)보다 더 깊이 형성된다. 즉, P+ 도핑 영역(235)이 더 얕게(shallow) 하게 형성된다. 또한 에미터 전극 측면(280a) 대부분이 N+ 소스 영역(230)과만 접촉함을 볼 수 있다. N / P 도즈(doze) 차이에 의해 에미터 컨택 하부까지 N형 도펀트인 인(P)의 측면 확산으로 인해 보론(Boron)이 밀려난 형태이다. 그래서 다이나믹 래치-업(Dynamic Latch-up) 에 취약하여 리버스 바이어스 상태에서 안정적인 동작 면적(Reverse Bias Safety Operation Area, 이하 RBSOA) 확보가 안될 수 있다. RBSOA 파라미터는 IGBT 소자에서 턴-오프 상태에서 안정적인 동작 조건을 테스트하는 것이다.
그러나 본 발명에서는 도 12에 도시된 바와 같이, N+ 소스 영역(230) 이 P+ 도핑 영역(235)보다 더 얕게 (shallow) 하게 형성된다. 원하는 P+ 도핑 영역(235)가 확보된다. 에미터 전극 측면(285a) 부분에 N+ 소스 영역(230)과 P+ 도핑 영역(235)이 동시에 접촉함을 볼 수 있다. P형 도펀트인 보론(B)을 먼저 활성화 (activation)한 후 N형 도펀트인 인(P) 이온 주입 시 컨택 하부 안정적인 P+ 형태를 가진다. 그래서 다이나믹 래치-업 (Dynamic Latch-up) 개선 된다. 5배의 RBSOA 수준을 확보할 수 있다. SOA 테스트 결과, 모든 평가조건에서 양호한 결과를 보였으며 여러 RTP 조건에 대해 유의 차는 나타나지 않았다.
도 13은 본 발명의 실시예에 의해 제조된 전력 반도체 소자의 단면 SEM 사진이다. 그림에서 보듯이 N+ 소스 영역과 P+ 도핑 영역이 확연하게 보여주고 있다. 소자 시뮬레이션 (Device simulation) 결과와 거의 일치하게 SEM 사진도 나오고 있음을 볼 수 있다.
본원 발명에 따른 전력 반도체 소자의 제조 방법은 이와 같은 기술 구성을 통해 종래 대비 원하는 디자인으로 P+ 도핑 영역을 확보하고, 넓은 RBSOA 윈도우 (window)를 제공할 수 있는 전력 반도체 소자의 제조 방법을 제공할 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100: 기판, 211, 212, 213, 214: 트렌치 구조
215 : 트렌치 게이트 전극, 216 : 게이트 절연막
220 : 플로팅 영역 230 : 고농도 소스 영역
235: 고농도 P형 도핑 영역 240 : 베이스 층
245 : N형 웰 영역 250: 제1 에피층(또는 드리프트 영역)
252: 제2 에피층, 255 : 필드 스탑 층
259 : 드레인 전극 257 : 콜렉터 층
260 : LOCOS 산화막 270 : 층간 절연막
280 : 에미터 전극 285 : 1차 P+ 이온 주입
290 : 패시베이션 절연막 295 : 2차 P+ 이온 주입

Claims (13)

  1. 기판에 복수의 트렌치를 형성하는 단계;
    상기 트렌치에 게이트 절연막 및 게이트 전극을 형성하는 단계;
    상기 기판에 P형 도펀트를 이온 주입하여 P형 베이스 영역을 형성하는 단계;
    상기 P형 베이스 영역에 고농도의 P형 도펀트를 1차 이온 주입하는 단계;
    상기 1차 이온 주입 후 급속 어닐링하는 단계;
    상기 기판 상에 고농도의 N형 도펀트를 이온 주입하여 고농도 N형 소스 영역을 형성하는 단계;
    상기 기판 상에 층간 절연막을 증착하고 패터닝하여 층간 절연막 패턴을 형성하는 단계;
    상기 절연막 패턴 사이에 고농도의 P형 도펀트를 2차 이온 주입하는 단계;
    상기 P형 베이스 영역에 고농도 P형 도핑 영역을 형성하는 단계;
    상기 기판 상에 상기 고농도 N형 소스 영역 및 고농도 P형 도핑 영역과 접하는 에미터 전극을 형성하는 단계;
    상기 에미터 전극 상에 패시베이션 절연막을 형성하는 단계;
    상기 기판 하면에 고농도의 P형 도펀트를 이온 주입하여 컬렉터 영역을 형성하는 단계; 및
    상기 컬렉터 영역 하면에 드레인 전극을 형성하는 단계;를 포함하는 전력 반도체 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 트렌치를 형성는 단계 이전에,
    상기 기판에 플로팅 영역 및 N형의 웰 영역을 형성하는 단계;를 더 포함하는 전력 반도체 소자의 제조 방법.
  3. 제 1항에 있어서,
    상기 기판은 고농도의 제1 에피층과 저농도의 제2 에피층을 포함하는 전력 반도체 소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 P형 도핑 영역의 깊이는 상기 고농도 고농도 N형 소스 영역보다 더 깊은 전력 반도체 소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 에미터 전극의 측벽에 상기 고농도 N형 소스 영역 및 P형 도핑 영역이 접하여 형성하는 전력 반도체 소자의 제조 방법.
  6. 제 1항에 있어서, 상기 컬렉터 영역을 형성하는 단계 이전에
    상기 기판의 후면을 그라인딩하는 단계;를 더 포함하는 전력 반도체 소자의 제조 방법.
  7. 제 1항에 있어서,
    상기 2차 이온 주입 단계의 이온 주입 에너지는 상기 1차 이온 주입 단계의 이온 주입 에너지보다 작은 전력 반도체 소자의 제조 방법.
  8. 제 1항에 있어서,
    상기 2차 이온 주입 단계의 이온 주입 도즈량은 상기 1차 이온 주입 단계의 이온 주입 도즈량보다 작은 전력 반도체 소자의 제조 방법.
  9. 기판에 복수의 트렌치를 형성하는 단계;
    상기 트렌치에 게이트 절연막 및 게이트 전극을 형성하는 단계;
    상기 기판에 P형 베이스 영역을 형성하는 단계;
    상기 P형 베이스 영역에 제 1 고농도 P형 도핑 영역을 형성하는 단계;
    상기 P형 베이스 영역에 상기 제1 고농도 P형 도핑 영역의 깊이보다 작은 N형 소스 영역을 형성하는 단계;
    상기 게이트 전극 위에 층간 절연막을 형성하는 단계;
    상기 제1 고농도 P형 도핑 영역을 식각하는 단계;
    상기 고농도 N형 소스 영역 및 고농도 P형 도핑 영역과 접하는 에미터 전극을 형성하는 단계;
    상기 에미터 전극 상에 패시베이션 절연막을 형성하는 단계;
    상기 기판 하면에 컬렉터 영역을 형성하는 단계; 및
    상기 컬렉터 영역 하면에 드레인 전극을 형성하는 단계;를 포함하는 전력 반도체 소자의 제조 방법.
  10. 제 9항에 있어서,
    상기 제1 고농도 P형 도핑 영역을 형성하는 단계 이후, 급속 어닐링하는 단계;를 더 포함하는 전력 반도체 소자의 제조 방법.
  11. 제 9항에 있어서,
    상기 제1 고농도 P형 도핑 영역을 식각하는 단계;는
    상기 층간 절연막을 식각하는 단계와 동시에 진행되는 전력 반도체 소자의 제조 방법.
  12. 제 9항에 있어서,
    상기 제1 고농도 P형 도핑 영역을 식각하는 단계; 이후,
    상기 제1 고농도 P형 도핑 영역 내에 제2 고농도 P형 도핑 영역을 형성하는 단계;를 더 포함하는 전력 반도체 소자의 제조 방법.
  13. 제 12항에 있어서,
    상기 제2 고농도 P형 도핑 영역을 형성하는 단계의 이온 주입 에너지 및 도즈량은 상기 제1 고농도 P형 도핑 영역을 형성하는 단계의 이온 주입 에너지 및 도즈량보다 작은 전력 반도체 소자의 제조 방법.
KR1020170030500A 2017-03-10 2017-03-10 전력 반도체 소자의 제조 방법 KR20180104236A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170030500A KR20180104236A (ko) 2017-03-10 2017-03-10 전력 반도체 소자의 제조 방법
US15/686,874 US10217836B2 (en) 2017-03-10 2017-08-25 Method of manufacturing power semiconductor device
DE102018102949.7A DE102018102949B4 (de) 2017-03-10 2018-02-09 Verfahren zur herstellung einer leistungs-halbleitervorrichtung
US16/106,622 US10686051B2 (en) 2017-03-10 2018-08-21 Method of manufacturing power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170030500A KR20180104236A (ko) 2017-03-10 2017-03-10 전력 반도체 소자의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180133763A Division KR101928253B1 (ko) 2018-11-02 2018-11-02 전력 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180104236A true KR20180104236A (ko) 2018-09-20

Family

ID=63259160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170030500A KR20180104236A (ko) 2017-03-10 2017-03-10 전력 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (2) US10217836B2 (ko)
KR (1) KR20180104236A (ko)
DE (1) DE102018102949B4 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200105874A1 (en) 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
CN109494254A (zh) * 2018-10-16 2019-03-19 扬州国扬电子有限公司 改进栅控型功率器件安全工作区性能的自对准工艺
CN113193039A (zh) * 2021-04-09 2021-07-30 深圳深爱半导体股份有限公司 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6693310B1 (en) * 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US6121089A (en) 1997-10-17 2000-09-19 Intersil Corporation Methods of forming power semiconductor devices having merged split-well body regions therein
CN1268003C (zh) 2001-02-01 2006-08-02 三菱电机株式会社 半导体器件及其制造方法
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP3934613B2 (ja) 2004-01-21 2007-06-20 株式会社東芝 半導体装置
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
CN105027295B (zh) * 2013-08-06 2018-02-06 富士电机株式会社 沟槽栅mos型半导体装置及其制造方法
EP2966683B1 (en) * 2013-10-04 2020-12-09 Fuji Electric Co., Ltd. Semiconductor device
JP2015177010A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置
JP6267624B2 (ja) * 2014-10-24 2018-01-24 住友電気工業株式会社 炭化珪素半導体装置
JP6729999B2 (ja) * 2015-02-16 2020-07-29 富士電機株式会社 半導体装置
KR101745776B1 (ko) 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
CN107408576B (zh) * 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
DE102015117469A1 (de) * 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
JP6566835B2 (ja) * 2015-10-22 2019-08-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107452627B (zh) * 2016-06-01 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
US10157983B2 (en) * 2017-03-09 2018-12-18 Maxpower Semiconductor Inc. Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands

Also Published As

Publication number Publication date
US20180358451A1 (en) 2018-12-13
US10217836B2 (en) 2019-02-26
US10686051B2 (en) 2020-06-16
DE102018102949B4 (de) 2021-07-15
DE102018102949A1 (de) 2018-09-13
US20180261680A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
KR101745776B1 (ko) 전력용 반도체 소자
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
TWI404205B (zh) 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
JP2008529279A (ja) パワーダイオードを包含する集積回路
WO2012104322A1 (en) Silicon carbide bipolar junction transistor comprising shielding regions and method of manufacturing the same
US11869940B2 (en) Feeder design with high current capability
US10686051B2 (en) Method of manufacturing power semiconductor device
US10615079B2 (en) Semiconductor device and method for manufacturing the same
RU2510099C2 (ru) Способ изготовления силового полупроводникового прибора
CN109449153B (zh) 一种功率器件防护芯片及其制造方法
CN104517961B (zh) 整流器及其制造方法
US9911808B2 (en) Method for forming a semiconductor device and a semiconductor device
KR101928253B1 (ko) 전력 반도체 소자의 제조 방법
CN114038906A (zh) 一种肖特基二极管及其制备方法
KR102424762B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JPH10335630A (ja) 半導体装置及びその製造方法
CN213752716U (zh) 金属氧化物场效应晶体管器件和电子设备
US20240222498A1 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
WO2023112547A1 (ja) 半導体装置
KR20180065769A (ko) SiC MOSFET 전력 반도체 소자 및 그 제조방법
CN114171386A (zh) 一种载流子存储槽栅双极型晶体管结构的工艺优化方法
CN116525448A (zh) 一种可调电压的半导体器件及其制造方法
JP2021150405A (ja) 炭化珪素半導体装置
CN116722027A (zh) 一种具有载流子存储层的超结igbt器件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment