CN116525448A - 一种可调电压的半导体器件及其制造方法 - Google Patents

一种可调电压的半导体器件及其制造方法 Download PDF

Info

Publication number
CN116525448A
CN116525448A CN202310582174.2A CN202310582174A CN116525448A CN 116525448 A CN116525448 A CN 116525448A CN 202310582174 A CN202310582174 A CN 202310582174A CN 116525448 A CN116525448 A CN 116525448A
Authority
CN
China
Prior art keywords
region
trigger
forming
area
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310582174.2A
Other languages
English (en)
Inventor
陈美林
张轩瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jingyue Electronics Co ltd
Original Assignee
Shanghai Jingyue Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jingyue Electronics Co ltd filed Critical Shanghai Jingyue Electronics Co ltd
Priority to CN202310582174.2A priority Critical patent/CN116525448A/zh
Publication of CN116525448A publication Critical patent/CN116525448A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种可调电压的半导体器件及制造方法，提供一基板，所述基板划分元胞区、终端区，所述元胞区向中心凹陷，凹陷区域定义为触发区，触发区内形成串联的PN结构，在不同的实际应用场景中，通过熔丝技术或短接技术，动态调整TVS结构中的PN结个数，从而在不改变制作工艺的前提下调整半导体器件的触发电压，降低了工艺的复杂度。

Description

一种可调电压的半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，具体涉及可调电压的半导体器件及制造方法。
背景技术
瞬态电压抑制器(TVS)被广泛应用于ESD领域，传统的大电流TVS防护器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，很难有效保护被保护电路。
现有的TVS器件存在触发电压高、ESD窗口难以优化的情况，同时无法动态调整触发电压，在不同的应用场景下要对应的调整制作工艺，工艺复杂度高。
发明内容
基于上述现有技术的缺点，本发明提供一种可调电压的半导体器件及制造方法，能够在不影响其他性能的情况下降低箝位系数，同时能够动态调整触发电压。
为实现上述目的，本发明提供一种可调电压的半导体器件的制造方法，包括以下步骤：
提供一基板，所述基板自下而上包括重掺杂第一导电类型的衬底和轻掺杂第一导电类型的外延层，所述基板划分元胞区、终端区，所述元胞区向中心凹陷，凹陷区域定义为触发区，位于所述元胞区和所述终端区之间区域定义为终端过渡区，位于所述触发区与所述元胞区之间的区域定义为触发过渡区，所述触发区临近所述终端区的边缘区域定义为终止区，其余区域定义为连接区；
在所述基板上形成沟槽；
在沟槽形成多晶硅；
形成第一正面金属，并在所述元胞区形成MOS管，在所述终端过渡区形成栅极结构，且所述栅极结构和所述MOS管的栅极相连接；
在所述连接区形成第二导电类型的基区；
在所述终止区的两个触发区沟槽之间、所述连接区的两个触发区沟槽之间偏所述终端区远端侧形成重掺杂第一导电类型的第二源区；
在所述第二源区、所述连接区的两个所述触发区沟槽之间偏所述终端区侧的所述基区上表面形成接触孔；
于所述连接区的两个所述触发区沟槽之间偏所述终端区侧的所述基区上的所述接触孔的底部形成重掺杂第二导电类型的第二体区；
形成第二正面金属，在所述触发区的所述连接区中，位于所述触发区沟槽两侧的所述第二源区和所述第二体区通过所述第二正面金属，跨越所述触发区沟槽实现电连接，形成串联的PN结构，靠近所述终端区的所述第二体区与所述终止区中的所述第二源区通过所述第二正面金属实现电连接，靠近所述触发过渡区的所述第二源区定义为TVS结构的阳极，所述终止区中的所述第二源区定义为TVS结构的阴极；
形成第三正面金属，使所述TVS结构的阳极通过所述栅极结构与所述MOS管的栅极相连接，所述触发过渡区形成栅极电阻，所述栅极电阻连接于所述TVS结构的阳极与所述MOS管的源极之间。
进一步的，在基板上形成沟槽，包括以下步骤：
在所述外延层上形成硬掩膜；
蚀刻硬掩膜及所述外延层，在所述元胞区的外延层上形成元胞区沟槽；在所述终端区的外延层上形成终端区沟槽；在所述触发区的外延层上形成触发区沟槽；在所述终端过渡区的外延层上形成栅极结构沟槽；在所述触发过渡区的外延层上形成栅极电阻沟槽；
去除硬掩膜。
进一步的，栅极电阻沟槽中的所述多晶硅形成栅极电阻，栅极结构沟槽中的所述多晶硅形成了栅极结构，所述元胞区中的元胞区沟槽中的所述多晶硅形成了MOS管的栅极，且MOS管的栅极和所述栅极结构相连接。
进一步的，形成第一正面金属，并在所述元胞区形成MOS管，包括以下步骤：
在所述元胞区形成第二导电类型的基区；
在所述元胞区的所述基区形成重掺杂第一导电类型的第一源区，所述第一源区的深度小于所述基区的深度，沿沟槽平行方向间隔设置；
在所述第一源区、两个所述第一源区之间的所述外延上表面形成接触孔；
于两个所述第一源区之间的所述外延上的所述接触孔的底部形成重掺杂第二导电类型的第一体区；
形成第一正面金属，所述第一源区与所述第一体区通过所述第一正面金属实现电连接。
进一步的，形成第三正面金属，使所述TVS结构的阳极通过所述栅极结构与所述MOS管的栅极相连接，包括以下步骤：
在所述栅极结构中的所述多晶硅上表面形成接触孔；
所述触发区的TVS结构中的阳极、所述终端过渡区中的所述栅极结构通过所述第三正面金属实现电连接。
进一步的，所述触发过渡区形成栅极电阻，所述栅极电阻连接于所述TVS结构的阳极与所述MOS管的源极之间，包括以下步骤：
在所述栅极电阻中的所述多晶硅上表面形成接触孔；
所述栅极电阻的两侧分别与所述第一正面金属、第三正面金属实现电连接。
本发明还提供一种可调电压的半导体器件，包括：
基板主体，所述基板从中央向外依次包括元胞区、终端区，所述元胞区延中央凹陷，凹陷区域定义为触发区；
位于所述元胞区和所述终端区之间设有终端过渡区，位于所述元胞区和所述触发区之间设有触发过渡区；所述触发区包括相邻设置的终止区和连接区；
所述终端过渡区形成有栅极结构，所述触发过渡区形成有栅极电阻；
在所述外延层上形成有沟槽，所述沟槽分布于所述元胞区、所述终端区、所述触发区、所述终端过渡区以及所述触发过渡区中；
所述基板表面覆盖有第一正面金属、第二正面金属以及第三正面金属，所述元胞区通过所述第一正面金属形成MOS管，所述栅极结构与所述MOS管的栅极相连；
所述触发区中，所述连接区的所述外延上形成有第二导电类型的基区，两个所述沟槽之间的所述基区内形成有第二源区与第二体区，所述第二源区与第二体区分别位于两个所述沟槽之间的所述基区内的两侧，所述第二源区通过所述基区对所述第二体区进行电传导，形成PN结构，所述连接区形成至少两个所述PN结构，所述触发区沟槽两侧的所述第二源区和所述第二体区通过所述第二正面金属，跨越所述触发区沟槽相连接，使多个所述PN结构形成串联PN结构；所述终止区的两个所述沟槽之间形成有第二源区，所述终止区的所述第二源区与靠近所述终端区的所述第二体区通过所述第二正面金属相连接，形成TVS结构，所述串联PN结构的阴极为所述TVS结构的阳极，所述终止区的所述第二源区为所述TVS结构的阴极；
所述触发区的所述TVS结构的阳极与所述终端过渡区的所述栅极结构通过所述第三正面金属相连接；所述触发过渡区的所述栅极电阻两侧分别与所述第一正面金属、第三正面金属相连接。
进一步的，在所述外延层表面和所述沟槽内测形成有第一氧化层，所述沟槽内形成有多晶硅。所述第一氧化层和所述多晶硅外表面形成有第二氧化层。
进一步的，在元胞区的所述外延上形成有第二导电类型的基区，所述基区上形成有第一源区和第一体区，所述第一源区延所述沟槽方向多段间隔设置，所述第一体区设置于两个所述第一源区之间，所述第一源区与所述第一体区通过所述第一正面金属相连接。
进一步的，所述触发过渡区中的所述外延上形成有第二导电类型的基区，所述触发过渡区的所述沟槽中的所述多晶硅形成栅极电阻，所述栅极电阻的两侧分别与第一正面金属、第三正面金属相连。
可选的，所述终端区的所述外延上形成有第二导电类型的基区，所述终端区的所述沟槽的所述多晶硅形成分压结构。
本发明通过设置串联PN结作为TVS结构，在不同的实际应用场景中，通过熔丝技术或短接技术，动态调整TVS结构中的PN结个数，从而在不改变制作工艺的前提下调整半导体器件的触发电压，降低了工艺的复杂度。同时，单独设置触发区，提高了器件的静电防护能力、电流泄放能力以及单位面积利用率。本发明为基于Trench MOS的改进，与现有的工艺相兼容。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明一种可调电压的半导体器件各区分布图。
图2为本发明一种可调电压的半导体基板剖面结构示意图。
图3为本发明一种可调电压的半导体生成沟槽和多晶硅的结构示意图。
图4为本发明一种可调电压的半导体生成基区的结构示意图。
图5为本发明一种可调电压的半导体沿元胞区沟槽垂直方向生成第一源区的结构示意图。
图6为本发明一种可调电压的半导体沿元胞区沟槽方向生成第一源区的结构示意图。
图7为本发明一种可调电压的半导体触发区生成第二源区的结构示意图。
图8为本发明一种可调电压的半导体元胞区与终端过渡区剖面结构示意图。
图9为本发明一种可调电压的半导体触发区、触发过渡区及元胞区剖面结构示意图。
图10为本发明一种可调电压的半导体第一正面金属、第二正面金属及第三正面金属分布示意图。
元件标号说明
100元胞区
101第一源区
102第一体区
200终端区
300触发区
301第二源区
302第二体区
310终止区
320连接区
400终端过渡区
410栅极结构
500触发过渡区
510栅极电阻
10衬底
20外延
30第一氧化层
40多晶硅
50基区
60第二氧化层
70接触孔
81第一正面金属
82第二正面金属
83第三正面金属
90背面金属
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
本实施例提供一种可调电压的半导体器件的制造方法，作为优选的实施方式，下述第一导电类型为N型，下述第二导电类型为P型。参照图1，包括以下步骤：
步骤S01，提供一基板，基板划分元胞区100、终端区200，所述元胞区向中心凹陷，凹陷区域定义为触发区300，位于所述元胞区100和所述终端区200之间区域定义为终端过渡区400，位于所述触发区300与所述元胞区100之间的区域定义为触发过渡区500；
所述触发区300临近所述终端区200的边缘区域定义为终止区310，其余区域定义为连接区320。
步骤S02，在基板上形成沟槽。
步骤S03，在沟槽形成多晶硅。
步骤S04，形成第一正面金属81，并在所述元胞区100形成MOS管；在所述终端过渡区400形成栅极结构410，且所述栅极结构410和所述MOS管的栅极相连接；形成第二正面金属82，使所述触发区300形成TVS结构。
步骤S05，形成第三正面金属83，使所述TVS结构的阳极通过所述栅极结构410与所述MOS管的栅极相连接；所述触发过渡区500形成栅极电阻510，所述栅极电阻510连接于所述TVS结构的阳极与所述MOS管的源极之间。
具体地，参照图2，提供一基板，所述基板自下而上包括重掺杂第一导电类型的衬底10和轻掺杂第一导电类型的外延层20。在本实施例中，所述衬底10为重掺杂的硅，所述外延20为轻掺杂的硅。所述基板从中央向外依次定义为元胞区100、终端区200，所述元胞区100延中央凹陷，凹陷区域定义为触发区300，位于所述元胞区100和所述终端区300之间区域定义为终端过渡区400，位于所述元胞区100和所述触发区300之间的区域定义为触发过渡区500；所述触发区300包括终止区310和连接区320，所述终止区310和所述连接区320相邻设置，在本实施例中，所述触发区300临近所述终端区200的边缘区域定义为终止区310，其余区域定义为连接区320。
参照图3，在基板上形成沟槽。具体的，在所述元胞区100的外延层20上形成元胞区沟槽；在所述终端区200的外延层20上形成终端区沟槽；在所述触发区300的外延层20上形成触发区沟槽；在所述终端过渡区400的外延层20上形成栅极结构沟槽；在所述触发过渡区500的外延层20上形成栅极电阻沟槽。在本实施例中，形成上述各沟槽的方法包括以下步骤：在所述外延层20上利用热氧化工艺或薄膜沉积工艺形成硬掩膜，硬掩膜的材质包括但不限于二氧化硅。利用蚀刻工艺，蚀刻硬掩膜及所述外延层20，形成元胞区沟槽、终端区沟槽、触发区沟槽、栅极结构沟槽以及栅极电阻沟槽。具体的，基于光刻版图图形化硬掩膜以定位沟槽所在位置，并经由图形化的硬掩膜蚀刻外延层20，得到上述各沟槽。在本实施方式中，经由图形化的硬掩膜干法蚀刻所述外延层20，之后利用蚀刻工艺去除硬掩膜。
作为优选地实施方式，形成上述各沟槽后，在各沟槽中形成牺牲氧化层，再去除所述牺牲氧化层，之后在上述各沟槽中形成第一氧化层30。本实施例牺牲氧化层的作用为修复外延层20由于刻蚀形成沟槽造成的表面损伤。牺牲氧化层为采用热氧化工艺形成的二氧化硅层。去除牺牲氧化层后利用热氧化工艺、薄膜沉积工艺在所述外延层20上形成第一氧化层30。
在上述沟槽形成多晶硅40。具体的，利用薄膜沉积工艺或其他方法，在上述各沟槽中形成所述多晶硅40，利用蚀刻工艺、平坦化工艺去除沟槽外的所述多晶硅40。此时，栅极电阻沟槽中的所述多晶硅40形成栅极电阻510，栅极结构沟槽中的所述多晶硅40形成了栅极结构410，所述元胞区100中的元胞区沟槽中的所述多晶硅40形成了MOS管的栅极，且MOS管的栅极和所述栅极结构410相连接。
参照图4，通过离子注入工艺、扩散工艺或其他方法，在所述元胞区100、所述终端区200、所述连接区320、所述终端过渡区400、所述触发过渡区500形成第二导电类型的基区50。
参照图5和图6，利用光刻工艺、离子注入工艺、退火工艺或其他方法，在所述元胞区100的所述基区50形成重掺杂第一导电类型的第一源区101，所述第一源区101的深度小于所述基区50的深度，沿多晶硅沟槽平行方向间隔设置。具体的，利用光刻图版确定所述第一源区101的位置，利用离子注入工艺，于所述基区50的表面进行重掺杂，利用退火工艺，恢复晶体结构并激活杂质。所述第一源区101形成所述MOS管的源极；所述衬底10作为所述MOS管的漏极。
参照图7，通过离子注入工艺、扩散工艺或其他方法，在所述终止区310的两个触发区沟槽之间、所述连接区320的两个触发区沟槽之间偏所述终端区200远端侧形成重掺杂第一导电类型的第二源区301。具体的，利用光刻图版确定所述第二源区301的位置，利用离子注入工艺，于所述基区50表面进行重掺杂，利用退火工艺，恢复晶体结构并激活杂质。
作为优选地实施方式，通过一次离子注入工艺、扩散工艺，同时形成所述第一源区101与所述第二源区301。
参照图8至图10，利用薄膜沉积工艺或其他方法，形成第二氧化层60，覆盖所述第一氧化层30和所述多晶硅40，形成所述第二氧化层60后，通过退火工艺或平坦化工艺处理所述第二氧化层60，提高所述第二氧化层60的平整度。利用光刻及蚀刻工艺，于所述外延层20及所述多晶硅40表面形成接触孔70。所述接触孔70用于后续填充金属，实现电连接。所述接触孔70的位置根据电性连接的需要选择合适的位置，本领域技术人员根据电路功能知晓接触孔的形成位置。作为优选的实施方式，在所述第一源区101、两个所述第一源区101之间的所述外延20、所述栅极结构410中的所述多晶硅60、所述栅极电阻510中的所述多晶硅60、所述第二源区301、所述连接区320的两个所述触发区沟槽之间偏所述终端区200侧的所述基区50上表面形成所述接触孔70。
利用离子注入工艺或其他方法，于两个所述第一源区101之间的所述外延20上的所述接触孔70的底部形成重掺杂第二导电类型的第一体区102；于所述连接区320的两个所述触发区沟槽之间偏所述终端区200侧的所述基区50上的所述接触孔70的底部形成重掺杂第二导电类型的第二体区302。
于所述第二氧化层60及所述接触孔70上形成第一正面金属81、第二正面金属82和第三正面金属83，在所述元胞区100中，所述第一源区101与所述第一体区102通过所述第一正面金属81实现电连接；在所述触发区300的所述连接区320中，位于所述触发区沟槽两侧的所述第二源区301和所述第二体区302通过所述第二正面金属82，跨越所述触发区沟槽实现电连接，形成串联的PN结构，靠近所述终端区200的所述第二体区302与所述终止区310中的所述第二源区301通过所述第二正面金属82实现电连接，其中，靠近所述触发过渡区500的所述第二源区301，即串联的PN结构的阴极，定义为TVS结构的阳极，所述终止区310中的所述第二源区301定义为TVS结构的阴极，通过所述外延20与所述MOS的漏极实现电连接；所述终端区200、所述触发区300的TVS结构中的阳极、所述终端过渡区400中的所述栅极结构410通过所述第三正面金属83实现电连接；在所述触发过渡区中，所述栅极电阻510的两侧分别与所述第一正面金属81、第三正面金属83实现电连接。
利用减薄及薄膜工艺，减薄所述衬底10并于所述衬底10背面形成背面金属90。
通过串联方式在所述触发区300中形成至少两个PN结构，通过熔丝技术或短接技术，使TVS结构能够根据实际动态调整其中PN结的实际工作个数，从而动态调整TVS结构的击穿电压。使用同一个制作工艺能够实现不同的触发电压，降低了工艺的复杂难度。
实施例2
参照图1至图10，本实施例提供了一种半导体器件，包括：
基板主体，所述基板从中央向外依次包括元胞区100、终端区200，所述元胞区延中央凹陷，凹陷区域定义为触发区300；
位于所述元胞区100和所述终端区300之间设有终端过渡区400，位于所述元胞区100和所述触发区300之间设有触发过渡区500；所述触发区300包括相邻设置的终止区310和连接区320。
所述终端过渡区400形成有栅极结构410，所述触发过渡区500形成有栅极电阻510。
所述基板表面覆盖有第一正面金属81、第二正面金属82以及第三正面金属83，所述元胞区通过所述第一正面金属形成MOS管，所述栅极结构410与所述MOS管的栅极相连；所述触发区300通过所述第二正面金属82形成TVS结构；所述触发区300的所述TVS结构的阳极与所述终端过渡区400的所述栅极结构410通过所述第三正面金属83相连接；所述触发过渡区500的所述栅极电阻510两侧分别与所述第一正面金属81、第三正面金属83相连接。
具体的，所述基板主体包括重掺杂第一导电类型的衬底10和形成在所述衬底10上的轻掺杂第一导电类型的外延层20。作为优选的实施方式，第一导电类型为N型，下文中第二导电类型为P型，所述衬底10为重掺杂的硅，外延层20为轻掺杂的硅。所述栅极电阻510、所述栅极结构410、所述触发区300的TVS结构、所述元胞区100的MOS管的源极和栅极均形成在所述外延层20中，所述衬底10作为所述MOS管的漏极。
在所述外延层20上形成有沟槽，所述沟槽分布于所述元胞区100、所述终端区200、所述触发区300、所述终端过渡区400以及所述触发过渡区500中。
在所述外延层20表面和所述沟槽内测形成有第一氧化层30，所述沟槽内形成有多晶硅40。所述第一氧化层30和所述多晶硅40外表面形成有第二氧化层60。
在元胞区100的所述外延20上形成有第二导电类型的基区50，所述基区50上形成有第一源区101和第一体区102，所述第一源区101延所述沟槽方向多段间隔设置，所述第一体区102设置于两个所述第一源区101之间，所述第一源区101与所述第一体区102通过所述第一正面金属81相连接，形成MOS结构的源极。
所述终端区200的所述外延20上形成有第二导电类型的基区50，所述终端区200的所述沟槽的所述多晶硅40形成分压结构。
所述触发区300中，所述连接区320的所述外延20上形成有第二导电类型的基区50，两个所述沟槽之间的所述基区50内形成有第二源区301与第二体区302，所述第二源区301与第二体区302分别位于两个所述沟槽之间的所述基区50内的两侧，所述第二源区301通过所述基区50对所述第二体区302进行电传导，形成PN结构。作为优选的实施方式，所述连接区320形成至少两个所述PN结构，所述触发区沟槽两侧的所述第二源区301和所述第二体区302通过所述第二正面金属82，跨越所述触发区沟槽相连接，使多个所述PN结构形成串联PN结构；所述终止区310的两个所述沟槽之间形成有第二源区301，所述终止区310的所述第二源区301与靠近所述终端区200的所述第二体区302通过所述第二正面金属82相连接，所述终止区310中的所述第二源区301通过所述外延20与所述MOS的漏极相连接，形成TVS结构，其中，所述串联PN结构的阴极为所述TVS结构的阳极，所述终止区310的所述第二源区301为所述TVS结构的阴极。
所述终端过渡区400的所述外延20上形成有第二导电类型的基区50，所述终端过渡区400的所述沟槽中的所述多晶硅40形成栅极结构410，所述栅极结构410通过所述第三正面金属83与所述TVS结构的阳极相连。
所述触发过渡区400中的所述外延20上形成有第二导电类型的基区50，所述触发过渡区400的所述沟槽中的所述多晶硅40形成栅极电阻510，所述栅极电阻510的两侧分别与第一正面金属81、第三正面金属83相连。
作为优选地实施方式，所述半导体器件还包括背面金属90，所述背面金属90形成于所述衬底10的底面。
本发明通过设置串联PN结作为TVS结构，在不同的实际应用场景中，通过熔丝技术或短接技术，动态调整TVS结构中的PN结个数，从而在不改变制作工艺的前提下调整半导体器件的触发电压，降低了工艺的复杂度。同时，单独设置触发区，提高了器件的静电防护能力、电流泄放能力以及单位面积利用率。本发明为基于Trench MOS的改进，与现有的工艺相兼容。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种可调电压的半导体器件的制造方法，其特征在于，包括以下步骤：
提供一基板，所述基板自下而上包括重掺杂第一导电类型的衬底和轻掺杂第一导电类型的外延层，所述基板划分元胞区、终端区，所述元胞区向中心凹陷，凹陷区域定义为触发区，位于所述元胞区和所述终端区之间区域定义为终端过渡区，位于所述触发区与所述元胞区之间的区域定义为触发过渡区，所述触发区临近所述终端区的边缘区域定义为终止区，其余区域定义为连接区；
在所述基板上形成沟槽；
在沟槽形成多晶硅；
形成第一正面金属，并在所述元胞区形成MOS管，在所述终端过渡区形成栅极结构，且所述栅极结构和所述MOS管的栅极相连接；
在所述连接区形成第二导电类型的基区；
在所述终止区的两个触发区沟槽之间、所述连接区的两个触发区沟槽之间偏所述终端区远端侧形成重掺杂第一导电类型的第二源区；
在所述第二源区、所述连接区的两个所述触发区沟槽之间偏所述终端区侧的所述基区上表面形成接触孔；
于所述连接区的两个所述触发区沟槽之间偏所述终端区侧的所述基区上的所述接触孔的底部形成重掺杂第二导电类型的第二体区；
形成第二正面金属，在所述触发区的所述连接区中，位于所述触发区沟槽两侧的所述第二源区和所述第二体区通过所述第二正面金属，跨越所述触发区沟槽实现电连接，形成串联的PN结构，靠近所述终端区的所述第二体区与所述终止区中的所述第二源区通过所述第二正面金属实现电连接，靠近所述触发过渡区的所述第二源区定义为TVS结构的阳极，所述终止区中的所述第二源区定义为TVS结构的阴极；
形成第三正面金属，使所述TVS结构的阳极通过所述栅极结构与所述MOS管的栅极相连接，所述触发过渡区形成栅极电阻，所述栅极电阻连接于所述TVS结构的阳极与所述MOS管的源极之间。
2.如权利要求1所述的一种可调电压的半导体器件的制造方法，其特征在于，在基板上形成沟槽，包括以下步骤：
在所述外延层上形成硬掩膜；
蚀刻硬掩膜及所述外延层，在所述元胞区的外延层上形成元胞区沟槽；在所述终端区的外延层上形成终端区沟槽；在所述触发区的外延层上形成触发区沟槽；在所述终端过渡区的外延层上形成栅极结构沟槽；在所述触发过渡区的外延层上形成栅极电阻沟槽；
去除硬掩膜。
3.如权利要求2所述的一种可调电压的半导体器件的制造方法，其特征在于，栅极电阻沟槽中的所述多晶硅形成栅极电阻，栅极结构沟槽中的所述多晶硅形成了栅极结构，所述元胞区中的元胞区沟槽中的所述多晶硅形成了MOS管的栅极，且MOS管的栅极和所述栅极结构相连接。
4.如权利要求1所述的一种可调电压的半导体器件的制造方法，其特征在于，形成第一正面金属，并在所述元胞区形成MOS管，包括以下步骤：
在所述元胞区形成第二导电类型的基区；
在所述元胞区的所述基区形成重掺杂第一导电类型的第一源区，所述第一源区的深度小于所述基区的深度，沿沟槽平行方向间隔设置；
在所述第一源区、两个所述第一源区之间的所述外延上表面形成接触孔；
于两个所述第一源区之间的所述外延上的所述接触孔的底部形成重掺杂第二导电类型的第一体区；
形成第一正面金属，所述第一源区与所述第一体区通过所述第一正面金属实现电连接。
5.根据权利要求1所述的一种可调电压的半导体器件的制造方法，其特征在于，形成第三正面金属，使所述TVS结构的阳极通过所述栅极结构与所述MOS管的栅极相连接，包括以下步骤：
在所述栅极结构中的所述多晶硅上表面形成接触孔；
所述触发区的TVS结构中的阳极、所述终端过渡区中的所述栅极结构通过所述第三正面金属实现电连接。
6.根据权利要求1所述的一种可调电压的半导体器件的制造方法，其特征在于，所述触发过渡区形成栅极电阻，所述栅极电阻连接于所述TVS结构的阳极与所述MOS管的源极之间，包括以下步骤：
在所述栅极电阻中的所述多晶硅上表面形成接触孔；
所述栅极电阻的两侧分别与所述第一正面金属、第三正面金属实现电连接。
7.一种可调电压的半导体器件，其特征在于，包括：
基板主体，所述基板从中央向外依次包括元胞区、终端区，所述元胞区延中央凹陷，凹陷区域定义为触发区；
位于所述元胞区和所述终端区之间设有终端过渡区，位于所述元胞区和所述触发区之间设有触发过渡区；所述触发区包括相邻设置的终止区和连接区；
所述终端过渡区形成有栅极结构，所述触发过渡区形成有栅极电阻；
在所述外延层上形成有沟槽，所述沟槽分布于所述元胞区、所述终端区、所述触发区、所述终端过渡区以及所述触发过渡区中；
所述基板表面覆盖有第一正面金属、第二正面金属以及第三正面金属，所述元胞区通过所述第一正面金属形成MOS管，所述栅极结构与所述MOS管的栅极相连；
所述触发区中，所述连接区的所述外延上形成有第二导电类型的基区，两个所述沟槽之间的所述基区内形成有第二源区与第二体区，所述第二源区与第二体区分别位于两个所述沟槽之间的所述基区内的两侧，所述第二源区通过所述基区对所述第二体区进行电传导，形成PN结构，所述连接区形成至少两个所述PN结构，所述触发区沟槽两侧的所述第二源区和所述第二体区通过所述第二正面金属，跨越所述触发区沟槽相连接，使多个所述PN结构形成串联PN结构；所述终止区的两个所述沟槽之间形成有第二源区，所述终止区的所述第二源区与靠近所述终端区的所述第二体区通过所述第二正面金属相连接，形成TVS结构，所述串联PN结构的阴极为所述TVS结构的阳极，所述终止区的所述第二源区为所述TVS结构的阴极；
所述触发区的所述TVS结构的阳极与所述终端过渡区的所述栅极结构通过所述第三正面金属相连接；所述触发过渡区的所述栅极电阻两侧分别与所述第一正面金属、第三正面金属相连接。
8.如权利要求7所述的一种可调电压的半导体器件，其特征在于，在所述外延层表面和所述沟槽内测形成有第一氧化层，所述沟槽内形成有多晶硅。所述第一氧化层和所述多晶硅外表面形成有第二氧化层。
9.如权利要求7所述的一种可调电压的半导体器件，其特征在于，在元胞区的所述外延上形成有第二导电类型的基区，所述基区上形成有第一源区和第一体区，所述第一源区延所述沟槽方向多段间隔设置，所述第一体区设置于两个所述第一源区之间，所述第一源区与所述第一体区通过所述第一正面金属相连接。
10.如权利要求7所述的一种可调电压的半导体器件，其特征在于，所述触发过渡区中的所述外延上形成有第二导电类型的基区，所述触发过渡区的所述沟槽中的所述多晶硅形成栅极电阻，所述栅极电阻的两侧分别与第一正面金属、第三正面金属相连。
11.如权利要求7所述的一种可调电压的半导体器件，其特征在于，所述终端区的所述外延上形成有第二导电类型的基区，所述终端区的所述沟槽的所述多晶硅形成分压结构。
CN202310582174.2A 2023-05-22 2023-05-22 一种可调电压的半导体器件及其制造方法 Pending CN116525448A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310582174.2A CN116525448A (zh) 2023-05-22 2023-05-22 一种可调电压的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310582174.2A CN116525448A (zh) 2023-05-22 2023-05-22 一种可调电压的半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN116525448A true CN116525448A (zh) 2023-08-01

Family

ID=87399424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310582174.2A Pending CN116525448A (zh) 2023-05-22 2023-05-22 一种可调电压的半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN116525448A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167218A1 (en) * 2012-12-19 2014-06-19 Shekar Mallikarjunaswamy Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter
CN107946362A (zh) * 2017-12-14 2018-04-20 福建晋润半导体技术有限公司 一种提高耐压范围的mosfet器件及其制备方法
CN112216743A (zh) * 2020-10-28 2021-01-12 无锡新洁能股份有限公司 沟槽功率半导体器件及制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167218A1 (en) * 2012-12-19 2014-06-19 Shekar Mallikarjunaswamy Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter
CN107946362A (zh) * 2017-12-14 2018-04-20 福建晋润半导体技术有限公司 一种提高耐压范围的mosfet器件及其制备方法
CN112216743A (zh) * 2020-10-28 2021-01-12 无锡新洁能股份有限公司 沟槽功率半导体器件及制造方法

Similar Documents

Publication Publication Date Title
CN116387311B (zh) 一种tvs器件及制造方法
US10685955B2 (en) Trench diode and method of forming the same
US6309929B1 (en) Method of forming trench MOS device and termination structure
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
EP3474330B1 (en) Lateral insulated-gate bipolar transistor and manufacturing method therefor
US11652167B2 (en) Semiconductor device having junction termination structure and method of formation
CN115377093A (zh) 半导体保护器件
KR102088181B1 (ko) 반도체 트랜지스터 및 그 제조 방법
US20220140135A1 (en) Power Semiconductor Device
US9406788B2 (en) Structure of a trench MOS rectifier and method of forming the same
KR20180104236A (ko) 전력 반도체 소자의 제조 방법
JP2011018764A (ja) 半導体装置
CN111697057A (zh) 半导体结构及其制造方法
US20150115351A1 (en) Integrated Circuit and Method of Manufacturing an Integrated Circuit
KR101006768B1 (ko) 티브이에스 다이오드 어레이와 그 제조방법
CN111199970B (zh) 用于静电防护的晶体管结构及其制造方法
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
CN116525448A (zh) 一种可调电压的半导体器件及其制造方法
KR101667669B1 (ko) 쇼트키 배리어 다이오드 및 그 제조방법
KR101928253B1 (ko) 전력 반도체 소자의 제조 방법
JPH10335630A (ja) 半導体装置及びその製造方法
CN111180421B (zh) 用于静电防护的晶体管结构及其制造方法
CN116469886A (zh) 一种sgt工艺的tvs器件及其制造方法
CN116632071A (zh) 一种单向平面二极管的tvs器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination