KR20180095829A - 전자 부품 및 그 제조 방법 및 전자 부품 제조 장치 - Google Patents

전자 부품 및 그 제조 방법 및 전자 부품 제조 장치 Download PDF

Info

Publication number
KR20180095829A
KR20180095829A KR1020187017784A KR20187017784A KR20180095829A KR 20180095829 A KR20180095829 A KR 20180095829A KR 1020187017784 A KR1020187017784 A KR 1020187017784A KR 20187017784 A KR20187017784 A KR 20187017784A KR 20180095829 A KR20180095829 A KR 20180095829A
Authority
KR
South Korea
Prior art keywords
resin
substrate
semiconductor chip
sealing
grinding
Prior art date
Application number
KR1020187017784A
Other languages
English (en)
Other versions
KR102261309B1 (ko
Inventor
카츠노리 츠타후지
마사유키 야마모토
칸지 이시바시
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20180095829A publication Critical patent/KR20180095829A/ko
Application granted granted Critical
Publication of KR102261309B1 publication Critical patent/KR102261309B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

전자 부품의 제조 방법은, 반도체 웨이퍼를 준비하는 공정과, 상기 반도체 웨이퍼를 개편화하여 복수의 반도체 칩(20)을 제작하는 공정과, 상기 복수의 반도체 칩(20)을 기판(10)에 실장하는 공정과, 상기 반도체 칩(20)의 상면을 연삭하여 상기 반도체 칩(20)의 두께를 줄이는 공정을 구비한다.

Description

전자 부품 및 그 제조 방법 및 전자 부품 제조 장치
본 발명은, 전자 부품 및 그 제조 방법 및 전자 부품 제조 장치에 관한 것이다.
전자 부품의 두께를 얇게 하고 싶다(전자 부품의 박육화)는 시장의 요청에 응하여, 반도체 칩의 두께를 얇게 하는 기술이 개발되어 있다.
예를 들면, 개편화하여 반도체 칩을 형성하기 전의 반도체 웨이퍼(표면측에 집적 회로의 패턴이 형성되어 있는 것)의 이면을 연삭(백 그라인드)하는 기술이 알려져 있다.
특허 문헌 1 : 일본국 특개평4-297056호 공보
반도체 웨이퍼의 두께가 일정 이하(예를 들면 100㎛ 이하 정도)가 되면, 강도 부족에 의해 웨이퍼의 이면 연삭시, 개편화시, 반송시에 갈라짐(割れ) 또는 이지러짐(欠け)이 생기기 쉬워진다. 이와 같이, 반도체 웨이퍼를 일정 두께 이하로 하면 가공이 곤란해지고, 반도체 칩의 수율이 악화한다.
또한, 상기와는 다른 관점에서는, 전자 부품을 제조하는 각 공정에서 사용되는 독립된 제조 장치는, 피가공물의 반입부와 반출부를 포함한다. 각 공정에 사용하는 제조 장치를 제각기 마련함에 의해, 전자 부품의 제조 공장에서 장치의 점유 면적이 커진다.
본 발명의 하나의 목적은, 반도체 웨이퍼의 갈라짐이나 이지러짐 등이 억제되고, 수율이 개선된 전자 부품 및 그 제조 방법을 제공하는 것에 있다.
또한, 상기와는 다른 관점에서는, 본 발명의 다른 목적은, 전자 부품의 제조 공장에서 점유 면적이 저감된 전자 부품 제조 장치를 제공하는 것에 있다.
하나의 국면에서는, 복수의 기능 요소를 기판에 마련하는 공정과, 상기 기판에 형성된 상기 복수의 기능 요소를 수지 밀봉하는 공정과, 상기 수지 밀봉에 사용한 수지의 상면을 연삭하여 상기 수지의 두께를 줄이는 공정을 구비한다.
다른 국면에서는, 본 발명에 관한 전자 부품의 제조 방법은, 복수의 반도체 칩을 기판에 실장하는 공정과, 상기 기판에 실장된 상기 복수의 반도체 칩을 수지 밀봉하는 공정과, 상기 수지 밀봉에 사용한 수지의 상면을 연삭하여 상기 수지의 두께를 줄이는 공정을 구비한다.
하나의 실시 양태에서는, 상기 전자 부품의 제조 방법에서, 상기 반도체 칩은 플립 칩 본딩에 의해 상기 기판에 실장되고, 상기 반도체 칩이 노출하도록 상기 수지의 상면이 연삭된다.
하나의 실시 양태에서는, 상기 전자 부품의 제조 방법은, 상기 수지의 상면과 상기 반도체 칩의 상면을 연삭함에 의해 상기 수지의 두께와 상기 반도체 칩의 두께를 줄이는 공정을 구비한다.
다른 국면에서는, 본 발명에 관한 전자 부품의 제조 방법은, 복수의 반도체 칩을 기판에 실장하는 공정과, 상기 반도체 칩의 상면을 연삭하여 상기 반도체 칩의 두께를 줄이는 공정을 구비한다.
하나의 국면에서는, 본 발명에 관한 전자 부품 제조 장치는, 제1의 기능을 갖는 제1의 특정 기구와, 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구를 구비하고, 상기 제1의 기능은, 상기 기판상에 마련된 상기 복수의 기능 요소를 수지 밀봉하는 기능이다.
다른 국면에서는, 본 발명에 관한 전자 부품 제조 장치는, 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와, 제2의 기능을 갖는 제2의 특정 기구를 구비하고, 상기 제2의 기능은, 상기 기판 및 상기 수지를 절단하여 개편화된 전자 부품을 제작하는 기능이다.
또 다른 국면에서는, 본 발명에 관한 전자 부품 제조 장치는, 제1의 기능을 갖는 제1의 특정 기구와, 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와, 제2의 기능을 갖는 제2의 특정 기구를 구비하고, 상기 제1의 기능은, 상기 기판상에 마련된 상기 복수의 기능 요소를 수지 밀봉하는 기능이고, 상기 제2의 기능은, 상기 기판 및 상기 수지를 절단하여 개편화된 전자 부품을 제작하는 기능이다.
또 다른 국면에서는, 본 발명에 관한 전자 부품 제조 장치는, 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와, 제3의 기능을 갖는 제3의 특정 기구를 구비하고, 상기 제3의 기능은, 적어도 상기 수지의 상면에 마크를 붙이는 기능이다.
하나의 실시 양태에서는, 상기 전자 부품 제조 장치에서, 상기 제1 내지 제3의 특정 기구와 상기 연삭 기구는 서로 착탈 가능하다.
하나의 국면에서는, 본 발명에 관한 전자 부품은, 기판과, 상기 기판상에 마련된 복수의 기능 요소와, 상기 복수의 기능 요소를 밀봉하는 밀봉 수지와, 상기 밀봉 수지의 상면에서 연속하는 홈을 구비한다.
다른 국면에서는, 본 발명에 관한 전자 부품은, 기판과, 상기 기판상에 마련된 복수의 기능 요소와, 상기 복수의 기능 요소의 상면을 노출시키면서 상기 복수의 기능 요소를 밀봉하는 밀봉 수지와, 상기 밀봉 수지의 상면과 상기 복수의 기능 요소의 상면에 걸쳐서 연속하는 홈을 구비한다.
또 다른 국면에서는, 본 발명에 관한 전자 부품은, 기판과, 상기 기판상에 실장된 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉 수지와, 상기 밀봉 수지의 상면에서 연속하는 홈을 구비한다.
또 다른 국면에서는, 본 발명에 관한 전자 부품은, 기판과, 상기 기판상에 실장된 반도체 칩과, 상기 반도체 칩의 상면을 노출시키면서 상기 반도체 칩을 밀봉하는 밀봉 수지와, 상기 밀봉 수지의 상면과 상기 반도체 칩의 상면에 걸쳐서 연속하는 홈을 구비한다.
하나의 효과로서, 본 발명에 의하면, 반도체 칩을 기판에 실장한 후에 수지 내지 반도체 칩의 두께를 줄이는 연삭 공정을 행한다. 이 결과, 반도체 칩에 갈라짐이나 이지러짐이 생기는 것을 억제하고, 수율을 향상시킬 수 있다.
다른 효과로서, 본 발명에 의하면, 반도체 칩을 밀봉하는 수지의 상면을 연삭하는 연삭 기구를 수지 밀봉 기구, 개편화 기구나 마킹 기구와 공통의 장치에 조립함에 의해, 전자 부품의 제조 공장에서 점유 면적이 저감된 전자 부품 제조 장치를 제공할 수 있다.
도 1은 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법을 도시하는 플로우도.
도 2는 비교례에 관한 전자 부품의 제조 방법을 도시하는 플로우도.
도 3은 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법에서의 수지 밀봉 공정을 행한 상태를 도시하는 도면.
도 4는 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법에서의 연삭 공정을 도시하는 도면.
도 5는 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법에서의 절단 공정을 도시하는 도면.
도 6은 본 발명의 하나의 실시의 형태에 관한 전자 부품 제조 장치를 도시하는 도면.
도 7릉 본 발명의 다른 실시의 형태에 관한 전자 부품 제조 장치를 도시하는 도면.
도 8A는 도 6, 도 7에 도시하는 전자 부품 제조 장치에 의해 가공되는 피가공물로서의 전자 부품의 예를 도시하는 단면도.
도 8B는 도 6, 도 7에 도시하는 전자 부품 제조 장치에 의해 가공되는 피가공물로서의 전자 부품의 예를 도시하는 단면도.
도 9는 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법의 변형례의 한 공정을 도시하는 단면도.
도 10은 도 9의 상태에 대응하는 상면도.
도 11은 도 9, 도 10에 도시하는 예의 또 다른 변형례를 도시하는 상면도.
이하에, 본 발명의 실시의 형태에 관해 설명한다. 또한, 동일 또는 상당한 부분에 동일한 참조 부호를 붙이고, 그 설명을 반복하지 않는 경우가 있다.
또한, 이하에 설명하는 실시의 형태에서, 갯수, 양(量) 등에 언급하는 경우, 특히 기재가 있는 경우를 제외하고, 본 발명의 범위는 반드시 그 갯수, 양 등으로 한정되지 않는다. 또한, 이하의 실시의 형태에서, 각각의 구성 요소는, 특히 기재가 있는 경우를 제외하고, 본 발명에서 반드시 필수의 것은 아니다.
도 1은, 본 실시의 형태에 관한 전자 부품의 제조 방법을 도시하는 플로우도이다. 도 1에 도시하는 바와 같이, 본 실시의 형태에 관한 전자 부품의 제조 방법은, 웨이퍼를 개편화하여 반도체 칩을 형성하는 공정(S10)과, 기판상에 반도체 칩을 실장하는 공정(S20)과, 기판상에 실장된 반도체 칩을 수지 밀봉하는 공정(S30)과, 수지의 상면을 연마(연삭)하는 공정(S40)과, 수지 밀봉품을 개편화하는 공정(S50)과, 검사·시험을 행하는 공정(S60)을 포함한다. 기판상에 반도체 칩을 실장하는 공정(S20)은, 기판상에 반도체 칩을 장착하는 공정(례 : 다이 본딩)과, 반도체 칩이 갖는 단자와 기판이 갖는 단자를 전기적으로 접속하는 공정(례 : 와이어 본딩)을 포함한다. 플립 칩 본딩도, 기판상에 반도체 칩을 실장하는 공정(S20)에 포함된다.
도 2는, 비교례에 관한 전자 부품의 제조 방법을 도시하는 플로우도이다. 도 2에 도시하는 바와 같이, 비교례에 관한 전자 부품의 제조 방법도, 웨이퍼의 개편화 공정(S10A)과, 반도체 칩의 실장 공정(S20A)과, 수지 밀봉 공정(S30A)과, 연마(연삭) 공정(S40A)과, 수지 밀봉품의 개편화 공정(S50A)과, 검사·시험 공정(S60A)을 포함한다. 단, 비교례에서는, 웨이퍼의 개편화 공정(S10A)의 전(前)에 웨이퍼 이면을 연마(연삭)하는 공정(S40A)을 행하고 있다. 이와 같이, 반도체 칩을 기판에 실장하기 전에 그 두께를 줄이는 경우, 그 연마(연삭)시, 웨이퍼의 개편화시, 반도체 칩의 반송시에 갈라짐 또는 이지러짐이 생기기 쉬워지고, 반도체 칩의 수율이 악화한다.
이에 대해, 본 실시의 형태에 관한 전자 부품의 제조 방법에서는, 앞(前)공정(웨이퍼의 제조 공정)에서 제조된 반도체 웨이퍼는, 후공정(조립 공정)에서, 소정의 두께를 유지한 채로 절단되어 반도체 칩이 된다. 반도체 칩은, 회로 기판에 실장된 후, 수지 밀봉된다. 그 후, 수지 밀봉 부분과 반도체 칩이 순차적으로 연삭되어 얇아진다. 이와 같이 함으로써, 반도체 칩의 갈라짐이나 이지러짐을 억제하고, 반도체 칩의 수율을 향상시킬 수 있다.
도 3은, 본 실시의 형태에 관한 전자 부품의 제조 방법에서의 수지 밀봉 공정(S30)을 행한 상태를 도시하는 도면이다. 도 3에 도시하는 바와 같이, 기판(10)상에 복수의 반도체 칩(20)이 실장되고, 밀봉 수지(30)에 의해 수지 밀봉된다. 밀봉 수지(30)로서는, 예를 들면 에폭시 수지가 사용된다. 각 반도체 칩(20)은, 연산, 제어, 데이터의 기억 등의 기능을 갖는다. 기판(10)상에 실장된 복수의 반도체 칩(20)은, 기판(10)상에 마련된 복수의 기능 요소에 상당한다.
도 4는, 본 실시의 형태에 관한 전자 부품의 제조 방법에서의 연마(연삭) 공정(S40)을 도시하는 도면이다. 도 4에 도시하는 바와 같이, 반도체 칩(20)이 실장된 기판(10)은, 테이블(40)에 흡착된다(화살표(DR40)). 또한, 치구를 이용하고 기판(10)을 테이블(40)에 고정하여도 좋다. 기판(10)의 이면에는 이면 전극으로서의 솔더 볼(10A)이 형성되어 있다. 테이블(40)은, 솔더 볼(10A)을 수납 가능한 오목부(40A)를 갖고 있다. 회전하면서 일정한 이동 속도로 화살표(DR50) 방향으로 이동하는 그라인더(50)에 의해, 밀봉 수지(30) 및 반도체 칩(20)이 연마된다. 반도체 칩(20)에 더하여 밀봉 수지(30)를 연마함에 의해, 반도체 칩(20)의 이면만을 연마하는 경우와 비교하여, 연마하여야 할 면적은 증대하는 것이지만, 반도체 칩(20)을 기판(10)에 실장하기 전에 연마할 필요가 없기 때문에, 반도체 칩(20)에 갈라짐이나 이지러짐이 생기는 것을 억제하고, 수율을 향상시킬 수 있다.
도 4는, 연마(연삭)하는 공정(S40)으로서, 밀봉 수지(30)의 모든 두께와 반도체 칩(20)의 일부분의 두께를 동시에 연마(연삭)하는 공정을 도시한다. 이 경우에는, 그라인더(50)의 회전수(단위 시간당의 회전수를 말한다. 이하 같다.)가, 경취성(硬脆性)을 갖는 반도체 칩(20)에 의해 제약을 받는다. 연마(연삭)하는 효율을 높이는 것을 목적으로 하여, 밀봉 수지(30)의 모든 두께를 큰 회전수에 의해 연마(연삭)한 후에, 반도체 칩(20)의 일부분의 두께를 작은 회전수에 의해 연마(연삭)하여도 좋다. 밀봉 수지(30)의 모든 두께를 큰 이동 속도에 의해 연마(연삭)한 후에, 반도체 칩(20)의 일부분의 두께를 작은 이동 속도에 의해 연마(연삭)하여도 좋다. 이동 속도는, 테이블(40)과 그라인더(50) 사이의 상대적인 이동의 속도라도 좋다.
도 5는, 본 실시의 형태에 관한 전자 부품의 제조 방법에서의 절단 공정(S50)을 도시하는 도면이다. 도 5에 도시하는 바와 같이, 회전한 블레이드(60)에 의해 기판(10) 및 밀봉 수지(30)에 칼집(切り入み)을 넣어, 수지 밀봉된 전자 부품을 제품 사이즈에 맞추어서 절단(개편화)한다.
다음에, 도 6, 도 7을 이용하고, 본 실시의 형태에 관한 전자 부품 제조 장치에 관해 설명한다.
도 6은, 수지 밀봉 기구와 연삭 기구를 하나의 장치에 조립한 예를 도시하고, 도 7은, 연삭 기구와 절단 기구를 하나의 장치에 조립한 예를 도시한다.
도 6의 예에서는, 전자 부품 제조 장치는, 제1 내지 제4 유닛(A1∼A4)을 포함한다. 「반입 유닛」으로서의 제1 유닛(A1)은, 피가공물이 반입되는 반입부(100)와, 피가공물의 반송 기구(150)와, 기판 재치부(200)를 포함한다. 「수지 밀봉 유닛」으로서의 제2 유닛(A2)은, 피가공물을 회전시키는 회전 기구(300)와, 반도체 칩의 수지 밀봉을 행하는 수지 밀봉 기구(400)를 포함한다. 「연삭 유닛」으로서의 제3 유닛(A3)은, 피가공물을 회전시키는 회전 기구(300)와, 피가공물에 연마(연삭)를 행하는 연삭 기구(500)를 포함한다. 「검사·반출 유닛」으로서의 제4 유닛(A4)은, 검사용 테이블(600)과, 피가공물을 반출하기 위한 반출부(700)을 포함한다.
도 6에서, 제1 유닛(A1)과 제2 유닛(A2)은 서로 착탈 가능하다. 제2 유닛(A2)과 제3 유닛(A3)은 서로 착탈 가능하다. 제3 유닛(A3)과 제4 유닛(A4)은 서로 착탈 가능하다. 더하여, 동종의 유닛, 예를 들면, 「수지 밀봉 유닛」으로서의 제2 유닛을, 제2 유닛(A2a, A2b, …)과 같이 2개 이상 마련하여도 좋다. 이 경우에는, 제2 유닛(A2a, A2b, …)끼리가 서로 착탈 가능하다. 동종의 유닛으로서, 「연삭 유닛」으로서의 제3 유닛(A3)을 2개 이상 마련하여도 좋다. 이 경우에는, 제3 유닛(A3a, A3b, …)끼리가 서로 착탈 가능하다.
도 7의 예에서는, 전자 부품 제조 장치는, 제1 내지 제4 유닛(B1∼B4)을 포함한다. 「반입 유닛」으로서의 제1 유닛(B1)은, 피가공물이 반입되는 반입부(100)와, 피가공물의 반송 기구(150)와, 기판 재치부(200)를 포함한다. 「연삭 유닛」으로서의 제2 유닛(B2)은, 피가공물을 회전시키는 회전 기구(300)와, 피가공물에 연마(연삭)를 행하는 연삭 기구(500)를 포함한다. 「절단 유닛」으로서의 제3 유닛(B3)은, 피가공물을 회전시키는 회전 기구(300)와, 피가공물을 절단하는 절단 기구(800)를 포함한다. 「검사·반출 유닛」으로서의 제4 유닛(B4)은, 검사용 테이블(600)과, 피가공물을 반출하기 위한 반출부(700)을 포함한다.
도 7에서, 제1 유닛(B1)과 제2 유닛(B2)은 서로 착탈 가능하다. 제2 유닛(B2)과 제3 유닛(B3)은 서로 착탈 가능하다. 제3 유닛(B3)과 제4 유닛(B4)은 서로 착탈 가능하다. 동종의 유닛을 2개 이상 마련하여도 좋음은, 도 6의 예의 경우와 같다. 도 7의 예에서는, 동종의 유닛은, 「연삭 유닛」으로서의 제2 유닛, 「절단 유닛」으로서의 제3 유닛이다.
도 8의 예에서, 「연삭 유닛」으로서의 제2 유닛(B2) 전에, 수지 밀봉 유닛(도 6에서의 제2 유닛(A2) 참조)을 마련하여도 좋다. 이 경우에는, 「반입 유닛」으로서의 제1 유닛(B1)과 수지 밀봉 유닛이 서로 착탈 가능하고, 수지 밀봉 유닛과 연삭 유닛이 서로 착탈 가능하다.
도 6 및 도 7의 예에서는, 「연삭 유닛」으로서의 제3 유닛(A3)(도 6 참조) 또는 제2 유닛(B2)(도 7 참조)의 후에, 적어도 수지 밀봉에 이용한 밀봉 수지의 상면에 마크를 붙이는 마킹 유닛을 마련하여도 좋다. 이 경우에는, 연삭 유닛과 마킹 유닛이 서로 착탈 가능하다.
본 실시의 형태에 의하면, 반도체 칩을 밀봉하는 수지의 상면을 연삭하는 연삭 유닛이, 수지 밀봉 유닛, 개편화 유닛이나 마킹 유닛을 포함하는 공통의 장치에 사후적으로 조립되고, 공통의 장치로부터 사후적으로 떼내어진다. 따라서 필요에 응하여, 연삭 유닛이 사후적으로 조립되고, 연삭 유닛이 사후적으로 떼내여지는, 전자 부품 제조 장치를 제공할 수 있다. 더하여, 필요에 응하여, 수지 밀봉 유닛이 사후적으로 증설되고, 수지 밀봉 유닛이 사후적으로 감설되는, 전자 부품 제조 장치를 제공할 수 있다. 따라서, 이들의 전자 부품 제조 장치에 의하면, 전자 부품에 관한 수요의 증감 및 전자 부품의 박육화의 요청에 사후적으로 대응할 수 있다.
또한, 상기의 변형례로서, 예를 들면, 수지 밀봉 기구와 연삭 기구와 절단 기구를 하나의 장치에 조립하여도 좋다.
도 8A, 도 8B는, 상술한 전자 부품 제조 장치에 의해 가공되는 피가공물로서의 전자 부품의 단면도이다. 도 8A에 도시하는 바와 같이, 기판(10)상에 반도체 칩(20)이 와이어 본딩된 전자 부품이라도 좋고, 도 8B에 도시하는 바와 같이, 기판(10)상에 반도체 칩(20)이 칩 실장된 전자 부품이라도 좋다.
도 8A의 구조의 경우, 연삭 범위는 와이어(20A)보다도 상방으로 할 필요가 있기 때문에, 예를 들면 도면 중 「A」선보다도 상방이 된다. 이 경우, 반도체 칩(20)은 노출하지 않지만, 반도체 칩(20)상에 탑재한 냉각판 등이 노출하는 경우가 있다. 연삭 후에서는, 밀봉 수지(30)의 상면에서 연속한 연마흔(硏磨痕)이 형성된다.
도 8B의 구조의 경우, 반도체 칩(20)의 하방에는 언더필(20B)이 마련된다. 이 구조의 경우, 연삭 범위를 도면 중 「B」보다도 상방으로 하여, 밀봉 수지(30)와 함께 반도체 칩(20)의 이면을 연삭하는 것도 가능하다. 이에 의해, 밀봉 수지(30)에서 반도체 칩(20)의 이면이 노출한다. 또한, 연삭 후에서는, 밀봉 수지(30)의 상면과 반도체 칩(20)의 상면에 걸쳐서 연속한 연마흔이 형성된다. 도 8B의 구조를 적용한 전자 부품으로서, 반도체 소자를 포함한 전자 부품 외에, 예를 들면 MEMS 등을 들 수 있다.
도 8B에서, 언더필(20B)만을 밀봉 수지로서 마련하여도 좋다. 이 경우에는, 반도체 칩의 상면에서 연속한 연마흔이 형성된다.
하나의 전자 부품에 복수의 반도체 칩(20)이 포함되어 있어도 좋다. 예를 들면, 하나의 전자 부품에 포함되는 복수의 반도체 칩(20)이 적층되어 있어도 좋다. 이 경우에는, 최상단의 반도체 칩(20)상의 밀봉 수지(30)가 연마된다. 얻어진 전자 부품은, 스택형의 전자 부품이 된다.
PoP(Package on Package)형의 전자 부품에서는, 최상단의 반도체 칩(20)상의 밀봉 수지(30)가 연마된다. 최상단의 반도체 칩(20)이 플립 칩인 경우에는, 최상단의 반도체 칩(20)상의 밀봉 수지(30)와 최상단의 반도체 칩(20)이 연마된다.
1개의 전자 부품에 포함되는 복수의 칩에 반도체 칩 이외의 칩이 포함되어 있어도 좋다. 예를 들면, 도 4에 도시된 복수의 칩이, 제어용 IC, 파워계 디바이스, 수동(受動) 소자 등이라도 좋다. 이 경우에는, 복수의 칩에서의 두께 등의 치수, 단자수 등이 다르다. 도 4에 도시된 연삭 공정이 완료된 후의 부품이 하나의 전자 부품(례 : 파워 제어용의 전자 모듈)에 상당하는 경우가 있다.
도 8A의 구조 및 도 8B의 구조의 경우의 어느 경우에서도, 연속한 연마흔은, 평행하게 복수개 나열한 연속하는 미세홈에 의해 구성된다. 환언하면, 전자 부품의 상면에 모두 미세한 능선부(尾根部)와 골짜기부(谷部)가 평행하게 복수개 나열하여 형성된다. 연마의 방법에 따라서는, 모두 미세한 오목부와 볼록부가 복수개 나열하여 형성된다. 본 출원 서류에서는, 「홈(溝)」이라한 문구는 「오목부」를 포함하는 것으로 한다.
복수개 나열하여 형성된 미세홈 또는 복수개 나열하여 형성된 오목부와 볼록부에 의해, 밀봉 수지의 상면(上面)에서의 표면적, 반도체 칩의 상면에서의 표면적, 또는, 밀봉 수지의 상면과 반도체 칩의 상면에 둘 수 있는 표면적이 증가한다. 따라서 첫번째로, 밀봉 수지의 상면에서의 방열성과 반도체 칩의 상면에서의 방열성이 향상한다. 두번째로, 적어도 반도체 칩의 상면에 방열판을 부착한 경우에 있어서, 반도체 칩의 상면과 방열판의 하면 사이의 밀착성 및 방열성이 향상한다. 세번째로, 날인에 의해 전자 부품에 마킹하는 경우에 있어서, 잉크와 밀봉 수지 또는 반도체 칩과 사이의 밀착성이 향상한다. 네번째로, 프린트 기판 등에 전자 부품을 마운트하는 공정에서, 전자 부품을 위치 결정하기 위한 화상 인식이 반사광에 의해 방해되는 것이 억제된다.
도 9는, 본 실시의 형태에 관한 전자 부품의 제조 방법의 변형례의 한 공정을 도시하는 단면도이다. 도 9의 변형례에서는, 연삭 공정 전에 밀봉 수지(30)에 홈(30A)(30A1, 30A2)을 형성하고 있다. 수지 밀봉한 후의 성형완료 기판은, 수지와 기판과의 열팽창 계수의 차이로부터 휘어짐이 생기는 경우가 있는데, 홈(30A)을 형성함에 의해, 상기한 휘어짐을 저감시킬 수 있다. 단, 홈(30A)은 연삭 라인(C)보다도 얕게 형성한다.
또한, 홈(30A)의 형성 공정은, 예를 들면 수지 밀봉 후에 홈(30A)을 절단 기구에서 형성하고, 연삭 기구로 수지면을 연삭하고, 재차 절단 기구에서 완전하게 절단하는 등, 복수의 공정의 사이에 꾸며넣을 수 있다. 이에 의해, 피가공물의 반송시간을 저감할 수 있다.
홈(30A)의 배치는, 도 10에 도시하는 것이라도 좋고, 도 11에 도시하는 것이라도 좋다. 도 10, 도 11에 도시하는 홈형상은 예시이고 임의로 변경 가능하다.
그런데, 도 8A, 도 8B에서는, 복수의 반도체 칩(20)이 각각 갖는 단자와 기판(10)이 갖는 단자를 전기적으로 접속하는 공정으로서, 와이어 본딩 및 플립 칩 실장의 예를 나타냈다. 기판(10)의 상면에 반도체 칩(20)을 실장하는 방법은 임의이고, 전자 부품의 품종은 도 8A, 도 8B의 예로 한정되지 않는다.
또한, 도 3∼도 5에 도시하는 제조 공정은, 발명을 개략적으로 설명하기 위한 한 예에 지나지 않는다. 예를 들면, 상술한 공정 외에, 수지 밀봉 후의 애프터 큐어 공정이나 마킹 공정 등이 존재한다. 본 발명은, 전자 부품의 품종에 상응하는 제조 공정을 적절히 채용하는 것이고, 상술한 제조 공정에 관한 것으로 한정되지 않는다.
또한, 반도체 칩(20)과 밀봉 수지(30)는 반드시는 일괄하여 연삭되지 않는다. 제조품종에 따라서는, 반도체 칩(20)만 또는 밀봉 수지(30)만이 연삭되는 것도 있다. 반도체 칩(20)만을 연삭하는 경우는, 예를 들면, 플립 칩 실장된 반도체 칩(20)을 대상으로 언더필(반도체 칩(20)과 기판(10) 사이에 수지를 충전시키는 것)을 행하는 후, 반도체 칩(20)을 연삭 가능하다.
본 발명에 관한 전자 부품의 제조 공정의 순서는, 제조 품종에 따라 적절히 변경된다. 본 실시의 형태에서는, 수지 밀봉 기구 또는 절단 기구와 연삭 기구를 하나의 장치에 조립한(빌드인한) 예를 나타냈지만, 연삭 기구와 조합시키는 공정은 제조품종에 응하여 적절히 변경 가능하다.
본 실시의 형태에 관한 전자 부품의 제조 방법에 의하면, 반도체 칩(20)을 기판(10)에 실장한 후에, 밀봉 수지(30)의 두께 또는 반도체 칩(20)의 두께 중 적어도 일방을 줄이는 연삭 공정을 행한다. 이에 의해, 반도체 칩(20)을 기판(10)에 실장하기 전에 반도체 웨이퍼를 연삭하는 공정을 생략하는 것이 가능해진다. 이 결과, 반도체 칩(20)에 갈라짐이나 이지러짐이 생기는 것을 억제하여, 수율을 향상시킬 수 있다. 반도체 웨이퍼를 개편화하기 전에 반도체 웨이퍼를 연삭하는 공정을 남겨 두는 경우에도, 반도체 웨이퍼를 연삭하는 양(두께)을 저감할 수 있다. 따라서 첫번째로, 반도체 웨이퍼의 두께를 반송시 등에 있어서 다루기 쉬운 두께로 함에 의해, 수율을 향상시킬 수 있다. 두번째로, 반도체 웨이퍼를 연삭하는 공수를 저감할 수 있다.
또한, 반도체 칩(20)을 밀봉하는 밀봉 수지(30)의 상면을 연삭하는 연삭 기구(500)를 전후의 공정을 실시하는 기구에 조립함에 의해, 전자 부품의 제조 공장에서 점유 면적이 저감되고, 공장 바닥(床) 면적에 여유가 생긴다.
본 발명에 관한 전자 부품은, 반도체 칩을 포함한` 전자 부품으로 한정되지 않는다. 전자 부품의 제1의 예로서, 표면 탄성파 필터를 들 수 있다. 압전 기능을 갖는(압전 효과를 이루는) 기판의 1면을 복수의 영역으로 구분하고, 서로 대향한 즐치형상(櫛齒狀)의 금속 전극을 각 영역에 형성한다. 기판의 1면을 수지 밀봉하고, 밀봉 수지의 상면을 연마하고, 기판을 각 영역에 개편화한다. 복수의 영역에 각각 상당하는 복수의 표면 탄성파 필터를 제조할 수 있다. 이 경우에는, 각 영역에서의 즐치형상의 금속 전극이, 표면 탄성파 필터로서 기능하는 기능 요소에 상당한다.
전자 부품의 제1의 예로서, 마이크로 미러 어레이를 들 수 있다. 실리콘, 유리, 세라믹스 등으로 이루어지는 기판의 1면을 복수의 영역으로 구분한다. 기판의 1면에, 증착, 스퍼터링 등에 의해 금속 박막을 형성한다. 그 금속 박막상에, 포토 리소그래피, 전주(電鑄) 등의 공정을 조합시킴에 의해, 미소한 복수의 주상(柱狀) 금속을 형성한다. 기판의 1면을 수지 밀봉한 후에, 밀봉 수지의 상면을 연마하여 복수의 주상 금속의 단면(斷面)을 경면형상(鏡面狀)으로 노출시킨다. 그 후에 기판을 각 영역에 개편화한다. 주상 금속의 노출면에 의해 레이저광 등의 광을 반사한다. 복수의 영역에 각각 상당하는 복수의 마이크로 미러 어레이를 제조할 수 있다. 이 경우에는, 각 영역에서의 복수의 주상 금속이, 마이크로 미러 어레이로서 기능하는 기능 요소에 상당한다. 복수의 주상 금속끼리의 사이에서의 기판을, 에칭 등에 의해 적당한 두께만큼 제거하여도 좋다.
이상, 본 발명의 실시의 형태에 관해 설명하였지만, 금회 개시된 실시의 형태는 모든 점에서 예시이고 제한적인 것이 아니다고 생각되어야 할 것이다. 본 발명의 범위는 청구의 범위에 의해 나타나고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
10 : 기판
10A : 솔더 볼
20 : 반도체 칩
20A : 와이어
20B : 언더필
30 : 밀봉 수지
30A, 30A1, 30A2 : 홈부
40 : 테이블
40A : 오목부
50 : 그라인더
60 : 블레이드
100 : 반입부
150 : 반송 기구
200 : 기판 재치부
300 : 회전 기구
400 : 수지 밀봉 기구
500 : 연삭 기구
600 : 검사용 테이블
700 : 반출부
800 : 절단 기구

Claims (14)

  1. 복수의 기능 요소를 기판에 마련하는 공정과,
    상기 기판에 형성된 상기 복수의 기능 요소를 수지 밀봉하는 공정과,
    상기 수지 밀봉에 사용한 수지의 상면을 연삭하여 상기 수지의 두께를 줄이는 공정을 구비한 것을 특징으로 하는 전자 부품의 제조 방법.
  2. 복수의 반도체 칩을 기판에 실장하는 공정과,
    상기 기판에 실장된 상기 복수의 반도체 칩을 수지 밀봉하는 공정과,
    상기 수지 밀봉에 사용한 수지의 상면을 연삭하여 상기 수지의 두께를 줄이는 공정을 구비한 것을 특징으로 하는 전자 부품의 제조 방법.
  3. 제2항에 있어서,
    상기 반도체 칩은 플립 칩 본딩에 의해 상기 기판에 실장되고,
    상기 반도체 칩이 노출하도록 상기 수지의 상면이 연삭되는 것을 특징으로 하는 전자 부품의 제조 방법.
  4. 제3항에 있어서,
    상기 수지의 상면과 상기 반도체 칩의 상면을 연삭함에 의해 상기 수지의 두께와 상기 반도체 칩의 두께를 줄이는 공정을 구비한 것을 특징으로 하는 전자 부품의 제조 방법.
  5. 복수의 반도체 칩을 기판에 실장하는 공정과,
    상기 반도체 칩의 상면을 연삭하여 상기 반도체 칩의 두께를 줄이는 공정을 구비한 것을 특징으로 하는 전자 부품의 제조 방법.
  6. 제1의 기능을 갖는 제1의 특정 기구와,
    기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구를 구비하고,
    상기 제1의 기능은, 상기 기판상에 마련된 상기 복수의 기능 요소를 수지 밀봉하는 기능인 것을 특징으로 하는 전자 부품 제조 장치.
  7. 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와,
    제2의 기능을 갖는 제2의 특정 기구를 구비하고,
    상기 제2의 기능은, 상기 기판 및 상기 수지를 절단하여 개편화된 전자 부품을 제작하는 기능인 것을 특징으로 하는 전자 부품 제조 장치.
  8. 제1의 기능을 갖는 제1의 특정 기구와,
    기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와,
    제2의 기능을 갖는 제2의 특정 기구를 구비하고,
    상기 제1의 기능은, 상기 기판상에 마련된 상기 복수의 기능 요소를 수지 밀봉하는 기능이고,
    상기 제2의 기능은, 상기 기판 및 상기 수지를 절단하여 개편화된 전자 부품을 제작하는 기능인 것을 특징으로 하는 전자 부품 제조 장치.
  9. 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와,
    제3의 기능을 갖는 제3의 특정 기구를 구비하고,
    상기 제3의 기능은, 적어도 상기 수지의 상면에 마크를 붙이는 기능인 것을 특징으로 하는 전자 부품 제조 장치.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1 내지 제3의 특정 기구와 상기 연삭 기구는 서로 착탈 가능한 것을 특징으로 하는 전자 부품 제조 장치.
  11. 기판과,
    상기 기판상에 마련된 복수의 기능 요소와,
    상기 복수의 기능 요소를 밀봉하는 밀봉 수지와,
    상기 밀봉 수지의 상면에서 연속하는 홈을 구비한 것을 특징으로 하는 전자 부품.
  12. 기판과,
    상기 기판상에 마련된 복수의 기능 요소와,
    상기 복수의 기능 요소의 상면을 노출시키면서 상기 복수의 기능 요소를 밀봉하는 밀봉 수지와,
    상기 밀봉 수지의 상면과 상기 복수의 기능 요소의 상면에 걸쳐서 연속하는 홈을 구비한 것을 특징으로 하는 전자 부품.
  13. 기판과,
    상기 기판상에 실장된 반도체 칩과,
    상기 반도체 칩을 밀봉하는 밀봉 수지와,
    상기 밀봉 수지의 상면에서 연속하는 홈을 구비한 것을 특징으로 하는 전자 부품.
  14. 기판과,
    상기 기판상에 실장된 반도체 칩과,
    상기 반도체 칩의 상면을 노출시키면서 상기 반도체 칩을 밀봉하는 밀봉 수지와,
    상기 밀봉 수지의 상면과 상기 반도체 칩의 상면에 걸쳐서 연속하는 홈을 구비한 것을 특징으로 하는 전자 부품.
KR1020187017784A 2015-12-18 2016-08-09 전자 부품 및 그 제조 방법 및 전자 부품 제조 장치 KR102261309B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015247561A JP6482454B2 (ja) 2015-12-18 2015-12-18 電子部品の製造方法ならびに電子部品製造装置
JPJP-P-2015-247561 2015-12-18
PCT/JP2016/073389 WO2017104169A1 (ja) 2015-12-18 2016-08-09 電子部品およびその製造方法ならびに電子部品製造装置

Publications (2)

Publication Number Publication Date
KR20180095829A true KR20180095829A (ko) 2018-08-28
KR102261309B1 KR102261309B1 (ko) 2021-06-07

Family

ID=59055971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017784A KR102261309B1 (ko) 2015-12-18 2016-08-09 전자 부품 및 그 제조 방법 및 전자 부품 제조 장치

Country Status (5)

Country Link
JP (1) JP6482454B2 (ko)
KR (1) KR102261309B1 (ko)
CN (1) CN108431933B (ko)
TW (1) TW201724391A (ko)
WO (1) WO2017104169A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
JP6609674B1 (ja) * 2018-07-11 2019-11-20 浜松ホトニクス株式会社 光検出装置及び光検出装置の製造方法
JP6994279B1 (ja) * 2021-05-12 2022-01-14 ハイソル株式会社 研磨方法、及び研磨用半導体チップ保持構造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297056A (ja) 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法
JP2001057404A (ja) * 1999-06-07 2001-02-27 Rohm Co Ltd 半導体装置およびその製造方法
JP2002305266A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体装置の製造方法
JP2003152005A (ja) * 2001-11-19 2003-05-23 Towa Corp 半導体素子の樹脂封止成形装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS552112U (ko) * 1978-06-21 1980-01-09
JPH06120295A (ja) * 1992-10-02 1994-04-28 Mitsubishi Electric Corp 半導体装置
JP4803855B2 (ja) * 1999-02-09 2011-10-26 三洋電機株式会社 半導体装置の製造方法
DE10106346B4 (de) * 2001-02-09 2007-03-01 Infineon Technologies Ag Elektronisches Bauteil
JP4859814B2 (ja) * 2007-11-06 2012-01-25 株式会社東京精密 ウェーハ処理装置
JP5192790B2 (ja) * 2007-11-28 2013-05-08 Ｔｏｗａ株式会社 基板の切断方法及び装置
JP3142888U (ja) * 2008-03-28 2008-07-03 幸三 松井 パタークラブ
JP2010073803A (ja) * 2008-09-17 2010-04-02 Nec Electronics Corp 半導体装置の製造方法
TW201032300A (en) * 2009-02-27 2010-09-01 Advanced Semiconductor Eng Chip scale package and method of fabricating the same
JP2011222706A (ja) * 2010-04-08 2011-11-04 Canon Inc 半導体パッケージ
US9318404B2 (en) * 2013-02-05 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming stress relieving vias for improved fan-out WLCSP package
JP2014165324A (ja) * 2013-02-25 2014-09-08 Disco Abrasive Syst Ltd パッケージ基板の加工方法
US9252092B2 (en) * 2013-07-24 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming through mold hole with alignment and dimension control
JP6235391B2 (ja) * 2014-03-27 2017-11-22 Ｔｏｗａ株式会社 検査用治具、切断装置及び切断方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297056A (ja) 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法
JP2001057404A (ja) * 1999-06-07 2001-02-27 Rohm Co Ltd 半導体装置およびその製造方法
JP2002305266A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体装置の製造方法
JP2003152005A (ja) * 2001-11-19 2003-05-23 Towa Corp 半導体素子の樹脂封止成形装置

Also Published As

Publication number Publication date
JP2017112317A (ja) 2017-06-22
TW201724391A (zh) 2017-07-01
CN108431933B (zh) 2021-07-13
KR102261309B1 (ko) 2021-06-07
JP6482454B2 (ja) 2019-03-13
CN108431933A (zh) 2018-08-21
WO2017104169A1 (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
CN103872028B (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
JP4856328B2 (ja) 半導体装置の製造方法
US10763185B2 (en) Packaged semiconductor components having substantially rigid support members
US7833881B2 (en) Methods for fabricating semiconductor components and packaged semiconductor components
US10224254B2 (en) Package process method including disposing a die within a recess of a one-piece material
US20050280164A1 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
KR20180095829A (ko) 전자 부품 및 그 제조 방법 및 전자 부품 제조 장치
US20180374717A1 (en) Semiconductor package and method of forming the same
CN106531638B (zh) 包括堆叠的半导体裸芯块的半导体装置及其制造方法
US7592236B2 (en) Method for applying a structure of joining material to the back surfaces of semiconductor chips
US10304716B1 (en) Package structure and manufacturing method thereof
US7208346B2 (en) Methods of forming interposers on surfaces of dies of a wafer
CN105261568A (zh) 中介基板的制法
US20230215778A1 (en) Semiconductor device module and method for manufacturing same
US20050126686A1 (en) Combination back grind tape and underfill for flip chips
US8466550B2 (en) Semiconductor structure and a method of manufacturing a semiconductor structure
US20090189255A1 (en) Wafer having heat dissipation structure and method of fabricating the same
US7479455B2 (en) Method for manufacturing semiconductor wafer
TWI821085B (zh) 電子元件之中介層製造方法
JP2009038300A (ja) 半導体パッケージの製造方法
JP2023090298A (ja) デバイスパッケージの製造方法
CN116435295A (zh) 使用环氧基或油墨基间隔件支撑半导体装置中的大裸片的方法和设备
CN113782497A (zh) 用于晶片上芯片处理的分离方法和组件
CN116544122A (zh) 一种半导体结构及其制造方法
JP2009027127A (ja) 大型パネルサイズ採用による半導体パッケージ製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant