KR20180061723A - 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 - Google Patents

멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 Download PDF

Info

Publication number
KR20180061723A
KR20180061723A KR1020160161216A KR20160161216A KR20180061723A KR 20180061723 A KR20180061723 A KR 20180061723A KR 1020160161216 A KR1020160161216 A KR 1020160161216A KR 20160161216 A KR20160161216 A KR 20160161216A KR 20180061723 A KR20180061723 A KR 20180061723A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
oxide semiconductor
layer
Prior art date
Application number
KR1020160161216A
Other languages
English (en)
Inventor
이영장
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160161216A priority Critical patent/KR20180061723A/ko
Priority to US15/624,565 priority patent/US10672849B2/en
Priority to CN201710723834.9A priority patent/CN108122928B/zh
Priority to EP17192289.1A priority patent/EP3331023A1/en
Publication of KR20180061723A publication Critical patent/KR20180061723A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H01L27/3265—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치에 관한 것이다. 본 발명의 유기발광 표시장치는 표시영역과 표시영역 일측에 위치하는 비표시영역으로 정의되는 기판, 표시영역 상에 배치된 LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터, LTPS 박막 트랜지스터의 액티브층에 연결된 제1 전극과 제2 전극, 및 산화물 반도체 박막 트랜지스터의 액티브층에 연결된 제3 전극과 제4 전극을 포함하고, 제1 전극과 제2 전극은 서로 다른 물질로 이루어지고, 제2 전극, 제3 전극 및 제4 전극은 동일한 물질로 이루어진다.

Description

멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE COMPRISING MULTI-TYPE THIN FILM TRANSISTOR}
본 발명은 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치에 관한 것으로서, 보다 상세하게는 하나의 기판에 서로 다른 타입의 박막 트랜지스터들이 배치된 유기발광 표시장치에 관한 것이다.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시 장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이와 같은 평판 표시 장치의 구체적인 예로는 액정 표시 장치(LCD), 유기발광 표시장치(OLED), 전기 영동 표시 장치(EPD), 플라즈마 표시 장치(PDP) 및 전기 습윤 표시 장치(EWD) 등을 들 수 있다. 특히, 유기발광 표시장치는 자체 발광 특성을 갖는 표시 장치로서, 액정 표시 장치에 비해 시야각, 명암비(contrast ratio), 응답 속도, 소비 전력 등의 측면에서 우수한 특성을 갖는다.
유기발광 표시장치는 영상을 표시하기 위한 유기발광소자와 유기발광소자를 구동하기 위한 화소 회로가 배치되는 표시 영역 및 표시 영역에 인접하고 구동 회로가 배치되는 비표시 영역을 포함한다. 특히, 화소 회로 및 구동 회로에는 복수의 박막 트랜지스터가 위치하여 복수의 화소의 유기발광소자를 구동시킨다.
박막 트랜지스터는 액티브층을 구성하는 물질에 따라 분류될 수 있다. 그 중 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS) 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터가 가장 널리 사용되고 있다. 그러나, 현재 유기발광 표시장치에서는 화소 회로 및 구동 회로를 구성하는 박막 트랜지스터로 하나의 기판 상에 LTPS 박막 트랜지스터만 사용하거나 산화물 반도체 박막 트랜지스터만 사용하고 있다. 그러나, LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터 중 어느 하나만으로 화소 회로 및 구동 회로를 구성하는 경우 다양한 문제가 존재하여, 하나의 유기발광 표시장치에 서로 다른 타입의 박막 트랜지스터를 적용하고자 하는 요구가 존재한다.
본 발명의 발명자들은 상술한 요구를 인식하고, 하나의 기판에 서로 다른 타입의 박막 트랜지스터를 적용하는 기술에 대해 연구하였으며, 다결정 실리콘 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터가 적용된 유기발광 표시장치를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 다결정 실리콘 박막 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 과정에서, 식각 공정에 의해 발생하는 산화물 반도체층의 손상을 최소화하는데 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치가 제공된다. 유기발광 표시장치는 기판과 기판 상에 배치된 LTPS 박막 트랜지스터, 및 기판 상에 배치된 산화물 반도체 박막 트랜지스터를 포함하고, 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극의 물질은 습식식각이 가능한 특징을 지니고, 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극은 LTPS 박막 트랜지스터의 소스 전극 또는 드레인 전극 중 하나와 서로 다른 평면 상에 배치된다. 산화물 반도체 박막 트랜지스터의 액티브층의 폭은, 산화물 반도체 박막 트랜지스터의 소스 전극 과 및 드레인 전극과 상기 LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극이 서로 동일한 평면 상에 배치되는 구조에 비하여 더 넓은 것을 특징으로 한다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치는, 표시영역과 표시영역 일측에 위치하는 비표시영역으로 정의되는 기판, 표시영역 상에 배치된 LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터, LTPS 박막 트랜지스터의 액티브층에 연결된 제1 전극과 제2 전극, 및 산화물 반도체 박막 트랜지스터의 액티브층에 연결된 제3 전극과 제4 전극을 포함한다. 제1 전극과 제2 전극은 서로 다른 물질로 이루어지고, 제2 전극, 제3 전극 및 제4 전극은 동일한 물질로 이루어진다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 멀티 타입의 박막 트랜지스터를 하나의 기판에 적용하면서 발생하는 다양한 문제를 해결할 수 있는 새로운 구조를 갖는 유기발광 표시장치 및 새로운 유기발광 표시장치의 제조 방법을 제공할 수 있다.
구체적으로, 본 발명은 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극을 습식식각이 가능한 물질로 형성함으로써, 산화물 반도체층이 손상되는 것을 최소화할 수 있다.
또한, 본 발명은 산화물 반도체 박막 트랜지스터의 소스 전극과 드레인 전극을 서로 다른 평면 상에 배치함으로써, 산화물 반도체층의 너비를 최대화할 수 있고, 산화물 박막 트랜지스터의 성능을 극대화할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 실시예에 따른 유기발광 표시장치의 구성도이다.
도 2는 도 1에 도시된 화소 구조를 개략적으로 보여주는 단면도이다.
도 3은 비교예에 따른 산화물 반도체층의 단면도이다.
도 4a는 비교예에 따른 화소의 일부분에 대한 모식도이다.
도 4b는 본 발명의 일 실시예에 따른 화소의 일부분에 대한 모식도이다.
도 5a 내지 도 5c는 비교예에 따른 금속층 형성 과정이다.
도 6a 내지 도 6c는 비교예에 따른 금속층 형성 과정이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 “상” 또는 "위"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
본 발명의 다양한 실시예들에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치에서는 적어도 2개의 타입의 박막 트랜지스터가 동일한 기판 상에 형성된다. 멀티 타입의 박막 트랜지스터는 하나의 기판에 형성된 서로 상이한 타입의 박막 트랜지스터를 의미한다. 여기서, 적어도 2개의 타입의 박막 트랜지스터로서 폴리 실리콘 물질을 액티브층으로 하는 박막 트랜지스터와 금속 산화물을 액티브층으로 하는 박막 트랜지스터가 사용된다.
먼저, 본 발명의 다양한 실시예들에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치에서는 폴리 실리콘 물질을 액티브층으로 하는 박막 트랜지스터로서 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 LTPS 박막 트랜지스터가 사용된다. 폴리 실리콘 물질은 이동도가 높아 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 LTPS 박막 트랜지스터가 적용될 수 있으며, 유기발광 표시장치에서 화소 내 구동 박막 트랜지스터로 적용되는 것이 바람직하다.
다음으로, 본 발명의 다양한 실시예들에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치에서는 산화물 반도체 물질을 액티브층으로 하는 산화물 반도체 박막 트랜지스터가 사용된다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드갭을 넘어가지 못하며, 이에 따라 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합하다. 또한, 오프-전류가 작으므로 보조 용량의 크기가 감소될 수 있으므로, 산화물 반도체 박막 트랜지스터는 고해상도 표시 소자에 적합하다.
본 발명의 다양한 실시예들에 따른 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치에서는, 서로 성질이 다른 LPTS 박막 트랜지스터와 산화물 반도체 박막 트랜지스터를 동일 기판 위에 배치함으로써, 최적의 기능을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 유기발광 표시장치의 구성도이다.
도 1에 도시된 유기발광 표시장치(10)는 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)이 교차되어 각 화소(1)를 정의하는 표시 패널(2), 게이트 드라이버(4), 데이터 드라이버(3), 및 타이밍 컨트롤러(5)를 구비한다. 게이트 드라이버(4)는 복수의 게이트 라인(GL)에 화소(1)에 대한 구동 신호를 전송한다. 데이터 드라이버(3)는 복수의 데이터 라인(DL)에 화소(1)에 대한 데이터 전압을 전송한다. 타이밍 컨트롤러(5)는 외부로부터 입력된 영상 데이터(RGB)를 정렬하여 데이터 드라이버(3)에 공급하고, 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 출력하여 게이트 드라이버(4) 및 데이터 드라이버(3)를 제어한다.
본 발명의 실시예에서 각 화소(1)는 유기발광소자(OLED)와, 유기발광소자(OLED)에 구동 전류를 공급하는 구동 트랜지스터를 포함하여 유기발광소자(OLED)를 독립적으로 구동하는 화소 구동 회로를 구비한다. 그리고, 화소 구동 회로는 문턱전압(Vth) 및 이동도(mobility)와 같은 구동 트랜지스터의 전기적 특성 편차를 보상하고, 유기발광소자(OLED)에 공급되는 전류 차이로 인한 각 화소(1) 간의 휘도 편차를 줄일 수 있다.
표시 패널(2)은 서로 교차하는 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)을 구비한다. 복수의 화소(1)들은 이들(GL, DL)의 교차 영역에 배치될 수 있다. 각 화소(1)는 유기발광소자(OLED)와 화소 구동 회로를 구비한다. 그리고, 각 화소(1)는 게이트 라인(GL), 데이터 라인(DL), 고전위 전압 공급 라인(VDDL) 및 저전위 전압(VSS) 공급 라인(VSSL) 라인에 접속된다. 특히 고전위 전압 공급 라인(VDDL)은 낮은 비저항(Resistivity)을 갖는 물질로 이루어지는 것이 바람직하다.
게이트 드라이버(4)는 타이밍 컨트롤러(5)로부터 제공된 복수의 게이트 제어 신호(GCS)에 따라 복수의 게이트 라인(GL)에 복수의 게이트 전극 신호를 공급한다. 복수의 게이트 전극 신호는 제1 및 제2 스캔 신호(SCAN1, SCAN2)를 포함하며, 이들 신호는 복수의 게이트 라인(GL)을 통해 각 화소(1)에 공급된다. 고전위 전압(VDD)은 저전위 전압(VSS)보다 상대적으로 높은 전압을 갖는다. 저전위 전압(VSS)은 접지 전압일 수 있다.
데이터 드라이버(3)는 타이밍 컨트롤러(5)로부터 제공된 복수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(5)로부터 입력되는 디지털 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 전압(Vdata)으로 변환한다. 그리고 변환된 데이터 전압(Vdata)을 복수의 데이터 라인(DL)에 공급한다. 한편, 데이터 드라이버(3)는 각 화소(1)의 프로그래밍 기간에 데이터 전압(Vdata)을 출력한다.
타이밍 컨트롤러(5)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(2)의 크기 및 해상도에 알맞게 정렬하여 데이터 드라이버(3)에 공급한다. 타이밍 컨트롤러(5)는 외부로부터 입력되는 동기 신호들(SYNC), 예를 들어 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용해 복수의 게이트 제어 신호 및 데이터 제어 신호(GCS, DCS)를 생성한다. 그리고 생성된 복수의 게이트 제어 신호 및 데이터 제어 신호(GCS, DCS)를 게이트 드라이버(4) 및 데이터 드라이버(3)에 각각 공급함으로써, 게이트 드라이버(4) 및 데이터 드라이버(3)를 제어한다.
이하, 본 발명의 실시예에 따른 화소를 구체적으로 설명한다. 도 2는 도 1에 도시된 화소 구조를 개략적으로 보여주는 단면도이다.
도 2를 참조하여 유기발광 표시장치의 화소(1) 구조를 설명한다. 도2에 도시한 바와 같이, 본 발명의 실시예에 따른 화소(1)는 기판(210), 버퍼층(211), LTPS 박막 트랜지스터(220), 산화물 반도체 박막 트랜지스터(230), 스토리지 커패시터(240), 유기발광소자(260)를 포함한다.
또한, 본 발명의 실시예에 따른 화소(1)는 액티브 버퍼층(212), LTPS 게이트 절연층(213), 층간 절연층(214), 산화물 반도체 게이트 절연층(215), 패시베이션층(216), 평탄화층(217), 뱅크(270) 및 봉지부(280)를 포함한다.
이하에서는, 유기발광 표시장치(200)의 각 구성요소들에 대해 상세히 설명한다.
기판(210)은 유기발광 표시장치(200)의 다양한 구성요소들을 지지한다. 기판(210)은 유리로 이루어지거나 가요성(flexibility)의 성질을 갖는 플라스틱 물질로 이루어질 수 있으며, 예를 들어 기판(210)이 폴리이미드(PI)로 이루어지는 경우, 기판(210) 하부에 유리와 같은 단단한 성질의 지지 기판이 배치된 상황에서 유기발광 표시장치 제조 공정이 진행될 수 있고, 이 때 지지 기판은 제조 공정 중에 제거된다. 또한, 지지 기판이 제거된 후, 기판(210)을 지지하기 위한 백 플레이트(back plate)가 기판(210) 하부에 배치될 수 있다.
기판(210)에는 표시영역 및 비표시영역이 정의될 수 있다. 비표시영역은 표시영역의 일측에 위치될 수 있다. 표시영역은 화소(1)가 배치되어 유기발광 표시장치(200)에서 영상이 표시되는 영역이다. 비표시영역은 표시영역 이외의 영역으로서, 화소(1)를 구동하기 위한 다양한 회로, 배선 등이 배치되는 영역이다.
이어서, 버퍼층(211)은 기판(210)의 전체 표면 위에 형성된다. 즉, 버퍼층(211)은 기판(210)의 표시 영역 및 비표시 영역 전체에 걸쳐 형성된다. 버퍼층(211)은 복수 개의 박막이 증착된 구조일 수도 있다. 여기서는 편의상 단일층으로 설명한다. 버퍼층(211)은 소자에 특별한 영향을 주지 않는 산화 실리콘(SiOx)을 사용하는 것이 더 바람직하다. 또한, 비표시 영역에 위치하는 버퍼층(211)의 일부분은 벤딩시에 발생 할 수 있는 크랙(Crack)을 최소화하기 위하여 홈과 같은 패턴이 형성 될 수 있다.
이어서, 하부보호금속(Bottom Shield Metal: 이하 BSM, 250)이 버퍼층(211) 상에 형성된다. BSM(250)은 화소(1)의 구동 박막 트랜지스터인 LTPS 박막 트랜지스터(220)와 중첩되도록 배치될 수 있다. BSM(250)은 몰리브덴(Mo) 물질을 이용하여 형성될 수 있다.
BSM(250)은 기판(210) 표면의 포텐셜(potential) 발생 및 외부로부터 유입되는 빛을 근본적으로 차단할 수 있다.
구체적으로 살펴보면, 본 발명의 실시예에 따른 화소(1)에서는 레이저 릴리즈 공정에 의해 구동 트랜지스터(DT)를 포함한 각종 트랜지스터들의 액티브층이 손상될 수 있다. 또한, 레이저 및 외부로부터 유입되는 빛에 의해 희생층에 네가티브 차지 트랩(negative charge trap)이 발생되고, 이에 따라, 기판(210)을 형성하는 폴리이미드(PI)에서 +전하(charge)들이 희생층 쪽으로 이동할 수 있다. 이에 따라, 기판(210) 표면의 포텐셜(potential)이 올라갈 수 있다. 그 결과, 트랜지스터에 흐르는 전류가 감소될 수 있다.
또한, 유기발광소자(OLED)와 연결되어 있는 LTPS 박막 트랜지스터(220)의 소스 전극(221)은, LTPS 박막 트랜지스터(220)가 턴-오프 된 경우에는 플로팅(Floating) 상태로 유지된다. 이 경우, 기판(210) 표면의 포텐셜(potential)이 올라감에 따라, 기판(210)과 LTPS 박막 트랜지스터(220)의 소스 전극(221) 사이에 기생 커패시턴스가 발생될 수 있으며, 기생 커패시턴스에 의해 소스 전극(221)이 지속적으로 영향을 받을 수 있다. 따라서, LTPS 박막 트랜지스터(220)의 소스 전극(221)을 흐르는 전류가, 기생 커패시턴스에 의해 변동될 수 있으며, 이에 따라, 복원 시에도 잔상이 발생될 수 있다.
또한, 레이저 릴리즈 공정 진행 후, 폴리이미드(PI)와 같은 플라스틱 계열의 고분자 물질로 구성된 기판(210)을 포함한 유기발광 표시장치(100)의 화소(1)가 구동되면, 기판(210)에서 열이 발생될 수 있다. 그 결과, 기판(210)에서 발생된, 전하를 띤 입자는 상부로 이동하게 된다. 전하를 띤 입자는 박막 트랜지스터들의 액티브층에 영향을 주어 유기발광 표시장치(200)의 신뢰성을 저하시킬 수 있다.
도 2에 도시한 바와 같이, BSM(250)은 LTPS 박막 트랜지스터(220)의 소스 전극(221)과 연결될 수 있고, 소스 전극(221)에 인가되는 전압과 동일한 전압이 인가될 수 있다. 따라서, 박막 트랜지스터의 구동 전류가 낮아지는 전류 드랍(Current Drop) 현상이나 복원 잔상 문제점 등을 해결할 수 있다. 하지만 이에 제한하는 것은 아니며, BSM(250)은 LTPS 박막 트랜지스터(220)의 드레인 전극(224)이나 게이트 전극(223)과 연결되거나, 또는 전기적으로 플로팅될 수도 있다.
이어서, 버퍼층(211) 위에는 BSM(250)을 둘러 싸며, LTPS 박막 트랜지스터(220)의 액티브층(222)을 보호하는 액티브 버퍼층(212)이 위치한다. 액티브 버퍼층(212)은 기판(210)의 표시 영역에만 형성될 수 있다. 액티브 버퍼층(212)은 버퍼층(211)과 동일 물질로 구성할 수 있다.
이어서, LTPS 박막 트랜지스터(220)는 액티브 버퍼층(212) 상에 위치한다. LTPS 박막 트랜지스터(220)는 폴리 실리콘으로 이루어지는 액티브층(222)과 전도성 금속 물질로 이루어지는 게이트 전극(223), 소스 전극(221) 및 드레인 전극(224)으로 구성될 수 있다.
액티브 버퍼층(212) 상에 LTPS 박막 트랜지스터(220)의 액티브층(222)이 배치된다. LTPS 박막 트랜지스터(220)의 액티브층(222)은 LTPS 박막 트랜지스터(220) 구동 시 채널이 형성되는 채널 영역(CA), 채널 영역(CA) 양 측의 소스 영역(SA) 및 드레인 영역(DA)을 포함한다. 채널 영역(CA), 소스 영역(SA) 및 드레인 영역(DA)은 이온 도핑(불순물 도핑)에 의해 정의된다.
한편, 도 2의 유기발광 표시장치(200)에서 BSM(250)과 액티브 버퍼층(212)은 생략될 수 있다. 이 경우, LTPS 박막 트랜지스터(220)의 액티브층(222)은 버퍼층(211) 상에 배치될 수 있다.
LTPS 박막 트랜지스터(220)의 액티브층(222)은 폴리 실리콘을 포함한다. 버퍼층(211) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 액티브층(222)이 형성된다. 또한, 층간 절연층(214)을 형성한 후 활성화 공정 및 수소화 공정이 추가적으로 수행되어 액티브층(222)이 완성된다.
이어서, LTPS 박막 트랜지스터(220)의 게이트 절연층(213)이 LTPS 박막 트랜지스터(220)의 액티브층(222)과 버퍼층(211) 상에 배치된다. LTPS 박막 트랜지스터(220)의 게이트 절연층(213)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층으로 구성되거나, 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)으로 이루어진 다중층으로 구성될 수 있다. LTPS 박막 트랜지스터(220)의 게이트 절연층(213)에는 LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(244) 각각이 LTPS 박막 트랜지스터(220)의 액티브층(222)의 소스 영역(SA) 및 드레인 영역(DA) 각각에 연결되기 위한 컨택홀이 형성된다.
이어서, LTPS 박막 트랜지스터(220)의 게이트 절연층(213) 상에 LTPS 박막 트랜지스터(220)의 게이트 전극(223)이 배치된다. LTPS 박막 트랜지스터(220)의 게이트 절연층(213) 상에 몰리브덴(Mo) 등과 같은 금속층을 형성하고, 금속층을 패터닝하여 LTPS 박막 트랜지스터(220)의 게이트 전극(223)이 형성된다. LTPS 박막 트랜지스터(220)의 게이트 전극(223)은 LTPS 박막 트랜지스터(220)의 액티브층(222)의 채널 영역(CA)과 중첩하도록 LTPS 박막 트랜지스터(220)의 게이트 절연층(213) 상에 배치된다.
도 2를 참조하면, 산화물 반도체 박막 트랜지스터(230)는 산화물 반도체로 이루어지는 액티브층(232)과 전도성 금속으로 이루어지는 게이트 전극(233), 소스 전극(231) 및 드레인 전극(234)을 포함한다. 산화물 반도체 박막 트랜지스터(230)는 상술한 바와 같이 화소 회로의 스위칭 박막 트랜지스터에 적용될 수 있다.
도 2를 참조하면, LTPS 박막 트랜지스터(220)의 게이트 절연층(213) 상에 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)이 형성된다. LTPS 박막 트랜지스터(220)의 게이트 절연층(213) 상에 전도성 금속층을 형성하고, 금속층을 패터닝하여 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)이 형성된다.
LTPS 박막 트랜지스터(220)의 게이트 전극(223)과 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)은 동시에, 그리고 동일한 공정으로 형성될 수 있다. 즉, LTPS 박막 트랜지스터(220)의 게이트 절연층(213) 상에 금속층을 형성하고, LTPS 박막 트랜지스터(220)의 게이트 전극(223)과 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)이 동시에 형성되도록 금속층이 패터닝될 수 있다. 이에, LTPS 박막 트랜지스터(220)의 게이트 전극(223)과 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)은 동일한 평면 상에서 동일한 물질 및 동일한 두께로 이루어질 수 있다. 이와 같이, LTPS 박막 트랜지스터(220)의 게이트 전극(223)과 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)을 동시에 동일한 공정으로 형성함에 의해, 공정 시간이 단축되고, 마스크 수가 감소하여 공정 비용 또한 감소될 수 있다. 하지만, 이에 제한하는 것은 아니며, LTPS 박막 트랜지스터(220)의 게이트 전극이 액티브층(222) 하부에 배치되거나, 산화물 반도체 박막 트랜지스터(230)의 게이트 전극이 액티브층(232) 상부에 배치될 수도 있다. 또한, LTPS 박막 트랜지스커(220)의 액티브층(222)과 산화물 반도체 박막 트랜지스터(230)의 액티브층(232) 사이에 산화물 반도체 박막 트랜지스터(230)의 게이트 전극과 LTPS 박막 트랜지스터(220)의 게이트 전극이 배치되되, LTPS 박막 트랜지스커(220)의 게이트 전극과 산화물 반도체 박막 트랜지스터(230)의 게이트 전극은 서로 다른 평면 상에 배치될 수도 있다.
이어서, LTPS 박막 트랜지스터(220)의 게이트 전극(223) 상에 층간 절연층(214)이 배치된다. 층간 절연층(214)은 질화 실리콘(SiNx)으로 이루어질 수 있다. 층간 절연층(214)에 포함된 수소는, 수소화 공정시 LTPS 박막 트랜지스터(220)의 액티브층(222)으로 확산될 수 있다. 이를 위해 층간 절연층(214)은 수소 함량이 높은 질화 실리콘(SiNx)으로 이루어질 수 있다. 수소화 공정은 LTPS 박막 트랜지스터(220)의 액티브층(222) 내부의 결합이 덜된 공간을 수소로 채워주어 액티브층(222)을 안정화시키는 공정이다.
층간 절연층(214)에는 LTPS 박막 트랜지스터(220)의 액티브층(222)의 소스 영역(SA) 및 드레인 영역(DA)을 LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(244) 각각에 연결하기 위한 컨택홀이 형성된다.
이어서, 층간 절연층(214) 상에 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215)이 배치된다. 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215)은 산화 실리콘(SiOx)으로 이루어질 수 있다. 하지만 이에 제한하는 것은 아니며, 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215)은 층간 절연층(214)보다 적은 수소를 포함하는 물질로 이루어질 수 있다. 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215)은 수소 확산을 효과적으로 차단시킬 수 있는 재질 또는 성질을 가진 물질로 이루어지는 것이 바람직하다. 산화물 반도체층(232)이 수소에 노출되는 경우, 산화물 반도체층(232)은 환원될 수 있고, 이에 따라 산화물 반도체 박막 트랜지스터(230)의 임계 전압(threshold voltage; Vth)이 변화될 수 있다.
산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215)에는 LTPS 박막 트랜지스터(220)의 액티브층(222)의 소스 영역(SA) 및 드레인 영역(DA)을 LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 드레인 전극(244) 각각에 연결하기 위한 컨택홀이 형성된다.
이어서, 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215) 상에 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)이 배치된다. 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)은 금속 산화물로 이루어지고, 예를 들어, IGZO 등과 같은 다양한 금속 산화물로 이루어질 수 있다. 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)은 금속 산화물을 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215) 상에 증착하고, 안정화를 위한 열처리 공정을 수행한 후, 금속 산화물을 패터닝함으로써 형성될 수 있다.
이어서, 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215) 상에 LTPS 박막 트랜지스터(220)의 드레인 전극(224)과 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)이 배치된다. 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215) 상에 몰리브덴(Mo) 등과 같은 금속층을 형성하고, 금속층을 패터닝하여 LTPS 박막 트랜지스터(220)의 드레인 전극(224), 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231), 및 드레인 전극(234)이 형성될 수 있다. LTPS 박막 트랜지스터(220)의 드레인 전극(244)과 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)은 동시에 동일한 공정으로 형성될 수 있다. LTPS 박막 트랜지스터(220)의 드레인 전극(224), 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)을 형성하기 위한 패터닝 공정은 습식식각(wet-etch)으로 진행된다. 몰리브덴(Mo)을 포함하는 LTPS 박막 트랜지스터(220)의 드레인 전극(224), 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)은 약 2000Å 의 두께로 형성될 수 있다.
LTPS 박막 트랜지스터(220)의 드레인 전극(224)은 LTPS 박막 트랜지스터(220)의 게이트 절연층(213), 층간 절연층(214), 및 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215)에 형성된 컨택홀을 통해 LTPS 박막 트랜지스터(220)의 액티브층(222)의 드레인 영역(DA)에 연결된다.
산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)은 액티브층(232)과 오믹 접촉(ohmic contact)을 통해 전기적으로 서로 연결된다.
이상에서 서술한 LTPS 박막 트랜지스터(220)의 소스 전극(221)과 드레인 전극(224)은 소스 전극과 드레인 전극이 서로 바뀔 수 있다. 예를 들어, 전류의 흐름에 따라 도 2에 도시된 LTPS 박막 트랜지스터(220)의 소스 전극(221)은 드레인 전극이 될 수도 있고, LTPS 박막 트랜지스터(220)의 드레인 전극(224)은 소스 전극이 될 수도 있다. 또한, 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)도 동일하게 설명될 수 있다.
이어서, 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234) 상에 패시베이션층(216)이 배치된다. 패시베이션층(216)은 소스 전극(231), 드레인 전극(234), 액티브층(232), 및 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215)를 모두 덮도록 배치된다. 또한, 패시베이션층(216)이 액티브층(232)과 직접 접촉하여 배치되는 경우에는 액티브층(232)의 수소 노출을 최소화하기 위하여, 수소 함량이 낮은 물질로 형성하는 것이 바람직하다. 예를 들어, 패시베이션층(216)은 산화 실리콘(SiOx) 물질로 이루어질 수 있으나 이에 제한하는 것은 아니다. 한편, 패시베이션층(216)에는 LTPS 박막 트랜지스터(220)의 소스 전극(221)이 액티브층(222)에 연결되기 위한 컨택홀이 형성된다.
이어서, 패시베이션층(216) 상에는 LTPS 박막 트랜지스터(220)의 소스 전극(221)이 배치된다. 소스 전극(221)은 고전위 전압 공급 라인(VDDL) 및 데이터 라인(DL)과 동일한 평면상에 배치될 수 있다. 이에 따라 LTPS 박막 트랜지스터(220)의 소스 전극(221)은 고전위 전압 공급 라인(VDDL) 및 데이터 라인(DL)과 동일한 물질로 형성되는 것이 바람직하다. 고전위 전압 공급 라인(VDDL)은 넓은 면적에 걸쳐서 고전위 전압(VDD)을 손실 없이 전달하여야 한다. 또한, 데이터 라인(DL)은 데이터 신호를 멀리 떨어진 화소에까지 손실 없이 전달하여야 한다. 따라서, 고전위 전압 공급 라인(VDDL) 및 데이터 라인(DL)은 알루미늄(Al)과 같이 비저항이 작은 물질로 두꺼운 두께로 형성하는 것이 바람직하다. 따라서, 고전위 전압 공급 라인(VDDL) 및 LTPS 박막 트랜지스터(220)의 소스 전극(221)은 알루미늄(Al)을 포함하는 다중층으로 이루어질 수 있으며, 예를 들어, 티타늄(Ti), 알루미늄(Al), 티타늄(Ti) 순으로 적층된 3층 구조로 이루어질 수 있다. 알루미늄(Al)은 부식에 약한 금속이므로, 알루미늄(Al)의 상부 및 하부는 티타늄(Ti)으로 보호될 수 있다. 고전위 전압 공급 라인(VDDL) 및 LTPS 박막 트랜지스터(220)의 소스 전극(221)은 약 5000Å 의 두께로 형성될 수 있다.
LTPS 박막 트랜지스터(220)의 소스 전극(221)은 LTPS 박막 트랜지스터(220)의 게이트 절연층(213), 층간 절연층(214), 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215), 및 패시베이션층(216)에 형성된 컨택홀을 통해 LTPS 박막 트랜지스터(220)의 액티브층(222)의 소스 영역(SA)에 연결된다. 도 2에 도시된 바와 같이, LTPS 박막 트랜지스터(220)의 하부에 BSM(250)을 더 포함하는 경우, LTPS 박막 트랜지스터(220)의 소스 전극(221)은 LTPS 박막 트랜지스터(220)의 게이트 절연층(213), 층간 절연층(214), 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215), 패시베이션층(216), 및 액티브 버퍼층(212)에 형성된 컨택홀을 통해 BSM(250)과 연결될 수 있다.
이어서, 패시베이션층(216) 상에 평탄화층(217)이 형성된다. 평탄화층은 LTPS 박막 트랜지스터(220) 및 산화물 반도체 박막 트랜지스터(230) 상부를 평탄화하기 위한 유기층으로 이루어질 수 있다. 도 2에서는 설명의 편의를 위해 평탄화층(217) 하부의 각종 절연층들의 표면이 평탄한 것으로 도시되었다. 하지만, 실제로는 LTPS 박막 트랜지스터(220) 및 산화물 반도체 박막 트랜지스터(230)의 구성요소들 또는 이물 등에 의해 단차가 존재할 수 있다. 이에, LTPS 박막 트랜지스터(220) 및 산화물 반도체 박막 트랜지스터(230) 상부를 평평하게 하거나 유기발광소자(260)가 배치되는 표면의 단차를 최소화함으로써, 유기발광소자(260)가 보다 신뢰성 있게 형성될 수 있다. 한편, 평탄화층(217)은 생략될 수 있다.
도 2를 참조하면, 스토리지 커패시터(240)가 기판(210) 상에 배치된다. 스토리지 커패시터(240)는 산화물 반도체 박막 트랜지스터(230)의 게이트 절연층(215) 상에 배치된 제1 전극(241) 및 패시베이션층(216) 상에 형성된 제2 전극(242)을 포함한다. 스토리지 커패시터(240)의 제1 전극(241)은 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)과 동일한 물질로 동시에 형성될 수 있다. 그리고, 스토리지 커패시터(240)의 제2 전극(242)은 LTPS 박막 트랜지스터(220)의 소스 전극(221)과 동일한 물질로 동시에 형성될 수 있다.
도 2에 따른 일 실시예에 따른 유기발광 표시장치(200)에서는, 스토리지 커패시터(240)가 제1 전극(241)과 제2 전극(242)을 포함하는 것으로 도시되었다. 하지만, 이에 한정되지 않으며 복수 개의 전극을 더 포함할 수 있다. 예를 들어, 스토리지 커패시터(240)는 LTPS 박막 트랜지스터(220)의 액티브층(222)과 동일 평면 상에 형성된 제3 전극을 더 포함할 수 있다. 또한, 산화물 반도체 박막 트랜지스터(230)의 게이트 전극(233)과 동일한 평면 상에 형성된 제4 전극을 더 포함할 수 있다.
한편, 평탄화층(217)에는 스토리지 커패시터(240)의 제2 전극(242)과 애노드 전극(261)을 연결하기 위한 컨택홀이 형성될 수 있다.
이어서, 평탄화층(217) 상에 유기발광소자(260)가 배치된다. 유기발광소자(260)는 평탄화층(217) 상에 형성되며, 애노드 전극(261), 애노드 전극(261) 상에 배치된 유기층(262) 및 유기층(262) 상에 형성된 캐소드 전극(263)을 포함한다. 유기층(262)은 특정 색의 광을 발광하기 위한 층으로서, 적색 유기 발광층, 녹색 유기 발광층, 청색 유기 발광층 및 백색 유기 발광층 중 하나를 포함할 수 있다. 만약, 유기층(262)이 백색 유기 발광층을 포함하는 경우, 유기발광소자(260) 상부에 백색 유기 발광층으로부터의 백색 광을 다른 색의 광으로 변환하기 위한 컬러 필터가 배치될 수 있다. 또한, 유기층(262)은 유기 발광층 이외에 정공 수송층, 정공 주입층, 전자 주입층, 전자 수송층 등과 같은 다양한 유기층을 더 포함할 수 있다.
도 2를 참조하면, 평탄화층(217) 상에 애노드 전극(261)의 양끝단을 덮도록 뱅크(270)가 배치된다. 뱅크(270)는 절연 물질로 형성되고, 표시 영역에서 인접하는 화소 영역을 구분하는 방식으로 화소 영역을 정의한다.이어서, 유기발광소자(260) 및 뱅크(270) 상에 봉지부(280)가 배치된다. 봉지부(280)는 수분에 취약한 유기발광소자(260)가 수분에 노출되지 않도록 유기발광소자(260)를 보호한다. 봉지부(280)는 무기층과 유기층으로 이루어질 수 있으며, 특히 복수 개의 무기층을 포함하여 구성될 수 있다.
앞서 설명한 바와 같이, 도 2에 도시된 LTPS 박막 트랜지스터(220)의 드레인 전극(224)은 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)과 동일한 물질로 형성되며, 예를 들어 몰리브덴(Mo)으로 이루어질 수 있다. 몰리브덴을 에칭할 때에는 습식식각이 적용된다. 습식식각 방식은 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)을 손상시키지 않고 몰리브덴을 에칭할 수 있다. 도 2에 도시된 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)은 액티브층(232)과 접하여 형성된다. 따라서, 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)이 형성되는 도중에 산화물 반도체 박막 트랜지스터(230)의 액티브층(232)이 손상되는 경우, 산화물 반도체 박막 트랜지스터(230)의 신뢰성은 악화될 수 있다.
도 3은 비교예에 따른 산화물 반도체층의 단면도이다.
도 3은 산화물 반도체층(332) 상에 건식식각(dry-etch)으로 식각이 가능한 금속 물질층을 형성하고, 이어서 건식식각 방식으로 금속패턴(331)이 형성된 단계에서의 단면도이다. 도 3에 도시된 비교예에서는 금속 물질층으로 티타늄(Ti), 알루미늄(Al), 티타늄(T) 순으로 구성된 삼중층을 사용하였다. 도 3에 도시된 금속패턴(331)은 산화물 반도체 박막 트랜지스터의 소스 전극 또는 드레인 전극과 대응된다. 도 3을 참조하면, 금속패턴(331)과 중첩되는 영역의 산화물 반도체층(332)의 두께(D1)는 금속패턴(331)과 중첩되지 않는 영역의 산화물 반도체층(332)의 두께(D2)과 비교하여 서로 차이가 있음을 알 수 있다. 즉, 건식식각에 노출된 산화물 반도체층(332)은 건식식각에 노출되지 않은 산화물 반도체층(332)보다 얇아진 것을 확인할 수 있다. 이는 건식식각에 의해 산화물 반도체층(332)의 일부가 물리적으로 손상되었음을 보여준다. 건식식각이 진행되는 시간이나 정도에 따라, 산화물 반도체층(332)이 물리적으로 손상되는 정도는 심해질 수 있다. 도 3에서는 산화물 반도체층(332)이 건식식각에 의해 손상되어 산화물 반도체층(332)의 두께가 얇아진 예를 도시하였으나, 산화물 반도체층(332)의 표면이 불규칙적으로 손상되어 평평하지 않게 될 수도 있으며, 부분적으로 혹은 전체적으로 산화물 반도체층(332)이 제거될 수도 있다.
도 3을 참조하면, 금속패턴(331) 상부에는 절연층(333)이 형성된다. 이 경우, 절연층(333)은 도 2에 도시된 패시베이션층(216)에 대응된다. 금속패턴(331)이 두껍게 형성될 수록, 금속패턴(331) 상부에 형성되는 절연층(333)은 금속패턴(331)의 전면에 걸쳐 고른 두께로 형성되기 어렵다. 특히, 금속패턴(331)의 경사진 측면에는 상면 상에 형성되는 절연층(333)보다 얇은 두께로 절연층(333)이 형성되거나, 형성이 안되는 구간이 존재할 수도 있다. 이와 같이 금속패턴(331)의 측면에 형성되는 절연층(333)의 두께가 얇거나 끊어질 경우, 금속패턴(331)이 노출되어 산화될 수 있고, 이어서 진행되는 식각공정시 원치 않는 식각이 진행될 수 있다. 또는, 다른 금속 간에 쇼트가 발생할 수도 있다.
따라서, 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)은 습식식각에 의해 에칭될 수 있는 금속물질로 이루어지는 것이 바람직하다. 또한, 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)의 평탄한 부분과 경사진 부분에 증착되는 패시베이션층(216)의 두께의 차이가 작도록, 소스 전극(231) 및 드레인 전극(234)은 얇은 두께로 형성되는 것이 바람직하다. 이를 위하여, 본 발명의 일 실시예에서는 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)을 몰리브덴으로 형성하였으며, 두께는 2000Å 으로 증착하였다. 하지만 이에 한정하는 것은 아니며, 산화물 반도체 박막 트랜지스터(230)의 소스 전극(231) 및 드레인 전극(234)은 산화물 반도체층(232)을 손상시키지 않는 식각방식으로 식각될 수 있는 금속층으로 이루어질 수 있다.
도 4a는 비교예의 화소 일부분에 대한 모식도이며, 도 4b는 본 발명의 화소 일부분에 대한 모식도이다. 도 5a 내지 도 5c는 비교예에 대한 금속층 형성 과정이며, 도 6a 내지 도 6c는 비교예에 대한 금속층 형성 과정이다.
도 4a를 참조하면, 산화물 반도체 박막 트랜지스터(230)의 소스 전극(421) 또는 드레인 전극(441)은 고전위 전압 공급 라인(VDDL, 410)과 이웃하여 배치될 수 있다. 또한 소스 전극(421)과 드레인 전극(441) 사이에는 산화물 반도체층(431)이 배치된다. 산화물 반도체층(431)은 소스 전극(421) 및 드레인 전극(441)의 일부와 중첩될 수 있다. 점선으로 표시된 영역(400)은 화소 내에서 산화물 반도체 박막 트랜지스터가 위치할 수 있는 영역이다.
일반적으로, 트랜지스터의 드레인 전극과 소스 전극 사이에 흐르는 전류(Ids)는 아래의 수학식과 같이 표현된다.
[수학식]
Ids = 1/2*(μ*C*W/L)*(Vgs-Vth)2
수학식에서, μ는 전자 이동도를, C는 게이트 절연층의 정전 용량을, W 는 트랜지스터의 채널 폭을, 그리고 L은 트랜지스터의 채널 길이를 각각 나타낸다. 그리고, Vgs는 트랜지스터의 게이트 전극과 소스 전극 간 전압의 차이를 나타내고, Vth는 트랜지스터의 문턱전압(또는 임계전압)을 나타낸다.
수학식에서, 전류(Ids)는 트랜지스터의 채널 폭에 비례하고 채널 길이에 반비례한다. 도 4a에서 트랜지스터의 채널 폭은 산화물 반도체층(431)의 폭이며, 트랜지스터의 채널 길이는 소스 전극(421)과 드레인 전극(441)의 마주하는 계면간의 거리이다. 트랜지스터의 전류(Ids)를 증가시키기 위해서는 채널 길이를 줄일 수 있지만, 채널 길이는 반도체층 소자의 특성에 따라 제한되므로 채널 길이를 줄이는 데에는 한계가 있다. 또한, 트랜지스터의 전류(Ids)를 증가시키기 위해서는 채널 폭을 늘릴 수 있다. 하지만, 도 4a에 도시된 고전위 전압 공급 라인(410)과 소스 전극(421) 또는 드레인 전극(441)은 동일한 평면 상에 배치되므로, 고전위 전압 공급 라인(410)과 소스 전극(421) 또는 드레인 전극(441) 간의 거리는 특정 거리만큼 이격되어야 한다.
도 5a 내지 도 5c는 동일 평면상에 존재하는 두 금속 전극이 형성되는 과정이다. 기판(510) 상에 형성된 금속 물질층(520)의 상부에 포토 레지스트(Photo Resist, 530)가 전면 증착된다. 이어서, 포토 레지스트(530)를 패턴으로 형성하기 위하여 포토 레지스트(530) 상부에 마스크(540)가 배치된다. 마스크(540)의 틈으로 빠져 나온 빛에 노출된 포토 레지스트(530)는 포토 레지스트 패턴(531)으로 형성된다. 이 때, 빛의 회절 특성으로 인하여 포토 레지스트 패턴(531)은 마스크(540)의 틈보다 더 크게 형성된다. 이 때, 포토 레지스트 패턴(531)이 서로 중첩되지 않도록 하기 위하여 금속패턴(521) 간에는 특정 이격거리(B)가 필요하다. 이격 거리(B) 는 공정이나 장비에 따라 다를 수 있지만, 약 2㎛ 일 수 있다.
도 6a 내지 도 6c는 금속패턴(621) 간의 이격거리(B')가 허용 범위보다 작게 설계되었을 경우를 타나낸다. 이 경우, 금속패턴(621)과 금속패턴(621) 사이, 즉, 포토 레지스트(630)가 없어야 할 영역에 포토 레지스트(631)가 잔존하여 원치 않는 포토 레지스트 패턴(631)이 형성될 수 있고, 이에 따라 금속물질층(620)이 식각되지 않을 수 있다. 금속물질층(620)이 식각되지 않는 영역이 발생하면, 원치 않는 쇼트 불량이 발생할 수 있고, 이에 따라 유기발광 표시장치(200)는 제 기능을 하지 못할 수 있다.
도 5a 내지 도 6c에서는 빛에 노출된 포토 레지스트가 패턴으로 형성되는 파지티브 타입을 예로 들었지만, 빛에 노출되지 않은 포토 레지스트가 패턴으로 형성되는 네거티브 타입에서도 동일하게 금속패턴간 이격거리가 필요하다.
따라서, 도 4a에 도시된 바와 같이, 동일 평면 상에 배치된 서로 이웃한 금속패턴(410, 421)은 일정 거리(A)만큼 이격되도록 설계되어야 한다. 이에 따라, 제한된 영역(400) 안에 산화물 반도체 박막 트랜지스터가 배치되어야 하므로, 산화물 반도체층(431)의 폭을 증가시키는 데에는 어려움이 있다.
다시 도 2를 참조하면, 본 발명의 일 실시예에 따른 LTPS 박막 트랜지스터(220)의 소스 전극(221)은 드레인 전극(224)과 다른 평면 상에 배치된다. 또한, 고전위 전압 공급라인(VDDL)은 LTPS 박막 트랜지스터(220)의 소스 전극(221)과 동일한 평면 상에 배치되며, 동일한 물질로 형성된다. LTPS 박막 트랜지스터(220)의 소스 전극(221) 및 고전위 전압 공급라인(VDDL)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti) 또는 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)의 삼중층으로 형성될 수 있다. 그리고 LTPS 박막 트랜지스터(220)의 드레인 전극(224)은 습식식각으로 형성 가능한 금속으로 이루어지며, 예를 들어 드레인 전극(224)은 몰리브덴으로 형성될 수 있다.
도 2 및 도 4b를 참조하면, 고전위 전압 공급라인(410)과 산화물 반도체 박막 트랜지스터(230)의 소스 전극(422) 또는 드레인 전극(442)은 다른 평면상에 배치되므로, 앞서 설명한 금속패턴간의 이격거리에 제한이 없다는 이점이 있다. 따라서, 고전위 전압 공급라인(410)과 소스 전극(422) 또는 고전위 전압 공급라인(410)과 드레인 전극(442)은 도 4a의 경우에 비하여 더욱 가깝게 배치될 수 있다. 경우에 따라, 고전위 전압 공급라인(410)과 소스 전극(422) 또는 고전위 전압 공급라인(410)과 드레인 전극(442)은 서로 중첩될 수도 있다. 이에 따라, 산화물 반도체층(432)의 폭은 충분히 크게 설계될 수 있으며, 트랜지스터에 흐르는 전류(Ids)는 보다 증가될 수 있다.
본 발명의 다양한 실시예에 따른 유기발광 표시장치 및 유기발광 표시장치 제조 방법은 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시는 표시영역과 표시영역 일측에 위치하는 비표시영역으로 정의되는 기판, 표시영역 상에 배치된 LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터, LTPS 박막 트랜지스터의 액티브층에 연결된 제1 전극과 제2 전극, 및 산화물 반도체 박막 트랜지스터의 액티브층에 연결된 제3 전극과 제4 전극을 포함한다. 제1 전극과 제2 전극은 서로 다른 물질로 이루어지고, 제2 전극, 제3 전극 및 제4 전극은 동일한 물질로 이루어진다.
본 발명의 일 실시예에 따른 유기발광 표시장치는 제1 전극 및 제2 전극 사이에 배치된 제1 무기물층을 더 포함하며, 제1 무기물층 상부에 제1 전극이 배치되고, 제1 무기물층 하부에 제2 전극이 배치된다. 제2 전극은 제3 전극과 연결될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제2 전극의 두께는 제1 전극의 두께보다 작고, 제2 전극의 비저항은 제1 전극의 비저항보다 클 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제1 전극은 알루미늄층을 포함하는 삼중층으로 이루어질 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제3 전극 및 제4 전극과 중첩하지 않는 산화물 반도체 박막 트랜지스터의 액티브층의 표면은 물리적인 손상 없이 평평할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, LTPS 박막 트랜지스터의 액티브층 및 산화물 반도체 박막 트랜지스터의 액티브층 사이에 서로 다른 적어도 두 가지 물질로 이루어진 제2 무기물층 및 제3 무기물층을 더 포함할 수 있다. 산화물 반도체 박막 트랜지스터의 액티브층과 접하여 배치된 제1 무기물층 및 제3 무기물층은 제2 무기물층에 포함된 수소보다 더 적은 수소를 포함할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제2 무기물층 및 제3 무기물층은 복수 개의 홀을 포함하며, 복수 개의 홀을 통하여 제1 전극 및 제2 전극은 LTPS 박막 트랜지스터의 액티브층과 연결될 수 있다.
본 발명의 다른 실시예에 따른 유기발광 표시장치는, 표시 영역과 비표시 영역을 구비하는 기판, 표시 영역에 다결정 실리콘(LTPS)층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 구동 트랜지스터, 표시 영역에 구동 트랜지스터와 이격되어 배치되며, 산화물 반도체층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 스위칭 트랜지스터, 및 제1 소스 전극과 제1 드레인 전극 사이에 배치되는 보호층을 포함하며, 제1 소스 전극과 제1 드레인 전극은 서로 다른 평면상에 배치된다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제1 소스 전극과 제1 드레인 전극은 서로 다른 물질로 이루어지고, 제1 드레인 전극, 제2 소스 전극, 및 제2 드레인 전극은 동일한 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제2 소스 전극 및 제2 드레인 전극은 습식식각이 가능한 금속물질로 이루어진다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제1 소스 전극은 알루미늄(Al)을 포함하며, 제1 드레인 전극은 몰리브덴(Mo)을 포함할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치는 일 방향으로 연장되는 금속라인을 더 포함하며, 산화물 반도체층은 일 방향으로 채널층의 길이가 형성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제1 소스 전극과 금속라인은 동일한 물질로 이루어지고 동일한 평면 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제1 드레인 전극은 금속라인 일부와 중첩될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치는, 스토리지 커패시터를 더 포함하고, 스토리지 커패시터의 일 전극은 제2 드레인 전극과 동일한 물질로 이루어지며, 스토리지 커패시터의 타 전극은 제1 소스 전극과 동일한 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 스토리지 커패시터의 일 전극은 제1 드레인 전극, 제2 소스 전극, 및 제2 드레인 전극과 동일한 평면 상에 배치되고, 스토리지 커패시터의 타 전극은 제1 소스 전극과 동일한 평면 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제1 게이트 전극 하부에 제1 게이트 전극과 중첩되도록 배치되는 보호패턴을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 보호패턴과 다결정 실리콘층은 제1 소스 전극에 의해 서로 연결될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제1 게이트 전극과 제2 게이트 전극은 동일 평면 상에 동일 물질로 형성될 수 있다.
본 발명의 다른 실시예에 따른 유기발광 표시장치는, 기판, 기판 상에 배치된 LTPS 박막 트랜지스터, 및 기판 상에 배치된 산화물 반도체 박막 트랜지스터를 포함하고, 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극의 물질은 습식식각이 가능한 특징을 지니고, 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극은 LTPS 박막 트랜지스터의 소스 전극 또는 드레인 전극 중 하나와 서로 다른 평면 상에 배치되며, 산화물 반도체 박막 트랜지스터의 액티브층의 폭은, 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극과 LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극이 서로 동일한 평면 상에 배치되는 구조에 비하여 더 넓은 것을 특징으로 한다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, LTPS 박막 트랜지스터의 소스 전극과 드레인 전극은 서로 다른 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, LTPS 박막 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 산화물 반도체 박막 트랜지스터의 액티브층은, 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극과 중첩되는 부분과 중첩되지 않는 부분의 두께가 서로 동일할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조 방법은, 기판 상에 LTPS 박막 트랜지스터의 제1 액티브층을 형성하는 단계, 제1 액티브층 상에 LTPS 박막 트랜지스터의 제1 게이트 전극을 형성하는 단계, 게이트 전극 상에 제1 무기물층을 형성하는 단계, 제1 무기물층 상에 산화물 반도체 박막 트랜지스터의 제2 액티브층을 형성하는 단계, 제1 무기물층 상에 제1 금속층을 형성하는 단계, 제1 금속층을 습식에칭하여 산화물 반도체 박막 트랜지스터의 제1 드레인 전극과 LTPS 박막 트랜지스터의 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계, 제2 소스 전극, 제1 드레인 전극 및 제2 드레인 전극을 덮도록 제2 무기물층을 형성하는 단계, 및 제2 무기물층 상에 LTPS 박막 트랜지스터의 제1 소스 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조 방법에 있어서, 제1 소스 전극을 형성하는 단계는 제2 무기물층 상에 제2 금속층을 형성하는 단계, 및 제2 금속층을 에칭하는 단계를 더 포함하고, 제1 금속층과 제2 금속층은 서로 다른 물질일 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조 방법은, 제2 금속층을 에칭하는 단계는 건식에칭으로 진행될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조 방법에 있어서, 제2 금속층은 티타늄, 알루미늄, 티타늄 순으로 적층된 삼중층을 포함하며, 삼중층은 동시에 에칭될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조 방법에 있어서, 제2 금속층의 비저항은 제1 금속층의 비저항보다 작을 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조 방법은, 산화물 반도체 박막 트랜지스터의 제2 게이트 전극을 형성하는 단계를 더 포함하고, 제1 게이트 전극과 제2 게이트 전극은 동일한 에칭공정으로 동시에 형성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조 방법에 있어서, 제1 무기물층을 형성하는 단계와 제1 드레인 전극을 형성하는 단계 사이에 제1 무기물층에 컨택홀을 형성하는 단계를 더 포함하고, 컨택홀을 통해 제1 액티브층과 제1 드레인 전극이 서로 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
200: 유기발광 표시장치
210: 기판
211: 버퍼층
213: LTPS 박막 트랜지스터의 게이트 절연층
214: 층간 절연층
215: 산화물 반도체 박막 트랜지스터의 게이트 절연층
216: 패시베이션층
217: 평탄화층
220: LTPS 박막 트랜지스터
222: LTPS 박막 트랜지스터의 액티브층
221: LTPS 박막 트랜지스터의 소스 전극
224: LTPS 박막 트랜지스터의 드레인 전극
223: LTPS 박막 트랜지스터의 게이트 전극
SA: 소스 영역
DA: 드레인 영역
CA: 채널 영역
230: 산화물 반도체 박막 트랜지스터
232: 산화물 반도체 박막 트랜지스터의 액티브층
231: 산화물 반도체 박막 트랜지스터의 소스 전극
234: 산화물 반도체 박막 트랜지스터의 드레인 전극
233: 산화물 반도체 박막 트랜지스터의 게이트 전극
240: 스토리지 커패시터
241: 스토리지 커패시터의 제1 전극
242: 스토리지 커패시터의 제2 전극
260: 유기발광소자
261: 애노드 전극
262: 유기 발광층
263: 캐소드 전극
270: 뱅크
280: 봉지부

Claims (21)

  1. 표시영역과 상기 표시영역 일측에 위치하는 비표시영역으로 정의되는 기판;
    상기 표시영역 상에 배치된 LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터;
    상기 LTPS 박막 트랜지스터의 액티브층에 연결된 제1 전극과 제2 전극; 및
    상기 산화물 반도체 박막 트랜지스터의 액티브층에 연결된 제3 전극과 제4 전극을 포함하고,
    상기 제1 전극과 상기 제2 전극은 서로 다른 물질로 이루어지고,
    상기 제2 전극, 상기 제3 전극 및 상기 제4 전극은 동일한 물질로 이루어진, 유기발광 표시장치.
  2. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 무기물층을 더 포함하며,
    상기 제1 무기물층 상부에 상기 제1 전극이 배치되고, 상기 제1 무기물층 하부에 상기 제2 전극이 배치된, 유기발광 표시장치.
  3. 제2 항에 있어서,
    상기 제1 무기물층은 상기 제2 전극, 상기 제3 전극, 상기 제4 전극, 및 상기 산화물 반도체 박막 트랜지스터의 액티브층을 덮도록 배치된, 유기발광 표시장치.
  4. 제1 항에 있어서,
    상기 제2 전극은 상기 제3 전극과 연결된, 유기발광 표시장치.
  5. 제1 항에 있어서,
    상기 제2 전극의 두께는 상기 제1 전극의 두께보다 작고,
    상기 제2 전극의 비저항은 상기 제1 전극의 비저항보다 큰, 유기발광 표시장치.
  6. 제5 항에 있어서,
    상기 제1 전극은 알루미늄층을 포함하는 삼중층으로 이루어진, 유기발광 표시장치.
  7. 제1 항에 있어서,
    상기 제3 전극 및 상기 제4 전극과 중첩하지 않는 상기 산화물 반도체 박막 트랜지스터의 액티브층의 표면은 물리적인 손상 없이 평평한, 유기발광 표시장치.
  8. 제1 항에 있어서,
    상기 LTPS 박막 트랜지스터의 액티브층 및 상기 산화물 반도체 박막 트랜지스터의 액티브층 사이에, 서로 다른 적어도 두 가지 물질로 이루어진 제2 무기물층 및 제3 무기물층을 더 포함하고,
    상기 산화물 반도체 박막 트랜지스터의 액티브층과 접하여 배치된 상기 제1 무기물층 및 상기 제3 무기물층은 상기 제2 무기물층에 포함된 수소보다 더 적은 수소를 포함하는, 유기발광 표시장치.
  9. 표시 영역과 비표시 영역을 구비하는 기판;
    상기 표시 영역에 다결정 실리콘(LTPS)층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 구동 트랜지스터;
    상기 표시 영역에서 상기 구동 트랜지스터와 이격되어 배치되며, 산화물 반도체층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 스위칭 트랜지스터; 및
    상기 제1 소스 전극과 상기 제1 드레인 전극 사이에 배치되는 보호층을 포함하고,
    상기 제1 소스 전극과 상기 제1 드레인 전극은 서로 다른 평면상에 배치된, 유기발광 표시장치.
  10. 제9 항에 있어서,
    상기 제1 소스 전극과 상기 제1 드레인 전극은 서로 다른 물질로 이루어지고,
    상기 제1 드레인 전극, 상기 제2 소스 전극, 및 상기 제2 드레인 전극은 동일한 물질로 이루어진, 유기발광 표시장치.
  11. 제10 항에 있어서,
    상기 제2 소스 전극 및 상기 제2 드레인 전극은 습식식각이 가능한 금속물질로 이루어진, 유기발광 표시장치.
  12. 제10 항에 있어서,
    상기 제1 소스 전극은 알루미늄(Al)을 포함하며,
    상기 제1 드레인 전극은 몰리브덴(Mo)을 포함하는, 유기발광 표시장치.
  13. 제10 항에 있어서,
    일 방향으로 연장되는 금속라인을 더 포함하며,
    상기 산화물 반도체층은 상기 일 방향으로 채널층의 길이가 형성되는, 유기발광 표시장치.
  14. 제13 항에 있어서,
    상기 제1 소스 전극과 상기 금속라인은 동일한 물질로 이루어지고 동일한 평면 상에 배치되는, 유기발광 표시장치.
  15. 제14 항에 있어서,
    상기 제1 드레인 전극은 상기 금속라인 일부와 중첩되는, 유기발광 표시장치.
  16. 제10 항에 있어서,
    스토리지 커패시터를 더 포함하고,
    상기 스토리지 커패시터의 일 전극은 상기 제2 드레인 전극과 동일한 물질로 이루어지며,
    상기 스토리지 커패시터의 타 전극은 상기 제1 소스 전극과 동일한 물질로 이루어진, 유기발광 표시장치.
  17. 제16 항에 있어서,
    상기 스토리지 커패시터의 일 전극은 상기 제1 드레인 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극과 동일한 평면 상에 배치되고,
    상기 스토리지 커패시터의 타 전극은 상기 제1 소스 전극과 동일한 평면 상에 배치된, 유기발광 표시장치.
  18. 기판;
    상기 기판 상에 배치된 LTPS 박막 트랜지스터; 및
    상기 기판 상에 배치된 산화물 반도체 박막 트랜지스터를 포함하고,
    상기 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극의 물질은 습식식각이 가능한 특징을 지니고,
    상기 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극은 상기 LTPS 박막 트랜지스터의 소스 전극 또는 드레인 전극 중 하나와 서로 다른 평면 상에 배치되며,
    상기 산화물 반도체 박막 트랜지스터의 액티브층의 폭은, 상기 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극과 상기 LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극이 서로 동일한 평면 상에 배치되는 구조에 비하여 더 넓은, 유기발광 표시장치.
  19. 제18 항에 있어서,
    상기 LTPS 박막 트랜지스터의 소스 전극과 드레인 전극은 서로 다른 물질로 이루어진, 유기발광 표시장치.
  20. 제19 항에 있어서,
    상기 LTPS 박막 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어진, 유기발광 표시장치.
  21. 제20 항에 있어서,
    상기 산화물 반도체 박막 트랜지스터의 액티브층은, 상기 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극과 중첩되는 부분과 중첩되지 않는 부분의 두께가 서로 동일한, 유기발광 표시장치.
KR1020160161216A 2016-11-30 2016-11-30 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 KR20180061723A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160161216A KR20180061723A (ko) 2016-11-30 2016-11-30 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
US15/624,565 US10672849B2 (en) 2016-11-30 2017-06-15 Organic light emitting display device comprising multi-type thin film transistor
CN201710723834.9A CN108122928B (zh) 2016-11-30 2017-08-22 包括多类型薄膜晶体管的有机发光显示装置
EP17192289.1A EP3331023A1 (en) 2016-11-30 2017-09-21 Organic light emitting display device comprising multi-type thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160161216A KR20180061723A (ko) 2016-11-30 2016-11-30 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치

Publications (1)

Publication Number Publication Date
KR20180061723A true KR20180061723A (ko) 2018-06-08

Family

ID=59930216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161216A KR20180061723A (ko) 2016-11-30 2016-11-30 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치

Country Status (4)

Country Link
US (1) US10672849B2 (ko)
EP (1) EP3331023A1 (ko)
KR (1) KR20180061723A (ko)
CN (1) CN108122928B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016073A (ko) * 2018-08-06 2020-02-14 엘지디스플레이 주식회사 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
KR102260970B1 (ko) * 2020-03-26 2021-06-03 연세대학교 산학협력단 표시 영역 하부의 주변 회로 구조를 적용한 제로 베젤 디스플레이 장치 및 제조 방법
US11195861B2 (en) 2019-04-26 2021-12-07 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11455959B2 (en) 2018-12-18 2022-09-27 Samsung Display Co., Ltd. Display device
US11587992B2 (en) 2019-12-12 2023-02-21 Lg Display, Co., Ltd. Display apparatus comprising thin film transistor
US11765959B2 (en) 2019-12-31 2023-09-19 Lg Display Co., Ltd. Display device
US11824061B2 (en) 2019-03-05 2023-11-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US12022710B2 (en) 2019-01-10 2024-06-25 Samsung Display Co., Ltd. Organic light emitting display device

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3264407A1 (en) * 2016-06-30 2018-01-03 LG Display Co., Ltd. Organic light emitting display device and driving method of the same
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102636515B1 (ko) * 2017-01-06 2024-02-15 삼성디스플레이 주식회사 유기발광 표시장치
US10121830B1 (en) * 2017-06-16 2018-11-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and manufacturing method thereof
KR102470375B1 (ko) * 2017-10-31 2022-11-23 엘지디스플레이 주식회사 디스플레이 장치
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN111771283A (zh) * 2018-01-11 2020-10-13 应用材料公司 具有金属氧化物开关的小型存储电容器的薄膜晶体管
KR102577900B1 (ko) * 2018-06-12 2023-09-13 삼성디스플레이 주식회사 유기발광 표시장치
KR102576995B1 (ko) * 2018-07-02 2023-09-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102558690B1 (ko) * 2018-07-31 2023-07-21 엘지디스플레이 주식회사 발광 표시 장치
JP2020027133A (ja) * 2018-08-09 2020-02-20 株式会社ジャパンディスプレイ 表示装置
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109148491B (zh) 2018-11-01 2021-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR20200052782A (ko) 2018-11-07 2020-05-15 엘지디스플레이 주식회사 표시 장치
CN208753327U (zh) 2018-11-08 2019-04-16 京东方科技集团股份有限公司 显示基板和显示装置
TWI677741B (zh) * 2018-11-12 2019-11-21 友達光電股份有限公司 顯示裝置
KR102612390B1 (ko) * 2018-12-19 2023-12-12 엘지디스플레이 주식회사 표시 패널 및 표시 장치
KR20200087368A (ko) * 2019-01-10 2020-07-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200087912A (ko) * 2019-01-11 2020-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN114784115A (zh) * 2019-01-29 2022-07-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN109742158A (zh) * 2019-01-31 2019-05-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
CN110071146B (zh) * 2019-04-09 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
CN110061034B (zh) * 2019-04-23 2021-12-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板
KR20210013460A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치
CN112563288B (zh) * 2019-09-26 2023-08-04 云谷（固安）科技有限公司 显示面板及其制作方法及电子设备
CN110828477A (zh) * 2019-10-28 2020-02-21 武汉华星光电技术有限公司 一种阵列基板、其制备方法及其显示面板
CN111128874A (zh) * 2019-12-18 2020-05-08 武汉华星光电半导体显示技术有限公司 Tft阵列基板及其制备方法、oled触控显示装置
CN111129091A (zh) * 2019-12-18 2020-05-08 武汉华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法、oled触控显示装置
KR20210113529A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR20210130879A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
KR20210157801A (ko) * 2020-06-22 2021-12-29 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 표시장치
CN111863837B (zh) * 2020-07-13 2023-04-18 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN112331678A (zh) * 2020-11-03 2021-02-05 京东方科技集团股份有限公司 显示基板、其制作方法及显示面板、显示装置
CN112687703B (zh) * 2020-12-24 2023-04-07 武汉华星光电半导体显示技术有限公司 显示面板
CN112802878B (zh) * 2020-12-30 2024-01-30 天马微电子股份有限公司 一种显示面板和显示装置
CN113571536B (zh) * 2021-07-26 2024-05-07 京东方科技集团股份有限公司 一种光电子集成基板及其制作方法、光电子集成电路
WO2023113887A1 (en) * 2021-12-17 2023-06-22 Microsoft Technology Licensing, Llc. Mitigating induced emission in oled display

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497096B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR101451403B1 (ko) * 2012-06-26 2014-10-23 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103077957B (zh) * 2013-02-22 2015-09-02 深圳市华星光电技术有限公司 主动矩阵式有机发光二极管显示装置及其制作方法
WO2015107606A1 (ja) * 2014-01-15 2015-07-23 株式会社Ｊｏｌｅｄ 表示装置及び薄膜トランジスタ基板
KR102325158B1 (ko) 2014-01-30 2021-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
EP2911195B1 (en) * 2014-02-24 2020-05-27 LG Display Co., Ltd. Thin film transistor substrate and display using the same
KR102349595B1 (ko) * 2014-02-24 2022-01-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
US10782580B2 (en) * 2016-04-29 2020-09-22 Samsung Display Co., Ltd. Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
US9985082B2 (en) 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016073A (ko) * 2018-08-06 2020-02-14 엘지디스플레이 주식회사 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
US11455959B2 (en) 2018-12-18 2022-09-27 Samsung Display Co., Ltd. Display device
US12022710B2 (en) 2019-01-10 2024-06-25 Samsung Display Co., Ltd. Organic light emitting display device
US11824061B2 (en) 2019-03-05 2023-11-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11195861B2 (en) 2019-04-26 2021-12-07 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11587992B2 (en) 2019-12-12 2023-02-21 Lg Display, Co., Ltd. Display apparatus comprising thin film transistor
US11765959B2 (en) 2019-12-31 2023-09-19 Lg Display Co., Ltd. Display device
KR102260970B1 (ko) * 2020-03-26 2021-06-03 연세대학교 산학협력단 표시 영역 하부의 주변 회로 구조를 적용한 제로 베젤 디스플레이 장치 및 제조 방법
WO2021194022A1 (ko) * 2020-03-26 2021-09-30 연세대학교 산학협력단 표시 영역 하부의 주변 회로 구조를 적용한 제로 베젤 디스플레이 장치 및 제조 방법

Also Published As

Publication number Publication date
US10672849B2 (en) 2020-06-02
CN108122928B (zh) 2022-03-01
CN108122928A (zh) 2018-06-05
EP3331023A1 (en) 2018-06-06
US20180151654A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
KR20180061723A (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
KR102423800B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN107819005B (zh) 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
US10263060B2 (en) Hybrid thin film transistor and organic light emitting display device using the same
US10157971B2 (en) Organic light-emitting diode display
KR102302802B1 (ko) 박막 트랜지스터 기판을 포함하는 표시장치
KR20220156500A (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
EP2911197B1 (en) Thin film transistor substrate and display using the same
US10651256B2 (en) Thin film transistor substrate for organic light-emitting diode display and manufacturing method thereof
KR102181825B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102629437B1 (ko) 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
US9960221B2 (en) Organic light emitting diode display and manufacturing method thereof
KR102346544B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102401432B1 (ko) 표시장치
US10008517B2 (en) Display device having reduced parasitic capacitance and cross-talk and method of manufacturing the same
US20190206894A1 (en) Display systems with non-display areas
JP2005045242A (ja) 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法
KR20180061720A (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법
US20240107809A1 (en) Organic Light Emitting Display Device
KR20160001584A (ko) 플렉서블 유기발광 표시패널 및 그 제조방법
KR102515627B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR102563777B1 (ko) 유기전계발광표시장치
KR102510401B1 (ko) 표시 장치 및 그 제조 방법
US11997880B2 (en) Organic light emitting display device
KR20190048557A (ko) 유기 발광 다이오드 디스플레이 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application