KR20210130879A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210130879A
KR20210130879A KR1020200048684A KR20200048684A KR20210130879A KR 20210130879 A KR20210130879 A KR 20210130879A KR 1020200048684 A KR1020200048684 A KR 1020200048684A KR 20200048684 A KR20200048684 A KR 20200048684A KR 20210130879 A KR20210130879 A KR 20210130879A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
layer
disposed
gate
Prior art date
Application number
KR1020200048684A
Other languages
English (en)
Inventor
손세완
고무순
안진성
오진석
우민우
이성준
이왕우
이지선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200048684A priority Critical patent/KR20210130879A/ko
Priority to US17/106,230 priority patent/US11594588B2/en
Priority to CN202011411941.6A priority patent/CN113540159A/zh
Priority to EP21169558.0A priority patent/EP3955298A3/en
Publication of KR20210130879A publication Critical patent/KR20210130879A/ko
Priority to US18/102,085 priority patent/US20230172000A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H01L27/3262—
    • H01L27/3265—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판 상에 배치되고 제1 물질로 이루어진 제1 액티브층, 상기 제1 액티브층 상에 배치되고 상기 제1 물질과 다른 제2 물질로 이루어진 제2 액티브층, 상기 제2 액티브층 상에 배치된 제1 게이트층, 및 상기 제2 액티브층의 하부에 배치되고, 상기 제1 게이트층의 일부와 중첩되는 무기막 패턴을 포함하고, 상기 제2 액티브층은 상기 제1 게이트층의 일부와 상기 무기막 패턴 사이에 배치된 도체부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 유기 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함하므로, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 패널의 복수의 화소 각각은 복수의 박막 트랜지스터를 포함할 수 있다. 박막 트랜지스터는 액티브층을 구성하는 물질에 따라 분류될 수 있다. 예를 들어, 박막 트랜지스터는 저온 다결정 실리콘(Low Temperature Polycrystalline Silicon; LTPS)으로 이루어진 액티브층을 포함하는 저온 다결정 실리콘 박막 트랜지스터, 또는 산화물 기반의 액티브층을 포함하는 금속 산화물 박막 트랜지스터로 구현될 수 있다. 금속 산화물 박막 트랜지스터의 액티브 영역과 도체화 영역은 금속 산화물을 열처리하여 형성될 수 있다. 이 경우, 표시 장치는 금속 산화물 박막 트랜지스터를 설계하는 과정에서, 화소 회로의 설계 자유도가 감소될 수 있고 전도성 편차가 발생할 수 있으며, 표시 장치의 해상도에 악영향을 줄 수 있다.
본 발명이 해결하고자 하는 과제는 산화물 기반의 액티브층의 하부에 수소 함량이 높은 무기막 패턴을 배치함으로써, 열처리 과정에서 산화물 기반의 액티브층 상에 게이트 전극이 배치되더라도 무기막 패턴과 중첩되는 액티브층을 도체화할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 과제는 산화물 기반의 액티브층의 하부에 수소 함량이 높은 무기막 패턴을 배치함으로써, 열처리 과정에서 무기막 패턴과 중첩되는 액티브층의 전도성을 향상시킬 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 기판 상에 배치되고 제1 물질로 이루어진 제1 액티브층, 상기 제1 액티브층 상에 배치되고 상기 제1 물질과 다른 제2 물질로 이루어진 제2 액티브층, 상기 제2 액티브층 상에 배치된 제1 게이트층, 및 상기 제2 액티브층의 하부에 배치되고, 상기 제1 게이트층의 일부와 중첩되는 무기막 패턴을 포함하고, 상기 제2 액티브층은 상기 제1 게이트층의 일부와 상기 무기막 패턴 사이에 배치된 도체부를 포함한다.
상기 표시 장치는 상기 제2 액티브층과 상기 제1 게이트층을 절연시키는 제1 게이트 절연막을 더 포함하고, 상기 무기막 패턴의 수소 함량은 상기 제1 게이트 절연막의 수소 함량보다 높을 수 있다.
상기 표시 장치는 상기 제1 액티브층 상에 배치된 제2 게이트층, 상기 제2 게이트층 상에 배치된 제1 층간 절연막, 상기 제1 층간 절연막 상에 배치된 제3 게이트층, 및 상기 제3 게이트층 상에 배치된 제2 층간 절연막을 더 포함하고, 상기 무기막 패턴은 상기 제2 층간 절연막과 상기 제2 액티브층의 도체부 사이에 배치될 수 있다.
상기 무기막 패턴의 수소 함량은 상기 제2 층간 절연막의 수소 함량보다 높을 수 있다.
상기 도체부의 전도성은 상기 제2 액티브층의 상기 도체부를 제외한 영역의 전도성보다 높을 수 있다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 발광 소자를 구비한 복수의 화소를 구동하는 표시 패널을 포함하고, 상기 복수의 화소 각각은 제1 물질로 이루어진 제1 액티브층에 배치된 액티브 영역을 포함하고, 상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 상기 제1 물질과 다른 제2 물질로 이루어진 제2 액티브층에 배치된 액티브 영역을 포함하고, 상기 구동 트랜지스터의 드레인 전극인 제1 노드와 상기 구동 트랜지스터의 게이트 전극인 제2 노드를 선택적으로 접속시키는 제1 트랜지스터, 상기 제2 액티브층 상의 게1 게이트층에 배치되고, 상기 제1 트랜지스터의 게이트 전극에 접속된 제1 스캔 라인, 및 상기 제2 액티브층 및 상기 제1 스캔 라인의 교차 영역에 중첩된 무기막 패턴을 포함한다.
상기 무기막 패턴은 상기 제2 액티브층의 하부에 직접 접촉되고, 상기 제2 액티브층은 상기 제1 스캔 라인과 상기 무기막 패턴 사이에 배치된 도체부를 포함할 수 있다.
상기 구동 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 소스 전극은 상기 제2 액티브층의 도체부를 통해 전기적으로 연결될 수 있다.
상기 복수의 화소 각각은 상기 제1 액티브층 상의 제2 게이트층에 배치된 제2 스캔 라인의 전압을 기초로, 데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제3 노드에 공급하는 제2 트랜지스터, 및 상기 제2 스캔 라인과 상기 제2 노드 사이에 접속된 제1 커패시터를 더 포함하고, 상기 제1 커패시터의 제1 전극은 상기 제2 게이트층에 배치되고, 상기 제1 커패시터의 제2 전극은 상기 제2 액티브층에 배치될 수 있다.
상기 구동 트랜지스터의 게이트 전극과 상기 제1 커패시터의 제2 전극은 상기 제2 액티브층의 도체부를 통해 전기적으로 연결될 수 있다.
상기 복수의 화소 각각은 상기 제2 노드와 구동 전압 라인 사이에 접속된 제2 커패시터를 더 포함하고, 상기 제2 커패시터의 제1 전극과 상기 제1 커패시터의 제2 전극은 상기 도체화된 제2 액티브층의 일부를 통해 전기적으로 연결될 수 있다.
상기 복수의 화소 각각은 상기 제1 게이트층 상의 소스-드레인층에 배치된 제1 연결 전극을 더 포함하고, 상기 제1 연결 전극은 제1 컨택홀을 통해 상기 제2 게이트층에 배치된 상기 구동 트랜지스터의 게이트 전극에 접속되고, 제2 컨택홀을 통해 상기 제2 액티브층에 접속될 수 있다.
상기 복수의 화소 각각은 초기화 전압을 상기 제2 노드에 선택적으로 공급하는 제3 트랜지스터, 구동 전압을 상기 제3 노드에 선택적으로 공급하는 제4 트랜지스터, 상기 제1 노드를 상기 발광 소자의 애노드 전극인 제4 노드에 선택적으로 접속시키는 제5 트랜지스터, 및 상기 초기화 전압을 상기 제4 노드에 선택적으로 공급하는 제6 트랜지스터를 더 포함할 수 있다.
상기 제3 트랜지스터의 게이트 전극은 상기 제1 게이트층에 배치된 제3 스캔 라인에 접속되고, 상기 제4 트랜지스터 및 상기 제5 트랜지스터 각각의 게이트 전극은 상기 제2 게이트층에 배치된 발광 제어 라인에 접속되며, 상기 제6 트랜지스터의 게이트 전극은 상기 제2 스캔 라인에 접속될 수 있다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 발광 소자를 구비한 복수의 화소를 구동하는 표시 패널을 포함하고, 상기 복수의 화소 각각은 제1 물질로 이루어진 제1 액티브층에 배치된 액티브 영역을 포함하고, 상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 상기 제1 물질과 다른 제2 물질로 이루어진 제2 액티브층에 배치된 액티브 영역을 포함하고, 상기 제2 액티브층 상의 제1 게이트층에 배치된 제1 스캔 라인의 전압을 기초로 상기 구동 트랜지스터의 드레인 전극인 제1 노드와 상기 구동 트랜지스터의 게이트 전극인 제2 노드를 접속시키는 제1 트랜지스터, 상기 제1 액티브층 상의 제2 게이트층에 배치된 제2 스캔 라인의 일부에 해당하는 제1 전극과, 상기 제2 노드에 접속되어 상기 제2 액티브층에 배치된 제2 전극을 포함하는 제1 커패시터, 및 상기 제1 커패시터의 제2 전극의 하부에 배치되는 무기막 패턴을 포함하고, 상기 제1 커패시터의 제2 전극의 전도성은 상기 무기막 패턴과 중첩되지 않는 제2 액티브층의 전도성보다 높다.
상기 제1 커패시터의 제2 전극의 전도성은 상기 제1 트랜지스터의 소스 전극의 전도성보다 높을 수 있다.
상기 복수의 화소 각각은 상기 제1 게이트층 상의 소스-드레인층에 배치된 제2 연결 전극을 더 포함하고, 상기 제1 연결 전극은 제3 컨택홀을 통해 상기 제2 게이트층에 배치된 상기 구동 트랜지스터의 게이트 전극에 접속되고, 제4 컨택홀을 통해 상기 제2 액티브층에 배치된 상기 제1 커패시터의 제2 전극에 접속될 수 있다.
상기 복수의 화소 각각은 상기 제2 스캔 라인의 전압을 기초로, 데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제3 노드에 공급하는 제2 트랜지스터를 더 포함할 수 있다.
상기 복수의 화소 각각은 초기화 전압을 상기 제2 노드에 선택적으로 공급하는 제3 트랜지스터를 더 포함하고, 상기 제1 커패시터의 제2 전극의 전도성은 상기 제3 트랜지스터의 소스 전극의 전도성보다 높을 수 있다.
상기 복수의 화소 각각은 구동 전압을 상기 제3 노드에 선택적으로 공급하는 제4 트랜지스터, 상기 제1 노드를 상기 발광 소자의 애노드 전극인 제4 노드에 선택적으로 접속시키는 제5 트랜지스터, 및 상기 초기화 전압을 상기 제4 노드에 선택적으로 공급하는 제6 트랜지스터를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 표시 장치의 복수의 화소 각각은 저온 다결정 실리콘 박막 트랜지스터 및 금속 산화물 박막 트랜지스터를 포함할 수 있다. 금속 산화물 박막 트랜지스터의 산화물 기반의 액티브층은 열처리 과정을 통해 액티브층 상에 배치된 무기막으로부터 수소를 전달받아 도체화될 수 있다. 복수의 화소 각각은 산화물 기반의 액티브층과 무기막 사이에 게이트 전극이 배치된 경우, 게이트 전극과 중첩되는 산화물 기반의 액티브층 하부에 수소 함량이 높은 무기막 패턴을 배치할 수 있다. 표시 장치는 열처리 과정에서 산화물 기반의 액티브층 상에 게이트 전극이 배치되더라도, 수소 함량이 높은 무기막 패턴을 이용하여 액티브층을 도체화할 수 있다. 따라서, 표시 장치는 게이트 전극 하부에 배치된 액티브층을 배선으로 사용할 수 있으므로, 다양한 컨택 구조 및 브릿지 구조를 통해 설계 자유도를 증가시킬 수 있다. 표시 장치는 설계 자유도가 증가됨에 따라 공간 활용도를 증가시킬 수 있고, 표시 장치의 해상도를 향상시킬 수 있다.
실시예들에 따른 표시 장치에 의하면, 표시 장치는 산화물 기반의 액티브층의 하부에 수소 함량이 높은 무기막 패턴을 배치함으로써, 열처리 과정에서 무기막 패턴과 중첩되는 액티브층의 전도성을 향상시킬 수 있다. 따라서, 표시 장치는 복수의 화소의 전도성 편차에 따른 얼룩을 제거할 수 있고, 표시 장치의 신뢰성을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 분해 사시도이다.
도 3은 일 실시예에 따른 표시 패널을 나타내는 평면도이다.
도 4는 일 실시예에 따른 표시 패널과 표시 구동부를 나타내는 블록도이다.
도 5는 일 실시예에 따른 서브 화소를 나타내는 회로도이다.
도 6은 도 5에 도시된 서브 화소에 공급되는 신호들의 파형도이다.
도 7은 도 5에 도시된 서브 화소의 일 예를 나타내는 평면도이다.
도 8은 도 7에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이다.
도 9는 도 7에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이다.
도 10은 도 7의 절단선 I-I'을 따라 자른 단면도이다.
도 11은 도 7의 절단선 II-II'을 따라 자른 단면도이다.
도 12는 도 5에 도시된 서브 화소의 다른 예를 나타내는 평면도이다.
도 13은 도 12에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이다.
도 14는 도 12에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이다.
도 15는 도 12의 절단선 III-III'을 따라 자른 단면도이다.
도 16은 도 12의 절단선 IV-IV'을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이고, 도 2는 일 실시예에 따른 표시 장치를 나타내는 분해 사시도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(10)는 커버 윈도우(100), 표시 패널(300), 브라켓(600), 메인 회로 보드(700), 및 하부 커버(900)를 포함한다.
본 명세서에서, "상부”, “탑”, “상면”은 표시 장치(10)를 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 장치(10)를 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
표시 장치(10)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 PC(Tablet Personal Computer), 스마트 워치(Smart Watch), 워치 폰(Watch Phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 및 UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(Internet of Things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(10)는 도 1 및 도 2와 같이 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(10)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다.
표시 장치(10)는 평탄하게 형성된 제1 영역(DR1)과 제1 영역(DR1)의 좌측 및 우측으로부터 연장된 제2 영역(DR2)을 포함할 수 있다. 제2 영역(DR2)은 평탄하게 형성되거나 곡면으로 형성될 수 있다. 제2 영역(DR2)이 평탄하게 형성되는 경우, 제1 영역(DR1)과 제2 영역(DR2)이 이루는 각도는 둔각일 수 있다. 제2 영역(DR2)이 곡면으로 형성되는 경우, 일정한 곡률을 갖거나 변화하는 곡률을 가질 수 있다.
도 1에서는 제2 영역(DR2)이 제1 영역(DR1)의 좌우측 각각에서 연장된 것을 예시하였으나, 이에 한정되지 않는다. 즉, 제2 영역(DR2)은 제1 영역(DR1)의 좌우측 중 어느 한 측에서만 연장될 수 있다. 또는, 제2 영역(DR2)은 제1 영역(DR1)의 좌우측뿐만 아니라 상하측 중 적어도 어느 하나에서 연장될 수 있다. 이하에서는, 제2 영역(DR2)이 표시 장치(10)의 좌우 측 가장자리에 배치된 것을 중심으로 설명한다.
커버 윈도우(100)는 표시 패널(300)의 상부에 배치되어 표시 패널(300)의 상면을 커버할 수 있다. 커버 윈도우(100)는 표시 패널(300)의 상면을 보호할 수 있다.
커버 윈도우(100)는 제1 영역(DR1)과 제2 영역(DR2) 상에 배치될 수 있다. 커버 윈도우(100)는 표시 패널(300)에 대응하는 제1 투과부(DA1)와 제2 투과부(DA2), 및 표시 패널(300) 이외의 영역에 대응하는 차광부(NDA)를 포함할 수 있다. 제2 투과부(DA2)는 제1 투과부(DA1)의 일측, 예를 들어 도 1 및 도 2와 같이 상측에 배치될 수 있다. 제1 투과부(DA1)와 제2 투과부(DA2)는 제1 영역(DR1)과 제2 영역(DR2)에 배치될 수 있다. 차광부(NDA)는 불투명하게 형성될 수 있다. 또는, 차광부(NDA)는 화상을 표시하지 않는 경우 사용자에게 보여줄 수 있는 패턴이 형성된 데코층으로 형성될 수 있다.
표시 패널(300)은 커버 윈도우(100)의 하부에 배치될 수 있다. 표시 패널(300)은 제1 영역(DR1)과 제2 영역(DR2)에 배치될 수 있다. 표시 패널(300)이 표시하는 영상은 커버 윈도우(100)를 통해 제1 영역(DR1) 및 제2 영역(DR2)에서 시인될 수 있다. 따라서, 표시 패널(300)이 표시하는 영상은 커버 윈도우(100)를 통해 표시 장치(10)의 상면과 좌우측 가장자리에서 시인될 수 있다.
표시 패널(300)은 발광 소자(Light Emitting Element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(300)은 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하는 유기 발광 표시 패널, 및 초소형 발광 다이오드(Micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)를 이용하는 양자점 발광 표시 패널, 또는 무기 반도체를 포함하는 무기 발광 소자를 이용하는 무기 발광 표시 패널일 수 있다. 이하에서는, 표시 패널(300)이 유기 발광 표시 패널인 것을 중심으로 설명한다.
표시 패널(300)은 메인 영역(MA), 및 메인 영역(MA)의 일측으로부터 돌출된 돌출 영역(PA)을 포함할 수 있다.
메인 영역(MA)은 일반 영역(MDA), 센서 영역(SDA), 및 비표시 영역(NDA)을 포함할 수 있다.
일반 영역(MDA)은 커버 윈도우(100)의 제1 투과부(DA1)와 중첩되게 배치될 수 있다. 센서 영역(SDA)은 커버 윈도우(100)의 제2 투과부(DA2)와 중첩되게 배치될 수 있다. 센서 영역(SDA)은 일반 영역(MDA)의 일측, 예를 들어 도 2와 같이 상측에 배치될 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 센서 영역(SDA)은 일반 영역(MDA)에 의해 둘러싸이도록 배치될 수 있고, 표시 패널(300)의 코너에 인접하게 배치될 수 있다. 또한, 도 2에서는 표시 패널(300)이 하나의 센서 영역(SDA)을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 표시 패널(300)은 복수의 센서 영역(SDA)을 포함할 수 있다.
일반 영역(MDA)과 센서 영역(SDA) 각각은 복수의 화소, 복수의 화소에 접속되는 스캔 라인들과 데이터 라인들, 및 전원 공급 라인을 포함할 수 있다.
비표시 영역(NDA)은 표시 패널(300)의 가장자리 영역으로 정의될 수 있다. 비표시 영역(NDA)은 스캔 라인들에 스캔 신호들을 인가하기 위한 스캔 구동부, 및 데이터 라인들과 표시 구동부(310)를 연결하는 링크 라인들을 포함할 수 있다.
돌출 영역(PA)은 메인 영역(MA)의 일측으로부터 돌출될 수 있다. 도 2에서, 돌출 영역(PA)은 일반 영역(MDA)의 하측으로부터 돌출될 수 있다. 예를 들어, 돌출 영역(PA)의 제1 방향(X축 방향)의 길이는 메인 영역(MA)의 제1 방향(X축 방향)의 길이보다 작을 수 있다.
돌출 영역(PA)은 벤딩 영역과 패드 영역을 포함할 수 있다. 이 때, 패드 영역은 벤딩 영역의 일측에 배치되고, 메인 영역(MA)은 벤딩 영역의 타측에 배치될 수 있다. 예를 들어, 패드 영역은 벤딩 영역의 하측에 배치되고, 메인 영역(MA)은 벤딩 영역의 상측에 배치될 수 있다.
표시 패널(300)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다. 그러므로, 표시 패널(300)은 벤딩 영역에서 두께 방향(Z축 방향)으로 벤딩될 수 있다.
표시 패널(300)은 표시 구동부(310), 회로 보드(320), 전원 공급부(330), 및 터치 구동부(340)를 포함할 수 있다.
표시 구동부(310)는 표시 패널(300)을 구동하기 위한 신호들과 전압들을 출력할 수 있다. 예를 들어, 표시 구동부(310)는 데이터 라인에 데이터 전압을 공급할 수 있다. 또한, 표시 구동부(310)는 전원 라인에 전원 전압을 공급할 수 있고, 스캔 구동부에 스캔 제어 신호를 공급할 수 있다.
회로 보드(320)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 패드들 상에 부착될 수 있다. 그리고, 회로 보드(320)의 리드 라인들은 표시 패널(300)의 패드들에 전기적으로 연결될 수 있다. 예를 들어, 회로 보드(320)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board, FPCB), 인쇄 회로 보드(Printed Circuit Board, PCB) 또는 칩 온 필름(Chip on Film, COF)과 같은 연성 필름(Flexible Film)일 수 있다.
전원 공급부(330)는 회로 보드(320) 상에 배치되어 표시 구동부(310)와 표시 패널(300)에 구동 전압을 공급할 수 있다. 구체적으로, 전원 공급부(330)는 구동 전압을 생성하여 구동 전압 라인에 공급할 수 있고, 전원 공급부(330)는 저전위 전압을 생성하여 서브 화소들 각각의 발광 소자의 캐소드 전극에 공급할 수 있다. 예를 들어, 구동 전압은 발광 소자, 예를 들어 유기 발광 다이오드의 구동을 위한 고전위 전압일 수 있고, 저전위 전압은 유기 발광 다이오드의 구동을 위한 저전위 전압일 수 있다.
터치 구동부(340)는 회로 보드(320) 상에 배치되어 터치 전극들의 정전 용량을 측정할 수 있다. 예를 들어, 터치 구동부(340)는 터치 전극들의 정전 용량 변화를 기초로, 사용자의 터치 여부와 사용자 터치 위치 등을 판단할 수 있다. 여기에서, 사용자의 터치는 사용자의 손가락 또는 펜 등과 같은 물체가 터치 감지층 상에 배치되는 표시 장치(10)의 일면에 직접 접촉하는 것을 의미한다. 그리고, 터치 구동부(340)는 복수의 터치 전극 중 사용자 터치가 발생한 부분과, 사용자 터치가 발생하지 않은 부분을 구별하여, 사용자 터치 위치를 판단할 수 있다.
브라켓(600)은 표시 패널(300)의 하부에 배치될 수 있다. 브라켓(600)은 플라스틱, 금속, 또는 이들의 조합으로 이루어질 수 있다. 예를 들어, 브라켓(600)은 제1 카메라 센서(720)가 삽입되는 제1 카메라 홀(CMH1), 배터리가 배치되는 배터리 홀(BH), 표시 구동부(310) 또는 회로 보드(320)에 연결된 케이블이 통과하는 케이블 홀(CAH), 및 센서 장치들(740, 750, 760, 770)이 배치되는 센서 홀(SH)을 포함할 수 있다. 다른 예를 들어, 브라켓(600)은 센서 홀(SH)을 포함하지 않는 대신에, 표시 패널(300)의 센서 영역(SDA)과 중첩되지 않도록 형성될 수 있다.
메인 회로 보드(700)와 배터리(790)는 브라켓(600)의 하부에 배치될 수 있다. 메인 회로 보드(700)는 인쇄 회로 기판(Printed Circuit Board) 또는 연성 인쇄 회로 기판일 수 있다.
메인 회로 보드(700)는 메인 프로세서(710), 제1 카메라 센서(720), 메인 커넥터(730), 및 센서 장치들(740, 750, 760, 770)을 포함할 수 있다. 제1 카메라 센서(720)는 메인 회로 보드(700)의 상면과 하면 모두에 배치되고, 메인 프로세서(710)는 메인 회로 보드(700)의 상면에 배치되며, 메인 커넥터(730)는 메인 회로 보드(700)의 하면에 배치될 수 있다. 센서 장치들(740, 750, 760, 770)은 메인 회로 보드(700)의 상면에 배치될 수 있다.
메인 프로세서(710)는 표시 장치(10)의 모든 기능을 제어할 수 있다. 예를 들어, 메인 프로세서(710)는 표시 패널(300)이 영상을 표시하도록 디지털 비디오 데이터를 표시 구동부(310)에 공급할 수 있다. 메인 프로세서(710)는 터치 구동부(340)로부터 터치 데이터를 입력 받고 사용자의 터치 좌표를 판단한 후, 사용자의 터치 좌표에 표시된 아이콘이 지시하는 어플리케이션을 실행할 수 있다.
메인 프로세서(710)는 센서 장치들(740, 750, 760, 770)로부터 입력되는 센서 신호들에 따라 표시 장치(10)를 제어할 수 있다. 예를 들어, 메인 프로세서(710)는 근접 센서(740)로부터 입력되는 근접 센서 신호에 따라 물체가 표시 장치(10)의 상면에 근접하게 위치하였는지를 판단할 수 있다. 메인 프로세서(710)는 통화 모드에서 물체가 표시 장치(10)의 상면에 근접하게 위치한 경우, 사용자에 의해 터치가 실행되더라도 터치 좌표에 표시된 아이콘이 지시하는 어플리케이션을 실행하지 않을 수 있다.
메인 프로세서(710)는 조도 센서(750)로부터 입력되는 조도 센서 신호에 따라 표시 장치(10)의 상면의 밝기를 판단할 수 있다. 메인 프로세서(710)는 표시 장치(10)의 상면의 밝기에 따라 표시 패널(300)이 표시하는 영상의 휘도를 조정할 수 있다.
메인 프로세서(710)는 홍채 센서(760)로부터 입력되는 홍채 센서 신호에 따라 사용자의 홍채 이미지가 메모리에 미리 저장된 홍채 이미지와 동일한지를 판단할 수 있다. 메인 프로세서(710)는 사용자의 홍채 이미지가 메모리에 미리 저장된 홍채 이미지와 동일한 경우 표시 장치(10)의 잠금을 해제하고, 표시 패널(300)에 홈 화면을 표시할 수 있다.
제1 카메라 센서(720)는 이미지 센서에 의해 얻어지는 정지 영상 또는 동영상 등의 화상 프레임을 처리하여 메인 프로세서(710)로 출력할 수 있다. 예를 들어, 제1 카메라 센서(720)는 CMOS 이미지 센서 또는 CCD 센서일 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 카메라 센서(720)는 제2 카메라 홀(CMH2)에 의해 하부 커버(900)의 하면으로 노출될 수 있고, 표시 장치(10)의 하부에 배치된 사물이나 배경을 촬영할 수 있다.
메인 커넥터(730)에는 브라켓(600)의 케이블 홀(CAH)을 통과한 케이블이 연결될 수 있다. 이로 인해, 메인 회로 보드(700)는 표시 구동부(310) 또는 회로 보드(320)에 전기적으로 연결될 수 있다.
센서 장치들은 근접 센서(740), 조도 센서(750), 홍채 센서(760), 및 제2 카메라 센서(770)를 포함할 수 있다.
근접 센서(740)는 물체가 표시 장치(10)의 상면에 근접하는지 여부를 감지할 수 있다. 예를 들어, 근접 센서(740)는 광을 출력하는 광원과 물체에 의해 반사된 광을 수신하는 광 수신부를 포함할 수 있다. 근접 센서(740)는 물체에 의해 반사된 광량에 따라 표시 장치(10)의 상면에 근접하게 위치하는 물체가 존재하는지를 판단할 수 있다. 근접 센서(740)는 표시 패널(300)의 두께 방향(Z축 방향)에서 센서 홀(SH), 표시 패널(300)의 센서 영역(SDA), 및 커버 윈도우(100)의 제2 투과부(DA2)에 중첩되게 배치되므로, 표시 장치(10)의 상면에 근접하게 위치하는 물체가 존재하는지에 따라 근접 센서 신호를 생성하여 메인 프로세서(710)로 출력할 수 있다.
조도 센서(750)는 표시 장치의 상면의 밝기를 감지할 수 있다. 조도 센서(750)는 입사되는 광의 밝기에 따라 저항 값이 변하는 저항을 포함할 수 있다. 조도 센서(750)는 저항의 저항 값에 따라 표시 장치의 상면의 밝기를 판단할 수 있다. 조도 센서(750)는 표시 패널(300)의 두께 방향(Z축 방향)에서 센서 홀(SH), 표시 패널(300)의 센서 영역(SDA), 및 커버 윈도우(100)의 제2 투과부(DA2)에 중첩되게 배치되므로, 표시 장치의 상면의 밝기에 따라 조도 센서 신호를 생성하여 메인 프로세서(710)로 출력할 수 있다.
홍채 센서(760)는 사용자의 홍채를 촬영한 이미지가 메모리에 미리 저장된 홍채 이미지와 동일한지 여부를 감지할 수 있다. 홍채 센서(760)는 사용자의 홍채 이미지가 메모리에 미리 저장된 홍채 이미지와 동일한지에 따라 홍채 센서 신호를 생성하여 메인 프로세서(710)로 출력할 수 있다.
제2 카메라 센서(770)는 이미지 센서에 의해 얻어지는 정지 영상 또는 동영상 등의 화상 프레임을 처리하여 메인 프로세서(710)로 출력할 수 있다. 예를 들어, 제2 카메라 센서(770)는 CMOS 이미지 센서 또는 CCD 센서일 수 있으나, 반드시 이에 한정되는 것은 아니다. 제2 카메라 센서(770)의 화소 수는 제1 카메라 센서(720)의 화소 수보다 적을 수 있으며, 제2 카메라 센서(770)의 크기는 제1 카메라 센서(720)의 크기보다 작을 수 있다. 제2 카메라 센서(770)는 표시 패널(300)의 두께 방향(Z축 방향)에서 센서 홀(SH), 표시 패널(300)의 센서 영역(SDA), 및 커버 윈도우(100)의 제2 투과부(DA2)에 중첩되게 배치되므로, 표시 장치(10)의 상부에 배치된 사물이나 배경을 촬영할 수 있다.
배터리(790)는 제3 방향(Z축 방향)에서 메인 회로 보드(700)와 중첩되지 않도록 배치될 수 있다. 배터리(790)는 브라켓(600)의 배터리 홀(BH)과 중첩될 수 있다.
메인 회로 보드(700)는 이동 통신망 상에서 기지국, 외부 단말기, 서버 중 적어도 하나와 무선 신호를 송수신할 수 있는 이동 통신 모듈을 더 포함할 수 있다. 무선 신호는 음성 신호, 화상 통화 신호, 또는 문자/멀티미디어 메시지 송수신에 따른 다양한 형태의 데이터를 포함할 수 있다.
하부 커버(900)는 메인 회로 보드(700)와 배터리(790)의 하부에 배치될 수 있다. 하부 커버(900)는 브라켓(600)과 체결되어 고정될 수 있다. 하부 커버(900)는 표시 장치(10)의 하면 외관을 형성할 수 있다. 하부 커버(900)는 플라스틱, 금속, 또는 이들의 조합으로 이루어질 수 있다.
하부 커버(900)는 제1 카메라 센서(720)의 하면이 노출되는 제2 카메라 홀(CMH2)을 포함할 수 있다. 제1 카메라 센서(720)의 위치와 제1 카메라 센서(720)에 대응되는 제1 및 제2 카메라 홀들(CMH1, CMH2)의 위치는 도 2에 도시된 실시예에 한정되지 않는다.
도 3은 일 실시예에 따른 표시 패널을 나타내는 평면도이고, 도 4는 일 실시예에 따른 표시 패널과 표시 구동부를 나타내는 블록도이다.
도 3 및 도 4를 참조하면, 표시 패널(300)은 일반 영역(MDA), 센서 영역(SDA), 및 비표시 영역(NDA)을 포함할 수 있다.
일반 영역(MDA)은 제1 서브 화소들(SP1), 제1 서브 화소들(SP1)에 접속되는 구동 전압 라인들(VDDL), 스캔 라인들(SL), 발광 제어 라인들(EML), 및 데이터 라인들(DL)을 포함할 수 있다.
제1 서브 화소들(SP1)은 적어도 하나의 스캔 라인(SL), 적어도 하나의 데이터 라인(DL), 적어도 하나의 발광 제어 라인(EML), 및 적어도 하나의 구동 전압 라인(VDDL)과 접속될 수 있다. 도 3 및 도 4에서, 제1 서브 화소들(SP1) 각각은 2개의 스캔 라인(SL), 1개의 데이터 라인(DL), 1개의 발광 제어 라인(EML), 및 1개의 구동 전압 라인(VDDL)에 접속될 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 제1 서브 화소들(SP1) 각각은 3 이상의 스캔 라인들(SL)에 접속될 수도 있다.
제1 서브 화소들(SP1) 각각은 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 발광 소자, 및 커패시터를 포함할 수 있다.
제1 서브 화소들(SP1)은 구동 전압 라인(VDDL)을 통해 구동 전압(VDD)을 공급받을 수 있다. 여기에서, 구동 전압(VDD)은 제1 서브 화소들(SP1)의 발광 소자를 구동하기 위한 고전위 전압일 수 있다.
스캔 라인들(SL)과 발광 제어 라인들(EML)은 제1 방향(X축 방향)으로 연장될 수 있고, 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 서로 이격될 수 있다.
데이터 라인들(DL)과 구동 전압 라인들(VDDL)은 제2 방향(Y축 방향)으로 연장될 수 있고, 제1 방향(X축 방향)으로 서로 이격될 수 있다.
센서 영역(SDA)은 제2 서브 화소들(SP2), 제2 서브 화소들(SP2)에 접속되는 구동 전압 라인들(VDDL), 스캔 라인들(SL), 발광 제어 라인들(EML), 및 데이터 라인들(DL)을 포함할 수 있다.
제2 서브 화소들(SP2)은 적어도 하나의 스캔 라인(SL), 적어도 하나의 데이터 라인(DL), 적어도 하나의 발광 제어 라인(EML), 및 적어도 하나의 구동 전압 라인(VDDL)과 접속될 수 있다. 도 3 및 도 4에서, 제2 서브 화소들(SP2) 각각은 2개의 스캔 라인(SL), 1개의 데이터 라인(DL), 1개의 발광 제어 라인(EML), 및 1개의 구동 전압 라인(VDDL)에 접속될 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 제2 서브 화소들(SP2) 각각은 3 이상의 스캔 라인들(SL)에 접속될 수도 있다.
제2 서브 화소들(SP2) 각각은 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 발광 소자, 및 커패시터를 포함할 수 있다.
제2 서브 화소들(SP2)은 구동 전압 라인(VDDL)을 통해 구동 전압(VDD)을 공급받을 수 있다. 여기에서, 구동 전압(VDD)은 제2 서브 화소들(SP2)의 발광 소자를 구동하기 위한 고전위 전압일 수 있다.
예를 들어, 일반 영역(MDA)의 단위 면적 당 제1 서브 화소들(SP1)의 개수는 센서 영역(SDA)의 단위 면적 당 제2 서브 화소들(SP2)의 개수보다 많을 수 있다. 일반 영역(MDA)은 표시 장치(10)의 주된 기능인 영상을 표시하기 위한 영역으로서, 제1 서브 화소들(SP1)이 밀집되어 배치될 수 있다. 센서 영역(SDA)은 제2 서브 화소들(SP2)이 배치된 화소 영역과, 광을 투과시키는 투과 영역을 포함할 수 있다. 따라서, 센서 영역(SDA)의 투과 영역의 면적이 증가할수록, 단위 면적 당 제2 서브 화소들(SP2)의 개수는 단위 면적 당 제1 서브 화소들(SP1)의 개수보다 적을 수 있다.
비표시 영역(NDA)은 표시 패널(300)에서 일반 영역(MDA)과 센서 영역(SDA)을 제외한 나머지 영역으로 정의될 수 있다. 비표시 영역(NDA)은 스캔 라인들(SL)에 스캔 신호들을 인가하기 위한 스캔 구동부(410), 데이터 라인들(DL)과 표시 구동부(310)를 연결하는 팬 아웃 라인들(FL), 및 회로 보드(320)와 접속되는 패드들(DP)을 포함할 수 있다. 표시 구동부(310)와 패드들(DP)은 표시 패널(300)의 패드 영역에 배치될 수 있다. 패드들(DP)은 표시 구동부(310)보다 패드 영역의 일측 가장자리에 인접하게 배치될 수 있다.
도 4에서, 표시 구동부(310)는 타이밍 제어부(311)와 데이터 구동부(312)를 포함할 수 있다.
타이밍 제어부(311)는 회로 보드(320)로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 수신할 수 있다. 타이밍 제어부(311)는 타이밍 신호들을 기초로 스캔 제어 신호(SCS)를 생성하여 스캔 구동부(410)의 동작 타이밍을 제어할 수 있고, 발광 제어 신호(ECS)를 생성하여 발광 제어 구동부(420)의 동작 타이밍을 제어할 수 있으며, 데이터 제어 신호(DCS)를 생성하여 데이터 구동부(312)의 동작 타이밍을 제어할 수 있다. 타이밍 제어부(311)는 제1 스캔 제어 라인(SCL1)을 통해 스캔 제어 신호(SCS)를 스캔 구동부(410)로 출력할 수 있다. 타이밍 제어부(311)는 제2 스캔 제어 라인(SCL2)을 통해 발광 제어 신호(ECS)를 발광 제어 구동부(420)로 출력할 수 있다. 타이밍 제어부(311)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(312)로 출력할 수 있다.
데이터 구동부(312)는 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 팬 아웃 라인들(FL)을 통해 데이터 라인들(DL)에 출력할 수 있다. 스캔 구동부(410)의 스캔 신호들은 데이터 전압이 공급되는 서브 화소들(SP)을 선택할 수 있고, 선택된 서브 화소들(SP)은 데이터 라인들(DL)을 통해 데이터 전압을 수신할 수 있다.
도 3에서, 스캔 구동부(410)는 일반 영역(MDA)과 센서 영역(SDA)의 일측 바깥쪽 또는 비표시 영역(NDA)의 일측에 배치될 수 있다. 발광 제어 구동부(420)는 일반 영역(MDA)과 센서 영역(SDA)의 타측 바깥쪽 또는 비표시 영역(NDA)의 타측에 배치될 수 있다. 다른 예를 들어, 스캔 구동부(410)와 발광 제어 구동부(420) 모두 일반 영역(MDA)과 센서 영역(SDA)의 일측 바깥쪽에 배치될 수도 있다.
스캔 구동부(410)는 스캔 제어 신호(SCS)를 기초로 스캔 신호들을 생성하기 위한 복수의 박막 트랜지스터를 포함하고, 발광 제어 구동부(420)는 발광 제어 신호(ECS)를 기초로 에미션 신호들을 생성하기 위한 복수의 박막 트랜지스터를 포함할 수 있다. 예를 들어, 스캔 구동부(410)의 박막 트랜지스터들과 발광 제어 구동부(420)의 박막 트랜지스터들은 제1 및 제2 서브 화소들(SP1, SP2) 각각의 박막 트랜지스터들과 동일한 층에 형성될 수 있다.
도 5는 일 실시예에 따른 서브 화소를 나타내는 회로도이고, 도 6은 도 5에 도시된 서브 화소에 공급되는 신호들의 파형도이다. 여기에서, 도 5에 도시된 서브 화소는 도 3 및 도 4에 도시된 제1 서브 화소(SP1) 또는 제2 서브 화소(SP2)에 해당할 수 있다.
도 5 및 도 6을 참조하면, 표시 패널(300)은 p행(p는 자연수)과 q열(q는 자연수)을 따라 배열된 복수의 서브 화소를 포함할 수 있다. 복수의 서브 화소 각각은 제1 스캔 라인(SLa), 제2 스캔 라인(SLb), 제3 스캔 라인(SLc), 발광 제어 라인(EML), 데이터 라인(DL), 구동 전압 라인(VDDL), 및 초기화 전압 라인(VIL)에 접속될 수 있다.
서브 화소(SP)는 구동 트랜지스터(DT), 발광 소자(EL), 복수의 스위칭 소자, 제1 및 제2 커패시터(C1, C2)를 포함할 수 있다. 스위칭 소자들은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6)를 포함할 수 있다.
구동 트랜지스터(DT)는 게이트 전극, 소스 전극, 및 드레인 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압에 따라 소스-드레인 간 전류(Isd, 이하 "구동 전류"라 칭함)를 제어할 수 있다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 구동 전류(Isd)는 구동 트랜지스터(DT)의 소스 전극과 게이트 전극 간의 전압(Vsg)과 문턱 전압(Vth)의 차이의 제곱에 비례할 수 있다(Isd = k × (Vsg - Vth)2). 여기에서, k는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 구동 트랜지스터(DT)의 소스-게이트 전압, Vth는 구동 트랜지스터(DT)의 문턱 전압을 의미한다.
발광 소자(EL)는 구동 전류를 수신하여 발광할 수 있다. 발광 소자(EL)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다.
발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(EL)는 마이크로 발광 다이오드일 수 있다.
발광 소자(EL)의 애노드 전극은 제4 노드(N4)에 접속될 수 있다. 발광 소자(EL)의 애노드 전극은 제4 노드(N4)를 통해 제5 트랜지스터(ST5)의 드레인 전극과 제6 트랜지스터(T6)의 드레인 전극에 접속될 수 있다. 발광 소자(EL)의 캐소드 전극은 저전위 라인(VSSL)에 접속될 수 있다. 발광 소자(EL)의 애노드 전극과 캐소드 전극 사이에는 기생 용량이 형성될 수 있다.
제1 트랜지스터(ST1)는 제1 스캔 라인(SLa)의 제1 스캔 신호(SCa)에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극인 제1 노드(N1)와 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)를 접속시킬 수 있다. 제1 트랜지스터(ST1)의 게이트 전극은 제1 스캔 라인(SLa)에 접속되고, 드레인 전극은 제1 노드(N1)에 접속되며, 소스 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(ST1)의 드레인 전극은 제1 노드(N1)를 통해 구동 트랜지스터(DT)의 드레인 전극 및 제5 트랜지스터(ST5)의 소스 전극에 접속될 수 있다. 제1 트랜지스터(ST1)의 소스 전극은 제2 노드(N2)를 통해 구동 트랜지스터(DT)의 게이트 전극, 제3 트랜지스터(ST3)의 소스 전극, 제1 커패시터(C1)의 제2 전극, 및 제2 커패시터(C2)의 제1 전극에 접속될 수 있다.
제2 트랜지스터(ST2)는 제2 스캔 라인(SLb)의 제2 스캔 신호(SCb)에 의해 턴-온되어 데이터 라인(DL)과 구동 트랜지스터(DT)의 소스 전극인 제3 노드(N3)를 접속시킬 수 있다. 제2 트랜지스터(ST2)는 제2 스캔 신호(SCb)를 기초로 턴-온됨으로써, 데이터 전압을 제3 노드(N3)에 공급할 수 있다. 제2 트랜지스터(ST2)의 게이트 전극은 제2 스캔 라인(SLb)에 접속되고, 소스 전극은 데이터 라인(DL)에 접속되며, 드레인 전극은 제3 노드(N3)에 접속될 수 있다. 제2 트랜지스터(ST2)의 드레인 전극은 제3 노드(N3)를 통해 구동 트랜지스터(DT)의 소스 전극 및 제4 트랜지스터(ST4)의 드레인 전극에 접속될 수 있다.
제3 트랜지스터(ST3)는 제3 스캔 라인(SLc)의 제3 스캔 신호(SCc)에 의해 턴-온되어 초기화 전압 라인(VIL)과 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)를 접속시킬 수 있다. 제3 트랜지스터(ST3)는 제3 스캔 신호(SCc)를 기초로 턴-온됨으로써, 구동 트랜지스터(DT)의 게이트 전극을 초기화 전압으로 방전시킬 수 있다. 제3 트랜지스터(ST3)의 게이트 전극은 제3 스캔 라인(SLc)에 접속되고, 드레인 전극은 초기화 전압 라인(VIL)에 접속되며, 소스 전극은 제2 노드(N2)에 접속될 수 있다. 제3 트랜지스터(ST3)의 소스 전극은 제2 노드(N2)를 통해 구동 트랜지스터(DT)의 게이트 전극, 제1 트랜지스터(T1)의 소스 전극, 제1 커패시터(C1)의 제2 전극, 및 제2 커패시터(C2)의 제1 전극에 접속될 수 있다.
제4 트랜지스터(ST4)는 발광 제어 라인(EML)의 에미션 신호(EM)에 의해 턴-온되어 구동 전압 라인(VDDL)과 구동 트랜지스터(DT)의 소스 전극인 제3 노드(N3)를 접속시킬 수 있다. 제4 트랜지스터(ST4)의 게이트 전극은 발광 제어 라인(EML)에 접속되고, 소스 전극은 구동 전압 라인(VDDL)에 접속되며, 드레인 전극은 제3 노드(N3)에 접속될 수 있다. 제4 트랜지스터(ST4)의 드레인 전극은 제3 노드(N3)를 통해 구동 트랜지스터(DT)의 소스 전극 및 제2 트랜지스터(ST2)의 드레인 전극과 전기적으로 연결될 수 있다.
제5 트랜지스터(ST5)는 발광 제어 라인(EML)의 에미션 신호(EM)에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극인 제1 노드(N1)와 발광 소자(EL)의 애노드 전극인 제4 노드(N4)를 접속시킬 수 있다. 제5 트랜지스터(ST5)의 게이트 전극은 발광 제어 라인(EML)에 접속되고, 소스 전극은 제1 노드(N1)에 접속되며, 드레인 전극은 제4 노드(N4)에 접속될 수 있다. 제5 트랜지스터(ST5)의 소스 전극은 제1 노드(N1)를 통해 구동 트랜지스터(DT)의 드레인 전극 및 제1 트랜지스터(ST1)의 드레인 전극에 접속될 수 있다. 제5 트랜지스터(ST5)의 드레인 전극은 제4 노드(N4)를 통해 발광 소자(EL)의 애노드 전극 및 제6 트랜지스터(ST6)의 드레인 전극에 접속될 수 있다.
제4 트랜지스터(ST4), 구동 트랜지스터(DT), 및 제5 트랜지스터(ST5)가 모두 턴-온되는 경우, 구동 전류는 발광 소자(EL)에 공급될 수 있다.
제6 트랜지스터(ST6)는 제2 스캔 라인(SLb)의 제2 스캔 신호(SCb)에 의해 턴-온되어 초기화 전압 라인(VIL)과 발광 소자(EL)의 애노드 전극인 제4 노드(N4)를 접속시킬 수 있다. 제6 트랜지스터(ST6)는 제2 스캔 신호(SCb)를 기초로 턴-온됨으로써, 발광 소자(EL)의 애노드 전극을 초기화 전압으로 방전시킬 수 있다. 제6 트랜지스터(ST6)의 게이트 전극은 제2 스캔 라인(SLb)에 접속되고, 소스 전극은 초기화 전압 라인(VIL)에 접속되며, 드레인 전극은 제4 노드(N4)에 접속될 수 있다. 제6 트랜지스터(ST6)의 드레인 전극은 제4 노드(N4)를 통해 발광 소자(EL)의 애노드 전극 및 제5 트랜지스터(ST5)의 드레인 전극에 접속될 수 있다.
구동 트랜지스터(DT), 제2 트랜지스터(ST2), 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각은 실리콘 기반의 액티브층을 포함할 수 있다. 예를 들어, 구동 트랜지스터(DT), 제2 트랜지스터(ST2), 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각은 저온 다결정 실리콘(Low Temperature Polycrystalline Silicon; LTPS)으로 이루어진 액티브층을 포함할 수 있다. 저온 다결정 실리콘으로 이루어진 액티브층은 전자 이동도가 높고 턴-온 특성이 우수할 수 있다. 따라서, 표시 장치(10)는 턴-온 특성이 우수한 구동 트랜지스터(DT), 제2 트랜지스터(ST2), 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6)를 포함함으로써, 복수의 서브 화소를 안정적이고 효율적으로 구동할 수 있다.
구동 트랜지스터(DT), 제2 트랜지스터(ST2), 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각은 p-타입 트랜지스터에 해당할 수 있다. 예를 들어, 구동 트랜지스터(DT), 제2 트랜지스터(ST2), 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각은 게이트 전극에 인가되는 게이트 로우 전압을 기초로 소스 전극으로 유입되는 전류를 드레인 전극으로 출력할 수 있다.
제1 트랜지스터(ST1) 및 제3 트랜지스터(ST3) 각각은 산화물 기반의 액티브층을 포함할 수 있다. 예를 들어, 제1 트랜지스터(ST1) 및 제3 트랜지스터(ST3) 각각은 산화물 기반의 액티브층의 상부에 게이트 전극이 배치된 코플라나(Coplanar) 구조를 가질 수 있다. 코플라나 구조를 갖는 트랜지스터는 누설 전류(Off current) 특성이 우수하고 저주파수 구동이 가능하여 소비 전력을 감소시킬 수 있다. 따라서, 표시 장치(10)는 누설 전류(Off current) 특성이 우수한 제1 트랜지스터(ST1) 및 제3 트랜지스터(ST3)를 포함함으로써, 서브 화소 내부에서 누설 전류가 흐르는 것을 방지할 수 있고, 서브 화소 내부의 전압을 안정적으로 유지할 수 있다.
제1 트랜지스터(ST1) 및 제3 트랜지스터(ST3) 각각은 n-타입 트랜지스터에 해당할 수 있다. 예를 들어, 제1 트랜지스터(ST1) 및 제3 트랜지스터(ST3) 각각은 게이트 전극에 인가되는 게이트 하이 전압을 기초로 드레인 전극으로 유입되는 전류를 소스 전극으로 출력할 수 있다.
제1 커패시터(C1)는 제2 스캔 라인(SLb)과 제2 노드(N2) 사이에 접속될 수 있다. 예를 들어, 제1 커패시터(C1)의 제1 전극은 제2 스캔 라인(SLb)에 접속되고, 제1 커패시터(C1)의 제2 전극은 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)에 접속될 수 있다. 제1 커패시터(C1)는 제2 스캔 라인(SLb)과 구동 트랜지스터(DT)의 게이트 전극 사이의 차 전압을 저장함으로써, 구동 트랜지스터(DT)의 게이트 전극의 전압을 제어할 수 있다.
제1 커패시터(C1)는 제2 스캔 신호(SCb)의 게이트 로우 전압을 이용하여 구동 트랜지스터(DT)의 게이트 전극을 커플링(Coupling)시킬 수 있다. 예를 들어, 제1 커패시터(C1)는 제2 스캔 라인(SLb)으로부터 제공된 제2 스캔 신호(SCb)가 상승하면 제2 노드(N2)의 전압을 상승시킬 수 있고, 제2 스캔 신호(SCb)가 하강하면 제2 노드(N2)의 전압을 강하시킬 수 있다. 따라서, 제1 커패시터(C1)는 제2 스캔 신호(SCb)의 상승 시점 또는 하강 시점에 동기하여, 구동 트랜지스터(DT)의 게이트 전극의 전압을 제어할 수 있다.
제2 커패시터(C2)는 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)와 구동 전압 라인(VDDL) 사이에 접속될 수 있다. 예를 들어, 제2 커패시터(C2)의 제1 전극은 제2 노드(N2)에 접속되고, 제2 커패시터(C2)의 제2 전극은 구동 전압 라인(VDDL)에 접속됨으로써, 구동 전압 라인(VDDL)과 구동 트랜지스터(DT)의 게이트 전극 사이의 전위 차를 유지할 수 있다.
도 6을 도 5에 결부하면, 표시 장치(10)는 한 프레임의 제1 내지 제4 기간(t1~t4)을 통해 구동될 수 있다.
제3 트랜지스터(ST3)는 제1 기간(t1) 동안 하이 레벨의 제3 스캔 신호(SCc)를 수신할 수 있다. 제3 트랜지스터(ST3)는 하이 레벨의 제3 스캔 신호(SCc)를 기초로 턴-온될 수 있고, 초기화 전압(이하, "VI"로 표시함)을 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)에 공급할 수 있다. 따라서, 제3 트랜지스터(ST3)는 제1 기간(t1) 동안 구동 트랜지스터(DT)의 게이트 전극을 초기화시킬 수 있다.
제6 트랜지스터(ST6)는 제2 기간(t2) 동안 로우 레벨의 제2 스캔 신호(SCb)를 수신할 수 있다. 제6 트랜지스터(ST6)는 로우 레벨의 제2 스캔 신호(SCb)를 기초로 턴-온될 수 있고, 초기화 전압(VI)을 발광 소자(EL)의 애노드 전극인 제4 노드(N4)에 공급할 수 있다. 따라서, 제6 트랜지스터(ST6)는 제2 기간(t2) 동안 발광 소자(EL)의 애노드 전극을 초기화시킬 수 있다.
제2 트랜지스터(ST2)는 제2 기간(t2) 동안 로우 레벨의 제2 스캔 신호(SCb)를 수신할 수 있다. 제2 트랜지스터(ST2)는 로우 레벨의 제2 스캔 신호(SCb)를 기초로 턴-온될 수 있고, 데이터 전압(이하, "Vdata"로 표시함)을 구동 트랜지스터(DT)의 소스 전극인 제3 노드(N3)에 공급할 수 있다.
제1 트랜지스터(ST1)는 제3 기간(t3) 동안 하이 레벨의 제1 스캔 신호(SCa)를 수신할 수 있다. 제1 트랜지스터(ST1)는 하이 레벨의 제1 스캔 신호(SCa)를 기초로 턴-온될 수 있고, 제1 노드(N1)와 제2 노드(N2)를 접속시킬 수 있다.
구동 트랜지스터(DT)의 소스 전극이 데이터 전압(Vdata)을 수신하는 경우, 구동 트랜지스터(DT)의 소스-게이트 전압(Vsg)은 데이터 전압(Vdata)과 초기화 전압(VI)의 차 전압(Vdata-VI)에 해당할 수 있고, 구동 트랜지스터(DT)는 소스-게이트 전압(Vsg)이 문턱 전압(이하, "Vth"로 표시함)보다 크게 되어 턴-온될 수 있다(Vdata-VI >= Vth). 따라서, 구동 트랜지스터(DT)가 제2 기간(T2)에 턴-온되는 순간, 구동 트랜지스터(DT)의 소스-드레인 전류(Isd)는 데이터 전압(Vdata), 초기화 전압(VI), 및 구동 트랜지스터(DT)의 문턱 전압(Vth)에 따라 결정될 수 있다(Isd=k*(Vdata-VI-Vth)^2). 구동 트랜지스터(DT)는 소스-게이트 전압(Vsg)이 구동 트랜지스터(DT)의 문턱 전압(Vth)에 도달할 때까지, 소스-드레인 전류(Isd)를 제1 노드(N1)에 공급할 수 있다. 그리고, 제1 트랜지스터(ST1)는 제3 기간(t3) 동안 턴-온되어 제1 노드(N1)의 전압을 제2 노드(N2)에 공급할 수 있다. 이와 같은 방식으로, 구동 트랜지스터(DT)가 턴-온되는 동안, 제2 노드(N2)의 전압 및 구동 트랜지스터(DT)의 소스-드레인 전류(Isd)가 변경될 수 있고, 제2 노드(N2)의 전압은 결국 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱 전압(Vth)의 차 전압(Vdata-Vth)으로 수렴할 수 있다.
에미션 신호(EM)는 제4 기간(t4) 동안 게이트 로우 전압을 가질 수 있다. 에미션 신호(EM)가 로우 레벨을 가지면, 제4 및 제5 트랜지스터(ST4, ST5)는 턴-온되어 발광 소자(EL)에 구동 전류를 공급할 수 있다.
도 7은 도 5에 도시된 서브 화소의 일 예를 나타내는 평면도이고, 도 8은 도 7에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이며, 도 9는 도 7에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이다. 예를 들어, 도 7은 제1 액티브층, 제1 게이트층, 제2 게이트층, 제2 액티브층, 제3 게이트층, 및 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 도 8은 제1 액티브층, 제1 게이트층, 및 제2 게이트층이 순서대로 적층된 도면에 해당할 수 있고, 도 9는 제2 액티브층, 제3 게이트층, 및 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 도 7 내지 도 9의 레이어들의 적층 관계는 하기의 도 10 및 도 11에서 상세히 설명한다.
도 7 내지 도 9를 참조하면, 구동 트랜지스터(DT)는 액티브 영역(DT_ACT), 게이트 전극(DT_G), 소스 전극(DT_S), 및 드레인 전극(DT_D)을 포함할 수 있다. 구동 트랜지스터(DT)의 액티브 영역(DT_ACT)은 제1 액티브층에 배치될 수 있고, 구동 트랜지스터(DT)의 게이트 전극(DT_G)과 중첩될 수 있다. 예를 들어, 제1 액티브층은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다.
구동 트랜지스터(DT)의 게이트 전극(DT_G)은 제1 컨택홀(CNT1)을 통해 제1 연결 전극(BE1)과 접속될 수 있고, 제1 연결 전극(BE1)은 제2 컨택홀(CNT2)을 통해 제2 액티브층의 도체부(CON)에 접속될 수 있다. 예를 들어, 제2 액티브층은 산화물 기반의 물질로 이루어질 수 있다. 또한, 구동 트랜지스터(DT)의 게이트 전극(DT_G) 중 제2 커패시터(C2)의 제2 전극(CE22)과 중첩되는 영역은 제2 커패시터(C2)의 제1 전극(CE21)에 해당할 수 있다.
구동 트랜지스터(DT)의 소스 전극(DT_S)은 제2 트랜지스터(ST2)의 드레인 전극(D2) 및 제4 트랜지스터(ST4)의 드레인 전극(D4)에 접속될 수 있다.
구동 트랜지스터(DT)의 드레인 전극(DT_D)은 제7 컨택홀(CNT7)을 통해 제3 연결 전극(BE3)에 접속될 수 있고, 제3 연결 전극(BE3)은 제6 컨택홀(CNT6)을 통해 제1 트랜지스터(ST1)의 드레인 전극(D1)에 접속될 수 있다. 또한, 구동 트랜지스터(DT)의 드레인 전극(DT_D)은 제5 트랜지스터(ST5)의 소스 전극(S5)에 접속될 수 있다.
제2 액티브층의 도체부(CON)는 무기막 패턴(PTN) 상에 배치될 수 있고, 제1 스캔 라인(SLa)의 하부에 배치될 수 있다. 예를 들어, 제2 액티브층의 도체부(CON), 제1 커패시터(C1)의 제2 전극(CE12), 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)은 산화물 기반의 제2 액티브층을 열처리하여 도체화될 수 있다.
제1 커패시터(C1)의 제2 전극(CE12), 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)은 제2 액티브층 상에 배치된 무기막으로부터 수소를 전달받아 도체화될 수 있다. 여기에서, 제2 액티브층 상에 배치된 무기막은 제2 액티브층 상의 게이트 절연막 및 게이트층을 덮을 수 있다. 예를 들어, 제2 액티브층 상에 배치된 무기막은 상대적으로 수소 함량이 높은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)을 포함할 수 있다. 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)에 포함된 수소는 열처리 공정을 통해 제2 액티브층으로 확산될 수 있고, 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)을 도체화시킬 수 있다.
예를 들어, 제2 액티브층의 도체부(CON)는 제2 액티브층 상에 배치된 제1 스캔 라인(SLa)과 중첩될 수 있다. 즉, 제2 액티브층 상에 배치된 무기막은 제1 스캔 라인(SLa)을 덮을 수 있으므로, 제1 스캔 라인(SLa)은 열처리 공정에서 무기막의 수소가 제2 액티브층의 도체부(CON)로 확산되는 것을 차단할 수 있다.
제2 액티브층의 도체부(CON)는 열처리 공정에서 도체부(CON)의 하부에 배치된 무기막 패턴(PTN)으로부터 수소를 전달받을 수 있다. 예를 들어, 무기막 패턴(PTN)은 상대적으로 수소 함량이 높은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)을 포함할 수 있다. 무기막 패턴(PTN)의 수소 함량은 제2 액티브층을 덮는 게이트 절연막 또는 제2 액티브층의 하부에 배치된 층간 절연막의 수소 함량보다 높을 수 있다. 따라서, 제2 액티브층의 도체부(CON)는 제1 스캔 라인(SLa)의 하부에 배치되더라도, 제1 커패시터(C1)의 제2 전극(CE12) 또는 제1 트랜지스터(ST1)의 소스 전극(S1)과 구동 트랜지스터(DT)의 게이트 전극(DT_G)을 연결시키는 배선으로 사용될 수 있다. 표시 장치(10)는 게이트 전극(예를 들어, 제1 스캔 라인(SLa)) 하부에 배치된 액티브층(예를 들어, 도체부(CON))을 배선으로 사용함으로써, 다양한 컨택 구조 및 브릿지 구조를 구현할 수 있고, 화소 회로의 설계 자유도를 증가시킬 수 있다. 표시 장치(10)는 설계 자유도가 증가됨에 따라 공간 활용도를 증가시킬 수 있고, 표시 장치의 해상도를 향상시킬 수 있다.
제1 트랜지스터(ST1)는 액티브 영역(ACT1), 게이트 전극(G1), 소스 전극(S1), 및 드레인 전극(D1)을 포함할 수 있다. 제1 트랜지스터(ST1)의 액티브 영역(ACT1)은 제1 트랜지스터(ST1)의 게이트 전극(G1)과 중첩될 수 있다. 예를 들어, 제1 트랜지스터(ST1)의 액티브 영역(ACT1)은 산화물 기반의 물질로 이루어질 수 있다. 제1 트랜지스터(ST1)의 게이트 전극(G1)은 제1 스캔 라인(SLa)의 일 부분으로서, 제1 스캔 라인(SLa) 중 액티브 영역(ACT1)과 중첩되는 영역에 해당할 수 있다.
제1 트랜지스터(ST1)의 드레인 전극(D1)은 제6 컨택홀(CNT6)을 통해 제3 연결 전극(BE3)에 접속될 수 있고, 제3 연결 전극(BE3)은 제7 컨택홀(CNT7)을 통해 구동 트랜지스터(DT)의 드레인 전극(DT_D) 및 제5 트랜지스터(ST5)의 소스 전극(S5)에 접속될 수 있다.
제1 트랜지스터(ST1)의 소스 전극(S1)은 제3 트랜지스터(ST3)의 소스 전극(S3) 및 제1 커패시터(C1)의 제2 전극(CE12)에 접속될 수 있다. 또한, 제1 트랜지스터(ST1)의 소스 전극(S1)은 도체부(CON) 및 제2 컨택홀(CNT2)을 통해 제1 연결 전극(BE1)에 접속될 수 있고, 제1 연결 전극(BE1)은 제1 컨택홀(CNT1)을 통해 구동 트랜지스터(DT)의 게이트 전극(DT_G) 또는 제2 커패시터(C2)의 제1 전극(CE21)에 접속될 수 있다.
제2 트랜지스터(ST2)는 액티브 영역(ACT2), 게이트 전극(G2), 소스 전극(S2), 및 드레인 전극(D2)을 포함할 수 있다. 제2 트랜지스터(ST2)의 액티브 영역(ACT2)은 제2 트랜지스터(ST2)의 게이트 전극(G2)과 중첩될 수 있다. 예를 들어, 제2 트랜지스터(ST2)의 액티브 영역(ACT2)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 제2 트랜지스터(ST2)의 게이트 전극(G2)은 제2 스캔 라인(SLb)의 일 부분으로서, 제2 스캔 라인(SLb) 중 액티브 영역(ACT2)과 중첩되는 영역에 해당할 수 있다.
제2 트랜지스터(ST2)의 소스 전극(S2)은 제8 컨택홀(CNT8)을 통해 제4 연결 전극(BE4)과 접속될 수 있고, 제4 연결 전극(BE4)은 데이터 라인(DL)과 접속될 수 있다. 따라서, 제2 트랜지스터(ST2)의 소스 전극(S2)은 데이터 라인(DL)으로부터 데이터 전압을 수신할 수 있다.
제2 트랜지스터(ST2)의 드레인 전극(D2)은 구동 트랜지스터(DT)의 소스 전극(DT_S) 및 제4 트랜지스터(ST4)의 드레인 전극(D2)에 접속될 수 있다.
제3 트랜지스터(ST3)는 액티브 영역(ACT3), 게이트 전극(G3), 드레인 전극(D3), 및 소스 전극(S3)을 포함할 수 있다. 제3 트랜지스터(ST3)의 액티브 영역(ACT3)은 제3 트랜지스터(ST3)의 게이트 전극(G3)과 중첩될 수 있다. 예를 들어, 제3 트랜지스터(ST3)의 액티브 영역(ACT3)은 산화물 기반의 액티브층을 포함할 수 있다. 제3 트랜지스터(ST3)의 게이트 전극(G3)은 제3 스캔 라인(SLc)의 일 부분으로서, 제3 스캔 라인(SLc) 중 액티브 영역(ACT3)과 중첩되는 영역에 해당할 수 있다.
제3 트랜지스터(ST3)의 드레인 전극(D3)은 제10 컨택홀(CNT10)을 통해 초기화 전압 라인(VIL)에 접속되어 초기화 전압(VI)을 수신할 수 있다.
제3 트랜지스터(ST3)의 소스 전극(S3)은 제1 트랜지스터(ST1)의 소스 전극(S1) 및 제1 커패시터(C1)의 제2 전극(CE12)에 접속될 수 있다. 또한, 제3 트랜지스터(ST3)의 소스 전극(S3)은 도체부(CON) 및 제2 컨택홀(CNT2)을 통해 제1 연결 전극(BE1)에 접속될 수 있고, 제1 연결 전극(BE1)은 제1 컨택홀(CNT1)을 통해 구동 트랜지스터(DT)의 게이트 전극(DT_G) 또는 제2 커패시터(C2)의 제1 전극(CE21)에 접속될 수 있다.
제4 트랜지스터(ST4)는 액티브 영역(ACT4), 게이트 전극(G4), 소스 전극(S4), 및 드레인 전극(D4)을 포함할 수 있다. 제4 트랜지스터(ST4)의 액티브 영역(ACT4)은 제4 트랜지스터(ST4)의 게이트 전극(G4)과 중첩될 수 있다. 예를 들어, 제4 트랜지스터(ST4)의 액티브 영역(ACT4)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 제4 트랜지스터(ST4)의 게이트 전극(G4)은 발광 제어 라인(EML)의 일 부분으로서, 발광 제어 라인(EML) 중 액티브 영역(ACT4)과 중첩되는 영역에 해당할 수 있다.
제4 트랜지스터(ST4)의 소스 전극(S4)은 제12 컨택홀(CNT12)을 통해 구동 전압 라인(VDDL)에 접속될 수 있다. 따라서, 제4 트랜지스터(ST4)의 소스 전극(S4)은 구동 전압 라인(VDDL)으로부터 구동 전압(VDD)을 수신할 수 있다.
제4 트랜지스터(ST4)의 드레인 전극(D4)은 구동 트랜지스터(DT)의 소스 전극(DT_S) 및 제2 트랜지스터(ST2)의 드레인 전극(D2)에 접속될 수 있다.
제5 트랜지스터(ST5)는 액티브 영역(ACT5), 게이트 전극(G5), 소스 전극(S5), 및 드레인 전극(D5)을 포함할 수 있다. 제5 트랜지스터(ST5)의 액티브 영역(ACT5)은 제5 트랜지스터(ST5)의 게이트 전극(G5)과 중첩될 수 있다. 예를 들어, 제5 트랜지스터(ST5)의 액티브 영역(ACT5)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 제5 트랜지스터(ST5)의 게이트 전극(G5)은 발광 제어 라인(EML)의 일 부분으로서, 발광 제어 라인(EML) 중 액티브 영역(ACT5)과 중첩되는 영역에 해당할 수 있다.
제5 트랜지스터(ST5)의 소스 전극(S5)은 구동 트랜지스터(DT)의 드레인 전극(DT_D)에 접속될 수 있다. 또한, 제5 트랜지스터(ST5)의 소스 전극(S5)은 제7 컨택홀(CNT7)을 통해 제3 연결 전극(BE3)에 접속될 수 있고, 제3 연결 전극(BE3)은 제6 컨택홀(CNT6)을 통해 제1 트랜지스터(ST1)의 드레인 전극(D1)에 접속될 수 있다.
제5 트랜지스터(ST5)의 드레인 전극(D5)은 제9 컨택홀(CNT9)을 통해 제1 애노드 연결 전극(ANDE1)에 접속될 수 있다. 제1 애노드 연결 전극(ANDE1)은 발광 소자(EL)의 애노드 전극에 접속될 수 있다.
제6 트랜지스터(ST6)는 액티브 영역(ACT6), 게이트 전극(G6), 드레인 전극(D6), 및 소스 전극(S6)을 포함할 수 있다. 제6 트랜지스터(ST6)의 액티브 영역(ACT6)은 제6 트랜지스터(ST6)의 게이트 전극(G6)과 중첩될 수 있다. 예를 들어, 제6 트랜지스터(ST6)의 액티브 영역(ACT6)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 제6 트랜지스터(ST6)의 게이트 전극(G6)은 제2 스캔 라인(SLb)의 일 부분으로서, 제2 스캔 라인(SLb) 중 액티브 영역(ACT6)과 중첩되는 영역에 해당할 수 있다.
제6 트랜지스터(ST6)의 소스 전극(S6)은 제11 컨택홀(CNT11)을 통해 초기화 전압 라인(VIL)에 접속되어 초기화 전압(VI)을 수신할 수 있다.
제6 트랜지스터(ST6)의 드레인 전극(D6)은 제9 컨택홀(CNT9)을 통해 제1 애노드 연결 전극(ANDE1)에 접속될 수 있다. 제1 애노드 연결 전극(ANDE1)은 발광 소자(EL)의 애노드 전극에 접속될 수 있다.
제1 커패시터(C1)는 제1 전극(CE11) 및 제2 전극(CE12)을 포함할 수 있다. 제1 커패시터(C1)의 제1 전극(CE11)은 제2 스캔 라인(SLb)의 일 부분으로서, 제2 스캔 라인(SLb) 중 제2 액티브층과 중첩되는 영역에 해당할 수 있다. 제1 커패시터(C1)의 제2 전극(CE12)은 제2 액티브층의 일 부분으로서, 제2 액티브층 중 제2 스캔 라인(SLb)과 중첩되는 영역에 해당할 수 있다.
제1 커패시터(C1)의 제2 전극(CE12)은 도체부(CON) 및 제2 컨택홀(CNT2)을 통해 제1 연결 전극(BE1)에 접속될 수 있고, 제1 연결 전극(BE1)은 제1 컨택홀(CNT1)을 통해 구동 트랜지스터(DT)의 게이트 전극(DT_G) 또는 제2 커패시터(C2)의 제1 전극(CE21)에 접속될 수 있다. 제1 커패시터(C1)는 제2 스캔 신호(SCb)의 게이트 로우 전압을 이용하여 구동 트랜지스터(DT)의 게이트 전극을 커플링(Coupling)시킬 수 있다. 따라서, 제1 커패시터(C1)는 제2 스캔 신호(SCb)의 하강 시점에 동기하여 구동 트랜지스터(DT)의 게이트 전극(DT_G)의 전압을 강하시킴으로써, 구동 트랜지스터(DT)의 턴-온 특성을 향상시키고 발광 소자(EL)의 휘도를 향상시킬 수 있다.
제2 커패시터(C2)는 제1 전극(CE21) 및 제2 전극(CE22)을 포함할 수 있다. 제2 커패시터(C2)의 제1 전극(CE21)은 구동 트랜지스터(DT)의 게이트 전극(DT_G)의 일 부분으로서, 구동 트랜지스터(DT)의 게이트 전극(DT_G) 중 제2 게이트층과 중첩되는 영역에 해당할 수 있다. 제2 커패시터(C2)의 제1 전극(CE21)은 제1 컨택홀(CNT1)을 통해 제1 연결 전극(BE1)과 접속될 수 있고, 제1 연결 전극(BE1)은 제2 컨택홀(CNT2)을 통해 제2 액티브층의 도체부(CON)에 접속될 수 있다.
제2 커패시터(C2)의 제2 전극(CE22)은 제5 컨택홀(CNT5)을 통해 구동 전압 라인(VDDL)에 접속될 수 있다. 따라서, 제2 커패시터(C2)의 제2 전극(CE22)은 구동 전압 라인(VDDL)으로부터 구동 전압(VDD)을 수신할 수 있다.
도 10은 도 7의 절단선 I-I'을 따라 자른 단면도이고, 도 11은 도 7의 절단선 II-II'을 따라 자른 단면도이다.
도 10 및 도 11을 도 7 내지 도 9에 결부하면, 표시 패널(300)은 기판(SUB), 버퍼층(BF), 제1 액티브층(ACTL1), 제1 게이트 절연층(GI1), 제1 게이트층(GTL1), 제1 층간 절연막(ILD1), 제2 게이트층(GTL2), 제2 층간 절연막(ILD2), 무기막 패턴(PTN), 제2 액티브층(ACTL2), 제2 게이트 절연층(GI2), 제3 게이트층(GTL3), 제3 층간 절연막(ILD3), 및 소스-드레인층(SDL)을 포함할 수 있다.
기판(SUB)은 베이스 기판일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다.
예를 들어, 표시 패널(300)은 구동 트랜지스터(DT), 제1 내지 제6 트랜지스터(ST6) 중 적어도 하나의 트랜지스터와 중첩된 차광층을 더 포함할 수 있다. 차광층은 구동 트랜지스터(DT) 또는 제1 내지 제6 트랜지스터(ST6)에 입사되는 광을 차단함으로써, 트랜지스터의 턴-온 특성을 향상시킬 수 있다.
버퍼층(BF)은 기판(BUF) 상에 배치될 수 있다. 예를 들어, 버퍼층(BF)은 복수의 무기막을 포함할 수 있고, 기판(SUB)을 통해 발광 소자(EL)에 침투하는 수분을 차단하기 위하여, 기판(SUB)의 상면 전체에 형성될 수 있다.
제1 액티브층(ACTL1)은 버퍼층(BF) 상에 배치될 수 있다. 제1 액티브층(ACTL1)은 실리콘 기반의 물질로 이루어질 수 있다. 예를 들어, 제1 액티브층(ACTL1)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 구동 트랜지스터(DT), 제2 트랜지스터(ST2), 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각의 액티브 영역(DT_ACT, ACT2, ACT4, ACT5, ACT6), 소스 전극(DT_S, S2, S4, S5, S6), 및 드레인 전극(DT_D, D2, D4, D5, D6)은 제1 액티브층(ACTL1)에 배치될 수 있다.
제1 게이트 절연막(GI1)은 버퍼층(BF)과 제1 액티브층(ACTL1)을 덮을 수 있고, 제1 액티브층(ACTL1)과 제1 게이트층(GTL1)을 절연시킬 수 있다.
제1 게이트층(GTL1)은 제1 게이트 절연막(GI1) 상에 배치될 수 있다. 구동 트랜지스터(DT)의 게이트 전극(DT_G), 제2 스캔 라인(SLb), 및 발광 제어 라인(EML)은 제1 게이트층(GTL1)에 배치될 수 있다.
제1 게이트 전극(DT_G)의 일부는 제2 게이트층(GTL2)에 배치된 제2 커패시터(C2)의 제2 전극(CE22)과 중첩되어 제2 커패시터(C2)의 제1 전극(CE21)을 형성할 수 있다.
제2 스캔 라인(SLb)의 일부는 제2 트랜지스터(ST2)의 액티브 영역(ACT2)과 중첩되어 제2 트랜지스터(ST2)의 게이트 전극(G2)을 형성할 수 있다. 제2 스캔 라인(SLb)의 다른 일부는 제6 트랜지스터(ST6)의 액티브 영역(ACT6)과 중첩되어 제6 트랜지스터(ST6)의 게이트 전극(G6)을 형성할 수 있다. 제2 스캔 라인(SLb)의 또 다른 일부는 제2 액티브층(ACTL2)에 배치된 제1 커패시터(C1)의 제2 전극(CE12)과 중첩되어 제1 커패시터(C1)의 제1 전극(CE11)을 형성할 수 있다.
발광 제어 라인(EML)의 일부는 제4 트랜지스터(ST4)의 액티브 영역(ACT4)과 중첩되어 제4 트랜지스터(ST4)의 게이트 전극(G4)을 형성할 수 있다. 발광 제어 라인(EML)의 다른 일부는 제5 트랜지스터(ST5)의 액티브 영역(ACT5)과 중첩되어 제5 트랜지스터(ST5)의 게이트 전극(G5)을 형성할 수 있다.
제1 층간 절연막(ILD1)은 제1 게이트층(GTL1)과 제1 게이트 절연막(GI1)을 덮을 수 있다. 제1 층간 절연막(ILD1)은 제1 게이트층(GTL1)과 제2 게이트층(GTL2)을 절연시킬 수 있다.
제2 게이트층(GTL2)은 제1 층간 절연막(ILD1) 상에 배치될 수 있다. 차광층(BML) 및 제2 커패시터(C2)의 제2 전극(CE22)은 제2 게이트층(GTL2)에 배치될 수 있다. 차광층(BML)은 제1 트랜지스터(ST1)와 중첩되게 배치되어, 제1 트랜지스터(ST1)에 입사되는 광을 차단할 수 있다. 제2 커패시터(C2)의 제2 전극(CE22)은 제1 게이트층(GTL1)에 배치된 제1 전극(CE21)과 중첩될 수 있다.
제2 층간 절연막(ILD2)은 제2 게이트층(GTL2)과 제1 층간 절연막(ILD1)을 덮을 수 있다. 제2 층간 절연막(ILD2)은 제2 게이트층(GTL2)과 제2 액티브층(ACTL2)을 절연시킬 수 있다.
무기막 패턴(PTN)은 제2 층간 절연막(ILD2)과 제2 액티브층(ACTL2) 사이에 개재될 수 있다. 예를 들어, 무기막 패턴(PTN)은 제2 액티브층(ACTL2) 및 제1 스캔 라인(SLa)의 교차 영역에 중첩될 수 있다. 제2 액티브층(ACTL2)의 도체부(CON)는 무기막 패턴(PTN) 상에 배치될 수 있고, 제1 스캔 라인(SLa)의 하부에 배치될 수 있다. 예를 들어, 도체부(CON), 제1 커패시터(C1)의 제2 전극(CE12), 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)은 산화물 기반의 제2 액티브층(ACTL2)을 열처리하여 도체화될 수 있다.
제1 커패시터(C1)의 제2 전극(CE12), 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)은 제3 층간 절연막(ILD3)으로부터 수소를 전달받아 도체화될 수 있다. 여기에서, 제3 층간 절연막(ILD3)은 제2 액티브층(ACTL2) 상의 제2 게이트 절연막(GI2) 및 제3 게이트층(GTL3)을 덮을 수 있다. 예를 들어, 제3 층간 절연막(ILD3)은 상대적으로 수소 함량이 높은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)을 포함할 수 있다. 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)에 포함된 수소는 열처리 공정을 통해 제2 액티브층(ACTL2)으로 확산될 수 있고, 제1 커패시터(C1)의 제2 전극(CE12), 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)을 도체화시킬 수 있다.
예를 들어, 제2 액티브층(ACTL2)의 도체부(CON)는 제2 액티브층(ACTL2) 상에 배치된 제1 스캔 라인(SLa)과 중첩될 수 있다. 즉, 제3 층간 절연막(ILD3)은 제3 게이트층(GTL3)에 배치된 제1 스캔 라인(SLa)을 덮을 수 있으므로, 제1 스캔 라인(SLa)은 열처리 공정에서 제3 층간 절연막(ILD3)의 수소가 제2 액티브층(ACTL2)의 도체부(CON)로 확산되는 것을 차단할 수 있다.
제2 액티브층(ACTL2)의 도체부(CON)는 열처리 공정에서 도체부(CON)의 하부에 배치된 무기막 패턴(PTN)으로부터 수소를 전달받을 수 있다. 예를 들어, 무기막 패턴(PTN)은 상대적으로 수소 함량이 높은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)을 포함할 수 있다. 무기막 패턴(PTN)의 수소 함량은 제2 액티브층(ACTL2)을 덮는 제2 게이트 절연막(GI2) 또는 제2 액티브층(ACTL2)의 하부에 배치된 제2 층간 절연막(ILD2)의 수소 함량보다 높을 수 있다. 따라서, 제2 액티브층(ACTL2)의 도체부(CON)는 제1 스캔 라인(SLa)의 하부에 배치되더라도, 무기막 패턴(PTN)으로부터 수소를 전달받아 도체화될 수 있다. 제2 액티브층(ACTL2)의 도체부(CON)는 도체부(CON)의 일단에 접속된 제1 커패시터(C1)의 제2 전극(CE12), 제1 트랜지스터(ST1)의 소스 전극(S1), 또는 제3 트랜지스터(ST3)의 소스 전극(S3)과, 도체부(CON)의 타단에 접속된 구동 트랜지스터(DT)의 게이트 전극(DT_G) 또는 제2 커패시터(C2)의 제1 전극(CE21)을 연결시키는 배선으로 사용될 수 있다. 표시 장치(10)는 제3 게이트층(GTL3)에 배치된 제1 스캔 라인(SLa)의 하부에 배치된 도체부(CON)를 배선으로 사용함으로써, 다양한 컨택 구조 및 브릿지 구조를 구현할 수 있고, 화소 회로의 설계 자유도를 증가시킬 수 있다. 표시 장치(10)는 설계 자유도가 증가됨에 따라 공간 활용도를 증가시킬 수 있고, 표시 장치의 해상도를 향상시킬 수 있다.
제2 액티브층(ACTL2)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 예를 들어, 제2 액티브층(ACTL2)은 산화물 기반의 물질로 이루어질 수 있다. 제1 및 제3 트랜지스터(ST1, ST3) 각각의 액티브 영역(ACT1, ACT3), 드레인 전극(D1, D3), 및 소스 전극(S1, S3)은 제2 액티브층(ACTL2)에 배치될 수 있다. 또한, 제2 액티브층(ACTL2)의 일부는 제1 게이트층(GTL1)에 배치된 제2 스캔 라인(SLb)과 중첩되어 제1 커패시터(C1)의 제2 전극(CE12)을 형성할 수 있다.
제2 게이트 절연막(GI2)은 제2 층간 절연막(ILD2)과 제2 액티브층(ACTL2)을 덮을 수 있고, 제2 액티브층(ACTL2)과 제3 게이트층(GTL3)을 절연시킬 수 있다.
제3 게이트층(GTL3)은 제2 게이트 절연막(GI2) 상에 배치될 수 있다. 제1 스캔 라인(SLa) 및 제3 스캔 라인(SLc)은 제3 게이트층(GTL3)에 배치될 수 있다. 제1 스캔 라인(SLa)의 일부는 제1 트랜지스터(ST1)의 액티브 영역(ACT1)과 중첩되어 제1 트랜지스터(ST1)의 게이트 전극(G1)을 형성할 수 있다. 제3 스캔 라인(SLc)의 일부는 제3 트랜지스터(ST3)의 액티브 영역(ACT3)과 중첩되어 제3 트랜지스터(ST3)의 게이트 전극(G3)을 형성할 수 있다.
제3 층간 절연막(ILD3)은 제3 게이트층(GTL3)과 제2 게이트 절연막(GI2)을 덮을 수 있다. 제3 층간 절연막(ILD3)은 제3 게이트층(GTL3)과 소스-드레인층(SDL)을 절연시킬 수 있다.
소스-드레인층(SDL)은 제3 층간 절연막(ILD3) 상에 배치될 수 있다. 제1, 제3, 제4 연결 전극(BE1, BE3, BE4), 구동 전압 라인(VDDL), 초기화 전압 라인(VIL), 및 제1 애노드 연결 전극(ANDE1) 각각은 소스-드레인층(SDL)에 배치될 수 있다.
제1 연결 전극(BE1)은 제1 컨택홀(CNT1)을 통해 구동 트랜지스터(DT)의 게이트 전극(DT_G)에 접속될 수 있고, 제2 컨택홀(CNT2)을 통해 제2 액티브층의 도체부(CON)에 접속될 수 있다.
제3 연결 전극(BE3)은 제6 컨택홀(CNT6)을 통해 제1 트랜지스터(ST1)의 소스 전극(S1)에 접속될 수 있고, 제7 컨택홀(CNT7)을 통해 구동 트랜지스터(DT)의 드레인 전극(DT_D)에 접속될 수 있다.
제4 연결 전극(BE4)은 제8 컨택홀(CNT8)을 통해 제2 트랜지스터(ST2)의 소스 전극(S2)에 접속될 수 있다. 또한, 제4 연결 전극(BE4)은 데이터 라인(DL)에 접속될 수 있다.
구동 전압 라인(VDDL)은 제5 컨택홀(CNT5)을 통해 제2 커패시터(C2)의 제2 전극(CE22)에 접속될 수 있고, 제12 컨택홀(CNT12)을 통해 제4 트랜지스터(ST4)의 소스 전극(S4)에 접속될 수 있다.
초기화 전압 라인(VIL)은 제10 컨택홀(CNT10)을 통해 제3 트랜지스터(ST3)의 드레인 전극(D3)에 접속될 수 있고, 제11 컨택홀(CNT11)을 통해 제6 트랜지스터(ST6)의 소스 전극(S6)에 접속될 수 있다.
제1 애노드 연결 전극(ANDE1)은 제9 컨택홀(CNT9)을 통해 제5 트랜지스터(ST5)의 드레인 전극(D5)에 접속될 수 있다. 또한, 제1 애노드 연결 전극(ANDE1)은 발광 소자(EL)의 애노드 전극에 접속될 수 있다.
도 12는 도 5에 도시된 서브 화소의 다른 예를 나타내는 평면도이고, 도 13은 도 12에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이며, 도 14는 도 12에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이다. 예를 들어, 도 12는 제1 액티브층, 제1 게이트층, 제2 게이트층, 제2 액티브층, 제3 게이트층, 및 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 도 13은 제1 액티브층, 제1 게이트층 및 제2 게이트층이 순서대로 적층된 도면에 해당할 수 있고, 도 14는 제2 액티브층, 제3 게이트층, 및 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 또한, 도 15는 도 12의 절단선 III-III'을 따라 자른 단면도이고, 도 16은 도 12의 절단선 IV-IV'을 따라 자른 단면도이다.
도 12 내지 도 16에 도시된 서브 화소는 전술한 서브 화소에서 무기막 패턴(PTN)의 배치 및 이에 따른 화소 회로의 연결 구조를 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 12 내지 도 16을 참조하면, 표시 패널(300)은 기판(SUB), 버퍼층(BF), 제1 액티브층(ACTL1), 제1 게이트 절연층(GI1), 제1 게이트층(GTL1), 제1 층간 절연막(ILD1), 제2 게이트층(GTL2), 제2 층간 절연막(ILD2), 무기막 패턴(PTN), 제2 액티브층(ACTL2), 제2 게이트 절연층(GI2), 제3 게이트층(GTL3), 제3 층간 절연막(ILD3), 및 소스-드레인층(SDL)을 포함할 수 있다. 표시 패널(300)의 복수의 서브 화소 각각은 구동 트랜지스터(DT), 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 제1 및 제2 커패시터(C1, C2)를 포함할 수 있다.
표시 패널(300)은 소스-드레인층(SDL)에 배치된 제2 연결 전극(BE2)을 더 포함할 수 있다. 구동 트랜지스터(DT)의 게이트 전극(DT_G)은 제3 컨택홀(CNT3)을 통해 제2 연결 전극(BE2)과 접속될 수 있고, 제2 연결 전극(BE2)은 제4 컨택홀(CNT4)을 통해 제1 커패시터(C1)의 제2 전극(CE12)에 접속될 수 있다. 제1 커패시터(C1)의 제2 전극(CE12)은 제1 트랜지스터(ST1)의 소스 전극(S1) 및 제3 트랜지스터(ST3)의 소스 전극(S3)과 접속될 수 있다. 또한, 구동 트랜지스터(DT)의 게이트 전극(DT_G) 중 제2 게이트층(GTL2)과 중첩되는 영역은 제2 커패시터(C2)의 제1 전극(CE21)에 해당할 수 있다.
제1 커패시터(C1)의 제2 전극(CE12), 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)은 산화물 기반의 제2 액티브층(ACTL2)을 열처리하여 도체화될 수 있다.
예를 들어, 제1 커패시터(C1)의 제2 전극(CE12), 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)은 제3 층간 절연막(ILD3)으로부터 수소를 전달받아 도체화될 수 있다. 여기에서, 제3 층간 절연막(ILD3)은 제2 액티브층(ACTL2) 상의 제2 게이트 절연막(GI2) 및 제3 게이트층(GTL3)을 덮을 수 있다. 예를 들어, 제3 층간 절연막(ILD3)은 상대적으로 수소 함량이 높은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)을 포함할 수 있다. 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)에 포함된 수소는 열처리 공정을 통해 제2 액티브층(ACTL2)으로 확산될 수 있고, 제1 커패시터(C1)의 제2 전극(CE12), 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)을 도체화시킬 수 있다.
무기막 패턴(PTN)은 제1 커패시터(C1)의 제2 전극(CE12)의 하부에 배치될 수 있다. 예를 들어, 무기막 패턴(PTN)은 제2 층간 절연막(ILD2)과 제2 액티브층(ACTL2) 사이에서 제1 커패시터(C1)의 제2 전극(CE12)과 중첩되게 배치될 수 있다.
제1 커패시터(C1)의 제2 전극(CE12)은 열처리 공정에서 제3 층간 절연막(ILD3)으로부터 수소를 전달받을 수 있고, 무기막 패턴(PTN)으로부터 수소를 추가로 전달받을 수 있다. 예를 들어, 무기막 패턴(PTN)은 상대적으로 수소 함량이 높은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)을 포함할 수 있다. 무기막 패턴(PTN)의 수소 함량은 제2 액티브층(ACTL2)을 덮는 제2 게이트 절연막(GI2) 또는 제2 액티브층(ACTL2)의 하부에 배치된 제2 층간 절연막(ILD2)의 수소 함량보다 높을 수 있다. 따라서, 제1 커패시터(C1)의 제2 전극(CE12)의 전도성은 무기막 패턴(PTN)과 중첩되지 않는 제2 액티브층(ACTL2)의 전도성보다 높을 수 있다. 예를 들어, 제1 커패시터(C1)의 제2 전극(CE12)의 전도성은 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 소스 전극(S1), 제3 트랜지스터(ST3)의 드레인 전극(D3) 및 소스 전극(S3)의 전도성보다 높을 수 있다. 따라서, 표시 장치(10)는 복수의 화소의 전도성 편차에 따른 얼룩을 제거할 수 있고, 표시 장치(10)의 신뢰성을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 커버 윈도우
300: 표시 패널 310: 표시 구동부
320: 전원 공급부 330: 전원 공급부
340: 터치 구동부 600: 브라켓
700: 메인 회로 보드 900: 하부 커버
DT: 구동 트랜지스터 EL: 발광 소자
ST1~ST6: 제1 내지 제6 트랜지스터
ACTL1: 제1 액티브층 GTL1: 제1 게이트층
GTL2: 제2 게이트층 ACTL2: 제2 액티브층
GTL3: 제3 게이트층 SDL: 소스-드레인층

Claims (20)

  1. 기판 상에 배치되고 제1 물질로 이루어진 제1 액티브층;
    상기 제1 액티브층 상에 배치되고 상기 제1 물질과 다른 제2 물질로 이루어진 제2 액티브층;
    상기 제2 액티브층 상에 배치된 제1 게이트층; 및
    상기 제2 액티브층의 하부에 배치되고, 상기 제1 게이트층의 일부와 중첩되는 무기막 패턴을 포함하고,
    상기 제2 액티브층은 상기 제1 게이트층의 일부와 상기 무기막 패턴 사이에 배치된 도체부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 액티브층과 상기 제1 게이트층을 절연시키는 제1 게이트 절연막을 더 포함하고,
    상기 무기막 패턴의 수소 함량은 상기 제1 게이트 절연막의 수소 함량보다 높은 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 액티브층 상에 배치된 제2 게이트층;
    상기 제2 게이트층 상에 배치된 제1 층간 절연막;
    상기 제1 층간 절연막 상에 배치된 제3 게이트층; 및
    상기 제3 게이트층 상에 배치된 제2 층간 절연막을 더 포함하고,
    상기 무기막 패턴은 상기 제2 층간 절연막과 상기 제2 액티브층의 도체부 사이에 배치되는 표시 장치.
  4. 제3 항에 있어서,
    상기 무기막 패턴의 수소 함량은 상기 제2 층간 절연막의 수소 함량보다 높은 표시 장치.
  5. 제1 항에 있어서,
    상기 도체부의 전도성은 상기 제2 액티브층의 상기 도체부를 제외한 영역의 전도성보다 높은 표시 장치.
  6. 발광 소자를 구비한 복수의 화소를 구동하는 표시 패널을 포함하고,
    상기 복수의 화소 각각은,
    제1 물질로 이루어진 제1 액티브층에 배치된 액티브 영역을 포함하고, 상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터;
    상기 제1 물질과 다른 제2 물질로 이루어진 제2 액티브층에 배치된 액티브 영역을 포함하고, 상기 구동 트랜지스터의 드레인 전극인 제1 노드와 상기 구동 트랜지스터의 게이트 전극인 제2 노드를 선택적으로 접속시키는 제1 트랜지스터;
    상기 제2 액티브층 상의 게1 게이트층에 배치되고, 상기 제1 트랜지스터의 게이트 전극에 접속된 제1 스캔 라인; 및
    상기 제2 액티브층 및 상기 제1 스캔 라인의 교차 영역에 중첩된 무기막 패턴을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 무기막 패턴은 상기 제2 액티브층의 하부에 직접 접촉되고, 상기 제2 액티브층은 상기 제1 스캔 라인과 상기 무기막 패턴 사이에 배치된 도체부를 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 구동 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 소스 전극은 상기 제2 액티브층의 도체부를 통해 전기적으로 연결되는 표시 장치.
  9. 제6 항에 있어서,
    상기 복수의 화소 각각은,
    상기 제1 액티브층 상의 제2 게이트층에 배치된 제2 스캔 라인의 전압을 기초로, 데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제3 노드에 공급하는 제2 트랜지스터; 및
    상기 제2 스캔 라인과 상기 제2 노드 사이에 접속된 제1 커패시터를 더 포함하고,
    상기 제1 커패시터의 제1 전극은 상기 제2 게이트층에 배치되고, 상기 제1 커패시터의 제2 전극은 상기 제2 액티브층에 배치된 표시 장치.
  10. 제9 항에 있어서,
    상기 구동 트랜지스터의 게이트 전극과 상기 제1 커패시터의 제2 전극은 상기 제2 액티브층의 도체부를 통해 전기적으로 연결되는 표시 장치.
  11. 제9 항에 있어서,
    상기 복수의 화소 각각은 상기 제2 노드와 구동 전압 라인 사이에 접속된 제2 커패시터를 더 포함하고,
    상기 제2 커패시터의 제1 전극과 상기 제1 커패시터의 제2 전극은 상기 도체화된 제2 액티브층의 일부를 통해 전기적으로 연결되는 표시 장치.
  12. 제9 항에 있어서,
    상기 복수의 화소 각각은 상기 제1 게이트층 상의 소스-드레인층에 배치된 제1 연결 전극을 더 포함하고,
    상기 제1 연결 전극은 제1 컨택홀을 통해 상기 제2 게이트층에 배치된 상기 구동 트랜지스터의 게이트 전극에 접속되고, 제2 컨택홀을 통해 상기 제2 액티브층에 접속되는 표시 장치.
  13. 제9 항에 있어서,
    상기 복수의 화소 각각은,
    초기화 전압을 상기 제2 노드에 선택적으로 공급하는 제3 트랜지스터;
    구동 전압을 상기 제3 노드에 선택적으로 공급하는 제4 트랜지스터;
    상기 제1 노드를 상기 발광 소자의 애노드 전극인 제4 노드에 선택적으로 접속시키는 제5 트랜지스터; 및
    상기 초기화 전압을 상기 제4 노드에 선택적으로 공급하는 제6 트랜지스터를 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제3 트랜지스터의 게이트 전극은 상기 제1 게이트층에 배치된 제3 스캔 라인에 접속되고, 상기 제4 트랜지스터 및 상기 제5 트랜지스터 각각의 게이트 전극은 상기 제2 게이트층에 배치된 발광 제어 라인에 접속되며, 상기 제6 트랜지스터의 게이트 전극은 상기 제2 스캔 라인에 접속되는 표시 장치.
  15. 발광 소자를 구비한 복수의 화소를 구동하는 표시 패널을 포함하고,
    상기 복수의 화소 각각은,
    제1 물질로 이루어진 제1 액티브층에 배치된 액티브 영역을 포함하고, 상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터;
    상기 제1 물질과 다른 제2 물질로 이루어진 제2 액티브층에 배치된 액티브 영역을 포함하고, 상기 제2 액티브층 상의 제1 게이트층에 배치된 제1 스캔 라인의 전압을 기초로 상기 구동 트랜지스터의 드레인 전극인 제1 노드와 상기 구동 트랜지스터의 게이트 전극인 제2 노드를 접속시키는 제1 트랜지스터;
    상기 제1 액티브층 상의 제2 게이트층에 배치된 제2 스캔 라인의 일부에 해당하는 제1 전극과, 상기 제2 노드에 접속되어 상기 제2 액티브층에 배치된 제2 전극을 포함하는 제1 커패시터; 및
    상기 제1 커패시터의 제2 전극의 하부에 배치되는 무기막 패턴을 포함하고,
    상기 제1 커패시터의 제2 전극의 전도성은 상기 무기막 패턴과 중첩되지 않는 제2 액티브층의 전도성보다 높은 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 커패시터의 제2 전극의 전도성은 상기 제1 트랜지스터의 소스 전극의 전도성보다 높은 표시 장치.
  17. 제15 항에 있어서,
    상기 복수의 화소 각각은 상기 제1 게이트층 상의 소스-드레인층에 배치된 제2 연결 전극을 더 포함하고,
    상기 제1 연결 전극은 제3 컨택홀을 통해 상기 제2 게이트층에 배치된 상기 구동 트랜지스터의 게이트 전극에 접속되고, 제4 컨택홀을 통해 상기 제2 액티브층에 배치된 상기 제1 커패시터의 제2 전극에 접속되는 표시 장치.
  18. 제15 항에 있어서,
    상기 복수의 화소 각각은 상기 제2 스캔 라인의 전압을 기초로, 데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제3 노드에 공급하는 제2 트랜지스터를 더 포함하는 표시 장치.
  19. 제15 항에 있어서,
    상기 복수의 화소 각각은 초기화 전압을 상기 제2 노드에 선택적으로 공급하는 제3 트랜지스터를 더 포함하고,
    상기 제1 커패시터의 제2 전극의 전도성은 상기 제3 트랜지스터의 소스 전극의 전도성보다 높은 표시 장치.
  20. 제19 항에 있어서,
    상기 복수의 화소 각각은,
    구동 전압을 상기 제3 노드에 선택적으로 공급하는 제4 트랜지스터;
    상기 제1 노드를 상기 발광 소자의 애노드 전극인 제4 노드에 선택적으로 접속시키는 제5 트랜지스터; 및
    상기 초기화 전압을 상기 제4 노드에 선택적으로 공급하는 제6 트랜지스터를 더 포함하는 표시 장치.
KR1020200048684A 2020-04-22 2020-04-22 표시 장치 KR20210130879A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200048684A KR20210130879A (ko) 2020-04-22 2020-04-22 표시 장치
US17/106,230 US11594588B2 (en) 2020-04-22 2020-11-30 Display device for improving conductivity of active layer
CN202011411941.6A CN113540159A (zh) 2020-04-22 2020-12-03 显示装置
EP21169558.0A EP3955298A3 (en) 2020-04-22 2021-04-21 Display device
US18/102,085 US20230172000A1 (en) 2020-04-22 2023-01-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200048684A KR20210130879A (ko) 2020-04-22 2020-04-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20210130879A true KR20210130879A (ko) 2021-11-02

Family

ID=75625437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200048684A KR20210130879A (ko) 2020-04-22 2020-04-22 표시 장치

Country Status (4)

Country Link
US (2) US11594588B2 (ko)
EP (1) EP3955298A3 (ko)
KR (1) KR20210130879A (ko)
CN (1) CN113540159A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566516B2 (ja) 1997-11-06 2004-09-15 キヤノン株式会社 電子写真感光体の製造方法
JP2003007718A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR101064442B1 (ko) * 2009-08-21 2011-09-14 삼성모바일디스플레이주식회사 유기전계 발광 표시장치
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
KR20180061723A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
KR102464131B1 (ko) * 2017-06-30 2022-11-04 엘지디스플레이 주식회사 전계발광 표시장치
KR102393552B1 (ko) 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102476102B1 (ko) 2017-11-17 2022-12-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조방법
KR102458848B1 (ko) 2017-11-28 2022-10-24 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR20190062695A (ko) 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
CN109300912B (zh) * 2018-09-17 2021-01-22 京东方科技集团股份有限公司 基于电致发光器件的显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN113540159A (zh) 2021-10-22
US11594588B2 (en) 2023-02-28
EP3955298A3 (en) 2022-03-09
US20210335954A1 (en) 2021-10-28
US20230172000A1 (en) 2023-06-01
EP3955298A2 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
KR20210113499A (ko) 표시 장치
KR20210049221A (ko) 표시 장치
KR20210127270A (ko) 표시 장치
KR20200031738A (ko) 표시 장치
US11615744B2 (en) Display device
US20220208088A1 (en) Display device
CN112289247A (zh) 具有传感器区域的显示设备
US11783778B2 (en) Display device
US11430376B2 (en) Display device including light emitting elements and a bypass unit
US11581392B2 (en) Display device
US11785805B2 (en) Display device with pixel circuit having a plurality of transistors
KR20210130879A (ko) 표시 장치
US20220165834A1 (en) Display device
US20230217746A1 (en) Light emitting display apparatus
EP4207980A1 (en) Light emitting display apparatus
KR20230128188A (ko) 표시 장치
KR20240074139A (ko) 표시 장치
KR20240050992A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal