KR20180049644A - 스위칭 레귤레이터 및 그것의 컨트롤러 - Google Patents

스위칭 레귤레이터 및 그것의 컨트롤러 Download PDF

Info

Publication number
KR20180049644A
KR20180049644A KR1020160145828A KR20160145828A KR20180049644A KR 20180049644 A KR20180049644 A KR 20180049644A KR 1020160145828 A KR1020160145828 A KR 1020160145828A KR 20160145828 A KR20160145828 A KR 20160145828A KR 20180049644 A KR20180049644 A KR 20180049644A
Authority
KR
South Korea
Prior art keywords
signal
control signal
voltage
activated
comparison
Prior art date
Application number
KR1020160145828A
Other languages
English (en)
Inventor
문영진
유창식
정민규
김국동
Original Assignee
삼성전자주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한양대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020160145828A priority Critical patent/KR20180049644A/ko
Priority to US15/492,082 priority patent/US20180123450A1/en
Publication of KR20180049644A publication Critical patent/KR20180049644A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H02M2001/0003—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 개시의 예시적 실시예에 따른 스위칭 레귤레이터는, 출력 단자에 연결된 인덕터, 피드백 노드에서 서로 직렬 연결된 감지 저항 및 감지 캐패시터를 포함하고 인덕터와 병렬 연결된 RC 회로, 활성화된 제어 신호에 응답하여 입력 단자로부터 인덕터로 전류를 공급하는 스위치 회로, 및 피드백 노드의 전압이 적어도 하나의 기준 전압과 교차하는 횟수에 기초하여 제어 신호를 생성하는 컨트롤러를 포함할 수 있다.

Description

스위칭 레귤레이터 및 그것의 컨트롤러{SWITCHING REGULATOR AND CONTROLLER THEREOF}
본 개시의 기술적 사상은 스위칭 레귤레이터에 관한 것으로서, 자세하게는 스위칭 레귤레이터, 스위칭 레귤레이터의 컨트롤러 및 제어 방법에 관한 것이다.
스위칭 레귤레이터는 소자의 온/오프를 전환함으로써 입력 전압으로부터 출력 전압을 생성하는 장치를 지칭할 수 있고, 스위치 모드 파워 서플라이(Switched-Mode Power Supply; SMPS)는 이러한 스위칭 레귤레이터를 포함하는 파워 서플라이를 지칭할 수 있다. 스위칭 레귤레이터는 높은 전력 효율 및 다양한 출력 전압을 제공할 수 있고, 다양한 시스템에서 부품들의 전원 전압들을 생성하는데 사용되고 있다. 특히, 휴대용 전자 기기와 같은 시스템에 사용되는 스위칭 레귤레이터는 안정된 동작뿐만 아니라 작은 크기를 가질 필요가 있다.
본 개시의 기술적 사상은 크기가 작은 소자의 채용을 제공하는 스위칭 레귤레이터, 스위칭 레귤레이터의 컨트롤러 및 제어 방법을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 스위칭 레귤레이터에서의 컨트롤러에서, 스위칭 레귤레이터는 스위칭 레귤레이터의 출력 단자에 연결된 인덕터, 활성화된 제어 신호에 응답하여 스위칭 레귤레이터의 입력 단자로부터 인덕터로 전류를 공급하는 스위치 회로, 및 피드백 노드에서 서로 직렬 연결된 감지 저항 및 감지 캐패시터를 포함하고 인덕터와 병렬 연결되는 RC 회로를 포함할 수 있다. 스위칭 레귤레이터의 컨트롤러는, 피드백 노드의 전압을 제1 기준 전압과 비교하여 제1 비교 신호를 생성하는 제1 비교기, 제1 비교 신호의 활성 펄스를 카운트하는 제1 카운터, 및 제1 카운터의 출력 신호의 값이 제1 기준 횟수를 초과하는 경우 제어 신호를 활성화시키거나 비활성화시키는 제어 신호 생성기를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 스위칭 레귤레이터는, 출력 단자에 연결된 인덕터, 피드백 노드에서 서로 직렬 연결된 감지 저항 및 감지 캐패시터를 포함하고, 인덕터와 병렬 연결된 RC 회로, 활성화된 제어 신호에 응답하여 입력 단자로부터 인덕터로 전류를 공급하는 스위치 회로, 및 피드백 노드의 전압이 적어도 하나의 기준 전압과 교차하는 횟수에 기초하여 제어 신호를 생성하는 컨트롤러를 포함할 수 있다.
본 개시의 기술적 사상에 따른 스위칭 레귤레이터, 스위칭 레귤레이터의 컨트롤러 및 제어 방법은, 크기가 작은 소자의 사용을 가능하게 함으로써 스위칭 레귤레이터의 소형화에 유리하다.
또한, 본 개시의 기술적 사상에 따른 스위칭 레귤레이터, 스위칭 레귤레이터의 컨트롤러 및 제어 방법은, 소자의 편차를 용이하게 보상하도록 함으로써 스위칭 레귤레이터의 동작을 최적화할 수 있다.
또한, 본 개시의 기술적 사상에 따른 스위칭 레귤레이터, 스위칭 레귤레이터의 컨트롤러 및 제어 방법은, 작은 캐패시턴스를 갖는 캐패시터에 기인하여 스위칭 레귤레이터의 입력 단자로부터 출력 단자로 전달되는 노이즈가 감소할 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터의 개략적인 회로도를 나타낸다.
도 2는 본 개시의 예시적 실시예에 따라 도 1의 컨트롤러의 예시적인 블록도를 나타낸다.
도 3은 본 개시의 예시적 실시예에 따라 도 1 및 도 2의 신호들의 파형도를 나타낸다.
도 4a 및 도 4b는 본 개시의 예시적 실시예에 따라 도 2의 제어 신호 생성기의 예시들을 나타내는 블록도들이다.
도 5는 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터의 개략적인 회로도를 나타낸다.
도 6은 본 개시의 예시적 실시예에 따라 도 5의 비교 회로 및 리셋 신호 생성기의 예시적인 블록도를 나타낸다.
도 7은 본 개시의 예시적 실시예에 따라 도 6의 신호들의 파형도를 나타낸다.
도 8은 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터의 개략적인 회로도를 나타낸다.
도 9는 본 개시의 예시적 실시예에 따라 도 8의 컨트롤러의 예시적인 블록도를 나타낸다.
도 10a 및 도 10b는 본 개시의 예시적 실시예에 따라 도 9의 제어 신호 생성기의 예시들을 나타내는 블록도들이다.
도 11은 본 개시의 예시적 실시예에 따라 도 8 및 도 9의 신호들의 파형도를 나타낸다.
도 12는 본 개시의 예시적 실시예에 따라 스위칭 레귤레이터의 제어 방법을 나타내는 순서도이다.
도 13은 본 개시의 예시적 실시예에 따라 도 12의 단계 S40의 예시를 나타내는 순서도이다.
도 14는 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터를 포함하는 시스템의 블록도를 나타낸다.
도 1은 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터(10)의 개략적인 회로도를 나타낸다. 스위칭 레귤레이터(10)는 복수의 소자들 및 서브-회로들을 포함할 수 있고, 입력 단자(11)를 통해서 공급되는 전력으로부터 조정된(regulated) 전력을 출력 단자(12)를 통해서 출력할 수 있다.
도 1에 도시된 바와 같이, 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터(10)는 DC-DC 컨버터로서 벅(buck) 컨버터(또는 스텝-다운 컨버터)일 수 있다. 즉, 스위칭 레귤레이터(10)는 입력 단자(11)에 인가되는 전압보다 낮은 출력 전압(V_OUT)을 생성할 수 있다. 스위칭 레귤레이터(10)는, 오디오 스피커 드라이버, 휴대용 모바일 기기, LED 드라이버 및 LCD 바이어스 회로 등과 같이 다양한 어플리케이션들에서 폭넓게 사용될 수 있다. 이하에서 본 개시의 예시적 실시예들은 벅 컨버터인 스위칭 레귤레이터(10)를 주로 참조하여 설명되나, 본 개시의 기술적 사상이 이에 제한되지 아니하는 점은 이해될 것이다.
벅 컨버터(또는, DC-DC 컨버터)는 피드백 루프(feedback loop)에 의해서, 입력 단자(11)로부터 인덕터(L)로 공급되는 전류를 제어하는 소자의 스위치 타이밍을 조절할 수 있다. 예를 들면, 벅 컨버터의 제어 방식 중 하나로서 전압-모드 제어 방식은 출력 전압(V_OUT)의 변동에 응답하여 인덕터(L)에 공급되는 전류를 제어할 수 있다. 또한, 벅 컨버터의 제어 방식 중 하나로서 전류-모드 제어 방식은 인덕터(L)를 통과하는 전류의 변동에 응답하여 인덕터(L)에 공급되는 전류를 제어할 수 있다. 본 명세서에서는, 전류-모드 제어 방식에 따라 제어되는 벅 컨버터들이 설명될 것이다.
DC-DC 컨버터로서 벅 컨버터는, 인덕터(L) 및 캐패시터들(C_SEN, C_OUT)과 같이 에너지를 축적할 수 있는 소자들을 포함할 수 있다. 인덕터(L) 및 캐패시터들(C_SEN, C_OUT)은, 트랜지스터 및 저항 등에 비해서 상대적으로 큰 물리적 크기를 가질 수 있고, 인덕터(L)의 인덕턴스 및 캐패시터들(C_SEN, C_OUT)의 캐패시턴스들이 클수록 인덕터(L) 및 캐패시터들(C_SEN, C_OUT)의 물리적 크기는 커질 수 있다. 이에 따라, 에너지를 축적할 수 있는 그러한 소자들을 소형화함으로서 트랜지스터와 동일한 패키지에 포함시키거나 작은 물리적 크기로서 인쇄회로기판에 배치하는 것은, 스위칭 레귤레이터(10)가 모바일 전자 장치와 같은 시스템의 전원으로 사용되는데 중요할 수 있다. 후술되는 바와 같이, 본 개시의 예시적 실시예들에 따른 스위칭 레귤레이터(10), 스위칭 레귤레이터의 컨트롤러(300) 및 제어 방법은, 스위칭 레귤레이터(10)에 사용되는 소자의 크기를 감소시킴으로써 스위칭 레귤레이터(10)의 소형화를 가능하게 하고, 소자의 편차를 용이하게 보상할 수 있고, 결과적으로 스위칭 레귤레이터(10)의 활용도를 향상시킬 수 있다. 또한, 본 개시의 예시적 실시예들에 따른 스위칭 레귤레이터(10), 스위칭 레귤레이터의 컨트롤러(300) 및 제어 방법은, 감소된 캐패시턴스에 기인하여 입력 단자(11)로부터 출력 단자(12)로 전달되는 노이즈를 감소시킬 수 있고, 출력 전압(V_OUT)에서 발생하는 오프셋을 제거할 수 있다.
도 1을 참조하면, 스위칭 레귤레이터(10)는 스위치 회로(100), RC 회로(200), 컨트롤러(300) 및 복수의 수동 소자들(L, C_OUT)을 포함할 수 있다. 인덕터(L)는 출력 단자(12) 및 출력 캐패시터(C_OUT)와 연결되는 일단 및 스위치 회로(100)와 연결되는 타단을 가질 수 있다. 인덕터(L)를 통과하는 전류는 스위치 회로(100)의 스위칭 동작에 따라 입력 단자(11)로부터 공급될 수도 있고, 인덕터(L)로부터 접지로 흐를 수도 있다.
스위치 회로(100)는 제어 신호(CTRL)에 기초하여 입력 단자(11)로부터 인덕터(L)에 전류를 공급하거나 인덕터(L)로부터 접지로 전류를 흐르게 할 수 있다. 입력 단자(11)로부터 인덕터(L)에 전류가 공급되는 경우 출력 전압(V_OUT)은 상승할 수 있는 한편, 인덕터(L)로부터 접지로 전류가 흐르는 경우 출력 전압(V_OUT)은 하강할 수 있다. 도 1에 도시된 바와 같이, 스위치 회로(100)는 스위치 드라이버(110) 및 스위치들(120, 130)을 포함할 수 있다.
스위치 드라이버(110)는 제어 신호(CTRL)에 따라 업 신호(UP) 및 다운 신호(DN)를 생성할 수 있다. 제1 스위치(120)는 활성화된 업 신호(UP)에 응답하여 입력 단자(11) 및 인덕터(L)를 접속시킬 수 있고, 제2 스위치(130)는 활성화된 다운 신호(DN)에 응답하여 접지 및 인덕터(L)를 접속시킬 수 있다. 활성화된 신호는 비활성화된 신호와 상이한 전압 레벨을 가질 수 있다. 예를 들면, 활성화된 신호는 비활성화된 신호보다 높은 전압 또는 낮은 전압을 가질 수 있다. 본 명세서에서 활성화된 신호는 비활성화된 신호보다 높은 전압을 가지는 것으로 설명되나 본 개시의 기술적 사상이 이에 제한되지 아니하는 점은 이해될 것이다.
스위치 드라이버(110)는 활성화된 제어 신호(CTRL)에 응답하여 업 신호(UP)를 활성화시킬 수 있고, 비활성화된 제어 신호(CTRL)에 응답하여 다운 신호(DN)를 활성화시킬 수 있다. 또한, 일 실시예에서, 스위치 드라이버(110)는 활성화된 업 신호(UP) 및 활성화된 다운 신호(DN)를 배타적으로 생성할 수 있다. 즉, 스위치 드라이버(110)는 업 신호(UP) 및 다운 신호(DN)가 동시에 활성화되지 아니하도록 업 신호(UP) 및 다운 신호(DN)를 생성할 수 있고, 하나의 신호가 비활성화된 후 다른 신호가 활성화되기까지 적절한 길이의 데드 타임(dead time)을 부가할 수도 있다.
RC 회로(200)는, 도 1에 도시된 바와 같이 인덕터(L)와 병렬 연결될 수 있고, 직렬 연결된 감지 저항(R_SEN) 및 감지 캐패시터(C_SEN)를 포함할 수 있다. 즉, 감지 저항(R_SEN)은 인덕터(L)와 연결된 일단 및 감지 캐패시터(C_SEN)과 연결된 타단을 가질 수 있고, 감지 캐패시터(C_SEN)는 인덕터(L)와 연결된 일단 및 감지 저항(R_SEN)과 연결된 타단을 가질 수 있다. 인덕터(L)에 병렬 연결된 RC 회로(200)는 인덕터(L)를 통해서 흐르는 전류를 감지하기 위한 것으로서, 감지 저항(R_SEN) 및 감지 캐패시터(C_SEN)이 연결된 노드는 피드백 노드로서 지칭될 수 있고, 도 1에 도시된 바와 같이 피드백 노드의 전압, 즉 피드백 전압(V_FB)이 컨트롤러(300)에 제공될 수 있다. 후술되는 바와 같이, 컨트롤러(300)에서 피드백 전압(V_FB)은 기준 전압과 비교될 수 있고, 비교 결과에 따라 인덕터(L)로 공급되는 전류가 제어될 수 있다.
본 개시의 예시적 실시예에 따라, RC 회로(200)의 감지 캐패시터(C_SEN)는 감소된 캐패시턴스를 가질 수 있다. 예를 들면, 인덕터(L)를 통과하는 전류와 동일한 위상을 가지는 신호를 감지하기 위하여 감지 캐패시터(C_SEN)는 높은 캐패시턴스, 예컨대 수십 내지 수백 pF을 가질 수 있다. 이에 따라 감지 캐패시터(C_SEN)는 큰 물리적 크기를 가질 수 있고, 결과적으로 감지 캐패시터(C_SEN)를 포함하는 패키지의 크기가 커지거나 또는 감지 캐패시터(C_SEN)가 개별(discrete) 소자로서 인쇄회로기판에 배치됨으로써 공간이 낭비될 수 있다. 그러나, 후술되는 바와 같이, 본 개시의 예시적 실시예에 따라, 컨트롤러(300)가 피드백 전압(V_FB)과 기준 전압이 교차하는 횟수에 기초하여 제어 신호(CTRL)를 생성함으로써 감지 캐패시터(C_SEN)의 캐패시턴스는 감소할 수 있다.
컨트롤러(300)는 피드백 전압(V_FB)를 입력받을 수 있고, 제어 신호(CTRL)를 생성할 수 있다. 도 1에 도시된 바와 같이, 컨트롤러(300)는 비교 회로(310), 카운터 회로(320) 및 제어 신호 생성기(330)를 포함할 수 있다. 비교 회로(310)는 피드백 전압(V_FB)과 적어도 하나의 기준 전압을 비교함으로써 적어도 하나의 비교 신호(CMP)를 생성할 수 있다. 카운터 회로(320)는 비교 회로(310)가 출력하는 적어도 하나의 비교 신호(CMP)의 활성 펄스를 카운트 할 수 있다. 즉, 카운터 회로(320)는 피드백 전압(V_FB)이 적어도 하나의 기준 전압과 교차되는 횟수를 카운트할 수 있다. 제어 신호 생성기(330)는 카운터 회로(320)가 출력하는 카운트 신호(CNT)의 값이 기준 횟수를 초과하는 경우 제어 신호(CTRL)를 활성화시키거나 비활성화시킬 수 있다. 이와 같이, 컨트롤러(300)는 피드백 전압이 기준 전압과 교차하는 횟수에 기초하여 제어 신호(CTRL)를 생성할 수 있고, 이에 따라 감지 캐패시터(C_SEN)는 낮은 캐패시턴스를 가질 수 있다.
도 2는 본 개시의 예시적 실시예에 따라 도 1의 컨트롤러(300)의 예시적인 블록도를 나타낸다. 도 1을 참조하여 전술된 바와 같이, 컨트롤러(300)는 비교 회로(310), 카운터 회로(320) 및 제어 신호 생성기(330)를 포함할 수 있고, 피드백 전압(V_FB)으로부터 제어 신호(CTRL)를 생성할 수 있다.
도 2를 참조하면, 비교 회로(310)는 제1 비교기(311) 및 제2 비교기(312)를 포함할 수 있다. 제1 비교기(311)는 피드백 전압(V_FB) 및 제1 기준 전압(V_REF1)을 비교함으로써 제1 비교 신호(CMP1)를 생성할 수 있고, 제2 비교기(312)는 피드백 전압(V_FB) 및 제2 기준 전압(V_REF2)을 비교함으로써 제2 비교 신호(CMP2)를 생성할 수 있다. 도 3을 참조하여 후술되는 바와 같이, 제1 및 제2 기준 전압(V_REF1, V_REF2)은 피드백 전압(V_FB)이 변동할 수 있는 상한 및 하한에 대응될 수 있다. 예를 들면, 제1 기준 전압(V_REF1)은 제2 기준 전압(V_REF2)보다 높을 수 있고, 피드백 전압(V_FB)이 제1 기준 전압(V_REF1)보다 높은 것, 즉 활성화된 제1 비교 신호(CMP1)가 출력되는 것은 입력 단자(11)로부터 인덕터(L)에 전류가 공급되는 것을 나타낼 수 있다. 또한, 피드백 전압(V_FB)이 제2 기준 전압(V_REF2)보다 낮은 것, 즉 활성화된 제2 비교 신호(CMP2)가 출력 되는 것은 인덕터(L)로부터 접지로 전류가 흐르는 것을 나타낼 수 있다.
카운터(320)는 제1 카운터(321) 및 제2 카운터(322)를 포함할 수 있다. 제1 카운터(321)는 제1 비교 신호(CMP1)를 수신할 수 있고, 제1 비교 신호(CMP1)의 활성 펄스를 카운트함으로써 제1 카운트 신호(CNT1)를 생성할 수 있다. 또한, 제2 카운터(322)는 제2 비교 신호(CMP2)를 수신할 수 있고, 제2 비교 신호(CMP2)의 활성 펄스를 카운트함으로써 제2 카운트 신호(CNT2)를 생성할 수 있다. 즉, 제1 카운터(321)가 출력하는 제1 카운트 신호(CNT1)의 값은 피드백 전압(V_FB)가 상승함에 따라 제1 기준 전압(V_REF1)과 교차한 횟수를 나타낼 수 있고, 제2 카운터(322)가 출력하는 제2 카운트 신호(CNT2)의 값은 피드백 전압(V_FB)가 하강함에 따라 제2 기준 전압(V_REF2)과 교차한 횟수를 나타낼 수 있다.
제어 신호 생성기(330)는 카운터 회로(320)로부터 제1 및 제2 카운트 신호(CNT1, CNT2)를 수신할 수 있고, 제1 및 제2 카운트 신호(CNT1, CNT2)와 제1 및 제2 기준 횟수(C_REF1, C_REF2)에 기초하여 제어 신호(CTRL)를 생성할 수 있다. 예를 들면, 제어 신호 생성기(330)는 제1 카운트 신호(CNT1)의 값이 제1 기준 횟수(C_REF1)을 초과하는 경우 제어 신호(CTRL)를 비활성화시킬 수 있다. 즉, 피드백 전압(V_FB)이 상승함에 따라 제1 기준 전압(V_REF1)과 교차한 횟수가 제1 기준 횟수(C_REF1)를 초과하는 경우 인덕터(L)에 과잉 전류가 공급된 것으로서 판단될 수 있고, 이에 따라 제어 신호 생성기(330)는 비활성화된 제어 신호(CTRL)를 생성할 수 있다. 유사하게, 제2 카운트 신호(CNT2)의 값이 제2 기준 횟수(C_REF2)를 초과하는 경우 제어 신호(CTRL)를 활성화시킬 수 있다. 즉, 피드백 전압(V_FB)이 하강함에 따라 제2 기준 전압(V_REF2)과 교차한 횟수가 제2 기준 횟수(C_REF2)를 초과하는 경우 인덕터(L)로부터 접지로 과잉 전류가 흐른 것으로서 판단될 수 있고, 이에 따라 제어 신호 생성기(330)는 활성화된 제어 신호(CTRL)를 생성할 수 있다.
제1 및 제2 기준 횟수(C_REF1, C_REF2)는 스위칭 레귤레이터(10)의 외부로부터 수신될 수 있다. 즉, 스위칭 레귤레이터(10)의 외부에서 제1 및 제2 기준 횟수(C_REF1, C_REF2)가 조절될 수 있고, 이에 따라 감지 캐패시터(C_SEN)의 캐패시턴스의 편차가 보상될 수 있다. 예를 들면, 스위칭 레귤레이터(10)의 테스트 결과가 감지 캐패시터(C_SEN)의 캐패시턴스가 목표 캐패시턴스보다 낮은 것을 나타내는 경우, 제1 기준 횟수(C_REF1) 및/또는 제2 기준 횟수(C_REF2)는 상향 조정될 수 있다. 즉, 감지 캐패시터(C_SEN)의 캐패시턴스는 제1 기준 횟수(C_REF1) 또는 제2 기준 횟수(C_REF2)와 반비례 관계에 있을 수 있다. 또한, 본 개시의 예시적 실시예에 따라, 제1 및 제2 기준 횟수(C_REF1, C_REF2)는 동일할 수도 있고, 이 경우 하나의 기준 횟수만이 제어 신호 생성기(330)에 제공될 수 있다.
도 2에 도시된 바와 상이하게, 본 개시의 예시적 실시예에 따라 제1 및 제2 기준 횟수(C_REF1, C_REF2)는 제어 신호 생성기(330)의 내부에서 설정될 수도 있다. 예를 들면, 제어 신호 생성기(330)는 제1 및 제2 기준 횟수(C_REF1, C_REF2)를 저장하는 메모리를 포함할 수 있고, 스위칭 레귤레이터(10)의 외부로부터 수신된 신호에 따라 메모리에 제1 및 제2 기준 횟수(C_REF1, C_REF2)가 저장될 수 있다. 다른 예시로서, 도 4b를 참조하여 후술되는 바와 같이, 제어 신호 생성기(330)는 제1 및 제2 카운트 신호(CNT1, CNT2)가 기준 횟수가 초과되는 경우 활성화된 신호를 출력하도록 설계된 논리 회로를 포함할 수도 있다. 제어 신호 생성기(330)에 대한 자세한 내용은 도 4a 및 도 4b를 참조하여 후술될 것이다.
도 3은 본 개시의 예시적 실시예에 따라 도 1 및 도 2의 신호들의 파형도를 나타낸다. 도 3에서, 활성화된 신호는 높은 레벨을 가지는 것으로서 도시되고 비활성화된 신호는 낮은 레벨을 가지는 것으로서 도시된다. 또한, 도 3에서 제1 및 제2 카운트 신호(CNT1, CNT2)는 활성 펄스가 카운트될 수록 레벨이 상승하는 것으로서 도시되나, 도 3에 도시된 바와 상이하게 제1 및 제2 카운트 신호(CNT1, CNT2)는 복수의 비트 신호들을 포함하는 디지털 신호일 수 있고, 제1 및 제2 카운트 신호(CNT1, CNT2)는 활성 펄스가 카운트될수록 증가하는 디지털 값을 가질 수도 있다. 도 3의 예시에서, 제1 기준 횟수(C_REF1)는 '6'이고, 제2 기준 횟수(C_REF2)는 '5'인 것으로 가정되고, 이하에서 도 3은 도 1 및 도 2를 참조하여 설명될 것이다.
도 3을 참조하면, 시각 t01 내지 시각 t07에서 업 신호(UP)는 활성화된 제어 신호(CTRL)에 기인하여 활성화될 수 있고, 활성화된 업 신호(UP)에 따라 입력 단자(11)로부터 인덕터(L)에 전류가 공급될 수 있고, 이에 따라 출력 전압(V_OUT)은 지속적으로 상승할 수 있다. 인덕터(L)에 공급되는 전류에 기인하여 피드백 전압(V_FB)은 상승할 수 있고, 제1 기준 전압(V_REF1)과 교차할 수 있다. 예를 들면, 시각 t01에서 피드백 전압(V_FB)이 상승함에 따라 제1 기준 전압(V_REF1)과 교차할 수 있고(즉, 피드백 전압(V_FB)이 제1 기준 전압(V_REF1)보다 크거나 같을 수 있고), 이에 따라 제1 비교 신호(CMP1)가 활성화될 수 있다. 활성화된 제1 비교 신호(CMP1)에 응답하여 제1 카운트 신호(CNT1)의 값이 증가할 수 있다. 유사하게 시각 t02, t03, t04, t05, t06 각각에서 제1 비교 신호(CMP1)가 활성화될 수 있고, 제1 카운트 신호(CNT1)의 값이 증가할 수 있다.
시각 t07에서, 피드백 전압(V_FB)이 상승함에 따라 제1 기준 전압(V_REF1)과 교차할 수 있고, 제1 비교 신호(CMP1)가 활성화될 수 있다. 활성화된 제1 비교 신호(CMP1)에 응답하여 제1 카운트 신호(CNT1)의 값은 '7'로서 증가할 수 있다. 이에 따라, 제1 카운트 신호(CNT1)의 값이 제1 기준 횟수(C_REF1)(즉, '6')를 초과할 수 있고, 제어 신호 생성기(330)는 제어 신호(CTRL)를 비활성화할 수 있다. 비활성화된 제어 신호(CTRL)에 기인하여 업 신호(UP)는 비활성화될 수 있고, 다운 신호(DN)는 활성화될 수 있다. 인덕터(L)와 접지가 접속됨으로써 인덕터(L)로부터 접지로 전류가 흐르게 되고, 이에 따라 출력 전압(V_OUT)은 감소할 수 있다.
인덕터(L)로부터 접지로 전류가 흐름에 따라, 피드백 전압(V_FB)은 하강할 수 있고, 제2 기준 전압(V_REF2)과 교차할 수 있다. 예를 들면, 시각 t08에서 피드백 전압(V_FB)이 하강함에 따라 제2 기준 전압(V_REF2)과 교차할 수 있고(즉, 피드백 전압(V_FB)이 제2 기준 전압(V_REF2)보다 작거나 같을 수 있고), 이에 따라 제2 비교 신호(CMP2)가 활성화될 수 있다. 활셩화된 제2 비교 신호(CMP2)에 응답하여 제2 카운트 신호(CNT2)는 증가할 수 있다. 유사하게 시각 t09, t10, t11, t12 각각에서 제2 비교 신호(CMP2)가 활성화될 수 있고, 제2 카운트 신호(CNT2)가 증가할 수 있다.
시각 t13에서, 피드백 전압(V_FB)가 제2 기준 전압(V_REF2)과 교차함에 다라 제2 비교 신호(CMP2)가 활성화될 수 있고, 활성화된 제2 비교 신호(CMP2)에 응답하여 제2 카운트 신호(CNT2)의 값은 '6'으로 증가할 수 있다. 이에 따라, 제2 카운트 신호(CNT2)의 값이 제2 기준 횟수(C_REF2)(즉, '5')를 초과할 수 있고, 제어 신호 생성기(330)는 제어 신호(CTRL)를 활성화할 수 있다. 활성화된 제어 신호(CTRL)에 기인하여 업 신호(UP)는 활성화될 수 있고, 다운 신호(DN)는 비활성화될 수 있다. 인덕터(L)와 입력 단자(11)가 접속됨으로써 입력 단자(11)로부터 인덕터(L)로 전류가 공급될 수 있고, 이에 따라 출력 전압(V_OUT)은 다시 증가할 수 있다.
도 4a 및 도 4b는 본 개시의 예시적 실시예에 따라 도 2의 제어 신호 생성기(330)의 예시들(330a, 330b)을 나타내는 블록도들이다. 도 2 및 도 3을 참조하여 전술된 바와 같이, 제어 신호 생성기(330a, 330b)는 카운팅 회로(320)로부터 카운트 신호(CNT)를 수신할 수 있고, 카운트 신호(CNT)에 기초하여 제어 신호(CTRL)를 생성할 수 있다.
도 4a를 참조하면, 제어 신호 생성기(330a)는 제1 디지털 비교기(331a), 제2 디지털 비교기(332a) 및 RS 래치(339a)를 포함할 수 있다. 제1 디지털 비교기(331a)는 제1 카운트 신호(CNT1) 및 제1 기준 횟수(C_REF1)를 비교함으로써 RS 리셋 신호(RS_R)를 생성할 수 있다. 즉, 제1 디지털 비교기(331a)는 제1 카운트 신호(CNT1)의 값이 제1 기준 횟수(C_REF1)보다 크거나 같은 경우, 활성화된 RS 리셋 신호(RS_R)를 생성할 수 있고, RS 래치(339a)는 활성화된 RS 리셋 신호(RS_R)에 응답하여 비활성화된 제어 신호(CTRL)를 출력할 수 있다. 비활성화된 제어 신호(CTRL)는 도 1의 스위치 회로(100)에 입력될 수 있고, 스위치 회로(100)는 비활성화된 제어 신호(CTRL)에 응답하여 인덕터(L)로부터 접지로 전류를 흐르게 할 수 있다.
유사하게, 제2 디지털 비교기(332a)는 제2 카운트 신호(CNT2) 및 제2 기준 횟수(C_REF2)를 비교함으로써 RS 셋 신호(RS_S)를 생성할 수 있다. 즉, 제2 디지털 비교기(332a)는 제2 카운트 신호(CNT2)의 값이 제2 기준 횟수(C_REF2)보다 크거나 같은 경우, 활성화된 RS 셋 신호(RS_S)를 생성할 수 있고, RS 래치(339a)는 활성화된 RS 셋 신호(RS_S)에 응답하여 활성화된 제어 신호(CTRL)를 출력할 수 있다. 활성화된 제어 신호(CTRL)는 도 1의 스위치 회로(100)에 입력될 수 있고, 스위치 회로(100)는 활성화된 제어 신호(CTRL)에 응답하여 입력 단자(11)로부터 인덕터로 전류를 흐르게 할 수 있다.
본 개시의 예시적 실시예에 따라, 제1 및 제2 비교기(331a, 332a)는 활성 펄스를 생성할 수 있다. 즉, 제1 및 제2 비교기(331a, 332a)는, 비교 결과에 따라 활성화된 이후 비활성화되는 활성 펄스를 생성할 수 있다. 예를 들면, 제1 비교기(331a)는 제1 카운트 신호(CNT1)가 제1 기준 횟수(C_REF1)보다 크거나 같은 경우, RS 리셋 신호(RS_R)의 활성 펄스를 생성할 수 있고, 제2 비교기(332a)는 제2 카운트 신호(CNT2)가 제2 기준 횟수(C_REF2)보다 크거나 같은 경우, RS 셋 신호(RS_S)의 활성 펄스를 생성할 수 있다.
도 4b를 참조하면, 제어 신호 생성기(330b)는 복수의 AND 게이트들(331b 내지 334b) 및 RS 래치(339b)를 포함할 수 있다. 제1 AND 게이트(331b)는 복수의 비트 신호들을 포함하는 제1 카운트 신호(CNT1)를 수신할 수 있고, 제1 카운트 신호(CNT1)의 비트 신호들이 모두 활성화되는 경우(즉, '1'이 되는 경우), 활성화된 신호를 출력할 수 있다. 예를 들면, 도 2의 제1 카운터(321)가 4-비트 카운터인 경우, 제1 카운트 신호(CNT1)는 4개의 비트 신호들을 포함할 수 있고, 4개의 비트 신호들이 모두 '1'이 되는 경우, 즉 제1 카운터(321)가 제1 비교 신호(CMP1)의 15개의 활성 펄스를 카운트한 경우, 제1 AND 게이트(331b)는 활성화된 신호를 출력할 수 있다. 이와 같이, 제1 카운트 신호(CNT1)가 4개의 비트 신호들을 포함하는 경우, 도 2의 제1 기준 횟수(C_REF1)는 '14'가 될 수 있고, 도 4b의 제어 신호 생성기(330b)는 제1 기준 횟수(C_REF1)를 외부로부터 수신하는 대신 논리 회로에 의해서 내부적으로 결정될 수 있다. 유사하게, 제2 AND 게이트(332b) 역시 제2 카운트 신호(CNT2)의 비트 신호들이 모두 활성화되는 경우(즉, '1'이 되는 경우), 활성화된 신호를 출력할 수 있다.
제3 AND 게이트(333b)는 제1 AND 게이트(331b)의 출력 신호 및 제1 비교 신호(CMP1)를 수신할 수 있고, RS 리셋 신호(RS_R)를 출력할 수 있다. 즉, 제3 AND 게이트(333b)는, 제1 카운트 신호(CNT1)의 비트 신호들이 모두 활성화되는 동안 활성화되는 제1 AND 게이트(331b)의 출력 신호와 제1 비교 신호(CMP1)를 논리 곱 연산함으로써 활성 펄스를 가지는 RS 리셋 신호(RS_R)를 출력할 수 있다. 예를 들면, 전술된 바와 같이 제1 카운트 신호(CNT1)가 4개의 비트 신호들을 포함하는 경우, 제1 비교 신호(CMP1)의 15번째 활성 펄스에 의해서 제1 AND 게이트(331b)의 출력 신호는 활성화 될 수 있고, 이에 따라 제1 AND 게이트(331b)의 출력 신호와 제1 비교 신호(CMP1)의 15번째 활성 펄스가 모두 활성화되는 구간에 대응하는 펄스 폭으로서 RS 리셋 신호(RS_R)의 활성 펄스가 생성될 수 있다. 유사하게, 제4 AND 게이트(334b) 역시 제2 카운트 신호(CNT2)의 비트 신호들이 모두 활성화되는 경우, 활성 펄스를 가지는 RS 셋 신호(RS_S)를 생성할 수 있다.
본 개시의 예시적 실시예에 따라, RS 래치(339a 또는 330b)의 입력 신호들, 즉 RS 리셋 신호(RS_R) 및 RS 셋 신호(RS_S)는 도 2의 카운트 회로(320)를 리셋하는데 사용될 수 있다. 예를 들면, RS 리셋 신호(RS_R)는 제1 카운터(321)의 리셋 단자에 입력될 수 있고, RS 셋 신호(RS_S)는 제2 카운터(322)의 리셋 단자에 입력될 수 있다. 이에 따라, 카운터 신호(CNT1, CNT2)의 값이 기준 횟수를 초과하는 경우, RS 래치(339a 또는 330b)의 입력 신호들에 의해서 카운터 신호(CNT1, CNT2)는 초기화(또는 리셋), 즉 '0'으로 설정될 수 있다.
도 5는 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터(10')의 개략적인 회로도를 나타낸다. 도 1의 스위칭 레귤레이터(10)와 유사하게, 도 5의 스위칭 레귤레이터(10')는 스위치 회로(100'), RC 회로(200'), 컨트롤러(300') 및 복수의 수동 소자들(L, C_OUT)을 포함할 수 있다.
도 5를 참조하면, 컨트롤러(300')는 비교 회로(310'), 카운터 회로(320'), 제어 신호 생성기(330'), 리셋 스위치(340') 및 리셋 신호 생성기(350')를 포함할 수 있다. 도 1의 컨트롤러(300)와 비교할 때 도 5의 컨트롤러(300')는 리셋 스위치(340') 및 리셋 신호 생성기(350')를 더 포함할 수 있고, 도 5의 비교 회로(310'), 카운터 회로(320') 및 제어 신호 생성기(330')는, 도 1의 비교 회로(310'), 카운터 회로(320') 및 제어 신호 생성기(330')와 동일하거나 유사한 기능을 수행할 수 있다.
리셋 스위치(340')는 활성화된 리셋 신호(RST)에 응답하여 감지 캐패시터(C_SEN)의 양단을 접속시킬 수 있고, 비활성화된 리셋 신호(RST)에 응답하여 감지 캐패시터(C_SEN)의 양단 사이 접속을 해제할 수 있다. 이에 따라, 활성화된 리셋 신호(RST)에 응답하여 리셋 스위치(340')가 감지 캐패시터(C_SEN)의 양단을 접속시키면, 피드백 전압(V_FB)은 출력 전압(V_OUT)으로 리셋될 수 있다.
출력 단자(12')에 연결된 부하의 조건에 따라 감지 캐패시터(C_SEN)에 축적된 전하(charge)는 상이할 수 있고, 이러한 상이한 전하는 출력 전압(V_OUT)의 오프셋을 유발할 수 있다. 그러나, 리셋 스위치(340')에 의해서 감지 캐패시터(C_SEN)의 양단이 접속됨으로써 부하 조건에 따른 출력 전압(V_OUT)의 오프셋은 제거될 수 있다. 또한, 도 7을 참조하여 후술되는 바와 같이, 리셋 신호(RST)가 비교 회로(310')가 생성하는 비교 신호(CMP)에 기초하여 생성되고 리셋 스위치(340')의 동작에 의한 피드백 전압(V_FB)의 변동이 비교 회로(310')에 제공되는, 루프(loop)가 형성됨으로써 비교 회로(310')의 비교 신호(CMP)는, 비교 결과에 따라 활성화된 후 비활성화되는 펄스를 가질 수 있다.
리셋 신호 생성기(350')는 비교 회로(310')로부터 비교 신호(CMP)를 수신할 수 있고, 비교 신호(CMP)에 기초하여 리셋 신호(RST)를 생성할 수 있다. 예를 들면, 리셋 신호 생성기(350')는 활성화된 비교 신호(CMP)에 응답하여 활성화된 리셋 신호(RST)를 생성할 수 있고, 비활성화된 비교 신호(CMP)에 응답하여 비활성화된 리셋 신호(RST)를 생성할 수 있다. 리셋 신호 생성기(350')에 대한 자세한 내용은 도 6 및 도 7을 참조하여 후술될 것이다.
도 6은 본 개시의 예시적 실시예에 따라 도 5의 비교 회로(310') 및 리셋 신호 생성기(350')의 예시적인 블록도를 나타내고, 도 7은 본 개시의 예시적 실시예에 따라 도 6의 신호들의 파형도를 나타낸다. 도 5를 참조하여 전술된 바와 같이, 리셋 신호 생성기(350')는 비교 회로(310')의 비교 신호(CMP)에 기초하여 리셋 신호(RST)를 생성할 수 있다. 도 7에서, 활성화된 신호는 비활성화된 신호보다 높은 레벨을 가지는 것으로 되시된다.
도 6을 참조하면, 도 2의 비교 회로(310)와 유사하게, 비교 회로(310')는 제1 및 제2 비교기(311', 312')를 포함할 수 있고, 피드백 전압(V_FB), 제1 및 제2 기준 전압(V_REF1, V_REF2)으로부터 제1 및 제2 비교 신호(CMP1, CMP2)를 생성할 수 있다. 제1 기준 전압(V_REF1)은 제2 기준 전압(V_REF2)보다 높을 수 있고, 피드백 전압(V_FB)이 제1 기준 전압(V_REF1) 및 제2 기준 전압(V_REF2) 사이를 벗어날 때 제1 비교 신호(CMP1) 또는 제2 비교 신호(CMP2)가 활성화될 수 있다.
도 6에 도시된 바와 같이, 리셋 신호 생성기(350')는 OR 게이트(351')를 포함할 수 있고, OR 게이트(351')는 제1 및 제2 비교 신호(CMP1, CMP2)로부터 리셋 신호(RST)를 출력할 수 있다. 즉, 리셋 신호(RST)는 제1 비교 신호(CMP1) 또는 제2 비교 신호(CMP2)가 활성화되는 경우 활성화될 수 있다. 이에 따라, 피드백 전압(V_FB)이 제1 및 제2 기준 전압(V_REF1, V_REF2) 사이를 벗어나는 경우, 피드백 전압(V_FB)은 활성화된 리셋 신호(RST)에 의해서 출력 전압(V_OUT)으로 리셋될 수 있다.
도 7을 참조하면, 시각 t21에서 피드백 전압(V_FB)이 상승함에 따라 제1 기준 전압(V_REF1)과 교차할 수 있고, 이에 따라 제1 비교 신호(CMP1)가 활성화될 수 있다. 도 7에서 화살표들로 표시된 바와 같이, 활성화된 제1 비교 신호(CMP1)에 의해서 리셋 신호(RST)가 활성화될 수 있고, 활성화된 리셋 신호(RST)에 기인하여 피드백 전압(V_FB)이 출력 전압(V_OUT)으로 리셋됨으로써 제1 비교 신호(CMP1)가 비활성화될 수 있고, 비활성화된 제1 비교 신호(CMP1)에 의해서 리셋 신호(RST)가 비활성화될 수 있다. 유사하게, 시각 t22, t23, t24, t25, t26, t27 각각에서 제1 비교 신호(CMP1) 및 리셋 신호(RST)는 활성 펄스를 가질 수 있다.
시각 t28에서, 피드백 전압(V_FB)이 하강함에 따라 제2 기준 전압(V_REF2)과 교차할 수 있고, 이에 따라 제2 비교 신호(CMP2)가 활성화될 수 있다. 도 7에서 화살표들로 표시된 바와 같이, 활성화된 제2 비교 신호(CMP2)에 의해서 리셋 신호(RST)가 활성화될 수 있고, 활성화된 리셋 신호(RST)에 기인하여 피드백 전압(V_FB)이 출력 전압(V_OUT)으로 리셋됨으로써 제2 비교 신호(CMP2)가 비활성화될 수 있고, 비활성화된 제2 비교 신호(CMP2)에 의해서 리셋 신호(RST)가 비활성화될 수 있다. 유사하게, 시각 t29, t30, t31, t32, t33 각각에서 제2 비교 신호(CMP2) 및 리셋 신호(RST)는 활성 펄스를 가질 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터(10")의 개략적인 회로도를 나타낸다. 도 1의 스위칭 레귤레이터(10")와 유사하게, 도 8의 스위칭 레귤레이터(10")는 스위치 회로(100"), RC 회로(200"), 컨트롤러(300") 및 복수의 수동 소자들(L, C_OUT)을 포함할 수 있다.
도 8을 참조하면, 컨트롤러(300")는 비교 회로(310"), 카운터 회로(320") 및 제어 신호 생성기(330")를 포함할 수 있다. 도 1의 비교 회로(310)와 비교할 때, 도 8의 비교 회로(310")는 출력 전압(V_OUT)을 추가적으로 입력받을 수 있다. 또한, 도 1의 제어 신호 생성기(330)와 비교할 때, 도 8의 제어 신호 생성기(330")는 비교 회로(310")가 생성하는 비교 신호(CMP)를 추가적으로 수신할 수 있다.
비교 회로(310")는, 출력 전압(V_OUT)을 적어도 하나의 기준 전압과 비교함으로써 적어도 하나의 비교 신호(CMP)를 생성할 수 있다. 비교 회로(310")이 피드백 전압(V_FB)과 비교하는 기준 전압 및 출력 전압(V_OUT)과 비교하는 기준 전압은 동일할 수도 있고, 상이할 수도 있다. 비교 회로(310")에 대한 자세한 내용은 도 9를 참조하여 후술될 것이다.
제어 신호 생성기(330")는, 카운터 회로(320")가 출력하는 카운트 신호(CNT)뿐만 아니라 비교 회로(310")가 출력하는 비교 신호(CMP)에 기초하여 제어 신호(CTRL)를 생성할 수 있다. 즉, 인덕터(L)를 통과하는 전류를 감지한 신호인 피드백 전압(V_FB)의 변동뿐만 아니라 출력 단자(12")에 연결된 부하에 의한 출력 전압(V_OUT)의 변동에 기초하여, 인덕터(L)로 공급되는 전류를 제어하는 제어 신호(CTRL)가 생성될 수 있다. 제어 신호 생성기(330")에 대한 자세한 내용은 도 10a 및 도 10b를 참조하여 후술될 것이다.
도 9는 본 개시의 예시적 실시예에 따라 도 8의 컨트롤러(300")의 예시적인 블록도를 나타낸다. 도 9에 도시된 바와 같이, 컨트롤러(300")는, 비교 회로(310"), 카운트 회로(320") 및 제어 신호 생성기(330")를 포함할 수 있고, 제1 내지 제4 기준 전압(V_REF1 내지 V_REF4), 피드백 전압(V_FB) 및 출력 전압(V_OUT)을 입력 받을 수 있고, 제어 신호(CTRL)를 출력할 수 있다.
도 9를 참조하면, 비교 회로(310")는 제1 내지 제4 비교기(311" 내지 314")를 포함할 수 있다. 도 2의 제1 및 제2 비교기(311, 312)와 유사하게, 도 9의 제1 및 제2 비교기(311", 312")는, 피드백 전압(V_FB)을 제1 및 제2 기준 전압(V_REF1, V_REF2)과 각각 비교함으로써 제1 및 제2 비교 신호(CMP1, CMP2)를 각각 생성할 수 있다. 제3 비교기(313")는 출력 전압(V_OUT) 및 제3 기준 전압(V_REF3)을 비교함으로써 제3 비교 신호(CMP3)를 생성할 수 있고, 제4 비교기(314")는 출력 전압(V_OUT) 및 제4 기준 전압(V_REF4)을 비교함으로써 제4 비교 신호(CMP4)를 생성할 수 있다.
도 11을 참조하여 후술되는 바와 같이, 제3 및 제4 기준 전압(V_REF3, V_REF4)은 출력 전압(V_OUT)이 변동할 수 있는 상한 및 하한에 대응될 수 있다. 예를 들면, 제3 기준 전압(V_REF3)은 제4 기준 전압(V_REF4)보다 높을 수 있고, 출력 전압(V_OUT)이 제3 기준 전압(V_REF3)보다 높은 경우, 즉 활성화된 제3 비교 신호(CMP3)가 출력되는 경우, 입력 단자(11")로부터 인덕터(L)로 공급되는 전류는 차단될 수 있다. 또한, 출력 전압(V_OUT)이 제4 기준 전압(V_REF4)보다 낮은 경우, 즉 활성화된 제4 비교 신호(CMP4)가 출력되는 경우, 입력 단자(11")로부터 인덕터(L)로 전류가 공급될 수 있다. 이러한 출력 전압(V_OUT)에 따른 인덕터(L)의 전류를 제어하기 위하여, 제어 신호 생성기(330")는 제3 및 제4 비교 신호(CMP3, CMP4)에 기초하여 제어 신호(CTRL)를 생성할 수 있다.
제어 신호 생성기(330")는 제1 및 제2 카운트 신호(CNT1, CNT2)뿐만 아니라 제3 및 제4 비교 신호(CMP3, CMP4)에 기초하여 제어 신호(CTRL)를 생성함으로써, 출력 전압(V_OUT)의 변동을 보상할 수 있다. 예를 들면, 제어 신호 생성기(330")는 제3 비교 신호(CMP3)가 활성화되는 경우, 즉 출력 전압(V_OUT)이 제3 기준 전압(V_REF3)보다 높은 경우, 제어 신호(CTRL)를 비활성화시킬 수 있다. 또한, 제어 신호 생성기(330")는 제4 비교 신호(CMP4)가 활성화되는 경우, 즉 출력 전압(V_OUT)이 제4 기준 전압(V_REF4)보다 낮은 경우, 제어 신호(CTRL)를 활성화시킬 수 있다. 이에 따라, 출력 단자(12")에 연결된 부하 조건에 따라 출력 전압(V_OUT)에 발생한 급격한 변동이 보상될 수 있다. 출력 전압(V_OUT)의 변동에 의한 컨트롤러(300")의 동작은 도 11의 파형도를 참조하여 후술될 것이다.
도 10a 및 도 10b는 본 개시의 예시적 실시예에 따라 도 9의 제어 신호 생성기(330")의 예시들(330a", 330b")을 나타내는 블록도들이다. 도 8 및 도 9를 참조하여 전술된 바와 같이, 제어 신호 생성기(330a", 330b")는 카운트 회로(320")가 출력하는 카운트 신호(CNT)뿐만 아니라 비교 신호(310")가 출력하는 비교 신호(CMP)에 기초하여 제어 신호(CTRL)를 생성할 수 있다.
도 10a를 참조하면, 제어 신호 생성기(330a")는 제1 및 제2 디지털 비교기(331a", 332a"), OR 게이트들(333a", 334a") 및 RS 래치(339a")를 포함할 수 있다. 제1 디지털 비교기(331a")는 제1 카운트 신호(CNT1)의 값이 제1 기준 횟수(C_REF1)보다 크거나 같은 경우, 활성화된 신호를 출력할 수 있고, 제1 OR 게이트(333a")는 활성화된 RS 리셋 신호(RS_R)를 생성할 수 있다. 또한, 제1 OR 게이트(333a")는 활성화된 제3 비교 신호(CMP3)에 응답하여 활성화된 리셋 신호(RS_R)를 생성할 수 있다. 이에 따라 RS 래치(339a")는 활성화된 RS 리셋 신호(RS_R)에 응답하여 비활성화된 제어 신호(CTRL)를 출력할 수 있다.
유사하게, 제2 디지털 비교기(332a")는 제2 카운트 신호(CNT2)의 값이 제2 기준 횟수(C_REF2)보다 크거나 같은 경우, 활성화된 신호를 출력할 수 있고, 제2 OR 게이트(334a")는 활성화된 RS 셋 신호(RS_S)를 생성할 수 있다. 또한, 제2 OR 게이트(334a")는 활성화된 제4 비교 신호(CMP4)에 응답하여 활성화된 RS 셋 신호(RS_S)를 생성할 수 있다. 이에 따라 RS 래치(339a")는 활성화된 RS 셋 신호(RS_S)에 응답하여 활성화된 제어 신호(CTRL)를 출력할 수 있다.
도 10b를 참조하면, 제어 신호 생성기(330b")는 복수의 AND 게이트들(331b" 내지 334b"), OR 게이트들(335b", 336b") 및 RS 래치(339b")를 포함할 수 있다. 제1 AND 게이트(331b")는 복수의 비트 신호들을 포함하는 제1 카운트 신호(CNT1)를 수신할 수 있고, 제1 카운트 신호(CNT1)의 비트 신호들이 모두 활성화되는 경우, 활성화된 신호를 출력할 수 있다. 제3 AND 게이트(333b")는 제1 AND 게이트(331b")의 출력 신호 및 제1 비교 신호(CMP1)가 모두 활성화되는 경우 활성화된 신호를 출력할 수 있고, 제1 OR 게이트(335b")는 활성화된 RS 리셋 신호(RS_R)를 출력할 수 있다. 또한, 제1 OR 게이트(335b")는 활성화된 제3 비교 신호(CMP3)에 응답하여 활성화된 리셋 신호(RS_R)를 생성할 수 있다. 이에 따라 RS 래치(339b")는 활성화된 RS 리셋 신호(RS_R)에 응답하여 비활성화된 제어 신호(CTRL)를 출력할 수 있다.
유사하게, 제2 AND 게이트(332b")는 복수의 비트 신호들을 포함하는 제2 카운트 신호(CNT2)를 수신할 수 있고, 제2 카운트 신호(CNT2)의 비트 신호들이 모두 활성화되는 경우, 활성화된 신호를 출력할 수 있다. 제4 AND 게이트(334b")는 제2 AND 게이트(332b")의 출력 신호 및 제2 비교 신호(CMP2)가 모두 활성화되는 경우 활성화된 신호를 출력할 수 있고, 제2 OR 게이트(336b")는 활성화된 RS 셋 신호(RS_S)를 출력할 수 있다. 또한, 제2 OR 게이트(336b")는 활성화된 제4 비교 신호(CMP4)에 응답하여 활성화된 셋 신호(RS_S)를 생성할 수 있다. 이에 따라 RS 래치(339b")는 활성화된 RS 셋 신호(RS_S)에 응답하여 활성화된 제어 신호(CTRL)를 출력할 수 있다.
도 4a 및 도 4b를 참조하여 전술된 바와 같이, 본 개시의 예시적 실시예에 따라 RS 래치(339a")의 입력 신호들, 즉 RS 리셋 신호(RS_R) 및 RS 셋 신호(RS_S)는 도 9의 카운트 회로(320")를 리셋하는데 사용될 수 있다. 예를 들면, RS 리셋 신호(RS_R)는 제1 카운터(321")의 리셋 단자에 입력될 수 있고, RS 셋 신호(RS_S)는 제2 카운터(322")의 리셋 단자에 입력될 수 있다. 이에 따라, 카운터 신호의 값이 기준 횟수를 초과하는 경우, 카운터 신호는 초기화, 즉 '0'으로 설정될 수 있다.
도 11은 본 개시의 예시적 실시예에 따라 도 8 및 도 9의 신호들의 파형도를 나타낸다. 도 8 및 도 9를 참조하여 전술된 바와 같이, 제어 신호(CTRL)는 피드백 전압(V_FB)뿐만 아니라 출력 전압(V_OUT)에 기초하여 생성될 수 있다. 도 11에서, 활성화된 신호는 비활성화된 신호보다 높은 레벨을 가지는 것으로 도시되고, 제1 및 제2 카운트 신호(CNT1, CNT2)는 활성 펄스가 카운트될 수록 높은 레벨이 상승하는 것으로 도시된다. 또한, 도 11의 예시에서, 제1 및 제2 기준 횟수(C_REF1, C_REF2)는 모두 '6'인 것으로 가정되고, 이하에서 도 11은 도 8 및 도 9를 참조하여 설명될 것이다.
도 11을 참조하면, 시각 t41 내지 시각 t42에서 활성화된 제어 신호(CTRL)에 기인하여 입력 단자(11")로부터 인덕터(L)에 전류가 공급될 수 있고, 이에 따라 출력 전압(V_OUT)은 지속적으로 상승할 수 있다. 인덕터(L)에 공급되는 전류에 기인하여 피드백 전압(V_FB)은 상승할 수 있고, 제 1기준 전압(V_REF1)과 교차할 수 있다. 예를 들면, 시각 t41에서 피드백 전압(V_FB)이 상승함에 따라 제1 기준 전압(V_REF1)과 교차할 수 있고, 이에 따라 제1 비교 신호(CMP1)가 활성화될 수 있다. 활성화된 제1 비교 신호(CMP1)에 응답하여 제1 카운트 신호(CNT1)의 값이 증가할 수 있다. 유사하게 시각 t42까지 제1 카운트 신호(CNT1)의 값이 증가할 수 있고, 시각 t42에서 제1 카운트 신호(CNT1)의 값이 제1 기준 횟수(C_REF1)(즉, '6')를 초과함에 따라 제어 신호(CTRL)는 비활성화될 수 있다. 비활성화된 제어 신호(CTRL)에 기인하여, 출력 전압(V_OUT)은 하강할 수 있다.
시각 t43에서, 출력 단자(12")에 연결된 부하 조건에 따라 급격한 출력 전압(V_OUT)의 하강이 발생할 수 있다. 예를 들면, 스위칭 레귤레이터(10")의 출력 단자(12")에 연결된 부하에 포함된 일부 부품이 턴-온 되거나 높은 전력이 요구되는 기능이 시작됨에 기인하여 부하는 높은 전류를 소비할 수 있고, 이에 따라 출력 단자(12")의 출력 전압(V_OUT)이 급격하게 하강할 수 있다. 이러한 출력 전압(V_OUT)의 급격한 변동은 부하의 오동작, 고장 등을 유발할 수 있으므로, 스위칭 레귤레이터(10")가 출력 전압(V_OUT)의 변동을 보상함으로써 출력 전압(V_OUT)을 안정적으로 공급하는 것이 요구된다.
부하 조건에 기인하여 출력 전압(V_OUT)은 시각 t43에서 하강하기 시작하여, 시각 t44에서 제2 기준 전압(V_REF2)와 교차할 수 있고, 피드백 전압(V_FB)은 제2 기준 전압(V_REF2)보다 낮아질 수 있다. 이에 따라, 제2 비교 신호(CMP2)는 도 11에 도시된 바와 같이 시각 t44부터 활성화된 채로 유지될 수 있다. 제2 카운트 신호(CNT2)의 값이 제2 기준 횟수(C_REF2)를 초과하지 아니하므로, 제2 카운트 횟수(CNT2)에 의한 제어 신호(CTRL)의 활성화는 발생하지 아니할 수 있다.
시각 t45에서 출력 전압(V_OUT)이 제4 기준 전압(V_REF4)와 교차할 수 있다. 이에 따라, 제4 비교 신호(CMP4)가 활성화될 수 있고, 활성화된 제4 비교 신호(CMP4)에 응답하여 제어 신호(CTRL)이 활성화될 수 있다. 활성화된 제어 신호(CTRL)에 기인하여, 입력 단자(11")로부터 인덕터(L)로 전류가 공급될 수 있고, 출력 전압(V_OUT)은 도 11에 도시된 바와 같이 다시 상승할 수 있다. 이에 따라, 출력 전압(V_OUT)의 변동은 보상될 수 있고, 출력 전압(V_OUT)은 제3 및 제4 기준 전압(V_REF3, V_REF4) 이내로 조정될 수 있다.
비록, 도 11의 예시에서 제1 내지 제4 기준 전압(V_REF1 내지 V_REF4)가 모두 상이하나, 본 개시의 예시적 실시예에 따라 제1 내지 제4 기준 전압(V_REF1 내지 V_REF4) 중 적어도 2이상은 동일할 수 있다. 예를 들면, 제1 기준 전압(V_REF1) 및 제3 기준 전압(V_REF3)은 동일할 수 있고, 제2 기준 전압(V_REF2) 및 제4 기준 전압(V_REF4)은 동일할 수 있다.
도 12는 본 개시의 예시적 실시예에 따라 스위칭 레귤레이터의 제어 방법을 나타내는 순서도이다. 도 12에 도시된 바와 같이 스위칭 레귤레이터의 제어 방법은 복수의 단계들(S20, S40, S60, S80)을 포함할 수 있다. 본 개시의 예시적 실시예에 따라 도 12의 스위칭 레귤레이터의 제어 방법은 도 1의 컨트롤러(300)에 의해서 수행될 수 있고, 이하에서 도 12는 도 1을 참조하여 설명될 것이다.
단계 S20에서, 인덕터 전류에 따른 피드백 전압을 기준 전압과 비교하는 동작이 수행될 수 있다. 예를 들면, 도 1에서 피드백 전압(V_FB)은 인덕터(L)를 통과하는 전류(즉, 인덕터 전류)를 감지하기 위하여 인덕터(L)과 병렬 연결된 RC 회로(200)로부터 제공될 수 있다. 구체적으로 피드백 전압(V_FB)은, RC 회로(200)에 포함된 감지 저항(R_SEN) 및 감지 캐패시터(C_SEN)가 연결된 피드백 노드의 전압일 수 있고, 피드백 전압(V_FB)의 크기에 따라 인덕터(L)를 통과하는 전류가 감지될 수 있다. 피드백 전압(V_FB)은 컨트롤러(300)의 비교 회로(310)에서 적어도 하나의 기준 전압과 비교될 수 있고, 비교 회로(310)는 비교 결과에 따라 비교 신호(CMP)를 생성할 수 있다.
단계 S40에서, 피드백 전압이 기준 전압과 교차하는 횟수를 카운트하는 동작이 수행될 수 있다. 예를 들면, 도 1에서 컨트롤러(300)의 카운트 회로(320)는 비교 신호(310)로부터 제공된 비교 신호(CMP)에 기초하여 피드백 전압(V_FB)이 적어도 하나의 기준 전압과 교차하는 횟수를 카운트할 수 있다. 예를 들면, 카운트 회로(320)는 피드백 전압(V_FB)이 상승함에 따라 제1 기준 전압과 교차하는 횟수 및/또는 피드백 전압(V_FB)이 하강함에 따라 제2 기준 전압과 교차하는 횟수를 카운트 할 수 있다.
단계 S60에서, 교차 횟수와 기준 횟수를 비교하는 동작이 수행될 수 있다. 예를 들면, 도 1에서 제어 신호 생성기(330)는 카운트 회로(320)로부터 제공된 카운트 신호(CNT)에 기초하여, 피드백 전압(V_FB)가 기준 전압과 교차한 횟수와 기준 횟수를 비교할 수 있다. 기준 횟수는 스위칭 레귤레이터(10)의 외부로부터 수신된 신호에 의해서 설정될 수도 있고, 제어 신호 생성기(330)의 내부에서 미리 결정된 값으로 설정될 수도 있다.
교차 횟수가 기준 횟수를 초과하지 아니하는 경우, 단계 S20에서 피드백 전압을 기준 전압과 비교하는 동작이 수행된다. 다른 한편으로, 교차 횟수가 기준 횟수를 초과하는 경우, 단계 S80에서 인덕터 전류를 제어하는 동작이 수행된다. 예를 들면, 도 1에서 제어 신호 생성기(330)는 피드백 전압(V_FB)이 상승함에 따라 기준 전압과 교차한 횟수가 기준 횟수를 초과한 경우 제어 신호(CTRL)를 활성화시킬 수 있고, 스위치 회로(100)는 활성화된 제어 신호(CTRL)에 응답하여 입력 단자(11)로부터 인덕터(L)로 전류를 공급할 수 있다. 또한, 제어 신호 생성기(330)는 피드백 전압(V_FB)이 하강함에 따라 기준 전압과 교차한 횟수가 기준 횟수를 초과한 경우 제어 신호(CTRL)를 비활성화시킬 수 있고, 스위치 회로(100)는 비활성화된 제어 신호(CTRL)에 응답하여 인덕터(L)로부터 접지로 전류를 흐르게 할 수 있다.
전술된 바와 같이, 스위칭 레귤레이터의 제어 방법은 피드백 전압이 기준 전압과 교차하는 횟수에 기초하여 인덕터 전류를 제어할 수 있고, 이에 따라 스위칭 레귤레이터에 포함된 소자(예컨대, 도 1의 감지 캐패시터(C_SEN))의 특성값(예컨대, 캐패시턴스) 및 물리적 크기는 감소할 수 있다.
도 13은 본 개시의 예시적 실시예에 따라 도 12의 단계 S40의 예시(S40')를 나타내는 순서도이다. 도 12를 참조하여 전술된 바와 같이, 단계 S40에서 피드백 전압이 기준 전압과 교차하는 횟수를 카운트하는 동작이 수행될 수 있다. 본 개시의 예시적 실시예에 따라, 도 13의 단계 S40'는 도 5의 컨트롤러(300')에 의해서 수행될 수 있고, 이하에서 도 13은 도 5를 참조하여 설명될 것이다.
도 13을 참조하면, 단계 S42에서 피드백 전압 및 기준 전압이 교차하는지를 판단하는 동작이 수행될 수 있다. 예를 들면, 도 5의 비교 회로(310')는 피드백 전압(V_FB) 및 기준 전압을 비교함으로써 비교 신호(CMP)를 출력할 수 있고, 비교 신호(CMP)에 기초하여 피드백 전압(V_FB)이 기준 전압과 교차되는지 여부가 판단될 수 있다.
피드백 전압 및 기준 전압이 교차되지 아니한 경우, 단계 S42에서 피드백 전압 및 기준 전압의 교차 여부는 다시 판단될 수 있다. 다른 한편으로, 피드백 전압 및 기준 전압이 교차한 경우, 단계 S44에서 피드백 전압을 리셋하는 동작이 수행될 수 있다. 예를 들면, 도 5의 리셋 신호 생성기(350')는 비교 회로(310')가 제공하는 비교 신호(CMP)에 기초하여 활성화된 리셋 신호(RST)를 생성할 수 있고, 리셋 스위치(340')는 활성화된 리셋 신호(RST)에 응답하여 피드백 전압(V_FB)을 출력 전압(V_OUT)으로 리셋시킬 수 있다. 이에 따라, 출력 단자(12')에 연결된 부하의 조건에 따라 감지 캐패시터(C_SEN)에 상이하게 축적된 전하에 기인하여 유발되는 출력 전압(V_OUT)의 오프셋이 제거될 수 있다. 또한, 피드백 전압(V_FB)이 출력 전압(V_OUT)으로 리셋됨으로써 비교 회로(310')의 비교 신호(CMP)는, 비교 결과에 따라 활성화된 후 비활성화되는 펄스를 가질 수 있다.
단계 S46에서, 교차 횟수를 증가시키는 동작이 수행될 수 있다. 예를 들면, 도 5의 카운터 회로(320')는 비교 회로(310')가 제공하는 비교 신호에 기초하여 교차 횟수를 증가시킬 수 있고, 증가된 교차 횟수에 대응하는 카운트 신호(CNT)를 출력할 수 있다.
도 14는 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터를 포함하는 시스템(20)의 블록도를 나타낸다. 도 14에 도시된 바와 같이, 시스템(20)은 파워 서플라이(21), 프로세서(22), 메모리 서브시스템(23), 스토리지(24), 입출력 장치들(25) 및 디스플레이 장치(26)를 포함할 수 있다.
프로세서(22)는 특정한 계산들 또는 태스크(task)를 수행할 수 있다. 예를 들면, 프로세서(22)는 파워 서플라이(21)에 포함된 스위칭 레귤레이터를 제어함으로써 피드백 전압이 기준 전압과 교차하는 횟수와 비교될, 기준 횟수를 설정할 수 있다. 프로세서(22)는, 비제한적인 예시로서 마이크로프로세서, 어플리케이션 프로세서 등일 수 있고, 버스를 통해서 시스템(20)의 다른 구성요소들과 통신할 수 있다. 메모리 서브시스템(23) 및 스토리지(24)는 시스템(20)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들면, 메모리 서브시스템(23)은 DRAM, SRAM, 모바일 DRAM과 같은 휘발성 메모리 장치를 포함할 수도 있고, 플래시 메모리, EEPROM, PRAM, RRAM, MRAM, FRAM 등과 같이 비휘발성 메모리 장치를 포함할 수도 있다. 스토리지(24) 역시 비휘발성 메모리 장치를 포함할 수도 있고, SSD(Solid State Drive), HDD(Hard Disk Drive), CD-ROM 등과 같은 저장 매체를 포함할 수도 있다. 입출력 장치들(25)은 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단을 포함할 수도 있고, 스피커, 프린터 등과 같은 출력 수단을 포함할 수도 있다. 디스플레이 장치(1600)는 LCD(Liquid Crystal Display) 장치, 유기 발광 표시(Organic Light Emitting Display; OLED) 장치 등을 포함할 수 있다.
파워 서플라이(21)는 외부 전압(V_EXT)에 기초하여 전원 전압들(V1 내지 V5)을 생성할 수 있고, 시스템(20)의 다른 구성요소들, 즉 프로세서(22), 메모리 서브시스템(23), 스토리지(24), 입출력 장치들(25) 및 디스플레이 장치(26)에 공급할 수 있다. 예를 들면, 시스템(20)은 배터리를 포함할 수 있고, 파워 서플라이(21)에 공급되는 전압은 배터리가 제공하는 배터리 전압일 수 있다. 또는 다른 예시로서, 시스템(20)은 전력 라인을 통해서 외부로부터 전력을 공급받을 수 있고, 외부 전압(V_EXT)은 전력 라인을 통해서 공급된 전력으로부터 생성된 전압일 수 있다. 즉, 외부 전압(V_EXT)은 전력 라인의 전압일 수도 있고, 전력 라인으로부터 공급되는 교류 전압을 정류함으로써 생성된 직류 전압일 수도 있다.
파워 서플라이(21)는 전원 전압들(V1 내지 V5) 중 적어도 하나를 생성하는 본 개시의 예시적 실시예에 따른 스위칭 레귤레이터를 포함할 수 있다. 즉, 파워 서플라이(21)에 포함된 스위칭 레귤레이터는, 인덕터를 통과하는 전류를 감지하기 위한 피드백 전압이 기준 전압과 교차하는 횟수를 카운트할 수 있고, 피드백 전압이 기준 전압과 교차하는 횟수가 기준 횟수를 초과하는 경우 인덕터를 통과하는 전류를 제어할 수 있다. 이에 따라, 스위칭 레귤레이터에 포함된 소자의 물리적 크기는 감소할 수 있고, 결과적으로 파워 서플라이(21)의 크기를 감소시킬 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 스위칭 레귤레이터에서의 컨트롤러로서,
    상기 스위칭 레귤레이터는, 상기 스위칭 레귤레이터의 출력 단자에 연결된 인덕터, 활성화된 제어 신호에 응답하여 상기 스위칭 레귤레이터의 입력 단자로부터 상기 인덕터로 전류를 공급하는 스위치 회로, 및 피드백 노드에서 서로 직렬 연결된 감지 저항 및 감지 캐패시터를 포함하고 상기 인덕터와 병렬 연결되는 RC 회로를 포함하고,
    상기 컨트롤러는,
    상기 피드백 노드의 전압을 제1 기준 전압과 비교하여 제1 비교 신호를 생성하는 제1 비교기;
    상기 제1 비교 신호의 활성 펄스를 카운트하는 제1 카운터; 및
    상기 제1 카운터의 출력 신호의 값이 제1 기준 횟수를 초과하는 경우, 상기 제어 신호를 활성화시키거나 비활성화시키는 제어 신호 생성기를 포함하는 컨트롤러.
  2. 청구항 1에 있어서,
    상기 제1 기준 횟수는 상기 감지 캐패시터의 캐패시턴스와 반비례하도록 설정되는 것을 특징으로 하는 컨트롤러.
  3. 청구항 1에 있어서,
    상기 컨트롤러는,
    상기 피드백 노드의 전압을 상기 제1 기준 전압보다 낮은 제2 기준 전압과 비교하여 제2 비교 신호를 생성하는 제2 비교기; 및
    상기 제2 비교 신호의 활성 펄스를 카운트하는 제2 카운터를 더 포함하고,
    상기 제어 신호 생성기는, 상기 제1 카운터의 출력 신호의 값이 상기 제1 기준 횟수를 초과하는 경우 상기 제어 신호를 비활성화시키고, 상기 제2 카운터의 출력 신호의 값이 상기 제2 기준 횟수를 초과하는 경우 상기 제어 신호를 활성화시키는 것을 특징으로 하는 컨트롤러.
  4. 청구항 1에 있어서,
    활성화된 리셋 신호에 응답하여 상기 감지 캐패시터의 양단을 접속시키는 리셋 스위치; 및
    활성화된 상기 제1 비교 신호에 응답하여 상기 리셋 신호를 활성화시키는 리셋 신호 생성기를 더 포함하는 컨트롤러.
  5. 청구항 3에 있어서,
    상기 컨트롤러는, 상기 출력 단자의 전압을 제3 기준 전압과 비교하여 제3 비교 신호를 생성하는 제3 비교기를 더 포함하고,
    상기 제어 신호 생성기는, 활성화된 상기 제3 비교 신호에 응답하여 상기 제어 신호를 활성화시키거나 비활성화시키는 것을 특징으로 하는 컨트롤러.
  6. 청구항 5에 있어서,
    상기 컨트롤러는, 상기 출력 단자의 전압을 상기 제3 기준 전압보다 낮은 제4 기준 전압과 비교하여 제4 비교 신호를 생성하는 제4 비교기를 더 포함하고,
    상기 제어 신호 생성기는, 활성화된 상기 제3 비교 신호에 응답하여 상기 제어 신호를 비활성화시키고, 활성화된 상기 제4 비교 신호에 응답하여 상기 제어 신호를 활성화시키는 것을 특징으로 하는 컨트롤러.
  7. 출력 단자에 연결된 인덕터;
    피드백 노드에서 서로 직렬 연결된 감지 저항 및 감지 캐패시터를 포함하고, 상기 인덕터와 병렬 연결된 RC 회로;
    활성화된 제어 신호에 응답하여 입력 단자로부터 상기 인덕터로 전류를 공급하는 스위치 회로; 및
    상기 피드백 노드의 전압이 적어도 하나의 기준 전압과 교차하는 횟수에 기초하여, 상기 제어 신호를 생성하는 컨트롤러를 포함하는 스위칭 레귤레이터.
  8. 청구항 7에 있어서,
    상기 컨트롤러는, 상기 피드백 노드의 전압이 상기 적어도 하나의 기준 전압과 교차하는 횟수가 기준 횟수를 초과하는 경우, 상기 제어 신호를 활성화시키거나 비활성화시키는 것을 특징으로 하는 스위칭 레귤레이터.
  9. 청구항 8에 있어서,
    상기 기준 횟수는 상기 감지 캐패시터의 캐패시턴스와 반비례하도록 설정되는 것을 특징으로 하는 스위칭 레귤레이터.
  10. 청구항 8에 있어서,
    상기 컨트롤러는,
    상기 피드백 노드의 전압을 제1 기준 전압 및 상기 제1 기준 전압보다 낮은 제2 기준 전압과 각각 비교함으로써 제1 및 제2 비교 신호를 생성하는 비교 회로;
    상기 제1 및 제2 비교 신호 각각의 활성 펄스를 카운트 하는 카운터 회로;
    상기 카운터 회로의 출력 신호 및 상기 기준 횟수에 기초하여, 상기 제어 신호를 생성하는 제어 신호 생성기를 포함하는 것을 특징으로 하는 스위칭 레귤레이터.
KR1020160145828A 2016-11-03 2016-11-03 스위칭 레귤레이터 및 그것의 컨트롤러 KR20180049644A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160145828A KR20180049644A (ko) 2016-11-03 2016-11-03 스위칭 레귤레이터 및 그것의 컨트롤러
US15/492,082 US20180123450A1 (en) 2016-11-03 2017-04-20 Switching regulator and controller thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160145828A KR20180049644A (ko) 2016-11-03 2016-11-03 스위칭 레귤레이터 및 그것의 컨트롤러

Publications (1)

Publication Number Publication Date
KR20180049644A true KR20180049644A (ko) 2018-05-11

Family

ID=62021837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160145828A KR20180049644A (ko) 2016-11-03 2016-11-03 스위칭 레귤레이터 및 그것의 컨트롤러

Country Status (2)

Country Link
US (1) US20180123450A1 (ko)
KR (1) KR20180049644A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017111006B4 (de) * 2017-05-19 2021-06-24 Infineon Technologies Austria Ag Leistungswandlerschaltung mit einem getakteten Leistungswandler
CN108539973B (zh) * 2018-05-18 2019-12-31 深圳市华星光电技术有限公司 Tft-lcd显示器及其驱动电路、开关电源
US10848063B2 (en) * 2019-01-11 2020-11-24 Analog Devices International Unlimited Company Converter techniques for sinking and sourcing current
CN110971107A (zh) * 2019-12-20 2020-04-07 杰华特微电子（杭州）有限公司 开关电路的控制方法、控制电路及开关电路
CN114696578A (zh) * 2020-12-31 2022-07-01 上海晶丰明源半导体股份有限公司 功率变换器及其控制电路

Also Published As

Publication number Publication date
US20180123450A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
KR20180049644A (ko) 스위칭 레귤레이터 및 그것의 컨트롤러
US10211729B2 (en) Switching regulator having improved transient response and control circuit thereof
US10069412B2 (en) Voltage converter for power management
KR102352890B1 (ko) 플라잉 커패시터 전압 제어를 위한 회로들을 가지는 dc-dc 컨버터 및 그에 따른 전압 제어 방법
US9531249B2 (en) Voltage converter and power management device including the same
US8742745B2 (en) DC-DC converter and voltage conversion method thereof
US9369046B2 (en) Power converters with adaptive slew rate and methods of operating same
CN106997219A (zh) 包括双环路电路的低压差（ldo）稳压器
US10038378B2 (en) Device and method to stabilize a supply voltage
US9343962B2 (en) Power regulator system with adaptive ramp signal generator
KR20160114117A (ko) 션트 내장 전압 레귤레이터
US9831702B2 (en) Compensation circuit and energy storage device thereof
KR20170101375A (ko) Dc-dc 컨버터, 이를 이용한 dc-dc 컨버팅 방법 및 이를 포함하는 표시 장치
US20180173262A1 (en) Three-dimensional power stage and adaptive pipeline control
US9065333B2 (en) DC-DC converter, control circuit and information processing system
KR20170089742A (ko) 듀얼 루프 회로를 포함하는 ldo 레귤레이터 및 그것을 포함하는 응용 프로세서와 사용자 장치
KR102193987B1 (ko) 벅-부스트 컨버터 및 이를 포함하는 전원 관리 집적 회로
US11209848B2 (en) Fast regulator architecture having transistor helper
US10211723B2 (en) Regulator for DC-DC hybrid-mode power regulation
CN109842273B (zh) 电压调节器、包括其的半导体器件和产生电源电压的方法
KR101548423B1 (ko) 디시-디시 벅 컨버터
JP6629593B2 (ja) 電源回路およびその制御回路、制御方法、ならびにそれを用いた電子機器
US20230118761A1 (en) Switching regulator and power management integrated circuit
KR101852065B1 (ko) 차지펌프의 래치업을 방지하기 위한 전원공급장치 및 그 방법
JP7135550B2 (ja) 電源回路