KR20180045302A - 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법 - Google Patents

스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법 Download PDF

Info

Publication number
KR20180045302A
KR20180045302A KR1020160139257A KR20160139257A KR20180045302A KR 20180045302 A KR20180045302 A KR 20180045302A KR 1020160139257 A KR1020160139257 A KR 1020160139257A KR 20160139257 A KR20160139257 A KR 20160139257A KR 20180045302 A KR20180045302 A KR 20180045302A
Authority
KR
South Korea
Prior art keywords
layer
spin
free layer
synapse
domain wall
Prior art date
Application number
KR1020160139257A
Other languages
English (en)
Inventor
홍진표
박해수
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020160139257A priority Critical patent/KR20180045302A/ko
Priority to EP17863763.3A priority patent/EP3534421B1/en
Priority to US16/344,662 priority patent/US10885960B2/en
Priority to CN201780064988.XA priority patent/CN109952662B/zh
Priority to PCT/KR2017/011822 priority patent/WO2018080159A1/ko
Publication of KR20180045302A publication Critical patent/KR20180045302A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H01L43/02—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 스핀 궤도 토크에 의해 자구벽 이동을 이용한 스핀 시냅스 소자에 관한 구조와 작동방법에 관한 것으로, 스핀 궤도 토크를 이용하여 낮은 값의 전류로 소자의 자유층의 자화 반전이 가능하고, 소자의 구조가 종래의 CMOS에 비해 간단하기 때문에 제작이 용이한 효과가 있다. 또한, 단순 공정으로 저전력의 메모리 제작이 가능하므로, 고집적 뉴로모픽 컴퓨터 소자에 적용이 용이한 효과가 있다.

Description

스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법{Spin Synapse Device using Spin Orbit Torque and Method of operating the same}
본 발명은 스핀 시냅스 소자에 관한 구조와 작동방법에 관한 것으로, 더욱 자세하게는 스핀 궤도 토크에 의해 자구벽 이동을 이용한 스핀 시냅스 소자에 관한 구조와 동작방법에 관한 것이다.
최근에 다수 제안되고 있는 불휘발성 메모리 중에서 자기 메모리로는 TMR(tunneling magnetoresistance)를 이용하는 자기저항 랜덤 액세스 메모리(MRAM)가 있다. 현재까지 스핀 전달 토크를 이용한 MRAM의 구동은 자성층의 자화방향에 따른 저항변화를 이용하여 0과 1을 기록하는 방식을 이용하여 제작되었다. MRAM은 자기저항 효과를 발휘하는 자기저항 소자의 자화 상태에 따라 메모리 셀에 정보를 저장하는 메모리이다.
보통 자기저항 소자는 자화 가변층과 자화 고정층을 포함하는데, 자화 가변층과 자화 고정층의 자화 방향이 평행한 경우엔 낮은 저항 상태가 나타나고, 자화 방향이 서로 상반되는 경우엔 높은 저항 상태가 나타난다. 이를 이용하여 정보를 저장하는데 이용할 수 있다.
종래의 MRAM소자는 저항이 높은 상태 또는 낮은 상태의 두 가지 값만은 가지고 있다. 한편, 2014년 IBM에서 CMOS를 이용한 뉴로모픽 시냅스와 뉴런을 만들어 실제 뉴로모픽 컴퓨터로서의 가능성을 보여주었다.
그러나, 생물체 내의 시냅스 거동을 CMOS기반의 소자를 통해 구현하기 위해서는 가중치를 줄 수 있어야 하지만, 종래의 MRAM소자는 이를 구현하기 어려운 문제점이 있다.
또한, 자기저항 소자의 크기를 줄여 MRAM의 사이즈를 축소시키는 경우에 자기저항 소자에서의 보자력(Hc)이 증가되기 때문에, 기입에 필요한 전류가 증가하게 된다. 이 때문에, 256Mbit 이상의 큰 용량에 대해서 낮은 전류값으로 구동되는 축소된 셀의 구동은 매우 어렵다는 문제점이 있다.
MRAM의 기록 밀도를 높이기 위해서는 소자(magnetic tunneling junction) 요소의 사이즈를 감소시켜야 하는데, 문제는 소자 요소의 폭이 수십 나노미터(nm) 이하로 감소되면, 고정층에서 발생하는 스트레이 필드(stray field)의 세기가 크게 증가하여, 자유층의 스위칭(즉, 자화 반전) 특성에 악영향을 줄 수 있다. 따라서 자유층의 스위칭 불균형(switching asymmetry) 문제가 발생하고, 이는 메모리 소자(MRAM)의 동작에 심각한 문제가 될 수 있다.
또한, 스핀 전달 토크 메모리의 경우, 전력소모가 비교적 크며, 읽기 동작시에 필요한 전류에 의해 소자가 영향을 받아 안정성 문제가 존재한다.
또한, 스핀 전달 토크 메모리의 자기 재료층의 저항값을 읽기 위해 소자에 전압을 걸어 전류를 흘려주면, 이 전류에 의해 자화의 방향이 간섭을 받게 되어 메모리의 자기 재료층의 저항값을 부정확하게 읽게 되어 소자의 안정성을 저하시키게 된다.
또한, CMOS 시냅스의 경우, 시냅스 소자 하나를 만드는데 필요한 소자의 크기가 크고, 공정 과정이 다른 소자에 비해 복잡하다.
미국 출원 특허 US13/318119(출원일 2010년 4월30일)를 보면, 비자성체를 포함하는 구조이고, 스핀 전달 토크에 의한 자벽의 이동으로 저장 기능을 수행하고 있는 메모리를 개시하고 있으나, 스핀 전달 토크를 이용하여 메모리 제작시에는 구동 전력이 크기 때문에 소자의 직접화에 한계가 있는 문제점이 있다.
미국 출원 특허 US13/318119(출원일 2008년 10월21일)를 보면, 자성 박막 사이에 절연 박막을 형성하고 있는 구조이고, 스핀 궤도 토크를 사용하여 소자를 제어한다. 또한, 저전류 다단계 전류-스위칭 마그네틱 메모리관한 것으로, 자기 터널링 접합(magnetic tunneling junction: 소자)을 적용하고 있고, 자유층 도메인을 이동하기 위해 전자의 편극된 스핀에 의해 발생된 토크를 이용한 자기 메모리 관한 것이다. 이러한 소자는 제작 구조가 복잡하고 직접화가 어렵다는 문제가 있다.
미국 출원 특허 12/118499(출원일 2008년 5월 29일)를 보면, 두 개의 필러 구조에서, 한 쪽의 단자에 전류를 가해 강자성층의 자벽을 변화시켜 자유층의 자화 상태를 1에서 0으로 리셋하는 방법을 사용하여 양방향의 전류를 사용하는 spin RAM이고, 이의 구동 특성을 향상하는 기술이다. 또한, 다층 구조의 자기 메모리이고, 스핀 트랜스퍼 토크에 의해 도메인이 조절되는 소자로, 자성 박막 사이에 장벽층을 사용하고 있는 구조이다. 또한, 이 구조는 스핀 전달 토크를 이용하여 메모리 제작시에는 구동 전력이 크기 때문에 소자의 직접화에 한계가 있는 문제점이 있다.
본 발명이 이루고자 하는 제1 기술적 과제는 스핀 궤도 토크에 따라 자구벽 이동이 발생하는 자유층을 포함하는 스핀 시냅스 소자를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 스핀 시냅스 소자의 동작 방법을 제공하는데 있다.
상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 기판 상에 형성된 전극, 상기 전극 상에 형성되고, 스핀 궤도 토크에 따라 자구벽 이동이 발생하는 자유층, 상기 자유층 상에 형성된 비자기 재료인 터널 장벽층, 상기 터널 장벽층 상에 형성되고, 자화 방향이 고정된 제1 고정층, 상기 제1 고정층 상에 형성된 스페이서층 및 상기 스페이서층 상에 형성된 제2 고정층을 포함하는 스핀 시냅스 소자인 것을 특징으로 한다.
상기 자유층은 Co, Fe, Pd, Ni, Mn 및 이의 금속 합금으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 금속 합금으로 이루어진 스핀 시냅스 소자인 것을 특징으로 한다.
상기 금속 합금은 CoFeB, CoNi 및 CoPd로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 터널 장벽층은 금속산화물이고, 상기 금속산화물은 HfO2, ZrO2, AlOx, SiO2, MgO 및 Ta2O3로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 제1 고정층 및 상기 제2 고정층은 Co, Fe, Pd, Ni, Mn 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 스페이서층은 Ta, Cu, Ru 및 W로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상술한 제2 기술적 과제를 달성하기 위한 본 발명은, 기판 상에 형성되고 중금속으로 구성된 전극, 상기 전극 상에 형성된 자유층, 상기 자유층 상에 형성된 터널 장벽층, 상기 터널 장벽층 상에 형성된 제1 고정층, 상기 제1 고정층 상에 형성된 스페이서층 및 상기 스페이서층 상에 형성된 제2 고정층을 포함하는 스핀 시냅스 소자에 있어서, 상기 전극의 장축 방향으로 자기장를 가하는 단계, 상기 자기장의 반대 방향으로 펄스 파워를 가하는 단계, 상기 펄스 파워에 의한 단계적인 상기 자구벽의 이동으로 인해 상기 스핀 시냅스 소자의 자기 저항값이 단계적으로 증가하는 단계 및 상기 자기 저항값이 포화가 되고, 상기 자유층의 자화 방향이 상기 고정층의 자화방향과 반대 방향으로 형성된 단계를 포함하는 스핀 시냅스 소자의 동작 방법을 제공하는 데 있다.
상기 자기 저항값이 최대가 되고, 상기 자유층의 자화 방향이 상기 고정층의 자화방향과 반대 방향으로 형성된 단계이후에, 상기 스핀 시냅스 소자에 가해진 자기장 방향으로 펄스 파워를 가하는 단계, 단계적인 상기 펄스 파워에 의한 단계적인 상기 자구벽의 이동으로 인해 상기 스핀 시냅스 소자의 자기 저항값이 단계적으로 감소하는 단계 및 상기 자기 저항값이 최소가 되고, 상기 자유층의 자화 방향이 상기 고정층의 자화방향과 동일 방향으로 형성된 단계를 더 포함하는 스핀 시냅스 소자의 동작 방법을 제공하는 데 있다.
상기 펄스 파워가 누적된 상태의 확인을 위해 상기 스핀 시냅스 소자의 자기 저항값을 확인하는 단계를 더 포함하는 스핀 시냅스 소자의 동작 방법을 제공하는 데 있다.
상술한 본 발명에 따르면, 스핀 전달 토크를 이용하는 자기 소자보다더 낮은 전류로 자유층의 자화 반전이 가능한 효과가 있다.
또한, 소자의 구조가 종래의 CMOS에 비해 간단하기 때문에 제작이 용이한 효과가 있다.
또한, 저전력 및 고집적의 비휘발성 메모리를 제작할 수 있는 효과가 있다.
또한, 단순 공정으로 저전력의 메모리 제작이 가능하므로, 고집적 뉴로모픽 컴퓨터 소자에 적용이 용이한 효과가 있다.
도 1은 본 발명의 바람직한 실시예에 따른 스핀 궤도 토크를 이용하여 구동되는 소자 구조의 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 소자에 인가되는 자기장의 세기에 따라 이동되는 자구벽 상태를 보여주는 모식도이다.
도 3은 본 발명의 바람직한 실시예에 따른 펄스 신호가 누적 또는 변환됨에 따른 자구벽의 이동 상태를 보여주는 모식도이다.
도 4는 본 발명의 바람직한 실시예에 따른 펄스가 진행됨에 따라 자구벽의 이동이 발생하고, 자구벽의 이동에 따른 자기 저항값(MR)의 변화에 대한 그래프이다.
도 5는 본 발명의 바람직한 실시예에 따른 Long-Term Potentiation(LTP, 장기 강화)와 Long-Term Depression(LTD, 장기 억압)의 2가지 동작에 대한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명은 뉴로모픽 컴퓨터등에 적용을 위한 시냅스 소자이고, 스핀-궤도 토크에 의해 일어나는 자성층의 자구벽 이동을 이용하여 생물과 유사한 시냅스 거동을 구현하고 있는 시냅스 소자이다.
보통의 경우, CMOS 시냅스 소자를 제작하게 되면, CMOS 시냅스 소자의 크기가 커서, 집적화도 어렵고 제작 공정이 복잡해서 생산 원가가 높아진다. 이와 같은 문제를 해결하는 최선의 방법이 스핀 궤도 토크를 이용하는 소자이고, 스핀 궤도 토크를 이용하여 자구벽을 제어할 수 있는 소자를 제작하는 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 스핀 궤도 토크를 이용하여 구동되는 소자 구조의 단면도이다.
도 1을 참조하면, 기판(10) 상에 전극(20)이 형성된다. 상기 전극(20)은 중금속 재질로 구성되며, 전극(20) 상에 자유층(30)이 형성되어 있고, 자유층(30) 상에 터널 장벽층(40)이 있다. 또한, 터널 장벽층(40) 상에 제1 고정층(50), 제1 고정층(50) 상에 스페이서층(60), 스페이서층(60) 상에 제2 고정층(70)이 형성된다.
스핀 궤도 토크는 자유층(30) 바로 아래에 배치되어 있는 중금속으로 구성된 전극(20)에 전류를 흘려주게 되면, 라쉬바 효과 혹은 스핀 홀 효과에 의해 스핀 분극이 일어나게 된다. 이로 인해 자유층(30)으로 스핀 펌핑이 일어나게 되면서 스핀 전류가 흐르게 된다. 이 스핀 전류로 인해 자유층(30)의 자화반전이 일어난다. 이 경우에는 자유층(30)에 직접적인 전류를 가해주지 않아도 되기 때문에, 소모 전류가 낮다. 또한 스핀 궤도 토크를 이용한 메모리는 쓰기 라인과 읽기 라인이 분리되어 있기 때문에 소자 작동의 안정성 확보도 용이해진다.
CMOS 시냅스는 여러 게이트와의 채널이 필요한 설계를 하게 되어, CMOS 시냅스의 소자의 크기가 커지지만, 스핀 궤도 토크를 기반으로 하는 시냅스는 하나의 소자를 이용하여 구성이 되기 때문에, 기존의 CMOS 소자에 비해 작은 사이즈로 소자를 제작할 수 있다.
기존의 스핀 전달 토크에 비해 더 낮은 전류로도 자화 반전이 가능한스핀 궤도 토크를 이용한 소자의 구조가 기존의 CMOS에 비해 간단하기 때문에 제작이 용이하다.
전극(20)은 비자성의 금속이고, 전극(20)으로 사용하는 금속으로는 Ta이 있고, 스핀 궤도 토크를 제공할 수 있다. 전극(20)과 자유층(20)의 경계면에서 스핀 분극된 전자의 축적으로부터 스핀 궤도 토크가 발생하게 된다. 분극 방향은 자성의 방향과는 다르고, 전류 방향에 의해 결정된다.
자유층(20)은 접촉하고 있는 전극(20)에서의 전류에 의해 자구벽의 이동이 가능하다. 자유층(20)으로 사용되는 재료는 CoFeB, Co/Ni, Co/Pd, CoFe, Co가 있다.
터널 장벽층(40)으로 사용되는 물질은 산화물이고, 주로 사용되는 산화물로는 MgO, AlOx가 있다.
제1 고정층(50) 및 제2 고정층(70)은 Co, Fe, Pd, Ni, Mn, Fe, Co, Ni, Cr, permalloy, heusler alloy, 갈륨망간비소(GaMnAs) 또는 게르마늄망간(GeMn)이 주로 사용된다.
상기 제2 고정층(70)은 자구벽의 이동시 제1 고정층(50)의 자화방향이 변경되는 현상을 방지하기 위해 구비된다. 즉, 제2 고정층(70)은 제1 고정층(50)과 동일한 자화방향을 가지고, 자유층(20)의 자구벽의 이동 또는 자화의 변경에 따라 제1 고정층(50)의 자화가 영향을 받는 것을 방지한다.
스페이서층(60)은 비자성층으로, Ta, Ru 또는 Cu가 주로 이용되는 재료이다.
도 2는 본 발명의 바람직한 실시예에 따른 소자에 인가되는 전류값의 크기에 따라 이동되는 자구벽 상태를 보여주는 모식도이다.
도 2의 (a), (b) 및 (c)를 참조하면, 전극(100)에서 전류가 장축 방향으로 흐르고 있는 상태이다.
도 2의 (a)를 참조하면, 자유층(120)에서의 자구벽의 이동이 최대로 될 수 있도록 전극(100)의 장축 방향으로 펄스 파워가 계속 가해지는 상태이다.
또한, 고정층(140)의 자화 방향과 자유층(120)의 주요 자화 방향이 서로 반대 상태를 보이고 있으므로, 자기 소자의 수직 방향의 자기 저항은 높은 값 또는 최대값이 될 수 있다.
도 2의 (b)를 참조하면, 인가된 외부 자기자의 방향과 무관하게 전극(100)에 흐르는 전류값에 의해 제어되어 자유층(120)의 자구벽의 스핀 방향에 따른 비율이 동등한 상태로 있음을 볼 수 있다.
또한, 고정층(140)의 자화 방향과 자유층(120)의 자구벽의 비율이 동등하므로, 소자의 수직 방향의 자기 저항은 전체 자기 저항값 중에서 중간값을 가질 수 있다.
도 2의 (c)를 참조하면, 자유층(120)에서의 자구벽의 이동이 최대로 될 수 있도록 중금속층(100)의 장축 방향으로 펄스 파워가 계속 가해지는 상태이다.
또한, 고정층(140)의 자화 방향과 자유층(120)의 주요 자화 방향이 서로 같은 상태를 보이고 있으므로, 소자의 수직 방향의 자기 저항은 낮은 값 또는 최소값이 될 수 있다.
도 2의 (a), (b) 및 (c)를 참조하면, 전극(100)의 장축 방향으로 펄스 파워를 조절하여 자유층(120) 내의 동일 스핀 방향의 자구벽의 영역을 조절할 수 있다.
도 3은 본 발명의 바람직한 실시예에 따른 펄스 신호가 누적 또는 변환됨에 따른 자유층의 자구벽 이동 상태를 보여주는 모식도이다.
도 3의 (a) 및 (b)를 참조하면, (a)는 펄스 파워의 진행을 보여주고 있고, (b)는 펄스 파워의 진행에 따른 자유층(120)의 자구벽 이동 상태를 보여주고 있다.
도 3을 참조하면, 1번 펄스에 해당하는 전류값이 전극(110)에 흐르고, 전류 방향은 전극(110)의 지면 방향으로 흐르도록 설정한다. 이 때, 자유층(120)의 주요 영역의 자화 방향과 고정층(140)의 자화 방향이 반대가 되어 있기 때문에 소자의 수직 방향의 자기 저항값은 높은 값을 보일 수 있다.
이어서, 2번 펄스가 가해지고, 자유층(120)은 반대 방향의 자화 방향인 동등한 크기의 자구벽으로 구성되어 있기 때문에, 1번 펄스에서의 소자의 자기 저항값 보다 감소하게 된다.
이어서, 3번 펄스가 가해지고, 자유층(120)의 자구벽은 이동하여, 고정층(140)의 자화 방향과 동일한 방향의 자구벽 영역이 증가한다. 따라서 소자의 자기 저항은 감소하게 된다.
이어서, 3번 펄스를 위상 반전한 4번 펄스가 가해지고, 자유층(120) 내의 자구벽은 3번 펄스를 가했을 때와 달리 반대 방향으로 이동하여, 자유층(110)의 자구벽의 영역 상태는 2번 펄스가 가해졌을 경우와 동일한 상태가 된다.
이어서 5번 펄스를 주면, 자유층(120) 내의 자구벽은 더 이동하게 되어 고정층(140)의 자화 상태와 반대인 자구벽 영역이 증가하고, 소자의 자기 저항은 1번 펄스를 가했을때와 동일한 상태로 환원된다.
스핀 궤도 토크를 이용한 자구벽 이동의 경우, 전류가 흐르는 방향의 수직한 방향으로 자구벽의 이동이 발생한다. 스핀 궤도 전류에 의한 자구벽 이동에 필요한 전류는 스핀 전달 토크에 의한 자구벽 이동에 필요한 전류의 10% 정도이다.
도 4는 본 발명의 바람직한 실시예에 따른 펄스가 진행됨에 따라 자구벽의 이동이 발생하고, 자구벽의 이동에 따른 자기 저항값(MagnetoResistance)의 변화에 대한 그래프이다.
도 4를 참조하면, 소자의 초기 상태는 자유층(120)의 자화 방향이 고정층(140)의 자화 방향과 동일한 상태에 있고, 소자의 자기 저항값이 최소인 상태이다.
소자의 자유층(120)의 자화 방향이 고정층(140)의 자화 방향과 동일한 상태에 있게 되면, 소자의 수직 방향의 자기 저항은 최소로 될 수 있다.
소자에 단계적으로 펄스 파워(pulse power)를 가함으로써, 전극(100)으로 흐르는 전류로 인해 스핀 궤도 전류가 발생하고, 자유층(120)내의 자구벽은 이동된다.
소자의 초기 상태에서, 도 3의 4번과 같은 역펄스 파워를 가하여 자유층(120)의 자구벽을 이동시킨다. 고정층(140)의 자화방향과 반대인 자화 방향을 가진 자구벽 영역의 증가로 소자의 자기 저항은 증가한다. 이어서 가해지는 역펄스로 인해 자구벽은 더 이동되고, 고정층(140)의 자화 방향과 반대인 자화 방향을 가진 자구벽 영역이 최대가 되기 때문에, 소자의 자기 저항은 최대가 된다.
이어서, 도3의 1번 펄스와 같은 펄스 파워를 가하여 자구벽의 이동 방향을 전환한다. 자구벽의 이동으로 고정층(140)의 자화 방향과 동일한 방향의 자화 방향을 가진 자유층(120) 자구벽의 영역이 증가하게 되고, 소자의 자기 저항은 감소하게 된다.
이어서 펄스 파워를 더 가하면, 이어지는 자구벽의 이동으로, 고정층(140)의 자화 방향과 동일한 방향의 자화 방향을 가진 자구벽 여역은 최대가 되고, 소자의 자기 저항값은 최소가 된다.
즉, 자유층(120)의 자구벽 이동에 따른 동일 자화 방향을 가진 영역의 변화에 의해 소자의 자기 저항값을 조절할 수 있고, 펄스 파워의 진행에 따라 자유층(120)의 자구벽이 이동하므로, 소자의 자기 저항값은 단계적으로 조절이 가능하게 된다.
도 5는 본 발명의 바람직한 실시예에 따른 Long-Term Potentiation(LTP, 장기 강화)와 Long-Term Depression(LTD, 장기 억압)의 2가지 동작에 대한 그래프이다.
도 5를 참조하면, 생물학적 시냅스는 Long-Term Potentiation(LTP, 장기 강화)와 Long-Term Depression(LTD, 장기 억압)의 2가지 동작을 한다. LTP는 2개의 신경세포간의 연결인 시냅스가 긴 주기를 가지고 자극을 받을 때 신경세포간 신호전달이 점점 향상되는 것을 말한다. 즉, 시냅스의 신호전달 능력이 향상된다는 뜻이다. LTD는 반대로 신경세포간의 신호전달이 점점 약화되는 것은 의미한다. 이렇게 신호전달의 향상과 약화를 조절하는 것을 시냅스의 weight를 조절한다고 한다. 이와 같은 생물학적 시냅스의 동작은 도 4의 자구벽 이동에 따른 자기 저항값의 조절과 유사한 형태임을 알 수 있다.
본 발명에서는, 스핀 시냅스의 경우, 생물학적 시냅스의 LTP, LTD의 동작에서와 같이 자구벽 이동 동작을 통한 자기저항의 변화로 유사 형태로 구현할 수 있다.
실시예1
실험적인 조사를 위해, 다음의 구조로 소자를 제작한다. 기판으로는 Si을 사용하고, 기판인 Si 상에 SiO2를 120 nm 두께로 형성한다. 이어서, 전극(100)으로 Ta을 2 nm으로 형성한 후에, 전극(100) 상에 자유층(120)으로 Co0.4Fe0.55B0.05로 형성하였다.
또한 자유층(120) 상에 순차적으로, 터널 장벽층(130)으로 MgO 2 nm, 고정층(140)으로 Fe를 4 nm를 형성하였다.
평가예1
실시예1에서 제작된 소자를 평가하였다. 전극(100)에 장축 방향으로 펄스 파워를 가하여 전류를 흐르도록 하고, 펄스 파워에 따라 자유층(120) 내의 자구벽은 이동하고, 자구벽의 이동 방향은 전류 흐름에 수직 방향으로 이동하였다. 펄스 파워를 가하여 전류값인 5.06×106 A/Cm2 내지 6.46×106A/Cm2 의 범위에서 전극(100)으로 흐르는 전류를 변화하였다.
펄스 파워를 동일 위상으로 연속하여 가하면, 자유층(120)의 자구벽은 한쪽 방향으로 이동을 하여 자유층(120)의 스핀 방향이 모두 동일한 상태가 된다. 이 때, 자유층(120)의 자화 방향이 고정층(140)의 자화 방향과 동일한 방향이 되어 소자의 자기 저항값은 최대값에 도달하였다.
10: 기판 20: 전극
30: 자유층 40: 터널 장벽층
50: 제1 고정층 60: 스페이서층
70: 제2 고정층 100: 전류방향
110: 전극 120: 자유층
130: 터널 장벽층 140: 고정층

Claims (10)

  1. 기판 상에 형성된 전극;
    상기 전극 상에 형성되고, 스핀 궤도 토크에 따라 자구벽 이동이 발생하는 자유층;
    상기 자유층 상에 형성된 비자기재료인 터널 장벽층;
    상기 터널 장벽층 상에 형성되고, 자화 방향이 고정된 제1 고정층;
    상기 제1 고정층 상에 형성된 스페이서층; 및
    상기 스페이서층 상에 형성된 제2 고정층을 포함하는 것을 특징으로 하는 스핀 시냅스 소자.
  2. 제1항에 있어서,
    상기 자유층은 Co, Fe, Pd, Ni, Mn 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 스핀 시냅스 소자.
  3. 제2항에 있어서,
    상기 자유층은 CoFeB, CoNi 및 CoPd로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 시냅스 소자.
  4. 제1항에 있어서,
    상기 터널 장벽층은 금속산화물이고, 상기 금속산화물은 HfO2, ZrO2, AlOx, SiO2, MgO 및 Ta2O3로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 시냅스 소자.
  5. 제1항에 있어서,
    상기 제1 고정층 및 상기 제2 고정층은 Co, Fe, Pd, Ni, Mn 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 스핀 시냅스 소자.
  6. 제1항에 있어서,
    상기 스페이서층은 Ta, Cu, Ru 및 W로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 시냅스 소자.
  7. 기판 상에 형성된 중금속으로 구성된 전극, 상기 전극 상에 형성된 자유층, 상기 자유층 상에 형성된 터널 장벽층, 상기 터널 장벽층 상에 형성된 제1 고정층, 상기 제1 고정층 상에 형성된 스페이서층 및 상기 스페이서층 상에 형성된 제2 고정층을 포함하는 스핀 시냅스 소자에 있어서,
    상기 전극의 장축 방향으로 자기장을 가하는 단계;
    상기 자기장의 방향과 반대 방향으로 펄스 파워를 가하는 단계;
    상기 펄스 파워에 의한 단계적인 상기 자구벽의 이동으로 인해 상기 스핀 시냅스 소자의 자기 저항값이 단계적으로 증가하는 단계; 및
    상기 자기 저항값이 포화가 되고, 상기 자유층의 자화 방향이 상기 고정층의 자화방향과 반대 방향으로 형성된 단계를 포함하는 스핀 시냅스 소자의 동작 방법.
  8. 제7항에 있어서, 상기 자기 저항값이 단계적으로 증가하는 단계 이후에, 상기 펄스 파워가 누적된 상태의 확인을 위해 상기 스핀 시냅스 소자의 자기 저항값을 확인하는 단계를 더 포함하는 것을 특징으로 하는 스핀 시냅스 소자의 동작 방법.
  9. 제7항에 있어서,
    상기 자기 저항값이 최대가 되고, 상기 자유층의 자화 방향이 상기 고정층의 자화방향과 반대 방향으로 형성된 단계이후에,
    상기 스핀 시냅스 소자에 펄스 파워의 방향과 동일 방향으로 자기장을 가하는 단계;
    상기 펄스 파워와 동일 방향으로 인가되는 자기장에 의해 상기 자구벽의 이동으로 인해 상기 스핀 시냅스 소자의 자기 저항값이 단계적으로 감소하는 단계; 및
    상기 자기 저항값이 최소가 되고, 상기 자유층의 자화 방향이 상기 고정층의 자화방향과 동일 방향으로 형성된 단계를 더 포함하는 스핀 시냅스 소자의 동작 방법.
  10. 제9항에 있어서, 상기 자기 저항값이 단계적으로 감소하는 단계 이후에, 상기 펄스 파워가 누적된 상태의 확인을 위해 상기 스핀 시냅스 소자의 자기 저항값을 확인하는 단계를 더 포함하는 것을 특징으로 하는 스핀 시냅스 소자의 동작 방법.
KR1020160139257A 2016-10-25 2016-10-25 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법 KR20180045302A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160139257A KR20180045302A (ko) 2016-10-25 2016-10-25 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법
EP17863763.3A EP3534421B1 (en) 2016-10-25 2017-10-25 Spin device
US16/344,662 US10885960B2 (en) 2016-10-25 2017-10-25 Spin device, and operating method therefor and manufacturing method therefor
CN201780064988.XA CN109952662B (zh) 2016-10-25 2017-10-25 自旋器件及其操作方法和制造方法
PCT/KR2017/011822 WO2018080159A1 (ko) 2016-10-25 2017-10-25 스핀 소자, 이의 동작방법 및 이의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160139257A KR20180045302A (ko) 2016-10-25 2016-10-25 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법

Publications (1)

Publication Number Publication Date
KR20180045302A true KR20180045302A (ko) 2018-05-04

Family

ID=62199687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160139257A KR20180045302A (ko) 2016-10-25 2016-10-25 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법

Country Status (1)

Country Link
KR (1) KR20180045302A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020141848A1 (ko) * 2019-01-03 2020-07-09 한양대학교 산학협력단 스핀 궤도 토크를 이용하는 신경망 소자의 동작 방법
KR20200084796A (ko) * 2019-01-03 2020-07-13 한양대학교 산학협력단 스핀 궤도 토크를 이용하는 신경망 소자의 동작 방법
KR102440814B1 (ko) 2021-07-01 2022-09-07 한국과학기술연구원 강자성체와 중금속 채널의 스핀 전류를 이용한 나노 스핀 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042025A (ko) * 2013-10-10 2015-04-20 한양대학교 산학협력단 강자성 다층박막 및 이를 포함하는 mtj 구조

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042025A (ko) * 2013-10-10 2015-04-20 한양대학교 산학협력단 강자성 다층박막 및 이를 포함하는 mtj 구조

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020141848A1 (ko) * 2019-01-03 2020-07-09 한양대학교 산학협력단 스핀 궤도 토크를 이용하는 신경망 소자의 동작 방법
KR20200084796A (ko) * 2019-01-03 2020-07-13 한양대학교 산학협력단 스핀 궤도 토크를 이용하는 신경망 소자의 동작 방법
KR102440814B1 (ko) 2021-07-01 2022-09-07 한국과학기술연구원 강자성체와 중금속 채널의 스핀 전류를 이용한 나노 스핀 소자

Similar Documents

Publication Publication Date Title
US10885960B2 (en) Spin device, and operating method therefor and manufacturing method therefor
CN113167842B (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
CN108780779B (zh) 交换偏置利用型磁化反转元件、交换偏置利用型磁阻效应元件、交换偏置利用型磁存储器、非易失性逻辑电路及磁神经元元件
CN108604573B (zh) 磁壁利用型模拟存储元件以及磁壁利用型模拟存储器
Tehrani et al. Magnetoresistive random access memory using magnetic tunnel junctions
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
JP4575181B2 (ja) スピン注入磁気ランダムアクセスメモリ
US6269018B1 (en) Magnetic random access memory using current through MTJ write mechanism
US7394684B2 (en) Spin-injection magnetic random access memory
US7714399B2 (en) Magnetic memory element and magnetic memory apparatus
CN108604604B (zh) 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器
KR100754930B1 (ko) 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US10839930B2 (en) Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
US8406041B2 (en) Scalable magnetic memory cell with reduced write current
Bromberg et al. Experimental demonstration of four-terminal magnetic logic device with separate read-and write-paths
JP2009027177A (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
KR100997023B1 (ko) 스핀 토크 자기 메모리 및 그 오프셋 자계 보정 방법
US8625327B2 (en) Magnetic random access memory and initializing method for the same
KR20180045302A (ko) 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법
KR20180045328A (ko) 스핀 뉴런 소자 및 이의 동작방법
US12014762B2 (en) Semiconductor memory device with spin-orbit coupling channel
JP5030888B2 (ja) 共鳴トンネル磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ
JP2007305823A (ja) 磁気抵抗効果素子を用いたメモリおよびその駆動方法
WO2011036752A1 (ja) 共鳴トンネル磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application