CN109952662B - 自旋器件及其操作方法和制造方法 - Google Patents

自旋器件及其操作方法和制造方法 Download PDF

Info

Publication number
CN109952662B
CN109952662B CN201780064988.XA CN201780064988A CN109952662B CN 109952662 B CN109952662 B CN 109952662B CN 201780064988 A CN201780064988 A CN 201780064988A CN 109952662 B CN109952662 B CN 109952662B
Authority
CN
China
Prior art keywords
layer
spin
free layer
electrode
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780064988.XA
Other languages
English (en)
Other versions
CN109952662A (zh
Inventor
洪镇杓
朴海洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160139304A external-priority patent/KR20180045328A/ko
Priority claimed from KR1020160139257A external-priority patent/KR20180045302A/ko
Priority claimed from KR1020160139270A external-priority patent/KR20180045308A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109952662A publication Critical patent/CN109952662A/zh
Application granted granted Critical
Publication of CN109952662B publication Critical patent/CN109952662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/088—Non-supervised learning, e.g. competitive learning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

公开了一种自旋突触器件的结构和使用通过旋转轨道扭矩引起的磁畴壁移动操作自旋突触器件的方法。通过使用自旋轨道扭矩，利用低值电流使得能够进行器件自由层的磁化反转，并且所述器件的结构比传统CMOS的结构简单并由此制造也简单。此外，公开了一种自旋突触器件，其除了磁畴壁的移动之外，还应用了多轴各向异性的自由层。因此，由于可以根据固定层和自由层之间的角度的大小调节电阻大小，多比特应用是简单的，并且可以应用于人工突触技术。

Description

自旋器件及其操作方法和制造方法
技术领域
本发明涉及自旋器件的结构、操作方法和制造方法，更具体地涉及可以使用磁畴壁的移动或可以存储多比特的自旋器件的结构和操作方法。
背景技术
在最近提出的许多非易失性存储器中，存在使用隧穿磁阻(TMR)作为磁存储器的磁阻随机存取存储器(MRAM)。到目前为止，已经通过使用根据磁性层的磁化方向的电阻变化写入0和1的方法来执行使用自旋转移扭矩(STT)对MRAM的驱动。MRAM是根据表现出磁阻效应的磁阻元件的磁化状态将信息存储在存储单元中的存储器。
通常，磁阻元件包括自由层和钉扎层。当自由层和钉扎层的磁化方向平行时，出现低电阻状态。当磁化方向彼此相反时，出现高电阻状态。这可以用来存储信息。
传统的MRAM器件仅具有两个值，即高电阻状态和低电阻状态。同时，在2014年，IBM制造了CMOS神经形态突触和CMOS神经元，以显示实现神经形态计算机的可能性。
然而，为了通过基于CMOS的器件实现生物体中的突触行为，可以给予加权，但是传统的MRAM器件具有难以实现的问题。
此外，当通过减小磁阻元件的尺寸来减小MRAM器件的尺寸时，磁阻元件中的矫顽力(Hc)增加，从而写入所需的电流增加。因此，存在的一个问题是对于256兆比特或更大的大容量，很难以低电流驱动减小的单元。
为了增加MRAM的存储密度，必须减小磁隧道结(MTJ)元件的尺寸。问题在于，当MTJ元件的宽度减小到几十纳米(nm)或更小时，在钉扎层处产生的杂散场大大增加，并且可能对自由层的开关特性(即磁化反转)产生不利影响。因此，发生自由层的切换不对称，这可能是存储器件(MRAM)的操作中的严重问题。
此外，STT存储器具有相对大的功耗，并且容易受到读取操作中所需的电流的影响，因此存在稳定性问题。如果将电流施加到STT存储器以读取磁性层的电阻值，则磁化方向受到电流的干扰，并且存储器的磁性层的电阻被不正确地读取。
而且，在CMOS突触的情况下，制造一个突触元件所需的器件的尺寸很大，并且与其他器件相比，该过程是复杂的。
美国专利No.9,070,455公开了一种存储器，其包括非磁性元件并且通过由于自旋转移扭矩(STT)引起的磁壁移动来执行存储功能。然而，当制造使用STT的存储器时，存在由于高驱动功率而限制器件的集成的问题。
美国专利No.7,869,266公开了一种结构，其中在磁性层之间形成绝缘层，并且通过使用自旋轨道扭矩(SOT)来控制器件。此外，该专利涉及具有低电流多级的电流开关磁存储器，其中应用MTJ，并且磁存储器使用由电子极化自旋产生的扭矩。这种器件的问题在于其制造结构复杂并且难以集成该器件。
美国专利No.7,525,862公开了一种MRAM，其中出现双柱结构，并且向一个端子施加双向电流以改变铁磁层的磁畴以将自由层的磁化状态从1重置为0。并且该专利公开了一种改善MRAM的驱动特性的技术。此外，MRAM具有多层结构，是其畴由STT控制的器件，并且在磁性层之间使用阻挡层。另外，该结构的问题在于，由于STT操作导致驱动功率高，所以装置的集成受到限制。
欧洲专利申请No.13290226.3是一种由MTJ组成的结构，该MTJ包括具有高自旋轨道耦合的材料。此外，该MTJ具有存储层、阻挡层和传感层。MRAM单元是自参考存储器，并且还包括具有高自旋轨道耦合的种子层。该种子层具有施加SOT的材料(Ta、Pt、Pd等)，该SOT适合于切换传感层的传感磁化。然而，这仅仅是根据钉扎层和自由层之间的方向来操作开/关的存储器。
美国专利公开No.2016/0172581公开了自旋扭矩多数器件，其中由多个输入元件、自旋混合层和非磁性隧道层组成。然而，它是一种难以用作使用磁壁的结构的存储器件。
此外，生物突触将脉冲信号发送到兴奋神经元或抑制神经元，并根据从神经元接收的脉冲信号执行激发操作或抑制操作。在传统的神经元/突触电路中，会形成大量的电容器和MOSFET。考虑到数亿个突触阵列和神经元电路，存在神经元/突触电路占据大面积并且功耗大大增加的问题。
美国专利公开No.2015/0137293公开了一种结构，其中在磁性层之间形成绝缘层，并且磁性层具有垂直或水平各向异性。然而，由于复杂的使用结构，存在器件集成困难的问题。
美国专利公开No.2014/0301135公开了一种器件结构，其能够通过使用STT在各向异性记录层上记录数据。STT-MRAM由MTJ、绝缘层和参考层组成。在STT-MRAM中，记录层的磁化方向沿记录层的各向异性轴切换，记录层通过引起切换的STT记录磁化方向，从而将数据记录在记录层中。然而，使用STT难以制造低功率器件。
根据美国专利No.9,373,781，磁性结是双磁性结结构，其配置成使得当写入电流流过磁性结时，自由层在稳定的磁性状态之间切换。然而，难以使用具有低功率和高集成度器件的STT来制造器件。
发明内容
技术问题
本发明的第一方面是提供一种自旋器件，其中磁畴壁由自旋轨道扭矩(SOT)控制。
另外，本发明的第二方面是提供一种自旋器件的操作方法，以实现本发明的第一方面。
另外，本发明的第三方面是提供一种能够进行多比特存储的自旋突触器件。
另外，本发明的第四方面是提供一种用于实现本发明第四方面的自旋突触器件的制造方法。
另外，本发明的第五方面是提供一种用于实现本发明的第四方面的自旋突触器件的操作方法。
技术方案
本发明的一个方面提供一种自旋器件，包括形成在基板上的电极、形成在电极上并根据自旋轨道扭矩产生磁畴壁运动的自由层、形成在自由层上并由非磁性材料制成的隧道阻挡层以及设置在隧道阻挡层上并具有固定的磁化方向的钉扎畴层。
本发明的第二方面提供一种自旋器件的操作方法，该自旋器件具有设置在基板上的电极、设置在电极上并且能够移动畴壁的自由层、形成在自由层上的隧道阻挡层以及形成在隧道阻挡层上的钉扎畴层，该方法包括：在平行于电极表面的方向上向电极施加电流脉冲；由于电流脉冲移动自由层的畴壁；以及通过自由层的磁畴壁的移动改变自旋器件的磁阻。
本发明第三方面提供一种自旋突触器件，包括：基板、形成在基板上的第一电极、形成在第一电极上的钉扎层、形成在钉扎层上的隧道阻挡层、形成在隧道阻挡层上并且具有多轴磁各向异性的自由层以及形成在自由层上的第二电极。
本发明第四方面提供一种自旋突触器件的制造方法，包括：在基板上形成第一电极；将铁磁材料设置在基板的一侧上并与基板分隔开，并将铁磁材料布置成以不同的极面对彼此；在电极上形成自由层；在形成自由层期间，通过使用铁磁材料在第一方向上磁化自由层；将自由层加热至被磁化；施加磁场，使得在保持加热时，自由层在不同于第一方向的第二方向上被磁化；在自由层上形成隧道阻挡层；在隧道阻挡层上形成钉扎层；以及在钉扎层上形成第二电极。
本发明第五方面提供一种自旋突触器件的操作方法，自旋突触器件具有第一电极、形成在第一电极上的钉扎层、形成在钉扎层上的隧道阻挡层、形成在隧道阻挡层上的自由层、以及形成在自由层上的第二电极，该方法包括：向第一电极施加电流脉冲；由于电流脉冲改变自由层的磁化方向；以及根据电流脉冲的累积，累积自由层的磁化方向的改变，其中，当由于磁化方向的改变的累积而引起的自由层的磁化方向与钉扎层的磁化方向相同时，自旋突触器件的磁阻最小化。
有益效果
根据上述本发明，具有如下效果：与使用自旋转移扭矩的磁性器件相比，可以以更低的电流反转自由层的磁化反转。
此外，由于器件的结构比传统CMOS的结构简单，因此易于制造，并且可以制造具有低功耗和高集成度的非易失性存储器。
此外，由于通过简单的过程制造低功率存储器是可能的，因此易于应用于高度集成的神经计算机设备。
此外，通过应用具有多轴磁各向异性的自由层，可以实现多比特MTJ。由于可以根据钉扎层和自由层的角度调节磁阻的大小，因此可以容易地进行多比特应用，并且可以应用人工突触技术。
附图说明
图1是根据本发明优选实施例，通过使用自旋轨道扭矩(SOT)驱动的自旋器件的截面图。
图2是示出根据本发明优选实施例，根据施加到自旋器件的电流移动的磁畴壁的状态的示意图。
图3是示出根据本发明优选实施例，累积或转换脉冲信号时自由层的磁畴壁移动状态的示意图。
图4是示出根据本发明优选实施例，当施加脉冲时由于磁畴壁的移动引起的磁阻变化的图。
图5是示出根据本发明优选实施例，长时程增强(LTP)和长时程抑制(LTD)的两个操作的图。
图6是根据本发明优选实施例，使用自旋器件的神经元或突触操作的基本原理的概念图。
图7是示出根据本发明优选实施例，根据脉冲信号的神经元自旋器件的操作的图。
图8是根据本发明优选实施例，输入信号的图。
图9是示出根据本发明优选实施例，根据自旋方向的自由层和钉扎层的磁阻的示意图。
图10是示出根据本发明优选实施例，根据电极处的电流方向，磁畴壁的移动的示意图。
图11是根据本发明优选实施例，神经元自旋器件的截面图。
图12是示出根据本发明优选实施例，根据电极处的脉冲电流，自由层的磁畴壁的移动的示意图。
图13是根据本发明的修改实施例，形成具有第一自由层、第一隧道阻挡层和第一钉扎层的磁隧道结(MTJ)的自旋突触器件的截面图。
图14根据本发明的修改实施例，形成具有第一自由层、第一隧道结层，第一钉扎层、第二隧道结层和第二自由层的磁隧道结(MTJ)的自旋突触器件的截面图。
图15是根据本发明的修改实施例，形成具有多轴磁各向异性的第一自由层的方法的示意图。
图16是根据本发明的修改实施例，具有多轴磁各向异性的自由层的各向异性结构的示意图。
图17是示出根据本发明的修改实施例，形成具有自由层、隧道阻挡层和钉扎层的自旋突触器件的基本结构的分离的透视图。
图18是示出以45°的间隔形成根据本发明的修改实施例的自由层的自旋方向的图。
图19是示出根据本发明的修改实施例，通过将电流脉冲施加到自旋突触器件同时保持自旋突触器件的电流水平，自旋方向转换的示意图。
图20是示出根据本发明的修改实施例，通过向自旋突触器件施加电流脉冲而使自旋突触器件的磁阻定量变化的图。
图21是根据本发明的修改实施例，用于读取磁阻并写入施加了电流脉冲的自旋突触器件的示意图。
图22是根据本发明的修改实施例，自旋突触器件的激发和抑制的预测图。
图23是根据本发明的修改实施例，用于自旋突触器件的激发和抑制的示意图。
图24是示出根据本发明的修改实施例，自旋突触器件和STT-MRAM之间的比较的图。
具体实施方式
在下文中，将参考附图详细描述本发明的实施例。
虽然本发明易于进行各种修改和替换形式，但是其特定实施例在附图中以示例的方式示出并且将在本文中详细描述。然而，应该理解的是，并不意图将本发明限制于所公开的特定形式，而是本发明将覆盖落入由所附权利要求限定的本发明的精神和范围内的所有修改、等同物和替代物。
当诸如层、区域和基板的元件被称为设置在另一元件“上”时，应该理解的是，该元件可以直接形成在另一元件上，或者可以在他们之间***中间元件。
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件、组件、面积、层和/或区域，但是这些元件、组件、面积、层和/或区域不受这些术语的限制。
实施例
本发明公开了一种应用于神经形态计算机等的神经元器件和突触器件，以及使用通过自旋轨道扭矩引起的磁畴壁移动的神经形态器件，以实现类似于生物体的突触操作或神经元操作。
通常，当制造CMOS突触器件或CMOS神经元器件时，CMOS突触器件或CMOS神经元器件的尺寸大，集成困难，并且制造工艺复杂，导致高生产成本。解决这种问题的最佳方法是使用自旋轨道扭矩(SOT)并制造能够通过使用SOT控制磁畴壁的器件。
图1是根据本发明优选实施例，通过使用自旋轨道扭矩(SOT)驱动的自旋器件的截面图。
参照图1，电极110形成在基板100上。电极110由重金属制成，并且自由层120形成在电极110上，并且隧道阻挡层130形成在自由层120上。钉扎畴层140形成在隧道阻挡层130上，并包括第一钉扎层141，形成在第一钉扎层141上的分隔层142，和形成在分隔层142上的第二钉扎层143。
当电流在平行于由重金属组成并直接设置在自由层120下方的电极110的表面的方向上施加到电极110时，自旋轨道扭矩由于拉什巴(Rashba)效应或自旋霍尔效应(halleffect)而发生自旋极化。结果，在自由层120中发生自旋泵浦并且自旋电流流动。该自旋电流引起自由层120的磁化反转。在这种情况下，由于电流不直接施加到自由层120，所以电流消耗低。此外，由于写入线和读取线在使用SOT的存储器中彼此分离，因此可以容易地确保器件操作的稳定性。
如果制造CMOS突触，则应设计多个栅极和通道，并且CMOS突触的尺寸变大。但是，由于使用单个器件，基于SOT的突触器件可以以更小的尺寸制造。因为使用能够以比传统STT更低的电流执行磁化反转的SOT的器件的结构比传统的CMOS更简单，所以易于制造。
电极110是由Ta等组成的非磁性金属，并且可以产生SOT。SOT通过在电极110和自由层120之间的界面处的自旋极化电子的累积而产生。极化方向不是由外部磁场的方向确定，而是由电流方向确定。
自由层120可以通过与自由层120接触的电极110处的电流移动磁畴壁。用于自由层120的材料是CoFeB、Co/Ni、Co/Pd、CoFe或Co。
用于隧道阻挡层130的材料是氧化物，该氧化物主要采用MgO或AlOx。
第一钉扎层141和第二钉扎层143可以由Co、Fe、Pd、Ni、Mn、Fe、Co、Ni、Cr、坡莫合金(permalloy)、赫斯勒合金(heusler alloy)和GaMnAs中的任何一种制成。
提供第二钉扎层143以防止当磁畴壁移动时第一钉扎层141处的磁化方向改变。也就是说，第二钉扎层143具有与第一钉扎层141相同的磁化方向，并防止第一钉扎层141的磁化受到磁畴壁的移动或自由层120的磁化变化的影响。
分隔层142是非磁性层，主要由Ta、Ru或Cu制成。
图2是示出根据本发明优选实施例，根据施加到自旋器件的电流移动的磁畴壁的状态的示意图。
参照图2的(a)、(b)和(c)，电流在与电极110的表面平行的方向流过电极110。
在图2的(a)中，在与电极110的表面平行的方向连续地施加电流脉冲，使得自由层120中的磁畴壁可以最大程度地移动。
此外，由于钉扎畴层140的磁化方向和自由层120的主磁化方向彼此相反，所以自旋器件的垂直方向上的磁阻可以是高值或最大值。
在图2的(b)中，自由层120的磁畴由流过电极110的电流控制，而不管所施加的外部磁场的方向如何，使得在自由层120处，具有彼此不同的自旋方向的磁畴的比率是相等的状态。由于自由层120的磁畴壁(与钉扎畴层140的第一钉扎层141的磁化方向相同)占据自由层120的一半，因此在自旋器件的垂直方向上的磁阻具有相对于最大磁阻大约一半的值。
在图2的(c)中，对具有重金属的电极110连续地施加电流脉冲，使得自由层120中的磁畴壁可以最大程度地移动。此外，由于钉扎畴层140的磁化方向和自由层120的主磁化方向相同，所以自旋器件的垂直方向上的磁阻可以是低值或最小值。
因此，可以通过在与电极110的表面平行的方向上施加到电极110的电流脉冲来控制在自由层120中具有相同自旋方向的磁畴壁的面积或移动。
图3是示出根据本发明优选实施例，累积或转换脉冲信号时自由层的磁畴壁移动状态的示意图。
参照图3，(a)示出电流脉冲的进展，(b)示出由于电流脉冲的进展引起的自由层120的移动。
第一电流脉冲在电极110中流动，并且电流方向被设定为在朝向电极110的表面的方向上流动。由于自由层120的主区域的磁化方向和钉扎畴层140的磁化方向彼此相反，自旋器件的垂直方向上的磁阻可以显示高值。
然后，施加第二电流脉冲，由于自由层120具有磁化方向彼此相反的磁畴，且磁畴的尺寸彼此相等，使得自由层120的磁阻变得小于第一电流脉冲下自旋器件的磁阻。
然后，施加第三电流脉冲，自由层120的磁畴壁移动，并且在与钉扎畴层140的磁化方向相同的方向上磁畴壁增加。因此，与施加第二电流脉冲的情况相比，自旋器件的磁阻减小。
接下来，施加相对于第三电流脉冲具有反相的第四电流脉冲，与施加第三电流脉冲的情况不同，自由层120中的磁畴壁沿在相反方向上移动，使得自由层110的磁畴壁变为与施加第二电流脉冲时相同的状态。
随后，当施加第五电流脉冲时，自由层120中的磁畴壁进一步移动以增加与钉扎畴层140的磁化状态相反的磁畴，并且自旋器件的磁阻增加到与施加第一脉冲时相同的状态。
在使用SOT移动磁畴壁的情况下，磁畴壁在垂直于电流流动方向的方向上移动。由于SOT引起的磁畴壁移动所需的电流约为由于STT引起的磁畴壁移动所需的电流的10％。
图4是示出根据本发明优选实施例，当施加电流脉冲时由于磁畴壁的移动引起的磁阻变化的图。
参照图4，自旋器件的初始状态是这样的状态：自由层120的磁化方向与钉扎畴层140的磁化方向相同，并且自旋器件的磁阻是最小的。当自旋器件的自由层120的磁化方向与钉扎畴层140的磁化方向处于相同的状态时，在自旋器件的垂直方向上的磁阻可以最小化。
通过向自旋器件逐步施加电流脉冲，由于流向电极100的电流而产生SOT，自由层120中的磁畴壁移动。在自旋器件的初始状态中，施加反向电流脉冲，例如图3的第四电流脉冲，以移动自由层120的磁畴壁。自旋器件的磁阻随着磁化方向与钉扎畴层140的磁化方向相反的磁畴的增加而增加。磁畴壁由于施加的反向电流脉冲而进一步移动，并且具有与钉扎畴层140的磁化方向相反的磁化方向的磁畴变为最大，使得自旋器件的磁阻变为最大。
随后，施加电流脉冲，例如图3的第一电流脉冲，以改变磁畴壁的移动方向。磁化方向与钉扎畴层140的磁化方向相同的自由层120的磁畴通过磁畴壁的移动而增加，并且自旋器件的磁阻减小。
随后，当进一步施加电流脉冲时，磁化方向与钉扎畴层140的磁化方向相同的磁畴由于磁畴壁随后的迁移而最大化，并且自旋器件的磁阻最小化。
也就是说，由于自由层120的磁畴壁移动，通过改变具有与钉扎畴层140的磁化方向相同的磁化方向的磁畴，可以调节自旋器件的磁阻值，自由层120的磁畴壁根据电流脉冲的进展而移动。因此，可以逐步控制自旋器件的磁阻。
图5是示出根据本发明优选实施例，长期增强(LTP)和长期抑制(LTD)的两个操作的图。
参照图5，生物突触执行长期增强(LTP)和长期抑制(LTD)两种操作。LTP意味着当用长周期刺激两个神经元之间的突触时，神经元之间的信号传输逐渐改善。这意味着突触的信号传递能力改善。相反，LTD意味着神经元之间的信号传递越来越弱。控制信号传输的改善和弱化被定义为控制突触的加权。可以看出，生物突触的操作类似于根据图4中的磁畴壁的移动来调节磁阻。
在本发明中，在自旋突触的情况下，如在生物突触的LTP和LTD的操作中那样，可以通过磁畴壁运动改变磁阻来以类似的方式实现。
制备例1
为了实验调查，自旋器件制造为具有以下结构。Si用作基板，在Si基板上形成厚度为120nm的SiO2。随后，形成厚度为2nm的Ta作为电极110，然后在电极110上由Co0.4Fe0.55B0.05形成自由层120。
此外，在自由层120上继续形成厚度为2nm的MgO作为隧道阻挡层130，在隧道阻挡层130上形成厚度为4nm的Fe作为第一钉扎层141。
评价例1
评价制备例1中制造的自旋器件。电流脉冲在与表面水平的方向上施加到电极110。自由层120中的磁畴壁根据电流脉冲移动，并且磁畴壁的移动方向垂直于电流流动。施加电流脉冲以在5.06A/cm2至6.46A/cm2的电流密度范围内改变流向电极110的电流。
当电流脉冲以相同相位连续施加时，自由层120的磁畴壁在一个方向上移动，并且自由层120的自旋方向全部相同。此时，自由层120的磁化方向与第一钉扎层141的磁化方向相同，并且自旋器件的磁阻值达到最小值。
可以通过使用SOT现象控制畴壁运动的自旋器件可以应用于人工神经网络装置(ANN装置)。
磁畴壁易于确定神经元器件是否具有累积的刺激。
在本发明提出的结构的情况下，当由于电流脉冲(刺激)的累积而输入超过阈值的信号时，可以执行信号处理。
存在用于移动磁畴壁的各种方法。已经报道了通过外部磁场的移动，并且还报道了通过STT的磁壁的移动。特别地，最近报道了使用SOT的磁畴壁的移动。与使用STT的情况相比，使用SOT移动磁畴壁时显示出很大的优势。当通过使用SOT移动磁畴壁时，神经元自旋器件的操作功率降低并且驱动速度增加。
根据一些论文(“由于自旋轨道扭矩引起的正交于电流流动的畴壁运动(DomainWall Motion Orthogonal to Current Flow Due To Spin Orbit Torque)”，DebanjanBhowmik于2015年的科学报告)，当使用SOT时，写入延迟比STT快100倍，写入电流大约比STT小10倍。
此外，当使用STT时，需要用于自旋极化的钉扎层。然而，当使用SOT时，不需要用于自旋极化的附加钉扎层，这有利于简化自旋器件的结构。
图6是根据本发明优选实施例，使用自旋器件的神经元或突触操作的基本原理的概念图。
参照图6，当从突触累积的信号之和超过阈值时，神经元输出特定信号。由于对象10引起的初始信号输入到神经元20并且该信号连续输入到神经元20，然后信号累积在神经元20和神经元30之间的突触40中。当信号在突触40中累积并超过阈值时，信号传输到下一个神经元30，并且信号累积在连接到神经元30的突触50中。当信号累积在突触上并且在突触处累积的信号超过阈值时，信号传输到下一个神经元的下一个突触，并且最终识别(读取或写入)变得可能。
本发明的神经元自旋器件是能够以低功耗高度集成并且能够完全再现生物突触功能的器件。由于器件之间没有干扰，因此突触输出的可靠性非常高。
图7是示出根据本发明优选实施例，根据脉冲信号的神经元自旋器件的操作的图。
参照图7，脉冲信号输入到神经元自旋器件，在脉冲信号达到阈值之前，神经元自旋器件的输出信号不出现。当脉冲信号达到阈值时，此时的输入信号称为点火脉冲，在点火脉冲下神经元自旋器件的输出信号产生并输出。随后，输入反向脉冲信号(重置信号)，并且神经元自旋器件的输出信号变为零。
图8是根据本发明优选实施例，输入信号的图。
参照图8，如果在神经元自旋器件中累积的信号的总和不超过阈值，则不传递信号。初始累积值60不能超过阈值，并且可以确认神经元自旋器件被反向输入信号65重置。然后，神经元自旋器件的输出信号由重置后累积的输入信号70产生。也就是说，当输入电流Is的积分值变得等于或大于阈值时，神经元自旋器件接通。
图9是示出根据本发明优选实施例，根据自旋方向的自由层和钉扎层的磁阻的示意图。
参照图9，神经元自旋器件具有自由层230、隧道阻挡层240和钉扎层310。
钉扎层310的磁化固定，并且自由层230的磁化可以根据编程电流产生的外部磁场而改变。
当自由层230的自旋方向与钉扎层310的自旋方向相同时，最大电流可以在神经元自旋器件的垂直方向上流动，并且神经元自旋器件的磁阻变为最小状态。
当自由层230的自旋方向与钉扎层310的自旋方向相差180°时，最小电流可以在神经元自旋器件的垂直方向上流动，并且磁阻变为最大状态。
也就是说，根据钉扎层310和自由层230的磁方向确定磁阻，钉扎层310和自由层230是两个相邻的磁层。
图10是示出根据本发明优选实施例，根据电极处的电流方向，磁畴壁的移动的示意图。
参照图10的(a)和(b)，可以看出磁畴壁的移动方向根据电极220中的电流脉冲的方向而改变。
也就是说，在(a)的情况下，磁畴壁由于施加的电流脉冲而向右移动，并且通过磁畴壁的移动，自由层230的对应区域R1与钉扎层310的自旋方向相反。因此，神经元自旋器件的磁阻变为最大状态。
在(b)的情况下，电流脉冲与(a)中设定的方向相反，使得磁畴壁与(a)的移动方向相反。因此，具有与钉扎层310的自旋方向相同的自旋方向的磁畴被扩大。因此，由于自由层230的对应区域R2的自旋方向与钉扎层310的自旋方向相同，神经元自旋器件的磁阻最小化。
图11是根据本发明优选实施例，神经元自旋器件的截面图。
参照图11，该实施例的神经元自旋器件包括设置在基板210上的电极220、设置在电极220上并且能够移动畴壁的自由层230、设置在自由层230上的隧道阻挡层240、形成在隧道阻挡层240上的钉扎畴层300以及形成在钉扎畴层300上的覆盖层360。
钉扎畴层300还包括设置在隧道阻挡层240上的钉扎层310、设置在钉扎层310上的第一非磁性层320、设置在第一非磁性层320上的第一多层330、设置在第一多层330上的第二非磁性层340以及设置在第二非磁性层340上的第二多层350。
自由层230根据流过电极220的电流在与表面平行的方向上执行磁畴壁的移动。因此，根据自由层230中的磁畴壁的移动确定钉扎畴层300下方的自由层230的磁化方向，并且还确定神经元自旋器件的电阻。
钉扎层310、第一多层330和第二多层350表示固定的磁化方向，并且当磁化矢量全部相加时，磁化方向面向基板210，但不限于此。
图12是示出根据本发明优选实施例，根据电极处的电流脉冲，自由层的磁畴壁的移动的示意图。
参照图12，当电流脉冲在重置状态370下与电极并行流动时，神经元自旋器件的自由层的磁畴壁移动。当施加电流脉冲时，磁畴壁移动以进行累积进展1(371)、累积进展2(372)和累积进展3(373)。然后，当添加电流脉冲时，磁畴壁移动。当随着磁畴壁移动而在钉扎畴层300下方的相应区域处产生与钉扎畴层300的磁化方向一致的自由层230的磁畴时，通过点火操作产生输出。当在产生神经元自旋器件的输出之后施加电流脉冲的反向信号时，神经元自旋器件被重置(370)。
制备例2
制造如图11所示的神经元自旋器件。在神经元自旋器件中，在钉扎层310和第一多层330之间形成第一非磁性层320，并在第一多层330和第二多层350之间形成第二非磁性层340。在隧道阻挡层240上设置钉扎层310。
第一多层330和第二多层350各自通过交替堆叠Pd和Co形成，并且第一多层330的层数小于第二多层350的层数。
准备Si作为基板210，并在基板210上形成厚度为10nm的钨(W)作为电极220。然后，用CoFeB形成厚度为5nm的自由层230。在自由层230上，形成厚度为3nm的MgO作为隧道阻挡层240。
此外，对于第一非磁性层320，形成厚度为3nm的Ta，对于第二非磁性层340，形成厚度为3nm的Ru。在制造第一多层330和第二多层350时，沉积厚度为0.4nm至0.8nm的Pd层。沉积Pd层以引起第一多层330和第二多层350的垂直磁化。
钉扎层310使用与自由层230相同的材料CoFeB形成，并且形成的厚度为3nm。
通过使用薄膜工艺在隧道阻挡层240上形成的第一非磁性层320、第一多层330、第二非磁性层340、第二多层350和覆盖层360占据隧道阻挡层240上的某一区域，并且在长轴方向上布置在电极220的长轴长度的10％至50％的范围内。
评价例2
通过使用电流脉冲评价在制备例2中制造的神经元自旋器件。
向电极220施加电流脉冲，电流脉冲累积，当累积的电流脉冲超过阈值时，产生图12所示的点火操作(374)。此时，在神经元自旋器件的垂直方向上测量最大电流值，然后向重置操作(370)施加电流脉冲的反向电流脉冲，以测量神经元自旋器件的垂直方向上的最小电流。
修改实施例
此外，在用于存储器应用的MTJ中，自由层具有单轴磁各向异性，并且自由层的自旋方向处于与钉扎层的自旋方向形成的角度仅为0°或180°的状态。
然而，在本发明实施例的修改中，自由层制造为具有多轴磁各向异性，并且自由层的自旋方向与钉扎层的自旋方向形成的角度可以具有多步角。
此外，在本发明的修改实施例中，自旋方向可以被解释为具有与磁性层或磁性材料的磁化方向相同的含义。
图13是根据本发明的修改实施例，形成具有第一自由层、第一隧道阻挡层和第一钉扎层的磁隧道结(MTJ)的自旋突触器件的截面图。
参照图13，自旋突触器件具有形成在第一电极400上的钉扎层410、形成在钉扎层410上的第一隧道阻挡层420、形成在第一隧道阻挡层420上的第一自由层430以及形成在第一自由层430上的第二电极440。
钉扎层410可以是铁磁材料，例如Co、Fe、Ni、Mn或其合金。例如，这种合金包括CoFeB、NiFe、CoPt、CoPd、FePt或FePd。钉扎层410的磁化取向是固定的，第一自由层430的磁化可以根据编程电流产生的外部磁场而改变。
此外，第一自由层430可以是铁磁材料，并且可以是Co、Fe、Ni、Mn或其合金。
此外，第一隧道阻挡层420是金属氧化物，例如可以使用MgOx、AlOx等。
钉扎层410的自旋方向是固定的，第一自由层430的自旋方向根据通过第一电极400施加到自旋突触器件的电流脉冲在同一平面上产生预定角度的扭矩。
自旋突触器件的磁阻根据由第一自由层430的自旋方向和钉扎层410的自旋方向形成的角度而改变。
图14根据本发明的修改实施例，形成具有第一自由层、第一隧道结层，第一钉扎层、第二隧道结层和第二自由层的磁隧道结(MTJ)的自旋突触器件的截面图。
参照图14，自旋突触器件具有其中第一自由层430和第二自由层460以及MTJ存在于两个区域中的结构。
自旋突触器件具有第一电极400、钉扎层410、第一隧道阻挡层420、第一自由层430，第二隧道阻挡层450、第二自由层460和第二电极470。
另外，第二自由层460是铁磁材料，并且可以是Co、Fe、Ni、Mn或其合金。
第二隧道阻挡层450是金属氧化物，例如MgOx或AlOx。
钉扎层410的自旋方向是固定的，与钉扎层410具有预定角度的第一自由层430的自旋方向根据施加到第一电极400的脉冲电流产生扭矩。第二自由层460的自旋方向还根据电流脉冲产生自旋扭矩，以与第二自由层460的自旋方向和钉扎层410的自旋方向形成一定角度。另外，第二电极470形成在第二自由层460上。
自旋突触器件的磁阻根据第一自由层430和第二自由层460的自旋方向以及钉扎层410的自旋方向形成的角度而改变。两个区域的MTJ可以实现多比特操作。
图13和14的自旋突触器件是用于实现多比特的基本结构。
图15是根据本发明的修改实施例，形成具有多轴磁各向异性的第一自由层的方法的示意图。
图16是根据本发明的修改实施例，具有多轴磁各向异性的自由层的各向异性结构的示意图。
参照图15和16，在样品基板500上形成第一电极之后，在腔室中施加磁场的同时在第一电极上形成铁磁层510。随后，在其上形成有铁磁层510的样品载入电炉后，在施加磁场的同时在300℃至1500℃的范围内加热至少10分钟。
通过适当选择样品基板500和电极层的晶体生长来调整铁磁层510的晶体取向540。
可以通过使用铁磁层510的整体形状，通过使用在形成铁磁层510时施加的磁场，并通过使用在热处理时施加的磁场，形成具有多轴磁各向异性的自由层。
此外，在制造铁磁层510时，控制磁性层的晶体生长以根据铁磁层510的结晶度产生磁各向异性轴，并因此可以制造具有多个轴的磁各向异性的自由层，且该自由层可具有磁晶各向异性。当以与成为自旋突触结构的基本元件的自旋阀相同的原理应用于MTJ时，这种多轴磁各向异性可以用作多比特存储器。
另外，可以堆叠具有不同磁化方向的自由层以形成具有形状磁各向异性的多个层，并且可以使用层叠的自由层来实现磁各向异性。在这种情况下，可以更精细地控制自旋突触结构的加权程度。
当自由层形成为多层结构时，每次形成自由层时，多层结构中的每个自由层可以在磁化方向上改变，从而使得更容易根据多层结构的自由层的方向的改变实现多比特。
图17是示出根据本发明的修改实施例，形成的具有自由层、隧道阻挡层和钉扎层的自旋突触器件的基本结构的分离的透视图。
参照图17，隧道阻挡层620形成在自由层630和钉扎层610之间，自由层630的自旋方向形成在x轴方向上。自由层630的自旋方向和钉扎层610的自旋方向彼此相反，自旋突触器件在垂直方向上的磁阻最大化。
图18是示出以45°的间隔形成根据本发明的修改实施例的自由层的自旋方向的图。
参照图18，同一表面上的自由层的自旋方向被设定为0°轴740、315°轴750、270°轴760、225°轴770和180°轴780。
图19是示出根据本发明的修改实施例，通过将电流脉冲施加到自旋突触器件同时保持自旋突触器件的电流水平，自旋方向转换的示意图。
参照图19，电流脉冲未施加到自旋突触器件，自由层630的自旋方向810在与钉扎层610相反的方向上，由此自旋突触器件的磁阻具有最大值。(电阻高；HR)。
当第一电流脉冲输入到自旋突触器件的第一电极400时，自由层630的自旋产生扭矩，自旋方向820旋转45°，并与钉扎层的自旋方向形成135°的角度。然后，施加第二电流脉冲使得自由层630的自旋方向830进一步旋转45°，以与钉扎层610的自旋方向形成90°的差异。然后，当施加第三电流脉冲时，自由层630的自旋方向840进一步旋转45°，以与钉扎层610的自旋方向形成45°的差异。通过第一电极400逐渐施加电流脉冲，使得自由层630的自旋方向旋转并且自旋突触器件的磁阻逐渐减小。
将电流脉冲进一步施加到自旋突触器件，使得自由层630的自旋方向850和钉扎层610的自旋方向变为相同方向，并且自旋突触器件的磁阻变为最小值的状态(电阻低；RL)。
当将如上所述的电流脉冲施加到自旋突触器件时，输入到自旋突触器件中的电流值保持恒定，但是自旋突触器件的磁阻值减小。
图20是示出根据本发明的修改实施例，通过向自旋突触器件施加电流脉冲而使自旋突触器件的磁阻定量变化的图。
参照图20，自旋突触器件的磁阻是RH，其是最大电阻状态，当电流脉冲逐步施加到自旋突触器件时，磁阻经R0、R1、R2、R3累积地减小。
通过逐步施加电流脉冲，自由层630的自旋方向等于钉扎层610的自旋方向，并且自旋突触器件的磁阻达到最小值。可以在不改变流过自旋突触器件的电流值的情况下改变自旋突触器件的磁阻值，从而以低功率驱动自旋突触器件，利用这可以制造低功率存储器。
图21是根据本发明的修改实施例，用于读取磁阻并写入施加了电流脉冲的自旋突触器件的示意图。
参照图21，当电流脉冲施加到自旋突触器件并且自由层630的自旋方向被脉冲电流改变时，自旋突触器件的磁阻改变。通过对改变的磁阻进行读取操作，可以知道自旋突触的状态。
另外，如果通过向自旋突触器件施加电流脉冲来读取磁阻R1，则可以确认在施加电流脉冲之前磁阻是R0，并且可以识别自旋突触器件的自旋方向。重复该过程以实现写入操作和读取操作。
图22是根据本发明的修改实施例，自旋突触器件的激发和抑制的预测图。
参照图22，自旋突触器件可以通过电流脉冲操作，并且自旋突触器件的磁阻根据电流脉冲而改变。还预期自旋突触器件将表现出线性激发和抑制。
当向自旋突触器件施加电流脉冲时，自旋突触器件的磁阻改变。此外，当连续施加电流脉冲直到磁阻变为最小值时，流到自旋突触器件的电流可以是最大值。这类似于这样一种突触激发状态：施加连续脉冲电流并且流向自旋突触器件的电流增加。随后，在自旋突触器件的磁阻变为最小之后，当连续施加脉冲电流时，自旋突触器件的磁阻增加。这是因为自旋突触器件的电流脉冲在相反方向，并且自旋突触器件处于抑制状态。
还可以看出，即使在自旋突触器件的超过106个循环之后，自旋突触器件的激发和抑制的图形状也不会改变。
具有多轴磁各向异性的MTJ使得能够进行多比特操作，包括MTJ的自旋突触器件可以通过替换传统的二进制存储器来大大增加其容量，并且它还可以用作适合于人工神经网络技术的突触装置。
图23是根据本发明的修改实施例，用于自旋突触器件的激发和抑制的示意图。
参照图23，当自由层的自旋方向和钉扎层的自旋方向在相同方向上时，自旋突触器件的磁阻处于最小状态。当向这种自旋突触器件施加电流脉冲时，自由层的自旋方向在同一平面上改变，并且自旋突触器件的磁阻增加。
自由层的自旋方向与钉扎层的自旋方向形成180°的状态是自旋突触器件的磁阻变为最大值的状态。因此，如果向自旋突触器件连续施加电流脉冲，则获得最大值。当在自旋突触器件的磁阻处于其最大值的状态下连续施加电流脉冲时，自旋突触器件的磁阻根据自由层的自旋方向的改变而减小。
图24是示出根据本发明的修改实施例，自旋突触器件和STT-MRAM之间的比较的图。
参考图24的(a)和(b)，(a)是磁畴壁型的自旋突触器件，当向自旋突触器件施加电流脉冲时，自旋突触器件的磁阻逐步改变，RH到RL，并且制造要在多个阶段中控制的突触装置是可能的。(b)是STT-MRAM型的，当向STT-MRAM施加电流脉冲时，仅获得为RH或RL的磁阻。
制备例3
第一自由层430由铁磁材料制成，并且在具有优异结晶度的第一隧道阻挡层420上由厚度为55nm的CoFeAl形成。
随后，使用加热器在400℃或更高温度下对形成的CoFeAl进行热处理10分钟或更长时间。
评价例3
通过角度确认制备例3中形成的CoFeAl薄膜的剩余磁化强度。磁各向异性角度下的剩余磁化强度大，并且随着与磁各向异性方向的距离增加，剩余磁化强度减小。因此，剩余磁化强度是用于确认磁各向异性的方向的量度。制造的CoFeAl薄膜的磁各向异性表现出双轴磁各向异性，其中双轴为0°和90°。

Claims (13)

1.一种自旋器件，包括：
形成在基板上的电极；
形成在所述电极上并根据自旋轨道扭矩产生磁畴壁移动的自由层；
形成在所述自由层上并由非磁性材料制成的隧道阻挡层；以及
设置在所述隧道阻挡层上并具有固定的磁化方向的钉扎畴层，
其中所述钉扎畴层包括：
设置在所述隧道阻挡层上的钉扎层；
形成在所述钉扎层上的第一非磁性层；
设置在所述第一非磁性层上的第一多层；
设置在所述第一多层上的第二非磁性层；以及
设置在所述第二非磁性层上的第二多层，
其中所述自由层通过由于施加电流脉冲引起的畴壁移动来执行神经元操作。
2.根据权利要求1所述的自旋器件，其中所述自由层具有选自CoFeB、CoNi和CoPd组成的组中的至少一种。
3.根据权利要求1所述的自旋器件，其中所述隧道阻挡层是金属氧化物，并且所述金属氧化物由选自HfO2、ZrO2、AlOx、SiO2、MgO和Ta2O3组成的组中的至少一种组成。
4.根据权利要求1所述的自旋器件，其中作为自旋源的所述电极具有选自Ta、Hf、W、Nb及其合金组成的组中的至少一种。
5.根据权利要求1所述的自旋器件，其中所述第一非磁性层和所述第二非磁性层具有选自Ru、Ta、W和Cu组成的组中的至少一种。
6.根据权利要求1所述的自旋器件，其中所述第一多层和所述第二多层具有在彼此相反的方向固定的自旋方向。
7.根据权利要求1所述的自旋器件，其中所述第一多层和所述第二多层具有Co和Pd交替形成的结构，并且所述第一多层的磁化强度小于所述第二多层的磁化强度。
8.根据权利要求1所述的自旋器件，其中设置在所述基板上的所述钉扎畴层的表面积在所述自由层的表面积的5％至50％的范围内。
9.一种操作自旋器件的方法，所述自旋器件具有设置在基板上的电极、设置在所述电极上并且能够移动畴壁的自由层、形成在所述自由层上的隧道阻挡层以及形成在所述隧道阻挡上的钉扎畴层，所述方法包括：
在平行于所述电极的表面的方向上向所述电极施加电流脉冲；
由于所述电流脉冲移动所述自由层的畴壁；以及
通过所述自由层的磁畴壁的移动改变所述自旋器件的磁阻，
在所述磁阻达到最大并且在与所述钉扎畴层的磁化方向相反的方向上形成所述自由层的磁化方向之后，在与施加到所述电极的所述电流脉冲的方向相反的方向上施加电流脉冲；
由于所述磁畴壁的移动逐步降低所述自旋器件的磁阻；以及
最小化所述磁阻并在与所述钉扎畴层的磁化方向相同的方向上形成所述自由层的磁化方向。
10.根据权利要求9所述的方法，还包括：
在所述自旋器件的所述磁阻逐步改变并且所述磁阻饱和之后，在与所述钉扎畴层的磁化方向相反的方向上形成所述自由层的磁化方向。
11.根据权利要求9所述的方法，还包括：
通过在改变所述自旋器件的磁阻之后反转所述电流脉冲的相位来重置所述自旋器件。
12.根据权利要求11所述的方法，其中由于所述电流脉冲的所述相位反转，将所述自旋器件的磁阻最大化，从而重置所述自旋器件。
13.根据权利要求9所述的方法，其中所述自由层上的所述钉扎畴层占据的面积在所述自由层的表面层的5％至50％的范围内。
CN201780064988.XA 2016-10-25 2017-10-25 自旋器件及其操作方法和制造方法 Active CN109952662B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR1020160139304A KR20180045328A (ko) 2016-10-25 2016-10-25 스핀 뉴런 소자 및 이의 동작방법
KR10-2016-0139304 2016-10-25
KR1020160139257A KR20180045302A (ko) 2016-10-25 2016-10-25 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법
KR1020160139270A KR20180045308A (ko) 2016-10-25 2016-10-25 다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법
KR10-2016-0139270 2016-10-25
KR10-2016-0139257 2016-10-25
PCT/KR2017/011822 WO2018080159A1 (ko) 2016-10-25 2017-10-25 스핀 소자, 이의 동작방법 및 이의 제작 방법

Publications (2)

Publication Number Publication Date
CN109952662A CN109952662A (zh) 2019-06-28
CN109952662B true CN109952662B (zh) 2023-04-18

Family

ID=62023810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780064988.XA Active CN109952662B (zh) 2016-10-25 2017-10-25 自旋器件及其操作方法和制造方法

Country Status (4)

Country Link
US (1) US10885960B2 (zh)
EP (1) EP3534421B1 (zh)
CN (1) CN109952662B (zh)
WO (1) WO2018080159A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037434B (zh) * 2018-07-06 2020-07-28 西安交通大学 基于人工反铁磁自由层的隧道结器件及磁性随机存储装置
US11386320B2 (en) * 2019-03-06 2022-07-12 International Business Machines Corporation Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element
KR102128474B1 (ko) 2019-04-26 2020-06-30 삼성전자주식회사 자발 분극 동작 원리를 이용한 뉴런 소자
US11362269B2 (en) 2019-08-16 2022-06-14 National University Of Singapore Spin-orbit torque device and method for operating a spin-orbit torque device
KR102632986B1 (ko) * 2019-10-01 2024-02-05 에스케이하이닉스 주식회사 전자 장치
JP2021090041A (ja) * 2019-11-26 2021-06-10 Tdk株式会社 磁化回転素子、磁気抵抗効果素子、半導体素子、磁気記録アレイ及び磁気抵抗効果素子の製造方法
EP3839955A1 (en) 2019-12-18 2021-06-23 Imec VZW Dual stack sot
US11087811B1 (en) * 2020-05-28 2021-08-10 International Business Machines Corporation NVM synaptic element with gradual reset capability
CN113126010B (zh) * 2021-03-19 2022-06-07 复旦大学 一种用于测量磁性材料自旋极化率的方法
CN116930833B (zh) * 2023-09-18 2024-01-12 江苏多维科技有限公司 磁传感器及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1571713A4 (en) * 2002-12-13 2009-07-01 Japan Science & Tech Agency DREHINJECTION DEVICE, MAGNETIC DEVICE USING THE SAME, THE MAGNETIC THIN FILM USED THEREIN
US8374025B1 (en) 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
US7869266B2 (en) 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US7525862B1 (en) 2008-05-09 2009-04-28 International Business Machines Corporation Methods involving resetting spin-torque magnetic random access memory with domain wall
US7834385B2 (en) 2008-08-08 2010-11-16 Seagate Technology Llc Multi-bit STRAM memory cells
US8344433B2 (en) * 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
FR2945147B1 (fr) 2009-04-30 2012-03-30 Thales Sa Dispositif memristor a resistance ajustable grace au deplacement d'une paroi magnetique par transfert de spin et utilisation dudit memristor dans un reseau de neurones
JP4868079B1 (ja) * 2010-01-25 2012-02-01 日立化成工業株式会社 ｎ型拡散層形成組成物、ｎ型拡散層の製造方法、及び太陽電池セルの製造方法
WO2014022304A1 (en) * 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
US10783943B2 (en) 2013-02-19 2020-09-22 Yimin Guo MRAM having novel self-referenced read method
KR102078850B1 (ko) * 2013-03-15 2020-02-18 삼성전자 주식회사 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
KR102137815B1 (ko) * 2013-10-10 2020-07-24 한양대학교 산학협력단 강자성 다층박막 및 이를 포함하는 mtj 구조
WO2015068509A1 (ja) * 2013-11-06 2015-05-14 日本電気株式会社 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法
US9373781B2 (en) * 2013-11-12 2016-06-21 Samsung Electronics Co., Ltd. Dual perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
EP3035347B1 (en) 2014-12-16 2017-11-15 IMEC vzw Spin torque majority gate device
KR101705962B1 (ko) * 2015-01-19 2017-02-14 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
CN108604573B (zh) * 2016-04-21 2022-10-25 Tdk株式会社 磁壁利用型模拟存储元件以及磁壁利用型模拟存储器

Also Published As

Publication number Publication date
CN109952662A (zh) 2019-06-28
EP3534421B1 (en) 2021-08-11
US20200058339A1 (en) 2020-02-20
EP3534421A4 (en) 2020-06-03
WO2018080159A1 (ko) 2018-05-03
EP3534421A1 (en) 2019-09-04
US10885960B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
CN109952662B (zh) 自旋器件及其操作方法和制造方法
US10622550B2 (en) Magnetoresistance effect element including a recording layer with perpendicular anisotropy and a bias layer comprised of an antiferromagnetic material, magnetic memory device, manufacturing method, operation method, and integrated circuit
CN113167842B (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
CN108780779B (zh) 交换偏置利用型磁化反转元件、交换偏置利用型磁阻效应元件、交换偏置利用型磁存储器、非易失性逻辑电路及磁神经元元件
CN108604573B (zh) 磁壁利用型模拟存储元件以及磁壁利用型模拟存储器
EP2220651B1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
KR100624762B1 (ko) 고밀도 ｍｒａｍ 어플리케이션을 위한 합성-페리자성체센스-층
US10553299B2 (en) Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
CN108604604B (zh) 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器
EP2446471A2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
CN101730913A (zh) 具有渐变层的非易失性磁存储元件
CN103392245A (zh) 可写入的磁性元件
JP2010507907A (ja) 垂直磁化及び相互作用相殺中間層を備えた磁気デバイス
US11963464B2 (en) Exchange-coupled composites
CN102916126A (zh) 存储元件和存储装置
US20220068339A1 (en) Magnetic tunnel junction comprising an inhomogeneous granular free layer and associated spintronic devices
Jaiswal et al. Energy-efficient memory using magneto-electric switching of ferromagnets
KR20180045302A (ko) 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법
KR20180045328A (ko) 스핀 뉴런 소자 및 이의 동작방법
US20230110711A1 (en) Semiconductor memory device
JP2007305823A (ja) 磁気抵抗効果素子を用いたメモリおよびその駆動方法
KR20180045308A (ko) 다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법
KR20230115375A (ko) 스핀트로닉스 기반 인공 시냅스 소자
CN115020582A (zh) 一种多阻型磁性器件及其制备方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210527

Address after: Gyeonggi Do Korea Suwon

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Han Guoshouershi

Applicant before: INDUSTRY-UNIVERSITY COOPERATION FOUNDATION HANYANG University

GR01 Patent grant
GR01 Patent grant