KR20180041796A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20180041796A
KR20180041796A KR1020160133560A KR20160133560A KR20180041796A KR 20180041796 A KR20180041796 A KR 20180041796A KR 1020160133560 A KR1020160133560 A KR 1020160133560A KR 20160133560 A KR20160133560 A KR 20160133560A KR 20180041796 A KR20180041796 A KR 20180041796A
Authority
KR
South Korea
Prior art keywords
pixel
electrode
layer
insulating layer
region
Prior art date
Application number
KR1020160133560A
Other languages
English (en)
Inventor
김종윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160133560A priority Critical patent/KR20180041796A/ko
Priority to US15/783,820 priority patent/US10236309B2/en
Priority to CN201710957891.3A priority patent/CN107958916B/zh
Publication of KR20180041796A publication Critical patent/KR20180041796A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L51/524—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3246—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L51/5225—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H01L2251/105—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예에 따른 표시 장치는, 화소 영역 및 상기 화소 영역에 인접하는 투과 영역을 포함하는 기판, 상기 화소 영역에서 상기 기판 위에 위치하는 트랜지스터, 상기 화소 영역에서 상기 트랜지스터 위에 위치하는 평탄화층, 상기 화소 영역과 상기 투과 영역 사이에서 상기 기판 위에 위치하는 격벽, 그리고 상기 평탄화층 위에 위치하며, 상기 평탄화층과 상기 격벽 사이의 트렌치 내로 연장되어 있는 화소 전극을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
최근 유기 발광 표시 장치 같은 표시 장치에서 광 투과성을 향상시킨 투명 표시 장치(transparent display)에 대한 연구가 진행되고 있다. 표시 장치는 다수의 층을 포함하는데, 이들 층의 배치와 형성 물질 등에 따라 표시 장치의 투과성이 변할 수 있다. 예컨대, 투명 표시 장치는 투과성을 저하시키는 층들을 제거한 투과 영역을 포함할 수 있다. 하지만 투과 영역의 제거된 층들로 인한 문제점이 발생할 수 있다.
실시예들은 화소 전극의 침식 및 돌출(protrusion)을 방지할 수 있고, 포토레지스트(photoresist)의 사용을 최소화할 수 있는 표시 장치 및 그 제조 방법을 제공하는 것이다.
일 실시예에 따른 표시 장치는, 화소 영역 및 상기 화소 영역에 인접하는 투과 영역을 포함하는 기판, 상기 화소 영역에서 상기 기판 위에 위치하는 트랜지스터, 상기 화소 영역에서 상기 트랜지스터 위에 위치하는 평탄화층, 상기 화소 영역과 상기 투과 영역 사이에서 상기 기판 위에 위치하는 격벽, 그리고 상기 평탄화층 위에 위치하며, 상기 평탄화층과 상기 격벽 사이의 트렌치 내로 연장되어 있는 화소 전극을 포함한다.
상기 격벽과 상기 평탄화층은 동일한 물질로 이루어질 수 있다.
상기 화소 전극의 가장자리가 상기 트렌치 내에 위치할 수 있다.
상기 표시 장치는 상기 화소 전극 위에 위치하는 화소 정의막을 더 포함할 수 있고, 상기 화소 정의막은 상기 트렌치 내에서 상기 화소 전극의 가장자리를 덮고 있을 수 있다.
상기 격벽은 상기 평탄화층과 분리되어 있을 수 있다.
상기 표시 장치는 상기 트랜지스터의 반도체와 게이트 전극 사이에 위치하는 게이트 절연층을 더 포함할 수 있고, 상기 격벽은 상기 게이트 절연층 바로 위에 위치할 수 있다,
상기 트렌치 내에서 상기 화소 전극은 상기 게이트 절연층과 접촉할 수 있다.
상기 표시 장치는 상기 화소 전극 위에 위치하는 발광 부재 및 상기 발광 부재 위에 위치하는 공통 전극을 더 포함할 수 있고, 상기 공통 전극은 상기 격벽의 한 측면과 접촉할 수 있다.
상기 공통 전극은 상기 투과 영역에서 상기 게이트 절연층과 접촉할 수 있다.
상기 격벽은 상기 평탄화층과 연결되어 있을 수 있다.
상기 표시 장치는 상기 트랜지스터의 게이트 전극과 소스 및 드레인 전극 사이에 위치하는 층간 절연층을 더 포함할 수 있고, 상기 격벽은 상기 층간 절연층 바로 위에 위치할 수 있다.
상기 발광 부재는 상기 투과 영역에서 상기 게이트 절연층과 상기 공통 전극 사이에 위치할 수 있다.
상기 표시 장치는 투명 표시 장치일 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은, 화소 영역 및 상기 화소 영역에 인접하는 투과 영역을 포함하는 기판 위의 상기 화소 영역에 트랜지스터를 형성하는 단계, 상기 화소 영역 및 상기 투과 영역에 절연 물질을 적층하고 식각하여 상기 화소 영역에 평탄화층을 형성하고 상기 화소 영역과 상기 투과 영역 사이에 격벽을 형성하는 단계, 그리고 도전 물질을 적층하고 식각하여, 상기 평탄화층 위에 위치하며 상기 격벽과 상기 평탄화층 사이의 트렌치 내로 연장되는 화소 전극을 형성하는 단계를 포함한다.
상기 화소 전극은 가장자리가 상기 트렌치 내에 위치하도록 형성될 수 있다.
상기 방법은, 상기 화소 전극 위에 절연 물질을 적층하고 식각하여 상기 트렌치 내의 상기 화소 전극을 덮는 화소 정의막을 형성하는 단계를 더 포함할 수 있다.
상기 트랜지스터를 형성하는 단계는 게이트 절연층 위에 도전 물질을 적층하고 식각하여 게이트 전극을 형성하는 단계를 포함할 수 있다.
상기 화소 전극은 상기 트렌치 내에서 상기 게이트 절연층과 접촉하도록 형성될 수 있다.
상기 게이트 전극의 형성 시 상기 투과 영역에 식각 방지층을 함께 형성할 수 있다.
상기 방법은, 상기 화소 전극 위에 발광 부재를 형성하는 단계 및 상기 발광 부재 위에 공통 전극을 형성하는 단계를 더 포함할 수 있고, 상기 공통 전극은 상기 격벽의 한 측면과 접촉하게 형성될 수 있다.
상기 공통 전극은 상기 투과 영역에서 상기 게이트 절연층과 접촉하게 형성될 수 있다.
실시예들에 따르면, 화소 전극의 침식 및 돌출을 방지할 수 있고, 포토레지스트의 소모량을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1에 도시된 표시 장치의 단위 영역의 개략적인 배치도이다.
도 3은 도 2에서 III-III' 선을 따라 취한 개략적인 단면도이다.
도 4 내지 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하, 도면을 참고하여 본 발명의 실시예에 따른 표시 장치에 대해 상세하게 설명한다. 유기 발광 표시 장치를 예로 들어 설명할지라도, 본 발명에 따른 표시 장치는 이에 제한되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이고, 도 2는 도 1에 도시된 표시 장치의 단위 영역의 개략적인 배치도이다.
도 1을 참고하면, 표시 장치(10)는 그 뒤에 위치하는 사물(object)이나 배경(background)을 마치 유리창과 같이 투과시킬 수 있다. 이와 같은 표시 장치(10)는 소위 투명 표시 장치라고 불린다. 투명 표시 장치는 제품의 상세한 정보와 기능을 전달하는 쇼케이스(showcase), 자동차 유리, 건물의 창문 등으로 활용되어 각종 정보를 제공하는데 활용될 수 있다. 투명 표시 장치는 다양한 사물에 적용될 수 있고, 사물과 상호 작용하는(interactive) 콘텐츠와 접목할 수 있다. 예컨대, 투명 표시 장치는 증강현실(augmented reality) 기술과 결합될 수 있다.
도 2를 참고하면, 표시 장치(10)는 투과 영역(TA)과 화소 영역(PA)을 포함한다. 투과 영역(TA)과 화소 영역(PA)은 예컨대 가로 방향으로 번갈아 가며 배치되어 있을 수 있다. 가로 방향으로 투과 영역(TA)과 화소 영역(PA) 사이의 영역은 경계 영역(border area)이라 부를 수 있다.
투과 영역(TA)에는 외부 광을 실질적으로 투과시키는 투과창(TW)이 위치하고, 화소 영역(PA)에는 영상을 표시하는 최소 단위인 화소(PX)가 위치한다. 표시 장치(10)에는 예컨대 하나의 투과창(TW)과 하나의 화소(PX)를 포함하는 단위 영역(UA)이 행렬로 배치되어 있을 수 있다. 투과 영역(TA)의 투과창(TW)으로 인해, 표시 장치(10)는 전체적으로 투명하게 인식될 수 있다.
화소(PX)는 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)를 포함할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)는 서로 다른 색을 표시할 수 있다. 예컨대, 제1 화소(PX1)는 적색을 표시할 수 있고, 제2 화소(PX2)는 녹색을 표시할 수 있고, 제3 화소(PX3)는 청색을 표시할 수 있다. 화소(PX)는 이들 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 조합에 의해 다양한 색상과 명암을 표현할 수 있다. 화소(PX)는 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 이외에 다른 색(예컨대, 백색)을 표시하는 화소를 더 포함할 수도 있다. 화소(PX)를 구성하는 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)는 각각 부화소로 불릴 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)는 서로 다른 크기를 가질 수 있다. 도 2에서 제3 화소(PX3)가 가장 크게 도시되어 있으나, 이에 한정되는 것은 아니며, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 크기는 다양하게 변경될 수 있다. 또한, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 중 적어도 두 개의 화소는 크기가 실질적으로 동일할 수도 있다.
각각의 화소(PX1, PX2, PX3)는 예컨대 화소 내의 전류량의 제어 또는 온/오프를 위한 트랜지스터(TR)를 포함한다. 하나의 트랜지스터(TR)가 도시되어 있을지라도, 각각의 화소는 두 개 이상의 트랜지스터(TR)를 포함할 수 있다. 도시되지 않았지만, 각각의 화소(PX1, PX2, PX3)는 하나 이상의 축전기를 포함할 수 있다.
투과창(TW)은 투과율의 손실을 최소화하며 외부 광을 투과시킨다. 투과창(TW)은 사각형의 평면 형상을 가질 수 있지만, 이에 제한되지 않는다. 도 1에서 하나의 투과창(TW)이 하나의 화소(PX)에 대응하게 화소(PX)와 인접하고 있다. 도시된 것과 달리, 3개로 분리된 투과창(TW)이 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)에 대응하게 이들 화소(PX1, PX2, PX3)와 인접하여 위치할 수 있고, 하나의 투과창(TW)이 4개 이상의 화소에 대응하게 이들 화소와 인접하여 위치할 수도 있다. 세로 방향으로 인접하는 투과창(TW) 사이에는 화소(PX)에 인가되는 신호를 전달하기 위한 배선(도시되지 않음), 예컨대 스캔 신호를 전달하는 스캔선이 위치할 수 있다.
투과창(TW)과 화소(PX) 사이에는 격벽(wall)(W)이 위치하고 격벽(W)과 화소(PX) 사이에는 트렌치(T)가 위치한다. 격벽(W) 및 트렌치(T)를 경계로 투과 영역(TA)과 화소 영역(PA)이 나뉠 수 있다. 따라서 화소 영역(PA)에 인접하는 투과창(TW)의 측면은 격벽(W)에 의해 한정될 수 있다. 격벽(W)과 트렌치(T)는 후술하는 화소 전극의 형성 과정에서 포토레지스트의 사용을 줄일 수 있고 화소 전극의 불량을 방지할 수 있게 한다.
이하에서는 투과창(TW), 화소(PX), 격벽(W) 및 트렌치(T)를 중심으로 본 발명의 일 실시예에 따른 표시 장치에 대해 도 3을 참고하여 상세하게 설명한다.
도 3은 도 2에서 III-III' 선을 따라 취한 개략적인 단면도이다.
도 3을 참고하면, 표시 장치는 기판(110)의 투과 영역(TA)에 위치하는 투과창(TW), 기판(110)의 화소 영역(PA)에 위치하는 화소(PX), 그리고 투과창(TW)과 화소(PX) 사이에 위치하는 격벽(W) 및 트렌치(T)를 포함한다.
기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 투명한 절연 기판일 수 있다.
기판(110) 위에서는 트랜지스터(TR)의 반도체(154)가 위치한다. 반도체(154)는 채널 영역(152)과 채널 영역(152)의 양측에 위치하며 도핑되어 있는 소스 영역(153) 및 드레인 영역(155)을 포함한다. 반도체(154)는 다결정 규소, 비정질 규소, 또는 산화물 반도체를 포함할 수 있다.
도시되지 않았지만, 기판(110)과 반도체(154) 사이에는 차광 전극이 위치할 수 있다. 차광 전극은 외부 광이 반도체(154)에 도달하는 것을 차단하여 반도체(154)의 특성 저하를 막고 트랜지스터(TR)의 누설 전류를 최소화할 수 있다. 기판(110)과 반도체(154) 사이에는 반도체(154)의 특성을 열화시키는 불순물이 확산되는 것을 방지하고 수분 등의 침투를 방지하기 위한 버퍼층(도시되지 않음)이 위치할 수 있다.
반도체(154) 위에는 제1 게이트 절연층(141)이 위치한다. 제1 게이트 절연층(141)은 기판(110)의 전면에 걸쳐 위치할 수 있고, 따라서 투과 영역(TA)에도 위치할 수 있다. 도시된 실시예와 달리, 제1 게이트 절연층(141)은 투과 영역(TA)에는 위치하지 않을 수 있다. 제1 게이트 절연층(141)은 규소 산화물(SiOx), 규소 질화물(SiNx) 등의 무기 절연 물질을 포함할 수 있다.
제1 게이트 절연층(141) 위에는 트랜지스터(TR)의 게이트 전극(124)과 축전기(C)의 제1 전극(126), 스캔선(도시되지 않음) 등을 포함하는 제1 게이트 도전체가 위치한다. 게이트 전극(124)은 반도체(154)의 채널 영역(152)과 중첩할 수 있다.
제1 게이트 도전체 위에는 무기 절연 물질을 포함할 수 있는 제2 게이트 절연층(142)이 위치한다. 제2 게이트 절연층(142) 위에는 축전기(C)의 제2 전극(156), 유지선(storage line)(도시되지 않음) 등을 포함하는 제2 게이트 도전체가 위치한다. 제2 전극(156)은 제2 게이트 절연층(142)을 사이에 두고 제1 전극(126)과 중첩하며, 이들은 화소의 유지 축전기일 수 있는 축전기(C)를 이룬다. 제1 및 제2 게이트 도전체들은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 도시된 실시예와 달리, 표시 장치는 제2 게이트 절연층(142) 및 제2 게이트 도전체를 포함하지 않을 수 있다.
제2 게이트 도전체 위에는 무기 절연 물질을 포함할 수 있는 층간 절연층(160)이 위치한다. 제2 게이트 절연층(142)과 층간 절연층(160)은 화소 영역(PA)에 위치하지만, 투과 영역(TA)의 투과창(TW)에는 투과율 향상을 위해 위치하지 않을 수 있다. 화소 영역(PA)에서, 제2 게이트 절연층(142)과 층간 절연층(160)은 가장자리가 실질적으로 일치할 수 있다.
층간 절연층(160) 위에는 트랜지스터(TR)의 소스 전극(173) 및 드레인 전극(175), 데이터선(도시되지 않음), 구동 전압선(도시되지 않음) 등을 포함하는 데이터 도전체가 위치한다. 소스 전극(173) 및 드레인 전극(175)은 층간 절연층(160) 및 제2 게이트 절연층(142)에 형성된 접촉 구멍들(63, 65)을 통해 반도체(154)의 소스 영역(153) 및 드레인 영역(155)에 각각 연결될 수 있다. 데이터 도전체는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층(예컨대, Ti/Al/Ti, Mo/Al/Mo, Mo/Cu/Mo 등)으로 형성될 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 트랜지스터(TR)를 이룬다. 도시된 트랜지스터는 유기 발광 표시 장치의 화소에서 구동 트랜지스터일 수 있다. 도시된 트랜지스터는 게이트 전극(124)이 반도체(154)보다 위에 위치하므로 탑 게이트형(top-gate) 트랜지스터로 불릴 수 있다. 트랜지스터의 구조는 이에 한정되는 것은 아니고 다양하게 바뀔 수 있으며, 예컨대, 게이트 전극이 반도체 아래 위치하는 바텀 게이트형(bottom-gate) 트랜지스터일 수도 있다.
층간 절연층(160) 및 데이터 도전체 위에는 평탄화층(180)이 위치한다. 평탄화층(180)은 그 위에 형성될 유기 발광 소자의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 할 수 있다. 평탄화층(180)은 화소 영역(PA)에서 제2 게이트 절연층(142), 층간 절연층(160) 및 데이터 도전체를 덮도록 위치할 수 있다. 따라서 평탄화층(180)은 트랜지스터(TR)를 덮고 있을 수 있다.
평탄화층(180)은 투과율 향상을 위해 투과 영역(TA)의 투과창(TW)에는 위치하지 않는다. 투과 영역(TA)과 화소 영역(PA) 사이에서, 제1 게이트 절연층(141) 위로 격벽(W)이 위치한다. 격벽(W)은 평탄화층(180)으로부터 예컨대 가로 방향으로 소정의 간격으로 이격되어 있고, 이에 따라 격벽(W)과 평탄화층(180) 사이에는 트렌치(trench)(T)가 형성되어 있다. 트렌치(T)는 격벽(W)과 평탄화층(180)의 마주보는 측면들에 의해 한정된다. 도 2를 참고하면, 트렌치(T)는 화소(PX)의 가장자리를 따라 예컨대 세로 방향과 나란하게 형성되어 있을 수 있다. 트렌치(T)는 식각에 의한 화소 전극(191)의 형성 시 두꺼운 감광막을 가능하게 하여 화소 전극(191)이 침식되는 것을 방지할 수 있게 한다. 이에 대한 상세한 설명은 제조 방법과 관련하여 후술한다.
평탄화층(180)과 트렌치(T)는 유기 절연 물질을 포함할 수 있다. 그러한 유기 절연 물질은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아크릴레이트(polyacrylate), 폴리페닐렌 에테르(polyphenylene ether), 폴리페닐렌 설파이드(polyphenylene sulfide), 불포화 폴리에스터(unsaturated polyester), 에폭시 수지, 페놀 수지 등을 포함할 수 있지만, 이에 제한되지 않는다. 평탄화층(180)과 격벽(W)은 동일한 물질로 형성될 수 있다.
평탄화층(180) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 평탄화층(180)에 형성된 접촉 구멍(81)을 통해 트랜지스터(TR)의 드레인 전극(175)에 연결되어 있다. 화소 전극(191)은 평탄화층(180)의 측면을 따라 트렌치(T) 내로 연장되어 있다. 트렌치(T)에서 화소 전극(191)은 제1 게이트 절연층(141)과 접촉할 수 있다. 트렌치(T)에서 화소 전극(191)은 가장자리가 도시된 바와 같이 격벽(W)의 측면에 위치할 수 있다. 이와 달리, 화소 전극(191)은 가장자리가 제1 게이트 절연층(141) 위에 위치하거나 평탄화층(180)의 측면에 위치할 수 있다. 화소 전극(191)은 반사성 도전 물질 또는 반투과성 도전 물질로 형성될 수 있고, 투명한 도전 물질로 형성될 수도 있다. 예컨대, 화소 전극(191)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질, 리튬(Li), 칼슘(Ca), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있다.
평탄화층(180) 및 화소 전극(191) 위에는 화소 정의막(360)이 위치한다. 화소 정의막(360)은 화소 전극(191)의 일부분과 중첩하는 개구부(91)를 가진다. 화소 정의막(360)의 개구부(91)는 화소에 대응하는 영역을 한정할 수 있다. 화소 정의막(360)은 화소 영역(PA)에서 화소를 둘러 위치할 수 있지만, 투과율 저하를 막기 위해 투과창(TW)에는 위치하지 않는다. 화소 정의막(360)은 폴리이미드, 폴리아크릴레이트, 폴리아미드 같은 유기 절연 물질을 포함할 수 있다.
화소 정의막(360)은 트렌치(T)를 채우도록 위치한다. 트렌치(T)에는 평탄화층(180) 등이 위치하고 있지 않으므로, 화소 정의막(360)은 트렌치(T)에서 두껍게 형성되어 있다. 따라서 그러한 트렌치(T)에 위치하는 화소 전극(191)의 가장자리는 두꺼운 화소 정의막(360)에 의해 피복되어(clad) 있다. 화소 전극(191)의 가장자리는 화학 반응 등으로 인해 시간이 경과함에 따라 부풀어오를 수 있다. 그러한 화소 전극(191)의 가장자리 위에 화소 정의막(360)이 얇게 형성된 경우 화소 전극(191)이 화소 정의막(360)을 뚫고 나와 후술하는 공통 전극(270)과 접촉할 수 있다. 그러면 화소 전극(191)과 공통 전극(270)이 쇼트(short)되므로 해당 화소는 더 이상 화소로 기능하지 못하고 암점(dark point)으로 나타날 수 있다. 본 발명의 일 실시예에 따른 화소 전극(191)은 가장자리가 두꺼운 화소 정의막(360)에 의해 덮여 있으므로, 부풀어 오르더라도 화소 정의막(360)을 뚫고 나오기가 어렵다.
화소 전극(191) 위에는 발광 부재(370)가 위치한다. 발광 부재(370)는 차례대로 적층된 제1 유기 공통층, 발광층 및 제2 유기 공통층 포함할 수 있다. 제1 유기 공통층은 정공 주입층 및 정공 수송층 중 적어도 하나를 포함할 수 있다. 발광층은 적색, 녹색 및 청색 등의 기본 색의 광을 고유하게 내는 유기 물질로 만들어질 수도 있고, 서로 다른 색의 광을 내는 복수의 유기 물질층이 적층된 구조를 가질 수도 있다. 제2 유기 공통층은 전자 수송층 및 전자 주입층 중 적어도 하나를 포함할 수 있다. 도시된 실시예에서 발광 부재(370)는 투과 영역(TA)에 위치하지 않지만, 투과 영역(TA)에 위치할 수도 있다.
발광 부재(370) 위에는 공통 전압을 전달하는 공통 전극(270)이 위치한다. 공통 전극(270)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 공통 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 금속을 얇게 적층하여 광 투과성을 가지도록 형성될 수도 있다. 공통 전극(270)은 화소 영역(PA)은 물론 투과 영역(TA)에 위치할 수 있다. 공통 전극(270)은 격벽(W)의 한 측면과 접촉할 수 있다. 도시되지 않았지만, 공통 전극(270) 위에는 적어도 하나의 보호층 또는 기능층이 위치할 수 있다.
각 화소의 화소 전극(191), 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드인 발광 소자를 이룬다. 여기서, 화소 전극(191)은 정공 주입 전극인 애노드(anode)일 수 있고, 공통 전극(270)은 전자 주입 전극인 캐소드(cathode)일 수 있다. 이와 반대로, 화소 전극(191)이 캐소드일 수 있고, 공통 전극(270)이 애노드일 수도 있다. 화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 발광 부재(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
도시된 실시예에서, 투과 영역(TA)의 투과층(TW)에는 화소 영역(PA)에 위치하는 여러 층들 중 제1 게이트 절연층(141) 및 공통 전극(270)이 위치하지만, 반도체, 제1 게이트 도전체, 제2 게이트 절연층(142), 제2 게이트 도전체, 층간 절연층(160), 데이터 도전체, 평탄화층(180), 화소 전극은 위치하지 않는다. 화소 영역(PA)에 위치하는 층들 중 투명하지 않거나 투명하더라도 두꺼운 층들이 위치하지 않으므로, 투과창(TW)은 외부 광을 높은 투과율로 투과시킬 수 있다. 도시된 실시예와 달리, 투과층(TW)에 제1 게이트 절연층(141)과 공통 전극(270) 중 어느 하나 또는 모두 위치하지 않을 수 있고, 화소 영역(PA)에 위치하거나 위치하지 않는 하나 이상의 투명한 층이 위치할 수도 있다.
이제 도 3에 도시된 것과 같은 표시 장치를 제조하는 방법의 일 실시예를 도 4 내지 도 12를 참고하여 설명하기로 한다.
도 4 내지 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 4를 참고하면, 기판(110) 위에 반도체 물질을 적층한(deposit) 후 식각하여 트랜지스터(TR)의 반도체(154)를 형성한다. 식각에는 포토리소그래피 공정(photolithography process)이 이용될 수 있다. 반도체(154)가 형성된 기판(110) 위에 무기 절연 물질을 적층하여 제1 게이트 절연층(141)을 형성하고, 그 위에 금속 등의 도전 물질을 적층한 후 식각하여 트랜지스터(TR)의 게이트 전극(124)과 축전기(C)의 제1 전극(126), 그리고 식각 방지층(129)을 포함하는 제1 게이트 도전체를 형성한다. 불순물 도핑을 통해, 반도체(154)의 소스 영역(153) 및 드레인 영역(155)을 형성한다.
식각 방지층(129)은 후속 공정에서 투과 영역(TA)에 위치하는 제1 게이트 절연층(141)이 식각되는 것을 방지하기 위해 형성된다. 식각 방지층(129)은 투과 영역(TA) 양측을 지나 어느 정도 연장되게 (예컨대, 투과 영역(TA)과 화소 영역(PA) 사이의 경계 영역까지) 형성될 수 있다. 투과 영역(TA)에 제1 게이트 절연층(141)이 위치하지 않도록 설계되는 경우, 식각 방지층(129)은 형성되지 않을 수 있다.
도 5를 참고하면, 제1 게이트 도전체가 형성되어 있는 제1 게이트 절연층(141) 위에 무기 절연 물질을 적층하여 제2 게이트 절연층(142)을 형성한다. 그 후, 금속 등의 도전 물질을 적층한 후 식각하여 축전기(C)의 제2 전극(156)을 포함하는 제2 게이트 도전체를 형성한다. 제2 게이트 도전체가 형성되어 있는 제2 게이트 절연층(142) 위에 무기 절연 물질을 적층하여 층간 절연층(160)을 형성한다.
도 6을 참고하면, 층간 절연층(160)과 제2 게이트 절연층(142)에 반도체(154)의 소스 영역(153) 및 드레인 영역(155)과 중첩하는 접촉 구멍들(63, 65)을 형성한다. 접촉 구멍들(63, 65)의 형성 시 식각 방지층(129) 위에 있는 층간 절연층(160) 및 제2 게이트 절연층(142)은 제거된다. 따라서 투과 영역(TA)에는 제2 게이트 절연층(142)과 층간 절연층(160)이 위치하지 않는다. 하지만, 식각 방지층(129)은 층간 절연층(160) 및 제2 게이트 절연층(142)의 제거 시 금속 물질과 무기 절연 물질 간의 선택비 등으로 인해 식각되지 않고, 그 아래에 있는 제1 게이트 절연층(141) 또한 남아 있는다.
도 7을 참고하면, 층간 절연층(160) 및 식각 방지층(129) 위에 금속 등의 도전 물질을 적층한 후 식각하여 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 도전체를 형성한다. 이때 제1 게이트 절연층(141) 위의 식각 방지층(129)을 함께 제거할 수 있다. 소스 전극(173) 및 드레인 전극(175)은 접촉 구멍들(63, 65)을 통해 반도체(154)의 소스 영역(153) 및 드레인 영역(155)에 연결된다.
도 8을 참고하면, 노출된 제1 게이트 절연층(141) 및 데이터 도전체가 형성된 층간 절연층(160) 위에 유기 절연 물질을 적층하고 식각하여, 드레인 전극(175)과 중첩하는 접촉 구멍(81)을 가진 평탄화층(180)을 화소 영역(PA)에 형성하고, 투과 영역(TA)과 화소 영역(PA) 사이에 격벽(W)을 형성한다. 따라서 격벽(W)은 평탄화층(180)과 동일한 물질로 동일한 공정에서 함께 형성된다. 평탄화층(180)은 층간 절연층(160) 위에 형성되고 격벽(W)은 제1 게이트 절연층(141) 위에 형성되므로, 격벽(W)이 층간 절연층(160)보다 두껍게 형성될 수 있다.
투과 영역(TA)에서는 적층된 유기 절연 물질이 제거되어 제1 게이트 절연층(141)이 노출되어 있다. 화소 영역(PA)에 인접하는 투과 영역(TA)의 측면은 격벽(W)에 의해 한정될 수 있다. 격벽(W)은 평탄화층(180)과 소정 간격으로 이격되게 형성된다. 따라서 격벽(W)과 평탄화층(180) 사이에는 이들의 마주하는 측면들에 의해 한정되는 트렌치(T)가 형성된다. 트렌치(T)의 바닥은 제1 게이트 절연층(141)의 상면일 수 있다.
도 9를 참고하면, 평탄화층(180), 격벽(W), 트렌치(T) 및 노출된 제1 게이트 절연층(141) 위에 도전 물질을 적층하여 화소 전극(191)을 형성하기 위한 도전층(191P)을 형성한다. 그 다음, 도전층(191P) 위에 포토레지스트를 도포하여 감광막(50)을 형성한다. 도 10을 참고하면, 마스크를 이용한 노광 공정을 통해 감광막(50)으로부터 화소 전극(191)에 대응하는 감광막 패턴(51)을 형성한다. 그 다음 도 11을 참고하면, 감광막 패턴(51)을 마스크로 하여 도전층(191P)을 식각하여 화소 전극(191)을 형성하고, 유기 절연 물질을 적층하여 화소 정의막(360)을 형성하기 위한 절연층(360P)을 형성한다. 도 12를 참고하면, 절연층(360P)을 식각하여, 화소 전극(191)과 중첩하는 개구부(91)를 가지며 화소 전극(191)의 가장자리를 덮고 있는 화소 정의막(360)을 형성한다. 이때, 투과 영역(TA)에서 절연층(360P)은 제거되고 제1 게이트 절연층(141)만이 남아 있는다. 이후, 화소 전극(191) 위로 발광 부재(370) 및 공통 전극(270)을 차례로 적층하여 도 3에 도시된 바와 같은 표시 장치를 제조할 수 있다.
평탄화층(180)은 두껍게 형성될 수 있는데, 투과 영역(TA)에는 투과율 향상 등을 위해 평탄화층(180)이 위치하지 않으므로, 투과 영역(TA)과 화소 영역(PA) 간의 단차가 크다. 따라서 도전층(191P) 위에 포토레지스트를 도포하여 감광막(50)을 형성할 때, 도포된 포토레지스트의 상당 부분이 투과 영역(TA)을 채우게 되므로 평탄화층(180) 위에는 감광막(50)이 얇게 형성된다. 예컨대, 평탄화층(180) 위에 감광막(50)의 두께는 도포된 유기 절연 물질의 두께의 1/5 이하일 수 있다. 이를 보상하기 위해 포토레지스트를 더 많이 도포하더라도, 평탄화층(180) 위의 감광막(50)은 도포한 양만큼 두꺼워지지 않을 수 있다. 따라서 평탄화층(180) 위의 원하는 두께의 감광막(50)을 형성하기 위해서는 다량의 포토레지스트가 사용되어야 한다.
감광막(50)이 얇게 형성되면, 감광막 패턴(51)의 가장자리가 들뜰 수 있고 감광막 패턴(51)을 이용한 식각 공정(예컨대, 습식 식각)에서 감광막 패턴(51) 아래로 에천트(etchant)가 침투하여 화소 전극(191)의 침식이 발생할 수 있다. 하지만, 본 발명의 일 실시예에 따르면, 투과 영역(TA)으로 인해 평탄화층(180) 위에 감광막(50)이 얇게 형성되더라도, 평탄화층(180)과 격벽(W) 사이에 형성된 트렌치(T)로 인해, 감광막 패턴(51)의 가장자리가 도 10에 도시된 바와 같이 두껍게 형성된다. 따라서 감광막 패턴(51)의 가장자리가 들뜨지 않을 수 있으므로, 화소 전극(191)의 의도하지 않은 침식을 방지할 수 있다. 또한, 평탄화층(180) 위에 감광막 패턴(51)을 전체적으로 두껍게 형성할 필요가 없으므로 포토레지스트의 소모량을 줄일 수 있다.
다시 도 11을 참고하면, 화소 정의막(360)의 형성을 위한 절연층(360P)의 형성 시, 투과 영역(TA)과 화소 영역(PA) 간의 단차로 인해 유기 절연 물질이 투과 영역(TA)을 채우므로, 투과 영역(TA)에는 절연층(360P)이 두껍게 형성되지만, 평탄화층(180) 및 화소 전극(191) 위에는 절연층(360P)이 얇게 형성된다. 하지만 절연층(360P)은 트렌치(T)를 또한 채우므로, 도 12에 도시된 바와 같이, 트렌치(T) 내에 위치하는 화소 전극(191)의 가장자리 위에는 충분히 두꺼운 화소 정의막(360)이 형성될 수 있다. 따라서 화소 전극(191)의 가장자리가 부풀어오르더라도 화소 정의막(360)에 의해 여전히 덮여 있을 수 있다.
이하에서는, 도 13, 도 14 및 도 15를 참고하여 본 발명의 다른 실시예들에 따른 표시 장치에 대해 전술한 실시예와 차이점을 위주로 설명하며, 동일한 구성에 대해서는 설명을 생략하거나 간략하게 하기로 한다.
도 13, 도 14 및 도 15는 각각 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
먼저 도 13을 참고하면, 격벽(W)이 평탄화층(180)과 분리되어 있지 않고 서로 연결되어 있다. 따라서 격벽(W)과 평탄화층(180) 사이에 형성되는 트렌치(T)가 도 3의 실시예보다 얕게 형성되어 있다. 이와 같은 격벽(W) 및 트렌치(T)는 예컨대 데이터 도전체가 형성된 층간 절연층(160) 위에 유기 절연 물질을 적층한 후 식각 시, 하프톤 마스크나 슬릿 마스크를 사용하여 트렌치(T)가 형성될 영역에서 유기 절연층을 완전히 제거하지 않음으로써 형성될 수 있다. 격벽(W)과 트렌치(T)로 인해 투과 영역(TA)과 화소 영역(PA) 간의 경계 영역이 증가할 수 있고, 이로 인해 투과 영역(TA)의 크기가 줄어들 수 있다. 트렌치(T)를 얕게 형성하면 트렌치(T)의 폭을 줄일 수 있으므로, 결과적으로 트렌치(T)의 형성을 위해 투과 영역(TA)의 크기가 줄어드는 것을 최소화할 수 있다.
도 14를 참고하면, 제1 게이트 절연층(141) 위에 격벽(W)이 위치하는 도 3의 실시예와 달리, 본 실시예에서는 격벽(W)이 층간 절연층(160) 위에 위치한다. 격벽(W)과 평탄화층(180) 사이에 형성되는 트렌치(T)가 도 3의 실시예보다 얕게 형성되어 있고, 층간 절연층(160)의 상면이 트렌치(T)의 바닥을 이룬다. 트렌치(T)를 얕게 형성하면 트렌치(T)의 폭을 줄일 수 있으므로, 도 13의 실시예와 같이 투과 영역(TA)의 크기가 줄어드는 것을 최소화할 수 있다.
도 15를 참고하면, 발광 부재(370)가 화소 영역(PA)에만 위치하는 도 3의 실시예와 달리, 발광 부재(370)는 화소 정의막(360) 및 격벽(W)을 지나 투과 영역(TA)에도 위치하고 있다. 이와 같은 발광 부재(370)는 예컨대 미세 금속 마스크(fine metal mask)를 사용하지 않고 가로 방향으로 연속적으로 형성한 결과일 수 있다. 발광 부재(370)가 투과 영역(TA)에 위치하고 있더라도, 발광 부재(370)는 투명한 얇은 층이므로 있으므로 투과창(TW)의 투과율을 실질적으로 저하시키지 않을 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시 장치 110: 기판
141: 제1 게이트 절연층 142: 제2 게이트 절연층
160: 층간 절연층 180: 평탄화층
191: 화소 전극 270: 공통 전극
360: 화소 정의막 PA: 화소 영역
PX: 화소 T: 트렌치
W: 격벽

Claims (20)

  1. 화소 영역 및 상기 화소 영역에 인접하는 투과 영역을 포함하는 기판;
    상기 화소 영역에서 상기 기판 위에 위치하는 트랜지스터;
    상기 화소 영역에서 상기 트랜지스터 위에 위치하는 평탄화층;
    상기 화소 영역과 상기 투과 영역 사이에서 상기 기판 위에 위치하는 격벽; 및
    상기 평탄화층 위에 위치하며, 상기 평탄화층과 상기 격벽 사이의 트렌치 내로 연장되어 있는 화소 전극;
    을 포함하는 표시 장치.
  2. 제1항에서,
    상기 격벽과 상기 평탄화층은 동일한 물질로 이루어진 표시 장치.
  3. 제1항에서,
    상기 화소 전극의 가장자리가 상기 트렌치 내에 위치하는 표시 장치.
  4. 제3항에서,
    상기 화소 전극 위에 위치하는 화소 정의막을 더 포함하며,
    상기 화소 정의막은 상기 트렌치 내에서 상기 화소 전극의 가장자리를 덮고 있는 표시 장치.
  5. 제1항에서,
    상기 격벽은 상기 평탄화층과 분리되어 있는 표시 장치.
  6. 제1항에서,
    상기 트랜지스터의 반도체와 게이트 전극 사이에 위치하는 게이트 절연층을 더 포함하며,
    상기 격벽은 상기 게이트 절연층 바로 위에 위치하는 표시 장치.
  7. 제6항에서,
    상기 트렌치 내에서 상기 화소 전극은 상기 게이트 절연층과 접촉하는 표시 장치.
  8. 제7항에서,
    상기 화소 전극 위에 위치하는 발광 부재 및 상기 발광 부재 위에 위치하는 공통 전극을 더 포함하며,
    상기 공통 전극은 상기 격벽의 한 측면과 접촉하는 표시 장치.
  9. 제7항에서,
    상기 화소 전극 위에 위치하는 발광 부재 및 상기 발광 부재 위에 위치하는 공통 전극을 더 포함하며,
    상기 공통 전극은 상기 투과 영역에서 상기 게이트 절연층과 접촉하는 표시 장치.
  10. 제1항에서,
    상기 격벽은 상기 평탄화층과 연결되어 있는 표시 장치.
  11. 제1항에서,
    상기 트랜지스터의 게이트 전극과 소스 및 드레인 전극 사이에 위치하는 층간 절연층을 더 포함하며,
    상기 격벽은 상기 층간 절연층 바로 위에 위치하는 표시 장치.
  12. 제8항에서,
    상기 발광 부재는 상기 투과 영역에서 상기 게이트 절연층과 상기 공통 전극 사이에 위치하는 표시 장치.
  13. 제1항에서,
    상기 표시 장치는 투명 표시 장치인 표시 장치.
  14. 화소 영역 및 상기 화소 영역에 인접하는 투과 영역을 포함하는 기판 위의 상기 화소 영역에 트랜지스터를 형성하는 단계;
    상기 화소 영역 및 상기 투과 영역에 절연 물질을 적층하고 식각하여 상기 화소 영역에 평탄화층을 형성하고 상기 화소 영역과 상기 투과 영역 사이에 격벽을 형성하는 단계; 및
    도전 물질을 적층하고 식각하여, 상기 평탄화층 위에 위치하며 상기 격벽과 상기 평탄화층 사이의 트렌치 내로 연장되는 화소 전극을 형성하는 단계;
    를 포함하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 화소 전극은 가장자리가 상기 트렌치 내에 위치하도록 형성되는 표시 장치의 제조 방법.
  16. 제14항에서,
    상기 화소 전극 위에 절연 물질을 적층하고 식각하여, 상기 트렌치 내의 상기 화소 전극을 덮는 화소 정의막을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  17. 제14항에서,
    상기 트랜지스터를 형성하는 단계는 게이트 절연층 위에 도전 물질을 적층하고 식각하여 게이트 전극을 형성하는 단계를 포함하고,
    상기 화소 전극은 상기 트렌치 내에서 상기 게이트 절연층과 접촉하도록 형성되는 표시 장치의 제조 방법.
  18. 제14항에서,
    상기 게이트 전극의 형성 시 상기 투과 영역에 식각 방지층을 함께 형성하는 표시 장치의 제조 방법.
  19. 제14항에서,
    상기 화소 전극 위에 발광 부재를 형성하는 단계 및 상기 발광 부재 위에 공통 전극을 형성하는 단계를 더 포함하며,
    상기 공통 전극은 상기 격벽의 한 측면과 접촉하게 형성되는 표시 장치의 제조 방법.
  20. 제14항에서,
    상기 화소 전극 위에 발광 부재를 형성하는 단계 및 상기 발광 부재 위에 공통 전극을 형성하는 단계를 더 포함하며,
    상기 공통 전극은 상기 투과 영역에서 상기 게이트 절연층과 접촉하게 형성되는 표시 장치의 제조 방법.
KR1020160133560A 2016-10-14 2016-10-14 표시 장치 및 그 제조 방법 KR20180041796A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160133560A KR20180041796A (ko) 2016-10-14 2016-10-14 표시 장치 및 그 제조 방법
US15/783,820 US10236309B2 (en) 2016-10-14 2017-10-13 Display device and manufacturing method thereof
CN201710957891.3A CN107958916B (zh) 2016-10-14 2017-10-16 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160133560A KR20180041796A (ko) 2016-10-14 2016-10-14 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20180041796A true KR20180041796A (ko) 2018-04-25

Family

ID=61904693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160133560A KR20180041796A (ko) 2016-10-14 2016-10-14 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10236309B2 (ko)
KR (1) KR20180041796A (ko)
CN (1) CN107958916B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200130637A (ko) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
US11765934B2 (en) 2018-11-29 2023-09-19 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393939B (zh) * 2017-08-30 2020-04-17 京东方科技集团股份有限公司 像素界定层及制造方法、显示面板及制造方法、显示装置
CN109360849B (zh) * 2018-11-01 2021-01-29 京东方科技集团股份有限公司 基板及其制作方法以及透明显示装置
CN109411522A (zh) * 2018-11-06 2019-03-01 京东方科技集团股份有限公司 一种透明显示面板及其制备方法、显示装置
KR102555624B1 (ko) 2018-12-17 2023-07-14 엘지디스플레이 주식회사 표시장치
CN109888126B (zh) * 2019-02-28 2021-06-08 云谷（固安）科技有限公司 显示面板及其制备方法和具有其的显示装置
CN110071121B (zh) * 2019-04-17 2020-09-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
JP2020181190A (ja) * 2019-04-24 2020-11-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその製造方法
US11374193B2 (en) * 2019-05-08 2022-06-28 Samsung Display Co., Ltd. Display device having second electrode including a first portion that is not overlapped with the module hole and a second portion between the module hole and the first portion
KR20210003363A (ko) * 2019-07-01 2021-01-12 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20210052623A (ko) * 2019-10-29 2021-05-11 삼성디스플레이 주식회사 표시 장치
CN110957346B (zh) * 2019-11-29 2022-09-23 维沃移动通信有限公司 显示模组及电子设备
KR20210087613A (ko) * 2020-01-02 2021-07-13 삼성디스플레이 주식회사 표시 장치
CN111293235B (zh) * 2020-02-17 2023-04-07 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置
CN111524950B (zh) * 2020-04-29 2023-04-18 深圳市华星光电半导体显示技术有限公司 透光显示屏及其制作方法
KR20220051095A (ko) * 2020-10-16 2022-04-26 삼성디스플레이 주식회사 표시 장치
CN113433724B (zh) * 2021-07-05 2022-09-09 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4380242B2 (ja) * 2003-07-16 2009-12-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
KR20060055612A (ko) 2004-11-18 2006-05-24 삼성에스디아이 주식회사 유기전계 발광표시장치의 제조방법
KR101084195B1 (ko) * 2010-02-19 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20110101980A (ko) * 2010-03-10 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
KR102131963B1 (ko) * 2013-10-15 2020-07-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102223674B1 (ko) * 2013-11-28 2021-03-08 삼성디스플레이 주식회사 광투과도 제어가 가능한 유기 발광 표시 장치
KR102166502B1 (ko) * 2014-09-16 2020-10-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160053001A (ko) 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102370035B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102399416B1 (ko) 2015-05-26 2022-05-18 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765934B2 (en) 2018-11-29 2023-09-19 Samsung Display Co., Ltd. Display device and manufacturing method thereof
KR20200130637A (ko) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Also Published As

Publication number Publication date
CN107958916B (zh) 2023-08-22
CN107958916A (zh) 2018-04-24
US10236309B2 (en) 2019-03-19
US20180108685A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
CN107958916B (zh) 显示装置
CN106469746B (zh) 有机发光显示设备及其制造方法
US9679952B2 (en) Organic electroluminescence display device
KR102020805B1 (ko) 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
US10170525B2 (en) Organic light emitting display device
US9425426B2 (en) Organic light emitting diode display having auxiliary electrode
KR102137392B1 (ko) 표시 장치 및 그 제조 방법
KR101314787B1 (ko) 어레이 기판
US20210066417A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
KR101622645B1 (ko) 유기발광 표시장치의 제조방법
US20220359641A1 (en) Display device having light transmissive regions
JP2001109404A (ja) Ｅｌ表示装置
US11882717B2 (en) Display device having an auxiliary wiring
WO2021098610A1 (zh) 显示基板及其制备方法、显示装置
KR20140104263A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20190091395A (ko) 유기 발광 표시 장치
KR20190107233A (ko) 표시 장치 및 이의 제조 방법
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20050111152A (ko) 양방향 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
US20240114728A1 (en) Organic light-emitting diode display substrate and manufacturing method thereof, and display panel
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
CN111276492A (zh) 显示装置及其oled面板、oled面板的制作方法
KR20210086247A (ko) 표시 장치
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR102593332B1 (ko) 유기발광표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal