KR20180041088A - A peelable copper foil, a method of manufacturing a coreless substrate, and a coreless substrate obtained by this method - Google Patents

A peelable copper foil, a method of manufacturing a coreless substrate, and a coreless substrate obtained by this method Download PDF

Info

Publication number
KR20180041088A
KR20180041088A KR1020177021537A KR20177021537A KR20180041088A KR 20180041088 A KR20180041088 A KR 20180041088A KR 1020177021537 A KR1020177021537 A KR 1020177021537A KR 20177021537 A KR20177021537 A KR 20177021537A KR 20180041088 A KR20180041088 A KR 20180041088A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
copper
peelable
thin
Prior art date
Application number
KR1020177021537A
Other languages
Korean (ko)
Other versions
KR102126611B1 (en
Inventor
존 줄리 무
제롬 페트리
로렌스 베스트
Original Assignee
서키트 호일 룩셈부르크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서키트 호일 룩셈부르크 filed Critical 서키트 호일 룩셈부르크
Publication of KR20180041088A publication Critical patent/KR20180041088A/en
Application granted granted Critical
Publication of KR102126611B1 publication Critical patent/KR102126611B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C25D9/08—Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 화학처리층, 상기 화학 처리층 아래에 제공된 초극박 기능성 구리층(ultrathin functional copper layer), 상기 초극박 기능성 구리층 아래에 제공된 금속성 이형층(metallic release layer), 상기 금속성 이형층 아래에 제공된 캐리어 구리층, 및 상기 캐리어 구리층 아래에 제공된 조도 및 화학적 처리층(roughening and chemical treatment layer)을 포함하는, 코어리스 기판(coreless substrrate) 제조용 박리형 초극박 동박 (ultrathin peelable copper foil)을 제공한다. 본 발명은 또한 화학처리층, 상기 화학 처리층 아래에 제공된 캐리어 구리층, 상기 캐리어 구리층 아래에 제공된 금속성 이형층, 상기 금속성 이형층 아래에 제공된 초극박 기능성 구리층, 상기 초극박 기능성 구리층 아래에 제공된 조도 및 화학적 처리층, 및 상기 처리층 아래에 제공된 프라이머층을 포함하는 박리형 동박을 제공한다.
본 발명은 또한 (a) 제1의 박리형 초극박 동박으로서, 본 발명의 실시태양의 항의 박리형 초극박 동박을 형성하는 단계, (b) 상기 제1의 박리형 초극박 동박을 중심부 프리프레그의 각 면상에 적층하여 주된 중심부 코어를 형성하는 단계, (c) 제2의 박리형 동박으로서, 본 발명의 실시태양의 박리형 초극박 동박을 형성하는 단계, (d) 상기 제2의 박리형 동박을 빌드업 필름 상에 적층하는 단계, (e) 상기 (b) 단계에서 얻어진 주된 중심부 코어와 상기 (d) 단계에서 얻어진 적층물을 결합하는 단계, (f) 캐리어 구리층이 구비된 금속성 이형층과 제2의 박리형 동박의 화학처리층을 상기 (e) 단계에서 얻어진 구조물로부터 분리하는 단계, 및 (g) 상기 화학 처리층을 제외한 주된 중심부 코어와 초극박 기능성 구리층을 상기 단계 (f) 에서 얻어진 구조물로부터 제거하는 단계를 포함하는 코어리스 기판의 제조방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device comprising the steps of: providing a chemical treatment layer, an ultrathin functional copper layer provided below the chemical treatment layer, a metallic release layer provided below the superfine thin functional copper layer, Providing a peelable ultrathin peelable copper foil for manufacturing a coreless substratum comprising a provided copper copper layer and a roughening and chemical treatment layer provided below the copper copper layer. do. The present invention also relates to a method of manufacturing a copper foil, comprising the steps of: providing a chemical treatment layer, a carrier copper layer provided below the chemical treatment layer, a metallic release layer provided below the carrier copper layer, a superfine foil functional copper layer provided below the metallic release layer, And a primer layer provided below the treatment layer. The peelable copper foil according to claim 1,
The present invention also provides a method for manufacturing a copper foil, comprising the steps of: (a) forming a peelable ultra-thin copper foil according to the embodiment of the present invention as a first peelable ultra-thin copper foil; (b) (C) forming a peelable ultra-thin copper foil according to an embodiment of the present invention as a second peelable copper foil; (d) (E) bonding the core core obtained in the step (b) with the laminate obtained in the step (d); (f) bonding the copper foil with the metallic mold release And separating the chemically treated layer of the second peelable copper foil from the structure obtained in step (e); and (g) removing the main core core and the ultra-thin, ) ≪ / RTI > The method comprising the steps of:

Description

박리성 동박, 코어리스 기판의 제조방법 및 이 방법으로 얻어진 코어리스 기판A peelable copper foil, a method of manufacturing a coreless substrate, and a coreless substrate obtained by this method

본 발명은 코어리스(coreless) 기판 제조용 박리형(peelable) 동박, 코어리스 기판의 제조방법, 및 상기 방법으로 얻어진 코어리스 기판에 관한 것이다.The present invention relates to a peelable copper foil for manufacturing a coreless substrate, a method of manufacturing a coreless substrate, and a coreless substrate obtained by the above method.

최근, 인쇄 배선 기판(printed wiring boards)에서 배선 밀도 향상을 위한 소형화를 위하여 다층 구조가 폭넓게 사용되어 오고 있다. 소형화를 달성하기 위하여 모바일 전자 기기(mobile electroncic device)에서는 다층 인쇄 배선 기판(multilayer printed wiring boards)이 주로 사용된다. 그런데, 다층 배선 기판에서는 중간 절연 층의 두께 감소와 추가적인 중량 감소가 요구된다.2. Description of the Related Art In recent years, multilayer structures have been widely used for miniaturization for improving wiring density in printed wiring boards. To achieve miniaturization, multilayer printed wiring boards are mainly used in mobile electroncic devices. However, in the multilayer wiring board, reduction in the thickness of the intermediate insulating layer and additional weight reduction are required.

이러한 요구를 충족하기 위하여, JP 2007-165513에 개시된 코어리스 빌드업(coreless build-up) 방법이 사용되어 왔다. 이 방법은 소위 코어 기판(core substrate)을 사용하지 않고 다층 구조를 형성하는 방법이다. 시장에서는 다층 인쇄 배선 기판과 지지 기판을 쉽게 분리하기 위하여 코어리스 빌드업 방법에서 박리형(peelable) 캐리어를 가진 동박을 활용하는 방법이 도입되어 왔다.In order to meet such a demand, the coreless build-up method disclosed in JP 2007-165513 has been used. This method is a method of forming a multi-layer structure without using a so-called core substrate. In the market, a method of utilizing a copper foil with a peelable carrier in a coreless build-up method has been introduced in order to easily separate a multilayer printed wiring board and a support substrate.

이와 관련하여, WO 2012/133637는 코어리스 빌드업 방법인 다층 인쇄 배선 기판 제조방법과, 이 방법에 의하여 얻어진 다층 인쇄 배선 기판을 개시한다. US 2013/0043060 또한 코어리스 플립 칩 볼 그리드 어레이 (flip chip ball grid array (FCBGA)) 기판의 제조방법을 개시한다. 이 두 문헌에는 미세하게 조절할 수 있는 이형력(fine-tunable release force)을 갖지 않는 이형층(release layer)으로서 유기약품(organic agent)이 사용된다. 얻어진 박(foil)은 이형력이 매우 낮아서(10 N/m 미만), 매우 손쉽게 벗겨낼 수 있다. 코어리스 적층물(laminate) 제조과정에서 기포(blister)가 존재하는 경우, 얻어진 박은 화학적으로 열화될 위험성이 매우 크다.In this connection, WO 2012/133637 discloses a multilayer printed wiring board manufacturing method which is a coreless build-up method and a multilayer printed wiring board obtained by this method. US 2013/0043060 also discloses a method for manufacturing a coreless flip chip ball grid array (FCBGA) substrate. Both documents use an organic agent as a release layer that does not have a fine-tunable release force. The resulting foil has a very low releasing force (less than 10 N / m) and can be peeled very easily. When a blister is present during the production of a coreless laminate, there is a great risk that the resulting foil will chemically deteriorate.

본 발명의 목적은 적절한 이형력을 갖는 코어리스 기판을 제조하기 위한 빅리형 동박을 제공하는 것이다.It is an object of the present invention to provide a large type copper foil for producing a coreless substrate having a suitable releasing force.

본 발명의 다른 목적은 박리하는 동안 휨(warpage) 현상을 전혀 일으키지 않으면서 코어리스 기판을 제조하는 동안 탈적층화도 발생시키지 않는 코어리스 기판의 제조방법을 제공하는 것이다.It is another object of the present invention to provide a method of manufacturing a coreless substrate that does not cause warpage during peeling and does not cause de-lamination during manufacture of the coreless substrate.

본 발명의 또 다른 목적은 상기 의하여 얻어지며, MSAP(modified semi-additive process)로 달성될 수 있는 매우 낮은 L/S비를 갖는 코어리스 기판을 제공하는 것이다.Another object of the present invention is to provide a coreless substrate obtained by the above and having a very low L / S ratio that can be achieved with a modified semi-additive process (MSAP).

상기 목적을 달성하기 위하여 본 발명의 일 예는 화학처리층, 상기 화학 처리층 아래에 제공된 초극박 기능성 구리층(ultrathin functional copper layer), 상기 초극박 기능성 구리층 아래에 제공된 금속성 이형층(metallic release layer), 상기 금속성 이형층 아래에 제공된 캐리어 구리층, 및 상기 캐리어 구리층 아래에 제공된 조도 및 화학적 처리층(roughening and chemical treatment layer)을 포함하는, 코어리스 기판(coreless substrrate) 제조용 박리형 초극박 동박 (ultrathin peelable copper foil)을 제공한다.In order to accomplish the above object, an embodiment of the present invention provides a method of manufacturing a semiconductor device comprising a chemical treatment layer, an ultrathin functional copper layer provided under the chemical treatment layer, a metallic release layer provided below the superfine thin functional copper layer, a release layer for manufacturing a coreless substrate comprising a carrier copper layer provided below the metallic release layer, and a roughening and chemical treatment layer provided below the carrier copper layer. To provide an ultrathin peelable copper foil.

본 발명의 다른 일 예는 화학처리층, 상기 화학 처리층 아래에 제공된 캐리어 구리층, 상기 캐리어 구리층 아래에 제공된 금속성 이형층, 상기 금속성 이형층 아래에 제공된 초극박 기능성 구리층, 상기 초극박 기능성 구리층 아래에 제공된 매끄러운(smooth) 조도 및 화학적 처리층, 및 상기 매끄러운 조도 및 화학적 처리층 아래에 제공된 프라이머층을 포함하는 박리형 동박을 제공한다.Another example of the present invention is a method of manufacturing a semiconductor device, comprising the steps of: providing a chemical treatment layer, a carrier copper layer provided below the chemical treatment layer, a metallic release layer provided below the carrier copper layer, a superfine thin functional copper layer provided below the metallic release layer, There is provided a peelable copper foil comprising a smooth roughness and chemical treatment layer provided below the copper layer and a primer layer provided below the smooth roughness and chemical treatment layer.

본 발명의 다른 일 예는 (a) 제1의 박리형 초극박 동박으로 언급된 본 발명의 일 예의 박리형 초극박 동박을 형성하는 단계, (b) 상기 제1의 박리형 초극박 동박을 중심부 프리프레그의 각각의 면에 적층하여 주된 중심부 코어를 형성하는 단계, (c) 제2의 박리형 초극박동박으로서, 본 발명의 다른 일 예의 박리형 초극박 동박을 형성하는 단계, (d) 상기 제2의 박리형 초극박 동박을 빌드업 필름 상에 적층하는 단계, (e) 상기 (b) 단계에서 얻어진 주된 중심부 코어와 상기 (d) 단계에서 얻어진 적층물을 결합하는 단계, 또는 상기 주된 중심부의 일면 또는 양면 상에 (d) 단계에서 얻어진 적층물을 적층하는 단계, (f) 캐리어 구리층이 구비된 금속성 이형층과 제2 의 박리형 동박의 화학처리층을 상기 (e) 단계에서 얻어진 구조물로부터 분리하는 단계, 및 (g) 상기 화학 처리층을 제외한 주된 중심부 코어와 초극박 기능성 구리층을 상기 단계 (f) 에서 얻어진 구조물로부터 제거하는 단계를 포함하는 코어리스 기판의 제조방법을 제공한다. Another example of the present invention is a method for manufacturing a copper foil, comprising the steps of: (a) forming an exfoliated ultra-thin copper foil of the present invention referred to as a first exfoliated ultra-thin copper foil; (b) (C) forming a peelable ultra-thin copper foil of another embodiment of the present invention as a second peelable-type ultrafiber foil; (d) (E) bonding the main core core obtained in the step (b) and the laminate obtained in the step (d), or a step of bonding the main core core obtained in the step (F) laminating the chemically treated layer of the metallic release layer and the second peelable copper foil provided with the carrier copper layer on the structure obtained in the step (e) , And (g) A main central core and the functional copper foil layer other than the ultra-learning process layer provides a process for the production of coreless substrate including the step of removing from the structure obtained in step (f).

본 발명의 실시태양에 따르면, 이형력을 미세하게 조절할 수 있고, 이에 따라 (g) 단계 (f)에서 얻어진 구조물로부터 중심부 코어를 분리하는 단계 이후에 기포나 탈적층화가 발생할 위험이 없고 휨이 발생하지 않을 것이다. 희생 코어로부터 상부 및 하부 코어리스 기판을 제거하기 위한 별다른 과정이나 열처리도 필요하지 않다. 박리 후 초극박 기능성 박 상에 이형층으로부터의 잔류물도 전혀 존재하지 않는다. 본 발명의 실시태양에 따르면, 매우 좁은 L/S가 얻어질 수 있다. 디퍼런셜 플래쉬 에칭(differential flash etching)단계를 포함하는 MSAP 공정을 하기 위한 어떠한 초기 공정이나 풀 애디티브 공정(full additive process)도 필요하지 않다. According to the embodiment of the present invention, the releasing force can be finely adjusted, so that there is no risk of bubble or de-lamination and warping occurs after step (g) of separating the core core from the structure obtained in step (f) I will not. No other process or heat treatment is required to remove the upper and lower coreless substrates from the sacrificial core. There is no residue from the release layer on the ultrafilm functional foil after peeling. According to an embodiment of the present invention, a very narrow L / S can be obtained. No initial process or full additive process is required for the MSAP process including the differential flash etching step.

도 1은 본 발명의 실시태양에 따른 제1의 박리형 초극박 동박(120)을 나타낸다.
도 2는 이형층에서의 금속 함량과 이형력 사이의 관계를 나타낸다.
도 3은 제1의 박리형 초극박 동박(120)이 중심부 프리프레그(110)의 양 면에 적층된, 본 발명의 실시태양에 따른 주된 중심부 코어(100)을 나타낸다.
도 4는 본 발명의 실시태양에 따른 제2의 박리형 초극박 동박(210)을 나타낸다.
도 5는 본 발명의 실시태양에 따른, 빌드-업 필름(220) 상에 제2의 박리형 초극박 동박(210)의 적층물(200)을 나타낸다.
도 6은 본 발명의 실시태양에 따른, 중심부 코어(100)의 일 면 상의 적층물(200)의 적층을 나타낸다.
도 7은 본 발명의 실시태양에 따른, 중심부 코어(100)의 양 면 상의 적층물(200)의 적층을 나타낸다.
도 8과 도 10은 본 발명의 실시태양에 따른, 처리된 상부 캐리어 구리층(212)이 이형층(215)과 함께 스택으로부터 분리된 구조를 나타낸다.
도 9와 도 11은 본 발명의 실시태양에 따라, 각각 도 7와 도 9의 구조물 상부에 또다른 적층물(200)이 재적층된 구조를 나타낸다.
도 12는 본 발명의 실시태양에 따른 코어리스 구조를 나타낸다.
도 13은 본 발명의 실시태양에 따른, 코어리스 기판으로부터 분리된 중심부 희생 코어(300)를 나타낸다.1 shows a first peeling type ultra-thin copper foil 120 according to an embodiment of the present invention.
Figure 2 shows the relationship between the metal content and release force in the release layer.
3 shows a primary core core 100 according to an embodiment of the present invention in which a first peelable ultra-thin copper foil 120 is laminated on both sides of a central prepreg 110. As shown in Fig.
4 shows a second peeling type ultra-thin copper foil 210 according to an embodiment of the present invention.
5 shows a laminate 200 of a second peelable ultra-thin copper foil 210 on a build-up film 220, according to an embodiment of the present invention.
Figure 6 shows a stack of stacks 200 on one side of the core core 100, in accordance with an embodiment of the present invention.
Figure 7 shows a stack of stacks 200 on both sides of a core core 100, in accordance with an embodiment of the present invention.
Figures 8 and 10 illustrate a structure in which the treated upper copper copper layer 212 is separated from the stack along with the release layer 215, in accordance with an embodiment of the present invention.
9 and 11 show a structure in which another laminate 200 is layered on top of the structures of Figs. 7 and 9, respectively, according to an embodiment of the present invention.
12 shows a coreless structure according to an embodiment of the present invention.
Figure 13 shows a central sacrificial core 300 separated from the coreless substrate, in accordance with an embodiment of the present invention.

이하에서는 도면을 참조하여 본 발명을 기술한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT (S)

단계 A: 제1의 Step A: 박리형Peel type 초극박Polar night 동박(120)의 형성 The formation of the copper foil 120

도 1에 도시된 바와 같이, 먼저 제1의 박리형 초극박 동박(120)이 제조된다. 상기 제1의 박리형 초극박 동박(120)은 조도처리층(roughening treatment layer; 123), 캐리어 구리층(122), 이형층(125), 기능성 구리층(121), 화학처리층(124)을 포함한다.As shown in Fig. 1, a first peeling type ultra-thin copper foil 120 is first produced. The first peeling type ultrafine foil foil 120 includes a roughening treatment layer 123, a carrier copper layer 122, a release layer 125, a functional copper layer 121, a chemical treatment layer 124, .

1. 캐리어 구리층(122) 1. Carrier copper layer 122

캐리어로서 구리층이 사용된다. 제1의 박리형 초극박 동박(120)에서, 캐리어 구리층(122)의 두께는 5 내지 140 ㎛이다. 제조과정 중의 휨(warpage)을 제어하는 측면에서, 캐리어 구리층(122)의 두께는 바람직하게는 7 내지 120 ㎛이고, 더 바람직하게는 70 내지 105 ㎛이다. A copper layer is used as the carrier. In the first peeling type ultra-thin copper foil 120, the thickness of the carrier copper layer 122 is 5 to 140 mu m. In terms of controlling the warpage during the manufacturing process, the thickness of the carrier copper layer 122 is preferably 7 to 120 mu m, and more preferably 70 to 105 mu m.

2. 조도처리층(123)2. The roughness treatment layer 123

캐리어 구리층(122)의 표면 상에, 특정한 기계적, 화학적 결합 처리가 수행되어 조도처리층(123)이 형성된다.On the surface of the carrier copper layer 122, a specific mechanical and chemical bonding treatment is performed to form the roughness treatment layer 123.

조도처리에는 노듈러 구리 처리, 부식방지층의 형성, 실란 커플링제(silane coupling agent)층의 적용으로 이루어진 그룹으로부터 선택되는 하나 이상이 포함된다. 노듈러 구리 처리와 부식방지층의 결합이, 특히, 노듈러 구리 처리 위에 부식방지층을 적용하는 것이 바람직하다. 실란 커플링제층, 특히 부식방지층 상에 적용된 실란 커플링제층이, 희생코어(sacrificial core; 110) 물질에 대한 충분한 기계적, 화학적 결합(bonding)을 확보하기 위해 더 바람직하다. The roughing treatment includes at least one selected from the group consisting of nodular copper treatment, formation of a corrosion inhibiting layer, and application of a silane coupling agent layer. It is desirable to apply a corrosion inhibiting layer on the nodular copper treatment and the combination of the corrosion preventive layer, in particular, on the nodular copper treatment. A silane coupling agent layer, particularly a silane coupling agent layer applied on the corrosion inhibitor layer, is more preferred to ensure sufficient mechanical and chemical bonding to the sacrificial core 110 material.

노듈러 구리 처리층은 바람직하게는 캐리어 구리층(122) 아래에 비소-비함유 구리층을 전착(electrodeposition)하여 형성될 수 있으며, 이에 의하여, 코어리스 기판 산업에서 희생코어(sacrificial core)로 사용되는 물질에 관한 접착력(adhesiveness)과 결합력(bonding)을 향상/확보할 수 있다. 조도처리층 상에서 측정된 조도(RzJIS)는 10 ㎛이하이다. The nodular copper treatment layer may be formed by electrodeposition of an arsenic-free copper layer, preferably below the carrier copper layer 122, thereby providing a sacrificial core in the coreless substrate industry It is possible to improve / secure the adhesiveness and bonding with respect to the material. The roughness (RzJIS) measured on the roughness treatment layer is 10 占 퐉 or less.

노듈러 구리 처리층의 표면상에, 또는 캐리어 구리층(122)의 표면상에, 바람직하게는 도금된 나노 아연-크롬층(plated nanometric zinc-chromate layer)을 포함하는 부식 방지층이 형성될 수 있다. 도금된 나노 아연-크롬층은 적어도 Cr과 Zn을 포함하는 도금층이다. 또한 도금된 부식방지층에서의 Cr 증착량과 Zn 증착량은 바람직하게는 각각 5~7 mg/㎡, 7~9 mg/㎡이다.A corrosion-resistant layer, preferably comprising a plated nanometric zinc-chromate layer, may be formed on the surface of the nodular copper treatment layer or on the surface of the carrier copper layer 122 . The plated nano zinc-chromium layer is a plated layer containing at least Cr and Zn. The Cr deposition amount and the Zn deposition amount in the plated anti-corrosion layer are preferably 5 to 7 mg / m 2 and 7 to 9 mg / m 2, respectively.

중심부 프리프레그(110)에 대한 캐리어 박의 결합강도를 증가시키기 위하여 캐리어 구리층의 표면상에, 노듈러 구리 처리층의 표면상에, 또는 부식 방지층의 표면상에 커플링제가 또한 형성될 수 있다. 커플링제는 졸-겔(sol-gels), 실란(silanes), 실록산(siloxanes), 티올(thiols), 포스폰산(phosphonic acids), 티탄산염(titanates), 지르콘산염(zirconates) 또는 유기산-염화크롬 배위착화합물(organic acid-chromium chloride coordination complexes)로부터 형성될 수 있다. 유기-기능성 또는 비기능성 실린커플링제와 같은 실란 커플링제도 바람직하게 사용될 수 있다. 특히, 나노실란커플링제가 사용될 수 있다. 구체적으로는, 적절하게 희석된 실란 커플링제 용액과 접촉한 다음 건조시킴으로써, 캐리어 박의 표면상에, 노듈러 구리 처리층의 표면 상에, 또는 부식방지층의 표면 상에 실란 커플링제를 도포할 수 있다. 본 발명에서 사용되는 실란 커플링제는 예를 들면, 감마-글리시독시프로필 트리메톡시실란(gamma-glycidoxypropyl trimethoxysilane), 감마-글리시독시프로필 트리에톡시실란(gamma-glycidoxypropyl triethoxysilane)등의 에폭시 기능성 실란 커플링제; 감마-아미노프로필 트리에톡시실란(gamma-aminopropyl triethoxysilane), 감마-아미노프로필 트리메톡시실란(gamma-aminopropyl trimethoxysilane) 등의 아미노 기능성 실란 커플링제; 감마-우레도프로필 트리알콕시실란(gamma-ureidopropyl trialkoxysilane) 등의 우레도 실란 커플링제; 및 테트라에톡시실란(tetraethoxysilane) 등의 비기능성 실란 커플링제이다.A coupling agent may also be formed on the surface of the carrier copper layer, on the surface of the nodular copper treatment layer, or on the surface of the corrosion resistant layer to increase the bond strength of the carrier foil to the central prepreg 110 . The coupling agent may be selected from the group consisting of sol-gels, silanes, siloxanes, thiols, phosphonic acids, titanates, zirconates or organic acids-chromium chloride And may be formed from organic acid-chromium chloride coordination complexes. Silane coupling schemes such as organo-functional or non-functional silane coupling agents can preferably be used. In particular, a nanosilane coupling agent may be used. Specifically, a silane coupling agent can be applied on the surface of the carrier foil, on the surface of the nodular copper treatment layer, or on the surface of the corrosion inhibiting layer by contacting with a suitably diluted silane coupling agent solution and then drying have. Examples of the silane coupling agent used in the present invention include epoxy functional groups such as gamma-glycidoxypropyl trimethoxysilane and gamma-glycidoxypropyl triethoxysilane. Silane coupling agents; Amino functional silane coupling agents such as gamma-aminopropyl triethoxysilane and gamma-aminopropyl trimethoxysilane; Ureido silane coupling agents such as gamma-ureidopropyl trialkoxysilane; And tetraethoxysilane. The term " non-functional silane coupling agent "

상기와 같은 노듈러 구리층(123)은 캐리어 구리층(122)에 조도(roughness)를 제공한다. 조도층 표면에서 측정된 조도(RzJIS)는 10㎛ 이하이며, 일반적으로 8㎛ 미만이다. 기계적 결합처리와 화학적 결합처리의 조합으로 인하여, 박리형 초극박 동박(121)과 캐리어 박(122)을 포함하며, 부식방지층과 커플링제층을 포함하는 조도처리층(123)을 구비한 이중 면의 구리 피복 라미네이트(double side copper clad laminate; 100)는 충분한 결합력(bonding strength)을 나타내며, 이는 이후의 수차례의 열적, 화학적 단계를 견딜 수 있도록 해 준다.The nodular copper layer 123 as described above provides roughness to the carrier copper layer 122. The roughness (RzJIS) measured on the roughness layer surface is 10 탆 or less, and is generally less than 8 탆. The combination of the mechanical bonding treatment and the chemical bonding treatment results in the formation of a double face having a roughness treatment layer 123 including a peeling type ultra-thin thin copper foil 121 and a carrier foil 122, The double side copper clad laminate (100) exhibits sufficient bonding strength, which allows it to withstand several subsequent thermal and chemical steps.

3. 이형층(125)3. The release layer (125)

이형층(125)은 캐리어 구리층(122)과 기능성 구리층(121) 사이에 제공된다.The release layer 125 is provided between the carrier copper layer 122 and the functional copper layer 121.

이형층(125)은 비-유기물질, 즉, 금속으로 구성된다. 이는 유기물질을 포함하는, 통상 사용되는 이형층과 다른 점이다. 구체적으로 이형층(125)에는 Cr, Ni, Zn, Mo, W, Co, Pb, Ag, Ta, Cu, Al, Mn, Fe, Ti, Sn, 강(steel), Zn, V, 이들의 산화물, 이들의 수산화물로 이루어진 그룹으로부터 선택되는 하나 이상의 금속이 포함되며, 바람직하게는 Cr, Ni, Zn, Mo, Co, Pb, Ag, 이들의 산화물, 이들의 수산화물로 이루어진 그룹으로부터 선택되는 하나 이상의 금속이 포함된다. 이형층(125)은 금속으로 이루어지므로, 두께를 미세하게 조절할 수 있어, 이형층(125)의 두께와 관련된 증착 금속의 양 또한 0~20 mg/㎡, 바람직하게는 3.5~8 mg/㎡의 범위에서 코어리스 기판의 목적에 따라 미세하게 조정될 수 있다(도 2 참조). 종래기술에서는, 이형층으로 유기물질이 사용되었고, 그 결과, 공정조건과 관계없이 (5~8 N/m의 일반적인 범위에서) 특유의 매우 낮은 이형력 수치를 나타냈다.The release layer 125 is comprised of a non-organic material, i.e., a metal. This is in contrast to commonly used release layers, including organic materials. More specifically, the release layer 125 may contain at least one of Cr, Ni, Zn, Mo, W, Co, Pb, Ag, Ta, Cu, Al, Mn, Fe, Ti, Sn, And at least one metal selected from the group consisting of hydroxides of these metals and preferably at least one metal selected from the group consisting of Cr, Ni, Zn, Mo, Co, Pb, Ag, oxides thereof, . Since the release layer 125 is made of metal, the thickness can be finely adjusted, and the amount of the deposition metal associated with the thickness of the release layer 125 is also 0 to 20 mg / m 2, preferably 3.5 to 8 mg / Can be finely adjusted depending on the purpose of the core-less substrate (see Fig. 2). In the prior art, organic materials were used as the release layer, and as a result, exhibited very low release force values unique to the process conditions (in the general range of 5-8 N / m).

이형층(125)은, 모든 취급단계 또는 처리단계에서 스택(stack)이 탈적층화(delaminated)되지는 않을 정도이지만, 코어리스 기판 제조 공정의 말미에 손으로 그리고/또는 기계적 방법으로 쉽게 박리할 수 있을 정도의 이형력을 갖도록 설정된다. 본 발명에서는 예를 들면, 이형층의 전류 밀도(current density), 이어지는 금속성 이형층(125) 전착(electrodeposition), 두께를 조절함으로써, 예를 들면 8 mg/㎡까지 조절함으로써, 15~60 N/m, 더 바람직하게는 20~55 N/m의 열처리후 이형력을 얻을 수 있다. 박리후에 기능성 동박 (121)상에 금속성 이형층으로부터의 잔류물은 전혀 남지 않는다. 높은 캐리어 결합력과 관련된 기포 또는 탈적층화의 위험이 없고 휘어지지도 않는다. 이형력이 15 N/m 미만이면, 코어리스 공정을 진행하는 동안 탈적층화가 보다 쉽게 발생된다. 이형력이 60 N/m을 초과하면, 박리하는 동안 휨 현상이 발생할 수 있다. 박리 공정(손으로 하던 기계로 하던간에)뿐 아니라 코어리스도 최종 휨 결과에 중요한 영향을 미친다.The release layer 125 can be easily peeled off by hand and / or by mechanical means at the end of the coreless substrate manufacturing process, so long as the stack is not delaminated in all handling or processing steps Is set so as to have a releasing force of a certain degree. In the present invention, for example, the current density of the release layer, the subsequent electrodeposition of the metallic release layer 125, and the thickness can be adjusted to, for example, 8 mg / m, more preferably 20 to 55 N / m, after the heat treatment. No residue is left from the metallic release layer on the functional copper foil 121 after peeling. There is no risk of bubbling or de-lamination associated with high carrier bonding forces and no warping. If the releasing force is less than 15 N / m, de-lamination occurs more easily during the coreless process. If the releasing force exceeds 60 N / m, a warping phenomenon may occur during peeling. In addition to the peeling process (whether with a hand-held machine), coreless is also a significant influence on the final bend result.

이형층(125)은 나노 스케일이며, 바람직하게는 20nm 미만의 두께를 갖는다. The release layer 125 is nanoscale and preferably has a thickness of less than 20 nm.

이형층(125)이 캐리어 구리층(122)과 초극박 기능성 구리층(121)사이에 제공되기 때문에, 다중 고온 적층 사이클(multiple hot lamination cycles)과 이들 사이의 습식 화학적 공정, 공정의 말미에서의 손쉬운 분리가 가능하다. Because the release layer 125 is provided between the carrier copper layer 122 and the ultra-violet functional copper layer 121, multiple hot lamination cycles and the wet chemical process therebetween, Easy separation is possible.

이형층(125)은 전착(electro-deposition)에 의하여 제공된다. 이와 관련하여, 선행문헌과 달리, 갈바닉 공정과 기타 화학적 방법, 물리적 방법이 사용될 수 있다. 예를 들면 크롬산 150~300 g/l, 바람직하게는 240~260 g/l과 황산 1.5~3 g/l, 바람직하게는 2.2~2.5 g/l으로 측정된 조성의 특정의 배쓰(bath)를 통하여, 22℃의 온도에서 전착(electro-deposition)이 수행될 수 있다. 이는 공정범위(processing window)가 30 N/m의 이형력 수치 범위에 들도록 해 준다. The release layer 125 is provided by electro-deposition. In this regard, unlike the prior art, galvanic processes and other chemical and physical methods may be used. For example, a specific bath of composition measured at 150 to 300 g / l of chromic acid, preferably 240 to 260 g / l and sulfuric acid of 1.5 to 3 g / l, preferably 2.2 to 2.5 g / l, Lt; RTI ID = 0.0 > 22 C, < / RTI > This allows the processing window to fall within the numerical range of the release force of 30 N / m.

4. 기능성 구리층(121)4. The functional copper layer 121,

기능성 구리층(121)은 이형층(125)상에 전기도금된 초극박이다. 기능성 구리층 (121)의 두께는 0.5~12 ㎛이며 조도(RzJIS)는 1~3 ㎛의 범위이다. 캐리어 박의 조도가 낮으면, 예를 들면, Ra 값이 0.4 ㎛미만이면, 기능성 박의 프로파일도 매우 낮아져, 예를 들면, Ra 값이 0.4 ㎛미만이 된다.The functional copper layer 121 is a galvanized sheet electroplated on the release layer 125. The thickness of the functional copper layer 121 is 0.5 to 12 占 퐉 and the roughness (RzJIS) is in the range of 1 to 3 占 퐉. When the roughness of the carrier foil is low, for example, when the Ra value is less than 0.4 占 퐉, the profile of the functional foil is extremely low, for example, the Ra value is less than 0.4 占 퐉.

5. 화학층(124)5. Chemical layer (124)

화학층(124)은 기능성 구리층(121)의 표면상에 형성된다. 화학층(124)은 표면 보호층이며 변색방지층이다. 형성된 화학층(124)은 도금된 나노 아연-크롬층을 포함한다. 아연-크롬층은 적어도 Cr과 Zn을 포함하는 도금층이다. 또한 Cr 증착량과 Zn 증착량은 각각 2~4 mg/㎡, 8~10 mg/㎡이다.A chemical layer 124 is formed on the surface of the functional copper layer 121. The chemical layer 124 is a surface protective layer and an anti-discoloration layer. The formed chemical layer 124 comprises a plated nano zinc-chromium layer. The zinc-chromium layer is a plating layer containing at least Cr and Zn. The Cr deposition amount and the Zn deposition amount are 2 to 4 mg / m 2 and 8 to 10 mg / m 2, respectively.

제1적층화 이후의 산화를 회피하고 후속공정에서 용이한 가공성을 제공하기 위하여 기능성 구리층(121) 상부에 화학층(124)이 형성될 수 있다. A chemical layer 124 may be formed on the functional copper layer 121 to avoid oxidation after the first lamination and to provide easy processability in a subsequent process.

단계 B: 중심부 Step B: 프리프레그Prepreg ( ( 110)의110) 각 면 상에  On each side 박리형Peel type 초극박Polar night 동박(120)의 적층 - 주된 중심부 코어(100)의 형성 Lamination of the copper foil 120 - formation of the main core core 100

도 1에 도시된 바와 같이, 단계 A에서 만들어진 두 개의 박리형 동박(120)을 중심부 프리프레그(110)의 각 면상에 적층하여 주된 중심부 코어 (100)를 형성한다. 이는 도 3에 도시되어 있다.As shown in FIG. 1, the two peelable copper foils 120 produced in Step A are laminated on each surface of the central prepreg 110 to form a main core core 100. This is shown in FIG.

프리프레그(110)는 메트릭스를 강화섬유에 미리 함침시킨 시트의 일종이다. 예를 들면, 절연수지로 함침된 유리섬유가 사용될 수 있다.The prepreg 110 is a kind of sheet impregnated with reinforcing fibers in advance. For example, glass fiber impregnated with insulating resin can be used.

형성된 주된 중심부 코어(100)는 공정 말미에 제거될 것이다. 따라서 프리프레그(110)은 도 13에 도시된 바와 같이 소위 희생 중심부 코어의 일부일 것이다.The formed core core 100 will be removed at the end of the process. Thus, the prepreg 110 will be part of the so-called sacrificial center core as shown in Fig.

이러한 공정에서 고온 적층 사이클 방법(hot lamination cycle method)이 사용된다. 이 방법은 고온에서 수행된다. 예를 들면 고온 적층 사이클은 200℃에서 100분 동안 유지하는 조건에서 수행될 수 있다.In this process a hot lamination cycle method is used. This method is performed at high temperature. For example, the high temperature lamination cycle can be carried out under the condition of holding at 200 DEG C for 100 minutes.

고온 적층 이후에, 주된 중심부 코어(100)가 형성된다. 도 3에 도시된 바와 같이 주된 중심부 코어(100)은 외부에 박리형 초극박 동박 (120)이 구비된 이중 면 피복 코어(double sided clad core)이다. After the high temperature lamination, the main core core 100 is formed. As shown in FIG. 3, the main core 100 is a double sided clad core having an exfoliated ultra-thin copper foil 120 on the outside.

단계 C: 제2의 Step C: The second 박리형Peel type 동박(210)의 형성 The formation of the copper foil 210

도 4에 도시된 바와 같이, 제2의 박리형 동박(210)이 만들어진다. 제2의 박리형 동박(210)은, 소위 프라이머층(216)이라고 불리우는 얇은 수지코팅이 코팅된 상부에, 화학처리층(214)이 구비된 캐리어 구리층(212), 이형층(215), 처리된 기능성 구리층(211)을 포함한다. As shown in Fig. 4, a second peelable copper foil 210 is made. The second peelable copper foil 210 is provided with a carrier copper layer 212 provided with a chemical treatment layer 214, a release layer 215, and a release layer 215, which are provided on an upper portion coated with a thin resin coating called a primer layer 216, And a functional copper layer 211 that has been treated.

1. 기능성 구리층 (211)1. The functional copper layer (211)

제2의 박리형 초극박 동박(210)을 위하여, 초극박 (211)이 이형층(215)상에 전기도금된다. 기능성 구리층 (211)의 두께는 일반적으로 0.5~12㎛이다. 기능성 구리층(211)의 조도(Ra)는 캐리어 박의 프로파일에 의하여 고정되며 일반적으로 0.4 ㎛미만이다.For the second peeling type ultra-thin thin copper foil 210, the electrode foil 211 is electroplated on the release layer 215. The thickness of the functional copper layer 211 is generally 0.5 to 12 占 퐉. The roughness Ra of the functional copper layer 211 is fixed by the profile of the carrier foil and is generally less than 0.4 占 퐉.

2. 처리층(213)2. Treatment layer 213

매우 매끄러운, 바람직하게는 비소 비함유 구리를 기본으로 하는 층(213)이 전기-증착(electro-deposition)에 의하여 기능성 구리층(211)의 표면 상에 형성된다. 형성된 처리층(213)은 보통의 노듈러 구리처리층 또는 덴드리틱(dendritic) 구리처리층에 비하여 매우 매끄럽다. 따라서, 처리된 기능성 구리층(213)은 소위 '거의 프로파일이 없는'('Almost no profile', ANP) 층이다. ANP층(213)의 프로파일은 Rz JIS (일본공업규격) contactless profilometry로 측정시 1.3 ㎛미만이다.A layer 213 based on a very smooth, preferably arsenic free copper is formed on the surface of the functional copper layer 211 by electro-deposition. The formed treatment layer 213 is very smooth compared to a normal nodular copper treatment layer or a dendritic copper treated layer. Thus, the treated functional copper layer 213 is a so-called " Almost no profile " (ANP) layer. The profile of the ANP layer 213 is less than 1.3 占 퐉 as measured by Rz JIS (Japanese Industrial Standard) contactless profilometry.

ANP 구리층(213)의 표면 상에, 도금된 나노 크롬층을 포함하는 부식 방지층이 형성될 수 있다. 아연-크롬층은, 바람직하게는 적어도 Cr과 Zn을 포함하는 도금층이다. 도금된 부식방지층에서의 Cr 증착량과 Zn 증착량은 각각 2~3 mg/㎡, 3~5 mg/㎡이다.On the surface of the ANP copper layer 213, a corrosion resistant layer comprising a plated nanochromium layer may be formed. The zinc-chromium layer is preferably a plating layer containing at least Cr and Zn. The Cr deposition amount and the Zn deposition amount in the plated anti-corrosion layer are 2 to 3 mg / m 2 and 3 to 5 mg / m 2, respectively.

프리프레그에 대한 캐리어 박의 결합강도를 증가시키기 위하여 부식방지층의 표면상에 커플링제가 또한 형성될 수 있다. 커플링제는 졸-겔(sol-gels), 실란(silanes), 실록산(siloxanes), 티올(thiols), 포스폰산(phosphonic acids), 티탄산염(titanates), 지르콘산염(zirconates) 또는 유기산-염화크롬 배위착화합물(organic acid-chromium chloride coordination complexes)로부터 형성될 수 있다. 구체적으로, 유기-기능성 또는 비기능성 실린커플링제가 ANP 층(213)과 함께 사용될 수 있다. 실란커플링제층은, 바람직하게는, 적절하게 희석된 실란 커플링제 용액과 접촉한 다음 건조시킴으로써, ANP 프로프일을 갖는 초극박 (211)의 표면상에 도포될 수 있다. 본 발명에서 사용되는 실란 커플링제는 예를 들면, 감마-글리시독시프로필 트리메톡시실란(gamma-glycidoxypropyl trimethoxysilane), 감마-글리시독시프로필 트리에톡시실란(gamma-glycidoxypropyl triethoxysilane)등의 에폭시 기능성 실란 커플링제; 감마-아미노프로필 트리에톡시실란(gamma-aminopropyl triethoxysilane), 감마-아미노프로필 트리메톡시실란(gamma-aminopropyl trimethoxysilane) 등의 아미노 기능성 실란 커플링제; 감마-우레도프로필 트리알콕시실란(gamma-ureidopropyl trialkoxysilane) 등의 우레도 실란 커플링제; 및 테트라에톡시실란(tetraethoxysilane) 등의 비기능성 실란 커플링제이다.A coupling agent may also be formed on the surface of the anti-corrosion layer to increase the bond strength of the carrier foil to the prepreg. The coupling agent may be selected from the group consisting of sol-gels, silanes, siloxanes, thiols, phosphonic acids, titanates, zirconates or organic acids-chromium chloride And may be formed from organic acid-chromium chloride coordination complexes. Specifically, an organic-functional or non-functional silane coupling agent may be used with the ANP layer 213. The silane coupling agent layer can preferably be applied on the surface of the anode foil 211 with the ANP profile by contacting it with a suitably diluted silane coupling agent solution and then drying. Examples of the silane coupling agent used in the present invention include epoxy functional groups such as gamma-glycidoxypropyl trimethoxysilane and gamma-glycidoxypropyl triethoxysilane. Silane coupling agents; Amino functional silane coupling agents such as gamma-aminopropyl triethoxysilane and gamma-aminopropyl trimethoxysilane; Ureido silane coupling agents such as gamma-ureidopropyl trialkoxysilane; And tetraethoxysilane. The term " non-functional silane coupling agent "

프라이머층(216)에 대한 박리강도를 증가시키기 위하여, ANP 층과, 부식 방지층(바람직하게는 ANP층 상에 도포된 부식 방지층)과, 실란 커플링제(바람직하게는 부식 방지층 상에 도포된 실란 커플링제)을 조합하여 사용하며, 기능성 동박(211)의 표면상에 도포된다. 또한 상기 세개의 층과 프라이머층의 조합은 절연 빌드-업 필름(220)에 대한 충분한 기계적, 화학적 결합을 확보하기 위한 것이다.In order to increase the peel strength with respect to the primer layer 216, an ANP layer, an anticorrosion layer (preferably an anticorrosion layer applied on the ANP layer), a silane coupling agent (preferably a silane coupling agent Is used in combination, and is coated on the surface of the functional copper foil 211. The combination of the three layers and the primer layer is also intended to ensure sufficient mechanical and chemical bonding to the insulating build-up film 220.

부식방지층을 구비한 ANP층(213), 실란 커플링제층, 프라이머(216)은 일반적인 MASP 공정에 따른 추가 패턴화를 진행하는 동안 신속하고 정확한 플래쉬 에칭을 가능케 해 주고, 이에 따라 더 향상된 선 정밀도를 제공해 선/폭(line/space; L/S)이, 예를 들면 5 ㎛까지 더 좁아지도록 한다. 신호 속도의 향상과 컨덕터 손실의 저하 또한 이러한 ANP 초극박의 긍정적인 결과이다. 기능성 동박(213)의 매우 낮은 조도로 인하여 직선 에칭된 트랙면을 가진 매우 좁은 L/S비를 가질 수 있으며 트랙 라인 상부에 매우 정밀한 후속 전해 구리 도금 공정을 수행할 수 있다.The ANP layer 213, the silane coupling agent layer, and the primer 216 with the anti-corrosion layer enable rapid and accurate flash etching during further patterning according to the general MASP process, , So that the line / space (L / S) provided becomes narrower to, for example, 5 탆. Improved signal speed and reduced conductor loss are also positive results of such ANP superficial foils. Due to the very low roughness of the functional copper foil 213, it is possible to have a very narrow L / S ratio with a straight etched track surface and to perform a very precise subsequent electrolytic copper plating process on top of the track line.

3. 프라이머층(216)3. Primer layer 216

구리 롤을 코팅하기 위한 적절한 장비를 이용하여 ANP층을 프라이머 수지(216)로 코팅한다. 예를 들면, 화학적 또는 물리적 증착, 스프레이, 또는 롤 대 롤 코팅 공정(에어 나이프 코팅, 나이프-오버-롤 '갭 코팅(gap coating), 슬롯-다이 코팅, 키스 코팅, 미터링 로드(Meyer bar) 코팅, 커튼 코팅, 실크 스크린 코팅, 커튼 코팅, 스핀 코팅, 슬롯 다이 코팅)이 사용될 수 있다. 매우 얇은 프라이머층(216)이, 바람직하게는, 슬롯 다이 헤드 코팅기(solt die head coater)로 코팅된다.The ANP layer is coated with primer resin 216 using suitable equipment to coat copper rolls. For example, chemical or physical vapor deposition, spray, or roll-to-roll coating processes (air knife coating, knife-over-roll 'gap coating, slot-die coating, kiss coating, , Curtain coating, silk screen coating, curtain coating, spin coating, slot die coating) can be used. A very thin primer layer 216 is preferably coated with a solt die head coater.

프라이머 수지로는, 예를 들면, 할로겐 비함유 에폭시-폴리아미드계 수지가 사용될 수 있다. 건조된 프라이머층(216)의 두께는 일반적으로 1 ~ 10 ㎛, 바람직하게는 3 ~ 5 ㎛이다. 향상된 B-단계의 경화수치에 도달하기 위한 방식으로 프라이머층이 경화되고 건조된다. 기능성 박(213)의 프로파일 감소와, 프라이머층(216)의 경화도 및 두께로 인하여, 이후 수차례의 상이한 공정에 걸쳐서 빌드-업 필름(220)은 0.9 N/mm을 초과하는 높은 결합강도를 가지며 탈적층화를 피할 수 있다.As the primer resin, for example, a halogen-free epoxy-polyamide resin can be used. The thickness of the dried primer layer 216 is generally 1 to 10 mu m, preferably 3 to 5 mu m. The primer layer is cured and dried in such a manner as to achieve an enhanced B-staged cure value. Due to the reduced profile of the functional foil 213 and the degree of cure and thickness of the primer layer 216, the build-up film 220 has a high bond strength in excess of 0.9 N / mm over several subsequent processes And it is possible to avoid deactivation.

4. 이형층(215)4. The release layer 215,

제2의 박리형 초극박 동박(210)에서, 초극박 기능성 박(211)과 캐리어 박(212)사이에서 전기도금된 이형층(215)은 금속으로 구성된다. 이는 유기 화합물을 포함하는 통상의 이형층과 다른 점이다. 구체적으로 전기도금된 이형층(125)에는 Cr, Ni, Zn, Mo, W, Co, Pb, Ag, Ta, Cu, Al, Mn, Fe, Ti, Sn, 강(steel), Zn, V, 이들의 산화물, 이들의 수산화물로 이루어진 그룹으로부터 선택되는 하나 이상이 포함되며, 바람직하게는 Cr, Ni, Zn, Mo, Co, Pb, Ag, 이들의 산화물, 이들의 수산화물로 이루어진 그룹으로부터 선택되는 하나 이상이 포함된다.In the second peeling type ultra-thin copper foil 210, the release layer 215 electroplated between the electrode foil 211 and the carrier foil 212 is made of metal. This is different from the conventional release layer comprising an organic compound. Specifically, the electrodeposited release layer 125 may contain at least one of Cr, Ni, Zn, Mo, W, Co, Pb, Ag, Ta, Cu, Al, Mn, Fe, Ti, Sn, One or more selected from the group consisting of oxides thereof and hydroxides thereof and preferably one or more selected from the group consisting of Cr, Ni, Zn, Mo, Co, Pb, Ag, oxides thereof, Or more.

이형층(215)은 금속으로 이루어지므로, 이형층(215)의 두께는 미세하게 조절될 수 있어, 이형층(215)의 두께와 관련된 증착 금속의 양 또한 모든 취급단계 또는 처리 단계에서 스택(stack)이 적층화 단계 이전에 탈적층화(delaminated)되지는 않지만, 빌드-업 필름(220) 상에 적층된 후 손으로 그리고/또는 기계적 방법으로 쉽게 박리할 수 있을 정도, 0 ~ 150 N/m, 바람직하게는 10 내지 40 N/m의 이형력을 갖도록 0~20 mg/㎡, 바람직하게는 이형층(215)은 20nm 미만의 두께를 갖는다. 바람직하게는 1.5~6 mg/㎡의 범위에서 미세하게 조정될 수 있다(도 2 참조). 종래기술에서는, 이형층으로 유기물질이 사용되었고 그 결과 공정조건과 관계없이 (5~8 N/m의 일반적인 범위에서) 특유의 매우 낮은 이형력 수치를 나타냈다.Since the release layer 215 is made of metal, the thickness of the release layer 215 can be finely adjusted so that the amount of deposited metal associated with the thickness of the release layer 215 can also be controlled by the stack Is not delaminated prior to the lamination step, but may be from 0 to 150 N / m so as to be easily peeled off manually and / or mechanically after being laminated onto the build-up film 220, Preferably, the release layer 215 has a thickness of less than 20 nm, preferably 0 to 20 mg / m 2, to have a release force of 10 to 40 N / m. Preferably from 1.5 to 6 mg / m < 2 > (see Fig. 2). In the prior art, an organic material was used as the release layer and as a result showed a very low release force characteristic unique to the process conditions (in the general range of 5 to 8 N / m).

이형층(215)은, 제조된 적층물(210)이 모든 취급단계 또는 처리단계에서 탈적층화(delaminated)되지는 않지만, 적출물(100)상에 적층한 후 손으로 그리고/또는 기계적 방법으로 쉽게 박리할 수 있을 정도의 이형력을 갖도록 설정된다.The release layer 215 can be removed by hand and / or by mechanical means after being laminated onto the emulsion 100, although the resulting laminate 210 is not delaminated in all handling or processing steps Is set so as to have a releasing force enough to be able to do.

이형층(215)은 전착(electro-deposition)에 의하여 제공된다. 이와 관련하여, 선행기술과 달리, 갈바닉 공정과 기타 화학적 방법, 물리적 방법이 사용될 수 있다. 예를 들면 크롬산 150~300 g/l, 바람직하게는 240~260 g/l과 황산 1.5~3 g/l, 바람직하게는 2.2~2.5 g/l으로 측정된 조성의 특정의 배쓰(bath)를 통하여, 22℃의 온도에서 전착(electro-deposition)이 수행될 수 있다. 이는 공정범위(processing window)가 10 내지 40 N/m의 바람직한 이형력 수치 범위에 들어가도록 조절해 준다. The release layer 215 is provided by electro-deposition. In this regard, unlike the prior art, galvanic processes and other chemical and physical methods may be used. For example, a specific bath of composition measured at 150 to 300 g / l of chromic acid, preferably 240 to 260 g / l and sulfuric acid of 1.5 to 3 g / l, preferably 2.2 to 2.5 g / l, Lt; RTI ID = 0.0 > 22 C, < / RTI > This adjusts the processing window to fall within the desired release force value range of 10 to 40 N / m.

5. 캐리어 구리층(212)5. Carrier copper layer 212,

전기도금된 캐리어 동박(212)의 두께는 일반적으로 5 내지 140 ㎛이다. 제조과정 중의 휨을 제어하는 측면에서, 캐리어 구리층(122)의 두께는 바람직하게는 7 ~ 120 ㎛이고, 더 바람직하게는 70 ~ 105㎛이다. The thickness of the electroplated carrier copper foil 212 is generally 5 to 140 占 퐉. The thickness of the carrier copper layer 122 is preferably 7 to 120 占 퐉, more preferably 70 to 105 占 퐉, from the viewpoint of controlling the warping during the manufacturing process.

6. 화학처리층 (214)6. Chemical treatment layer (214)

표면 보호층으로서 화학층(214)은 바람직하게는 캐리어 구리층(212)의 상부에 도포된다. 진공 적층을 하는 동안의 산화를 피하기 위하여 화학적 변색 방지 금속층(214)은 바람직하게는 캐리어 박(212)의 상부에 도포되며 이는 후속 단계에서의 가공을 쉽게 해 준다. 벽색방지층은 바람직하게는 캐리어 박 상에 도금되며 주로 크롬과 아연을 포함한다. 변색방지층의 크롬 함량은 3~4 mg/㎡, 아연 함량은 30 to 40 mg/㎡의 범위이다.The chemical layer 214 as a surface protective layer is preferably applied on top of the carrier copper layer 212. To avoid oxidation during vacuum lamination, the chemical anti-fake metal layer 214 is preferably applied to the top of the carrier foil 212, which facilitates processing in subsequent steps. The antifade layer is preferably plated on a carrier foil and mainly comprises chromium and zinc. The chromium content of the discoloration prevention layer is 3 to 4 mg / m 2, and the zinc content is in the range of 30 to 40 mg / m 2.

단계 D: Step D: 빌드build -업 필름(220)상에 Up film 220 박리형Peel type 동박(210)의 진공증착  The copper foil 210 is vacuum-

도 5에 도시된 바와 같이, 빌드-업 필름(220)이 제2 초극박 지지 동박(210) 아래에 제공되어 빌드-업 필름(220)상에 제2 박리형 초극박 동박(210)의 적층물(200)을 형성한다. 제조된 적층물(200)은 제2 박리형 초극박 동박(210)과 함께 매우 낮은 CTE 예비 경화된 빌드-업 필름(220)(예를 들면, 아지노모토 ABF 빌드-업 필름)으로 구성된다. 빌드-업 필름(220)은 임의로는 경화될 수 있다. 절연된 빌드-업 필름(220)은 일반적으로 10 ~ 100 ㎛의 두께를 갖는다.As shown in FIG. 5, a build-up film 220 is provided under the second copper foil supporting copper foil 210 to form a laminate of the second peelable copper foil 210 on the build- Water 200 is formed. The manufactured laminate 200 is composed of a very low CTE pre-cured build-up film 220 (e.g., an AZNOMOTO ABF build-up film) together with a second peelable ultra-thin copper foil 210. The build-up film 220 may optionally be cured. The insulated build-up film 220 typically has a thickness of 10 to 100 [mu] m.

단계 E: Step E: 적층물(200)과The laminate 200 and 희생 중심부 코어(100)의 조합 The combination of sacrificial center core 100

이후, 도 5, 6에 도시된 바와 같이, 경화된 절연 빌드-업 필름(220)을 구비한 제2 박리형 초극박 동박으로 구성된 하나 또는 두개의 적층물(200)이 중심부 코어(100)의 한면 또는 양면에 추가로 적층된다. 도 6은 중심부 코어(100)의 한 면 상의 적층물(200)의 적층을 나타내고, 도 7은 중심부 코어(100)의 양 면 상의 적충물(200)의 적층을 나타낸다.Thereafter, as shown in FIGS. 5 and 6, one or two stacks 200 composed of a second peelable ultra-thin copper foil having a cured insulating build-up film 220 are laminated on the core core 100 And further laminated on one side or both sides. Figure 6 shows the lamination of the laminate 200 on one side of the core core 100 and Figure 7 shows the lamination of the laminate 200 on both sides of the core core 100.

다음 단계에서는, 코어의 한 면상에 또는 코어의 양 면 상에 대칭적인 방식으로 일어날 상이한 공정을 기술할 것이다. 단순화를 위하여 한 면 상의 공정만을 기술할 것이나 이는 물론 양 면 상에도 동일한 방식으로 적용될 것이다. In the next step, different processes will occur that will occur in a symmetrical manner on one side of the core or on both sides of the core. For the sake of simplicity, we will only describe a process on one side, but of course it will be applied in the same way on both sides.

단계 F: Step F: 캐리어carrier 구리층(212)의 박리 Peeling of the copper layer 212

도 6에 도시된 바와 같이, 중심부 코어(100)의 한 면 상에 적층물(200)을 적층한 후, 처리된 상부 캐리어 구리층(212)를 이형층(215)과 함께 단계 E에서 얻어진 구조물로부터 떼어낼 수 있다. 이형층(215)으로 인하여 캐리어 구리층(212)을 쉽게 분리할 수 있다. 박리 후 기능성 동박(121)상에는 금속성 이형층으로부터의 잔류물이 거의 남아있지 않다. 아래에 보여지는 표 1은 XPS에 의한 이형층 표면 분석을 나타낸다(분석 깊이: 10nm).6, after stacking the laminate 200 on one side of the core core 100, the treated upper copper copper layer 212 is laminated with the release layer 215 together with the structure obtained in Step E . The release layer 215 can easily separate the carrier copper layer 212. After the peeling, there is almost no residue from the metallic release layer on the functional copper foil 121. Table 1 below shows the surface analysis of the release layer by XPS (analysis depth: 10 nm).

금속 상대 원자 퍼센트 (%)Metal relative atomic percent (%) 박리된 캐리어박 면Peeled carrier foil cotton 16 ± 216 ± 2 박리된 기능성 박 면Peeled functional thin foil 0 ± 0.50 ± 0.5

희생코어로부터 상부 및 하부 코어리스 표면을 박리하기 위한 별다른 과정이나 열처리가 필요하지 않다.There is no need for a separate process or heat treatment to peel the upper and lower core-less surfaces from the sacrificial core.

최종적으로, 도 8에 도시된 바와 같은 구조물이 얻어진다.Finally, a structure as shown in Fig. 8 is obtained.

단계 G: Step G: MASPMASP 공정  fair

상기 박리단계 이후에는 MASP 공정에 따른 초극박 기능성 구리층의 패턴화 과정 또는 PCB 제조에 사용되는 기타 다른 방법이 뒤따른다.After the stripping step, a patterning process of the ultra-thin functional copper layer according to the MASP process or other methods used in the manufacture of the PCB are followed.

단계 H: Step H: 드릴링Drilling 및 충전 공정 And charging process

그런 다음, 드릴링, 바람직하게는 레이저 직접 드릴링과 비아 충전 공정(via filling process)이 수행될 수 있다.Drilling, preferably laser direct drilling and via filling processes, can then be performed.

기타:Other:

(1) 후속층의 적층(1) lamination of the subsequent layer

도 8에서 제조된 구조물의 상부에 도 9에 도시된 바와 같이, 다른 적층물(200)을 다시 적층한다. Another laminate 200 is laminated again on top of the structure made in Fig. 8, as shown in Fig.

(2) 바깥층의 패턴화(2) patterning of the outer layer

도 9에 도시된 바와 같이, 캐리어 구리층(212)을 이형층(215)와 함께 스택으로부터 떼어낸다. 이형층(215)으로 인하여 스택으로부터 캐리어 구리층(212)을 쉽게 분리할 수 있다. 그 결과 도 1에 도시된 구조물이 얻어진다.As shown in FIG. 9, the carrier copper layer 212 is removed from the stack along with the release layer 215. Due to the release layer 215, the carrier copper layer 212 can be easily separated from the stack. As a result, the structure shown in Fig. 1 is obtained.

그런 다음, MASP 공정을 거친 초극박 기능성 구리층의 패턴화를 수행한다. 드릴링, 바람직하게는 레이저 직접 드릴링과, 아래층과의 전기 접촉을 위한 비아 충전(via filling) 공정이 수행된다.Then, the patterning of the ultrafine functional copper layer through the MASP process is performed. A via filling process is performed for drilling, preferably laser direct drilling, and electrical contact with the underlying layer.

(3) 후속층의 적층(3) lamination of the subsequent layer

도 11에 도시된 바와 같이, 또다른 적층물(200)을 도 10에서 제조된 구조물의 상부에 다시 적층한다.As shown in Fig. 11, another laminate 200 is laminated again on top of the structure produced in Fig.

(4) 공정의 반복(4) Repeat the process

구조물 위에 또다른 적층물(200)의 재적층, 캐리어 구리층의 박리, MASP 패턴화 공정, 드릴링 및 비아 충전 공정의 순서가 n회 반복된다. PCB 디자인의 구리층의 최종 개수에 도달할 때까지 단계 D 부터 H까지의 단계가 반복될 것이다. 작업자가 선택하는 회로의 레이아웃에 따라 약간 변화될 수는 있다.The order of the re-layering of another laminate 200, the peeling of the carrier copper layer, the MASP patterning process, the drilling and the via filling process is repeated n times on the structure. The steps from step D to step H will be repeated until the final number of copper layers of the PCB design is reached. It may vary slightly depending on the layout of the circuit chosen by the operator.

중심부 코어의 양면 상에 동일한 코어리스 적충물을 얻기 위하여 각 단계들은 일반적으로 대칭적이다. 그럼에도 불구하고, 상이한 코어리스 PCB 디자인을 얻기 위하여 각 면에 대한 공정/디자인은 상이할 수 있다. Each step is generally symmetrical in order to obtain the same coreless reef on both sides of the core core. Nonetheless, the process / design for each side may be different to achieve a different coreless PCB design.

단계 I: Step I: 희생코어의Sacrificial core 분리 detach

이형층 (125)으로 인하여 캐리어층(122)으로부터 기능성 구리층(121)을 분리할 수 있다. 도 11에 도시된 바와 같이, 이형층(125)은 스택으로부터 분리될 수 있다. 처리된 캐리어 구리층을 이형층(125)과 함께 박리성 동박으로부터 분리하여 중심부 코어(100)를 제거할 수 있다. 처리된 캐리어 구리층을 구비한 중심부 코어(100)가 도 11에 도시된 바와 같이 제거된다. 이 공정에서는 희생 코어로부터 상부 및 하부 코어리스 기판을 제거하기 위한 별다른 절차나 열처리를 가할 필요가 없다. 즉, 희생 코어(100)을 박리하기 매우 용이하다. 이는 이형력이 미세하게 조절될 수 있기 때문이다. The functionalized copper layer 121 can be separated from the carrier layer 122 due to the release layer 125. As shown in FIG. 11, the release layer 125 can be detached from the stack. The treated core copper layer can be separated from the peelable copper foil together with the release layer 125 to remove the core core 100. The core core 100 with the treated carrier copper layer is removed as shown in FIG. In this process, there is no need to apply any special procedures or heat treatment to remove the upper and lower core-less substrates from the sacrificial core. That is, it is very easy to peel the sacrificial core 100. This is because the releasing force can be finely adjusted.

단계 J: 바깥층의 패턴화 및 마무리Step J: Patterning and finishing of the outer layer

도 12에 도시된 바와 같이, 최종적으로, 통상의 인쇄, 에칭, 마무리 공정에 의하여 양쪽 바깥면 상에 코어리스 구조가 완성될 수 있다. 이 장면에서, 최종 공정 단계는 사전에 보호된 기능성 동박층(121)의 상부 상에 적용될 수 있다. 이 단계는 에칭 단계, 패시베이션층, 또는 표면을 변화시키는 기타 다른 기계적, 화학적 공정 - 추가 공정에 대한 충분한 내화학성을 포함하여 최종 두께를 갖는 원하는 회로를 얻도록 표면을 변화시킴 - 일 수 있다. 이는 또한 표면 보호 필름의 증착을 포함할 수 있으나 솔더 마스크, 표면의 산화를 방지하는 일반적인 인쇄 회로 기판 표면 마감에 한정되는 것은 아니다.As shown in Fig. 12, finally, the coreless structure can be completed on both outer sides by ordinary printing, etching, and finishing processes. In this scene, the final process step can be applied on top of the previously protected functional copper foil layer 121. This step can be an etching step, a passivation layer, or any other mechanical, chemical process that alters the surface, or a change in surface to obtain the desired circuit with a final thickness, including sufficient chemical resistance to further processing. This may also include deposition of a surface protective film, but is not limited to solder mask, a typical printed circuit board surface finish to prevent oxidation of the surface.

단계 K: 분리 및 구조화Step K: Separation and structuring

풀-PCB을 형성하는 최종 공정을 수행한 이후, 중심부 희생 코어로부터 코어리스 기판을 분리한다(도 13). 남아있는 중심부(300) 그 자체가 희생코어로 불리며, 이는 공정을 진행하는 동안 단지 기계적 역할과 견고함의 역할만을 가지며 공정 말기에 제거되어 버려진다.After performing the final process of forming the full-PCB, the coreless substrate is separated from the core-part sacrificial core (FIG. 13). The remaining core 300 itself is referred to as the sacrificial core, which serves only as a mechanical role and robustness during the process and is abandoned at the end of the process.

본 발명은 예시적인 바람직한 태양을 들어 기술되었다. 그러나, 발명의 범위는 개시된 태양에 한정되지 않는 것으로 이해되어야 한다. 오히려, 다양한 변형과 유사한 배열을 포함하는 것으로 의도된다. 그러므로 청구범위 또한 이러한 변형과 유사한 배열을 포함하도록 가장 넓은 범위의 해석에 따라야 한다. The present invention has been described in terms of exemplary preferred embodiments. However, it should be understood that the scope of the invention is not limited to the disclosed aspects. Rather, it is intended to include arrangements similar to the various variations. The claims are therefore also to be accorded the broadest interpretation so as to encompass an arrangement similar to these variations.

100, 300: 주된 중심부 코어(primary central core), 희생 중심부 코어(sacrificial central core)
110: 중심부 프리프레그
120: 제1의 박리형 초극박 동박
210: 제2의 박리형 초극박 동박
121, 211: 기능성 구리층
122, 212: 캐리어 구리층
123, 213: 조도처리층
124, 214: 화학처리층
125, 215: 이형층
200: 빌드업 필름상의 제2의 박리형 초극박 동박의 적층물(laminate)
216: 프라이머층
220: 빌드업 필름
310: 분리층100, 300: a primary central core, a sacrificial central core,
110: center prepreg
120: First peelable ultra-thin copper foil
210: a second peeling type ultra-thin copper foil
121, 211: functional copper layer
122, 212: a carrier copper layer
123, 213: Illuminated layer
124, 214: chemical treatment layer
125 and 215:
200: a laminate of a second peelable ultra-thin copper foil on a build-up film;
216: primer layer
220: build-up film
310: separation layer

Claims (20)

화학처리층,
상기 화학 처리층 아래에 제공된 초극박 기능성 구리층(ultrathin functional copper layer),
상기 초극박 기능성 구리층 아래에 제공된 금속성 이형층(metallic release layer),
상기 금속성 이형층 아래에 제공된 캐리어 구리층, 및
상기 캐리어 구리층 아래에 제공된 조도처리층(roughening treatment layer)
을 포함하는, 코어리스 기판(coreless substrrate) 제조용 박리형 초극박 동박).Chemical treatment layer,
An ultra-thin functional copper layer provided under the chemical treatment layer,
A metallic release layer provided below the ultra-thin foil functional copper layer,
A carrier copper layer provided below the metallic release layer, and
A roughening treatment layer provided under the carrier copper layer,
A copper foil for peeling type ultra-thin copper foil for manufacturing a coreless substrate). 제1항에 있어서, 상기 금속성 이형층과 상기 캐리어 구리층 사이의 이형력(release force)이 15 내지 60 N/m으로 조절되는 박리형 초극박 동박.The peelable ultra-thin copper foil according to claim 1, wherein a releasing force between the metallic release layer and the carrier copper layer is controlled to 15 to 60 N / m. 제1항에 있어서, 상기 금속성 이형층의 증착된 금속양이0 내지 20 mg/m의 범위인 박리형 초극박 동박.The stripped ultra-thin copper foil according to claim 1, wherein the amount of metal deposited on the metallic release layer is in the range of 0 to 20 mg / m 2. 제1항에 있어서, 상기 금속성 이형층이 Cr, Ni, Zn, Mo, W, Co, Pb, Ag, Ta, Cu, Al, Mn, Fe, Ti, Sn, 강(steel), Zn, V, 이들의 산화물 및 이들의 수산화물(hydroxide)로 이루어진 그룹으로부터 선택되는 1종 이상을 포함하는 박리형 초극박 동박.The method of claim 1, wherein the metallic release layer is selected from the group consisting of Cr, Ni, Zn, Mo, W, Co, Pb, Ag, Ta, Cu, Al, Mn, Fe, Ti, Sn, An oxide thereof, and a hydroxide thereof. The copper foil according to claim 1, 제1항에 있어서, 상기 초극박 기능성 구리층의 두께가 0.5 내지12 ㎛인 초극박 동박.The ultra-thin copper foil according to claim 1, wherein the thickness of the ultra-thin functional copper layer is 0.5 to 12 탆. 제1항에 있어서, 상기 조도처리층이 노듈러 구리 처리 층(nodular copper treatment layer), 부식방지층(rust proofing layer). 및 커플링제층(coupling agent layer)으로 이루어진 그룹으로부터 선택되는 1종 이상을 포함하는 박리형 초극박 동박.The method of claim 1, wherein the roughness treatment layer is a nodular copper treatment layer, a rust proofing layer. And a coupling agent layer. The copper foil according to any one of claims 1 to 5, 제1항에 있어서 캐리어 구리층의 두께가 5 내지140 ㎛인 박리형 초극박 동박.The peelable ultra-thin copper foil according to claim 1, wherein the thickness of the carrier copper layer is 5 to 140 탆. 화학처리층,
상기 화학 처리층 아래에 제공된 캐리어 구리층,
상기 캐리어 구리층 아래에 제공된 금속성 이형층,
상기 금속성 이형층 아래에 제공된 초극박 기능성 구리층,
상기 초극박 기능성 구리층 아래에 제공되며 거의 프로파일을 형성하지 않는 처리층,
및 상기 처리층 아래에 제공된 프라이머층
을 포함하는 박리형 동박.Chemical treatment layer,
A carrier copper layer provided below the chemical treatment layer,
A metallic release layer provided below the carrier copper layer,
A superfine-functionally functional copper layer provided below the metallic release layer,
A processing layer provided below said ultra-thin foil functional copper layer and forming substantially no profile,
And a primer layer provided below the processing layer
And a peelable copper foil. 제8항에 있어서, 상기 금속성 이형층과 상기 캐리어 구리층 사이의 이형력(release force)이 10 내지40 N/m으로 조절되는 박리형 동박. The peelable copper foil according to claim 8, wherein a releasing force between the metallic release layer and the carrier copper layer is adjusted to 10 to 40 N / m. 제8항에 있어서, 상기 초극박 기능성 구리층의 두께가 0.5 내지 12 ㎛인 박리형 동박.The peelable copper foil according to claim 8, wherein the thickness of the ultra-thin functional copper layer is 0.5 to 12 탆. 제8항에 있어서, 상기 금속성 이형층의 두께가 20nm 미만인 박리형 동박.The peelable copper foil according to claim 8, wherein the thickness of the metallic release layer is less than 20 nm. 제8항에 있어서, 상기 프라이머층의 두께가 1 내지 10 ㎛인 박리형 동박.The peelable copper foil according to claim 8, wherein the thickness of the primer layer is 1 to 10 탆. 제8항에 있어서, 상기 금속성 이형층이 Cr, Ni, Zn, Mo, W, Co, Pb, Ag, Ta, Cu, Al, Mn, Fe, Ti, Sn, 강(steel), Zn, V, 이들의 산화물 및 이들의 수산화물(hydroxide)로 이루어진 그룹으로부터 선택되는 1종 이상을 포함하는 박리형 동박.9. The method of claim 8, wherein the metallic release layer is selected from the group consisting of Cr, Ni, Zn, Mo, W, Co, Pb, Ag, Ta, Cu, Al, Mn, Fe, Ti, Sn, An oxide thereof, and a hydroxide thereof. ≪ Desc / Clms Page number 24 > 제8항에 있어서, 상기 처리층이 Rz JIS에서 두께가 1.3 ㎛ 미만의 프로파일을 갖는 박리형 동박.The peelable copper foil according to claim 8, wherein said treated layer has a profile of less than 1.3 mu m in thickness in Rz JIS. 제8항에 있어서, 상기 캐리어 구리층의 두께가 5 내지140㎛인 박리형 동박.The peelable copper foil according to claim 8, wherein the thickness of the carrier copper layer is 5 to 140 占 퐉. 제1항의 박리형 초극박 동박과 제8항의 박리형 초극박 동박을 포함하는 이중박 코어리스 기판(double thin coreless substrate).A double thin coreless substrate comprising the peelable ultra-thin copper foil of claim 1 and the peelable ultra-thin copper foil of claim 8. (a) 제1의 박리형 초극박 동박으로서, 제1항의 박리형 초극박 동박을 형성하는 단계,
(b) 상기 제1의 박리형 초극박 동박을 중심부 프리프레그의 각 면상에 적층하여 주된 중심부 코어를 형성하는 단계,
(c) 제2의 박리형 동박으로서, 제8항의 박리형 초극박 동박을 형성하는 단계,
(d) 상기 제2의 박리형 동박을 빌드업 필름 상에 적층하는 단계,
(e) 상기 (b) 단계에서 얻어진 주된 중심부 코어와 상기 (d) 단계에서 얻어진 적층물을 결합하는 단계,
(f) 캐리어 구리층이 구비된 금속성 이형층과 제2의 박리형 동박의 화학처리층을 상기 (e) 단계에서 얻어진 구조물로부터 분리하는 단계, 및
(g) 상기 화학 처리층을 제외한 주된 중심부 코어와 초극박 기능성 구리층을 상기 단계(f) 에서 얻어진 구조물로부터 제거하는 단계를 포함하는 코어리스 기판의 제조방법.(a) A first peeling type ultra-thin copper foil, comprising the steps of: forming the peeling type ultra-thin copper foil of claim 1;
(b) laminating the first peelable ultra-thin thin copper foil on each surface of the central prepreg to form a main core core,
(c) forming a peelable ultra-thin copper foil of claim 8 as a second peelable copper foil,
(d) laminating the second peelable copper foil on a build-up film,
(e) combining the core core obtained in the step (b) and the laminate obtained in the step (d)
(f) separating the chemically treated layer of the metallic release layer provided with the carrier copper layer and the second release-type copper foil from the structure obtained in step (e), and
(g) removing the main core core excluding the chemical treatment layer and the ultra-thin, functional copper layer from the structure obtained in the step (f). 제17항에 있어서, 상기 단계 (f) 이후에,
(f-1) MASP를 거쳐서 기능성 구리층을 패턴화하는 단계, 및
(f-2) 상기 단계 (f-1)에서 얻어진 구조물을 드릴링하고 충전하는 단계 를 포함하는 코어리스 기판의 제조방법.18. The method of claim 17, wherein after step (f)
(f-1) patterning the functional copper layer via MASP, and
(f-2) drilling and filling the structure obtained in the step (f-1). 제18항에 있어서, 상기 단계 (f-2) 이후에,
(f-3) 단계 (d)에서 얻어진 다른 적층물을 적층하는 단계, 및
(f-4) 단계 (f-3)에서 얻어진 구조물로부터 상기 이형층이 구비된 캐리어 구리층을 스트리핑하는 단계를 추가로 포함하는, 코어리스 기판의 제조방법. 19. The method of claim 18, wherein after step (f-2)
(f-3) laminating the other laminate obtained in the step (d), and
(f-4) further comprising the step of stripping the carrier copper layer provided with the release layer from the structure obtained in the step (f-3). 제17항의 방법에 의하여 얻어진 코어리스 기판.A coreless substrate obtained by the method of claim 17.
KR1020177021537A 2014-12-30 2014-12-30 Method for manufacturing peelable copper foil, coreless substrate and coreless substrate obtained by this method KR102126611B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2014/079444 WO2016107649A1 (en) 2014-12-30 2014-12-30 Peelable copper foils, manufacturing method of coreless substrate, and coreless substrate obtained by the manufacturing method

Publications (2)

Publication Number Publication Date
KR20180041088A true KR20180041088A (en) 2018-04-23
KR102126611B1 KR102126611B1 (en) 2020-06-25

Family

ID=52292936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177021537A KR102126611B1 (en) 2014-12-30 2014-12-30 Method for manufacturing peelable copper foil, coreless substrate and coreless substrate obtained by this method

Country Status (3)

Country Link
EP (1) EP3241415A1 (en)
KR (1) KR102126611B1 (en)
WO (1) WO2016107649A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112492747B (en) * 2021-01-04 2021-06-01 深圳和美精艺半导体科技股份有限公司 Manufacturing method of packaging substrate with three-layer plate structure
CN113066767B (en) * 2021-03-05 2022-01-25 南通越亚半导体有限公司 Temporary bearing plate, manufacturing method thereof and manufacturing method of packaging substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012403B1 (en) * 2009-10-19 2011-02-09 삼성전기주식회사 Printed circuit board and manufacturing method thereof
JP2014193606A (en) * 2013-03-01 2014-10-09 Jx Nippon Mining & Metals Corp Carrier-fitted copper foil, copper-clad laminate sheet using the same, printed wiring board, electronic appliance using the same, and method for manufacturing printed wiring board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165513A (en) 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd Method of manufacturing multilayered wiring board for semiconductor device, and method of manufacturing semiconductor device
JP4927503B2 (en) * 2005-12-15 2012-05-09 古河電気工業株式会社 Ultra-thin copper foil with carrier and printed wiring board
JP4888736B2 (en) * 2008-08-29 2012-02-29 Ｔｄｋ株式会社 Wiring board manufacturing method
JP5896200B2 (en) * 2010-09-29 2016-03-30 日立化成株式会社 Manufacturing method of package substrate for mounting semiconductor device
EP2615196A1 (en) * 2010-10-06 2013-07-17 Furukawa Electric Co., Ltd. Copper foil and manufacturing method therefor, copper foil with carrier and manufacturing method therefor, printed circuit board, and multilayer printed circuit board
US9585261B2 (en) * 2011-03-30 2017-02-28 Mitsui Mining & Smelting Co., Ltd. Manufacturing method of multilayer printed wiring board
US8841209B2 (en) 2011-08-18 2014-09-23 International Business Machines Corporation Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
CN104335688B (en) * 2012-06-04 2018-02-09 Jx日矿日石金属株式会社 The manufacture method of multi-layer printed circuit board
TWI486260B (en) * 2012-11-16 2015-06-01 Nanya Plastics Corp Copper foil structure having a blackening ultra-thin coil and manufacturing method thereof
US10257938B2 (en) * 2013-07-24 2019-04-09 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012403B1 (en) * 2009-10-19 2011-02-09 삼성전기주식회사 Printed circuit board and manufacturing method thereof
JP2014193606A (en) * 2013-03-01 2014-10-09 Jx Nippon Mining & Metals Corp Carrier-fitted copper foil, copper-clad laminate sheet using the same, printed wiring board, electronic appliance using the same, and method for manufacturing printed wiring board

Also Published As

Publication number Publication date
EP3241415A1 (en) 2017-11-08
WO2016107649A1 (en) 2016-07-07
KR102126611B1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
KR102480377B1 (en) Roughened copper foil, copper foil with carrier, copper-clad laminate and printed wiring board
KR20170017798A (en) Copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
WO2014196576A1 (en) Copper foil with carrier, copper-clad laminate, printed wiring board, electric appliance, resin layer, production method for copper foil with carrier, and production method for printed wiring board
JP5228130B1 (en) Copper foil with carrier
TWI645073B (en) Copper foil and semiconductor package substrate
WO2012132577A1 (en) Copper foil for printed circuit
JP6111017B2 (en) Copper foil for printed wiring board, laminate using the same, printed wiring board, and electronic component
WO2014157728A1 (en) Copper foil with carrier, printed circuit board, copper clad laminated sheet, electronic device, and printed circuit board fabrication method
WO2014136785A1 (en) Copper foil with attached carrier, copper-clad laminate using same, printed circuit board, electronic device, and method for manufacturing printed circuit board
WO2016143484A1 (en) Metal foil with carrier, and manufacturing method for wiring board
JP5470487B1 (en) Copper foil, copper clad laminate for semiconductor package using the same, printed wiring board, printed circuit board, resin substrate, circuit forming method, semi-additive method, circuit forming substrate for semiconductor package, and semiconductor package
WO2017051898A1 (en) Metal foil, metal foil provided with release layer, laminate body, printed circuit board, semiconductor package, electronic apparatus, and printed circuit board production method
JP2018122590A (en) Metallic foil with release layer, metallic foil, laminate, printed wiring board, semiconductor package, electronic apparatus and method for manufacturing printed wiring board
JP6546836B2 (en) Method of manufacturing copper foil with carrier, method of manufacturing copper foil with carrier, laminate, method of manufacturing printed wiring board and method of manufacturing electronic device
KR102126611B1 (en) Method for manufacturing peelable copper foil, coreless substrate and coreless substrate obtained by this method
KR20220106200A (en) Roughening process copper foil, copper foil provided with a carrier, copper clad laminated board, and printed wiring board
JP2016194112A (en) Metal foil with carrier, laminate, printed wiring board, electronic device, manufacturing method of metal foil with carrier and manufacturing method of printed wiring board
JP5814168B2 (en) Copper foil with carrier
JP5247929B1 (en) Copper foil with carrier, method for producing copper foil with carrier, printed wiring board and printed circuit board
JP2014193591A (en) Carrier-fitted copper foil, method for manufacturing carrier-fitted copper foil, printed wiring board, printed circuit board, copper-clad laminate sheet, and method for manufacturing printed wiring board
JP5859078B1 (en) Method for producing copper foil with carrier, method for producing copper-clad laminate, method for producing printed wiring board, and method for producing electronic device
JP2014193592A (en) Carrier-fitted copper foil, method for manufacturing carrier-fitted copper foil, printed wiring board, printed circuit board, copper-clad laminate sheet, and method for manufacturing printed wiring board
JP6438208B2 (en) Copper foil with carrier, copper-clad laminate using the same, printed wiring board, electronic device, and method for manufacturing printed wiring board
JP6329727B2 (en) Copper foil with carrier, method for producing copper foil with carrier, printed wiring board, printed circuit board, copper-clad laminate, and method for producing printed wiring board
JP5481586B1 (en) Copper foil with carrier, method for producing copper foil with carrier, printed wiring board, printed circuit board, copper-clad laminate, and method for producing printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant