KR20180034498A - 다층 패키지 - Google Patents

다층 패키지 Download PDF

Info

Publication number
KR20180034498A
KR20180034498A KR1020187004770A KR20187004770A KR20180034498A KR 20180034498 A KR20180034498 A KR 20180034498A KR 1020187004770 A KR1020187004770 A KR 1020187004770A KR 20187004770 A KR20187004770 A KR 20187004770A KR 20180034498 A KR20180034498 A KR 20180034498A
Authority
KR
South Korea
Prior art keywords
components
active
layer
package
faces
Prior art date
Application number
KR1020187004770A
Other languages
English (en)
Other versions
KR102505189B1 (ko
Inventor
비제이 케이. 나이르
추안 후
토르스텐 메이어
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20180034498A publication Critical patent/KR20180034498A/ko
Application granted granted Critical
Publication of KR102505189B1 publication Critical patent/KR102505189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 명세서의 실시예들은 시스템 인 패키지(SiP)에 관한 것이다. SiP는 각자의 제1 활성 면들 및 그 제1 활성 면들과 대향하는 제1 비활성 면들을 갖는 하나 이상의 제1 기능 컴포넌트들의 제1 층을 가질 수 있다. SiP는 각자의 제2 활성 면들 및 그 제2 활성 면들과 대향하는 제2 비활성 면들을 갖는 하나 이상의 제2 기능 컴포넌트들의 제2 층을 더 포함할 수 있다. 실시예들에서, 제1 활성 면들 중 하나 이상은 제2 활성 면들 중 하나 이상과 대면하고 있고 스루 몰드 비아 또는 스루 실리콘 비아를 통해 전기적으로 커플링된다.

Description

다층 패키지
본 개시내용의 실시예들은 일반적으로 고밀도 인터커넥트 패키지(high density interconnect package) 및 소형 폼 팩터(small form factor)를 갖는 패키지 어셈블리들의 분야에 관한 것이다.
스마트 폰들 및 울트라북들과 같은 모바일 전자 디바이스들의 최종 제품 크기에 있어서의 계속된 감소는 소형 폼 팩터(SFF)를 갖는 패키징의 개발을 위한 원동력이다. 시스템 크기를 감소시키기 위해 다수의 컴포넌트들을 단일 패키지 내에 통합시키기 위한 시스템 인 패키지(system in package)(SiP) 기술들이 개발되었다.
도 1a 내지 도 1k는 실시예들에 따른, 제조 프로세스의 다양한 스테이지들에서의 패키지 어셈블리의 예를 예시한다.
도 2는 실시예들에 따른, 제조 프로세스의 최종 스테이지들에서의 패키지 어셈블리의 다른 예를 예시한다.
도 3은 실시예들에 따른, 제조 프로세스의 최종 스테이지들에서의 패키지 어셈블리의 다른 예를 예시한다.
도 4는 실시예들에 따른, 패키지 어셈블리를 제조하기 위한 프로세스의 예를 예시한다.
도 5는 실시예들에 따른, 컴퓨팅 디바이스를 개략적으로 예시한다.
본 개시내용의 실시예들은 일반적으로 고밀도 인터커넥트 패키지들 및 매우 소형인 폼 팩터들의 분야에 관한 것이다. 특히, 고집적 시스템 인 패키지(SiP)는 빌드업 전후에 몰딩 화합물들에 기능 컴포넌트들의 2개의 층들을 통합시킨 후에, 2개의 몰딩 층들을 솔더 결합 또는 접착 결합함으로써 제조되는 것이 가능하다. 하기의 상세한 설명에서, 본 개시내용의 요지가 실시될 수 있는 예시 실시예들로 도시되는 본 명세서의 일부를 형성하는 첨부 도면들을 참조하고, 여기서 동일한 도면 부호들은 전체적으로 동일한 부분들을 가리킨다. 본 개시내용의 범주로부터 벗어남이 없이 다른 실시예들이 이용될 수 있고 구조적 또는 논리적 변경들이 이루어질 수 있다는 것을 이해해야 한다. 그에 따라, 하기의 상세한 설명은 제한적인 의미로 취급되어서는 안되고, 실시예들의 범주는 첨부된 청구범위 및 이들의 등가물들에 의해 규정된다.
본 개시내용의 목적들을 위해, "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적들을 위해, "A, B, 및/또는 C"라는 어구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
설명은 상부/하부, 안/밖, 위/아래 등과 같은 시점 기반 설명들을 사용할 수 있다. 그러한 설명들은 단지 논의를 용이하게 하기 위해 사용되고, 본 명세서에 설명된 실시예들의 적용을 임의의 특정 방향으로 제한하려고 의도된 것이 아니다.
설명은 "실시예에서", 또는 "실시예들에서"라는 어구들을 사용할 수 있는데, 이들 각각은 동일하거나 상이한 실시예들 중 하나 이상을 지칭할 수 있다. 게다가, 본 개시내용의 실시예들과 관련하여 사용되는 바와 같은 "포함하는(comprising)", "포함하는(including)", "갖는" 등의 용어들은 동의어이다.
"~와 커플링된(coupled with)"이라는 용어는, 그의 파생어들과 함께, 본 명세서에 사용될 수 있다. "커플링된"은 하기의 것 중 하나 이상을 의미할 수 있다. "커플링된"은 2개 이상의 요소들이 직접 물리적으로 또는 전기적으로 접촉하고 있다는 것을 의미할 수 있다. 그러나, "커플링된"은 또한 2개 이상의 요소들이 서로 간접적으로 접촉하지만, 그래도 여전히 서로 협력하거나 상호작용한다는 것을 의미할 수 있고, 서로 커플링된 것으로 언급되는 요소들 사이에 하나 이상의 다른 요소들이 커플링 또는 연결된다는 것을 의미할 수 있다. "직접 커플링된"이라는 용어는 2개 이상의 요소들이 직접 접촉하고 있다는 것을 의미할 수 있다.
다양한 동작들은 청구된 요지를 이해함에 있어서 가장 도움이 되는 방식으로 차례로 다수의 개별 동작들로서 설명될 수 있다. 그러나, 설명의 순서는 이러한 동작들이 반드시 순서 의존적임을 의미하는 것으로 해석되어서는 안된다.
본 명세서에 사용되는 바와 같이, "모듈"이라는 용어는 ASIC, 전자 회로, 하나 이상의 소프트웨어 또는 펌웨어 프로그램들을 실행하는 프로세서(공유, 전용, 또는 그룹) 및/또는 메모리(공유, 전용, 또는 그룹), 조합 로직 회로, 및/또는 설명된 기능성을 제공하는 다른 적합한 컴포넌트들을 지칭하거나 이들의 일부이거나 이들을 포함할 수 있다.
본 명세서의 다양한 도면들은 하나 이상의 패키지 어셈블리들의 하나 이상의 층들을 도시할 수 있다. 본 명세서에 도시된 층들은 상이한 패키지 어셈블리들의 층들의 상대적 위치들의 예들로서 도시된다. 층들은 설명의 목적들을 위해 도시된 것이고, 일정한 비율로 그려져 있지 않다. 그에 따라, 층들의 비교된 크기들이 도면들로부터 가정되어서는 안되고, 크기들, 두께들, 또는 치수들이 일부 실시예들에 대해 구체적으로 표시 또는 논의되는 경우에만 가정될 수 있다.
상기 언급된 바와 같이, 패키지 크기 스케일링은 어셈블리 제조에 중요하다. 일부 실시예들에서, 개시된 패키지는 가변 x- y- 및 z-높이들의 다수의 능동 및 수동 컴포넌트들의 통합; 오포섬 구성(Opossum configuration)들과 같은 실리콘 다이 대 실리콘 다이; 패널 레벨 프로세싱; 저밀도 및 고밀도 I/O 디바이스 임베딩의 통합을 최적화하기 위한 2개 이상의 몰드 화합물들; 팬 인(fan-in) 및 팬 아웃(fan-out)의 구현; 및 몰드를 연삭하는 일 없이 금속 개재 포스트들을, 추가적인 도금 프로세스 없이 비아 인터커넥트를 정렬 및 노출시키는 것을 가능하게 할 수 있다. 특히, 고집적 시스템 인 패키지(SiP)는 빌드업 전후에 몰딩 화합물들에 기능 컴포넌트들의 2개의 층들을 통합시킨 후에, 2개의 몰딩 층들을 솔더 결합 또는 접착 결합함으로써 제조되는 것이 가능하다. 이는 또한 컴포넌트들 사이의 라우팅 거리가 짧아지는 이점을 가질 수 있다. 추가적으로, 이는 또한 몰드 내에 수동 디바이스들을 부착하는 이점을 가질 수 있는데, 여기서 수동 디바이스들은 두꺼운 컴포넌트들일 수 있고, 매우 얇을 수 있는 능동 컴포넌트들은 추후에 상이한 층에 부착될 수 있다. 그 결과, 몰딩된 층은 두꺼울 수 있고 부착된 실리콘 다이들은 얇을 수 있다.
도 1a 내지 도 1k는 제조 프로세스의 다양한 스테이지들에서의 그러한 패키지 어셈블리의 예를 도시한다. 실시예들에서, 하나 이상의 요소들이 이전 도면, 예를 들어, 도 1a에 도입된 후에, 도 1b와 같은 이후 도면들로 이어지는 것으로 가정될 수 있다. 그에 따라, 패키지 어셈블리(100)의 각각의 그리고 모든 요소가 명료성 및 이해의 용이를 위해 도 1a 내지 도 1k의 각각의 그리고 모든 스테이지에서 라벨링되지 않을 수도 있다.
구체적으로는, 도 1a는 수동 컴포넌트들(102, 104) 및 능동 컴포넌트(106)를 포함하는 패키지 어셈블리(100)를 도시한다. 실시예들에서, 컴포넌트들(102a, 104a 및 106a)의 섹션들은 컴포넌트가 전기적으로 커플링될 수 있는 영역들을 나타낼 수 있고, 컴포넌트들(102b, 104b 및 106b)의 섹션들은 컴포넌트가 전기적으로 커플링되는 것이 가능하지 않은 영역들을 나타낼 수 있다. 실시예들에서, 임의의 수의 수동 또는 능동 컴포넌트들이 사용될 수 있다. 비제한적인 예들에서, 수동 컴포넌트는 저항기 또는 캐패시터를 포함하거나 지칭할 수 있고, 능동 컴포넌트는 트랜지스터 또는 집적 회로를 포함하거나 지칭할 수 있다.
실시예들에서, 이러한 컴포넌트들은 몰드 화합물(108)에 의해 적어도 부분적으로 둘러싸일 수 있다. 몰드 화합물(108)은 컴포넌트들(102, 104, 106)의 측방향 표면적을 증가시키거나 및/또는 컴포넌트들(102, 104, 106)을 전기적으로 또는 열적으로 절연시킬 수 있는 일부 다른 전기적 및/또는 열적 중성 층일 수 있다. 일부 실시예들에서, 몰드 화합물(108)은 에폭시일 수 있지만, 다른 실시예들에서는 몰드 화합물이 페놀계, 불포화 폴리에스테르, 열경화성 폴리이미드 등일 수 있거나 이들을 포함할 수 있다.
컴포넌트들(102, 104, 106) 각각은 제1 방향 및 컴포넌트들의 제1 방향에 수직인 제2 방향으로 서로 평행하는 상이한 활성 및 비활성 면들을 가질 수 있다. 제1 및 제2 방향들에 수직인 제3 방향은 z-높이라고 지칭될 수 있다. 실시예들에서, 컴포넌트들의 z-높이들은 몰드(108)의 z-높이보다 더 작을 수 있다.
다음으로, 도 1b에 도시된 바와 같이, 실시예들에서, 다양한 방식들로 컴포넌트들(102, 104, 106)을 연결하기 위해 전도성 층(110)이 도포(apply)될 수 있다. 예를 들어, 일부 실시예들에서, 전도성 층(110)은 스퍼터링 및 전기도금 또는 무전해 도금 및 전기도금을 통해 도포될 수 있다. 실시예들에서, 시드 층(seed layer)이 우선 도포될 수 있고 추후에 두께가 증가될 수 있다. 전도성 층(110)은 구리 또는 금(Au)과 같은 일부 다른 전기 전도성 재료일 수 있다.
후속하여, 실시예들에서, 전도성 층(110) 위에 유전체 재료(112)가 도포될 수 있다. 실시예들에서, 이는 스핀 코트, 예컨대 (JSR Corporation®으로부터의) WPR 감광성 유전체 재료 또는 다른 유전체 재료일 수 있다. 실시예들에서, 유전체는 적층을 통해 도포될 수 있다.
다음으로, 도 1c에 도시된 바와 같이, 유전체 재료(112)에서 비아들(114)이 개방될 수 있다. 실시예들에서, 비아들(114)은 유전체가 감광성인 경우 광학 방법에 의해 개방될 수 있다. 다른 실시예들에서, 비아들(114)은 레이저 드릴, 화학적 에칭, 또는 일부 다른 물리적, 광학적, 및/또는 화학적 프로세스에 의해 개방될 수 있다.
다음으로, 도 1d에 도시된 바와 같이, 라우팅을 위한 금속화 층(110)이 추가될 수 있다. 실시예들에서, 그 층은 도금에 의한 세미-애디티브(semi-additive)일 수 있고, 제2 전도성 층이라고 지칭될 수 있다. 제2 전도성 층은 라우팅의 교차들을 허용할 수 있고, 제1 전도성 층과 동일하거나 유사한 방식으로 도포될 수 있다.
다음으로, 도 1e에 도시된 바와 같이, 솔더 마스크(116)가 퇴적될 수 있고 마스크 내에서 비아들(118)이 개방될 수 있다. 실시예들에서, 솔더 정지 층이라고 지칭될 수 있는 솔더 마스크(116)는, 표면 층 금속화를 보호하고 다른 디바이스들과의 연결을 위한 개구부들을 제공할 수 있는 광-규정 유전체 재료일 수 있다. 솔더 마스크(116)는 유전체 재료(112)와 동일한 재료일 수 있고, 스핀 온, 슬릿 코팅 또는 적층될 수 있다. 실시예들에서, 솔더 마스크(116)의 두께는 유전체(112)의 두께보다 더 두꺼울 수 있다.
다음으로, 도 1f에 도시된 바와 같이, 솔더 범프들(120)이 추가될 수 있다. 실시예들에서, 솔더 범프들(120)을 위한 영역들을 형성하기 위해 프린팅 프로세스로 비아들(118) 상에 플럭스가 도포될 수 있다. 실시예들에서, 예를 들어 프린팅과 같은 프로세스로 스텐실을 통해, 미리 형성된 솔더 범프들(120)이 그 후에 도포될 수 있다. 실시예들에서, 패키지는 그 후에 리플로우 프로세스를 거치게 될 수 있고, 여기서 플럭스는 솔더 범프들(112) 및 패드 상의 산화물 층들을 제거할 수 있고, 솔더 범프(들)(112)는 용융되어 패드에 접촉하게 될 수 있다.
다음으로, 도 1g에 도시된 바와 같이, 하나 이상의 다이들(122, 124)이 솔더 범프들(120)에 부착되고 이들에 전기적으로 커플링될 수 있다. 다이들(122, 124)은, 예를 들어, 실리콘 또는 일부 다른 전기적 또는 열적 전도성 또는 반전도성 재료일 수 있다. 도시되지는 않았지만, 일부 실시예들에서, 다이들(122, 124)은 전기적 신호들 및/또는 전력을 하나 이상의 트랜지스터 디바이스들로 라우팅하기 위해 다이들(122, 124)의 활성 면 상에 형성되는 인터커넥트 구조체들의 다양한 층들 및/또는 하나 이상의 트랜지스터 디바이스들을 포함할 수 있다. 실시예들에서, 다이 또는 컴포넌트의 활성 면은 다이 또는 컴포넌트가 전기적으로 커플링될 수 있는 면일 수 있다. 대향 면일 수 있는 비활성 면은, 컴포넌트가 전기적으로 커플링되는 것이 가능하지 않을 수도 있는 면이다. 구체적으로는, 일부 실시예들에서, 다이들(122, 124)은 하나 이상의 층들 또는 재료들 예컨대 유전체 재료, 기판, 반도체 재료, 패시베이션 층, 또는 본 기술분야에 알려져 있을 수 있는 일부 다른 재료 또는 층을 포함할 수 있다. 실시예들에서, 비아들(122a)은 다이(122) 내에 통합될 수 있다.
다음으로, 도 1h에 도시된 바와 같이, 다이들(122, 124)은 언더필되고 몰딩될 수 있다(126). 실시예들에서, 트랜스퍼 몰드(transfer mold)가 웨이퍼 레벨에서 행해질 수 있거나 및/또는 패널 레벨에서 행해질 수 있다. 실시예들에서, 몰드를 위해 사용되는 재료는 수지 또는 중합체와 같은 연질상(softer phase)을 포함할 수 있고 이산화 규소(SiO2) 또는 탄화 규소(SiC)와 같은 경질상(harder phase)을 포함할 수 있는 2개의 컴포넌트들을 가질 수 있다. 연질상은 특정 조건 하에서 재료가 유동하는 이동성을 제공할 수 있고, 경질상은 일단 유동이 완료되고 완전히 경화된다면 원하는 기계적 강도를 제공할 수 있다.
다음으로, 도 1i에 도시된 바와 같이, 스루 몰드 비아(through-mold via)들(128, 130)이 몰드(126)를 통해 절단될 수 있다. 실시예들에서, 비아들(128)은 몰드(126)를 통해서만 절단될 수 있다. 다른 실시예들에서, 비아들(130)은 몰드(126) 및 솔더 마스크(116)를 통해 절단될 수 있다. 실시예들에서, 이는 레이저 또는 화학적, 물리적 또는 다른 광학적 프로세스로 행해질 수 있거나, 또는 스루 실리콘 비아(122a)를 갖는 실리콘 다이들 중 하나로 행해질 수 있다.
다음으로, 도 1j에 도시된 바와 같이, 비아들(128, 130)은 도금될 수 있다(110). 실시예들에서, 이는 스퍼터링, 전기도금 또는 무전해 도금, 및/또는 다른 방법들 예컨대 페이스트 프린팅, 솔더 소결, 또는 솔더 리플로우를 수반할 수 있다. 실시예들에서, 추가적인 몰딩(132)이 추가될 수 있다.
다음으로, 도 1k에 도시된 바와 같이, 패키지(100)가 뒤집힐 수 있고, 볼 그리드 어레이(ball grid array)(BGA)(134)를 실현하기 위해 도포될 수 있는 영역 어레이 배향으로의 솔더 볼들이 부착될 수 있다. 실시예들에서, 이러한 포인트에서 컴포넌트들(102, 104, 106)과 대면하고 있는 다이들(122, 124)은 별개의 몰드들에 있고, 대면 정렬(face-to-face alignment)로 본딩되고 전기적으로 커플링된다. 이러한 구조체는 다이들(122, 124)과 컴포넌트들(102, 104, 106) 사이의 연결이 짧아지는 이점들을 가질 수 있다. 또한, 그것은 추가 팬 인, 즉, 로직 게이트의 입력들 수, 또는 팬 아웃, 즉, 구조체의 로직 출력이 드라이브하는 것이 가능한 로직 입력들의 수를 지원하는 이점들을 가질 수 있다.
도 2는 랜드 그리드 어레이(land grid array)(LGA)를 구현할 수 있는 대안적인 패키지 어셈블리(200)를 도시한다. 실시예들에서, LGA 구현은 보다 소형의 전체 폼 팩터, 구체적으로는 전체 패키지의 z-높이를 유발할 수 있다. 실시예들에서, 도 1j에 도시된 패키지는 뒤집힐 수 있고 랜드 그리드 어레이(LGA)에 대한 랜딩 패드들이 부착될 수 있다. 실시예들에서, LGA는 솔더 마스크(116)를 개방한 후에 비아 영역에(예컨대, 비아들(122a)에 또는 그 근처에) 전도성 층을 도금 또는 퇴적시킴으로써 형성될 수 있다. 그에 따라, LGA는 전도성 컴포넌트들(210) 및 비전도성 컴포넌트들(232)을 포함할 수 있다. 패키지 어셈블리(200)는 솔더링을 필요로 할 수 있는 보다 높은 프로파일의 BGA 연결보다는 보다 낮은 프로파일의 LGA 연결을 가능하게 함으로써 도 1k의 패키지 어셈블리(100)와는 상이하다. 실시예들에서, 패키지의 보다 낮은 스탠드 오프 높이는 증가된 신뢰성을 제공할 수 있다.
도 3은 보다 큰 스루 몰드 비아들을 충전할 수 있는 볼 그리드 어레이(BGA) 볼 아웃(302)을 구현할 수 있는 대안적인 패키지 어셈블리(300)를 도시한다. 실시예들에서, (도 1h의 122, 124와 같은) 다이들(322, 324)의 상부 부분이 노출되게 할 수 있는 방식으로 (도 1h의 126과 같은) 얇은 몰드 층(326)이 그 대신에 제공될 수 있다. 이는, 예를 들어, 추가 팬 인, 팬 아웃, 및/또는 라우팅 빌드업이 필요하지 않을 수도 있을 때, 유용할 수 있다. 다이들(322, 324)의 상부 부분이 몰딩에 의해 둘러싸이지 않으면, 추가적인 열 방산의 이점이 있을 수 있다.
도 4는 다양한 실시예들에 따른, 패키지 어셈블리(100)와 같은 패키지 어셈블리를 제조하기 위한 방법(400)을 나타내는 흐름도를 도시한다. 방법(400)은 블록 402에서 시작될 수 있다.
블록 404에서, 컴포넌트들(102, 104, 106)과 같은 디바이스들이 몰드에 임베딩될 수 있다. 실시예들에서, 디바이스들은 웨이퍼(도시되지 않음) 상의 몰드에 임베딩될 수 있고, 몰딩된 웨이퍼는 릴리스되고 뒤집힐 수 있다. 다른 실시예들에서, 디바이스들은 (웨이퍼가 뒤집혔을 수도 있는 후에) 도 1a에 도시된 바와 같은 수동 컴포넌트들(102, 104)과 같은 수동 컴포넌트들 및/또는 능동 컴포넌트(106)와 같은 능동 컴포넌트들을 포함할 수 있다. 실시예들에서, 몰드 화합물(108)과 같은 몰드 화합물은 컴포넌트들을 부분적으로 또는 완전히 둘러쌀 수 있다.
블록 408에서, 유전체 층(112)과 같은 유전체가 제공될 수 있다. 실시예들에서, 이는 또한 다양한 방식들로 컴포넌트들(102, 104, 106)과 같은 하나 이상의 컴포넌트들을 연결하기 위한 전도성 층(110)과 같은 전도성 층의 제공을 포함할 수 있다. 전도성 층(110)은 일부의 전기 전도성 금속으로 될 수 있다. 실시예들에서, 유전체(112)와 같은 유전체가 도 1b에 도시된 바와 같은 몰딩(108)과 같은 몰딩의 에지에, 그리고 전도성 층(110)과 같은 전도성 층 위에 제공될 수 있다. 유전체(112)와 같은 유전체는 스핀 코트 WPR, 또는 다른 적합한 유전체 재료를 포함할 수 있다. 실시예들에서, 저온 경화 폴리이미드들이 사용될 수 있다. 다른 실시예들에서, 예를 들어 기판들이 직사각형인 경우, 적층된 층들이 사용될 수 있다.
블록 410에서, 유전체(112)와 같은 유전체 내의 비아들(114)과 같은 비아들이 개방될 수 있다. 실시예들에서, 도 1c에 도시된 비아들(114)과 같은 유전체 비아들은, 예를 들어 유전체가 감광성인 경우, 광학 방법에 의해 개방될 수 있거나, 또는 레이저 드릴에 의해 개방될 수 있다.
블록 412에서, 라우팅을 위해 금속화 층(110)과 같은 금속화 층이 제공될 수 있다. 실시예들에서, 금속화 층(110)은 도 1d에 도시된 바와 같은 전기 전도성 금속으로 될 수 있다.
블록 414에서, 도 1e 상의 솔더 마스크(116)와 같은 솔더 마스크가 퇴적될 수 있고 솔더 마스크 내의 비아들(118)과 같은 비아들이 개방될 수 있다.
블록 416에서, 솔더 범프들(120)과 같은 솔더 범프들이 부착될 수 있다.
블록 418에서, 실리콘 다이들(122, 124)과 같은 다이들이 부착될 수 있다. 부착된 실리콘 다이들의 실시예들이 도 1g에 도시되어 있고, 솔더 범프들(120)에 부착되는 것을 포함할 수 있다.
블록 420에서, 다이들(122, 124)과 같은 다이들의 일부가 노출되어야 하는지를 결정하기 위한 체크가 수행될 수 있다. 결정 결과가 다이들이 노출되어야 한다는 것을 나타내는 경우, 그러면 블록 422에서 다이들이 언더필될 수 있다. 실시예들에서, 도 1h에 도시된 바와 같은 몰딩 재료(126)와 같은 몰딩 재료가 다이들(122, 124) 아래로 유동되어, 다이들(122, 124)의 표면들 및/또는 상부 부분들이 노출되게(도시되지 않음) 할 수 있다. 블록 424에서, 도 3의 솔더 범프들(302)과 같은 솔더 범프들이 부착될 수 있다. 그 후에, 방법(400)은 블록 440에서 종료될 수 있다.
블록 420에서, 다이들의 일부가 노출되어서는 안되는 경우, 그러면 블록 426에서 다이들(122, 124)과 같은 다이들이 언더필될 수 있고, 몰드(126)와 같은 몰드가 다이들 위에 제공될 수 있다. 실시예들에서, 몰드(126)와 같은 몰드는 다이들(122, 124)을 케이싱할 수 있다.
블록 428에서, 비아들(128, 130)과 같은 스루 몰드 비아들이 개방될 수 있다. 실시예들에서, 스루 몰드 비아들(128, 130)은 도 1i에 도시된 바와 같은 몰드(126)와 같은 몰드를 통해 절단될 수 있다. 실시예들에서, 비아(128)와 같은 비아가 몰드(126)와 같은 몰드를 통해서만 절단될 수 있다. 다른 실시예들에서, 비아(130)와 같은 비아가 몰드(126)와 같은 몰드 및 솔더 마스크(116)를 통해 절단될 수 있다. 실시예들에서, 이는 레이저로 행해질 수 있거나, 또는 스루 실리콘 비아(122a)를 갖는 실리콘 다이들 중 하나로 행해질 수 있다.
블록 430에서, 비아들(128, 130)과 같은 비아들이 충전될 수 있다. 실시예들에서, 비아들(128, 130)과 같은 비아들은 도 1j에서 발견되는 바와 같은 재료(110)와 같은 전기 전도성 재료로 도금될 수 있다. 다른 실시예들에서, 비아들은 전기도금, 무전해 도금, 페이스트 프린팅, 솔더 소결, 또는 솔더 리플로우와 같은 방법들로 도금될 수 있다. 또 다른 실시예들에서, 도금 후에, 몰딩(132)과 같은 추가적인 몰딩이 추가될 수 있고, 추가적인 몰딩은 비아들(도시되지 않음)을 포함하여 전기 전도성 재료(110)로의 액세스를 가능하게 할 수 있다.
블록 432에서, BGA(134)와 같은 BGA가 연결들을 위해 사용되어야 하는지를 결정하기 위한 체크가 수행될 수 있다. 결정 결과가 BGA가 연결들을 위해 사용되어야 한다는 것을 나타내는 경우, 그러면 블록 434에서, 패키지는 뒤집힐 수 있고, BGA(302)와 같은 BGA는 몰딩(132) 내의 비아들(도시되지 않음)과 같은 스루 비아들일 수 있는 (도 2의 210과 같은; 및/또는 도 1b, 도 1d, 도 1j 및 도 1k의 110과 같은) 전기 전도성 재료(310)와 같은 전기 전도성 재료에 연결될 수 있다. 그 후에, 방법(400)은 블록 440에서 종료될 수 있다.
블록 432에서 BGA가 연결을 위해 사용되어서는 안되는 경우, 그러면 블록 436에서 LGA가 연결을 위해 사용되어야 하는지를 결정하기 위한 체크가 수행될 수 있다. 실시예들에서, LGA 층은 상부 몰딩 층(212)과 같은 상부 몰딩 층에 의해 분리되는 (도 1b, 도 1d, 도 1j 및 도 1k의 110과 같은) 전기 전도성 재료(210)와 같은 전기 전도성 재료로 이루어질 수 있다. 결정 결과가 LGA가 사용되어야 한다는 것을 나타내는 경우, 그러면 블록 438에서 패키지가 뒤집힐 수 있고 LGA 연결이 생성될 수 있다. 실시예들에서, LGA 연결은 도 2에 도시된 바와 같은 레이아웃으로 될 수 있다. 그 후에, 방법(400)은 블록 440에서 종료될 수 있다.
본 개시내용의 실시예들은 원하는 대로 구성하기 위해 임의의 적합한 하드웨어 및/또는 소프트웨어를 사용하여 시스템 내에서 구현될 수 있다. 도 5는 본 발명의 일 구현에 따른 컴퓨팅 디바이스(500)를 개략적으로 예시한다. 컴퓨팅 디바이스(500)는 마더보드(502)(즉, 하우징(551))와 같은 보드를 하우징할 수 있다. 마더보드(502)는 프로세서(504) 및 적어도 하나의 통신 칩(506)을 포함하지만 이들로 제한되지 않는 다수의 컴포넌트들을 포함할 수 있다. 프로세서(504)는 마더보드(502)에 물리적으로 그리고 전기적으로 커플링될 수 있다. 일부 구현들에서, 적어도 하나의 통신 칩(506)은 또한 마더보드(502)에 물리적으로 그리고 전기적으로 커플링될 수 있다. 추가의 구현들에서, 통신 칩(506)은 프로세서(504)의 일부일 수 있다.
그의 적용들에 따라, 컴퓨팅 디바이스(500)는 마더보드(502)에 물리적으로 그리고 전기적으로 커플링될 수도 있거나 커플링되지 않을 수도 있는 다른 컴포넌트들을 포함할 수 있다. 이러한 다른 컴포넌트들은 휘발성 메모리(예컨대, DRAM)(520), 비휘발성 메모리(예컨대, ROM)(524), 플래시 메모리(522), 그래픽 프로세서(530), 디지털 신호 프로세서(도시되지 않음), 암호 프로세서(도시되지 않음), 칩셋(526), 안테나(528), 디스플레이(도시되지 않음), 터치스크린 디스플레이(532), 터치스크린 제어기(546), 배터리(536), 오디오 코덱(도시되지 않음), 비디오 코덱(도시되지 않음), 전력 증폭기(541), 글로벌 포지셔닝 시스템(GPS) 디바이스(540), 나침반(542), 가속도계(도시되지 않음), 자이로스코프(도시되지 않음), 스피커(550), 카메라(552), 및 대용량 저장 디바이스(예컨대, 하드 디스크 드라이브, 콤팩트 디스크(CD), 디지털 다기능 디스크(DVD) 등)(도시되지 않음)를 포함할 수 있지만, 이들로 제한되지 않는다. 도 5에 도시되지 않은 추가의 컴포넌트들은 마이크로폰, 필터, 오실레이터, 압력 센서, 또는 RFID 칩을 포함할 수 있다. 실시예들에서, 패키지 어셈블리 컴포넌트들(555) 중 하나 이상은 도 1k에 도시된 패키지 어셈블리(100), 도 2에 도시된 패키지 어셈블리(200), 또는 도 3에 도시된 패키지 어셈블리(300)와 같은 패키지 어셈블리일 수 있다.
통신 칩(506)은 컴퓨팅 디바이스(500)로/로부터의 데이터의 전송을 위한 무선 통신들을 가능하게 할 수 있다. "무선"이라는 용어 및 그의 파생어들은 비-고체 매체를 통한 변조된 전자기 방사선의 사용을 통해 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기법들, 통신 채널들 등을 설명하기 위해 사용될 수 있다. 그 용어는 연관된 디바이스들이 어떠한 배선들도 포함하지 않는다는 것을 의미하지는 않지만, 일부 실시예들에서는 그렇지 않을 수도 있다. 통신 칩(506)은 LTE(Long-Term Evolution) 프로젝트, IEEE 802.16 표준들(예컨대, IEEE(Institute for Electrical and Electronic Engineers) 802.16-2005 수정안), Wi-Fi(IEEE 802.11 패밀리)를 포함하는 IEEE 표준들을 임의의 수정안들, 업데이트들, 및/또는 개정안들(예컨대, 어드밴스드 LTE 프로젝트, UMB(ultra mobile broadband) 프로젝트(또한 "3GPP2"라고도 지칭됨) 등)과 함께 포함하지만 이들로 제한되지 않는 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. IEEE 802.16 호환가능 BWA 네트워크들은 일반적으로, IEEE 802.16 표준들에 대한 적합성 및 상호운용성 테스트들을 통과하는 제품들에 대한 인증 마크인, 마이크로파 액세스를 위한 세계적 상호운용성(Worldwide Interoperability for Microwave Access)을 나타내는 두문자어인 WiMAX 네트워크들이라고 지칭된다. 통신 칩(506)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(506)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network), 또는 E-UTRAN(Evolved UTRAN)에 따라 동작할 수 있다. 통신 칩(706)은 코드 분할 다중 액세스(CDMA), 시분할 다중 액세스(TDMA), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 이들의 파생물들뿐만 아니라, 3G, 4G, 5G, 및 그 이상으로서 지정되는 임의의 다른 무선 프로토콜들에 따라 동작할 수 있다. 통신 칩(506)은 다른 실시예들에서 다른 무선 프로토콜들에 따라 동작할 수 있다.
컴퓨팅 디바이스(500)는 복수의 통신 칩들(506)을 포함할 수 있다. 예를 들어, 제1 통신 칩(506)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신들에 전용될 수 있고, 제2 통신 칩(506)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, 및 다른 것들과 같은 장거리 무선 통신들에 전용될 수 있다. 일부 실시예들에서, 통신 칩들 중 하나 이상은, 예를 들어, 본 명세서에 설명된 패키지 어셈블리들(100, 200, 300) 중 하나와 같은 패키지 어셈블리 내의 다이를 포함할 수 있다.
컴퓨팅 디바이스(500)의 프로세서(504)는, 예를 들어, 본 명세서에 설명된 패키지 어셈블리들(100, 200, 300) 중 하나와 같은 패키지 어셈블리 내의 다이를 포함할 수 있다. "프로세서"라는 용어는 레지스터들 및/또는 메모리로부터의 전자 데이터를 프로세싱하여 그 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 부분을 지칭할 수 있다.
다양한 구현들에서, 컴퓨팅 디바이스(500)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인 휴대 정보 단말기(personal digital assistant)(PDA), 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수 있다. 추가의 구현들에서, 컴퓨팅 디바이스(500)는 데이터를 프로세싱하는 임의의 다른 전자 디바이스, 예를 들어, 올인원 팩스 또는 프린팅 디바이스와 같은 올인원 디바이스일 수 있다.
예들
예 1은 제1 활성층 면 및 그 제1 활성층 면에 대향하는 제1 비활성층 면을 갖는, 웨이퍼 내에서 몰딩되는 하나 이상의 제1 컴포넌트들의 제1 층 - 하나 이상의 제1 컴포넌트들의 각자의 컴포넌트들은, 제1 방향 및 그 제1 방향에 수직인 제2 방향으로 서로 평행하는, 각자의 제1 활성 컴포넌트 면 및 그 제1 활성 컴포넌트 면과 대향하는 제1 비활성 컴포넌트 면을 가지며, 하나 이상의 제1 컴포넌트들의 각자의 컴포넌트들은 제1 방향 및 제2 방향에 수직인 제3 방향으로의 각자의 z-높이 측정치를 가지며, 하나 이상의 제1 컴포넌트들 중 첫 번째 제1 컴포넌트의 z-높이는 하나 이상의 제1 컴포넌트들 중 두 번째 제1 컴포넌트의 z-높이와 상이함 -; 및 제2 활성층 면 및 그 제2 활성층 면과 대향하는 제2 비활성층 면을 갖는, 몰딩 내의 하나 이상의 제2 컴포넌트들의 제2 층 - 하나 이상의 제2 컴포넌트들은, 제1 방향 및 제2 방향을 따라 서로 평행하는, 제2 활성 컴포넌트 면 및 그 제2 활성 컴포넌트 면과 대향하는 제2 비활성 컴포넌트 면을 가지며, 제2 활성층 면은 제1 활성층 면과 대면하고 있고 전기적으로 커플링되고 물리적으로 커플링되고, 제2 활성층 면은 스루 몰드 비아 또는 스루 실리콘 비아를 통해 제2 비활성층 면에 전기적으로 커플링됨 - 을 포함하는 패키지이다.
예 2는, 제2 비활성 면에 부착되고 제2 활성 면에 전기적으로 커플링되는 랜드 그리드 어레이 또는 볼 그리드 어레이를 더 포함하는, 예 1의 요지를 포함할 수 있다.
예 3은 예 1 및 예 2 중 어느 한 예의 요지를 포함할 수 있고, 여기서 제2 활성층 면은 솔더 또는 접착제를 통해 제1 활성층 면과 물리적으로 커플링된다.
예 4는 예 1 내지 예 3 중 어느 한 예의 요지를 포함할 수 있고, 여기서 제1 방향으로의 하나 이상의 제1 컴포넌트들 중 하나의 제1 컴포넌트의 길이는 제1 방향으로의 하나 이상의 제2 컴포넌트들 중 하나의 제2 컴포넌트의 길이보다 더 길다.
예 5는 각자의 제1 활성 면들 및 그 제1 활성 면들과 대향하는 제1 비활성 면들을 갖는 하나 이상의 제1 기능 컴포넌트들의 제1 층; 및 각자의 제2 활성 면들 및 그 제2 활성 면들과 대향하는 제2 비활성 면들을 갖는 하나 이상의 제2 기능 컴포넌트들의 제2 층을 포함하는 패키지이고; 여기서 제1 활성 면들 중 하나 이상은 제2 활성 면들 중 하나 이상과 대면하고 있고 스루 몰드 비아 또는 스루 실리콘 비아를 통해 전기적으로 커플링된다.
예 6은 예 5의 요지를 포함할 수 있고, 여기서 하나 이상의 제1 기능 컴포넌트들의 제1 층은 웨이퍼 내에서 몰딩된다.
예 7은 예 5 및 예 6 중 어느 한 예의 요지를 포함할 수 있고, 여기서 하나 이상의 제2 기능 컴포넌트들의 제2 층은 몰딩 내에 있다.
예 8은 예 7의 요지를 포함할 수 있고, 여기서 몰딩은 환형 올레핀 공중합체를 포함한다.
예 9는 예 5 내지 예 8 중 어느 한 예의 요지를 포함할 수 있고, 여기서 하나 이상의 제1 기능 컴포넌트들의 각자의 컴포넌트들의 제1 활성 면 및 하나 이상의 제1 기능 컴포넌트들의 각자의 컴포넌트들의 제1 비활성 면은 제1 방향 및 그 제1 방향에 수직인 제2 방향으로 서로 평행하고, 하나 이상의 제1 컴포넌트들의 각자의 컴포넌트들은 제1 방향 및 제2 방향에 수직인 제3 방향으로의 각자의 z-높이 측정치를 가지며, 하나 이상의 제1 컴포넌트들 중 첫 번째 제1 컴포넌트의 z-높이는 하나 이상의 제1 컴포넌트들 중 두 번째 제1 컴포넌트의 z-높이와 상이하다.
예 10은 예 5 내지 예 9 중 어느 한 예의 요지를 포함할 수 있고, 여기서 기능 컴포넌트는 수동 컴포넌트 또는 능동 컴포넌트이다.
예 11은 예 10의 요지를 포함할 수 있고, 여기서 수동 컴포넌트는 저항기 또는 커패시터이다.
예 12는 예 10의 요지를 포함할 수 있고, 여기서 능동 컴포넌트는 트랜지스터 또는 집적 회로이다.
예 13은 예 5 내지 예 12 중 어느 한 예의 요지를 포함할 수 있고, 여기서 패키지는 시스템 인 패키지(SiP)이다.
예 14는 패키지 어셈블리를 갖는 시스템이고, 시스템은, 회로 보드; 및 회로 보드와 커플링되는 패키지 어셈블리를 포함하고, 패키지 어셈블리는, 각자의 제1 활성 면들 및 그 제1 활성 면들과 대향하는 제1 비활성 면들을 갖는 하나 이상의 제1 기능 컴포넌트들의 제1 층; 및 각자의 제2 활성 면들 및 그 제2 활성 면들과 대향하는 제2 비활성 면들을 갖는 하나 이상의 제2 기능 컴포넌트들의 제2 층을 포함하고, 여기서 제1 활성 면들 중 하나 이상은 제2 활성 면들 중 하나 이상과 대면하고 있고 스루 몰드 비아 또는 스루 실리콘 비아를 통해 전기적으로 커플링된다.
예 15는 예 14의 요지를 포함할 수 있고, 여기서 제1 활성 면은 스루 몰드 비아 또는 스루 실리콘 비아에 의해 제2 비활성 면과 전기적으로 커플링된다.
예 16은, 제2 비활성 면에 부착되고 제1 활성 면에 전기적으로 커플링되는 랜드 그리드 어레이 또는 볼 그리드 어레이를 더 포함하는, 예 14 및 예 15 중 어느 한 예의 요지를 포함할 수 있다.
예 17은 예 14 내지 예 16 중 어느 한 예의 요지를 포함할 수 있고, 여기서 제1 층 및 제2 층들은 몰딩된다.
예 18은 예 17의 요지를 포함할 수 있고, 여기서 제1 층 몰드 및 제2 층 몰드는 상이한 화합물들로 된다.
예 19는 예 18의 요지를 포함할 수 있고, 여기서 제1 또는 제2 기능 컴포넌트는 팬 아웃 컴포넌트이다.
예 20은 예 14 내지 예 19 중 어느 한 예의 요지를 포함할 수 있고, 여기서 하나 이상의 제1 기능 컴포넌트들의 각자의 컴포넌트들의 제1 활성 면 및 하나 이상의 제1 기능 컴포넌트들의 각자의 컴포넌트들의 제1 비활성 면은 제1 방향 및 그 제1 방향에 수직인 제2 방향으로 서로 평행하고, 하나 이상의 제1 컴포넌트들의 각자의 컴포넌트들은 제1 방향 및 제2 방향에 수직인 제3 방향으로의 각자의 z-높이 측정치를 가지며, 하나 이상의 제1 컴포넌트들 중 첫 번째 제1 컴포넌트의 z-높이는 하나 이상의 제1 컴포넌트들 중 두 번째 제1 컴포넌트의 z-높이와 상이하다.
다양한 실시예들은 상기 접속 형태(및)로 설명되는 실시예들의 대안(또는) 실시예들을 포함하는 상술된 실시예들의 임의의 적합한 조합을 포함할 수 있다(예컨대, "및"은 "및/또는"일 수 있다). 게다가, 일부 실시예들은, 실행될 때, 상술된 실시예들 중 임의의 실시예의 동작들을 유발하는 명령어들이 저장되는 하나 이상의 제조 물품들(예컨대, 비일시적 컴퓨터 판독가능 매체들)을 포함할 수 있다. 더욱이, 일부 실시예들은 상술된 실시예들의 다양한 동작들을 수행하기 위한 임의의 적합한 수단을 갖는 장치들 또는 시스템들을 포함할 수 있다.
요약서에 설명된 것을 포함하여, 본 발명의 예시된 구현들의 상기 설명은 본 발명을 개시된 정밀한 형태들로 제한하거나 총망라하려고 의도된 것이 아니다. 본 발명의 특정 구현들 및 본 발명에 대한 예들이 예시 목적들을 위해 본 명세서에 설명되지만, 관련 기술분야의 통상의 기술자가 인식하는 바와 같이 다양한 동등한 수정들이 본 발명의 범주 내에서 가능하다.
상기 상세한 설명에 비추어 본 발명에 대해 이러한 수정들이 이루어질 수 있다. 하기의 청구범위에서 사용되는 용어들은 본 발명을 본 명세서 및 청구범위에 개시된 특정 구현들로 제한하는 것으로 해석되어서는 안된다. 오히려, 본 발명의 범주는 전적으로 하기의 청구범위에 의해 결정되어야 하는데, 청구범위는 청구항 해석의 확립된 원칙(doctrine)들에 따라 해석되어야 한다.

Claims (20)

  1. 패키지로서,
    제1 활성층 면(active layer side) 및 상기 제1 활성층 면에 대향하는 제1 비활성층 면(inactive layer side)을 갖는, 웨이퍼 내에서 몰딩되는 하나 이상의 제1 컴포넌트들의 제1 층 - 상기 하나 이상의 제1 컴포넌트들의 각자의 컴포넌트들은, 제1 방향 및 상기 제1 방향에 수직인 제2 방향으로 서로 평행하는, 각자의 제1 활성 컴포넌트 면(active component side) 및 상기 제1 활성 컴포넌트 면과 대향하는 제1 비활성 컴포넌트 면(inactive component side)을 가지며, 상기 하나 이상의 제1 컴포넌트들의 각자의 컴포넌트들은 상기 제1 방향 및 상기 제2 방향에 수직인 제3 방향으로의 각자의 z-높이 측정치(z-height measurement)를 가지며, 상기 하나 이상의 제1 컴포넌트들 중 첫 번째 제1 컴포넌트의 z-높이는 상기 하나 이상의 제1 컴포넌트들 중 두 번째 제1 컴포넌트의 z-높이와 상이함 -; 및
    제2 활성층 면 및 상기 제2 활성층 면과 대향하는 제2 비활성층 면을 갖는, 몰딩 내의 하나 이상의 제2 컴포넌트들의 제2 층 - 상기 하나 이상의 제2 컴포넌트들은, 상기 제1 방향 및 상기 제2 방향을 따라 서로 평행하는, 제2 활성 컴포넌트 면 및 상기 제2 활성 컴포넌트 면과 대향하는 제2 비활성 컴포넌트 면을 가지며, 상기 제2 활성층 면은 상기 제1 활성층 면과 대면하고 있고 전기적으로 커플링되고 물리적으로 커플링되고, 상기 제2 활성층 면은 스루 몰드 비아(through mold via) 또는 스루 실리콘 비아(through silicon via)를 통해 상기 제2 비활성층 면에 전기적으로 커플링됨 -
    을 포함하는, 패키지.
  2. 제1항에 있어서, 상기 제2 비활성 면에 부착되고 상기 제2 활성 면에 전기적으로 커플링되는 랜드 그리드 어레이(land grid array) 또는 볼 그리드 어레이(ball grid array)를 더 포함하는, 패키지.
  3. 제1항에 있어서, 상기 제2 활성층 면은 솔더(solder) 또는 접착제를 통해 상기 제1 활성층 면과 물리적으로 커플링되는, 패키지.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 방향으로의 상기 하나 이상의 제1 컴포넌트들 중 하나의 제1 컴포넌트의 길이는 상기 제1 방향으로의 상기 하나 이상의 제2 컴포넌트들 중 하나의 제2 컴포넌트의 길이보다 더 긴, 패키지.
  5. 패키지로서,
    각자의 제1 활성 면들 및 상기 제1 활성 면들과 대향하는 제1 비활성 면들을 갖는 하나 이상의 제1 기능 컴포넌트들의 제1 층; 및
    각자의 제2 활성 면들 및 상기 제2 활성 면들과 대향하는 제2 비활성 면들을 갖는 하나 이상의 제2 기능 컴포넌트들의 제2 층
    을 포함하고;
    상기 제1 활성 면들 중 하나 이상은 상기 제2 활성 면들 중 하나 이상과 대면하고 있고 스루 몰드 비아 또는 스루 실리콘 비아를 통해 전기적으로 커플링되는, 패키지.
  6. 제5항에 있어서, 상기 하나 이상의 제1 기능 컴포넌트들의 제1 층은 웨이퍼 내에서 몰딩되는, 패키지.
  7. 제6항에 있어서, 상기 하나 이상의 제2 기능 컴포넌트들의 제2 층은 몰딩 내에 있는, 패키지.
  8. 제7항에 있어서, 상기 몰딩은 환형 올레핀 공중합체(cyclic olefin copolymer)를 포함하는, 패키지.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서, 상기 하나 이상의 제1 기능 컴포넌트들의 각자의 컴포넌트들의 상기 제1 활성 면 및 상기 하나 이상의 제1 기능 컴포넌트들의 각자의 컴포넌트들의 상기 제1 비활성 면은 제1 방향 및 상기 제1 방향에 수직인 제2 방향으로 서로 평행하고, 상기 하나 이상의 제1 컴포넌트들의 각자의 컴포넌트들은 상기 제1 방향 및 상기 제2 방향에 수직인 제3 방향으로의 각자의 z-높이 측정치를 가지며, 상기 하나 이상의 제1 컴포넌트들 중 첫 번째 제1 컴포넌트의 z-높이는 상기 하나 이상의 제1 컴포넌트들 중 두 번째 제1 컴포넌트의 z-높이와 상이한, 패키지.
  10. 제9항에 있어서, 기능 컴포넌트는 수동 컴포넌트 또는 능동 컴포넌트인, 패키지.
  11. 제10항에 있어서, 수동 컴포넌트는 저항기 또는 커패시터인, 패키지.
  12. 제10항에 있어서, 능동 컴포넌트는 트랜지스터 또는 집적 회로인, 패키지.
  13. 제9항에 있어서, 상기 패키지는 시스템 인 패키지(system in package)(SiP)인, 패키지.
  14. 패키지 어셈블리(package assembly)를 갖는 시스템으로서, 상기 시스템은,
    회로 보드; 및
    상기 회로 보드와 커플링되는 패키지 어셈블리
    를 포함하고,
    상기 패키지 어셈블리는,
    각자의 제1 활성 면들 및 상기 제1 활성 면들과 대향하는 제1 비활성 면들을 갖는 하나 이상의 제1 기능 컴포넌트들의 제1 층; 및
    각자의 제2 활성 면들 및 상기 제2 활성 면들과 대향하는 제2 비활성 면들을 갖는 하나 이상의 제2 기능 컴포넌트들의 제2 층
    을 포함하고,
    상기 제1 활성 면들 중 하나 이상은 상기 제2 활성 면들 중 하나 이상과 대면하고 있고 스루 몰드 비아 또는 스루 실리콘 비아를 통해 전기적으로 커플링되는, 시스템.
  15. 제14항에 있어서, 상기 제1 활성 면은 스루 몰드 비아 또는 스루 실리콘 비아에 의해 상기 제2 비활성 면과 전기적으로 커플링되는, 시스템.
  16. 제14항에 있어서, 상기 제2 비활성 면에 부착되고 상기 제1 활성 면에 전기적으로 커플링되는 랜드 그리드 어레이 또는 볼 그리드 어레이를 더 포함하는, 시스템.
  17. 제14항에 있어서, 상기 제1 층 및 제2 층들은 몰딩되는, 시스템.
  18. 제17항에 있어서, 상기 제1 층 몰드 및 상기 제2 층 몰드는 상이한 화합물들로 되는, 시스템.
  19. 제18항에 있어서, 상기 제1 또는 제2 기능 컴포넌트는 팬 아웃 컴포넌트(fan-out component)인, 시스템.
  20. 제14항 내지 제19항 중 어느 한 항에 있어서, 상기 하나 이상의 제1 기능 컴포넌트들의 각자의 컴포넌트들의 상기 제1 활성 면 및 상기 하나 이상의 제1 기능 컴포넌트들의 각자의 컴포넌트들의 상기 제1 비활성 면은 제1 방향 및 상기 제1 방향에 수직인 제2 방향으로 서로 평행하고, 상기 하나 이상의 제1 컴포넌트들의 각자의 컴포넌트들은 상기 제1 방향 및 상기 제2 방향에 수직인 제3 방향으로의 각자의 z-높이 측정치를 가지며, 상기 하나 이상의 제1 컴포넌트들 중 첫 번째 제1 컴포넌트의 z-높이는 상기 하나 이상의 제1 컴포넌트들 중 두 번째 제1 컴포넌트의 z-높이와 상이한, 시스템.
KR1020187004770A 2015-07-22 2015-07-22 다층 패키지 KR102505189B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/041618 WO2017014777A1 (en) 2015-07-22 2015-07-22 Multi-layer package

Publications (2)

Publication Number Publication Date
KR20180034498A true KR20180034498A (ko) 2018-04-04
KR102505189B1 KR102505189B1 (ko) 2023-03-02

Family

ID=57834333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187004770A KR102505189B1 (ko) 2015-07-22 2015-07-22 다층 패키지

Country Status (7)

Country Link
US (1) US10535634B2 (ko)
EP (1) EP3326201A4 (ko)
JP (1) JP2018525807A (ko)
KR (1) KR102505189B1 (ko)
CN (1) CN107743652A (ko)
TW (1) TWI701778B (ko)
WO (1) WO2017014777A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220123535A (ko) * 2020-02-05 2022-09-07 애플 인크. 고밀도 3d 상호연결 구성

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
WO2018155195A1 (ja) * 2017-02-22 2018-08-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、及び、撮像装置の製造方法
CN108322863B (zh) * 2018-02-01 2020-05-22 南京信息工程大学 一种喇叭底盘材料、散热式车用喇叭
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11023247B2 (en) * 2018-06-29 2021-06-01 Intel Corporation Processor package with optimization based on package connection type
CN109345963B (zh) * 2018-10-12 2020-12-18 芯光科技新加坡有限公司 一种显示装置及其封装方法
CN111627941B (zh) * 2019-02-27 2023-04-18 中芯集成电路（宁波）有限公司 Cmos图像传感器封装模块及其形成方法、摄像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068465A (ko) * 2002-02-13 2003-08-21 소니 가부시끼 가이샤 전자 부품 및 그 제조 방법
US20070045875A1 (en) * 2005-08-30 2007-03-01 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US20140015131A1 (en) * 2012-07-13 2014-01-16 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
KR20140099806A (ko) * 2013-02-04 2014-08-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조 및 그 형성 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US20080136004A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20110073901A1 (en) * 2008-06-02 2011-03-31 Jun Fujita Adhesive encapsulating composition and electronic devices made therewith
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8604603B2 (en) * 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
US8115260B2 (en) * 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package
FR2960095A1 (fr) * 2010-05-17 2011-11-18 St Microelectronics Grenoble 2 Procede de fabrication des dispositifs semi-conducteurs et dispositif semi-conducteur comprenant une puce a vias traversants
US8247269B1 (en) 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9281292B2 (en) * 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP
TWM499645U (zh) * 2014-11-25 2015-04-21 Xerogel Technology 整合式被動模組及半導體裝置
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068465A (ko) * 2002-02-13 2003-08-21 소니 가부시끼 가이샤 전자 부품 및 그 제조 방법
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
US20070045875A1 (en) * 2005-08-30 2007-03-01 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US20140015131A1 (en) * 2012-07-13 2014-01-16 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
KR20140099806A (ko) * 2013-02-04 2014-08-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조 및 그 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220123535A (ko) * 2020-02-05 2022-09-07 애플 인크. 고밀도 3d 상호연결 구성
KR20230072516A (ko) * 2020-02-05 2023-05-24 애플 인크. 고밀도 3d 상호연결 구성
US11735526B2 (en) 2020-02-05 2023-08-22 Apple Inc. High density 3D interconnect configuration

Also Published As

Publication number Publication date
EP3326201A4 (en) 2019-03-20
CN107743652A (zh) 2018-02-27
EP3326201A1 (en) 2018-05-30
JP2018525807A (ja) 2018-09-06
US10535634B2 (en) 2020-01-14
TW201705401A (zh) 2017-02-01
TWI701778B (zh) 2020-08-11
US20170207170A1 (en) 2017-07-20
KR102505189B1 (ko) 2023-03-02
WO2017014777A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
US20230023328A1 (en) Integrated circuit package having wirebonded multi-die stack
US10522483B2 (en) Package assembly for embedded die and associated techniques and configurations
US10068852B2 (en) Integrated circuit package with embedded bridge
KR102505189B1 (ko) 다층 패키지
KR102156483B1 (ko) 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
KR101862496B1 (ko) 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스
US10418329B2 (en) Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
US20150255411A1 (en) Die-to-die bonding and associated package configurations
US9412625B2 (en) Molded insulator in package assembly
US9543197B2 (en) Package with dielectric or anisotropic conductive (ACF) buildup layer
US20210104484A1 (en) Backside metallization (bsm) on stacked die packages and external silicon at wafer level, singulated die level, or stacked dies level
US20230197547A1 (en) Edge-aligned template structure for integrated circuit packages
US20220093480A1 (en) Mold-in-mold structure to improve solder joint reliability
WO2017052852A1 (en) Package topside ball grid array for ultra low z-height

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right