KR20180002812A - 리드 캐리어 구조, 그리고 이로부터 다이 부착 패드들 없이 형성되는 패키지들 - Google Patents

리드 캐리어 구조, 그리고 이로부터 다이 부착 패드들 없이 형성되는 패키지들 Download PDF

Info

Publication number
KR20180002812A
KR20180002812A KR1020177035028A KR20177035028A KR20180002812A KR 20180002812 A KR20180002812 A KR 20180002812A KR 1020177035028 A KR1020177035028 A KR 1020177035028A KR 20177035028 A KR20177035028 A KR 20177035028A KR 20180002812 A KR20180002812 A KR 20180002812A
Authority
KR
South Korea
Prior art keywords
package
semiconductor die
mold compound
temporary support
terminal
Prior art date
Application number
KR1020177035028A
Other languages
English (en)
Inventor
필립 이 로그렌
Original Assignee
이오플렉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이오플렉스 리미티드 filed Critical 이오플렉스 리미티드
Publication of KR20180002812A publication Critical patent/KR20180002812A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85499—Material of the matrix
    • H01L2224/855—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85538—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85539—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85598—Fillers
    • H01L2224/85599—Base material
    • H01L2224/85695—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/856 - H01L2224/85691
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

리드 캐리어가 제공되며, 이러한 리드 캐리어는, 상부 면 및 반대편에 있는 뒤쪽 면을 갖는 몰드 컴파운드의 연속적인 시트를 포함하고, 그리고 반도체 패키지들에 대응하는 패키지 사이트들의 어레이를 형성한다. 제조되는 경우 각각의 패키지 사이트는, 반도체 다이(여기서, 반도체 다이는 상부 면 및 반대편에 있는 처리된 기저부를 가지고, 처리된 기저부는 몰드 컴파운드의 연속적인 시트의 뒤쪽 면에서 노출됨); 단자 패드들의 세트(여기서, 각각의 단자 패드는 상부 면 및 반대편에 있는 뒤쪽 면을 가지고, 단자 패드의 뒤쪽 면은 몰드 컴파운드의 연속적인 시트의 뒤쪽 면에서 노출됨); 복수의 와이어 본드들(여기서, 복수의 와이어 본드들은 반도체 다이의 상부 면 상의 입력/출력 접합부들의 세트와 각각의 단자 패드의 상부 면 사이에 형성됨); 그리고 경화된 몰드 컴파운드(여기서, 경화된 몰드 컴파운드는 반도체 다이, 단자 패드들의 세트, 및 복수의 와이어 본드들을 캡슐화함)를 포함한다. 각각의 패키지 사이트는 반도체 다이가 고정되는 다이 부착 패드를 포함하지 않는다.

Description

리드 캐리어 구조, 그리고 이로부터 다이 부착 패드들 없이 형성되는 패키지들
본 개시내용의 실시형태들은 집적 회로 칩(integrated circuit chip)을 전기 회로(electrical circuit) 혹은 전기 시스템(electrical system)과 효과적으로 상호연결(interconnection)시킬 수 있는 집적 회로 칩 리드 캐리어 패키지(integrated circuit chip lead carrier package)들에 관한 것이다. 더 구체적으로, 본 개시내용은, 공통 조립체(common assembly) 내에서 복수의 패키지 사이트(package site)들의 어레이(array)로서 제조되는 리드 프레임(lead frame)들 및 다른 리드 캐리어(lead carrier)들에 관한 것으로, 예를 들어, 인쇄 회로 보드(printed circuit board)와 같은 전자 시스템 보드(electronics system board) 상에서의 사용을 위해, 개개의 패키지들로 개별화(singulation)되거나 혹은 격리(isolation)되기 전에, 집적 회로들과의 결합 전에 그리고 집적 회로들과의 결합 동안, 그리고 이러한 집적 회로들에 와이어 본드(wire bond)들을 부착하기 전에 그리고 이러한 집적 회로들에 와이어 본드들을 부착하는 동안, 그리고 비전도성 물질(non-conductive material) 내에서 공통 조립체와 이러한 공통 조립체에 포함된 집적 회로들을 캡슐화(encapsulation)하기 전에 그리고 비전도성 물질 내에서 공통 조립체와 이러한 공통 조립체에 포함된 집적 회로들을 캡슐화하는 동안, 공통 조립체 내에서 복수의 패키지 사이트들의 어레이로서 제조되는 리드 프레임들 및 다른 리드 캐리어들에 관한 것이다.
더 작고 더 능력있는 휴대용 전자 시스템(portable electronic system)들에 대한 요구는 오늘날의 반도체 회로(semiconductor circuit)들에서의 증가하는 통합 레벨(level of integration)과 결합되어, 더 많은 수의 입력/출력 단자(input/output terminal)들을 갖는 더 작은 반도체 패키지들에 대한 필요성을 재촉하고 있다. 동시에, 반도체 패키지(semiconductor package)들을 포함하는 소비자 전자 시스템(consumer electronic system)들의 모든 컴포넌트(component)들의 비용을 감소시키도록 하는 지속적인 압력이 존재한다. 콰드 플랫 노 리드(Quad Flat No Lead, QFN) 반도체 패키지 패밀리는 모든 반도체 패키지 타입들 중에서 가장 작고 가장 비용 효율적인 것 가운데 하나이지만, 종래의 기법들 및 물질들을 이용해 제조되는 경우, 상당한 제약들을 갖는다. 예를 들어, 종래의 QFN 기술에 있어서, 기술적으로 지지할 수 있는 전기적 성능 및 I/O 단자들의 수는 바람직하지 않게 제한된다.
도 1 내지 도 5는 종래의 QFN 리드 프레임(1)(도 1 및 도 2) 및 이러한 종래의 QFN 리드 프레임(1) 상에 제작된 혹은 조립된 대응하는 종래의 QFN 패키지들(P)(도 3 내지 도 5)의 실시형태들을 보여주는 도식적 도면들이다. 종래에 패키지들(P)은 공통 영역 어레이 리드 프레임(common area array lead frame)(1) 상에 조립되는데, 이러한 공통 영역 어레이 리드 프레임(1)은 별개의 다이 부착 패드(die attach pad)들(2)의 어레이를 형성하기 위해, 뿐만 아니라 각각의 다이 부착 패드(2)에 대응하는 복수의 와이어 본드 패드(wire bond pad)들(4)을 형성하기 위해 구리와 같은 전도성 물질의 평평한 시트(planar sheet)로부터 에칭(etch)된다. 임의의 주어진 다이 부착 패드(2) 및 이러한 다이 부착 패드(2)의 대응하는 와이어 본드 패드들(4)은 패키지 사이트(package site)를 형성하는데, 즉, 패키지(P)가 제작되는 사이트 혹은 조립되는 사이트를 형성한다. 종래에, 각각의 패키지 사이트는 와이어 본드 패드들(4)의 하나의 줄(row) 혹은 두 개의 줄들에 의해 둘러싸인 다이 부착 패드(2)에 대응하거나 혹은 이러한 다이 부착 패드(2)를 포함한다. 주어진 리드 프레임(1)은 수십 개 내지 수천 개의 패키지 사이트들을 포함할 수 있다.
임의의 주어진 패키지(P)에 대해, 해당 패키지(P)의 다이 부착 패드(2)는 패키지(P) 내에 반도체 다이(semiconductor die) 혹은 집적 회로 칩(integrated circuit chip)(7)을 고정시키는 것을 용이하게 하는 플랫폼(platform)을 제공하고, 그리고 본 발명의 관련 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해되는 방식으로, 와이어 본드 패드들(4)은 와이어 본드들(8)을 통해 집적 회로 칩(7)의 입력/출력 단자(input/output terminal)들에 전기적으로 연결될 수 있는 단자들을 패키지(P) 내에 제공한다. 와이어 본드 패드들(4)은 또한, 본 발명의 관련 기술분야에서 통상의 기술을 가진 개개인들에 의해 또한 쉽게 이해되는 바와 같이, 와이어 본드들(8)에 대응하는 표면의 반대편에 있는 패키지(P)의 표면 상의 솔더 접합부(solder joint)(5)를 통해 인쇄 회로 보드(printed circuit board)와 같은 전자 시스템 보드(electronic system board)에 집적 회로 칩(7)을 전기적으로 결합시키는 수단을 제공한다.
리드 프레임(1)의 구조, 그리고 리드 프레임(1) 상에서 패키지들(P)이 조립되는 공정의 성질(nature)의 결과로서, 각각의 패키지(P)의 모든 컴포넌트들은 공통 리드 프레임(1)에 부착되고 전기적으로 결합된다. 더 구체적으로, 주어진 리드 프레임(1) 상에서 조립되는 각각의 패키지(P)의 모든 컴포넌트들은 일반적으로 타이 바(tie bar)들(3)로서 지칭되는 전도성 링크(conductive link)들(예를 들어, 구리 선(copper line)들)에 의해 리드 프레임(1)에 부착되어, 리드 프레임(1)에 대한 각각의 패키지(P)의 컴포넌트들의 위치가 유지되게 되고, 그리고 각각의 패키지(P)에 대응하는 본딩 표면(bonding surface)들 및 솔더링 표면(soldering surface)들의 도금(electroplating)이 용이하도록 하기 위한 이러한 모든 컴포넌트들에 대한 전기적 연결이 제공되게 된다.
또한 더 구체적으로, 타이 바들(3)은 리드 프레임(1) 상에 조립된 각각의 패키지(P)의 컴포넌트들을 리드 프레임(1)의 공통 단락 구조(common shorting structure)들(6)(예를 들어, 구리 레일(copper rail)들)에 전기적으로 단락(short)시킨다. 단락 구조들(6)은 각각의 패키지 사이트를 둘러싸고, 그리고 x-y 그리드 패턴(x-y grid pattern)과 같은 미리결정된 패턴으로 조직화(organize)된다. 아래에서 더 상세히 설명되는 바와 같이, 타이 바들(3)은, 리드 프레임(1)으로부터 개개의 패키지들(P)의 개별화(singulation) 동안 타이 바들(3)이 단락 구조들(6)로부터 분리될 수 있도록 하여 임의의 주어진 패키지(P)의 다이 부착 패드(2) 및 대응하는 와이어 본드 패드들(4)이 각각의 다른 패키지(P)의 다이 부착 패드 및 대응하는 와이어 본드 패드들로부터 전기적으로 격리(isolate)된 상태가 되도록, 설계돼야만 한다.
패키지(P)의 모든 전기적 컴포넌트들이 금속 구조에 의해 리드 프레임(1)에 연결돼야 한다는 요건은 임의의 주어진 패키지(P) 내에서 구현될 수 있는 리드들의 수를 심하게 제한한다. 예를 들어, 주어진 패키지 사이트에서, 와이어 본드 패드들(4)은 다이 부착 패드(2)를 둘러싸는 복수의 줄들로 제공될 수 있고, 여기서 각각의 줄은 다이 부착 패드(2)로부터 떨어져 상이한 거리에 존재한다. 하지만, 타이 바들(3)은 와이어 본드 패드들(4) 사이에서 경로가 설정돼야만 하고, 이에 따라 타이 바들(3)은 (도 2에서 파선(X)에 대응하는) 패키지(P)의 풋프린트(footprint)를 넘어 단락 구조들(6)까지 연장되게 된다. 이러한 타이 바들(3)의 최소 스케일(minimum scale)은 두 개의 인접하는 와이어 본드 패드들(4) 사이에서 단지 하나의 타이 바(3)만이 경로가 설정될 수 있는 그러한 것이다. 따라서, 와이어 본드 패드들(30)의 단지 두 개의 줄들만이 종래의 QFN 리드 프레임들(1)에서 구현된다. 다이 크기(die size)와 리드 총수(lead count) 간의 현재 이러한 관계 때문에, 종래의 QFN 패키지들은 대략 100개의 단자들로 제한되며, 대다수의 패키지들(P)은 대략 60개보다 많지 않은 단자들을 갖는다. 이러한 제한은, 이러한 제한이 없었다면 QFN 기술의 일반적으로 낮은 비용 및 작은 크기로부터 혜택을 받게 되는, 많은 타입들의 집적 회로 칩들(7)과 함께 종래 QFN 패키지들(P)을 사용하는 것을 막는다.
도 1 및 도 2에서 보여지는 바와 같이, 전체 리드 프레임(1)은 고온 몰딩 테이프(high temperature molding tape)(T) 상에 장착되고, 이에 따라 리드 프레임(1)의 뒤쪽 표면(back surface), 각각의 다이 부착 패드(2)의 뒤쪽 표면들, 그리고 각각의 와이어 본드 패드(4)의 뒤쪽 표면들은 몰딩 테이프(T)의 위쪽 표면(upper surface) 상에 상주하게 된다. 집적 회로 칩들(7)이 다이 부착 패드들(2)에 장착된 이후, 그리고 각각의 패키지 사이트에서 와이어 본드들(8)이 집적 회로 칩들(7)의 특정 입력/출력 패드(input/output pad)들과, 대응하는 와이어 본드 패드들(4) 사이에 형성된 이후, 에폭시 몰드 컴파운드(epoxy mold compound)(9)가 전체 리드 프레임(1) 및 전체 리드 프레임(1)에 포함된 구조들에 도포되는데, 예컨대, 고온 전달 몰딩 공정(high temperature transfer molding process)을 통해서 도포되고, 이러한 도포되는 동안 에폭시 몰드 컴파운드(9)는 몰딩 테이프(T)의 위쪽 표면(upper surface) 위에서 리드 프레임(1) 및 리드 프레임(1)에 포함된 구조들을 캡슐화하여 조립된 리드 프레임(1)을 생성하게 된다. 몰딩 테이프(T)의 존재는 몰딩 컴파운드(molding compound)(9)가 다이 부착 패드들(2) 및 와이어 본드 패드들(4)의 밑면(underside)들을 캡슐화하는 것을 막는다. 결과적으로, 몰드 컴파운드(9)가 경화된 이후, 몰딩 테이프(T)는 벗겨질 수 있고, 이에 따라 각각의 패키지(P)의 다이 부착 패드(2) 및 와이어 본드 패드들(4)의 밑면들에 대응하는 솔더 접합부(solder joint)들(5)(도 5)이, 조립된 리드 프레임(1)의 밑면 상에서 노출되게 된다. 따라서, 몰딩 테이프(T)와 임의의 주어진 패키지(P) 사이의 계면은 패키지(P)의 뒤쪽 평면(backplane)을 정의한다.
몰딩 테이프(T)는 악영향(adverse effect)들을 미침이 없이 고온의 와이어 본딩(wire bonding) 및 몰딩(molding) 공정들을 견뎌내야만 하기 때문에, 몰딩 테이프(T)의 가격은 상대적으로 비싸다. 더욱이, 몰딩 테이프(T)를 도포하고, 몰딩 테이프(T)를 제거하고, 그리고 접착제 잔류물(adhesive residue)들을 제거하는 공정은 각각의 리드 프레임(1)의 처리공정에 상당한 양의 비용을 추가할 수 있다. 더욱이, 몰딩 테이프(T)는 재사용가능하지 않는바, 이것은 비용을 증가시키고 아울러 생성되는 폐기물을 증가시킨다.
몰딩 공정 이후, 조립된 리드 프레임(1)은 복수의 구조적으로 그리고 전기적으로 상호연결된 패키지들(P)을 포함한다. 조립된 리드 프레임(1) 내의 각각의 패키지(P)는 초기 풋프린트를 갖도록 정의될 수 있는데, 이러한 초기 풋프린트는 패키지(P)를 둘러싸는 단락 구조들(6)의 중간지점(midpoint)들까지 연장되어, 조립된 리드 프레임(1) 내의 각각의 패키지(P)는 인접하는 패키지들(P)에 구조적으로 접합(join)되게 되거나 혹은 연결되게 된다. 따라서, 조립된 리드 프레임(1)은 개개의 전기적으로 격리된 패키지들(P)을 생성하기 위해 쏘잉 공정(sawing process)과 같은 개별화 공정(sawing process)을 통해서 분할돼야만 하거나 혹은 절단돼야만 한다. 개별화 공정 동안, 몰드 컴파운드(9)의 일부분들 그리고 단락 구조들(6)과 타이 바들(3) 사이의 연결들은 예를 들어, 도 2의 파선(X)을 따라 파괴되는데, 예컨대, 절단된다. 개별화 공정의 결과로서, 각각의 패키지(P)는 전형적으로 패키지(P)를 둘러싸는(둘러쌓던) 단락 구조들(6) 가까이 혹은 매우 가까이 연장되는 최종 풋프린트를 갖는다.
리드 프레임(1)으로부터 개개의 패키지들(P)을 개별화시키는 가장 일반적인 방법은 (예를 들어, 도 2의 파선(X)을 따라는) 쏘잉에 의한 개별화 방법이다. 절단기(saw)는 에폭시 몰드 컴파운드(9)를 절단하는 것에 추가하여, 패키지(P) 아웃라인(outline) 바로 바깥쪽에 있는 단락 구조들(6)을 모두 제거해야만 하기 때문에, 단지 몰드 컴파운드(9)만이 절단되었던 경우와 비교해 이러한 공정의 속도는 실질적으로 더 느리게 되고, 절단기의 날의 수명(blade life)이 상당히 더 짧아지게 된다. 단락 구조들(6)이 개별화 공정까지는 제거되지 않기 때문에, 이것은, 패키징된 집적 회로 칩들(7)이 개별화 이후까지는 테스트(test)될 수 없음을 의미한다. 수천 개의 아주 작은 패키지들(P)을 다루는 것, 그리고 각각의 패키지가 올바른 배향으로 테스트 기기(tester)에 제공되도록 보장하는 것은, 위치 및 배향이 알려진 각각의 패키지(P)를 갖는 전체 조립된 리드 프레임(1)을 테스트할 수 있는 것보다 훨씬 더 많은 비용이 든다.
펀치 개별화(punch singulation)로서 알려진 또 하나의 다른 개별화 공정이 어느 정도까지 절단기 개별화(saw singulation)와 관련된 문제에 대처하고, 조립된 리드 프레임(1)에서의 테스트를 가능하게 하지만, 절단기로 개별화되는 리드 프레임(1)의 활용도의 50%보다 낮은 수준으로 리드 프레임(1)의 활용도를 깎아버림으로써 실질적으로 비용을 증가시킨다. 펀치 개별화는 또한 모든 기본 리드 프레임 설계에 대해서 전용 몰드 공구세공(dedicated mold tooling)에 대한 요건을 부과한다. 절단기 개별화를 위해 설계된 표준 리드 프레임들(1)은 동일한 치수들의 모든 리드 프레임들에 대해 단일의 몰드 캡(mold cap)을 사용한다.
절단기 개별화 이후 또는 펀치 개별화 이후, 타이 바들(3)은 각각의 최종 패키지(P) 혹은 완료된 패키지(P)에 남아있고, 이러한 타이 바들(3)은 도 3 내지 도 5에서 보여지는 방식으로 각각의 패키지(P)의 가장자리(edge)에서 노출된 상태에 있게 된다. 완료된 패키지들(P) 내의 타이 바들(3)은 제거될 수 없는 용량성 기생 요소(capacitive parasitic element)들 및 유도성 기생 요소(inductive parasitic element)들을 나타낸다. 이제 이러한 불필요한 금속 조각(piece)들은 완료된 패키지(P)의 성능에 상당히 안 좋은 악영향을 미칠 수 있고, 이것은 많은 고성능 집적 회로 칩들(7) 및 응용물(application)들에 대한 QFN 패키지들(P)의 사용을 막는다. 더욱이, 이러한 잠재적으로 꽤 가치있는 과잉 금속의 비용은 상당히 클 수 있고, 종래의 QFN 제작 공정들에 의해 낭비된다.
앞에서 설명된 종래의 에칭된 리드 프레임 기반의 공정들의 제한사항들을 제거하는 QFN 타입 기판들에 대한 수 개의 개념들이 진척되어 왔다. 이러한 것들 중에는 전기도금(electroplating)에 의해 희생적인 캐리어(sacrificial carrier) 상에 패키지 컴포넌트들의 어레이를 침착(deposit)시키는 공정이 있다. 캐리어는 먼저 도금 레지스트(plating resist)로 패터닝(patterning)되고, 그리고 캐리어(일반적으로 스테인리스 스틸(stainless steel))는 접착(adhesion)을 증진시키기 위해 약간 에칭된다. 그 다음에, 패터닝된 캐리어는 접착/장벽 층(adhesion/barrier layer)을 생성하기 위해 금(gold) 및 필라듐(palladium)으로 도금되고, 그 다음에, Ni 범프(bump)들을 형성하기 위해 대략 60 마이크론(microns)의 두께까지 Ni로 도금된다. Ni 범프들의 상부는 와이어 본딩을 용이하게 하기 위해, 전기도금된 Ag의 층으로 마무리된다. 집적 회로/와이어 본드 조립 및 몰딩 이후, 캐리어는 벗겨져, 시트 형태로 테스트될 수 있는 그리고 종래 리드 프레임들을 이용하는 경우보다 더 높은 속도(rate)들 및 수율(yield)들에서 개별화될 수 있는 그러한 패키징된 다이들의 시트가 남게 된다. 이러한 전기도금되는 접근법은 패키지(P) 내에 남게 되는 타이 바들(3)과 관련된 문제들을 제거하고 매우 미세한 특징들을 가능하게 한다. 하지만, 이러한 전기도금 공정은 표준 에칭된 리드 프레임 공정들과 비교하여 매우 비용이 많이 든다.
또 하나의 다른 접근법은 에칭된 리드 프레임 공정을 수정하는 것인데, 여기서 전면 패턴(front side pattern)은 리드 프레임의 두께의 대략 절반까지 에칭되고, 리드 프레임의 후면(back side)은 몰딩 공정이 완료된 후 까지 그대로 남겨 둔다. 몰딩이 완료되면, 후면 패턴(back side pattern)이 인쇄(print)되고, 그리고 리드 프레임은 와이어 본드 패드들(4)과 다이 부착 패드들(2)의 후면 부분을 제외한 모든 금속을 제거하기 위해 더 에칭된다. 이러한 이중 에칭 공정(double etch process)은 또한, 패키지(P) 내에 잔존하는 전도성 금속 구조들, 즉, 타이 바들(3)과 관련된 모든 문제들을 제거한다. 이중 에칭된 리드 프레임의 비용이, 전기도금된 버전(electroplated version)보다 더 적지만, 이중 에칭된 리드 프레임은 표준 에칭된 리드 프레임 공정들보다 훨씬 더 비용이 많이 들고, 그리고 에칭 및 도금 공정들은 환경적으로 바람직하지 않다.
리드 프레임 패키징된 집적 회로(lead frame packaged integrated circuit)에 대한 한 가지 파손 형태(failure mode)는, 와이어 본드 패드들(4)이 와이어 본드 패드들(4)에 결합된 와이어 본드들(8)로부터 분리되는 것인데, 특히 패키지(P)가 충격 부하(shock load)를 겪게 되는 경우에(예를 들어, 패키지(P) 내의 전자 디바이스가 떨어뜨려져 딱딱한 표면에 부딪히는 경우에) 이러한 분리가 일어나는 것이다. 와이어 본드 패드(4)는 인쇄 회로 보드 혹은 다른 전자 시스템 보드에 장착된 상태로 유지될 수 있지만, 그 주변을 둘러싸는 에폭시 몰드 컴파운드(9)로부터 약간 분리되게 되는데, 이것은 와이어 본드(8)가 와이어 본드 패드(4)로부터 끊어지게 할 수 있다. 이에 따라, 전체 패키지 내에서 와이어 본드 패드들(4)을 더 잘 유지시키는 리드 캐리어 패키지에 대한 필요성이 존재하는데, 특히 충격 부하들을 겪게 될 때, 전체 패키지 내에서 와이어 본드 패드들(4)을 더 잘 유지시키는 리드 캐리어 패키지에 대한 필요성이 존재한다.
본 개시내용의 실시예들에 따르면, 리드 캐리어 혹은 리드 캐리어 구조는 리드 캐리어 혹은 리드 캐리어 구조 내에 개개의 패키지 사이트들의 어레이를 포함하고, 여기서 개별 패키지 사이트들의 어레이는 복수의 개개의 패키지들(예를 들어, 본 개시내용의 수 개의 실시예들에 따른 QFN 패키지들)에 대응하고 이러한 복수의 개개의 패키지들(예를 들어, 본 개시내용의 수 개의 실시예들에 따른 QFN 패키지들)로 분리될 수 있다. 리드 캐리어는 먼저, 스테인리스 스틸과 같은 고온 내성 물질(high temperature resistant material)로 형성된 임시 지지 층(temporary support layer) 혹은 임시 층(temporary layer)을 제공함으로써 생성된다. 소결가능한 물질(sinterable material), 전형적으로 은 분말(silver powder)로서 만들어지는 또는 은 분말을 포함하는 소결가능한 물질이, 임시 층 상에 미리결정된 구조적 패턴으로 배치되거나 혹은 형성된다. 임시 층을 형성하는 스테인리스 스틸 혹은 다른 물질은, 소결가능한 물질이 소결 온도(sintering temperature)로 가열되는 동안, 소결가능한 물질을 지지한다.
소결된 물질은, 임시 층 자체를 통해 서로 전기적으로 결합되는 것이 아니라, 서로로부터 전기적으로 격리되는 별개의 구조들 혹은 개별적 구조들로서, 임시 층의 다이 부착 영역들 혹은 구역들에 대응하는 단자 패드(terminal pad)들의 형태로, 임시 층 상에 위치한다. 본 개시내용에 따른 실시예들은, 특히, 집적 회로 칩 혹은 집적 회로와 같은 반도체 다바이스(semiconductor device) 혹은 반도체 다이(semiconductor die)를 수용하고 유지시킬 목적으로, 다이 부착 패드와 같은 구조가 임시 층 상에 제공될 것을 요구하는 그러한 요건을 제거하는데, 왜냐하면 이러한 반도체 디바이스는 예를 들어, 접착제로, 임시 층에 임시로 부착(affix)될 수 있기 때문이다.
따라서, 본 개시내용의 실시예들에 따른 리드 캐리어들 및 리드 캐리어들로부터 획득되는 패키지들은 다이 부착 패드들에 대한 필요성을 제거하고, 이것은 수가지 이점들을 제공할 수 있다. 예를 들어, 반도체 디바이스들의 성질상 많은 양의 전력(power)을 패키지 내에서 소비하는 그러한 반도체 디바이스들에서, 다이의 뒤쪽 면이 인쇄 회로 보드의 구리 트레이스(copper trace)들에 직접적으로 연결될 수 있도록 패키지를 제공하는 것은, 다이와 인쇄 회로 보드 사이의 열 저항(thermal resistance)을 실질적으로 감소시키고, 그럼으로써 패키지 내에서 발생되는 최대 온도를 크게 감소시키게 된다. 더욱이, 다이 부착 패드가 존재하지 않기 때문에, 이에 따라 다이가 다이 부착 패드에 부착될 때 사용되는 대응하는 다이 부착 접착제(die attach adhesive)가 존재하지 않기 때문에, 다이 부착 접착제가 다이 부착 접착제의 유리 전이 온도(glass transition temperature)를 초과하는 온도에 도달하여 결과적으로 열 저항을 훨씬 더 증가시키고 뿐만 아니라 다이 부착 패드에 대한 단단한 연결을 느슨하게 할 가능성이 존재하지 않는다.
또 하나의 다른 장점은, 일부 마이크로전자기계 시스템(MicroelEctroMechanical System, MEMS) 디바이스들과 같은, 열적으로 유발된 스트레스(thermally induced stress)에 민감한 그러한 디바이스들에 대해 존재한다. 이러한 경우에, 높은 열 팽창(high thermal expansion)을 나타내는 다이 부착 패드를 제거하는 것은, 민감한 디바이스(예를 들어, MEMS 디바이스)와 접촉하는 물질들로부터 스트레스의 가장 큰 소스(source)를 제거한다. 다이 부착 패드를 제거하는 것은 또한, 종래의 패키지(P)와 비교하여 다이 부착 패드의 두께만큼 패키지가 더 얇아지게 할 수 있는데, 전형적으로 적어도 40 ㎛만큼 얇아지게 할 수 있고, 그리고 일부 고전력 디바이스(high power device)들의 경우에 400 ㎛만큼 훨씬 더 얇아지게 할 수 있다.
다이 부착 패드를 제거하는 것은 또한, PCB에 대한 전기적 연결들 및 열적 연결들이 일반적으로 요구되는 경우에 사용되는 값비싼 은으로 충전된 에폭시(silver filled epoxy)를 값싼 임시 접착제로 대체할 수 있게 한다. 와이어 본딩 및 몰딩을 위해 임시 층에 다이를 임시로 고정시키는 것은 다수의 저강도 접착제(low strength adhesive)들로 달성될 수 있으며, 이러한 저강도 접착제들은 벗겨내는 동작(peeling operation) 동안 다이로부터 분리될 것이고, 혹은 다이의 뒤쪽 및 임시 층 양쪽 모두 상에 일부 접착제를 남기면서 접착제의 몸체 내에서 파손(fail)될 것이다. 일부 실시예들에서, 다이의 뒤쪽은, 다이를 임시로 제자리에 고정시키기 위해 사용되는 접착제에 대한 다이의 단지 한정된 그리고 제어되는 접착만을 제공하는 그러한 물질로 코팅(coating)되는데, 이러한 코팅은 또한 다이의 솔더링가능성(solderability)을 증진시키기 위한 사전처리(pretreatment)로서 동작한다. 이러한 응용에서 동작하는 물질들의 한 종류는 금(gold), 백금(platinum), 혹은 은(silver)과 같은 귀금속(precious metal)들을 포함한다.
본 개시내용에 따른 실시예들은, 다이 부착 패드들이 아니라, 임시 층의 미리결정된 공간 영역들 혹은 공간 부분들에 대응하는 다이 부착 영역들을 제공하도록 설계된다. 각각의 다이 부착 영역은 이러한 다이 부착 영역 상에서 지지되는 적어도 하나의 집적 회로 칩 혹은 다른 반도체 디바이스를 갖도록 구성된다. 하나 이상의 단자 패드들이 각각의 다이 부착 영역과 관련되거나 혹은 이러한 다이 부착 영역을 둘러싼다. 와이어 본드들은, 주어진 다이 부착 영역 상에 위치하거나 혹은 배치되는 집적 회로(들)로부터, 다이 부착 영역을 둘러싸는 개개의 단자 패드들까지, 선택적으로 경로가 설정될 수 있다. 그 다음에, 몰드 컴파운드(9)가 전체 임시 층에 도포될 수 있고, 이것은 임시 층에 포함된 집적 회로들, 단자 패드들, 및 와이어 본드들을 캡슐화하고, 그럼으로써 임시 층에 상주하는 몰딩된 리드 캐리어 구조를 포함하는 조립된 리드 캐리어 구조가 형성되게 한다. 집적 회로 칩들 및 단자 패드들의 뒤쪽 면들 혹은 밑에 있는 부분들을 정의하는 표면 장착 접합부들만이 몰드 컴파운드에 의해 캡슐화되지 않은 상태로 남아 있게 되는데, 왜냐하면 이들은 임시 층을 마주 대하고 있고 임시 층에 인접하여 있기 때문이다.
몰드 컴파운드가 경화된 경우, 임시 층은 조립된 리드 캐리어 구조로부터 벗겨질 수 있고, 이것은 임시 층과는 독립된 독립형 몰딩된 리드 캐리어 구조(stand-alone molded lead carrier structure)를 생성한다. 독립형 몰딩된 리드 캐리어 구조는 독립형 몰딩된 리드 캐리어 구조의 표면 영역에 걸쳐 연장되는 복수의 패키지 사이트들 혹은 패키지 사이트들의 어레이를 포함하고, 여기서 인접하는 혹은 인근의 패키지 사이트들은 경화된 몰드 컴파운드에 의해 함께 접합된다. 각각의 개별 패키지 사이트는 상부 표면, 경계, 혹은 면 또는 위쪽 표면, 경계, 혹은 면을 포함하고, 이러한 상부 표면, 경계, 혹은 면 또는 위쪽 표면, 경계, 혹은 면 밑에서, (ⅰ) 임시 층의 특정 다이 부착 영역 상에 이전에 상주하고 있던 적어도 하나의 집적 회로 칩, (ⅱ) 이러한 다이 부착 영역을 둘러싼 단자 패드들, 그리고 (ⅲ) 집적 회로 칩(들)과 이러한 단자 패드들 사이에 형성된 와이어 본드들이, 경화된 몰드 컴파운드 내에 매립(embed)된다. 각각의 개별 패키지 사이트는 또한, 노출된 표면 장착 접합부들을 갖는 바닥 표면, 밑면, 혹은 뒤쪽 면을 포함하고, 여기서, 노출된 표면 장착 접합부들은, (ⅰ) 패키지 사이트 내에 포함된 집적 회로 칩(들)의 뒤쪽 면(들) 및 (ⅱ) 패키지 사이트 내에 포함된 단자 패드들의 뒤쪽 면들에 대응한다. 개개의 패키지들은 패키지 사이트들 사이의 경계들(예를 들어, x-y 그리드 패턴(grid pattern))을 따라 독립형 몰딩된 리드 캐리어를 절단함으로써 독립형 몰딩된 리드 캐리어로부터 형성될 수 있다. 개개의 패키지는, 본 발명의 관련 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해되는 방식으로, 개개의 패키지의 표면 장착 접합부들을 통해 후속적으로 전자 시스템 보드 혹은 다른 지지체 혹은 계면에 표면 장착될 수 있다.
앞서의 설명에 추가하여, 다양한 실시예들에서, 각각의 단자 패드는 단자 패드의 주변 둘레에 가장자리(edge)들을 가지며, 이러한 가장자리들은 몰드 컴파운드 내에서 단자 패드의 단단한 보유(secure retention)를 돕기 위해 적어도 약간 몰드 컴파운드와 기계적으로 혹은 구조적으로 맞물리도록 구성되어 있거나 맞물리는 형상을 가지고 있다. 특히, 이러한 가장자리들은 언더컷 방식(undercut fashion) 혹은 오버행 방식(overhanging fashion)으로 점점 가늘어지는 테이퍼링(tapering) 형상을 가질 수 있고, 또는 언더컷 방식 혹은 오버행 방식으로 계단(step) 형상을 가질 수 있거나, 또는 그렇지 않다면, 단자 패드의 위쪽 부분 혹은 상부 부분에서의 각각의 가장자리의 적어도 일부분이, 단자 패드의 아래쪽 부분 혹은 바닥 부분에 더 가까이 있는 각각의 가장자리의 일부분들보다, 측면으로 더 연장되도록 구성될 수 있다. 따라서, 몰드 컴파운드가 경화되면, 몰드 컴파운드는 언더컷 단자 패드 가장자리들 혹은 오버행 단자 패드 가장자리들과 맞물림으로써 단자 패드들을 몰드 컴파운드 안으로 단단히 효과적으로 고착(lock)시킨다. 이러한 방식으로, 단자 패드들은 와이어 본드들로부터 떨어지는 것(detachment)에 저항하고, 그리고/또는 그렇지 않다면 몰드 컴파운드로부터 떨어지게 되는 것에 저항하여, 임의의 주어진 패키지를 단일의 일체형 구조(single unitary structure)로 유지시킨다.
본 개시내용의 실시형태에 따르면, 몰드 컴파운드(mold compound) 내에 캡슐화(encapsulate)되는 패키징된 반도체 다이(packaged semiconductor die)를 조립하기 위한 리드 캐리어(lead carrier)가 제공되고, 이러한 리드 캐리어는, 상부 면(top side) 및 반대편에 있는 뒤쪽 면(back side)을 갖는 몰드 컴파운드의 연속적인 시트(continuous sheet)를 포함하고, 몰드 컴파운드의 연속적인 시트는 패키지 사이트(package site)들의 어레이(array)를 포함하고, 각각의 패키지 사이트는 반도체 다이 패키지(semiconductor die package)에 대응하고, 각각의 패키지 사이트는, 제조되는 경우, 반도체 다이(여기서, 반도체 다이는, 상부 면 및 반대편에 있는 처리된 기저부(treated base)를 가지고, 처리된 기저부는 몰드 컴파운드의 연속적인 시트의 뒤쪽 면에서 노출됨); (예를 들어, 반도체 다이가 상주하고 있는 (x, y) 위치들 바깥쪽에 있는 패키지 사이트의 특정 (x, y) 위치들에 배치되어 있는) 단자 패드(terminal pad)들의 세트(set)(여기서, 각각의 단자 패드는, 상부 면 및 반대편에 있는 뒤쪽 면을 가지고, 단자 패드의 뒤쪽 면은 몰드 컴파운드의 연속적인 시트의 뒤쪽 면에서 노출됨); 복수의 와이어 본드(wire bond)들(여기서, 복수의 와이어 본드들은, 반도체 다이의 상부 면 상의 입력/출력 접합부(input/output junction)들의 세트와 단자 패드들의 세트 내의 각각의 단자 패드의 상부 면 사이에 형성됨); 그리고 경화된 몰드 컴파운드(hardened mold compound)(여기서, 경화된 몰드 컴파운드는, 반도체 다이, 단자 패드들의 세트, 및 복수의 와이어 본드들을 캡슐화함)를 포함한다. 각각의 패키지 사이트는 반도체 다이가 고정되는 다이 부착 패드(die attach pad)를 포함하지 않는다.
반도체 다이의 처리된 기저부는 반도체 다이의 뒤쪽 면에 도포되는 금(gold), 백금(platinum), 은(silver), 및/또는 금과 백금과 은의 합금(alloy)의 코팅(coating)을 포함할 수 있다. 각각의 패키지 사이트에서, 반도체 다이의 노출된 처리된 기저부 및 단자 패드들의 세트 내의 각각의 단자 패드의 노출된 뒤쪽 면은, 패키지 사이트에 대응하는 반도체 다이 패키지에 대한 표면 장착 접합부(surface mount junction)들을 정의한다.
제조 혹은 조립 동안, 리드 캐리어는 또한, 몰드 컴파운드의 연속적인 시트를 지지하는 임시 지지 층(temporary support layer)을 포함하고, 임시 지지 층은 상부 표면(top surface)을 갖고, 임시 지지 층의 상부 표면에 마주 대하여 몰드 컴파운드의 연속적인 시트의 바닥 표면(bottom surface)이 상주(reside)한다. 각각의 패키지 사이트에서, 반도체 다이의 처리된 기저부와 임시 지지 층의 상부 표면 사이에는 임시 접착 층(temporary adhesive layer)이 배치되고, 여기서 임시 접착 층은 반도체 다이의 처리된 기저부로부터 제거가능하다. 임시 접착 층은, 반도체 다이의 처리된 기저부에 대해서보다 임시 지지 층의 상부 표면에 대해서 더 높은 접착(adhesion)의 레벨(level)을 갖는 기존의 다이 부착 물질을 포함할 수 있거나 혹은 이러한 기존의 다이 부착 물질일 수 있다.
각각의 단자 패드는 임시 지지 층의 상부 표면에 접착되는 소결된 물질(sintered material)을 포함하거나 혹은 이러한 소결된 물질이다. 각각의 단자 패드는 높이 및 주변 경계(peripheral border)를 갖고, 단자 패드들의 세트 내의 적어도 하나의 단자 패드의 주변 경계는 오버행 영역(overhang region)을 포함하고, 오버행 영역은 단자 패드의 위쪽 부분(upper portion)이 단자 패드의 아래쪽 부분(lower portion)을 넘어 측면으로 연장되게 하며, 오버행 영역은 경화된 몰드 컴파운드로부터 단자 패드의 하향 수직 변위(downward vertical displacement)에 저항(resist)하도록 경화된 몰드 컴파운드와 맞물려(interlock) 있다.
각각의 패키지 사이트에서, 임시 지지 층의 상부 표면에 대한 각각의 단자 패드의 접착의 레벨은, 경화된 몰드 컴파운드에 대한 단자 패드의 주변 경계의 접착의 레벨보다 더 작다. 따라서, 임시 지지 층은 몰드 컴파운드의 연속적인 시트부터 벗겨져 제거가능(peelably removable)하다.
본 개시내용의 실시형태에 따르면, 콰드 플랫 노 리드(Quad Flat No Lead, QFN) 패키지와 같은 반도체 다이 패키지가 제공되고, 이러한 반도체 다이 패키지는 상부 면 및 반대편에 있는 뒤쪽 면을 갖고, 그리고 이러한 반도체 다이 패키지는, 반도체 다이(여기서, 반도체 다이는, 상부 면 및 반대편에 있는 처리된 기저부를 가지고, 처리된 기저부는 반도체 다이 패키지의 뒤쪽 면에서 노출됨); (예를 들어, 반도체 다이가 상주하고 있는 (x, y) 위치들 바깥쪽에 있는 패키지의 특정 (x, y) 위치들에 배치되어 있는) 단자 패드들(예를 들어, 하나 이상의 단자 패드들)의 세트(여기서, 각각의 단자 패드는, 상부 면 및 뒤쪽 면을 가지고, 단자 패드의 뒤쪽 면은 반도체 다이 패키지의 뒤쪽 면에서 노출됨); 복수의 와이어 본드들(여기서, 복수의 와이어 본드들은, 반도체 다이의 상부 표면 상의 입력/출력 접합부들과 단자 패드들의 세트 내의 각각의 단자 패드의 상부 표면 사이에 형성됨); 그리고 경화된 몰드 컴파운드(여기서, 경화된 몰드 컴파운드는, 반도체 다이, 단자 패드들의 세트, 및 복수의 와이어 본드들을 캡슐화함)를 포함하고, 여기서, 반도체 다이 패키지는 패키지 사이트의 반도체 다이가 고정되는 다이 부착 패드를 포함하지 않는다.
반도체 다이의 처리된 기저부는 반도체 다이의 뒤쪽 면에 도포되는 금, 백금, 은, 및/또는 금과 백금과 은의 합금의 코팅을 포함한다. 각각의 단자 패드는 높이 및 주변 경계를 갖고, 단자 패드들의 세트 내의 적어도 하나의 단자 패드의 주변 경계는 오버행 영역을 포함하고, 오버행 영역은 단자 패드의 위쪽 부분이 단자 패드의 아래쪽 부분을 넘어 측면으로 연장되게 하며, 오버행 영역은 경화된 몰드 컴파운드로부터 단자 패드의 하향 수직 변위에 저항하도록 경화된 몰드 컴파운드와 맞물려 있다.
본 개시내용의 실시형태에 따르면, 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 공정이 제공되고, 이러한 공정은, 상부 면을 갖는 임시 지지 층을 제공하는 단계(여기서, 임시 지지 층의 상부 면 상에는 반도체 다이 패키지들이, 대응하는 패키지 사이트들에서 조립되게 되고, 각각의 패키지 사이트는 임시 지지 층의 상부 면 상에서 임시 지지 층의 미리결정된 분할 영역(fractional area)을 포함하고, 그리고 패키지 사이트 내에 다이 부착 영역(die attach region)을 가짐); 소결가능한 금속(sinterable metal)을 갖고 있는 페이스트(paste)를 미리결정된 패턴(pattern)으로 임시 지지 층의 상부 면 상에 배치하는 단계; 각각의 패키지 사이트에서, 단자 패드들의 세트를 형성하기 위해 페이스트를 소결시키는 단계(여기서, 각각의 단자 패드는, 상부 면 및 반대편에 있는 뒤쪽 면을 가지고, 단자 패드의 뒤쪽 면은 임시 지지 층에 부착되고, 단자 패드들의 세트는 페이스트의 미리결정된 패턴에 따라 패키지 사이트의 다이 부착 영역 바깥쪽에 배치됨); 각각의 패키지 사이트에서, 반도체 다이를 패키지 사이트의 다이 부착 영역에 장착하는 단계(여기서, 장착하는 단계는, 다이 부착 영역 내에서 임시 지지 층의 상부 표면 상에 임시 접착 층을 배치하는 것과, 임시 지지 층 상에 반도체 다이의 처리된 기저부를 배치하는 것을 수행하되, 임시 접착 층이 반도체 다이의 처리된 기저부와 임시 지지 층의 상부 표면 사이에 삽입(interpose)되도록 수행함으로써 이루어짐); 각각의 패키지 사이트에서, 반도체 다이의 상부 면의 입력/출력 단자들의 세트와 단자 패드들의 세트 내의 각각의 단자 패드의 상부 면 사이에 복수의 와이어 본드들을 선택적으로 형성하는 단계; 패키지 사이트들에 걸쳐 몰드 컴파운드를 도포하여 각각의 패키지 사이트에서 형성된 반도체 다이, 단자 패드들의 세트, 및 복수의 와이어 본드들이 몰드 컴파운드 내에 캡슐화되도록 함으로써, 몰딩된 패키지 사이트(molded package site)들의 연속적인 시트를 형성하는 단계; 몰딩된 패키지 사이트들의 연속적인 시트로부터 임시 지지 층을 벗겨내고, 그리고 몰딩된 패키지 사이트들의 연속적인 시트의 반도체 다이의 처리된 기저부들로부터 임시 접착 층들을 제거하는 단계; 그리고 몰딩된 패키지 사이트들의 연속적인 시트 내에서 개개의 패키지 사이트들을 서로로부터 분리시켜 개개의 패키지들을 형성하는 단계를 포함하고, 개개의 패키지들은 각각, 선택된 반도체 다이 그리고 선택된 반도체 다이에 전기적으로 결합된 단자 패드들의 선택된 세트를 포함하고, 각각의 패키지는 상부 면 및 반대편에 있는 바닥 면(bottom side)을 포함하고, 각각의 패키지의 바닥 면에서, 선택된 반도체 다이의 처리된 기저부, 그리고 패키지의 단자 패드들의 선택된 세트 내의 각각의 단자 패드의 바닥 면이 노출되어 패키지의 표면 장착 접합부들을 형성하게 된다.
이러한 공정은 또한, 각각의 패키지 사이트에서, 패키지 사이트의 반도체 다이가 고정될 수 있는 다이 부착 패드를 제공하는 것을 회피(avoiding)하는 단계를 포함한다. 각각의 패키지 사이트에서, 임시 접착 층은, 패키지 사이트에서 배치되는 반도체 다이의 처리된 기저부에 대해서보다 임시 지지 층의 상부 표면에 대해서 더 높은 접착의 레벨을 갖는 기존의 다이 부착 물질을 포함할 수 있거나 혹은 이러한 기존의 다이 부착 물질일 수 있다.
대표적인 실시예들의 비한정적 목적들
따라서, 본 개시내용의 특정 실시예들의 비한정적 목적들은 다음과 같은 것들 중 하나 이상의 것을 포함할 수 있다.
하나의 목적은, QFN 패키징된 반도체 다이들을 더 쉽게 생산하기 위해, 간단하게 된 QFN 공정의 구현을 가능하게 하는 반도체 패키지의 전기적 상호연결 컴포넌트들을 형성하고 테스트하기 위한 시스템을 제공하려는 것이다.
또 하나의 다른 목적은, 시스템 보드와 같은 외부 전자 시스템에 대한 반도체 다이의 전기적 연결을 용이하게 하기 위해 반도체 패키지 내에서 최소량의 금속을 사용하면서 더 높은 전기적 성능을 가능하게 하는 방식으로, 반도체 패키지의 다양한 컴포넌트들의 테스트가 용이하도록 임의의 두 개의 단자 패드들 사이에 어떠한 전기적 연결도 갖지 않는 그러한 단자 패드들을 갖는 복수의 반도체 패키지들의 연속적인 스트립(continuous strip)을 생성하기 위해서, 몰딩 이후 벗겨져 버릴 수 있는 희생적인 캐리어 상에 배열되는 반도체 패키지들의 전기적 상호연결 컴포넌트들을 제공하기 위한 시스템 및 공정을 제공하려는 것이다. 적어도 일부 실시예들에서, 희생적인 캐리어는, 희생적인 캐리어가 벗겨져 버린 이후에도, 다른 목적들을 위해 재활용가능(recyclable)해야 하거나 혹은 사용가능해야 한다.
또 하나의 다른 목적은, 표준 QFN 조립 공정으로부터의 단계들을 간단하게 하고 제거함으로써 패키지의 조립 비용을 낮추는 방식으로, 반도체 패키지의 전기적 상호연결 컴포넌트들을 제공하려는 것이다.
또 하나의 다른 목적은, 두 줄보다 많은 입력/출력 단자들을 포함시키는 것, 그리고 리드 프레임 기반의 QFN 패키지들로 실제 구현될 수 있는 입력/출력 단자들의 수의 몇 배나 많은 수를 포함시키는 것을 가능하게 하는 방식으로, 반도체 패키지의 전기적 상호연결 컴포넌트들을 제공하려는 것이다.
또 하나의 다른 목적은, 복수의 파워 구조(power structure)들 및 접지 구조(ground structure)들 그리고 복수의 다이 부착 영역들과 같은 특징부들을 통합시키기 위해서, 종래의 리드 프레임 기반의 QFN 패키지들과 비교해, 훨씬 더 큰 설계 융통성(design flexibility)을 가능하게 하는 방식으로, 반도체 패키지의 전기적 상호연결 컴포넌트들을 제공하려는 것이다.
또 하나의 다른 목적은, 비용은 낮추고 품질은 높이는 방식으로 제조될 수 있는 복수의 집적 회로 장착 패키지 사이트들을 리드 캐리어 상에 갖는 그러한 리드 캐리어를 제공하려는 것이다.
또 하나의 다른 목적은, 반도체 패키지에 가해지는 충격 부하들과 관련된 손상에 대해 높은 내성(resistant)이 있는 인접하는 컴포넌트들에 대한 전기적 상호연결을 갖는 반도체 패키지를 제공하려는 것이다.
또 하나의 다른 목적은, 리드 캐리어 내에서 과다한 전도 부분(conducting portion)들을 최소화시킴으로써 높은 전기적 성능을 나타내는 복수의 집적 회로 장착 패키지 사이트들을 갖는 그러한 리드 캐리어를 제공하려는 것이다.
또 하나의 다른 목적은, 반도체 조립 공정 동안 반도체 디바이스를 장착 및 유지시키기 위해 별도의 구조를 요구하지 않는 QFN 타입 패키지들 혹은 랜드 그리드 어레이(land grid array) 타입 패키지들을 제작하기 위한 매개물(vehicle)을 제공하려는 것이다.
또 하나의 다른 목적은, 패키징 물질 및 다이 부착 에폭시가 이러한 물질들의 유리 전이 온도들을 초과하는 온도들로 가열됨에 따라 열 저항이 증가하는 경향을 감소시키는 그러한 반도체 패키지를 제공하려는 것이다.
또 하나의 다른 목적은, 반도체 접합부와 인쇄 회로 보드(Printed Circuit Board, PCB) 사이의 열 저항이 감소된 그러한 반도체 패키지를 제공하려는 것이다.
또 하나의 다른 목적은, 패키지를 가열 및 냉각할 때, 다이 부착 패드와 반도체 다이 사이에서 유발되는 차등적 열 팽창(differential thermal expansion)으로 인한 스트레스를 감소시키는 그러한 반도체 패키지를 제공하려는 것이다.
다른 목적들이 본 명세서 내의 상세한 설명, 대응하는 도면들, 및 청구항들을 주의 깊게 읽어봄으로써 명백하게 될 것이다.
도 1은 본 발명과 관련된 종래 기술의 간략화된 다양한 QFN 리드 프레임을 나타내는 사시도이며, 본 발명과 관련된 종래 기술의 리드 프레임 기술을 예시하고 있다.
도 2는 도 1의 일부분을 상세히 나타낸 사시도이고, 여기에는 리드 프레임으로부터 개개의 패키지 사이트들을 분리하기 위해 따라가게 되는 절단 선(cut line)들이 있는 곳을 표시하는 파선(dashed line)들이 함께 도시되어 있다.
도 3은 본 발명과 관련된 종래 기술의 QFN 패키지(P)를 나타내는 사시도이며, 집적 회로 칩 및 와이어 본드들의 배치를 보여주고 있고, 그리고 캡슐화 물질이 패키지(P) 내의 다른 전도성 구조들에 대해 어떻게 배치되는지를 파선(broken line)들로 보여주고 있다.
도 4는 도 3에서 보여지는 사시도와 유사한 사시도이지만, 캡슐화 몰드 컴파운드가 제자리에 위치하고 있으며, 캡슐화 몰드 컴파운드의 일부분들은 패키지(P)의 내부 구조들이 들어나도록 절단되어 있다.
도 5는 도 4에서 보여지는 사시도와 유사한 사시도이지만, 전자 시스템 보드 상에 혹은 전자 시스템 내의 다른 계면 상에 패키지(P)를 표면 장착시키기 위해 이용가능한 솔더 접합부들을 보여주기 위해서 도 4의 패키지(P)를 아래에서 본 것을 나타낸다.
도 6은 본 개시내용의 실시예에 따른 리드 캐리어의 사시도이고, 여기서 리드 캐리어는 복수의 별개인 패키지 사이트들 혹은 복수의 개별적인 패키지 사이트들이 형성되어 있는 임시 지지 부재를 갖고 있다.
도 7은 도 6의 리드 캐리어의 일부분을 상세히 나타낸 사시도이며, 도 7은 또한 집적 회로 혹은 반도체 다이를 장착하기 전, 그리고 와이어 본드들을 부착하기 전, 그리고 몰드 컴파운드 내에 캡슐화를 수행하기 전, 각각의 패키지 사이트의 세부사항들을 예시한다.
도 8은 본 개시내용의 실시예에 따른 리드 캐리어 상의 개개의 패키지 사이트를 나타낸 사시도이며, 도 8은 집적 회로 및 와이어 본드들이 배치된 이후의 상태이고, 그리고 몰드 컴파운드의 위치를 파선들로 예시하고 있다.
도 9는 도 8과 유사한 사시도이지만, 패키지 내에서 전도성 구조들을 캡슐화하는 몰드 컴파운드가 제자리에서 보여지고 있고, 몰드 컴파운드의 일부분들은 본 개시내용의 실시예에 따른 패키지의 내부 세부사항들이 들어나도록 절단되어 있다.
도 10은 도 9의 패키지를 아래에서 보았을 때의 사시도이며, 본 개시내용의 실시예에 따른 패키지의 표면 장차 접합부들을 예시하고 있다.
도 11 내지 도 17은 본 개시내용의 실시예에 따른 리드 캐리어를 제작하기 위한 대표적인 공정의 실시형태들을 보여주는 단면도들이다.
도 18은 본 개시내용의 또 하나의 다른 실시예에 따른 리드 캐리어의 일부분들을 보여주는 사시도이며, 여기서 리드 캐리어는 주변 캡슐화 몰드 컴파운드와의 상이한 맞물림 속성들을 나타내는 가장자리 윤곽들의 하나 이상의 타입들을 갖는 단자 패드들을 포함하고 있다.
도 19는 본 개시내용의 실시예에 따른 리드 캐리어로부터 임시 지지 부재가 제거되는 동안 혹은 리드 캐리어로부터 임시 지지 부재가 벗겨지는 동안, 집적 회로 칩 및 집적 회로 칩의 기저부의 정렬을 집적 회로 칩의 기저부에 도포된 접착 층과 함께 예시하는 단면도이다.
도면들을 참조하면, 도면들에서 동일한 참조 번호들은 도면들 전체에 걸쳐 동일한 부분들을 나타내며, 도 6 및 도 7은 본 개시내용의 실시예에 따른 대표적인 리드 캐리어 구조 혹은 리드 캐리어(10)의 일부분들을 예시하고, 여기서 리드 캐리어 구조 혹은 리드 캐리어(10)는 임시 지지 층 혹은 임시 지지 부재(temporary support member)(20)를 포함하고, 임시 지지 층 혹은 임시 지지 부재(20)는 복수의 패키지 사이트들(12)을 제공하고, 여기서 복수의 패키지 사이트들(12)은 복수의 대응하는 패키지들(100)(예컨대, 도 9 및 도 10에서 보여지는 바와 같은 패키지들(100)(예를 들어, QFN 패키지들))을 복수의 패키지 사이트들(12) 상에 제조하는 것, 조립하는 것, 혹은 제작하는 것을 지지하기 위한 것이다. 각각의 패키지 사이트(12), 그리고 이에 따른 각각의 패키지(100)는, 각각의 패키지 사이트(12), 그리고 이에 따른 각각의 패키지(100) 내에 적어도 하나의 반도체 다이, 집적 회로 칩, 집적 회로, 그리고/또는 다른 마이크로전자 디바이스(microelectronic device)(60)를 포함하거나 혹은 함유하고, 그리고 아래에서 더 상세히 설명되는 바와 같이, 각각의 패키지 사이트(12), 그리고 이에 따른 각각의 패키지(100)는, 이러한 디바이스(들)(60)에 대한 적어도 하나의 입력/출력 전기적 신호 전달(input/output electrical signal transfer) 경로들, 결합들, 혹은 연결들을 제공하고, 그리고 전형적으로는 이러한 디바이스(들)(60)에 대한 복수의 입력/출력 전기적 신호 전달 경로들, 결합들, 혹은 연결들을 제공한다. 간결한 설명 목적으로, 그리고 이해를 돕기 위해, 본 개시내용의 실시예들에 따른 리드 캐리어들(10), 패키지 사이트들(12), 및 패키지들(100) 내에 포함될 수 있는 반도체 다이, 집적 회로 칩들, 집적 회로들, 및/또는 다른 타입들의 마이크로전자 디바이스들(60)은 이후 집적 회로 칩들(60)로서 지칭된다.
다양한 실시예들에서, 임시 지지 부재(20)는 스테인리스 스틸과 같은 얇고 평평한 고온 내성 물질(thin planar high temperature resistant material)을 포함하거나, 이러한 얇고 평평한 고온 내성 물질이다. 임시 지지 부재(20)는 상부 표면(22)을 포함하고, 이러한 상부 표면(22) 상에는 아래에서 더 상세히 설명되는 바와 같이, 리드 캐리어(10)의 다른 부분들이 제조되고, 조립되고, 제작된다. 임시 지지 부재(20)의 가장자리(24)는 임시 지지 부재(20)의 둘레(perimeter)를 정의한다. 이러한 대표적인 실시예에서, 임시 지지 부재(20)는 일반적으로 직각사각형(rectangular)이지만, 다른 실시예들에서 임시 지지 부재(20)는 다른 형상들을 취할 수 있다.
임시 지지 부재(20)의 상부 표면(22)은 이러한 상부 표면(22) 상의 복수의 패키지 사이트들(12)을 지지하고, 각각의 패키지 사이트(12)는 적어도 하나의 다이 부착 영역(30)을 포함하고, 그리고 여기에 더하여, 각각의 다이 부착 영역(30)과 관련된 혹은 각각의 다이 부착 영역(30)을 둘러싸는 적어도 하나의 전기적으로 전도성인 단자 패드들(40)을 포함하고 그리고 전형적으로는 복수의 전기적으로 전도성인 단자 패드들(40)을 포함한다. 예를 들어, 복수의 다이 부착 영역들(30) 및 단자 패드들(40)은 패키지 사이트들(12)에서 임시 지지 부재(20) 상에 배열될 수 있고, 복수의 단자 패드들(40)은 각각의 다이 부착 영역(30)을 둘러싼다. 따라서, 주어진 다이 부착 영역(30)은 특정 패키지 사이트(12) 내에서, 미리결정된 영역으로서 정의될 수 있고, 이러한 미리결정된 영역 내에서 집적 회로 칩(60)이 임시 지지 부재(20) 상에 위치할 수 있거나 혹은 장착될 수 있고, 이에 따라 집적 회로 칩(60)은 본 개시내용의 실시예들에 따른 패키지들(100)의 조립 혹은 제작 동안 패키지 사이트(12)의 대응하는 단자 패드들(40)에 의해 둘러싸이게 된다. 도 4에서의 파선들(Y)은 일반적으로 각각의 패키지 사이트(12)의 경계들, 그리고 이에 따른 각각의 패키지(100)의 경계들이 정의될 수 있는 방식을 예시한다.
간결한 설명을 위해 그리고 이해를 돕기 위해, 도 6 및 도 7에서 보여지는 대표적인 실시예는, 각각의 패키지 사이트(12)가 각각의 다이 부착 영역(30) 둘레에 단지 4개의 단자 패드들(40)만을 포함하는 것으로 보여지고 있다는 점; 그리고 도 8의 패키지 사이트(12)에 대응하는 집적 회로 칩(60)이, 패키지 사이트(12)의 다이 부착 영역(30)의 4개의 단자 패드들(40)에 와이어 본딩되는 단지 4개의 입력/출력 접합부들(62)만이 포함된 위쪽 표면(64)을 갖는 것으로 보여지고 있다는 점에서, 전형적인 실시예보다 상당히 간략화된 것이다. 본 발명의 관련 기술분야에서 통상의 기술을 가진 개개인들은, 전형적인 실시예에서, 집적 회로 칩(60)이 많은 입력/출력 접합부들(62)을 포함할 수 있다는 것, 예를 들어, 잠재적으로 수백 개의 입력/출력 접합부들(62)을 포함할 수 있다는 것을 이해할 것이다. 이에 대응하여, 많은 단자 패드들(40)이 각각의 다이 부착 영역(30) 둘레에 존재하는데, 예를 들어, 잠재적으로 수백 개의 단자 패드들(40)이 존재한다. 이러한 단자 패드들(40)은 전형적으로 복수의 줄(row)들로 존재하고, 이러한 복수의 줄들에는 다이 부착 영역(30)에 가장 가까이 있는 가장 안쪽에 있는 줄, 그리고 다이 부착 영역(30)으로부터 가장 멀리 떨어져 있는 단자 패드들(40)의 가장 바깥쪽에 있는 줄, 그리고 단자 패드들(40)의 가장 안쪽에 있는 줄과 가장 바깥쪽에 있는 줄 사이에 있는 잠재적으로 하나의 중간 줄 혹은 다수의 중간 줄들이 포함된다. 더욱이, 일부 혹은 모든 단자 패드들(40)은 이러한 대표적인 실시예에서 도시된 다이 부착 영역(30)과 비교해 더 작을 수 있거나 혹은 더 클 수 있다.
임의의 주어진 리드 캐리어(10)에 대해서, 리드 캐리어(10)의 패키지 사이트들(12)의 단자 패드들(40)은 다양한 기하학적 구조(geometry)들 및 위치들을 나타낼 수 있지만, 단자 패드들(40)은 전형적으로 유사한 혹은 동일한 물질로 형성된다. 특히, 단자 패드들(40)은 전형적으로 소결가능한/소결된 전기적으로 전도성인 물질로 형성된다. 수 개의 실시예들에 따르면, 단자 패드들(40)은 서스펜션 컴포넌트(suspension component)와 혼합된 적어도 하나의 전기적으로 전도성인 물질(예를 들어, 은)의 분말을 포함하거나 혹은 이러한 분말로서 시작하는데, 여기서 서스펜션 컴포넌트는 유기 유체(organic fluid) 혹은 유기 유체들의 조합을 포함하며, 서스펜션 컴포넌트 내에 전기적으로 전도성인 물질의 5 내지 25 중량 퍼센트(weight percent)를 갖는다. 이러한 서스펜션 컴포넌트는 일반적으로, 은 분말에게 20 Pas 내지 50,000 Pas 범위의 점도(viscosity)를 갖는 상태에서 페이스트의 농도(consistency) 혹은 다른 유동성(flowable) 및 요변성(thixotropic) 특성들을 제공하도록 동작하고, 이에 따라 은 분말은 패드들(40)에 대한 원하는 기하학적 구조를 나타내도록 최상으로 처리(handle), 조종(manoeuvre), 및/또는 플로잉(flowing)될 수 있게 된다.
은 분말을 포함하는 서스펜션 컴포넌트는, 아래의 도 12 내지 도 14를 참조하여 더 상세히 설명되는 바와 같이, 단자 패드들(40)을 정의하는 방식으로 임시 지지 부재(20) 상의 사이트들에 선택적으로 도포된다. 임시 지지 부재(20) 상의 의도된 사이트들에 도포된 이후, 서스펜션 컴포넌트와 은 분말과 그리고/또는 다른 전기적으로 전도성인 금속 분말의 혼합체(mixture)는 소결 온도로 가열된다. 이러한 가열의 결과로서, 서스펜션 컴포넌트는 끓어 기체 상태가 되고 리드 프레임(10)으로부터 배출(evacuate)되며, 그리고 금속 분말은 단자 패드들(40)에 대해 원하는 형상을 갖는 단일 덩어리(unitary mass)로 소결된다.
임시 지지 부재(20)는, 임시 지지 부재(20)가 적어도 최대, 패드들(40)을 형성하는 전기적으로 전도성인 물질의 소결 온도까지는 임시 지지 부재(20)의 가요성(flexibility) 및 원하는 정도의 강도 그리고 다른 속성들을 유지하도록 하는 그러한 열 특성들을 갖도록 구성된다. 전형적으로, 이러한 소결 온도는 패드들(40)로 소결되는 금속 분말에 대한 녹는점(melting point)에 근접하고 있다.
더 구체적으로, 도 11 내지 도 14를 참조하면, 본 개시내용의 실시예에 따른, 단자 패드들(40)을 형성하기 위한 대표적인 순차적 단계들을 보여주는 리드 캐리어(10)의 단면도가 제시된다. 초기에, 도 11에서 보여지는 바와 같이, 임시 지지 부재(20)가 제공된다. 다음으로, 도 12에서 보여지는 바와 같이, 초기에 임시 폼 물질(temporary form material)(80)이 임시 지지 부재(20) 상에 미리결정된 패턴에 따라 위치되거나, 배치되거나, 혹은 침착되며, 이러한 미리결정된 패턴 내에는 단자 패드들(40)이 형성되게 되는 자리들 혹은 위치들에 대응하는 개구(opening)들 혹은 구멍(aperture)들이 있다. 임시 폼 물질(80)은 어떠한 잔류물 혹은 재(ash)도 남기지 않고 완전히 증발해버리거나 혹은 타버리도록 하기 위해 선택된 긴 고분자량 폴리머(long high molecular weight polymer)를 포함하거나 혹은 이러한 긴 고분자량 폴리머로 형성된다. 이러한 임시 폼 물질(80)은 리드 캐리어(10) 상에 인쇄될 수 있거나, 혹은 임시 지지 부재(20) 상에 미리배치되는 연속적인 물질에 에칭될 수 있거나, 혹은 실시예의 세부사항들에 따라 다른 방식으로 형성될 수 있다.
임시 폼 물질(80)의 측면 표면(lateral surface)들(82)은 임시 폼 물질(80)에 의해 점유된 영역들 사이의 빈 공간(void)들(83)의 경계들 혹은 가장자리들을 정의한다. 이러한 빈 공간들(83)은, 도 13에서 표시되는 방식으로, 금속 분말과 서스펜션 컴포넌트의 혼합체로 채워지는데, 이것은 이러한 혼합체를 빈 공간들(83) 안으로 플로잉시킴으로써 이루어진다. 소결 공정이 일어나는 경우, 그리고 임시 지지 부재(20), 뿐만 아니라, 임시 폼 물질(80) 그리고 금속 분말과 서스펜션 혼합체가 혼합체의 소결 온도까지 가열되는 경우, 금속 분말은 소결되고 서스펜션 컴포넌트는 휘발되어 제거될 뿐만 아니라, 임시 폼 물질(80)은 또한, 리드 캐리어(10)에 걸쳐 패키지 사이트들(12)로부터 휘발되어 제거된다. 따라서, 소결 이후에는, 도 14에서 보여지는 바와 같이, 단지 소결된 금속 물질로 형성된 단자 패드들(40)만이 임시 지지 부재(20) 상에 남게 된다.
단자 패드(40)는 다양한 서로 다른 크기들 및 기하학적 구조들을 가질 수 있다. 다양한 실시예들에서, 단자 패드(40)는, 도 8 내지 도 10에서 보여지는 바와 같은 실질적으로 바닥인 면(44) 반대편에 배치되는, 도 8 내지 도 9에서 보여지는 바와 같은 실질적으로 평평한 상부 면(42)을 포함한다. 전형적으로, 각각의 단자 패드(40)의 위쪽 면(42)은 공통 평면(common plane) 내에 상주한다. 하지만, 일부 실시예들에서, 상이한 단자 패드들(40)의 위쪽 면들(42)은 서로 다른 높이들을 갖고, 이러한 위쪽 면들(42)은 완전히 평평한 것과는 다른 형태로 존재할 수 있다.
단자 패드(40)의 가장자리(46)는 단자 패드(40)의 둘레 형상 혹은 주변 형상을 정의한다. 이러한 가장자리(46)는 전형적으로, 임시 지지 부재(20)에 직교하는 평면 내에서 배향되는 것이 아니라, 점점 가늘어지는 테이퍼링 형상을 갖거나, 혹은 그렇지 않다면, 각각의 가장자리(46)의 위쪽 범위(upper extent)(즉, 임시 지지 부재(20)의 상부 표면(22)으로부터 더 멀리 떨어져 있는 부분)가 각각의 가장자리(46)의 아래쪽 범위(lower extent)(즉, 임시 지지 부재(20)의 상부 표면(22)에 있는 부분 혹은 임시 지지 부재(20)의 상부 표면(22)에 더 가깝게 있는 부분) 위에 현가(overhanging)되어 있는 그러한 적어도 부분적 언더컷 혹은 오버행이 존재하도록 하는 윤곽을 갖도록 구성된다. 이러한 오버행 관계는 예를 들어, 도 13 및 도 14에서 보여지는 방식으로 가장자리(46)를 점점 가늘어지게 하는 테이퍼링을 수행함으써, 연속적일 수 있다. 도 18에서 보여지는 것과 같은 대안적인 형태들에서, 가장자리(46)는 계단형 윤곽(stepped contour)과 같은 다른 윤곽들을 가질 수 있고, 그리고 또한 가장자리(46)의 높이를 따라 언더컷 프로파일 혹은 오버행 프로파일의 어떤 형태를 제공할 수 있다. 다른 실시예들에서, 가장자리(46)의 위쪽 범위에 대응하는 가장자리(46)의 적어도 어떤 일부분이, 가장자리(46)의 아래쪽 범위에 더 가까이 있는 가장자리(46)의 일부분 위에서 현가되어 있는 한, 오버행의 형태가 제공된다. 보여지는 대표적인 실시예에서 각각의 단자 패드(40)의 각각의 가장자리(46)는 오버행 윤곽을 가지고 있지만, 일부 실시예들에서는, 일부 단자 패드(40) 혹은 각각의 단자 패드(40)의 가장자리들(46) 중 일부 가장자리(46)만이 이와 같은 오버행 윤곽을 갖는다.
단자 패드(40)의 형성 동안, 각각의 단자 패드(40)의 바닥 면(44)은 도 7에서 보여지는 방식으로, 임시 지지 부재(20)의 상부 표면(22) 상에 상주하거나 혹은 위치한다. 아래에서 더 상세히 설명되는 바와 같이, 도 10에서 보여지는 방식으로, 각각의 단자 패드(40)의 바닥 면(44)은 표면 장착 접합부(90)를 형성하고, 이러한 표면 장착 접합부(90)는 단자 패드(40)를 포함하는 패키지(100)의 밑면 상에서 노출된 상태에 있게 된다.
단자 패드들(40)의 형성 이후, 도 15에서 보여지는 방식으로, 집적 회로 칩들(60)은, 집적 회로 칩들(60)에 대응하는, 패키지 사이트들(12)에 걸쳐 있는 임시 지지 부재(20)의 다이 부착 영역들(30) 상에 위치할 수 있거나 혹은 장착될 수 있다. 도 19에서 표시되는 바와 같이, 집적 회로 칩들(60)을 다이 부착 영역들(30) 상에 장착하는 것과 관련하여, 각각의 집적 회로 칩(60)은 집적 회로 칩(60)의 아래쪽 부분을 정의하는 기저부(base)(66)를 포함한다. 수 개의 실시예들에서, 집적 회로 칩(60)의 기저부(66)는 금, 백금, 은, 및/또는 이러한 물질들의 합금들로 된 얇은 층과 같은 하나 이상의 물질들로 처리되거나 혹은 코팅된다. 집적 회로 칩들(60)을 임시 지지 부재(20) 상에 위치시키거나 혹은 장착시키기 위한 준비를 위해, 기존의 다이 부착 물질을 포함하거나 혹은 기존의 다이 부착 물질인 임시 접착 층(temporary adhesive layer)(35)이 임시 지지 부재(20)에 걸쳐 다이 부착 영역들(30)에 도포되며, 여기서 임시 접착 층(35)은, 임시 지지 부재(20)의 상부 표면(22)에 대한 임시 접착 층(35)의 접착과 비교하여, 집적 회로 칩(60)의 처리된 기저부(treated base)(66)에 대해 낮은 접착을 갖도록 아울러 낮은 비용을 갖도록 선택된다. 집적 회로 칩(60)의 처리된 기저부(66)는 임시 접착 층(35)과 접촉하도록 배치되고, 임시 접착 층(35)은 임시 지지 부재(20) 상의 다이 부착 영역(30)과 접촉한다. 따라서, 임시 접착 층(35)은 임시 지지 부재(20)의 상부 표면(22)과 집적 회로 칩(60)의 처리된 기저부(66) 사이의 중간 층(intermediary)으로서의 역할을 한다. 아래에서 더 상세히 설명되는 바와 같이, 임시 접착 층(30)은 집적 회로 칩(60)의 처리된 기저부(66)로부터 임시 지지 부재(20)가 깨끗하게 분리되는 것을 도와준다. 각각의 집적 회로 칩(60)은, 임시 지지 부재(20)의 주어진 다이 부착 영역(30) 상에 집적 회로 칩(60)을 장착하기 전에, 집적 회로 칩(60)의 처리된 기저부(66)에 도포되는 대응하는 임시 접착 층(35)을 가질 수 있다.
집적 회로 칩들(60)이 다이 부착 영역들(30) 상에 배치된 경우 혹은 장착된 경우, 도 8에서 보여지는 바와 같이, 각각의 집적 회로 칩(60)의 위쪽 표면(64) 상의 복수의 입력/출력 접합부들(62)이, 본 발명의 관련 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해되는 바와 같이, 도 8, 도 9, 및 도 15에서 보여지는 방식으로, 와이어 본드들(50)을 통해서 단자 패드들(40)에 선택적으로 그리고 전기적으로 결합될 수 있거나 혹은 연결될 수 있다. 임의의 주어진 집적 회로 칩(60)에 대해서, 집적 회로 칩(60) 상의 각각의 입력/출력 접합부(62)와 주변 단자 패드(40) 사이에 전형적으로 하나의 와이어 본드(50)가 종단(terminate) 처리된다. 따라서, 각각의 와이어 본드(50)는 단자 패드 단부(terminal pad end) 반대편에 있는 칩 단부(chip end)를 갖는다.
집적 회로 칩들(60)의 입력/출력 접합부들(62)과 집적 회로 칩들(60)의 대응하는 단자 패드들(40) 사이에 와이어 본드들(50)이 형성된 이후, 몰딩 공정이 수행되고, 이러한 몰딩 공정 동안, 몰드 컴파운드(70)가 리드 캐리어(10)의 전체 상부표면(22) 위로 플로잉된다. 몰드 컴파운드(70)는 전형적으로 임의의 온도에서 녹아 동일한 온도에서 유지되는 동안 20초 내지 200초 범위의 기간 이후 중합(polymerize)되게 되고 그리고 고체화(solidify)되게 되는 그러한 변화(variety)의 성질을 갖는다. 몰드 컴파운드(70)는 종래의 비전도성 물질 혹은 실질적으로 비전도성 물질로 형성되고, 이에 따라 단자 패드들(40)은 서로로부터 전기적으로 격리되게 된다.
몰드 컴파운드는, 도 16에서 표시되는 방식으로, 임시 지지 부재(20)의 상부표면(22) 위에서 리드 캐리어(10)의 패키지 사이트들(12)에 걸쳐 단자 패드들(40), 와이어 본드들(50), 및 집적 회로 칩들(60) 각각을 완전히 캡슐화한다. 더 구체적으로, 몰드 컴파운드(70)는 임시 지지 부재(20)의 상부 표면(22)에 마주 대하여 그 표면을 몰딩하고, 그리고 임시 지지 부재(20)의 상부 표면(22) 위에서 몰드 컴파운드(70)에 노출된 구조들을 캡슐화한다. 몰드 컴파운드(70)는 임시 지지 부재(20)를 직접적으로 마주 대하고 있는 그리고 임시 지지 부재(20)에 인접해 있는 구조들을 캡슐화하지 않는다. 따라서, 각각의 단자 패드(40)의 바닥 면들(44)(이러한 바닥 면들(44)은 임의의 주어진 패키지(100)에 대해, 도 10에서 보여지는 바와 같이, 패키지(100)의 표면 장착 접합부들(90)을 형성함), 각각의 집적 회로 칩(60)의 처리된 기저부(66)와 접촉하고 있는 임시 접착 층(35), 그리고 각각의 집적 회로 칩(60)의 처리된 기저부(66)(이러한 처리된 기저부(66)는 또한, 도 10에서 보여지는 바와 같이, 임의의 주어진 패키지(100)의 노출된 부분인 상태에 있고, 따라서 도 10에서 또한 보여지는 바와 같이, 패키지(100)의 밑면 상에서 노출된 상태에 있는 표면 장착 접합부(90)로서 또한 정의될 수 있거나 혹은 이러한 표면 장착 접합부(90)를 또한 형성할 수 있음)는 몰딩 공정 동안 몰드 컴파운드(70)에 의해 캡슐화되지 않는다.
몰드 컴파운드(70)가 경화된 이후, 경화된 몰드 컴파운드(70), 그리고 경화된 몰드 컴파운드(70) 내에 캡슐화된 구조들, 여기에 더하여, 임시 지지 부재(20)는 조립된 리드 캐리어(10)로서 정의될 수 있다. 임시 지지 부재(20)는, 도 19에서 표시되는 방식으로, 조립된 리드 캐리어(10)로부터 벗겨질 수 있어, 도 17에서 보여지는 방식으로, 독립형 몰딩된 리드 캐리어(10')가 생성될 수 있게 된다. 독립형 몰딩된 리드 캐리어(10')는 패키지 사이트들(12)의 스트립(strip), 어레이(array), 혹은 매트릭스(matrix)를 포함하고, 이러한 패키지 사이트들(12)의 스트립, 어레이, 혹은 매트릭스 내에서, 인접하는 혹은 인근의 패키지 사이트들은 경화된 몰드 컴파운드(70)를 통해서 구조적으로 서로 상호연결된다.
개개의 패키지들(100)은, (예를 들어, 도 7에서 보여지는 파선들(Y)에 대응하는) 패키지 사이트 테두리들 혹은 경계들을 따라 독립형 몰딩된 리드 캐리어(10')를 절단하거나 혹은 쏘잉함으로써 독립형 몰딩된 리드 캐리어(10')로부터 형성될 수 있다. 도 10에서 보여지는 바와 같이, 각각의 패키지(100)는 상부 면(102), 반대편에 있는 바닥 면(104), 그리고 둘레 면(perimeter side)들(106)을 포함한다. 임의의 주어진 패키지(100)에 대해, 도 10에서 또한 보여지는 바와 같이, 패키지(100)의 단자 패드들(40)에 대응하는 표면 장착 접합부들(90), 그리고 패키지(100)의 집적 회로 칩(60)의 처리된 기저부(66)는 패키지(100)의 바닥(104) 상에서 노출된 상태에 있다.
유리한 것으로, 본 개시내용의 실시예들에 따라 제조되는 리드 캐리어들(10)은, 종래 기술의 리드 프레임들(1)에서 발견되는 단락 구조들(6) 및 타이 바들(2)을 포함하지 않는다. 따라서, 본 개시내용의 실시예들에 따라 제조되는 패키지들(100)은 패키지들(100) 내에서 연장되는 타이 바들(3)을 포함하지 않아, 이러한 패키지들(100)은, 종래 기술의 QFN 패키지들(P)과는 대조적으로, 패키지들(100) 내에서 연장되거나 혹은 패키지들(100)로부터 연장되는 임의의 불필요한 전기적으로 전도성인 물질을 가질 필요가 없다. 따라서, 본 개시내용의 실시예들에 따른 패키지들(100)은 종래 기술의 QFN 패키지들(P)에서 일어나는 것과 동일한 기생 커패시턴스 문제들을 겪지 않으며, 더 높은 주파수들에서 동작하는 집적 회로 칩들(60)과 함께 사용하기에 적합하다.
앞에서 표시된 바와 같이, 단자 패드들(40)의 가장자리들은 오버행 프로파일 혹은 언더컷 프로파일을 갖는다. 몰딩 공정 동안, 몰드 컴파운드(70)는 각각의 단자 패드(40)와, 단자 패드(40)의 이웃하는 단자 패드들(40)과, 단자 패드(40)의 대응하는 집적 회로 칩(60) 사이에서 플로잉된다. 단자 패드들(40)의 가장자리들(46)의 오버행 프로파일 혹은 언더컷 프로파일로 인해, 몰드 컴파운드(70)는, 도 16에서 보여지는 방식으로, 몰드 컴파운드(70)를 단자 패드들(40)의 가장자리들(46)과 내재적으로 그리고 구조적으로 맞물리게 하는 혹은 기계적으로 그리고 자체적으로 맞물리게 하는 그러한 맞물림 구조(interlock structure)들 혹은 맞물림부(interlock)들(72)을 효과적으로 형성한다. 더 구체적으로, 맞물림부들(72)의 가장자리들 혹은 경계들은, 경화된 몰드 컴파운드(70)로부터 떨어지는 단자 패드들(40)의 하향 수직 변위에 저항하는 방식으로, 단자 패드들의 언더컷 혹은 오버행 가장자리들(46)과 계면을 형성한다. 따라서, 맞물림부들(72)은 몰드 컴파운드(70) 내에서 단자 패드들(40)을 제 위치에 있도록 보유하거나 혹은 유지시키는 경향이 있고, 아울러 단자 패드들(40)이 와이어 본드들(50)로부터 떨어져 버리지 않게 유지시키는 것에 도움을 주는 경향이 있다. 이와 같은 떨어지려는 성향(detachment propensity)은, 먼저 임시 지지 부재(20)가 리드 캐리어(10)로부터 제거되거나 혹은 벗겨지는 때 저항을 받게 되고, 그리고 패키지(100)가 사용 중인 경우 만약 본 발명을 사용하지 않았다면 패키지들(100) 및/또는 와이어 본드들(50)로부터 단자 패드들(40)을 떨어지게 했을 그러한 충격 부하들을 겪을 수 있을 때 다시 저항을 받게 된다. 이러한 맞물림부들(72)은, 패드들(40)의 조정된 윤곽을 갖는 가장자리들(46)과 관련하여 정의되는 바와 같은 혹은 패드들(40)의 조정된 윤곽을 갖는 가장자리들(46)을 통해서 정의되는 바와 같은, 다양한 서로 다른 형상들을 가질 수 있다. 맞물림부들(72)의 형상(들)은, 도 12 및 도 13에서 표시되는 바와 같이, 본래 임시 폼 물질(80)의 측면 표면들(82)의 윤곽에 기반을 두고 있거나 혹은 임시 폼 물질(80)의 측면 표면들(82)의 윤곽에 의해 결정된다.
도 19를 참조하면, 각각의 집적 회로 칩(60)의 기저부(66)와 임시 지지 부재(20) 사이에 상주하는 임시 접착 층(35)은 상업용 에폭시 다이 부착 물질, 예를 들어, 하이솔(Hysol®) QMI538NB와 같은 하나 이상의 물질들을 포함한다. 각각의 집적 회로 칩(60)의 기저부(66)는 접착 층(35)과의 강한 본딩을 형성하는데 저항하는 물질로 처리될 수 있거나 혹은 코팅될 수 있다. 이러한 처리는 집적 회로 칩(60)의 기저부(66)를 산화(oxidation)로부터 보호할 수 있고, 그리고 솔더링가능성이 높은 표면을 제공할 수 있다. 앞에서 표시된 바와 같이, 기저부(66)는 금, 백금, 은, 또는 이러한 물질들의 합금들로 된 얇은 층으로 처리될 수 있거나 혹은 코팅될 수 있다. 접착 층(35)은, 몰드 컴파운드(70) 내에 집적 회로 칩들(60), 단자 패드들(40), 및 와이어 본드들(50)을 캡슐화하는 몰딩 공정 이후, 임시 지지 부재(20)의 용이한 제거를 가능하게 하기 위해, 집적 회로 칩(60)의 처리된 기저부(66)의 표면과의 접착 본드보다, 임시 지지 부재(20)의 상부 표면(22)과의 접착 본드가 2배 내지 10배 더 강하게 형성되도록 선택된다.
앞서의 설명을 고려하는 보면, 임시 지지 부재(20)가, 조립된 리드 캐리어(10)로부터 제거될 때, 임시 지지 부재(20)는 몰드 컴파운드(70)로부터 그리고 각각의 단자 패드(40)의 표면 장착 접합부들(90)로부터 깨끗하게 분리되지만, 임시 지지 부재(20)에는 임시 접착 층(35)이 부착된 상태로 존재하고, 임시 접착 층(35)은 각각의 집적 회로 칩(60)의 기저부(66)로부터 깨끗하게 제거된다. 따라서, 도 10에서 표시되는 바와 같이, 임의의 주어진 패키지(100)에서, 각각의 단자 패드(40)의 표면 장착 접합부들(90), 그리고 각각의 집적 회로 칩(60)의 기저부(66)는 임시 지지 부재(20)의 제거 이후 노출된 상태에 있게 된다. 단자 패드들(40)의 표면 장착 접합부들(90), 그리고 집적 회로 칩(60)의 처리된 기저부들(66)은 예를 들어, 종래의 표면 장착 솔더링 공정에 의해 표면 장착 보드에 표면 장착될 수 있다.
도 18을 참조하면, 대안적인 리드 캐리어(110)의 세부사항들이 보여지고 있다. 이러한 대안적인 리드 캐리어(110)에서, 임시 지지 부재(120)는 임시 지지 부재(20) 상에 상주하는 혹은 위치하는 대안적인 패드들(130)을 갖는다. 이러한 대안적인 패드들(130)은 바닥 면(134) 반대편에 있는 상부 면(132)을 포함하고, 여기서 대안적인 패드들(130) 상에는 계단형 가장자리(stepped edge)(136)가 있다. 이러한 계단형 가장자리(136)는 앞에서 설명된 단자 패드들(40) 상에 제공된 가장자리들(46)에 대한 대안적 가장자리이다. 이러한 계단형 에지(136)도 또한 몰드 컴파운드(70)와 맞물리는 형태를 제공하여 전체 패키지(100) 내에서 패드들(40)을 유리하게 유지시키게 된다.
본 명세서의 설명은 본 개시내용에 따른 특정된 대표적인 실시예들을 보여주기 위해 제공된 것이다. 본 개시내용의 범위 혹은 본 개시내용과 함께 포함되는 청구항들의 범위로부터 벗어남이 없이 본 명세서에서 설명되는 실시예들에 대한 다양한 수정들이 행해질 수 있음은 명백할 것이다.

Claims (18)

  1. 몰드 컴파운드(mold compound) 내에 캡슐화(encapsulate)되는 패키징된 반도체 다이(packaged semiconductor die)를 조립하기 위한 리드 캐리어(lead carrier)로서, 상기 리드 캐리어는,
    상부 면(top side) 및 반대편에 있는 뒤쪽 면(back side)을 갖는 몰드 컴파운드의 연속적인 시트(continuous sheet)를 포함하고, 몰드 컴파운드의 상기 연속적인 시트는 패키지 사이트(package site)들의 어레이(array)를 포함하고, 각각의 패키지 사이트는 반도체 다이 패키지(semiconductor die package)에 대응하고, 각각의 패키지 사이트는,
    반도체 다이와;
    단자 패드(terminal pad)들의 세트(set)와;
    복수의 와이어 본드(wire bond)들과; 그리고
    경화된 몰드 컴파운드(hardened mold compound)를 포함하고,
    상기 반도체 다이는,
    상부 면 및 반대편에 있는 처리된 기저부(treated base)를 가지고,
    상기 처리된 기저부는 몰드 컴파운드의 상기 연속적인 시트의 뒤쪽 면에서 노출되고;
    단자 패드들의 상기 세트의 각각의 단자 패드는,
    상부 면 및 반대편에 있는 뒤쪽 면을 가지고,
    상기 단자 패드의 뒤쪽 면은 몰드 컴파운드의 상기 연속적인 시트의 뒤쪽 면에서 노출되고;
    상기 복수의 와이어 본드들은,
    상기 반도체 다이의 상부 면 상의 입력/출력 접합부(input/output junction)들의 세트와 단자 패드들의 상기 세트 내의 각각의 단자 패드의 상부 면 사이에 형성되고;
    상기 경화된 몰드 컴파운드는,
    상기 반도체 다이, 단자 패드들의 상기 세트, 및 상기 복수의 와이어 본드들을 캡슐화하는 것을 특징으로 하는 리드 캐리어.
  2. 제1항에서 있어서,
    각각의 패키지 사이트는 상기 반도체 다이가 고정되는 다이 부착 패드(die attach pad)를 포함하지 않는 것을 특징으로 하는 리드 캐리어.
  3. 제1항에서 있어서,
    상기 반도체 다이의 상기 처리된 기저부는 상기 반도체 다이의 뒤쪽 면에 도포되는 금(gold), 백금(platinum), 은(silver), 및/또는 금과 백금과 은의 합금(alloy)의 코팅(coating)을 포함하는 것을 특징으로 하는 리드 캐리어.
  4. 제1항에서 있어서,
    각각의 패키지 사이트에서, 상기 반도체 다이의 상기 노출된 처리된 기저부 및 각각의 단자 패드의 상기 노출된 뒤쪽 면은, 상기 패키지 사이트에 대응하는 상기 반도체 다이 패키지에 대한 표면 장착 접합부(surface mount junction)들을 정의하는 것을 특징으로 하는 리드 캐리어.
  5. 제1항에서 있어서,
    상기 리드 캐리어는 또한, 몰드 컴파운드의 상기 연속적인 시트를 지지하는 임시 지지 층(temporary support layer)을 포함하고,
    상기 임시 지지 층은 상부 표면(top surface)을 갖고,
    상기 임시 지지 층의 상부 표면에 마주 대하여 몰드 컴파운드의 상기 연속적인 시트의 바닥 표면(bottom surface)이 상주(reside)하는 것을 특징으로 하는 리드 캐리어.
  6. 제5항에서 있어서,
    상기 리드 캐리어는 또한, 각각의 패키지 사이트에서, 상기 반도체 다이의 상기 처리된 기저부와 상기 임시 지지 층의 상부 표면 사이에 배치되는 임시 접착 층(temporary adhesive layer)을 포함하고,
    상기 임시 접착 층은 상기 반도체 다이의 상기 처리된 기저부로부터 제거가능한 것을 특징으로 하는 리드 캐리어.
  7. 제6항에서 있어서,
    상기 임시 접착 층은, 상기 반도체 다이의 상기 처리된 기저부에 대해서보다 상기 임시 지지 층의 상부 표면에 대해서 더 높은 접착(adhesion)의 레벨(level)을 갖는 기존의 다이 부착 물질을 포함하는 것을 특징으로 하는 리드 캐리어.
  8. 제6항에서 있어서,
    각각의 단자 패드는 상기 임시 지지 층의 상부 표면에 접착되는 소결된 물질(sintered material)을 포함하는 것을 특징으로 하는 리드 캐리어.
  9. 제8항에서 있어서,
    각각의 단자 패드는 높이 및 주변 경계(peripheral border)를 갖고,
    적어도 하나의 단자 패드의 상기 주변 경계는 오버행 영역(overhang region)을 포함하고, 상기 오버행 영역은 상기 단자 패드의 위쪽 부분(upper portion)이 상기 단자 패드의 아래쪽 부분(lower portion)을 넘어 측면으로 연장되게 하며,
    상기 오버행 영역은 상기 경화된 몰드 컴파운드로부터 상기 단자 패드의 하향 수직 변위(downward vertical displacement)에 저항(resist)하도록 상기 경화된 몰드 컴파운드와 맞물려(interlock) 있는 것을 특징으로 하는 리드 캐리어.
  10. 제9항에서 있어서,
    각각의 패키지 사이트에서, 상기 임시 지지 층의 상부 표면에 대한 각각의 단자 패드의 접착의 레벨은, 상기 경화된 몰드 컴파운드에 대한 상기 단자 패드의 상기 주변 경계의 접착의 레벨보다 더 작은 것을 특징으로 하는 리드 캐리어.
  11. 제10항에서 있어서,
    상기 임시 지지 층은 몰드 컴파운드의 상기 연속적인 시트부터 벗겨져 제거가능한(peelably removable) 것을 특징으로 하는 리드 캐리어.
  12. 상부 면 및 반대편에 있는 뒤쪽 면을 갖는 반도체 다이 패키지로서, 상기 반도체 다이 패키지는,
    반도체 다이와;
    단자 패드들의 세트와;
    복수의 와이어 본드들과; 그리고
    경화된 몰드 컴파운드를 포함하고,
    상기 반도체 다이는,
    상부 면 및 반대편에 있는 처리된 기저부를 가지고,
    상기 처리된 기저부는 상기 반도체 다이 패키지의 뒤쪽 면에서 노출되고;
    단자 패드들의 상기 세트의 각각의 단자 패드는,
    상부 면 및 뒤쪽 면을 가지고,
    상기 단자 패드의 뒤쪽 면은 상기 반도체 다이 패키지의 뒤쪽 면에서 노출되고;
    상기 복수의 와이어 본드들은,
    상기 반도체 다이의 상부 표면 상의 입력/출력 접합부의 세트와 단자 패드들의 상기 세트 내의 각각의 단자 패드의 상부 표면 사이에 형성되고;
    상기 경화된 몰드 컴파운드는,
    상기 반도체 다이, 단자 패드들의 상기 세트, 및 상기 복수의 와이어 본드들을 캡슐화하고,
    상기 반도체 다이 패키지는 상기 패키지 사이트의 상기 반도체 다이가 고정되는 다이 부착 패드를 포함하지 않는 것을 특징으로 하는 반도체 다이 패키지.
  13. 제12항에서 있어서,
    상기 반도체 다이 패키지는 콰드 플랫 노 리드(Quad Flat No Lead, QFN) 패키지인 것을 특징으로 하는 반도체 다이 패키지.
  14. 제12항에서 있어서,
    상기 반도체 다이의 상기 처리된 기저부는 상기 반도체 다이의 뒤쪽 면에 도포되는 금, 백금, 은, 및/또는 금과 백금과 은의 합금의 코팅을 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  15. 제12항에서 있어서,
    각각의 단자 패드는 높이 및 주변 경계를 갖고,
    적어도 하나의 단자 패드의 상기 주변 경계는 오버행 영역을 포함하고, 상기 오버행 영역은 상기 단자 패드의 위쪽 부분이 상기 단자 패드의 아래쪽 부분을 넘어 측면으로 연장되게 하며,
    상기 오버행 영역은 상기 경화된 몰드 컴파운드로부터 상기 단자 패드의 하향 수직 변위에 저항하도록 상기 경화된 몰드 컴파운드와 맞물려 있는 것을 특징으로 하는 반도체 다이 패키지.
  16. 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법으로서, 상기 방법은,
    상부 면을 갖는 임시 지지 층을 제공하는 단계와,
    상기 임시 지지 층의 상부 면 상에는 반도체 다이 패키지들이, 대응하는 패키지 사이트들에서 조립되게 되고,
    각각의 패키지 사이트는 상기 임시 지지 층의 상부 면 상에서 상기 임시 지지 층의 미리결정된 분할 영역(fractional area)을 포함하고, 그리고 상기 패키지 사이트 내에 다이 부착 영역(die attach region)을 가지며;
    소결가능한 금속(sinterable metal)을 갖고 있는 페이스트(paste)를 미리결정된 패턴(pattern)으로 상기 임시 지지 층의 상부 면 상에 배치하는 단계와;
    각각의 패키지 사이트에서, 단자 패드들의 세트를 형성하기 위해 상기 페이스트를 소결시키는 단계와,
    각각의 단자 패드는,
    상부 면 및 반대편에 있는 뒤쪽 면을 가지고,
    상기 단자 패드의 뒤쪽 면은 상기 임시 지지 층에 부착되고,
    단자 패드들의 상기 세트는 상기 페이스트의 상기 미리결정된 패턴에 따라 상기 패키지 사이트의 상기 다이 부착 영역 바깥쪽에 배치되고;
    각각의 패키지 사이트에서, 반도체 다이를 상기 패키지 사이트의 상기 다이 부착 영역에 장착하는 단계와,
    상기 장착하는 단계는,
    상기 다이 부착 영역 내에서 상기 임시 지지 층의 상부 표면 상에 임시 접착 층을 배치하는 것과,
    상기 임시 지지 층 상에 상기 반도체 다이의 처리된 기저부를 배치하는 것을 수행하되,
    상기 임시 접착 층이 상기 반도체 다이의 상기 처리된 기저부와 상기 임시 지지 층의 상부 표면 사이에 삽입(interpose)되도록 수행함으로써 이루어지며;
    각각의 패키지 사이트에서, 상기 반도체 다이의 상부 면의 입력/출력 단자들의 세트와 단자 패드들의 상기 세트 내의 각각의 단자 패드의 상부 면 사이에 복수의 와이어 본드들을 선택적으로 형성하는 단계와;
    상기 패키지 사이트들에 걸쳐 몰드 컴파운드를 도포하여 각각의 패키지 사이트에서 형성된 상기 반도체 다이, 단자 패드들의 상기 세트, 및 상기 복수의 와이어 본드들이 상기 몰드 컴파운드 내에 캡슐화되도록 함으로써, 몰딩된 패키지 사이트(molded package site)들의 연속적인 시트를 형성하는 단계와;
    몰딩된 패키지 사이트들의 상기 연속적인 시트로부터 상기 임시 지지 층을 벗겨내고, 그리고 몰딩된 패키지 사이트들의 상기 연속적인 시트의 상기 반도체 다이의 상기 처리된 기저부들로부터 상기 임시 접착 층들을 제거하는 단계와; 그리고
    몰딩된 패키지 사이트들의 상기 연속적인 시트 내에서 개개의 패키지 사이트들을 서로로부터 분리시켜 개개의 패키지들을 형성하는 단계를 포함하고,
    상기 개개의 패키지들은 각각, 선택된 반도체 다이 그리고 상기 선택된 반도체 다이에 전기적으로 결합된 단자 패드들의 선택된 세트를 포함하고,
    각각의 패키지는 상부 면 및 반대편에 있는 바닥 면(bottom side)을 포함하고, 각각의 패키지의 바닥 면에서 상기 선택된 반도체 다이의 상기 처리된 기저부, 그리고 상기 패키지의 단자 패드들의 상기 선택된 세트 내의 각각의 단자 패드의 바닥 면이 노출되어 상기 패키지의 표면 장착 접합부들을 형성하게 되는 것을 특징으로 하는 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법.
  17. 제16항에서 있어서,
    상기 방법은 또한, 각각의 패키지 사이트에서, 상기 패키지 사이트의 상기 반도체 다이가 고정될 수 있는 다이 부착 패드를 제공하는 것을 회피(avoiding)하는 단계를 포함하는 것을 특징으로 하는 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법.
  18. 제16항에서 있어서,
    각각의 패키지 사이트에서, 상기 임시 접착 층은, 상기 패키지 사이트에서 배치되는 상기 반도체 다이의 상기 처리된 기저부에 대해서보다 상기 임시 지지 층의 상부 표면에 대해서 더 높은 접착의 레벨을 갖는 기존의 다이 부착 물질을 포함하는 것을 특징으로 하는 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법.
KR1020177035028A 2015-05-04 2016-05-04 리드 캐리어 구조, 그리고 이로부터 다이 부착 패드들 없이 형성되는 패키지들 KR20180002812A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562156488P 2015-05-04 2015-05-04
US62/156,488 2015-05-04
US201562156983P 2015-05-05 2015-05-05
US62/156,983 2015-05-05
PCT/US2016/030775 WO2016179278A1 (en) 2015-05-04 2016-05-04 Lead carrier structure and packages formed therefrom without die attach pads

Publications (1)

Publication Number Publication Date
KR20180002812A true KR20180002812A (ko) 2018-01-08

Family

ID=57218010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177035028A KR20180002812A (ko) 2015-05-04 2016-05-04 리드 캐리어 구조, 그리고 이로부터 다이 부착 패드들 없이 형성되는 패키지들

Country Status (8)

Country Link
US (1) US20180047588A1 (ko)
JP (1) JP2018514947A (ko)
KR (1) KR20180002812A (ko)
CN (1) CN107912069A (ko)
HK (1) HK1247441A1 (ko)
PH (1) PH12017501998A1 (ko)
TW (1) TW201709456A (ko)
WO (1) WO2016179278A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US10577130B1 (en) * 2016-12-07 2020-03-03 Space Systems/Loral, Llc Flexible radio frequency converters for digital payloads
US9978613B1 (en) * 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages
TWI718947B (zh) * 2020-05-13 2021-02-11 強茂股份有限公司 半導體封裝元件及其製造方法
US11562947B2 (en) 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange
CN112908862A (zh) * 2021-01-22 2021-06-04 山东盛品电子技术有限公司 一种无上片胶固定的芯片背面裸露封装方法及芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3668101B2 (ja) * 2000-07-05 2005-07-06 三洋電機株式会社 半導体装置
KR100987376B1 (ko) * 2003-08-27 2010-10-12 삼성에스디아이 주식회사 리튬전지용 결합제와 전극 및 이를 채용한 리튬전지
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
WO2013022477A2 (en) * 2011-08-11 2013-02-14 Eoplex Limited Lead carrier with multi-material print formed package components
EP2657963B1 (en) * 2012-04-24 2017-09-06 Shin-Etsu Chemical Co., Ltd. Wafer-trilayer adhesive layer-support composite, wafer support with trilayer adhesive layer for use in wafer processing, trilayer adhesive layer for use in wafer processing, method of manufacturing said composite and method of manufacturing a thin wafer using said composite
WO2014037815A2 (en) * 2012-09-07 2014-03-13 Eoplex Limited Lead carrier with print-formed terminal pads
US9269623B2 (en) * 2012-10-25 2016-02-23 Rohm And Haas Electronic Materials Llc Ephemeral bonding
JP6033734B2 (ja) * 2013-04-30 2016-11-30 日東電工株式会社 フィルム状接着剤、ダイシングテープ一体型フィルム状接着剤、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
HK1247441A1 (zh) 2018-09-21
PH12017501998A1 (en) 2018-03-26
JP2018514947A (ja) 2018-06-07
TW201709456A (zh) 2017-03-01
CN107912069A (zh) 2018-04-13
US20180047588A1 (en) 2018-02-15
WO2016179278A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
US8749035B2 (en) Lead carrier with multi-material print formed package components
US8415789B2 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
KR102126009B1 (ko) 인쇄 형태의 단자 패드를 갖는 리드 캐리어
KR20180002812A (ko) 리드 캐리어 구조, 그리고 이로부터 다이 부착 패드들 없이 형성되는 패키지들
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
US20150194322A1 (en) Lead carrier with thermally fused package components
US8865524B2 (en) Lead carrier with print-formed package components
KR20160041974A (ko) 예비 형성된 비아를 갖는 매립 패키징
CN104835746B (zh) 具有被结合到金属箔的半导体管芯的半导体模块
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
KR20060042872A (ko) 반도체장치의 실장 방법
CN107960132B (zh) 带有印刷成形封装部件和导电路径再分布结构的引线载体
EP3261115A1 (en) Chip scale semiconductor package and method of manufacturing the same
CN111602242A (zh) 具有电镀区域的引线框架管芯桨状件
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
CN109243983B (zh) 制备集成电路封装体的方法、集成电路基板及其制备方法