KR20170117531A - 원자층 퇴적 저해 재료 - Google Patents

원자층 퇴적 저해 재료 Download PDF

Info

Publication number
KR20170117531A
KR20170117531A KR1020177025827A KR20177025827A KR20170117531A KR 20170117531 A KR20170117531 A KR 20170117531A KR 1020177025827 A KR1020177025827 A KR 1020177025827A KR 20177025827 A KR20177025827 A KR 20177025827A KR 20170117531 A KR20170117531 A KR 20170117531A
Authority
KR
South Korea
Prior art keywords
fluorine
atomic layer
layer deposition
containing resin
group
Prior art date
Application number
KR1020177025827A
Other languages
English (en)
Other versions
KR102053509B1 (ko
Inventor
나오끼 이와지
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170117531A publication Critical patent/KR20170117531A/ko
Application granted granted Critical
Publication of KR102053509B1 publication Critical patent/KR102053509B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/02—Halogenated hydrocarbons
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H01G4/18—Organic dielectrics of synthetic material, e.g. derivatives of cellulose
    • H01G4/186—Organic dielectrics of synthetic material, e.g. derivatives of cellulose halogenated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 불소 함유량이 30at％ 이상이며, 적어도 하나의 제3급 탄소 혹은 제4급 탄소를 갖고, 또한, 에스테르기, 히드록실기, 카르복실기 및 이미드기를 갖지 않는 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료를 제공한다.

Description

원자층 퇴적 저해 재료
본 발명은 원자층 퇴적법을 사용하는 기판 위에의 선택적 성막 방법에 관한 것이다.
원자층 퇴적법(ALD : Atomic layer deposition)은 다양한 전자 부품, 예를 들어 콘덴서, 반도체 디바이스 등의 제조에 이용되고 있으며, 예를 들어 전극 또는 배선으로서의 도전성 박막이나, 유전체층으로서의 절연성 박막이 ALD에 의해 형성되고 있다. 이와 같은 박막, 특히 전극 또는 배선으로서의 도전성 박막을 형성하는 경우에는, 기판 위의 소정의 위치에 소정 형상의 박막을 형성하기 위한 패터닝 기술이 필요로 된다. ALD를 사용하는 박막 형성에 있어서의 패터닝 기술로서는, 몇 가지의 보고가 있다. 예를 들어, 비특허문헌 1에는, 티타늄이소프로폭시드(TiIP)와 수증기(H2O)의 조합으로부터 TiO2를 ALD에 의해 성막하는 경우, 폴리메타크릴산메틸(PMMA) 위에는 TiO2막이 형성되지 않고, 이것을 원자층 퇴적 저해 재료로서 기재 위에 패터닝함으로써, TiO2막을 선택적으로 성막할 수 있는 것이 기재되어 있다. 또한, 특허문헌 1 및 2에는, 아크릴계 수지로 대표되는 다양한 폴리머 및 오르가노실록산을 원자층 퇴적 저해 재료로서 사용함으로써, 선택적인 성막이 가능해지는 것이 개시되어 있다.
일본 특허 공표 제2010-540773호 공보 일본 특허 공표 제2011-501779호 공보
Area selective atomic layer deposition of titanium dioxide : Effect of precursor chemistry, J. Vac. Sci. technol. B 24(6)
상기와 같은 패터닝 기술은, ALD 조건, 특히 온도에 대하여 제한이 있고, 예를 들어 비특허문헌 1의 방법은, 200℃를 초과하는 조건에서는 PMMA가 열분해되어 버려 사용할 수 없고, 인용 문헌 1 및 2의 방법도, 마찬가지의 이유로부터, 250℃를 초과하는 조건에서는 사용할 수 없다. 또한, 본 발명자들의 연구에 의해, 종래의 패터닝 기술에서는, 저해 효과가 충분하지 않은 경우가 있는 것이 발견되었다.
따라서, 본 발명의 목적은, 고온 조건 하에서도 사용할 수 있고, 저해 효과가 높은 원자층 퇴적 저해 재료를 제공하는 것에 있다.
본 발명자들은, 상기의 과제를 해결하기 위해 예의 검토한 결과, 특정한 불소 함유 수지, 특히 불소 함유량이 높고, 제3급 탄소 또는 제4급 탄소를 갖고, 관능기를 갖지 않는 불소 함유 수지를 사용함으로써, 고온 조건 하에서도 원자층 퇴적의 저해 효과를 충분히 얻을 수 있는 것을 발견하고 본 발명에 이르렀다.
본 발명의 제1 요지에 따르면, 불소 함유량이 30at％ 이상이며, 적어도 하나의 제3급 탄소 혹은 제4급 탄소를 갖고, 또한, 에스테르기, 히드록실기, 카르복실기 및 이미드기를 갖지 않는 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료가 제공된다.
본 발명의 제2 요지에 따르면, 불소 함유량이 30at％ 이상이며, 250℃의 원자층 퇴적 조건 하에 노출된 경우의 불소 함유량의 감소율이, 50％ 이하인 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료가 제공된다.
본 발명의 제3 요지에 따르면, 250℃의 원자층 퇴적 조건 하에 노출된 후의 불소 함유량이 25at％ 이상인 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료가 제공된다.
본 발명의 제4 요지에 따르면, 하기 식 (I):
Figure pct00001
[식 중:
X 및 Y가, 각각 독립적으로, H, F 또는 CR11 3이고;
R11은, 각각 독립적으로, H 또는 F이고;
R1, R2 및 R3은, 각각 독립적으로, H 또는 F이고;
R4 및 R6은, 각각 독립적으로, H, F 또는 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개의 알킬기이고;
R5 및 R7은, 각각 독립적으로, 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개의 알킬기이거나, 혹은
R5 및 R7은 하나로 되어,
-(O)s-(CR12 2)t-
(식 중,
R12는, H, F 또는 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개의 알킬기이고,
s는 0∼2의 정수이며, t는 1∼6의 정수이고,
식 중, O 및 CR12 2의 존재 순서는, 기재된 순서에 한정되지 않고, 임의임)
로 나타내어지는 기를 형성해도 되고;
p, q 및 r은, 각각 독립적으로, 0∼6의 정수이고;
n은 임의의 자연수임]
로 나타내어지는 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료가 제공된다.
본 발명의 제5 요지에 따르면, 기판 위에 무기 재료의 박막 패턴을 원자층 퇴적법에 의해 형성하는 방법으로서,
기판 위에, 상기의 원자층 퇴적 저해 재료를 사용하여, 원자층 퇴적 저해층의 패턴을 형성하는 것,
계속해서, 원자층 퇴적법에 의해, 원자층 퇴적 저해층이 존재하지 않는 영역에, 무기 재료의 층을 형성하는 것을 포함하는 방법이 제공된다.
본 발명의 제6 요지에 따르면, 기판과, 불소 함유량이 25at％ 이상인 불소 함유 수지층과, 원자층 퇴적법에 의해 형성된 무기 재료의 층을 갖고 이루어지는 전자 부품으로서,
상기 불소 함유 수지층과, 상기 무기 재료의 층이 인접하여 위치하는 것을 특징으로 하는 전자 부품이 제공된다.
본 발명의 제7 요지에 따르면, 기판과, 불소 함유량이 25at％ 이상인 불소 함유 수지층과, 질화물의 층을 갖고 이루어지는 전자 부품으로서,
상기 불소 함유 수지층과, 상기 질화물의 층이 인접하여 위치하는 것을 특징으로 하는 전자 부품이 제공된다.
본 발명에 따르면, 특정한 불소 함유 수지, 특히 불소 함유량이 높고, 제3급 탄소 또는 제4급 탄소를 갖고, 관능기를 갖지 않는 불소 함유 수지를 원자층 퇴적 저해 재료로서 사용함으로써, 고온 조건 하에서의 원자층 퇴적법이라도, 적합하게 원자층 퇴적 저해 효과를 얻을 수 있어, 원하는 패턴의 박막을 형성할 수 있다.
도 1은 본 발명을 사용하여 제조되는 콘덴서(1)의 단면도이다.
도 2의 (a)∼(c)는 본 발명을 사용하여 제조되는 콘덴서(1)의 제조 공정을 설명하기 위한 도면이다.
도 2의 (d)∼(e)는 본 발명을 사용하여 제조되는 콘덴서(1)의 제조 공정을 설명하기 위한 도면이다.
도 3은 원자층 퇴적법 후의 불소 함유 수지 중의 불소 함유량을 측정하는 영역을 도시하는 도면이다.
본 발명의 원자층 퇴적 저해 재료는, 불소 함유 수지를 포함한다.
일 형태에 있어서, 상기 불소 함유 수지의 불소 함유량은 30at％ 이상이고, 바람직하게는 40at％ 이상, 보다 바람직하게는 50at％ 이상이다. 불소 함유 수지의 불소 함유량을 30at％ 이상으로 함으로써, 원자층 퇴적 저해 효과가 보다 높아진다. 또한, 불소 함유량의 상한은 특별히 한정되지 않고, 그 수지의 구조상 취할 수 있는 최대의 불소 함유량, 즉 퍼플루오로화한 경우의 불소 함유량이어도 된다.
불소 수지 중의 불소 함유량은, 당해 분야에서 공지의 방법에 의해 측정할 수 있고, 예를 들어 수지의 단면을 주사 투과형 전자 현미경-에너지 분산형 X선 분석(STEM-EDS : Scanning Transmission Electron Microscope-Energy Dispersive Spectroscopy), X선 광전자 분광법(XPS : X-ray Photo electron Spectrometry) 등에 의해 측정할 수 있다.
이 형태에 있어서, 불소 함유 수지는, 관능기를 갖지 않는다. 관능기란, 다른 분자와 반응성을 갖는 기이며, 예를 들어 에스테르기, 히드록실기, 카르복실기, 이미드기, 아미드기, 술포기, 아미노기, 티올기, 니트로기, 페닐기를 들 수 있다. 본 발명에 있어서, 「관능기를 갖지 않는다」란, 불소 함유 수지 중에 관능기가 실질적으로 존재하지 않는 것을 의미하고, 완전히 제로일 필요는 없다. 실질적으로 존재하지 않는다란, ALD 환경에 노출시킨 경우에도 수지 전체에 대하여 영향을 주지 않는 양을 의미하고, 예를 들어 특별히 한정되는 것은 아니지만, 수지 중에 존재하는 관능기의 양이, 수지 전체에 대하여 1㎜ol％ 이하이면 된다. 불소 함유 수지는, 관능기를 갖지 않음으로써, 고온(예를 들어, 250℃ 이상)에서의 ALD 성막에 있어서도, 보다 높은 원자층 퇴적 저해 효과를 발휘할 수 있다. 본 발명은 어떠한 이론에도 구속되지 않지만, 고온의 ALD 조건 하에서는, 관능기가 활성화되고, 이 부분을 기점으로 수지의 분해가 촉진되기 때문에, 관능기가 존재하면 원자층 퇴적 저해 효과가 저하된다고 생각된다.
불소 함유 수지 중의 관능기의 존재는, 당해 분야에서 공지의 방법에 의해 확인할 수 있고, 예를 들어 적외선 스펙트럼에 의해 확인할 수 있다.
이 형태에 있어서, 불소 함유 수지는, 적어도 하나의 제3급 탄소 또는 제4급 탄소를 갖는다. 바람직하게는, 제3급 탄소 또는 제4급 탄소는, 불소 함유 수지의 모노머 단위에 적어도 하나 존재한다. 불소 함유 수지는, 제3급 탄소 또는 제4급 탄소를 가짐으로써, 고온에서의 ALD 성막에 있어서도, 보다 높은 원자층 퇴적 저해 효과를 발휘할 수 있다.
불소 함유 수지 중의 제3급 탄소 또는 제4급 탄소의 존재는, 당해 분야에서 공지의 방법에 의해 확인할 수 있고, 예를 들어 13C-NMR(DEPT법 : Distorsionless Enhancement by Polarization Transfer)에 의해 확인할 수 있다.
다른 형태에 있어서, 상기 불소 함유 수지는, 250℃의 원자층 퇴적 조건 하에 노출된 경우의 불소 함유량의 감소율이 50％ 이하이고, 바람직하게는 30％ 이하이다. 원자층 퇴적의 조건에 노출시킨 경우의 불소 함유량의 감소율을 50％ 이하로 함으로써, 불소 함유 수지의 원자층 퇴적 저해 재료로서의 기능이 유지되어, 보다 높은 원자층 퇴적 효과를 얻을 수 있다.
상기 형태와 마찬가지로, 불소 함유 수지의 불소 함유량은, 바람직하게는 30at％ 이상이고, 보다 바람직하게는 50at％ 이상이다. 불소 함유 수지의 불소 함유량을 30at％ 이상으로 함으로써, 원자층 퇴적 저해 효과가 보다 높아진다.
이 형태에 있어서는, 상기 불소 함유량의 감소율이 낮을수록, 불소 함유 수지의 불소 함유량을 적게 할 수 있다. 그러나, 당연히, 불소 함유량의 감소율이 낮고, 또한, 불소 함유량이 높은 것이 바람직하다.
이 형태에 있어서, 바람직하게는, 상기의 형태와 마찬가지로, 불소 함유 수지는, 관능기를 갖지 않고, 및/또는 제3급 탄소 또는 제4급 탄소를 가질 수 있다.
또 다른 형태에 있어서, 상기 불소 함유 수지는, 250℃의 원자층 퇴적 조건 하에 노출된 후의 불소 함유량이 25at％ 이상이고, 바람직하게는 40at％ 이상, 더욱 바람직하게는 50at％ 이상이다. 불소 함유 수지는, 이와 같은 원자층 퇴적의 조건에 노출된 후에, 25at％ 이상의 불소 함유량을 가짐으로써, 보다 높은 원자층 퇴적 효과를 발휘할 수 있다.
이 형태에 있어서, 바람직하게는, 상기의 형태와 마찬가지로, 불소 함유량은, 30at％ 이상이고, 보다 바람직하게는 50at％ 이상이다. 또한, 바람직하게는, 불소 함유 수지는, 관능기를 갖지 않고, 및/또는 제3급 탄소 또는 제4급 탄소를 가질 수 있다.
또 다른 형태에 있어서, 상기 불소 함유 수지는, 하기 식 (I):
Figure pct00002
로 나타내어지는 불소 함유 수지이다.
상기 식 중, X 및 Y는, 각각 독립적으로, H, F 또는 CR11 3이다. 상기 R11은, 각각 독립적으로, H 또는 F이다. 바람직하게는, X 및 Y는, 각각 독립적으로, F 또는 CF3이다.
상기 식 중, R1, R2 및 R3은, 각각 독립적으로, H 또는 F이고, 바람직하게는 모든 R1, R2 및 R3은 F이다.
상기 식 중, R4 및 R6은, 각각 독립적으로, H, F 또는 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개(1개 이상 6개 이하)의 알킬기이다. 상기 탄소수 1∼6개의 알킬기는, 직쇄여도 분지쇄여도 되고, 바람직하게는 탄소수 1∼3개의 알킬기이며, 특히 메틸기가 바람직하다. 상기 알킬기는, 불소에 의해 모두 치환되어 있어 있는 것이 바람직하고, 즉 퍼플루오로알킬기가 바람직하다. 바람직한 퍼플루오로알킬기는 트리플루오로메틸기이다. R4 및 R6은, 바람직하게는 F 또는 탄소수 1∼6개의 퍼플루오로알킬기이며, 보다 바람직하게는, F 또는 트리플루오로메틸기이다.
상기 식 중, R5 및 R7은, 각각 독립적으로, 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개의 알킬기이다. 이 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개의 알킬기는, 바람직하게는 퍼플루오로알킬기이며, 보다 바람직하게는 탄소수 1∼3개의 퍼플루오로알킬기이다.
또한, R5 및 R7은 하나로 되어,
-(O)s-(CR12 2)t-
(식 중,
R12는, H, F 또는 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개의 알킬기이고,
s는 0 이상 2 이하의 정수이며, t는 1 이상 6 이하의 정수이고,
식 중, O 및 CR12 2의 존재 순서는, 기재된 순서에 한정되지 않고, 임의임)
로 나타내어지는 기를 형성해도 된다.
이 경우, R5 및 R7은, 그들이 결합하는 탄소 원자 및 -(CR2 2)r-기와 하기의 구조를 갖는 환을 형성한다.
Figure pct00003
식 중, s 또는 t를 붙여 괄호로 묶인 각 단위(O 및 CR12 2)의 존재 순서는 식 중에 있어서 임의이다. 예를 들어, s가 1이고, t가 2인 경우, -O-CR12 2-CR12 2-, -CR12 2-O-CR12 2-, -CR12 2-CR12 2-O- 중 어느 것이어도 된다.
R12는, 바람직하게는 F 또는 탄소수 1∼6개의 퍼플루오로알킬기이며, 보다 바람직하게는 F 또는 트리플루오로메틸기이다.
바람직한 -(O)s-(CR12 2)t-는, -O-CR12 2-O- 또는 -(CF2)a-O-(CF2)b-(CFR12)c-(식 중, a는 0 이상 5 이하의 정수이고, b는 0 이상 4 이하의 정수이며, c는 0 또는 1임)이다. 보다 바람직한 -(O)s-(CR12 2)t-는 -O-C(CF3)2-O- 또는 -O-CF2-CF2-이다.
상기 식 중, p, q 및 r은, 각각 독립적으로, 0 이상 6 이하의 정수이다. 바람직하게는, p 및 q는 0 이상 2 이하의 정수이고, r은 0 또는 1이다.
상기 식 중, n은 임의의 자연수이다. n은, 특별히 한정되지 않지만, 예를 들어 5 이상 10000 이하의 범위일 수 있다.
바람직한 불소 수지의 예로서는, 예를 들어 하기 구조:
Figure pct00004
를 갖는 불소 수지를 들 수 있다. 이들은, 각각, 듀퐁 가부시키가이샤로부터 상품명 「테플론(등록 상표) AF」 및 아사히 가라스 가부시키가이샤로부터 상품명 「싸이톱(등록 상표)」으로서 입수할 수 있다.
상기 식 (I)로 나타내어지는 불소 함유 수지를 사용함으로써, 보다 높은 원자층 퇴적 저해 효과를 얻을 수 있다.
바람직한 형태에 있어서, 상기한 불소 함유 수지는, 수소 원자를 포함하지 않는다. 즉, 상기한 불소 함유 수지는, 탄소 원자, 불소 원자 및 원한다면 산소 원자를 포함한다.
상기한 불소 함유 수지의 수평균 분자량은, 특별히 한정되지 않지만, 1만 이상이 바람직하고, 예를 들어 1만 이상 100만 이하, 바람직하게는 2만 이상 50만 이하일 수 있다.
상기한 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료를 사용함으로써, 고온(예를 들어 250℃ 이상 또는 300℃ 이상) 조건 등 엄격한 조건 하에서도, 기판 위에 박막의 패턴을 양호하게 형성할 수 있다.
따라서, 본 발명은 기판 위에 무기 재료의 박막의 패턴을 원자층 퇴적법에 의해 형성하는 방법으로서,
기판 위에, 상기한 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료를 사용하여, 원자층 퇴적 저해층의 패턴을 형성하는 것,
계속해서, 원자층 퇴적법에 의해, 원자층 퇴적 저해층이 존재하지 않는 영역에, 무기 재료의 층을 형성하는 것을 포함하는 방법도 제공한다.
이하, 본 발명의 방법을, 도 1에 도시한 콘덴서의 제조에 있어서 이용되는 경우를 예로 들어, 도면을 참조하면서 설명한다. 단, 본 발명은 이하의 실시 형태에 한정되지 않는 것에 유의하기 바란다.
도 1에 도시한 바와 같이, 본 실시 형태에서 제조되는 콘덴서(1)는 개략적으로는, 기판으로서의 하부 전극(2)과, 그 위에 형성된 원자층 퇴적 저해층(4)과, 원자층 퇴적 저해층(4)에 인접하여 기판(2) 위에 순서대로 형성된 유전체층(6) 및 상부 전극(8)과, 이들의 단부에 형성된 단자 전극(10, 10')을 갖고 이루어진다. 한쪽의 단자 전극(10)은 하부 전극(2)과 전기적으로 접속되고, 상부 전극(8)과 전기적으로 이격되어 있다. 한편, 다른 쪽의 단자 전극(10')은 상부 전극(8)과 전기적으로 접속되고, 하부 전극(2)과 전기적으로 이격되어 있다.
먼저, 처음에 기판(하부 전극(2))을 준비한다. 계속해서, 기판(2) 위에 상기 불소 함유 수지를 포함한 원자층 퇴적 저해 재료를 소정의 개소에, 스크린 인쇄, 잉크젯 인쇄 등의 인쇄 기술을 이용하여, 원자층 퇴적 저해층(4)을 형성한다(도 2의 (a)). 또한, 이 원자층 퇴적 저해층(4)을 형성하는 방법은, 상기한 인쇄 기술에 한정되지 않고, 원자층 퇴적 저해 재료를 기판의 소정의 위치에 적용하여, 원자층 퇴적 저해층을 형성할 수 있는 방법이면 특별히 한정되지 않는다.
계속해서, 원자층 퇴적 저해층(4)을 형성한 기판(2) 위에, 원자층 퇴적법을 사용하여, 유전체층(6)을 형성한다. 이때, 원자층 퇴적 저해층(4) 위에는, 유전체층(6)은 형성되지 않는다(도 2의 (b)). 유전체층(6)을 형성하는 재료로서는, 절연성이면 특별히 한정되지 않지만, 예를 들어 AlOx(예를 들어, Al2O3), SiOx(예를 들어, SiO2), AlTiOx, SiTiOx, HfOx, TaOx, ZrOx, HfSiOx, ZrSiOx, TiZrOx, TiZrWOx, TiOx, SrTiOx, PbTiOx, BaTiOx, BaSrTiOx, BaCaTiOx, SiAlOx 등의 금속 산화물; AlNx, SiNx, AlScNx 등의 금속 질화물; 또는 AlOxNy, SiOxNy, HfSiOxNy, SiCxOyNz 등(x 및 y는 임의의 숫자임)의 금속 산질화물을 들 수 있다.
계속해서, 유전체층(6) 위에 원자층 퇴적법을 사용하여, 상부 전극(8)을 형성한다. 이때, 원자층 퇴적 저해층(4) 위에는, 상부 전극(8)은 형성되지 않는다(도 2의 (c)). 상부 전극을 구성하는 재료는, 도전성이면 특별히 한정되지 않지만, Ni, Cu, Al, W, Ti, Ag, Au, Pt, Zn, Sn, Pb, Fe, Cr, Mo, Ru, Pd, Ta 및 그들의 합금층, 예를 들어 CuNi, AuNi, AuSn, 및 TiN, TiAlN, TiON, TiAlON, TaN 등의 금속 산화물, 금속 산질화물 등을 들 수 있고, TiN, TiON이 바람직하다.
상기와 같이 하여 얻어진 적층체를, 원자층 퇴적 저해층(4)의 중간의 위치에서 절단하고(도 2의 (d)), 마지막으로 단자 전극(10, 10')을 도금에 의해 형성함으로써(도 2의 (e)), 본 실시 형태의 콘덴서(1)가 제조된다.
본 발명의 방법에 의하면, 유전체층(6) 및 상부 전극(8)의 형성에 있어서, 원자층 퇴적 저해층(4) 위에 이들 막이 형성되지 않고, 원하는 패턴의 층을 형성할 수 있다. 상기의 실시 형태에 있어서는, 상부 전극(8)의 형성 시에, 원자층 퇴적 저해층(4) 위에 도전성 물질이 부착되면, 단자 전극(10)과 상부 전극(8)의 절연성이 저하되어, 단자 전극(10)을 통해 상부 전극(8)과 하부 전극(2)이 단락할 가능성이 있다. 본 발명은 이와 같은 가능성을 실질적으로 없앨 수 있는 점에서 유리하다. 특히, 상부 전극을 형성하는 재료로서 질화물(예를 들어, TiN)을 사용하는 경우에는, 보다 엄격한 조건에서 원자층 퇴적이 행해지므로, 본 발명은 매우 유리하다.
또한, 상기 실시 형태에 있어서는, 기판으로서 하부 전극을 사용하고 있지만, 본 발명은 이것에 한정되지 않고, 다양한 기판, 예를 들어 다른 도전성 기판, 절연성 기판, 반도체 기판 등을 사용할 수 있다. 또한, 본 발명은 기판 위에 직접 원자층 퇴적 저해층을 형성하는 형태에 한정되지 않고, 기판 위에 다른 층을 형성해도 된다. 예를 들어 상기 실시 형태에 있어서는 하부 전극(2) 위에 버퍼층을 형성하고, 그 위에 원자층 퇴적 저해층을 형성해도 된다.
본 발명의 방법을 사용하여 형성된 전자 부품은, 통상 기판 위에 있어서, 불소 함유 수지를 포함하는 원자층 퇴적 저해층과, 원자층 퇴적법에 의해 형성된 무기 재료의 층이 인접하여 위치한다.
따라서, 본 발명은 기판과, 불소 함유량이 25at％ 이상인 불소 함유 수지층과, 원자층 퇴적법에 의해 형성된 무기 재료의 층을 갖고 이루어지는 전자 부품으로서,
상기 불소 함유 수지층과, 상기 무기 재료의 층이 인접하여 위치하는 것을 특징으로 하는 전자 부품도 제공한다.
또한, 상기 인접이란, 불소 함유 수지층과 무기 재료의 층이 이웃하여 실질적으로 접촉하고 있는 상태를 의미한다. 실질적으로 접촉하고 있다란, 완전히 밀착되어 있는 상태뿐만 아니라, 아주 약간, 예를 들어 ALD에 의해 성막할 때의 가스가 침입할 수 없을 정도(수㎚)의 간극이 존재하는 상태도 포함한다.
상기한 바와 같이, 질화물을 원자층 퇴적법에 의해 형성하는 경우에는, 엄격한 조건, 예를 들어 250℃ 이상의 조건이 필요로 되기 때문에, 본 발명의 원자층 퇴적 저해 재료의 사용은 매우 유리하다.
따라서, 다른 형태에 있어서, 본 발명은 기판과, 불소 함유량이 25at％ 이상인 불소 함유 수지층과, 질화물의 층을 갖고 이루어지는 전자 부품으로서,
상기 불소 함유 수지층과, 상기 질화물의 층이 인접하여 위치하는 것을 특징으로 하는 전자 부품을 제공한다.
본 발명에 있어서, 원자층 퇴적 저해층의 상면(기판측의 면과 대향하는 면)에는, 실질적으로 상기 무기 재료 또는 질화물의 층은 존재하지 않는다.
상기 전자 부품의 발명에 있어서, 불소 함유 수지층의 불소 함유량은, 바람직하게는 불소 함유량이 40at％ 이상이다. 또한, 상기 불소 함유 수지층은, 바람직하게는 에스테르기, 히드록실기, 카르복실기 및 이미드기가 존재하지 않는다.
상기 무기 재료는, 바람직하게는 질화물이다. 질화물로서는, 예를 들어 TiN, AIN 또는 SiN을 들 수 있다.
또한, 상기 불소 함유 수지층 중의 불소 함유량은, 불소 함유 수지층과 무기 재료(또는 질화물)의 층의 계면으로부터 불소 함유 수지의 내부로 100㎚의 영역(예를 들어 도 3에 도시한 영역)의 불소 함유량의 평균값이다.
상기 전자 부품은, 상기한 콘덴서에 한정되지 않고, 다른 전자 부품, 예를 들어 트랜지스터, 회로 기판, 반도체 디바이스 등이어도 된다.
이상, 본 발명에 대하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 다양한 개변이 가능하다.
실시예
약 10㎝×10㎝의 Al 기판 위에 디스펜서를 사용하여, 하기 표 1에 나타내는 재료 A∼E를 사용하여, 각각, 하기 표 1에 나타내는 막 두께, 6㎜ 피치로 선폭 1㎜의 격자 형상 패턴을 스크린 인쇄에 의해 형성하였다. 계속해서, 패턴을 형성한 기판 위에, 원자층 퇴적법을 사용하여, 절연층으로서 AlOx(원료 : 트리메틸알루미늄; 조건 : 180사이클; 250℃)를, 전극층으로서 TiN막(원료 : 테트라키스디메틸아미노티타늄 및 암모니아; 조건 : 100사이클; 250℃)을 성막하였다. 또한, 재료 D 및 E는 실시예이다. 재료 A는 불소 불함유 수지이고, 재료 B는 분자 중에 에스테르 결합을 갖는 불소 함유 수지이며, 재료 C는 말단에 -Si(OH)3를 갖는 불소 함유 수지이고, 이들은 비교예이다.
Figure pct00005
Figure pct00006
(평가)
ㆍ수지 도포부의 전기 저항값
성막 후의 수지 도포부의 전기 저항값(수지 도포부의 격자에 의해 형성된 인접하는 셀간의 저항값)을 2단자법에 의해 측정하였다. 결과를 하기 표 2에 나타낸다.
ㆍ수지 도포부의 X선 광전자 분광(XPS : X-ray Photo electron Spectroscopy) 분석
또한, 상기의 저항값이 높았던 재료 B, D 및 E에 대하여, ALD 전후에, 수지 도포부를, X선 광전자 분광 장치에 의해 표면 분석하였다. 결과를 하기 표 2에 아울러 나타낸다. 측정 개소는, 격자가 교차하는 개소의 중심 부근의 직경 2㎚의 스폿으로 하였다.
Figure pct00007
ㆍALD 후의 불소 함유량
ALD 후의 시료를, 수렴 이온빔(FIB : Focused Ion Beam)에 의해 가공하여, 단면을 노출시켰다. 단면의 TiN막과 수지층의 계면으로부터 100㎚의 영역(도 3 참조)의 평균 불소양을, STEM-EDS 측정 장치(STEM : 니혼덴시 가부시키가이샤(JEM-2200FS), EDS 검출기 : 니혼덴시 가부시키가이샤(드라이 SD60GV), EDS 시스템 : 서모 피셔 사이언티픽 가부시키가이샤(Noran system7))에 의해 측정하였다.
결과는, 수지 D 및 E는, 불소 함유량이 30at％ 이상이었다. 한편, 수지 B는, 불소 함유량이 약간(3at％ 이하)이며, 수지 C는 불소가 거의 존재하지 않았다(정량 하한 이하).
상기의 결과로부터 명백해진 바와 같이, 불소 함유량이 30at％ 이상이고, 관능기를 갖지 않는 재료 D 및 E를 사용한 경우에는, ALD 후에도 수지 도포부에 있어서 높은 저항값을 유지하고, 또한, 수지 위에 Ti가 거의 존재하지 않았다. 한편, 불소 불함유 수지인 재료 A 및 말단에 관능기를 갖는 재료 C를 사용한 경우에는, ALD 후에 수지 도포부의 저항값이 현저하게 저하되고, 또한, 수지 위에 Ti가 많이 존재하였다. 에스테르 결합을 갖는 재료 B를 사용한 경우에는, 저항값은 높았지만, 수지 위에 Ti가 존재하여, ALD 저해 효과는 충분하지 않았다. 이상으로부터, 본 발명의 범위 내에 있는 ALD 저해 재료는, 매우 양호한 ALD 저해 효과를 갖는 것이 확인되었다. 또한, 높은 ALD 저해 효과를 갖는 수지는, ALD 후에도 불소 함유량이 높은 것이 확인되었다. 또한, 여기에는 기재되어 있지 않지만, ZrOx, SiOx, AlN, SiN, Al, Cu 및 Zr에 있어서도 마찬가지의 효과가 얻어지는 것이 확인되었다.
실시예 2
약 10㎝×10㎝의 Al 기판 위에, ALD법을 사용하여, AlOx(원료 : 트리메틸알루미늄; 조건 : 180사이클; 250℃)를 성막하였다. 계속해서, 실시예 1과 마찬가지로, 수지 D 및 수지 D의 말단을 COOH로 한 수지 D'를 사용하여, 스크린 인쇄법에 의해 격자 형상 패턴을 형성하였다. 계속해서, ALD법을 사용하여 TiN막을 성막하였다(원료 : 테트라키스디메틸아미노티타늄 및 암모니아; 조건 : 100사이클; 310℃).
(평가)
실시예 1과 마찬가지로, ALD 전후에, 수지 도포부를, X선 광전자 분광 장치에 의해 표면 분석하였다. 결과를 하기 표 3에 나타낸다.
Figure pct00008
상기의 결과로 명백해진 바와 같이, 본 발명의 범위 내에 있는 수지 D는, 310℃에서의 성막이라도 양호한 ALD 저해 효과를 갖고 있었다. 한편, 말단에 COOH기를 갖는 수지 D'는, ALD 후의 수지 표면에 Ti가 많이 존재하였다. 본 발명은 어떠한 이론에도 구속되지 않지만, 이것은, 수지 D'에 있어서는 말단의 COOH가 활성점으로 되어, 수지의 열화 또는 분해가 진행되어, 충분한 ALD 저해 효과가 얻어지지 않았다고 생각된다.
비교예
ALD 저해 재료로서 불소 함유량이 약 50at％인 폴리테트라플루오로에틸렌(PTFE)을 사용하고, ALD법의 온도 조건을 변화시키는 것 이외는(저온 : 약 235℃; 고온 : 약 280℃) 실시예 1과 마찬가지로 하여, AlOx 및 TiN을 연속 성막하였다.
ALD 후에, 수지 위의 XPS 분석을 실시한 결과, 저온(약 235℃)의 경우만 ALD 저해 효과를 확인할 수 있었다. 고온(약 280℃)의 경우에는, PTFE 위에 Ti가 관찰되어, ALD막의 저해 효과가 상실된 것이 확인되었다.
본 발명은 어떠한 이론에도 구속되지 않지만, 이것은, PTFE는 불소 함유량은 높지만, 제1급 탄소와 제2급 탄소만 포함하고 있기 때문에, ALD 중에 해중합이 발생하기 쉽게 되어 있기 때문이라고 생각된다.
본 발명의 원자층 퇴적 저해 재료는, 다양한 전자 부품의 제조에 있어서 적합하게 사용된다.
1 : 콘덴서
2 : 기판(하부 전극)
4 : 원자층 퇴적 저해층
6 : 유전체층
8 : 상부 전극
10, 10' : 단자 전극
12 : 알루미늄 기판
14 : AlOx층
16 : TiN층
18 : 수지층
20 : 측정 영역

Claims (20)

  1. 불소 함유량이 30at％ 이상이며, 적어도 하나의 제3급 탄소 혹은 제4급 탄소를 갖고, 또한, 에스테르기, 히드록실기, 카르복실기 및 이미드기를 갖지 않는 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료.
  2. 제1항에 있어서,
    불소 함유량이 50at％ 이상인 것을 특징으로 하는 원자층 퇴적 저해 재료.
  3. 불소 함유량이 30at％ 이상이며, 250℃의 원자층 퇴적 조건 하에 노출된 경우의 불소 함유량의 감소율이, 50％ 이하인 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료.
  4. 제3항에 있어서,
    불소 함유량의 감소율이, 30％ 이하인 것을 특징으로 하는 원자층 퇴적 저해 재료.
  5. 250℃의 원자층 퇴적 조건 하에 노출된 후의 불소 함유량이 25at％ 이상인 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료.
  6. 제5항에 있어서,
    250℃의 원자층 퇴적 조건 하에 노출된 후의 불소 함유량이 40at％ 이상인 것을 특징으로 하는 원자층 퇴적 저해 재료.
  7. 하기 식 (I):
    Figure pct00009

    [식 중:
    X 및 Y가, 각각 독립적으로, H, F 또는 CR11 3이고;
    R11은, 각각 독립적으로, H 또는 F이고;
    R1, R2 및 R3은, 각각 독립적으로, H 또는 F이고;
    R4 및 R6은, 각각 독립적으로, H, F 또는 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개의 알킬기이고;
    R5 및 R7은, 각각 독립적으로, 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개의 알킬기이거나, 혹은
    R5 및 R7은, 하나로 되어,
    -(O)s-(CR12 2)t-
    (식 중,
    R12는, H, F 또는 불소에 의해 치환되어 있어도 되는 탄소수 1∼6개의 알킬기이고,
    s는 0∼2의 정수이고, t는 1∼6의 정수이며,
    식 중, O 및 CR12 2의 존재 순서는, 기재된 순서에 한정되지 않고, 임의임)
    로 나타내어지는 기를 형성해도 되고;
    p, q 및 r은, 각각 독립적으로, 0∼6의 정수이고;
    n은 임의의 자연수임]
    로 나타내어지는 불소 함유 수지를 포함하는 원자층 퇴적 저해 재료.
  8. 제7항에 있어서,
    불소 함유 수지가,
    R1 및 R3이 F이고, p가 1 또는 2이며,
    R4 및 R6이 F이고,
    R5 및 R7이 하나로 되어, -O-CF2-CF2- 또는 -O-CF(CF3)2-O-를 형성하고,
    q가 0 또는 1이고,
    r이 0인
    식 (I)로 나타내어지는 수지인 것을 특징으로 하는 원자층 퇴적 저해 재료.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    불소 함유 수지가, 수소 원자를 포함하지 않는 것을 특징으로 하는 원자층 퇴적 저해 재료.
  10. 기판 위에 무기 재료의 박막의 패턴을 원자층 퇴적법에 의해 형성하는 방법으로서,
    기판 위에, 제1항 내지 제9항 중 어느 한 항에 기재된 원자층 퇴적 저해 재료를 사용하여, 원자층 퇴적 저해층의 패턴을 형성하는 것,
    계속해서, 원자층 퇴적법에 의해, 원자층 퇴적 저해층이 존재하지 않는 영역에, 무기 재료의 층을 형성하는 것을 포함하는 방법.
  11. 기판과, 불소 함유량이 25at％ 이상인 불소 함유 수지층과, 원자층 퇴적법에 의해 형성된 무기 재료의 층을 갖고 이루어지는 전자 부품으로서,
    상기 불소 함유 수지층과, 상기 무기 재료의 층이 인접하여 위치하는 것을 특징으로 하는 전자 부품.
  12. 제11항에 있어서,
    불소 함유량이 40at％ 이상인 것을 특징으로 하는 전자 부품.
  13. 제11항 또는 제12항에 있어서,
    불소 수지층에, 에스테르기, 히드록실기, 카르복실기 및 이미드기가 존재하지 않는 것을 특징으로 하는 전자 부품.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    무기 재료가 TiN, AIN 또는 SiN인 것을 특징으로 하는 전자 부품.
  15. 기판과, 불소 함유량이 25at％ 이상인 불소 함유 수지층과, 질화물의 층을 갖고 이루어지는 전자 부품으로서,
    상기 불소 함유 수지층과, 상기 질화물의 층이 인접하여 위치하는 것을 특징으로 하는 전자 부품.
  16. 제15항에 있어서,
    불소 함유량이 40at％ 이상인 것을 특징으로 하는 전자 부품.
  17. 제15항 또는 제16항에 있어서,
    불소 수지층에, 에스테르기, 히드록실기, 카르복실기 및 이미드기가 존재하지 않는 것을 특징으로 하는 전자 부품.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서,
    질화물이 TiN, AIN 또는 SiN인 것을 특징으로 하는 전자 부품.
  19. 제11항 내지 제18항 중 어느 한 항에 있어서,
    제10항에 기재된 방법을 사용하여 제조된 전자 부품.
  20. 제11항 내지 제19항 중 어느 한 항에 있어서,
    콘덴서인 전자 부품.
KR1020177025827A 2015-03-13 2016-03-08 원자층 퇴적 저해 재료 KR102053509B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015051240 2015-03-13
JPJP-P-2015-051240 2015-03-13
PCT/JP2016/057067 WO2016147941A1 (ja) 2015-03-13 2016-03-08 原子層堆積阻害材料

Publications (2)

Publication Number Publication Date
KR20170117531A true KR20170117531A (ko) 2017-10-23
KR102053509B1 KR102053509B1 (ko) 2019-12-06

Family

ID=56919823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177025827A KR102053509B1 (ko) 2015-03-13 2016-03-08 원자층 퇴적 저해 재료

Country Status (6)

Country Link
US (1) US10508337B2 (ko)
JP (2) JP6493513B2 (ko)
KR (1) KR102053509B1 (ko)
CN (1) CN107406975B (ko)
TW (1) TWI627192B (ko)
WO (1) WO2016147941A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US11430656B2 (en) * 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
KR102112705B1 (ko) * 2016-12-09 2020-05-21 주식회사 원익아이피에스 박막 증착 방법
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
KR20210029142A (ko) 2018-07-02 2021-03-15 샌트랄 글래스 컴퍼니 리미티드 기판, 기판의 금속표면영역에 대한 선택적인 막 퇴적방법, 유기물의 퇴적막 및 유기물
JP7502644B2 (ja) 2019-01-10 2024-06-19 セントラル硝子株式会社 基板、選択的膜堆積方法、有機物の堆積膜及び有機物
JP7118099B2 (ja) * 2020-01-15 2022-08-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
CN112175220B (zh) 2020-09-03 2023-01-03 广东以色列理工学院 耐高温的改性聚丙烯薄膜及其制备方法和应用
EP4287240A4 (en) 2021-02-01 2024-07-17 Central Glass Co Ltd SUBSTRATE, SELECTIVE FILM DEPOSITION PROCESS, ORGANIC MATERIAL DEPOSITION FILM AND ORGANIC MATERIAL

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107023A (ja) * 1996-07-03 1998-04-24 Novellus Syst Inc 置換フッ化炭化水素重合体層の蒸着方法
JPH10251850A (ja) * 1997-03-18 1998-09-22 Mitsubishi Electric Corp Ｃｕ成膜用ＣＶＤ装置
JP2002343858A (ja) * 2001-05-11 2002-11-29 Sony Corp 半導体装置およびその製造方法
JP2010540773A (ja) 2007-09-26 2010-12-24 イーストマン コダック カンパニー 無機材料の選択領域堆積法
JP2011501779A (ja) 2007-09-26 2011-01-13 イーストマン コダック カンパニー 無機材料を選択領域堆積するためのオルガノシロキサン材料
JP2013545286A (ja) * 2010-10-07 2013-12-19 ジョージア・テック・リサーチ・コーポレーション 電界効果トランジスタおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920482A1 (en) * 1996-08-26 1999-06-09 Minnesota Mining And Manufacturing Company Fluoropolymer-epoxy resin semi-interpenetrating network composition
EP1392744B1 (en) * 2001-05-02 2008-07-09 3M Innovative Properties Company Emulsifier free aqueous emulsion polymerization process for making fluoropolymers
US7011930B2 (en) * 2002-03-15 2006-03-14 The Penn State Research Foundation Method for control of temperature-sensitivity of polymers in solution
US6887927B2 (en) * 2002-08-27 2005-05-03 3M Innovative Properties Company Fluoropolymer compositions containing a nitrogen cure site monomer and a sulfone or sulfoxide compound
JP2004259661A (ja) * 2003-02-27 2004-09-16 Asahi Glass Co Ltd 膜・電極接合体及びその製造方法
ITMI20042554A1 (it) * 2004-12-30 2005-03-30 Solvay Solexis Spa Procedimento per la preparazione di dispersioni di fluoropolimeri
JP5074059B2 (ja) * 2007-02-28 2012-11-14 東京エレクトロン株式会社 層間絶縁膜および配線構造と、それらの製造方法
US20100069554A1 (en) * 2008-09-18 2010-03-18 Dupont Performance Elastomers L.L.C. Curable fluoropolymer compositions
US8753933B2 (en) * 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
JP5429078B2 (ja) * 2010-06-28 2014-02-26 東京エレクトロン株式会社 成膜方法及び処理システム
US8945305B2 (en) * 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
JP5700513B2 (ja) * 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
JP2013254874A (ja) * 2012-06-07 2013-12-19 National Institute For Materials Science 自己形成２層分離による有機半導体薄膜形成方法、有機半導体薄膜、及び有機半導体デバイス
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
US8937016B2 (en) * 2013-06-21 2015-01-20 Eastman Kodak Company Substrate preparation for selective area deposition
US8921236B1 (en) * 2013-06-21 2014-12-30 Eastman Kodak Company Patterning for selective area deposition
US10316406B2 (en) * 2015-10-21 2019-06-11 Ultratech, Inc. Methods of forming an ALD-inhibiting layer using a self-assembled monolayer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107023A (ja) * 1996-07-03 1998-04-24 Novellus Syst Inc 置換フッ化炭化水素重合体層の蒸着方法
JPH10251850A (ja) * 1997-03-18 1998-09-22 Mitsubishi Electric Corp Ｃｕ成膜用ＣＶＤ装置
JP2002343858A (ja) * 2001-05-11 2002-11-29 Sony Corp 半導体装置およびその製造方法
JP2010540773A (ja) 2007-09-26 2010-12-24 イーストマン コダック カンパニー 無機材料の選択領域堆積法
JP2011501779A (ja) 2007-09-26 2011-01-13 イーストマン コダック カンパニー 無機材料を選択領域堆積するためのオルガノシロキサン材料
JP2013545286A (ja) * 2010-10-07 2013-12-19 ジョージア・テック・リサーチ・コーポレーション 電界効果トランジスタおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Area selective atomic layer deposition of titanium dioxide : Effect of precursor chemistry, J. Vac. Sci. technol. B 24(6)

Also Published As

Publication number Publication date
TWI627192B (zh) 2018-06-21
TW201638128A (zh) 2016-11-01
JP2019135325A (ja) 2019-08-15
JP6756388B2 (ja) 2020-09-16
KR102053509B1 (ko) 2019-12-06
US10508337B2 (en) 2019-12-17
CN107406975B (zh) 2019-07-05
WO2016147941A1 (ja) 2016-09-22
US20170356086A1 (en) 2017-12-14
JPWO2016147941A1 (ja) 2017-12-21
CN107406975A (zh) 2017-11-28
JP6493513B2 (ja) 2019-04-03

Similar Documents

Publication Publication Date Title
JP6756388B2 (ja) 原子層堆積阻害材料
US10256045B2 (en) Capacitor
JP2001110801A (ja) パターン形成方法、並びに電子素子、光学素子及び回路基板
JP6423953B2 (ja) ペロブスカイト誘電体層を有する巻回型コンデンサおよびその製造方法
KR20160034899A (ko) 서미스터용 금속 질화물 재료 및 그 제조 방법 그리고 필름형 서미스터 센서
JP2017529698A (ja) コンデンサおよびその製造方法
US11081278B2 (en) Capacitor
JP6070930B2 (ja) 電子部品
JP4587310B2 (ja) 誘電体膜キャパシタおよびその製造方法
JP2007059583A (ja) 誘電体膜キャパシタおよびその製造方法
KR101875333B1 (ko) Ptc 세라믹 서미스터 및 이의 제조방법
JP7197311B2 (ja) キャパシタおよびキャパシタの製造方法
JP6375669B2 (ja) 電子部品の製造方法
WO2022239722A1 (ja) 半導体装置、マッチング回路及びフィルタ回路
JP4998337B2 (ja) 誘電体素子の製造方法
KR100859263B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
JP4148293B2 (ja) 薄膜複合材料、およびこれを用いた配線板用材料、配線板、電子部品用材料、電子部品、ならびにこれらの製造方法
JP2013191764A (ja) 半導体装置の製造方法及び半導体装置
JP2019204876A (ja) 巻回型コンデンサの製造方法及び巻回型コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant