KR20170085450A - 프로브 가이드판, 그 제조 방법 및 프로브 장치 - Google Patents
프로브 가이드판, 그 제조 방법 및 프로브 장치 Download PDFInfo
- Publication number
- KR20170085450A KR20170085450A KR1020170005902A KR20170005902A KR20170085450A KR 20170085450 A KR20170085450 A KR 20170085450A KR 1020170005902 A KR1020170005902 A KR 1020170005902A KR 20170005902 A KR20170005902 A KR 20170005902A KR 20170085450 A KR20170085450 A KR 20170085450A
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- silicon substrate
- guide plate
- probe
- opening
- Prior art date
Links
- 239000000523 sample Substances 0.000 title claims abstract description 154
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 210
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 201
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 201
- 239000010703 silicon Substances 0.000 claims abstract description 201
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 98
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 7
- 230000000149 penetrating effect Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
프로브 가이드판은, 내부에 제 1 관통 구멍이 형성된 제 1 실리콘 기판, 제 1 실리콘 기판 상에 형성되고, 제 1 관통 구멍이 배치된 영역에 개구를 갖는 절연층, 절연층 상에 배치되고, 제 1 관통 구멍에 대응하는 위치에 제 2 관통 구멍이 형성된 제 2 실리콘 기판, 및 제 1 실리콘 기판 및 제 2 실리콘 기판의 노출면에 형성된 실리콘 산화층을 포함한다.
Description
본 발명은 프로브 가이드판, 프로브 가이드판의 제조 방법 및 프로브 장치에 관한 것이다.
반도체 장치 등의 검사 대상의 전기적 특성은, 통전에 대해 검사 대상의 복수의 전극 패드에 프로브 장치의 프로브 단자를 접촉시켜 측정된다. 프로브 장치는 관통 구멍이 형성된 프로브 가이드판을 갖고, 프로브 단자가 프로브 가이드판의 관통 구멍에 삽입되어 프로브 단자가 위치 결정된다.
또한, 프로브 장치에 사용되는 프로브 가이드판으로서는, 강도를 향상시키기 위해 스페이서를 개재해서 2개의 가이드판이 서로 본딩된 프로브 가이드판이 공지되어 있다. 프로브 가이드판을 제조하기 위해서는, 2개의 가이드판과 스페이서를 별개로 제조해서 조립할 필요가 있다. 이러한 이유로, 비용이 증가하고 제조의 리드 타임이 또한 증가한다.
또한, 2개의 가이드판과 스페이서가 본딩을 통해 조립되므로, 상부 가이드판과 하부 가이드판의 관통 구멍의 위치 정밀도가 낮아지게 된다. 이러한 이유로, 특히 관통 구멍의 직경 및 배치 피치가 작아지면, 프로브 단자를 상하 관통 구멍에 능숙하게 삽입하지 못할 수 있다.
본 발명의 예시적인 실시예는, 2개의 가이드판이 낮은 비용에서 높은 정밀도로 적층되는 신규한 프로브 가이드판, 프로브 가이드판의 제조 방법 및 프로브 장치를 제공한다.
본 발명의 실시예에 따른 프로브 가이드판(probe guide plate)은,
내부에 제 1 관통 구멍이 형성된 제 1 실리콘 기판,
상기 제 1 실리콘 기판 상에 형성되고, 상기 제 1 관통 구멍이 배치된 영역에 개구를 갖는 절연층,
상기 절연층 상에 배치되고, 상기 제 1 관통 구멍에 대응하는 위치에 제 2 관통 구멍이 형성된 제 2 실리콘 기판, 및
상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판의 노출면에 형성된 실리콘 산화층을 포함한다.
본 발명의 실시예에 따른 프로브 장치는,
프로브 가이드판 및 프로브 단자를 포함하고,
상기 프로브 가이드판은,
내부에 제 1 관통 구멍이 형성되는 제 1 실리콘 기판,
상기 제 1 실리콘 기판 상에 형성되고, 상기 제 1 관통 구멍이 배치되는 영역에 개구를 갖는 절연층,
상기 절연층 상에 배치되고, 상기 제 1 관통 구멍에 대응하는 위치에 제 2 관통 구멍이 형성되는 제 2 실리콘 기판, 및
상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판의 노출면에 형성된 실리콘 산화층을 포함하고,
상기 프로브 단자는, 상기 프로브 가이드판의 제 2 관통 구멍으로부터 상기 제 1 관통 구멍에 삽입된다.
절연층은 실리콘 산화층일 수 있다.
본 발명의 실시예에 따른 프로브 가이드판의 제조 방법은,
제 1 실리콘 기판, 절연층 및 제 2 실리콘 기판이 해당 순서로 적층되는 실리콘 다층 기판을 준비하는 단계,
랜덤 순서로 상기 제 1 실리콘 기판에 제 1 관통 구멍을 형성하고 상기 제 2 실리콘 기판에 제 2 관통 구멍을 형성해서, 상기 제 1 관통 구멍과 상기 제 2 관통 구멍을 서로 대응하는 위치에 배치하는 단계,
등방성 에칭에 의해 상기 절연층을 에칭해서, 상기 제 1 관통 구멍이 배치되는 영역에 상기 절연층의 개구를 형성하는 단계, 및
상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판의 노출면에 실리콘 산화층을 형성하는 단계를 포함한다.
본 발명에 따르면, 프로브 가이드판은, 제 1 실리콘 기판, 제 1 실리콘 산화층 및 제 2 실리콘 기판이 해당 순서로 적층된 실리콘 다층 기판을 이용해서 제조된다. 포토리소그래피에 기반하여, 제 1 실리콘 기판 및 제 2 실리콘 기판은 제 1 관통 구멍 및 제 2 관통 구멍이 위치 결정되어 형성된다.
또한, 제 1 실리콘 산화층은 등방성으로 에칭되어, 제 1 실리콘 기판의 제 1 관통 구멍이 배치되는 영역에 제 1 실리콘 산화층의 개구가 형성된다.
이에 의해, 별개로 제조되는 2개의 가이드판을 스페이서를 개재해서 본딩하는 방법과 비교하여, 상부 및 하부 관통 구멍의 위치 정밀도를 높이고, 비용을 절감하고, 제조의 리드 타임을 단축할 수 있다.
또한, 바람직한 양태에서, 제 1 실리콘 기판의 제 1 관통 구멍의 내벽의 상단부에 노치부가 형성되어, 개구 직경이 크다. 이 때문에, 제 1 관통 구멍과 제 2 관통 구멍이 서로 어긋나게 배치되어 있어도, 프로브 단자를 제 2 관통 구멍으로부터 제 1 관통 구멍에 원활하게 삽입할 수 있다.
도 1a 및 도 1b는 제 1 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 1).
도 2a 및 도 2b는 제 1 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 2).
도 3a 및 도 3b는 제 1 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 3).
도 4a 및 도 4b는 제 1 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 4).
도 5는 제 1 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 5).
도 6은 제 1 실시예의 프로브 가이드판을 도시하는 단면도.
도 7은 제 1 실시예의 프로브 가이드판을 도시하는 평면도.
도 8은 제 1 실시예의 프로브 가이드판의 상부 및 하부 관통 구멍에 프로브 단자가 삽입되는 상태를 도시하는 단면도.
도 9는 제 1 실시예의 프로브 장치를 도시하는 단면도.
도 10a 및 도 10b는 제 2 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 1).
도 11a 및 도 11b는 제 2 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 2).
도 12a 및 도 12b는 제 2 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 3).
도 13은 제 2 실시예의 프로브 가이드판을 도시하는 단면도.
도 2a 및 도 2b는 제 1 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 2).
도 3a 및 도 3b는 제 1 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 3).
도 4a 및 도 4b는 제 1 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 4).
도 5는 제 1 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 5).
도 6은 제 1 실시예의 프로브 가이드판을 도시하는 단면도.
도 7은 제 1 실시예의 프로브 가이드판을 도시하는 평면도.
도 8은 제 1 실시예의 프로브 가이드판의 상부 및 하부 관통 구멍에 프로브 단자가 삽입되는 상태를 도시하는 단면도.
도 9는 제 1 실시예의 프로브 장치를 도시하는 단면도.
도 10a 및 도 10b는 제 2 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 1).
도 11a 및 도 11b는 제 2 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 2).
도 12a 및 도 12b는 제 2 실시예에 따른 프로브 가이드판의 제조 방법을 도시하는 단면도(그 3).
도 13은 제 2 실시예의 프로브 가이드판을 도시하는 단면도.
이하, 첨부된 도면을 참조해서 실시예들을 설명한다.
(제 1 실시예)
도 1a 내지 도 5는 제 1 실시예의 프로브 가이드판의 제조 방법을 도시하고, 도 6 내지 도 8은 제 1 실시예의 프로브 가이드판을 도시하고, 도 9는 제 1 실시예의 프로브 장치를 도시한다. 이하에서는, 프로브 가이드판의 제조 방법을 설명함과 함께, 프로브 가이드판 및 프로브 장치의 구조를 설명한다.
제 1 실시예의 프로브 가이드판의 제조 방법에서, 도 1a에 도시된 바와 같이, 우선, 제 1 실리콘 기판(10), 제 1 실리콘 산화층(12) 및 제 2 실리콘 기판(20)이 아래로부터 해당 순서로 적층된 실리콘 다층 기판(5)을 준비한다.
제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)으로서는, 약 100㎛ 내지 500㎛의 두께를 갖는 실리콘 웨이퍼가 사용된다. 백 그라인더 장치에 의해 약 600㎛ 내지 800㎛의 두께를 갖는 실리콘 웨이퍼의 이면을 연삭하여 필요한 두께로 조정된다. 또한, 제 1 실리콘 산화층(12)의 두께는 약 3㎛ 내지 500㎛이다.
실리콘 다층 기판(5)으로서는, 예를 들면 SOI(Silicon On Insulator) 기판이 사용된다. 이 경우, 제 1 실리콘 산화층(12)은 열 산화에 의해 제 1 실리콘 기판(10)의 표면에 형성된다. 그 다음, 제 2 실리콘 기판(20)이, 제 1 실리콘 기판(10)의 표면의 제 1 실리콘 산화층(12) 상에 양극 본딩에 의해 직접 본딩된다. 열 산화에 의해 형성된 제 1 실리콘 산화층(12)의 두께는 약 3㎛ 내지 20㎛이다.
또는, 두께가 20㎛보다 큰 제 1 실리콘 산화층(12)을 사용할 경우에, 제 1 실리콘 산화층(12)은 유리 기판으로 형성된다. 유리 기판은 제 1 실리콘 산화층(12)과 동일한 절연 물질인 이산화규소로 구성된다.
유리 기판이 제 1 실리콘 산화층(12)으로 사용될 경우, 제 2 실리콘 기판(20)은 우선 유리 기판을 개재해서 제 1 실리콘 기판(10) 상에 적층된다. 다음으로, 제 1 실리콘 기판(10)과 제 2 실리콘 기판(20)과 유리 기판을 각각 양극 본딩에 의해 직접 본딩한다.
복수의 제품 영역이 제 1 및 제 2 실리콘 기판(10, 20)에 획정된다. 도 1a 이후에서는, 하나의 제품 영역이 부분적으로 도시된다.
다음으로, 도 1b에 도시한 바와 같이, 제 2 실리콘 기판(20) 상에 패터닝에 의해 각각 구멍 형상의 제 1 개구(15a) 및 제 2 개구(15b)를 갖는 레지스트층(15)을 형성한다.
제 2 실리콘 기판(20)의 중앙부(A)에는, 관통 구멍을 형성하기 위한 소직경의 제 1 개구(15a)가 배치된다. 또한, 제 2 실리콘 기판(20)의 주연부(B)에는, 나사용 관통 구멍을 형성하기 위한 대직경의 제 2 개구(15b)가 배치된다.
레지스트층(15)은, 액체 레지스트를 도포하고 포토리소그래피에 기반하여 포토마스크를 통해 레지스트를 노광한 후 현상함으로써 형성된다. 또는, 레지스트층(15)은 드라이 필름 레지스트를 사용해서 형성될 수 있다.
계속해서, 도 1b 및 도 2a에 도시된 바와 같이, 제 2 실리콘 기판(20)은 레지스트층(15)의 제 1 개구(15a) 및 제 2 개구(15b)를 통해 이방성 드라이 에칭에 의해 제 1 실리콘 산화층(12)까지 에칭된다. 이어서, 레지스트층(15)은 제거된다.
이방성 드라이 에칭으로서는, SF6계 가스 등을 이용한 DRIE(Deep Reactive Ion Etching)를 사용한다.
이에 의해, 도 2a에 도시된 바와 같이, 제 2 실리콘 기판(20)의 중앙부(A)에는, 제 2 실리콘 기판(20)을 상면에서 하면으로 관통하는 제 2 관통 구멍(20a)이 형성된다. 제 2 관통 구멍(20a)은 레지스트층(15)의 제 1 개구(15a)에 대응하는 위치에 형성된다.
또한, 동시에, 제 2 실리콘 기판(20)의 주연부(B)에는, 나사용 관통 구멍을 형성하기 위한 개구 구멍(20b)이 형성된다. 개구 구멍(20b)은 레지스트층(15)의 제 2 개구(15b)에 대응하는 위치에 형성된다.
이 때, 도 2a의 부분 확대 단면도에 도시한 바와 같이, 제 2 관통 구멍(20a)의 내벽의 하단부는 외측으로 사이드 에칭되어, 제 2 관통 구멍(20a)의 내벽의 하단부에 노치 형상을 갖는 노치부(N)가 형성된다.
그 이유를 설명한다. 제 2 실리콘 기판(20)의 에칭이 종료되고 오버 에칭이 수행될 경우, 절연체인 제 1 실리콘 산화층(12)이 제 2 관통 구멍(20a)의 바닥에 노출된다. 이 때문에, 제 2 관통 구멍(20a)의 바닥에는 플라즈마의 양(+) 이온이 잔류하고 외측으로 확산해서, 제 2 관통 구멍(20a)의 내벽이 에칭된다.
제 1 실리콘 산화층(12) 대신에 금속층 등의 도체층을 배치하면, 제 2 관통 구멍(20a)의 바닥으로부터 도체층으로 양(+) 이온이 흐른다. 따라서, 제 2 관통 구멍(20a)의 내벽의 하단부에 노치부(N)가 형성되지 않는다.
예를 들면, 제 2 실리콘 기판(20)의 두께가 약 100㎛이고 오버 에칭량이 20%로 설정되면, 폭(W)이 약 10㎛이고 깊이(D)가 약 10㎛인 노치부(N)가 형성된다.
도 2b는, 도 2a의 부분 확대 단면도에서 아래에서 볼 때 제 2 관통 구멍(20a)의 내벽에 형성된 노치부(N)의 부분 확대 평면도이다. 도 2b에 도시된 바와 같이, 제 2 관통 구멍(20a)은 아래에서 볼 때 직사각형 형상을 갖고, 노치부(N)는 제 2 관통 구멍(20a)의 내벽의 하단부의 둘레 영역에서 환상(環狀)으로 연결되어 형성된다.
제 2 관통 구멍(20a)의 크기는, 예를 들면 약 20㎛×20㎛ 내지 100㎛×100㎛이다. 또한, 제 2 관통 구멍(20a)의 배치 피치는, 예를 들면 약 40㎛ 내지 150㎛로 설정된다.
제 2 관통 구멍(20a)의 평면 형상은 직사각형 형상 이외에도, 원형, 타원형 등일 수 있다.
다음으로, 도 3a에 도시된 바와 같이, 도 2a의 구조는, 제 1 실리콘 기판(10)이 상부 측에 배치되도록 수직으로 반전된다. 다음으로, 도 1b의 프로세스와 마찬가지로, 제 1 실리콘 기판(10)의 상면에는, 패터닝에 의해 각각 구멍 형상의 제 1 개구(16a) 및 제 2 개구(16b)를 갖는 레지스트층(16)이 형성된다.
이 때, 제 2 실리콘 기판(20) 상에 형성된 정렬 마크(도시하지 않음)가 아래에서 CCD 카메라(도시하지 않음)에 의해 화상 인식되어, 포토리소그래피에 의한 위치 결정이 수행된다.
이에 의해, 레지스트층(16a)의 제 1 개구(16a) 및 제 2 개구(16b)가 제 2 실리콘 기판(20)의 제 2 관통 구멍(20a) 및 개구 구멍(20b)에 대해 높은 위치 정밀도로 배치된다.
또한, 도 2a의 프로세스와 마찬가지로, 레지스트층(16)의 제 1 개구(16a) 및 제 2 개구(16b)를 통한 이방성 드라이 에칭에 의해, 제 1 실리콘 기판(10)은 제 1 실리콘 산화층(12)까지 에칭된다. 그 후, 레지스트층(16)이 제거된다.
이에 의해, 도 3b에 도시된 바와 같이, 제 1 실리콘 기판(10)에는, 제 1 실리콘 기판(10)을 상면에서 하면으로 관통하는 제 1 관통 구멍(10a)이 형성된다. 이 때, 도 2a와 마찬가지로, 도 3b의 부분 확대 단면도에서 나타낸 바와 같이, 제 1 관통 구멍(10a)의 내벽의 하단부에는, 노치 형상을 갖는 노치부(N)가 형성된다.
또한, 동시에, 제 2 실리콘 기판(20)의 개구 구멍(20b)에 대응하는 제 1 실리콘 기판(10)의 위치에는, 나사용 관통 구멍을 형성하기 위한 개구 구멍(10b)이 형성된다.
이와 같이, 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)과 제 2 실리콘 기판(20)의 제 2 관통 구멍(20a)은 서로 대응하는 위치에 형성된다. 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)은 포토리소그래피에 사용되는 위치 결정 기술에 의해 높은 위치 정밀도로 배치된다.
이 때문에, 예를 들면 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)과 제 2 실리콘 기판(20)의 제 2 관통 구멍(20a) 사이의 위치 어긋남량을 약 10㎛ 이하로 억제할 수 있다.
상기 실시예에서는, 제 2 실리콘 기판(20)에 제 2 관통 구멍(20a)을 형성한 후 제 1 실리콘 기판(10)에 제 1 관통 구멍(10a)을 형성하고 있다. 그러나, 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)을 형성하는 프로세스는 램덤 순서이다. 즉, 제 1 실리콘 기판(10)에 제 1 관통 구멍(10a)을 형성한 후에, 제 2 실리콘 기판(20)에 제 2 관통 구멍(20a)을 형성할 수 있다.
이와 같이, 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)의, 제 1 실리콘 산화층(12)에 대향하는 각 내벽의 단부에는 노치부(N)가 각각 형성된다.
계속해서, 도 4a에 도시된 바와 같이, 도 3b의 구조는, 제 1 실리콘 기판(10)이 하부 측에 배치되도록 수직으로 반전된다.
다음으로, 도 4b에 도시된 바와 같이, 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)으로부터 노출된 제 1 실리콘 산화층(12)은 불화수소(HF) 가스를 이용한 드라이 에칭에 의해 에칭된다.
에칭 가스를 가열 및 토출해서 불화수소(HF) 용액을 증발시킴으로써, 높은 종횡비를 갖는 제 1 및 제 2 관통 구멍(10a, 20a)의 바닥에 배치된 제 1 실리콘 산화층(12)을 등방성 에칭에 의해 쉽게 에칭할 수 있다.
도 4b에서, 동시에 제 1 실리콘 산화층(12)의 양면에 불화수소(HF) 가스를 토출해서 제 1 실리콘 산화층(12)을 에칭할 경우의 예가 도시된다. 이 경우, 제 1 실리콘 산화층(12)은, 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a) 및 개구 구멍(10b)과, 제 2 실리콘 기판(20)의 제 2 관통 구멍(20a) 및 개구 구멍(20b)을 통해, 등방성 에칭에 의해 양면에서 동시에 에칭된다.
복수의 제 1 및 제 2 관통 구멍(10a, 20a)이 배치된 중앙부(A)에는, 제 1 및 제 2 관통 구멍(10a, 20a)의 배치 피치가 좁게 설정되어 있다. 이 때문에, 상하의 제 1 및 제 2 관통 구멍(10a, 20a)의 바닥에 배치된 제 1 실리콘 산화층(12)의 상면 및 하면을 동시에 수직 방향 및 수평 방향으로 에칭해서, 상하의 제 1 및 제 2 관통 구멍(10a, 20a)의 바닥으로부터 진행하는 에칭면이 최종적으로 서로 연통된다.
이에 의해, 복수의 제 1 및 제 2 관통 구멍(10a, 20a)이 배치된 중앙부(A)의 제 1 실리콘 산화층(12)이 모두 에칭 제거되어, 제 1 실리콘 산화층(12)의 중앙부에는 집합 개구(12a)가 형성된다.
이와 같이 하여, 제 1 실리콘 기판(10)의 복수의 제 1 관통 구멍(10a)이 배치되는 영역에, 제 1 실리콘 산화층(12)의 집합 개구(12a)가 형성된다. 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)은 제 1 실리콘 산화층(12)의 개구(12a) 내의 공간을 통해 서로 대향 배치된다.
제 1 실리콘 산화층(12)은 등방성으로 에칭되므로, 제 1 실리콘 산화층(12)의 개구(12a)의 내벽은 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)보다 외주 측에 배치된다.
또한, 동시에, 제 1 및 제 2 실리콘 기판(10, 20)의 개구 구멍(10b, 20b)이 배치되는 주연부(B)에서, 제 1 실리콘 산화층(12)의 상면 및 하면은, 상하 개구 구멍(10b, 20b)의 하부로부터 등방성으로 에칭되어, 제 1 실리콘 산화층(12)에 개구 구멍(12b)이 형성된다.
제 1 실리콘 산화층(12)의 개구 구멍(12b)은 제 1 및 제 2 실리콘 기판(10, 20)의 개구 구멍(10b, 20b)과 연통되어, 나사용 관통 구멍(SH)이 형성된다.
나사용 관통 구멍(SH)의 내벽의 제 1 실리콘 산화층(12)은 등방성 에칭에 의해 형성되기 때문에, 제 1 및 제 2 실리콘 기판(10, 20)의 개구 구멍(10b, 20b)으로부터 외측으로 연장되는 언더컷 형상을 갖도록 형성된다.
제 1 및 제 2 실리콘 기판(10, 20)의 주연부(B)에는, 제 1 및 제 2 실리콘 기판(10, 20)의 개구 구멍(10b, 20b)이 넓은 간격으로 배치된다. 이 때문에, 제 1 실리콘 산화층(12)의 개구 구멍(12b)은, 제 1 및 제 2 실리콘 기판(10, 20)의 개구 구멍(10b, 20b)의 내벽으로부터 외측을 향하는 사이드 에칭을 통해 간단히 형성된다.
이에 의해, 제 1 실리콘 기판(10)과 제 2 실리콘 기판(20) 사이의 영역의 주연부(B)에는, 제 1 실리콘 산화층(12)이 절연층으로서 남는다.
제 1 실시예에서, 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)에 제 1 및 제 2 관통 구멍(10a, 20a)을 형성할 경우, 나사용 관통 구멍을 위한 개구(10b, 20b)가 동시에 형성된다. 이에 의해, 제 1 실리콘 산화층(12)에 개구(12a)를 형성할 경우, 동시에 나사용 관통 구멍을 위한 개구 구멍(12b)을 형성함으로써, 나사용 관통 구멍(SH)을 마련할 수 있다.
도 5는, 상측의 제 2 관통 구멍(20a)에서만 불화수소(HF) 가스를 토출해서 제 1 실리콘 산화층(12)을 에칭하는 예를 나타낸다.
이 경우, 등방성 에칭에 의해 제 1 실리콘 산화층(12)이 에칭되어, 제 2 관통 구멍(20a) 및 개구 구멍(20b)을 통해 상면에서 하면으로 관통된다.
이에 의해, 도 4b와 같이, 복수의 제 1 및 제 2 관통 구멍(10a, 20a)이 배치된 중앙부(A)의 제 1 실리콘 산화층(12)이 모두 에칭 제거되어, 제 1 실리콘 산화층(12)의 중앙부에 집합 개구(12a)가 형성된다. 또한, 마찬가지로, 동시에 제 1 실리콘 산화층(12)에 나사용 관통 구멍을 위한 개구 구멍(12b)을 형성해서, 나사용 관통 구멍(SH)이 마련된다.
또한, 도 4b와 같이, 제 1 실리콘 산화층(12)의 개구(12a)의 내벽은 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)보다 외주 측에 배치된다. 또한, 마찬가지로, 나사용 관통 구멍(SH)의 내벽의 제 1 실리콘 산화층(12)은 언더컷 형상을 갖도록 형성된다.
또는, 하부 측의 제 1 관통 구멍(10a)에서만 불화수소(HF) 가스를 토출함으로써, 제 1 실리콘 산화층(12)을 에칭할 수 있다. 이 경우, 제 1 실리콘 산화층(12)의 개구(12a) 및 개구(12b)의 내벽면 각각은 도 5의 수직으로 반전된 형상을 갖는다.
또는, 제 1 실리콘 산화층(12)은 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a) 중 하나에서만 두께 방향으로 부분적으로 에칭된 다음, 제 1 실리콘 산화층(12)은 하나에서 에칭된 에칭면과 연통될 때까지, 다른 것에서 에칭된다.
이와 같이, 제 1 실리콘 산화층(12)에 개구(12a) 및 개구(12b)를 형성하는 프로세스에서, 양면에서 동시에 제 1 실리콘 산화층(12)을 에칭할 수도 있고, 그 어느 한면에서부터 관통되게 에칭될 수도 있다.
또한, 제 1 실리콘 산화층(12)은 어느 하나의 면으로부터 두께 방향으로 부분 에칭된 후, 관통될 때까지 다른 면으로부터 에칭될 수 있다.
한편, 특별한 문제가 없을 경우, 불화수소를 포함하는 용액을 에천트로서 사용하는 웨트 에칭에 의해, 제 1 실리콘 산화층(12)을 에칭해서 개구(12a) 및 개구 구멍(12b)을 형성할 수 있다.
제 1 실시예에서, 도 4b의 구조를 이용해서 프로브 가이드판을 제조하는 양태를 설명한다.
도 6에 도시된 바와 같이, 도 4b의 구조가 열 산화되어, 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)의 노출면에 제 2 실리콘 산화층(30)을 형성한다. 제 2 실리콘 산화층(30)의 두께는, 예를 들면 0.5㎛ 내지 7㎛로 설정된다.
그 다음, 제 1 실리콘 기판(10)의 상면으로부터 제 2 실리콘 기판(20)의 하면으로 절삭 프로세스가 수행되어 개개의 제품 영역이 얻어진다.
이상에 의해, 도 6에 나타내는 바와 같이, 제 1 실시예의 프로브 가이드판(1)이 제조된다.
상술한 바와 같이, 프로브 가이드판(1)의 제조 방법에서는, 제 1 실리콘 기판(10), 제 1 실리콘 산화층(12) 및 제 2 실리콘 기판(20)이 해당 순서로 적층된 실리콘 다층 기판(5)이 이용된다.
다음으로, 포토리소그래피에 기반해서, 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)이 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)에 위치되게 각각 형성된다.
또한, 제 1 실리콘 산화층(12)은 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)을 통해 등방성으로 에칭되어, 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)이 배치되는 영역에 제 1 실리콘 산화층(12)의 개구(12a)가 형성된다.
이러한 방식으로, 포토리소그래피에 기반해서, 실리콘 다층 기판(5)이 처리되어, 조립 프로세스를 수행하지 않고, 2개의 가이드판이 적층된 일체형 프로브 가이드판을 쉽게 제조할 수 있다.
이 때문에, 별개로 제조되는 2개의 가이드판을 스페이서를 개재해서 본딩하는 방법과 비교하여, 상부 및 하부 관통 구멍의 위치 정밀도를 향상시킴으로써, 비용을 절감하고, 제조의 리드 타임을 단축할 수 있다.
또한, 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20) 및 제 1 실리콘 산화층(12)이 접착제를 사용하지 않고 직접 본딩되어 일체화되기 때문에, 프로브 가이드판(1)은 강성이 높다.
도 6에 도시된 바와 같이, 제 1 실시예의 프로브 가이드판(1)은 제 1 실리콘 기판(10), 제 1 실리콘 산화층(12) 및 제 2 실리콘 기판(20)을 아래로부터 해당 순서로 갖는다.
제 1 실리콘 기판(10)의 중앙부(A)에는, 제 1 실리콘 기판을 상면에서 하면으로 관통하는 복수의 제 1 관통 구멍(10a)이 형성된다. 또한, 제 1 실리콘 기판(10)의 주연부(B)에는, 제 1 실리콘 기판을 상면에서 하면으로 관통하는 개구 구멍(10b)이 형성된다.
제 2 실리콘 산화층(30)은 제 1 실리콘 기판(10)의 양면 및 제 1 관통 구멍(10a) 및 개구 구멍(10b)의 각각의 내벽에 형성된다. 제 2 실리콘 산화층(30)은 제 1 실리콘 기판(10)을 열 산화시킴으로써 형성된다.
도 6의 부분 확대 단면도에 도시된 바와 같이, 제 1 관통 구멍(10a)의 내벽의 상단부에는 노치 형상을 갖는 노치부(N)가 형성된다. 노치부(N)의 내면은 그 높이 위치가 상단에서 하단을 향해 낮아지도록 경사진다.
도 6의 예에서, 노치부(N)의 내면은 오목한 만곡 형상을 갖는다. 그러나, 볼록한 만곡 형상을 채택할 수도 있다. 또는, 직선 경사면에 가까운 형상을 채택할 수도 있다.
제 1 실리콘 기판(10)에 제 1 관통 구멍(10a)을 형성할 경우의 이방성 드라이 에칭의 조건 또는 오버 에칭량을 조정함으로써, 제 1 관통 구멍(10a)의 내벽의 상단부에 형성되는 노치부(N)의 형상이 변경된다.
또한, 제 1 실리콘 산화층(12)은 제 1 실리콘 기판(10)의 주연부(B)에 형성된다. 제 1 실리콘 산화층(12)의 개구(12a)는 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)이 배치되는 영역에 형성된다.
제 1 실리콘 산화층(12)의 주연부(B)에는, 제 1 실리콘 기판(10)의 개구 구멍(10b)에 연통하도록 구성되는 개구 구멍(12b)이 배치된다.
제 1 실리콘 산화층(12)은 제 1 실리콘 기판(10)을 열 산화시켜 형성된다. 또는, 제 1 실리콘 산화층(12)은 제 1 실리콘 기판(10)에 양극 본딩되는 유리 기판으로 형성될 수 있다.
또한, 제 2 실리콘 기판(20)은 제 1 실리콘 산화층(12) 상에 배치된다. 제 2 실리콘 기판(20)의 중앙부(A)에는, 제 2 실리콘 기판(20)을 상면에서 하면으로 관통하는 복수의 제 2 관통 구멍(20a)이 형성된다. 제 2 실리콘 기판(20)의 제 2 관통 구멍(20a)은 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)에 대응하는 위치에 위치 결정되게 배치된다.
또한, 제 2 실리콘 기판(20)의 제 2 관통 구멍(20a)에는, 제 2 관통 구멍(20a)의 내벽의 하단부에 노치부(N)가 형성된다.
제 1 실리콘 산화층(12)의 개구(12a)의 내벽은 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)보다 외주 측에 배치된다.
또한, 제 2 실리콘 산화층(30)은 제 2 실리콘 기판(20)의 양면과 제 2 관통 구멍(20a) 및 개구 구멍(20b)의 내벽에 형성된다. 제 2 실리콘 산화층(30)은 제 2 실리콘 기판(20)을 열 산화시킴으로써 형성된다.
이러한 방식으로, 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)의 노출면은 각각 제 2 실리콘 산화층(30)으로 형성된다. 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)의, 제 1 실리콘 산화층(12)과 접촉하는 부분은 제 2 실리콘 산화층(30)으로 형성되지 않는다.
제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)과 제 2 실리콘 기판(20)의 제 2 관통 구멍(20a)은 공간을 사이에 두고 서로 대향하게 배치된다.
또한, 제 2 실리콘 기판(20)의 주연부(B)에는, 제 1 실리콘 산화층(12)의 개구 구멍(12b)과 연통하도록 구성된 개구 구멍(20b)이 형성된다.
제 1 및 제 2 실리콘 기판(10, 20)의 각각의 개구 구멍(10b, 20b)과 제 1 실리콘 산화층(12)의 개구 구멍(12b)은 서로 연통되어, 나사용 관통 구멍(SH)을 형성한다. 나사용 관통 구멍(SH)의 내벽은 제 1 실리콘 산화층(12)의 내벽이 외측으로 연장되는 언더컷 형상을 갖는다(제 1 실리콘 산화층(12)의 개구 구멍(12b)의 직경은 제 1 및 제 2 실리콘 기판(10, 20)의 대응하는 개구 구멍(10b, 20b)의 직경보다 큼).
이와 같이, 프로브 가이드판(1)의 주연부(B)에는, 나사용 관통 구멍(SH)이 관통되게 형성된다.
도 7은 도 6의 프로브 가이드판(1)을 위에서 본 평면도이다. 도 7에 추가하여, 도 6을 참조하면, 제 2 실리콘 기판(20)의 중앙부(A)에는 복수의 제 2 관통 구멍(20a)이 나란히 배치된다. 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)은 각각의 제 2 관통 구멍(20a) 바로 아래에 각각 배치된다.
또한, 나사용 관통 구멍(SH)은 프로브 가이드판(1)의 주연부(B)의 4개소에 배치된다.
도 6의 프로브 가이드판(1)을 이용해서 프로브 장치를 마련할 경우, 프로브 가이드판(1)의 제 2 실리콘 기판(20)의 제 2 관통 구멍(20a)으로부터 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)에 프로브 단자를 삽입할 필요가 있다.
도 8의 단면도는, 프로브 단자가 프로브 가이드판(1)의 제 2 관통 구멍(20a) 및 제 1 관통 구멍(10a)에 삽입되는 상황을 도시한다. 도 8의 예에서, 프로브 가이드판(1)의 제 2 관통 구멍(20a) 및 제 1 관통 구멍(10a)은 서로 약간 어긋나게 배치된다.
제 1 실시예에서는, 상술한 바와 같이, 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)의 내벽의 상단부에 노치부(N)가 형성되어, 제 1 관통 구멍(10a)의 상단의 개구 직경이 크게 된다. 또한, 노치부(N)는 상단으로부터 하단을 향해서 하향 경사진다.
이 때문에, 도 8에 나타낸 바와 같이, 제 2 관통 구멍(20a)과 제 1 관통 구멍(10a)이 서로 약간 어긋나게 배치되는 경우에, 프로브 단자(44)의 선단은 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)의 내벽의 상단부에 형성된 노치부(N)의 내에 접촉한다.
이에 의해, 프로브 단자(44)는 노치부(N)의 내면으로부터 미끄러져 아래쪽으로 안내되고 제 2 실리콘 기판(20)의 제 2 관통 구멍(20b)에 쉽게 삽입되어 하방으로 돌출될 수 있다.
이와 같이, 프로브 단자(44)를 프로브 가이드판(1)의 제 2 관통 구멍(20a) 및 제 1 관통 구멍(10a)에 삽입할 경우, 하측 제 1 관통 구멍(10a)의 내벽의 상단부에 걸리지 않고 프로브 단자판(44)를 부드럽게 삽입할 수 있다.
또한, 검사 대상의 전기적 특성을 실제로 측정할 경우, 프로브 단자(44)는 구부러져서, 스치듯이 제 1 관통 구멍(10a)의 내벽에 미끄러진다. 이 때, 프로브 가이드판(1)의 제 1 관통 구멍(10a)은 노치부(N)를 갖기 때문에, 프로브 단자(44)가 제 1 관통 구멍(10a)의 내벽의 상단부에 걸리거나 제 1 관통 구멍(10a)의 내벽의 상단부가 손상되는 문제가 해결된다.
도 9는 제 1 실시예의 프로브 가이드판(1)을 갖는 프로브 장치(2)를 나타낸다. 도 9에 도시된 바와 같이, 제 1 실시예의 프로브 장치(2)에서, 도 6의 프로브 가이드판(1)은 배선 기판(40) 아래에 배치된다.
도 9에서, 프로브 가이드판(1)의 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)의 내벽의 노치부(N)는 생략되어 있다.
프로브 가이드판(1)의 나사용 관통 구멍(SH)으로부터 배선 기판(40)의 하부 나사 구멍(40a)에 고정 나사(48)가 삽입 고정된다.
배선 기판(40)은 기판 본체(42), 프로브 단자(44) 및 전극(46)을 갖는다. 기판 본체(42)는 세라믹, 실리콘, 유리, 또는 수지 등으로 형성된다. 프로브 단자(44)는 기판 본체(42)를 두께 방향으로 관통한다. 프로브 단자(44)는 니켈, 구리, 금, 로듐 등으로 형성된다.
프로브 단자(44)의 일단은 프로브 가이드판(1)의 2개의 제 2 관통 구멍(20a) 및 제 1 관통 구멍(10a)에 삽입되고, 그 타단은 기판 본체(42) 상의 전극(46)에 연결된다. 프로브 단자(44)의 일단은 프로브 가이드판(1)으로부터 아래쪽으로 돌출된다.
프로브 장치(2)의 배선 기판(40)의 전극(46)은 측정 장치 등의 검사 장치(도시되지 않음)의 단자와 전기적으로 연결된다. 프로브 장치(2)의 배선 기판(40)을 통해 검사 장치로부터 검사 대상으로 다양한 검사 신호가 공급되어, 검사 대상의 전기적 특성이 측정된다.
프로브 장치(2) 아래에는, 검사 대상의 일례인 반도체 칩(50)이 배치된다. 범프 전극(52)은 반도체 칩(50)의 표면에 노출되어 제공된다.
프로브 장치(2)의 복수의 프로브 단자(44)는 반도체 칩(50)의 각각의 범프 전극(52)에 대응해서 배치된다.
프로브 장치(2)에 대해서 위치 결정 가능한 스테이지(도시하지 않음)에 반도체 칩(50)을 배치하고, 프로브 장치(2)의 프로브 단자(44) 및 반도체 칩(50)의 범프 전극(52)이 서로 위치 결정된다.
프로브 장치(2)는 이동 유닛(도시하지 않음)에 연결되고 수직 방향으로 이동할 수 있다. 프로브 장치(2)가 아래쪽으로 이동함에 따라, 프로브 장치(2)의 각 프로브 단자(44)의 선단이 반도체 칩(50)의 범프 전극(52)에 소정의 압력으로 접촉된다.
이와 같이 하여, 프로브 장치(2)의 프로브 단자(44)가 반도체 칩(50)의 범프 전극(52)에 접촉하여, 반도체 칩(50)의 전기적 특성이 측정된다.
제 1 실시예의 프로브 장치(2)를 조립할 경우, 프로브 가이드판(1)의 상측 및 하측에 배치된 제 2 관통 구멍(20a) 및 제 1 관통 구멍(10a)에 프로브 단자(44)를 삽입할 필요가 있다. 이 때, 도 8을 참조해서 전술한 바와 같이, 제 1 실시예의 프로브 가이드판(1)의 하측의 제 1 관통 구멍(10a)의 내벽의 상단부에는 노치부(N)가 형성된다.
이 때문에, 프로브 가이드판(1)의 상측 및 하측의 제 1 관통 구멍(10a)과 제 2 관통 구멍(20a)이 서로 약간 어긋나게 배치될 경우에도, 프로브 단자(44)의 선단은 제 1 관통 구멍(10a)의 노치부(N)에 접촉되어 원활하게 하방으로 삽입될 수 있다.
또한, 프로브 단자(44)가 프로브 가이드판(1)의 하측의 제 1 관통 구멍(10a)의 중심으로부터 외측으로 어긋나서 삽입될 경우에도, 프로브 단자(44)를 원활하게 삽입할 수 있다.
또한, 반도체 칩(50)의 전기적 특성을 측정할 경우, 프로브 단자(44)가 구부러지기 때문에, 프로브 가이드판(1)의 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)의 내벽에 프로브 단자(44)가 스치게 된다.
또는, 프로브 단자(44)가 배선 기판(40)의 스프링 메커니즘 등에 연결될 경우, 프로브 단자(44)는 제 1 관통 구멍(10a) 및 제 2 관통 구멍(10a) 내에서 상하로 이동한다. 이 때문에, 제 1 관통 구멍(10a) 및 제 2 관통 구멍(20a)의 내벽은 프로브 단자(44)에 의해 스치게 된다.
이 때, 프로브 가이드판(1)의 하측의 제 1 관통 구멍(10a)의 상단부에 노치부(N)가 형성되어 있지 않으면, 제 1 실시예와 달리, 제 1 관통 구멍(10a)의 내벽의 상단은 각진 부분으로서 형성된다. 이 때문에, 프로브 단자(44)가 제 1 관통 구멍(10a)의 내벽의 상단에 걸려, 제 1 관통 구멍(10a)의 상단부의 제 1 실리콘 기판(10)이 손상될 수 있다.
제 1 실시예에서는, 프로브 가이드판(1)의 하측의 제 1 관통 구멍(10a)의 내벽의 상단부에 노치부(N)가 형성된다. 이 때문에, 프로브 단자(44)가 제 1 관통 구멍(10a)의 내벽의 상단부에 걸려 제 1 실리콘 기판(10)이 손상되는 상황이 방지된다. 그 결과, 프로브 가이드판(1)의 신뢰성을 향상시킬 수 있다.
또한, 하나의 실리콘 기판으로 형성된 프로브 가이드판에서, 제 1 실시예와 달리, 전기 특성의 측정시에 프로브 단자가 미끄러질 경우, 실리콘 기판은 강도가 충분하지 않기 때문에 손상될 수 있다.
그러나, 제 1 실시예의 프로브 가이드판(1)에 따르면, 제 1 및 제 2 실리콘 기판(10, 20)은 스페이서인 제 1 실리콘 산화층(12)을 개재해서 본딩되기 때문에, 기판 강도가 보강된다. 이 때문에, 전기적 특성의 측정시에 프로브 단자가 미끄러질 경우, 충분한 강도가 확보되어 프로브 가이드판의 신뢰성을 향상시킬 수 있다.
(제 2 실시예)
또한, 도 10a 내지 도 12b는 제 2 실시예에 따른 프로브 가이드판의 제조 방법을 나타내고, 도 13은 제 2 실시예의 프로브 가이드판을 나타낸다.
제 2 실시예는, 프로브 가이드판의 나사용 관통 구멍이 드릴 또는 레이저에 의해 집합적으로 형성된다는 점에서 제 1 실시예와 다르다.
제 2 실시예의 프로브 가이드판의 제조 방법에 있어서, 도 10a에 도시된 바와 같이, 우선 도 1과 동일한 구조를 갖는 실리콘 다층 기판(5)이 준비된다.
다음으로, 도 10b에 나타낸 바와 같이, 도 1b의 프로세스와 동일한 방법에 의해 제 2 실리콘 기판(20) 상에 구멍 형상의 개구(17a)를 갖는 레지스트층(17)을 형성한다.
이 때, 제 2 실시예에서, 제 2 실리콘 기판(20)의 중앙부(A)에는 관통 구멍을 형성하기 위한 레지스트층(17)의 개구(17a)를 배치하고, 제 2 실리콘 기판(20)의 주연부(B)에는 나사용 관통 구멍을 형성하기 위한 레지스트층(17)의 개구는 배치되지 않는다.
계속해서, 도 9b 및 도 10a에 나타낸 바와 같이, 이방성 드라이 에칭에 의해 제 2 실리콘 기판(20)을 레지스트층(17)의 개구(17a)를 통해 제 1 실리콘 산화층(12)까지 에칭한다. 그 후, 레지스트층(17)을 제거한다.
이에 의해, 도 11a에 도시된 바와 같이, 제 2 실리콘 기판(20)의 중앙부(A)에는, 제 2 실리콘 기판(20)을 상면에서 하면으로 관통하는 제 2 관통 구멍(20a)이 형성된다.
다음으로, 도 11b에 도시한 바와 같이, 도 11a의 구조는, 제 1 실리콘 기판(10)이 상측에 배치되게 상하 반전된다. 다음으로, 도 10b 및 도 11a의 프로세스와 같이, 제 1 실리콘 기판(10)의 중앙부에는, 제 1 실리콘 기판(10)을 상면에서 하면으로 관통하는 제 1 관통 구멍(10a)이 형성된다.
다음으로, 도 12a에 나타낸 바와 같이, 도 11b의 구조는, 제 1 실리콘 기판(10)이 하측에 배치되게 상하 반전된다. 계속해서, 도 4b의 프로세스와 같이, 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)으로부터 노출된 제 1 실리콘 산화층(12)을 불화수소 가스를 이용한 드라이 에칭에 의해 에칭한다.
이에 따라, 도 4b와 같이, 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a)이 배치된 영역에 제 1 실리콘 산화층(12)의 집합 개구(12a)가 형성된다. 그리고, 제 1 실리콘 기판(10)의 제 1 관통 구멍(10a) 및 제 2 실리콘 기판(20)의 제 2 관통 구멍(20a)은 서로 대응하는 위치에 위치 결정되게 배치되고, 그 사이에 공간을 두고 서로 대향한다.
다음으로, 도 12b에 도시된 바와 같이, 도 12a에 도시된 구조의 제 2 실리콘 기판(20)의 주연부(B)는 그 상면으로부터 드릴 또는 레이저에 의해 제 1 실리콘 기판(10)의 하면으로 관통하여, 나사용 관통 구멍(SH)이 형성된다.
제 1 실리콘 기판(10)의 개구 구멍(10b), 제 1 실리콘 산화층(12)의 개구 구멍(12b) 및 제 2 실리콘 기판(20)의 개구 구멍(20b)은 서로 연통되어, 나사용 관통 구멍(SH)이 형성된다.
제 2 실시예에서, 도 12a의 구조는 드릴 또는 레이저에 의해 상면에서 하면으로 집합적으로 처리된다. 이 때문에, 제 1 실리콘 산화층(12)은 나사용 관통 구멍(SH)의 내벽에서 사이드 에칭되지 않고, 나사용 관통 구멍(SH)의 내벽은 각각 직선 형상을 갖는다. 제 1 실리콘 산화층(12)의 개구 구멍(12b)의 직경은 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)의 각각의 개구 구멍(10b, 20b)의 직경과 동일하다.
그 후, 도 13에 나타낸 바와 같이, 도 6과 마찬가지로, 도 12B의 구조를 열 산화시켜, 제 1 실리콘 기판(10) 및 제 2 실리콘 기판(20)의 노출면에 제 2 실리콘 산화층(30)을 형성한다.
이상에 의해, 도 13에 도시된 바와 같이, 제 2 실시예의 프로브 가이드판(1a)이 얻어진다.
도 13에 도시된 바와 같이, 제 2 실시예의 프로브 가이드판(1a)에 따르면, 나사용 관통 구멍(SH)의 내벽은 상단에서 하단까지 직선 형상을 갖는다.
도 13의 프로브 가이드판(1a)에서, 나사용 관통 구멍(SH)의 단면 형상을 제외한 요소는 도 6에 도시된 제 1 실시예의 프로브 가이드판(1)과 동일하다.
도 9의 제 1 실시예와 마찬가지로, 제 2 실시예의 프로브 가이드판(1a)을 사용해서 프로브 장치를 마련할 수 있다.
제 2 실시예의 프로브 가이드판(1a)은 도 6에 도시된 제 1 실시예의 프로브 가이드판(1)과 동일한 효과를 갖는다.
또한, 제 2 실시예에 따르면, 나사용 관통 구멍(SH)이 별개의 프로세스로 형성되기 때문에, 제 1 실시예와 비교해서 비용면에서 불리하다. 그러나, 프로브 가이드판(1a)의 나사용 관통 구멍(SH)의 내벽을 직선 형상으로 형성할 수 있다.
이 때문에, 도 9의 프로브 장치(2)와 마찬가지로, 프로브 가이드판(1a)의 나사용 관통 구멍(SH)으로부터 고정 나사(48)를 배선 기판(40)에 고정 나사(48)를 나사 결합할 때, 덜걱거림이 생길 우려가 없고, 나사 결합을 강하게 할 수 있다.
Claims (15)
- 프로브 가이드판(probe guide plate)으로서,
내부에 제 1 관통 구멍이 형성된 제 1 실리콘 기판,
상기 제 1 실리콘 기판 상에 형성되고, 상기 제 1 관통 구멍이 배치된 영역에 개구를 갖는 절연층,
상기 절연층 상에 배치되고, 상기 제 1 관통 구멍에 대응하는 위치에 제 2 관통 구멍이 형성된 제 2 실리콘 기판, 및
상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판의 노출면에 형성된 실리콘 산화층을 포함하는, 프로브 가이드판. - 제 1 항에 있어서,
상기 절연층은 실리콘 산화층인 프로브 가이드판. - 제 1 항에 있어서,
상기 제 1 실리콘 기판, 상기 제 2 실리콘 기판 및 상기 절연층은 직접 본딩되는 프로브 가이드판. - 제 1 항에 있어서,
상기 프로브 가이드판은, 상기 제 1 실리콘 기판의 제 1 관통 구멍의 내벽의 상단부에 형성되는 노치부(notch portion)를 더 포함하는 프로브 가이드판. - 제 1 항 또는 제 4 항에 있어서,
상기 절연층의 개구의 내벽은 상기 제 1 관통 구멍 및 상기 제 2 관통 구멍보다 외측에 배치되는 프로브 가이드판. - 제 1 항 또는 제 4 항에 있어서,
상기 프로브 가이드판의 주연부(周緣部)에는, 나사용 관통 구멍이 형성되고,
상기 프로브 가이드판의 나사용 관통 구멍의 내벽은, 상기 절연층의 나사용 관통 구멍에 대한 개구 구멍의 직경이 상기 제 1 실리콘 기판의 나사용 관통 구멍에 대한 개구 구멍의 직경보다 큰 언더컷 형상 또는 직선 형상을 갖는 프로브 가이드판. - 프로브 장치로서,
프로브 가이드판 및 프로브 단자를 포함하고,
상기 프로브 가이드판은,
내부에 제 1 관통 구멍이 형성되는 제 1 실리콘 기판,
상기 제 1 실리콘 기판 상에 형성되고, 상기 제 1 관통 구멍이 배치되는 영역에 개구를 갖는 절연층,
상기 절연층 상에 배치되고, 상기 제 1 관통 구멍에 대응하는 위치에 제 2 관통 구멍이 형성되는 제 2 실리콘 기판, 및
상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판의 노출면에 형성된 실리콘 산화층을 포함하고,
상기 프로브 단자는, 상기 프로브 가이드판의 제 2 관통 구멍으로부터 상기 제 1 관통 구멍에 삽입되는, 프로브 장치. - 제 7 항에 있어서,
상기 프로브 가이드판은 상기 제 1 실리콘 기판의 제 1 관통 구멍의 내벽의 상단부에 형성되는 노치부를 더 포함하는 프로브 장치. - 제 7 항에 있어서,
상기 절연층은 실리콘 산화층인 프로브 장치. - 제 7 항에 있어서,
상기 제 1 실리콘 기판, 상기 제 2 실리콘 기판 및 상기 절연층은 직접 본딩되는 프로브 장치. - 프로브 가이드판의 제조 방법으로서,
제 1 실리콘 기판, 절연층 및 제 2 실리콘 기판이 해당 순서로 적층되는 실리콘 다층 기판을 준비하는 단계,
랜덤 순서로 상기 제 1 실리콘 기판에 제 1 관통 구멍을 형성하고 상기 제 2 실리콘 기판에 제 2 관통 구멍을 형성해서, 상기 제 1 관통 구멍과 상기 제 2 관통 구멍을 서로 대응하는 위치에 배치하는 단계,
등방성 에칭에 의해 상기 절연층을 에칭해서, 상기 제 1 관통 구멍이 배치되는 영역에 상기 절연층의 개구를 형성하는 단계, 및
상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판의 노출면에 실리콘 산화층을 형성하는 단계를 포함하는, 프로브 가이드판의 제조 방법. - 제 11 항에 있어서,
상기 제 1 관통 구멍 및 상기 제 2 관통 구멍의 형성시에, 이방성 드라이 에칭으로 상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판을 에칭해서 상기 제 1 관통 구멍 및 상기 제 2 관통 구멍이 각각 형성되고,
상기 제 1 관통 구멍 및 상기 제 2 관통 구멍에서 상기 절연층에 대향하는 내벽의 단부에는 노치부가 형성되는 프로브 가이드판의 제조 방법 - 제 11 항 또는 제 12 항에 있어서,
상기 절연층의 개구를 형성하는 단계에서, 상기 등방성 에칭은 불화수소 가스를 이용하는 드라이 에칭에 의해 수행되는 프로브 가이드판의 제조 방법. - 제 11 항 또는 제 12 항에 있어서,
상기 제 1 관통 구멍 및 상기 제 2 관통 구멍의 형성시에, 상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판의 각각의 주연부에 대응하는 위치에는, 개구 구멍이 각각 형성되고,
상기 절연층의 개구를 형성하는 단계는, 상기 제 1 실리콘 기판 및 상기 제 2 실리콘 기판의 각각의 개구 구멍을 통해 상기 절연층을 에칭해서 나사용 관통 구멍을 형성하는 단계를 포함하는 프로브 가이드판의 제조 방법. - 제 11 항 또는 제 12 항에 있어서,
상기 절연층의 개구를 형성하는 단계 후에 그리고 상기 실리콘 산화층을 형성하는 단계 전에, 상기 제 2 실리콘 기판의 주연부를 그 상면으로부터 상기 제 1 실리콘 기판의 하면까지 관통해서, 나사용 관통 구멍을 형성하는 단계를 더 포함하는 프로브 가이드판의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2016-004970 | 2016-01-14 | ||
| JP2016004970A JP6706076B2 (ja) | 2016-01-14 | 2016-01-14 | プローブガイド板及びその製造方法とプローブ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170085450A true KR20170085450A (ko) | 2017-07-24 |
| KR102661147B1 KR102661147B1 (ko) | 2024-04-29 |
Family
ID=59313627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170005902A KR102661147B1 (ko) | 2016-01-14 | 2017-01-13 | 프로브 가이드판, 그 제조 방법 및 프로브 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10386387B2 (ko) |
| JP (1) | JP6706076B2 (ko) |
| KR (1) | KR102661147B1 (ko) |
| TW (1) | TWI719120B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6563317B2 (ja) * | 2015-11-25 | 2019-08-21 | 新光電気工業株式会社 | プローブガイド板及びその製造方法とプローブ装置 |
| CN107728043B (zh) * | 2017-11-15 | 2020-08-28 | 奥士康科技股份有限公司 | 一种电路板测试方法及电路板测试*** |
| CN109212282B (zh) * | 2018-08-22 | 2021-04-16 | 矽电半导体设备(深圳)股份有限公司 | 一种全自动探针检测台及其探针定位模组 |
| TWI752732B (zh) * | 2020-11-18 | 2022-01-11 | 中華精測科技股份有限公司 | 穿孔對位總成及穿孔對位方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11258295A (ja) * | 1997-11-05 | 1999-09-24 | Feinmetall Gmbh | 通電装置 |
| JP2000243942A (ja) * | 1998-02-04 | 2000-09-08 | Canon Inc | 半導体基板とその製造方法 |
| JP2001118943A (ja) * | 1999-10-22 | 2001-04-27 | Fujitsu Ltd | 不揮発性半導体記憶装置の製造方法 |
| US20020004320A1 (en) * | 1995-05-26 | 2002-01-10 | David V. Pedersen | Attaratus for socketably receiving interconnection elements of an electronic component |
| US20020113239A1 (en) * | 1995-06-20 | 2002-08-22 | Semiconductor Energy Laboratory Co., Ltd. A Japan Corporation | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
| US6528780B1 (en) * | 1998-02-05 | 2003-03-04 | Seiko Instruments Inc. | Optical probe for proximity field |
| US20050225344A1 (en) * | 2003-03-06 | 2005-10-13 | Kirby Kyle K | Interconnect having spring contacts |
| KR20060011864A (ko) * | 2003-05-13 | 2006-02-03 | 제이에스알 가부시끼가이샤 | 시트형 프로브, 및 그 제조 방법과 응용 |
| KR20070057447A (ko) | 2005-12-02 | 2007-06-07 | 주식회사 대우일렉트로닉스 | 데이터 방송을 이용한 온도 제어 장치 |
| JP2007171139A (ja) * | 2005-12-26 | 2007-07-05 | Apex Inc | プローブ保持構造およびバネ型プローブ |
| US20070257689A1 (en) * | 2006-05-05 | 2007-11-08 | Dalton Timothy J | High density thermally matched contacting probe assembly and method for producing same |
| US20070259506A1 (en) * | 2004-08-30 | 2007-11-08 | Tomohisa Hoshino | Probe Needle, Method for Manufacturing the Probe Needle and Method for Constructing a Three-Dimensional Structure |
| US20080217791A1 (en) * | 2007-03-06 | 2008-09-11 | Olympus Corporation | Semiconductor device |
| US20100231249A1 (en) * | 2009-03-12 | 2010-09-16 | Dang Son N | Probe Head Structure For Probe Test Cards |
| KR20140071069A (ko) | 2012-12-03 | 2014-06-11 | 엘지디스플레이 주식회사 | 적하장치용 제팅 밸브 |
| KR20150115728A (ko) * | 2013-02-07 | 2015-10-14 | 히오끼 덴끼 가부시끼가이샤 | 프로브 유닛, 기판 검사 장치 및 프로브 유닛 조립 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007057447A (ja) | 2005-08-26 | 2007-03-08 | Japan Electronic Materials Corp | プローブカード用ガイド板およびその加工方法 |
| US8907689B2 (en) * | 2006-10-11 | 2014-12-09 | Microprobe, Inc. | Probe retention arrangement |
| TWI613453B (zh) * | 2011-07-06 | 2018-02-01 | 色拉頓系統公司 | 具有一探針裝置之測試系統及轉位機構 |
| JP5847663B2 (ja) * | 2012-08-01 | 2016-01-27 | 日本電子材料株式会社 | プローブカード用ガイド板の製造方法 |
| JP2014071069A (ja) | 2012-10-01 | 2014-04-21 | Japan Electronic Materials Corp | 垂直型プローブ |
| JP6235785B2 (ja) | 2013-03-18 | 2017-11-22 | 日本電子材料株式会社 | プローブカード用ガイド板およびプローブカード用ガイド板の製造方法 |
| JP6341634B2 (ja) * | 2013-05-28 | 2018-06-13 | 新光電気工業株式会社 | プローブガイド板及びその製造方法、半導体検査装置 |
-
2016
- 2016-01-14 JP JP2016004970A patent/JP6706076B2/ja active Active
-
2017
- 2017-01-12 US US15/404,832 patent/US10386387B2/en active Active
- 2017-01-13 KR KR1020170005902A patent/KR102661147B1/ko active IP Right Grant
- 2017-01-16 TW TW106101613A patent/TWI719120B/zh active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020004320A1 (en) * | 1995-05-26 | 2002-01-10 | David V. Pedersen | Attaratus for socketably receiving interconnection elements of an electronic component |
| US20020113239A1 (en) * | 1995-06-20 | 2002-08-22 | Semiconductor Energy Laboratory Co., Ltd. A Japan Corporation | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
| US6593235B2 (en) * | 1995-06-20 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
| JPH11258295A (ja) * | 1997-11-05 | 1999-09-24 | Feinmetall Gmbh | 通電装置 |
| JP2000243942A (ja) * | 1998-02-04 | 2000-09-08 | Canon Inc | 半導体基板とその製造方法 |
| US6528780B1 (en) * | 1998-02-05 | 2003-03-04 | Seiko Instruments Inc. | Optical probe for proximity field |
| JP2001118943A (ja) * | 1999-10-22 | 2001-04-27 | Fujitsu Ltd | 不揮発性半導体記憶装置の製造方法 |
| US20050225344A1 (en) * | 2003-03-06 | 2005-10-13 | Kirby Kyle K | Interconnect having spring contacts |
| KR20060011864A (ko) * | 2003-05-13 | 2006-02-03 | 제이에스알 가부시끼가이샤 | 시트형 프로브, 및 그 제조 방법과 응용 |
| US20070259506A1 (en) * | 2004-08-30 | 2007-11-08 | Tomohisa Hoshino | Probe Needle, Method for Manufacturing the Probe Needle and Method for Constructing a Three-Dimensional Structure |
| KR20070057447A (ko) | 2005-12-02 | 2007-06-07 | 주식회사 대우일렉트로닉스 | 데이터 방송을 이용한 온도 제어 장치 |
| JP2007171139A (ja) * | 2005-12-26 | 2007-07-05 | Apex Inc | プローブ保持構造およびバネ型プローブ |
| US20070257689A1 (en) * | 2006-05-05 | 2007-11-08 | Dalton Timothy J | High density thermally matched contacting probe assembly and method for producing same |
| US20080217791A1 (en) * | 2007-03-06 | 2008-09-11 | Olympus Corporation | Semiconductor device |
| US20100231249A1 (en) * | 2009-03-12 | 2010-09-16 | Dang Son N | Probe Head Structure For Probe Test Cards |
| KR20140071069A (ko) | 2012-12-03 | 2014-06-11 | 엘지디스플레이 주식회사 | 적하장치용 제팅 밸브 |
| KR20150115728A (ko) * | 2013-02-07 | 2015-10-14 | 히오끼 덴끼 가부시끼가이샤 | 프로브 유닛, 기판 검사 장치 및 프로브 유닛 조립 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6706076B2 (ja) | 2020-06-03 |
| JP2017125761A (ja) | 2017-07-20 |
| TW201734463A (zh) | 2017-10-01 |
| US20170205444A1 (en) | 2017-07-20 |
| US10386387B2 (en) | 2019-08-20 |
| TWI719120B (zh) | 2021-02-21 |
| KR102661147B1 (ko) | 2024-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102661147B1 (ko) | 프로브 가이드판, 그 제조 방법 및 프로브 장치 | |
| KR101106968B1 (ko) | 콘택터, 프로브 카드 및 콘택터의 실장방법 | |
| JP2009192309A (ja) | 半導体検査装置 | |
| CN108538801B (zh) | 半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法 | |
| KR102650163B1 (ko) | 프로브 카드용 가이드 플레이트 및 그 제조방법 및 이를 구비한 프로브 카드 | |
| JP6676308B2 (ja) | 半導体装置 | |
| JP2007171139A (ja) | プローブ保持構造およびバネ型プローブ | |
| US6407570B1 (en) | Interconnect for testing semiconductor components having support members for preventing component flexure | |
| TWI508240B (zh) | Laminated wiring board | |
| JP4789686B2 (ja) | マイクロプローブガイドを用いるマイクロプローブユニット及び千鳥配置型マイクロプローブユニット | |
| JP2009276316A (ja) | プローブカード | |
| KR100393452B1 (ko) | 반도체소자검사용 기판의 제조방법 | |
| TWI700496B (zh) | 接觸探針及用於電子裝置測試設備的相對應探針頭 | |
| JP2011226963A (ja) | プローブカード及びその製造方法 | |
| KR100964568B1 (ko) | 어드밴스 프로브카드의 정열판 제조방법 | |
| US9476913B2 (en) | Probe card | |
| JP6727988B2 (ja) | プローブカードの製造方法 | |
| KR100796204B1 (ko) | 프로브 카드의 캔틸레버 구조물 제조 방법 | |
| KR102597330B1 (ko) | 프로브 가이드판, 프로브 장치 및 그 제조 방법 | |
| JP4700353B2 (ja) | プローブエレメントの製造方法 | |
| JP2003194851A (ja) | コンタクトプローブ構造体およびその製造方法 | |
| US10260974B2 (en) | Electronic part with sensor exposed to ambient air | |
| JP2009198327A (ja) | Ｍｅｍｓセンサ | |
| JP2005079554A (ja) | 貫通電極付き基板およびその製造方法 | |
| KR20090120876A (ko) | 단일의 반도체 기판을 이용한 프로버 유닛의 가이드플레이트 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |