KR20170072771A - 방열 패키징 구조 - Google Patents

방열 패키징 구조 Download PDF

Info

Publication number
KR20170072771A
KR20170072771A KR1020160062071A KR20160062071A KR20170072771A KR 20170072771 A KR20170072771 A KR 20170072771A KR 1020160062071 A KR1020160062071 A KR 1020160062071A KR 20160062071 A KR20160062071 A KR 20160062071A KR 20170072771 A KR20170072771 A KR 20170072771A
Authority
KR
South Korea
Prior art keywords
edge
width
chip
covering portion
substrate
Prior art date
Application number
KR1020160062071A
Other languages
English (en)
Inventor
진-탕 셰
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20170072771A publication Critical patent/KR20170072771A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

방열 패키징 구조는 기판, 칩 및 방열편을 포함하며, 상기 칩은 상기 기판에 설치되고, 상기 방열편은 피복부, 제1측 피복부 및 제1 접합부를 구비하며, 상기 피복부는 상기 칩의 배면에 설치되고, 상기 제1측 피복부는 상기 칩의 제1 측면에 설치되며, 상기 제1 접합부는 상기 기판에 설치되고, 상기 배면은 제1 폭을 구비하고, 상기 피복부는 제2 폭을 구비하며, 상기 칩 및 상기 기판 사이에 간격이 구비되고, 또한 상기 칩은 두께를 구비하며, 그 중, 상기 제2 폭은 상기 제1 폭, 2배의 상기 간격 및 2배의 상기 두께의 총합보다 크지 않음으로써, 상기 방열편과 상기 기판 사이에 밀폐 공간이 형성되지 못하여, 상기 방열편과 상기 기판 사이에 설치되는 상기 칩이 밀폐 공간에 피복되지 않으며, 따라서 공기의 팽창으로 인해 상기 방열편에 변형이 발생하면서 상기 칩 또는 상기 기판으로부터 이탈되는 것을 방지할 수 있다.

Description

방열 패키징 구조{HEAT DISSIPATING PACKAGE STRUCTURE}
본 발명은 방열 패키징 구조에 관한 것으로서, 특히 공기의 팽창으로 인한 변형을 방지할 수 있는 방열 패키징 구조에 관한 것이다.
종래의 패키징 구조는 기판 및 상기 기판에 설치되는 칩을 포함하고, 방열편으로 상기 칩을 밀봉되게 피복하여, 상기 칩이 상기 방열편과 상기 기판 사이의 밀폐공간에 피복되도록 함으로써 방열 목적을 달성한다. 그러나 피복 과정에서, 공기가 상기 밀폐공간에 피복될 수 있기 때문에, 상기 칩이 발생시키는 열에너지가 밀폐공간에서 공기의 부피를 팽창시켜 상기 방열편이 휘어지는 변형을 일으키면서, 상기 방열편이 상기 칩 또는 상기 기판으로부터 이탈하여 상기 패키징 구조의 손상을 초래하거나 또는 상기 칩의 방열 효율을 저하시킬 수 있다.
본 발명의 주요 목적은 칩이 발생시키는 열에너지에 의한 공기 팽창이 방열편을 변형시켜 칩으로부터 이탈되는 것을 방지하여 칩의 방열효율을 향상시킬 수 있도록 하는 데 있다.
본 발명의 방열 패키징 구조는 기판, 칩 및 방열편을 포함하며, 상기 기판은 표면을 구비하여, 상기 표면에 칩 설치영역 및 적어도 하나의 접합 영역이 구비되고, 상기 접합 영역은 상기 칩 설치영역 외측에 설치되며, 상기 칩은 상기 칩 설치영역에 설치됨과 아울러 상기 접합 영역을 노출시키고, 상기 칩은 능동면, 배면, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 구비하며, 상기 능동면은 상기 기판의 상기 표면을 향하고, 상기 칩은 상기 기판과 전기적으로 연결되며, 상기 제1 측면은 제2 측면의 대향면이고, 상기 제3 측면은 상기 제4 측면의 대향면이며, 상기 능동면 및 상기 표면 사이에 간격이 구비되고, 상기 능동면 및 상기 배면 사이에 두께가 구비되며, 상기 배면은 제1 측변 및 제2 측변을 구비하고, 상기 제1 측변은 상기 제1 측면에 연결되며, 상기 제2 측변은 상기 제2 측면에 연결되고, 상기 제1 측변 및 상기 제2 측변 사이에 제1 폭이 구비되며, 상기 방열편은 적어도 일체형으로 성형된 피복부, 제1측 피복부 및 제1 접합부를 구비하고, 상기 제1측 피복부는 상기 피복부 및 상기 제1 접합부 사이에 위치하며, 상기 피복부는 상기 칩의 상기 배면에 설치되고, 상기 제1측 피복부는 상기 제3 측면에 설치되며, 상기 제1 접합부는 상기 접합 영역에 설치되고, 상기 피복부는 제1 가장자리, 제2 가장자리, 제3 가장자리 및 제4 가장자리를 구비하며, 상기 제1 가장자리는 상기 제1 측면에 인접하고, 상기 제2 가장자리는 상기 제2 측면에 인접하며, 상기 제3 가장자리는 상기 제3 측면에 인접하고, 상기 제4 가장자리는 상기 제4 측면에 인접하며, 상기 제3 가장자리는 상기 제1측 피복부에 연결되고, 상기 제1 가장자리 및 상기 제2 가장자리 사이에 제2 폭이 구비되며, 동일한 축선 방향에서, 상기 제2 폭은 상기 제1 폭, 2배의 상기 간격 및 2배의 상기 두께의 총합보다 크지 않다.
본 발명은 상기 피복부의 상기 제2 폭이 상기 칩의 상기 제1 폭, 2배의 상기 간격 및 2배의 상기 칩의 상기 두께의 총합보다 크지 않도록 함으로써, 상기 방열편과 상기 기판 사이에 밀폐공간이 구비되지 않으며, 따라서 상기 칩이 밀폐공간에 피복되지 않아 상기 방열편이 공기의 팽창으로 인해 휘어지는 변형이 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 방열 패키징 구조의 입체분해도이다.
도 2는 본 발명의 제1 실시예에 따른 기판 및 칩의 평면도이다.
도 3은 본 발명의 제1 실시예에 따른 방열편의 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 방열 패키징 구조의 입체조립도이다.
도 5 ~ 도 6은 본 발명의 제1 실시예에 따른 방열 패키징 구조의 단면도이다.
도 7은 본 발명의 제2 실시예에 따른 방열 패키징 구조의 입체분해도이다.
도 8은 본 발명의 제2 실시예에 따른 방열편의 평면도이다.
도 9는 본 발명의 제2 실시예에 따른 상기 방열 패키징 구조의 입체조립도이다.
도 10은 본 발명의 제2 실시예에 따른 상기 방열 패키징 구조의 단면도이다.
도 11은 본 발명의 제3 실시예에 따른 방열 패키징 구조의 입체분해도이다.
도 12는 본 발명의 제3 실시예에 따른 상기 방열 패키징 구조의 입체조립도이다.
도 13은 본 발명의 제3 실시예에 따른 방열편의 평면도이다.
도 14 ~ 도 15는 본 발명의 제3 실시예에 따른 상기 방열 패키징 구조의 단면도이다.
도 16은 본 발명의 제4 실시예에 따른 방열 패키징 구조의 입체분해도이다.
도 17은 본 발명의 제3 실시예에 따른 방열편의 평면도이다.
도 18은 본 발명의 제3 실시예에 따른 상기 방열 패키징 구조의 입체조립도이다.
도 1을 참조하면, 이는 본 발명의 제1 실시예로서, 방열 패키징 구조(100)는 기판(110), 칩(120) 및 방열편(130)을 포함하며, 상기 기판(110)은 표면(111)을 구비하고, 상기 표면(111)에 칩 설치영역(111a) 및 적어도 하나의 접합 영역(111b)이 구비되며, 상기 접합 영역(111b)은 상기 칩 설치영역(111a) 외측에 위치한다. 본 실시예에서, 상기 기판(110)은 연성회로기판(flexible printed circuit film)이다.
도 1 및 도 2를 참조하면, 상기 칩(120)은 상기 칩 설치영역(111a)에 설치되어 상기 접합 영역(111b)을 노출시키고, 상기 칩(120)은 능동면(121), 배면(122), 제1 측면(123), 제2 측면(124), 제3 측면(125) 및 제4 측면(126)을 구비한다. 상기 능동면(121)은 상기 기판(110)의 상기 표면(111)을 향하고, 상기 칩(120)은 상기 능동면(121)을 통해 상기 기판(110)과 전기적으로 연결되며, 상기 제1 측면(123)은 상기 제2 측면(124)의 대향면이고, 상기 제3 측면(125)은 상기 제4 측면(126)의 대향면이며, 그 중 축선(Y)은 제1 측면(123) 및 상기 제2 측면(124)을 통과한다. 도 1 및 도 5를 참조하면, 바람직하게는, 상기 방열 패키징 구조(100)는 프라이머(140)를 더 포함하며, 상기 프라이머(140)가 상기 칩(120)의 상기 능동면(121) 및 상기 기판(110)의 상기 표면(111) 사이에 충진된다.
도 1 및 도 2를 참조하면, 상기 배면(122)은 제1 측변(122a) 및 제2 측변(122b)을 구비하며, 상기 제1 측변(122a)은 상기 제1 측면(123)에 연결되고, 상기 제2 측변(122b)은 상기 제2 측면(124)에 연결되며, 상기 배면(122)은 직사각형이고, 바람직하게는, 상기 배면(122)은 장방형이며, 상기 제1 측변(122a) 및 상기 제2 측변(122b)은 상기 배면(122)의 장변이고, 그 중 상기 제1 측변(122a) 및 상기 제2 측변(122b) 사이에 제1 폭(W1)이 구비되며, 축선 방향에서, 상기 제1 폭(W1)은 상기 제1 측변(122a) 및 상기 제2 측변(122b)의 최단거리이다. 본 실시예에서, 상기 축선방향은 y축 축선방향이다.
도 1 및 도 3을 참조하면, 상기 방열편(130)은 적어도 일체형으로 성형된 피복부(131), 제1측 피복부(132) 및 제1 접합부(134)를 구비하며, 바람직하게는, 방열편(130)은 제2측 피복부(133) 및 제2 접합부(135)를 더 구비하여, 상기 제1측 피복부(132)는 상기 피복부(131) 및 상기 제1 접합부(134) 사이에 위치하고, 상기 제2측 피복부(133)는 상기 피복부(131) 및 상기 제2 접합부(135) 사이에 위치하며, 상기 방열편(130)은 금, 구리, 알루미늄 등 열전도 소재를 선택할 수 있다.
도 1 및 도 3을 참조하면, 상기 피복부(131)는 제1 가장자리(131a), 제2 가장자리(131b), 제3 가장자리(131c) 및 제4 가장자리(131d)를 구비한다. 상기 제1 가장자리(131a)는 상기 제1 측면(123)에 인접하고, 상기 제2 가장자리(131b)는 상기 제2 측면(124)에 인접하며, 상기 제3 가장자리(131c)는 상기 제3 측면(125)에 인접하고, 상기 제4 가장자리(131d)는 상기 제4 측면(126)에 인접한다. 그 중, 상기 제3 가장자리(131c)는 상기 제1측 피복부(132)에 연결되고, 상기 제4 가장자리(131d)는 상기 제2측 피복부(133)에 연결된다. 상기 제1 가장자리(131a) 및 상기 제2 가장자리(131b) 사이에 제2 폭(W2)이 구비되며, 상기 제1 폭(W1)과 동일한 축선 방향에서, 상기 제2 폭(W2)은 상기 제1 가장자리(131a) 및 상기 제2 가장자리(131b)의 최단거리이다. 바람직하게는, 상기 피복부(131)는 장방형이며, 상기 제1 가장자리(131a) 및 상기 제2 가장자리(131b)는 상기 피복부(131)의 장변이다.
도 4 및 도 5를 참조하면, 상기 피복부(131)는 상기 칩(120)의 상기 배면(122)에 설치되며, 상기 제1측 피복부(132)는 상기 제3 측면(125)에 설치되고, 상기 제2측 피복부(133)는 상기 제4 측면(126)에 설치되며, 또한 상기 제1측 피복부(132) 및 상기 제2측 피복부(133)는 상기 프라이머(140)를 차폐한다. 상기 제1 접합부(134) 및 상기 제2 접합부(135)는 상기 접합 영역(111b)에 설치되며, 상기 방열편(130)을 통해 상기 칩(120)이 발생시키는 열에너지를 상기 기판(110) 및 공기 중으로 유도함으로써, 상기 칩(120)의 방열 효율을 향상시킨다.
도 5를 참조하면, 본 실시예에서, 상기 기판(110)은 캐리어보드(112), 배선층(113) 및 보호층(114)을 구비하며, 상기 표면(111)은 상기 캐리어보드(112)의 표면이고, 상기 배선층(113)은 상기 표면(111)에 설치되며, 상기 보호층(114)은 상기 배선층(113)을 피복하고 상기 칩 설치영역(111a)을 노출시키며, 적어도 하나의 접합부재(127)가 상기 칩 설치영역(111a)에 위치한 상기 배선층(113) 및 상기 칩(120)과 전기적으로 연결된다.
도 6을 참조하면, 상기 칩(120)의 상기 능동면(121)과 상기 표면(111) 사이에 간격(G)이 구비되며, 상기 간격(G)은 상기 능동면(121) 및 상기 표면(111)의 최단거리이다. 상기 칩(120)의 상기 능동면(121) 및 상기 배면(122) 사이에 두께(D)가 구비되며, 상기 두께(D)는 상기 능동면(121) 및 상기 배면(122)의 최단거리이며, 그 중 상기 제2 폭(W2)은 상기 제1 폭(W1), 2배의 상기 간격(G) 및 2배의 상기 두께(D)의 총합보다 크지 않다. 본 실시예에서, 상기 제2 폭(W2)은 실질적으로 상기 제1 폭(W1)과 같거나, 또는 다른 실시예에서, 상기 제2 폭(W2)은 상기 제1 폭(W1)의 절반보다 크고 상기 제1 폭(W1)보다 작다.
상기 방열편(130)과 상기 기판(110) 사이에 밀폐공간이 없기 때문에, 상기 방열편(130) 및 상기 기판(110) 사이에 설치되는 상기 칩(120)은 밀폐공간에 피복되지 않으며, 상기 칩(120)에 열에너지가 발생될 때, 공기가 상기 방열편(130), 상기 칩(120) 및 상기 기판(110) 사이의 간격으로부터 배출될 수 있어, 공기의 팽창으로 인해 상기 방열편(130)이 휘어지는 변형이 발생하면서 상기 방열편(130)이 상기 칩(120) 또는 상기 기판(110)으로부터 이탈되는 것을 방지할 수 있다.
도 7을 참조하면, 이는 본 발명의 제2 실시예로서, 상기 제2 실시예와 상기 제1 실시예의 차이는 상기 피복부(131)에 적어도 하나의 제1 본체부(131e) 및 제1 외측부(131f)가 구비되고, 바람직하게는, 상기 피복부(131)는 제2 외측부(131g)를 더 구비하며, 상기 제1 본체부(131e)는 상기 제1 외측부(131f) 및 상기 제2 외측부(131g) 사이에 위치하고, 상기 제1 본체부(131e)는 상기 제1측 피복부(132) 및 상기 제2측 피복부(133)에 연결된다는데 있다.
도 8을 참조하면, 상기 제1측 피복부(132)는 제5 가장자리(132a) 및 제6 가장자리(132b)를 구비하며, 상기 제5 가장자리(132a)는 상기 제1 가장자리(131a)에 인접하고, 상기 제6 가장자리(132b)는 상기 제2 가장자리(131b)에 인접하며, 상기 제5 가장자리(132a) 및 상기 제6 가장자리(132b) 사이에 제3 폭(W3)이 구비된다. 상기 제2 폭(W2)과 동일한 축선 방향에서, 상기 제3 폭(W3)은 상기 제5 가장자리(132a) 및 상기 제6 가장자리(132b)의 최단거리이다. 상기 제2측 피복부(133)는 제7 가장자리(133a) 및 제8 가장자리(133b)를 구비하며, 상기 제7 가장자리(133a)는 상기 제1 가장자리(131a)에 인접하고, 상기 제8 가장자리(133b)는 상기 제2 가장자리(131b)에 인접하며, 상기 제7 가장자리(133a) 및 상기 제8 가장자리(133b) 사이에 제4 폭(W4)이 구비된다. 상기 제2 폭(W2)과 동일한 축선 방향에서, 상기 제4 폭(W4)은 상기 제7 가장자리(133a) 및 상기 제8 가장자리(133b)의 최단거리이다. 도 7 및 도 8을 참조하면, 본 실시예에서, 상기 제2 폭(W2)은 상기 제1 폭(W1)보다 크고, 또한 상기 제2 폭(W2)은 상기 제3 폭(W3) 또는 상기 제4 폭(W4)보다 크다.
도 9 및 도 10을 참조하면, 상기 피복부(131)의 상기 제1 본체부(131e)는 상기 칩(120)의 상기 배면(122)에 설치되며, 상기 제1 외측부(131f)는 상기 제1 측면(123)에 설치되고, 상기 제2 외측부(131g)는 상기 제2 측면(124)에 설치된다. 본 실시예에서, 상기 제1 외측부(131f) 및 상기 제2 외측부(131g)를 통해 상기 방열편(130)의 피복 면적을 증가시킴으로써, 상기 칩(120)의 방열 효율을 향상시킬 수 있다.
도 10을 참조하면, 본 실시예에서, 상기 제1 외측부(131f) 및 상기 제2 외측부(131g)는 상기 기판(110)에 접촉되지 않으며, 따라서 상기 방열편(130)과 상기 기판(110) 사이에 밀폐 공간이 구비되지 않는다. 상기 방열편(130)과 상기 기판(110) 사이에 설치되는 상기 칩(120)에 열에너지가 발생될 때, 공기가 상기 방열편(130), 상기 칩(120) 및 상기 기판(110) 사이의 간격으로부터 배출될 수 있어, 공기의 팽창으로 인해 상기 방열편(130)에 휘어지는 변형이 발생하면서 상기 칩(120) 또는 상기 기판(110)으로부터 이탈되는 것을 방지할 수 있다.
도 11, 12 및 14를 참조하면, 이는 본 발명의 제3 실시예로서, 상기 제3 실시예와 상기 제2 실시예의 차이는 상기 피복부(131)의 상기 제1 외측부(131f)가 상기 제1 측면(123)에 돌출되고, 상기 제2 외측부(131g)가 상기 제2 측면(124)에 돌출되며, 또한 상기 제1 외측부(131f) 및 상기 제2 외측부(131g)가 상기 제1 측면(122) 및 상기 제2 측면(124)을 차폐하지 않는다는데 있다. 본 실시예에서, 상기 제2 폭(W2)은 상기 제1 폭(W1)보다 크고, 또한 상기 제2 폭(W2)은 상기 제1 폭(W1) 및 2배의 상기 두께(D)의 총합보다 크지 않다.
도 12 내지 도 14를 참조하면, 상기 제1측 피복부(132)는 적어도 하나의 제2 본체부(132c) 및 제3 외측부(132d)를 구비하며, 바람직하게는, 상기 제1 피복부(132)는 제4 외측부(132e)를 더 구비하고, 상기 제2 본체부(132c)는 상기 제3 회측부(132d) 및 상기 제4 외측부(132e) 사이에 위치하며, 상기 제2 본체부(132c), 상기 제3 외측부(132d) 및 상기 제4 외측부(132e)는 각각 상기 피복부(131)의 상기 제1 본체부(131e), 상기 제1 외측부(131f) 및 상기 제2 외측부(131g)에 연결되고, 상기 제2 본체부(132c)는 상기 제3 측면(125)에 설치되며, 상기 제3 외측부(132d)는 상기 제1 측면(123)에 돌출되고, 상기 제4 외측부(132e)는 상기 제2 측면(124)에 돌출된다. 본 실시예에서, 상기 제3 폭(W3)은 실질적으로 상기 제2 폭(W2)과 같다.
도 12, 도 13 및 도 15를 참조하면, 상기 제2측 피복부(133)는 적어도 하나의 제3 본체부(133c) 및 제5 외측부(133d)를 구비하며, 바람직하게는, 상기 제2측 피복부(133)는 제6 외측부(133e)를 더 구비하고, 상기 제3 본체부(133c)는 상기 제5 외측부(133d) 및 상기 제6 외측부(133e) 사이에 위치하며, 상기 제3 본체부(133c), 상기 제5 외측부(133d) 및 상기 제6 외측부(133e)는 각각 상기 피복부(131)의 상기 제1 본체부(131e), 상기 제1 외측부(131f) 및 상기 제2 외측부(131g)에 연결되고, 상기 제3 본체부(133c)는 상기 제4 측면(126)에 설치되며, 상기 제5 외측부(133d)는 상기 제1 측면(123)에 돌출되고, 상기 제6 외측부(133e)는 상기 제2 측면(124)에 돌출된다. 본 실시예에서, 상기 제4 폭(W4)은 실질적으로 상기 제2 폭(W2)과 같다.
도 16 내지 도 18을 참조하면, 이는 본 발명의 제4 실시예로서, 상기 제4 실시예와 상기 제1 실시예의 차이는 하나의 축선(X)이 상기 제1 측면(123) 및 상기 제2 측면(124)을 통과하며, 상기 배면(122)의 상기 제1 측변(122a) 및 상기 제2 측변(122b) 사이에 상기 제1 폭(W1)이 구비되고, 상기 피복부(131)의 상기 제1 가장자리(131a) 및 상기 제2 가장자리(131b) 사이에 상기 제2 폭(W2)이 구비되며, 동일한 x축 축선방향에서, 상기 제1 폭(W1)은 상기 제1 측변(122a) 및 상기 제2 측변(122b)의 최단거리이고, 상기 제2 폭(W2)은 상기 제1 측변(131a) 및 상기 제2 측변(131b)의 최단거리이며, 상기 제2 폭(W2)은 상기 제1 폭(W1), 2배의 상기 간격(G) 및 2배의 상기 두께(D)의 총합보다 크지 않다. 본 실시예에서, 상기 제2 폭(W2)은 실질적으로 상기 제1 폭(W1)과 같거나, 또는 다른 실시예에서, 상기 제2 폭(W2)은 상기 제1 폭(W1)의 절반보다 크고 상기 제1 폭(W1)보다 작을 수 있다.
본 실시예에서, 상기 제1 측변(122a) 및 상기 제2 측변(122b)은 상기 배면(122)의 단변이고, 상기 제1 가장자리(131a) 및 상기 제2 가장자리(131b)는 상기 피복부(131)의 단변이다. 상기 제1측 피복부(132) 및 상기 제2측 피복부(133)가 면적이 비교적 큰 상기 제3 측면(125) 및 상기 제4 측면(126)에 설치되고, 또한 상기 제1 접합부(134) 및 상기 제2 접합부(135)가 면적이 비교적 큰 상기 접합 영역(111b)에 설치되므로, 상기 방열편(130)의 피복 면적이 증가되어 상기 칩(120)의 방열 효율이 향상될 수 있다.
본 발명의 보호범위는 뒤에 첨부되는 특허출원범위로 한정된 것을 기준으로 하며, 임의의 본 분야의 기술을 숙지하는 자가, 본 발명의 정신을 벗어나지 않는 범위 내에서 실시하는 임의의 변화와 수정은 모두 본 발명의 보호범위에 속한다.

Claims (14)

  1. 표면을 구비하고, 상기 표면에 칩 설치영역 및 적어도 하나의 접합 영역이 구비되고, 상기 접합 영역이 상기 칩 설치영역 외측에 위치하는 기판;
    상기 칩 설치영역에 설치되고 또한 상기 접합 영역을 노출시키고, 능동면, 배면, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 구비하며, 상기 능동면은 상기 기판의 상기 표면을 향하고, 칩과 상기 기판이 전기적으로 연결되며, 상기 제1 측면은 제2 측면의 대향면이고, 상기 제3 측면은 상기 제4 측면의 대향면이며, 상기 능동면 및 상기 표면 사이에 간격이 구비되고, 상기 능동면 및 상기 배면 사이에 두께를 가지며, 상기 배면은 제1 측변 및 제2 측변을 구비하고, 상기 제1 측변은 상기 제1 측면에 연결되며, 상기 제2 측변은 상기 제2 측면에 연결되고, 상기 제1 측변 및 상기 제2 측변 사이에 제1 폭을 가지는, 상기 칩; 및
    적어도 일체형으로 성형된 피복부, 제1측 피복부 및 제1 접합부를 구비하여, 상기 제1측 피복부는 상기 피복부 및 상기 제1 접합부 사이에 위치하고, 상기 피복부는 상기 칩의 상기 배면에 설치되며, 상기 제1측 피복부는 상기 제3 측면에 설치되고, 상기 제1 접합부는 상기 접합 영역에 설치되며, 상기 피복부는 제1 가장자리, 제2 가장자리, 제3 가장자리 및 제4 가장자리를 구비하고, 상기 제1 가장자리는 상기 제1 측면에 인접하고, 상기 제2 가장자리는 상기 제2 측면에 인접하며, 상기 제3 가장자리는 상기 제3 측면에 인접하고, 상기 제4 가장자리는 상기 제4 측면에 인접하며, 상기 제3 가장자리는 상기 제1측 피복부에 연결되고, 상기 제1 가장자리 및 상기 제2 가장자리 사이에 제2 폭을 가지며, 동일한 축선 방향에서, 상기 제2 폭은 상기 제1 폭, 2배의 상기 간격 및 2배의 상기 두께의 총합보다 크지 않은 방열편
    을 포함하는 방열 패키징 구조.
  2. 제1항에 있어서,
    프라이머를 더 포함하며, 상기 프라이머는 상기 능동면 및 상기 표면 사이에 충진되고, 상기 제1측 피복부가 상기 프라이머를 차폐하는, 방열 패키징 구조.
  3. 제1항에 있어서,
    상기 제2 폭은 실질적으로 상기 제1 폭과 같은, 방열 패키징 구조.
  4. 제1항에 있어서,
    상기 제2 폭은 상기 제1 폭의 절반보다 크고 상기 제1 폭보다 작은, 방열 패키징 구조.
  5. 제1항에 있어서,
    상기 방열편은 제2측 피복부 및 제2 접합부를 더 구비하며, 상기 제2측 피복부는 상기 피복부 및 상기 제2 접합부의 사이에 위치하고, 상기 제4 가장자리는 상기 제2측 피복부에 연결되며, 상기 제2측 피복부는 상기 제4 측면에 설치되고, 상기 제2 접합부는 상기 접합 영역에 설치되는, 방열 패키징 구조.
  6. 제1항에 있어서,
    상기 피복부는 적어도 제1 본체부 및 제1 외측부를 구비하며, 상기 제1 본체부는 상기 칩의 상기 배면에 설치되고, 상기 제1 외측부는 상기 제1 측면에 설치되며, 상기 제2 폭은 상기 제1 폭보다 큰, 방열 패키징 구조.
  7. 제6항에 있어서,
    상기 제1 외측부는 상기 기판에 접촉되지 않는, 방열 패키징 구조.
  8. 제6항에 있어서,
    상기 피복부는 제2 외측부를 더 구비하고, 상기 제1 본체부는 상기 제1 외측부 및 상기 제2 외측부 사이에 위치하며, 상기 제2 외측부는 상기 제2 측면에 설치되는, 방열 패키징 구조.
  9. 제6항에 있어서,
    상기 제1측 피복부는 제5 가장자리 및 제6 가장자리를 구비하며, 상기 제5 가장자리는 상기 제1 가장자리에 인접하고, 상기 제6 가장자리는 상기 제2 가장자리에 인접하며, 상기 제5 가장자리 및 상기 제6 가장자리 사이에 제3 폭을 가지며, 상기 제2 폭은 상기 제3 폭보다 큰, 방열 패키징 구조.
  10. 제1항에 있어서,
    상기 피복부는 적어도 제1 본체부 및 제1 외측부를 포함하며, 상기 제1 본체부는 상기 칩의 상기 배면에 설치되고, 상기 제1 외측부는 상기 제1 측면에 돌출되며, 상기 제2 폭은 상기 제1 폭 및 2배의 상기 두께의 총합보다 크지 않은, 방열 패키징 구조.
  11. 제10항에 있어서,
    상기 피복부는 제2 외측부를 더 구비하고, 상기 제1 본체부는 상기 제1 외측부 및 상기 제2 외측부 사이에 위치하며, 상기 제2 외측부는 상기 제2 측면에 돌출되는, 방열 패키징 구조.
  12. 제10항에 있어서,
    상기 제1측 피복부는 적어도 제2 본체부 및 제3 외측부를 구비하고, 상기 제2 본체부는 상기 제3 측면에 설치되며, 상기 제3 외측부는 상기 제1 측면에 돌출되는, 방열 패키징 구조.
  13. 제12항에 있어서,
    상기 제1측 피복부는 제4 외측부를 더 구비하고, 상기 제2 본체부는 상기 제3 외측부 및 상기 제4 외측부 사이에 위치하며, 상기 제4 외측부는 상기 제2 측면에 돌출되는, 방열 패키징 구조.
  14. 제13항에 있어서,
    상기 제1측 피복부는 제5 가장자리 및 제6 가장자리를 더 구비하며, 상기 제5 가장자리는 상기 제1 가장자리에 인접하고, 상기 제6 가장자리는 상기 제2 가장자리에 인접하며, 상기 제5 가장자리 및 상기 제6 가장자리 사이에 제3 폭을 가지고, 상기 제3 폭은 실질적으로 상기 제2 폭과 같은, 방열 패키징 구조.
KR1020160062071A 2015-12-17 2016-05-20 방열 패키징 구조 KR20170072771A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104142580 2015-12-17
TW104142580A TWI609465B (zh) 2015-12-17 2015-12-17 散熱封裝構造

Publications (1)

Publication Number Publication Date
KR20170072771A true KR20170072771A (ko) 2017-06-27

Family

ID=58117751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160062071A KR20170072771A (ko) 2015-12-17 2016-05-20 방열 패키징 구조

Country Status (5)

Country Link
US (1) US9653376B1 (ko)
JP (1) JP2017112348A (ko)
KR (1) KR20170072771A (ko)
CN (2) CN205789928U (ko)
TW (1) TWI609465B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI609465B (zh) * 2015-12-17 2017-12-21 頎邦科技股份有限公司 散熱封裝構造
US11075186B2 (en) 2017-02-09 2021-07-27 Advanced Semiconductor Engineering, Inc. Semiconductor package
CN209845575U (zh) 2018-08-29 2019-12-24 惠科股份有限公司 一种显示面板和显示装置
TWI713166B (zh) * 2020-02-17 2020-12-11 頎邦科技股份有限公司 晶片封裝構造及其電路板
CN113035807B (zh) * 2021-03-08 2022-05-27 广东神思半导体有限公司 一种带有稳定散热结构的三极管
CN114613266A (zh) * 2022-03-07 2022-06-10 深圳市华星光电半导体显示技术有限公司 显示模组与显示装置
CN114721188B (zh) * 2022-03-29 2024-05-17 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0559849U (ja) * 1992-01-17 1993-08-06 日本電気株式会社 半導体素子の実装構造
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JPH09139450A (ja) * 1995-11-13 1997-05-27 Sony Corp ヒートシンクの固定方法
JPH11163494A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 表面実装デバイスの実装方法、ｂｇａパッケージの実装構造、及び電子機器
JP2000156460A (ja) * 1998-11-20 2000-06-06 Mitsui High Tec Inc 半導体装置
JP2001044341A (ja) * 1999-07-26 2001-02-16 Tdk Corp 高周波モジュール
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
US6987671B2 (en) * 2003-06-26 2006-01-17 Intel Corporation Composite thermal interface devices and methods for integrated circuit heat transfer
US8164182B2 (en) * 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
CN101515550A (zh) * 2008-02-22 2009-08-26 矽品精密工业股份有限公司 半导体封装件的散热模块化结构及其制造方法
US20100019379A1 (en) * 2008-07-24 2010-01-28 Broadcom Corporation External heat sink for bare-die flip chip packages
TWM482842U (zh) * 2013-07-15 2014-07-21 Great Team Backend Foundry Inc 四方形扁平無引腳封裝（ｑｆｎ）之內封外露散熱裝置結構改良
US9425114B2 (en) * 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
TWM518405U (zh) 2015-12-17 2016-03-01 頎邦科技股份有限公司 散熱封裝構造
TWI609465B (zh) * 2015-12-17 2017-12-21 頎邦科技股份有限公司 散熱封裝構造

Also Published As

Publication number Publication date
US9653376B1 (en) 2017-05-16
TW201724392A (zh) 2017-07-01
JP2017112348A (ja) 2017-06-22
CN106898587A (zh) 2017-06-27
TWI609465B (zh) 2017-12-21
CN205789928U (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
KR20170072771A (ko) 방열 패키징 구조
US11166396B2 (en) Box-type vehicle-mounted control device
JP4892527B2 (ja) 電子制御装置
CN111771276B (zh) 高频模块
JP6707960B2 (ja) 電子機器
WO1985002515A1 (en) Printed-circuit board for mounting electronic element and method of manufacture thereof
US9299679B2 (en) High reliability semiconductor package structure
JP2010057345A (ja) 電子制御装置
US11744056B2 (en) Housing for receiving electronic devices and electronic system having the same
US11145569B2 (en) Module equipped with a heat dissipation member
JP2005159137A (ja) 光半導体素子およびこの光半導体素子を用いた電子機器
US10446467B2 (en) Thermal transfer/management and EMI shielding/mitigation solutions for electronic devices
KR20170112866A (ko) 미세피치 패키징 구조
EP3264456B1 (en) Laser weldable brackets for attachment of heat sinks to board level shields
TWM518405U (zh) 散熱封裝構造
JP2021118212A (ja) 電子制御装置
CN213459708U (zh) 覆晶薄膜封装体用散热体
JP6905016B2 (ja) 実装基板構造
WO2022045000A1 (ja) アンテナ装置およびアレイアンテナ
CN100393184C (zh) 具有导槽的基板
US20230016486A1 (en) Low-cost surface mount emi gaskets
US20230290743A1 (en) Reinforcement Structure and Electronic Device
WO2019130996A1 (ja) 熱伝導シートおよびこれを用いた放熱体
JP4825248B2 (ja) 電子制御装置
JP2023037303A (ja) 半導体実装構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application