KR20170056435A - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20170056435A
KR20170056435A KR1020160146485A KR20160146485A KR20170056435A KR 20170056435 A KR20170056435 A KR 20170056435A KR 1020160146485 A KR1020160146485 A KR 1020160146485A KR 20160146485 A KR20160146485 A KR 20160146485A KR 20170056435 A KR20170056435 A KR 20170056435A
Authority
KR
South Korea
Prior art keywords
semiconductor
resin
protective film
sensitive adhesive
weight
Prior art date
Application number
KR1020160146485A
Other languages
English (en)
Inventor
류이치 기무라
나오히데 다카모토
고지 시가
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20170056435A publication Critical patent/KR20170056435A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C09J133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09J133/08—Homopolymers or copolymers of acrylic acid esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

[과제] 수지의 열경화 수축에 의한 반도체 칩의 위치 어긋남을 방지하는 것이 가능한 반도체 패키지의 제조 방법을 제공한다.
[해결 수단] 점착 시트 상에 배치된 반도체 이면 보호 필름 상에 반도체 칩을 배치하는 공정과, 반도체 이면 보호 필름을 경화시키는 공정과, 반도체 칩을 수지로 봉지하는 공정을 포함하는 반도체 패키지의 제조 방법에 관한 것이다.

Description

반도체 패키지의 제조 방법{METHOD FOR PRODUCING SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 제조 방법에 관한 것이다.
반도체 웨이퍼의 휘어짐을 억제하는 역할이나 반도체의 이면을 보호하는 역할을 담당하는 반도체 이면 보호 필름이 알려져 있다.
일본 특허공개 2012-33636호 공보
유리판 등의 경질인 지지체 상에 배치된 양면 점착 시트 상에 복수의 반도체 소자를 배치하고, 복수의 반도체 소자를 봉지 수지로 봉지하는 방법-웨이퍼 레벨 패키지의 제조 방법-에 있어서, 봉지 수지의 열경화 수축에 의해 반도체 칩이 어긋나 버리는 경우가 있다. 반도체 칩의 위치 어긋남이 발생하면, 재배선할 수 없는 경우가 있다.
본 발명은, 수지의 열경화 수축에 의한 반도체 칩의 위치 어긋남을 방지하는 것이 가능한 반도체 패키지의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명은 이하의 구성을 구비한다. 즉 본 발명은, 점착 시트 상에 배치된 반도체 이면 보호 필름 상에 반도체 칩을 배치하는 공정 (A)와, 공정 (A) 후에 반도체 이면 보호 필름을 경화시키는 공정 (B)와, 공정 (B) 후에 반도체 칩을 수지로 봉지하는 공정 (C)를 포함하는 반도체 패키지의 제조 방법에 관한 것이다. 본 발명에 따른 반도체 패키지의 제조 방법에서는, 수지의 열경화 수축에 의한 반도체 칩의 위치 어긋남을 방지할 수 있다. 반도체 칩과 반도체 이면 보호 필름의 밀착력을 반도체 이면 보호 필름의 경화에 의해 높인 후에, 반도체 칩을 수지로 봉지하기 때문이다. 본 발명에 따른 반도체 패키지의 제조 방법에 있어서, 다이싱했을 때에는, 다이싱 후 반도체 이면 보호 필름으로 반도체 칩을 보호할 수 있다.
도 1a는 실시형태 1에 따른 방법에 있어서의 반도체 칩 탑재 공정 후의 개략 단면도이다.
도 1b는 실시형태 1에 따른 방법에 있어서의 봉지 공정 후의 개략 단면도이다.
도 2는 적층체의 개략 단면도이다.
도 3은 지지체 고정 후의 개략 단면도이다.
도 4는 반도체 칩 탑재 후의 개략 단면도이다.
도 5는 봉지 시트 탑재 후의 개략 단면도이다.
도 6은 프레스 공정 후의 개략 단면도이다.
도 7은 다이싱 전 반도체 패키지의 개략 단면도이다.
도 8은 다이싱 후의 개략 단면도이다.
도 9는 변형예 1에 있어서의 적층체의 개략 단면도이다.
도 10은 변형예 2에 있어서의 적층체의 개략 단면도이다.
이하에 실시형태를 들어 본 발명을 상세하게 설명하지만, 본 발명은 이들 실시형태만으로 한정되는 것은 아니다.
[실시형태 1]
도 1a에 나타내는 바와 같이, 실시형태 1에 따른 반도체 패키지의 제조 방법은, 점착 시트(12) 상에 배치된 반도체 이면 보호 필름(11) 상에 반도체 칩(31)을 배치하는 공정과, 반도체 이면 보호 필름(11)을 경화시키는 공정과, 도 1b에 나타내는 바와 같이 반도체 칩(31)을 수지(41)로 봉지하는 공정을 포함한다. 반도체 칩(31)을 수지(41)로 봉지하는 공정은, 수지(41)를 경화시키는 스텝을 포함한다. 실시형태 1에 따른 방법에서는, 수지(41)의 열경화 수축에 의한 반도체 칩(31)의 위치 어긋남을 방지할 수 있다. 반도체 칩(31)과 반도체 이면 보호 필름(11)의 밀착력을 반도체 이면 보호 필름(11)의 경화에 의해 높인 후에 반도체 칩(31)을 수지(41)로 봉지하기 때문이다.
도 2에 나타내는 바와 같이, 우선 적층체(1)를 준비한다. 적층체(1)는, 점착 시트(12)와 점착 시트(12) 상에 배치된 반도체 이면 보호 필름(11)을 포함한다. 점착 시트(12)는, 제 1 점착제층(121)과, 제 2 점착제층(122)과, 제 1 점착제층(121) 및 제 2 점착제층(122) 사이에 위치하는 기재층(123)을 포함한다. 점착 시트(12)의 양면은, 제 1 주면과 제 1 주면에 대향한 제 2 주면으로 정의할 수 있다. 점착 시트(12)의 제 1 주면은, 반도체 이면 보호 필름(11)과 접하고 있는 면이다. 제 1 점착제층(121)은, 반도체 이면 보호 필름(11)과 기재층(123) 사이에 위치하고 있다. 제 1 점착제층(121)은 반도체 이면 보호 필름(11)과 접하고 있다. 제 1 점착제층(121)은 기재층(123)과 접하고 있다. 제 1 점착제층(121)은, 가열에 의해 박리력이 저하되는 성질을 갖는다. 구체적으로는, 가열에 의해 발포되는 성질이다. 발포된 후에는, 반도체 이면 보호 필름(11)을 점착 시트(12)로부터 간단하게 박리할 수 있다. 한편, 제 2 점착제층(122)은, 가열에 의해 발포되는 성질을 갖지 않는다.
도 3에 나타내는 바와 같이, 적층체(1)의 제 2 점착제층(122)에 경질인 지지체(21)를 고정한다. 적층체(1)에 경질인 지지체(21)를 고정하기 때문에, 안정한 다이싱이 가능하다. 지지체(21)는 판 형상을 이룬다. 평활하고 평탄한 것이 바람직하다. 지지체(21)는 예를 들어 금속판, 세라믹판, 유리판 등이다. 지지체(21)는 레이저 투과성을 갖고 있는 것이 바람직하다. 지지체(21) 너머로 레이저를 반도체 이면 보호 필름(11)에 조사할 수 있기 때문이다. 지지체(21)의 두께는 예를 들어 0.1mm∼50mm이다.
도 4에 나타내는 바와 같이, 적층체(1)의 반도체 이면 보호 필름(11) 상에 반도체 칩(31a, 31b, 31c, 31d)(이하, 「반도체 칩(31)」이라고 총칭하는 경우가 있다)을 배치한다. 반도체 칩(31)의 양면은, 제 1 면과 제 1 면에 대향한 제 2 면으로 정의할 수 있다. 여기에서는, 반도체 칩(31)의 제 2 면이 반도체 이면 보호 필름(11)과 접하고 있다. 반도체 칩(31)의 제 2 면을 이면이라고 칭하는 경우가 있다. 반도체 이면 보호 필름(11) 상에 반도체 칩(31a, 31b, 31c, 31d)을 배치하는 것에 의해 형성된 조합(3)은, 지지체(21)와 점착 시트(12)와 반도체 이면 보호 필름(11)과 반도체 칩(31a, 31b, 31c, 31d)으로 이루어진다.
반도체 칩(31a, 31b, 31c, 31d)과 접하고 있는 상태의 반도체 이면 보호 필름(11)을 경화시킨다. 구체적으로는, 조합(3)을 가열하는 것에 의해 반도체 이면 보호 필름(11)을 경화시킨다. 온도는 예를 들어 50℃∼300℃이다. 바람직하게는 80℃ 이상, 보다 바람직하게는 100℃ 이상이다. 바람직하게는 200℃ 이하, 보다 바람직하게는 150℃ 이하, 더 바람직하게는 140℃ 이하이다. 가열 시간은 예를 들어 1분∼300분이다.
도 5에 나타내는 바와 같이, 경화 후의 반도체 이면 보호 필름(11) 상에 위치하는 반도체 칩(31a, 31b, 31c, 31d) 상에, 수지층(41)을 포함하는 봉지 시트(4)를 배치한다. 봉지 시트(4)는, 수지층(41)과 수지층(41) 상에 배치된 박리 라이너(42)를 포함한다. 반도체 칩(31a, 31b, 31c, 31d) 상에 봉지 시트(4)를 배치하는 것에 의해 형성된 합동체(5)는, 지지체(21)와 점착 시트(12)와 경화 후의 반도체 이면 보호 필름(11)과 반도체 칩(31a, 31b, 31c, 31d)과 봉지 시트(4)로 이루어진다.
도 6에 나타내는 바와 같이, 반도체 칩(31a, 31b, 31c, 31d)을 수지층(41)에 매설한다. 구체적으로는, 실질적으로 평행한 한 쌍의 평판으로 합동체(5)에 힘을 가하면서 합동체(5)를 가열하는 것에 의해, 반도체 칩(31a, 31b, 31c, 31d)을 수지층(41)에 매설한다. 온도는 예를 들어 50℃∼200℃이다. 바람직하게는 70℃ 이상이다. 바람직하게는 120℃ 이하, 보다 바람직하게는 110℃ 이하이다.
이어서, 수지층(41)을 가열하는 것에 의해 수지층(41)을 경화시킨다. 구체적으로는, 프레스 후의 합동체(5)를 가열하는 것에 의해 수지층(41)을 경화시킨다. 온도는 예를 들어 50℃∼300℃이다. 바람직하게는 80℃ 이상, 보다 바람직하게는 120℃ 이상, 더 바람직하게는 140℃ 이상이다. 바람직하게는 200℃ 이하, 보다 바람직하게는 170℃ 이하, 더 바람직하게는 160℃ 이하이다. 가열 시간은 예를 들어 1분∼300분이다.
도 7에 나타내는 바와 같이, 박리 라이너(42)를 필요에 따라서 벗기고, 경화 후의 수지층(41)을 연삭하고, 배선을 포함하는 층(71)을 형성하고, 범프(72)를 형성한다는 순서로 다이싱 전 반도체 패키지(6)를 형성한다. 다이싱 전 반도체 패키지(6)는, 경화 후의 반도체 이면 보호 필름(11)과, 층(71)과, 반도체 칩(31a, 31b, 31c, 31d)과, 연삭 후의 수지층(41)을 포함한다. 반도체 칩(31a, 31b, 31c, 31d)은, 경화 후의 반도체 이면 보호 필름(11)과 층(71) 사이에 위치하고 있다. 연삭 후의 수지층(41)은, 경화 후의 반도체 이면 보호 필름(11)과 층(71) 사이에 위치하고 있다. 즉, 경화 후의 반도체 이면 보호 필름(11)과 층(71) 사이의 영역에 있어서, 반도체 칩(31a, 31b, 31c, 31d)이 차지하고 있는 칩 영역의 잔여를 연삭 후의 수지층(41)이 차지하고 있다. 다이싱 전 반도체 패키지(6)는, 배선에 고정된 범프(72)를 추가로 포함한다. 다이싱 전 반도체 패키지(6)는, 점착 시트(12)에 고정되어 있다.
도 8에 나타내는 바와 같이, 다이싱 전 반도체 패키지(6)를 다이싱하는 것에 의해 반도체 패키지(7a, 7b, 7c, 7d)(이하, 「반도체 패키지(7)」라고 총칭하는 경우가 있다)를 형성한다. 각 반도체 패키지(7)는, 다이싱 후 반도체 이면 보호 필름(111)과, 다이싱 후 층(711)과, 반도체 칩(31)과, 수지부(411)를 포함한다. 반도체 칩(31)은, 다이싱 후 반도체 이면 보호 필름(111)과 다이싱 후 층(711) 사이에 위치하고 있다. 수지부(411)는, 다이싱 후 반도체 이면 보호 필름(111)과 다이싱 후 층(711) 사이에 위치하고 있다. 즉, 다이싱 후 반도체 이면 보호 필름(111)과 다이싱 후 층(711) 사이의 영역에 있어서, 반도체 칩(31)이 차지하고 있는 칩 영역의 잔여를 수지부(411)가 차지하고 있다. 반도체 패키지(7)는 배선에 고정된 범프(72)를 추가로 포함한다. 반도체 패키지(7)는 점착 시트(12)에 고정되어 있다.
반도체 패키지(7)와 점착 시트(12) 사이의 박리력을 저하시킨다. 구체적으로는, 지지체(21)에 댄 히터로 점착 시트(12)를 가열하는 것에 의해 박리력을 저하시킨다. 즉, 가열에 의해 제 1 점착제층(121)을 팽창시킨다. 여기에서는, 제 1 점착제층(121) 중의 열팽창성 미소구의 팽창 개시 온도보다도 50℃ 이상 고온에서 가열하는 것이 바람직하다. 예를 들어 80℃∼250℃이다. 바람직하게는 100℃ 이상, 보다 바람직하게는 130℃ 이상, 더 바람직하게는 150℃ 이상, 더 바람직하게는 160℃ 이상이다. 바람직하게는 220℃ 이하, 보다 바람직하게는 200℃ 이하, 더 바람직하게는 190℃ 이하이다.
감압 흡착 콜릿으로 반도체 패키지(7)를 점착 시트(12)로부터 박리한다. 즉 반도체 패키지(7)를 픽업한다.
반도체 패키지(7)의 다이싱 후 반도체 이면 보호 필름(111)에 레이저로 인자하는 것이 가능하다. 한편, 레이저로 인자할 때에는, 공지의 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 개체 레이저, 액체 레이저 등을 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지의 기체 레이저를 이용할 수 있지만, 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고, 공지의 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd:YAG 레이저 등), YVO4 레이저가 적합하다.
(적층체(1))
반도체 이면 보호 필름(11)과 점착 시트(12)의 박리력(23℃, 박리 각도 180도, 박리 속도 300mm/분)은, 바람직하게는 0.05N/20mm∼5N/20mm이다. 0.05N/20mm 이상이면, 다이싱 시에 경화 후의 반도체 이면 보호 필름(11)이 점착 시트(12)로부터 박리되기 어렵다.
(제 1 점착제층(121))
제 1 점착제층(121)은, 가열에 의해 박리력이 저하되는 성질을 갖는다. 예를 들어, 가열에 의해 발포되는 성질이다. 발포된 후에는, 반도체 이면 보호 필름(11)을 점착 시트(12)로부터 간단하게 박리할 수 있다.
제 1 점착제층(121)은, 상온 내지 150℃의 온도역에 있어서의 동적 탄성률이 5만∼1000만dyn/cm2인 폴리머를 베이스 폴리머로 하는 점착제로 이루어질 수 있다. 예를 들어, (메트)아크릴산 알킬 에스터의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제이다.
제 1 점착제층(121)은 열팽창성 미소구를 포함한다. 가열에 의해 팽창하는 성질을 열팽창성 미소구는 갖는다. 열팽창성 미소구가 팽창한 후에는, 반도체 이면 보호 필름(11)을 점착 시트(12)로부터 간단하게 박리할 수 있다. 제 1 점착제층(121)이 변형을 일으키기 때문이다. 열팽창성 미소구는, 가열에 의해 기체로 변화하는 물질과, 가열에 의해 기체로 변화하는 물질을 내포하는 마이크로캡슐로 이루어질 수 있다. 가열에 의해 기체로 변화하는 물질은, 예를 들어 아이소뷰테인, 프로페인, 펜테인 등이다. 마이크로캡슐은 고분자로 이루어질 수 있다. 예를 들어 염화 바이닐리덴-아크릴로나이트릴 공중합체, 폴리바이닐 알코올, 폴리바이닐 뷰티랄, 폴리메틸 메타크릴레이트, 폴리아크릴로나이트릴, 폴리염화 바이닐리덴, 폴리설폰 등이다. 그 중에서도, 열가소성 고분자가 바람직하다. 열팽창성 미소구의 시판품은, 마쓰모토유지제약사제의 마이크로스페어 등이다.
열팽창성 미소구의 가열 팽창의 개시 온도는, 바람직하게는 130℃ 이상이다. 130℃ 이상이면, 픽업 공정까지 제 1 점착제층(121)이 받는 열에 의한 팽창이 일어나기 어렵다. 열팽창성 미소구의 체적 팽창률은 바람직하게는 5배 이상, 보다 바람직하게는 7배 이상, 더 바람직하게는 10배 이상이다. 열팽창성 미소구의 평균 입경은, 바람직하게는 100μm 이하, 보다 바람직하게는 80μm 이하, 더 바람직하게는 50μm 이하이다. 열팽창성 미소구의 평균 입경의 하한은, 예를 들어 1μm이다. 베이스 폴리머 100중량부에 대해서 열팽창성 미소구의 함유량은, 바람직하게는 1중량부 이상, 보다 바람직하게는 10중량부 이상, 더 바람직하게는 25중량부 이상이다. 베이스 폴리머 100중량부에 대해서 열팽창성 미소구의 함유량은, 바람직하게는 150중량부 이하, 보다 바람직하게는 130중량부 이하, 더 바람직하게는 100중량부 이하이다.
제 1 점착제층(121)의 두께는, 바람직하게는 2μm 이상, 보다 바람직하게는 5μm 이상이다. 제 1 점착제층(121)의 두께는, 바람직하게는 300μm 이하, 보다 바람직하게는 200μm 이하, 더 바람직하게는 150μm 이하이다.
(제 2 점착제층(122))
제 2 점착제층(122)은 아크릴계 점착제 등의 점착제로 이루어진다. 가열에 의해 팽창하는 성질을 제 2 점착제층(122)은 갖지 않는다. 제 2 점착제층(122)의 두께는, 바람직하게는 2μm 이상, 보다 바람직하게는 5μm 이상이다. 제 2 점착제층(122)의 두께는, 바람직하게는 300μm 이하, 보다 바람직하게는 200μm 이하, 더 바람직하게는 150μm 이하이다.
(기재층(123))
기재층(123)은, 레이저가 투과하는 성질(이하, 「레이저 투과성」이라고 한다)을 갖고 있는 것이 바람직하다. 기재층(123) 너머로 레이저를 반도체 이면 보호 필름(11)에 조사할 수 있다. 기재층(123)의 두께는, 바람직하게는 1μm 이상, 보다 바람직하게는 10μm 이상, 더 바람직하게는 20μm 이상, 더 바람직하게는 30μm 이상이다. 기재층(123)의 두께는, 바람직하게는 1000μm 이하, 보다 바람직하게는 500μm 이하, 더 바람직하게는 300μm 이하, 더 바람직하게는 200μm 이하이다.
(반도체 이면 보호 필름(11))
반도체 이면 보호 필름(11)은 유색이다. 유색이면, 점착 시트(12)와 반도체 이면 보호 필름(11)을 간단하게 구별할 수 있는 경우가 있다. 반도체 이면 보호 필름(11)은, 예를 들어 흑색, 청색, 적색 등의 농색인 것이 바람직하다. 흑색이 특히 바람직하다. 레이저 마크를 시인하기 쉽기 때문이다.
농색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*이, 60 이하(0∼60)[바람직하게는 50 이하(0∼50), 더 바람직하게는 40 이하(0∼40)]가 되는 짙은 색인 것을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*이, 35 이하(0∼35)[바람직하게는 30 이하(0∼30), 더 바람직하게는 25 이하(0∼25)]가 되는 흑색계 색인 것을 의미하고 있다. 한편, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각, L*의 값에 따라서 적절히 선택할 수 있다. a*나 b*로서는, 예를 들어 양쪽 모두 -10∼10인 것이 바람직하고, 보다 바람직하게는 -5∼5이며, 특히 -3∼3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
한편, L*a*b* 표색계에서 규정되는 L*, a*, b*는, 색채색차계(상품명 「CR-200」 미놀타사제; 색채색차계)를 이용해서 측정하는 것에 의해 구해진다. 한편, L*a*b* 표색계는, 국제 조명 위원회(CIE)가 1976년에 권장한 색공간이며, CIE1976(L*a*b*) 표색계라고 칭해지는 색공간인 것을 의미하고 있다. 또한, L*a*b* 표색계는, 일본 공업 규격에서는 JIS Z 8729로 규정되어 있다.
85℃ 및 85%RH의 분위기하에서 168시간 방치했을 때의, 반도체 이면 보호 필름(11)의 흡습률은, 바람직하게는 1중량% 이하, 보다 바람직하게는 0.8중량% 이하이다. 1중량% 이하인 것에 의해 레이저 마킹성을 향상시킬 수 있다. 흡습률은, 무기 충전제의 함유량 등에 의해 컨트롤할 수 있다. 반도체 이면 보호 필름(11)에 있어서의 흡습률의 측정 방법은 이하와 같다. 즉, 85℃, 85%RH의 항온 항습조에 반도체 이면 보호 필름(11)을 168시간 방치하고, 방치 전후의 중량 감소율로부터 흡습률을 구한다.
반도체 이면 보호 필름(11)은 미경화 상태이다. 미경화 상태는 반경화 상태를 포함한다. 반경화 상태가 바람직하다.
반도체 이면 보호 필름(11)을 경화시키는 것에 의해 얻어지는 경화물을 85℃ 및 85%RH의 분위기하에서 168시간 방치했을 때의 흡습률은, 바람직하게는 1중량% 이하, 보다 바람직하게는 0.8중량% 이하이다. 1중량% 이하인 것에 의해 레이저 마킹성을 향상시킬 수 있다. 흡습률은, 무기 충전제의 함유량 등에 의해 컨트롤할 수 있다. 경화물에 있어서의 흡습률의 측정 방법은 이하와 같다. 즉, 85℃, 85%RH의 항온 항습조에 경화물을 168시간 방치하고, 방치 전후의 중량 감소율로부터 흡습률을 구한다.
반도체 이면 보호 필름(11)에 있어서의 휘발분의 비율은 적을수록 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면 보호 필름(11)의 중량 감소율(중량 감소량의 비율)이 1중량% 이하가 바람직하고, 0.8중량% 이하가 보다 바람직하다. 가열 처리의 조건은, 예를 들어 250℃에서 1시간이다. 1중량% 이하이면, 레이저 마킹성이 좋다. 리플로우 공정에 있어서의 크랙의 발생을 억제할 수 있다. 중량 감소율은, 열경화 후의 반도체 이면 보호 필름(11)을 250℃, 1시간으로 가열했을 때의 값을 의미한다.
반도체 이면 보호 필름(11)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은, 바람직하게는 1GPa 이상, 보다 바람직하게는 2GPa 이상, 더 바람직하게는 3GPa 이상이다. 1GPa 이상이면, 반도체 이면 보호 필름(11)이 캐리어 테이프에 부착되는 것을 방지할 수 있다. 23℃에서의 인장 저장 탄성률의 상한은, 예를 들어 50GPa이다. 23℃에서의 인장 저장 탄성률은, 수지 성분의 종류나 그의 함유량, 충전재의 종류나 그의 함유량 등에 의해 컨트롤할 수 있다. 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용해서, 인장 모드로, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm로, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기하, 소정의 온도(23℃)에서 인장 저장 탄성률은 측정된다.
반도체 이면 보호 필름(11)에 있어서의 가시광(파장: 380nm∼750nm)의 광선 투과율(가시광 투과율)은, 특별히 제한되지 않지만, 예를 들어 20% 이하(0%∼20%)의 범위인 것이 바람직하고, 보다 바람직하게는 10% 이하(0%∼10%), 특히 바람직하게는 5% 이하(0%∼5%)이다. 반도체 이면 보호 필름(11)은, 가시광 투과율이 20%보다 크면, 광선 통과에 의해, 반도체 칩에 악영향을 미칠 우려가 있다. 또한, 가시광 투과율(%)은, 반도체 이면 보호 필름(11)의 수지 성분의 종류나 그의 함유량, 착색제(안료나 염료 등)의 종류나 그의 함유량, 무기 충전재의 함유량 등에 의해 컨트롤할 수 있다.
반도체 이면 보호 필름(11)의 가시광 투과율(%)은, 다음과 같이 하여 측정할 수 있다. 즉, 두께(평균 두께) 20μm의 반도체 이면 보호 필름(11) 단체를 제작한다. 다음으로, 반도체 이면 보호 필름(11)에 대하여, 파장: 380nm∼750nm의 가시광선[장치: 시마즈제작소제의 가시광 발생 장치(상품명 「ABSORPTION SPECTRO PHOTOMETER」)]를 소정의 강도로 조사하여, 투과한 가시광선의 강도를 측정한다. 추가로, 가시광선이 반도체 이면 보호 필름(11)을 투과하기 전후의 강도 변화로부터, 가시광 투과율의 값을 구할 수 있다.
반도체 이면 보호 필름(11)은 바람직하게는 착색제를 포함한다. 착색제는, 예를 들어 염료, 안료이다. 그 중에서도 염료가 바람직하고, 흑색 염료가 보다 바람직하다.
반도체 이면 보호 필름(11)에 있어서의 착색제의 함유량은, 바람직하게는 0.5중량% 이상, 보다 바람직하게는 1중량% 이상, 더 바람직하게는 2중량% 이상이다. 반도체 이면 보호 필름(11)에 있어서의 착색제의 함유량은, 바람직하게는 10중량% 이하, 보다 바람직하게는 8중량% 이하, 더 바람직하게는 5중량% 이하이다.
반도체 이면 보호 필름(11)은 열가소성 수지를 포함할 수 있다. 열가소성 수지로서는, 예를 들어 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트)나 PBT(폴리뷰틸렌 테레프탈레이트) 등의 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용해서 이용할 수 있다. 그 중에서도, 아크릴 수지, 페녹시 수지가 적합하다.
반도체 이면 보호 필름(11)에 있어서의 열가소성 수지의 함유량은, 바람직하게는 10중량% 이상, 보다 바람직하게는 30중량% 이상이다. 반도체 이면 보호 필름(11)에 있어서의 열가소성 수지의 함유량은, 바람직하게는 90중량% 이하, 보다 바람직하게는 70중량% 이하이다.
반도체 이면 보호 필름(11)은 열경화성 수지를 포함한다. 열경화성 수지로서는, 에폭시 수지, 페놀 수지, 아미노 수지, 불포화 폴리에스터 수지, 폴리유레테인 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는 단독으로 또는 2종 이상 병용해서 이용할 수 있다. 열경화성 수지로서는, 특히, 반도체 칩을 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 오쏘크레졸 노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜 아이소사이아누레이트형 에폭시 수지 또는 글리시딜 아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다.
더욱이 페놀 수지는, 에폭시 수지의 경화제로서 작용하는 것으로, 예를 들어 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-뷰틸페놀 노볼락 수지, 노닐페놀 노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스타이렌 등의 폴리옥시스타이렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용해서 이용할 수 있다. 이들 페놀 수지 중 페놀 노볼락 수지, 페놀 아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 에폭시 수지 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5당량∼2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8당량∼1.2당량이다.
반도체 이면 보호 필름(11)에 있어서의 열경화성 수지의 함유량은, 바람직하게는 2중량% 이상, 보다 바람직하게는 5중량% 이상이다. 반도체 이면 보호 필름(11)에 있어서의 열경화성 수지의 함유량은, 바람직하게는 40중량% 이하, 보다 바람직하게는 20중량% 이하이다.
반도체 이면 보호 필름(11)은 열경화 촉진 촉매를 포함할 수 있다. 예를 들어, 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등이다.
반도체 이면 보호 필름(11)을 미리 어느 정도 가교시켜 두기 위해, 제작 시, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 두는 것이 바람직하다. 이에 의해, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
반도체 이면 보호 필름(11)은 충전제를 포함할 수 있다. 무기 충전제가 적합하다. 무기 충전제는, 예를 들어 실리카, 클레이, 석고, 탄산 칼슘, 황산 바륨, 알루미나, 산화 베릴륨, 탄화 규소, 질화 규소, 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등이다. 충전제는 단독으로 또는 2종 이상을 병용해서 이용할 수 있다. 그 중에서도, 실리카가 바람직하고, 용융 실리카가 특히 바람직하다. 무기 충전제의 평균 입경은 0.1μm∼80μm의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들어 레이저 회절형 입도 분포 측정 장치에 의해 측정할 수 있다.
반도체 이면 보호 필름(11)에 있어서의 충전제의 함유량은, 바람직하게는 10중량% 이상, 보다 바람직하게는 20중량% 이상이다. 반도체 이면 보호 필름(11)에 있어서의 충전제의 함유량은, 바람직하게는 70중량% 이하, 보다 바람직하게는 50중량% 이하이다.
반도체 이면 보호 필름(11)은 다른 첨가제를 적절히 포함할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실레인 커플링제, 이온 트랩제, 증량제, 노화 방지제, 산화 방지제, 계면활성제 등을 들 수 있다.
반도체 이면 보호 필름(11)의 두께는, 바람직하게는 2μm 이상, 보다 바람직하게는 4μm 이상, 더 바람직하게는 6μm 이상, 특히 바람직하게는 10μm 이상이다. 반도체 이면 보호 필름(11)의 두께는, 바람직하게는 200μm 이하, 보다 바람직하게는 160μm 이하, 더 바람직하게는 100μm 이하, 특히 바람직하게는 80μm 이하이다.
(봉지 시트(4))
봉지 시트(4)는, 수지층(41)과 수지층(41) 상에 배치된 박리 라이너(42)를 포함한다. 수지층(41)의 두께는, 바람직하게는 10μm 이상, 보다 바람직하게는 20μm 이상, 더 바람직하게는 30μm 이상이다. 수지층(41)의 두께는, 바람직하게는 1000μm 이하, 보다 바람직하게는 300μm 이하, 더 바람직하게는 200μm 이하이다.
수지층(41)은 열경화성 수지를 포함한다. 열경화성 수지로서는, 에폭시 수지, 페놀 수지 등을 들 수 있다.
에폭시 수지로서는, 특별히 한정되는 것은 아니다. 예를 들어, 트라이페닐메테인형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 변성 비스페놀 A형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 변성 비스페놀 F형 에폭시 수지, 다이사이클로펜타다이엔형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 페녹시 수지 등의 각종의 에폭시 수지를 이용할 수 있다. 이들 에폭시 수지는 단독으로 이용해도 되고 2종 이상 병용해도 된다.
에폭시 수지의 반응성을 확보하는 관점에서는, 에폭시 당량 150∼250, 연화점 또는 융점 50∼130℃의 상온에서 고형인 것이 바람직하다. 그 중에서도, 신뢰성의 관점에서, 트라이페닐메테인형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지가 보다 바람직하다. 또한, 비스페놀 F형 에폭시 수지가 바람직하다.
페놀 수지는, 에폭시 수지와의 사이에서 경화 반응을 일으키는 것이면 특별히 한정되는 것은 아니다. 예를 들어, 페놀 노볼락 수지, 페놀 아르알킬 수지, 바이페닐 아르알킬 수지, 다이사이클로펜타다이엔형 페놀 수지, 크레졸 노볼락 수지, 레졸 수지 등이 이용된다. 이들 페놀 수지는 단독으로 이용해도 되고 2종 이상 병용해도 된다.
페놀 수지로서는, 에폭시 수지와의 반응성의 관점에서, 수산기 당량이 70∼250, 연화점이 50∼110℃인 것을 이용하는 것이 바람직하다. 경화 반응성이 높다는 관점에서, 페놀 노볼락 수지를 적합하게 이용할 수 있다. 또한, 신뢰성의 관점에서, 페놀 아르알킬 수지나 바이페닐 아르알킬 수지와 같은 저흡습성의 것도 적합하게 이용할 수 있다.
수지층(41) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 5중량% 이상이 바람직하다. 5중량% 이상이면, 반도체 칩 등에 대한 접착력이 양호하게 얻어진다. 수지층(41) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 40중량% 이하가 바람직하고, 20중량% 이하가 보다 바람직하다. 40중량% 이하이면, 흡습성을 낮게 억제할 수 있다.
에폭시 수지와 페놀 수지의 배합 비율은, 경화 반응성이라는 관점에서, 에폭시 수지 중의 에폭시기 1당량에 대해서, 페놀 수지 중의 수산기의 합계가 0.7∼1.5당량이 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.9∼1.2당량이다.
수지층(41)은 경화 촉진제를 포함하는 것이 바람직하다. 경화 촉진제로서는, 에폭시 수지와 페놀 수지의 경화를 진행시키는 것이면 특별히 한정되지 않고, 예를 들어 2-메틸이미다졸(상품명; 2MZ), 2-운데실이미다졸(상품명; C11-Z), 2-헵타데실이미다졸(상품명; C17Z), 1,2-다이메틸이미다졸(상품명; 1.2DMZ), 2-에틸-4-메틸이미다졸(상품명; 2E4MZ), 2-페닐이미다졸(상품명; 2PZ), 2-페닐-4-메틸이미다졸(상품명; 2P4MZ), 1-벤질-2-메틸이미다졸(상품명; 1B2MZ), 1-벤질-2-페닐이미다졸(상품명; 1B2PZ), 1-사이아노에틸-2-메틸이미다졸(상품명; 2MZ-CN), 1-사이아노에틸-2-운데실이미다졸(상품명; C11Z-CN), 1-사이아노에틸-2-페닐이미다졸륨 트라이멜리테이트(상품명; 2PZCNS-PW), 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트라이아진(상품명; 2MZ-A), 2,4-다이아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트라이아진(상품명; C11Z-A), 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트라이아진(상품명; 2E4MZ-A), 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트라이아진 아이소사이아누르산 부가물(상품명; 2MA-OK), 2-페닐-4,5-다이하이드록시메틸이미다졸(상품명; 2PHZ-PW), 2-페닐-4-메틸-5-하이드록시메틸이미다졸(상품명; 2P4MHZ-PW) 등의 이미다졸계 경화 촉진제를 들 수 있다(모두 시코쿠화성공업(주)제). 그 중에서도, 수지층(41)을 제작할 때의 혼련 온도에서의 경화 반응을 억제할 수 있다는 이유로 이미다졸계 경화 촉진제가 바람직하고, 2-페닐-4,5-다이하이드록시메틸이미다졸, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트라이아진이 보다 바람직하며, 2-페닐-4,5-다이하이드록시메틸이미다졸이 더 바람직하다.
경화 촉진제의 함유량은, 에폭시 수지 및 페놀 수지의 합계 100중량부에 대해서, 바람직하게는 0.2중량부 이상, 보다 바람직하게는 0.5중량부 이상, 더 바람직하게는 0.8중량부 이상이다. 경화 촉진제의 함유량은, 에폭시 수지 및 페놀 수지의 합계 100중량부에 대해서, 바람직하게는 5중량부 이하, 보다 바람직하게는 2중량부 이하이다.
수지층(41)은 열가소성 수지를 포함할 수 있다. 열가소성 수지로서는 엘라스토머가 바람직하다. 열가소성 수지로서는, 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 불소 수지, 스타이렌-아이소뷰틸렌-스타이렌 트라이블록 공중합체, 메틸 메타크릴레이트-뷰타다이엔-스타이렌 공중합체(MBS 수지) 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용해서 이용할 수 있다.
수지층(41) 중의 열가소성 수지의 함유량은, 1중량% 이상이 바람직하다. 1중량% 이상이면, 유연성, 가요성을 부여할 수 있다. 수지층(41) 중의 열가소성 수지의 함유량은, 바람직하게는 30중량% 이하, 보다 바람직하게는 10중량% 이하, 더 바람직하게는 5중량% 이하이다. 30중량% 이하이면, 반도체 칩 등에 대한 접착력이 양호하게 얻어진다.
수지층(41)은 충전제를 포함할 수 있다. 충전제의 평균 입경은, 바람직하게는 0.5μm 이상, 보다 바람직하게는 1μm 이상, 더 바람직하게는 3μm 이상이다. 충전제의 평균 입경은, 바람직하게는 50μm 이하, 보다 바람직하게는 30μm 이하, 더 바람직하게는 20μm 이하이다. 충전제로서는, 예를 들어 무기 충전제를 들 수 있다. 무기 충전제로서는, 예를 들어 석영 유리, 탤크, 실리카(용융 실리카나 결정성 실리카 등), 알루미나, 질화 알루미늄, 질화 규소, 질화 붕소 등을 들 수 있다. 그 중에서도, 열팽창 계수를 양호하게 저감할 수 있다는 이유로, 실리카, 알루미나가 바람직하고, 실리카가 보다 바람직하다. 실리카로서는, 유동성이 우수하다는 이유로, 용융 실리카가 바람직하고, 구상 용융 실리카가 보다 바람직하다. 무기 충전제는, 실레인 커플링제에 의해 처리(전처리)된 것이어도 된다. 이에 의해, 무기 충전제의 분산성을 높일 수 있다.
수지층(41) 중의 충전제의 함유량은, 바람직하게는 20체적% 이상이고, 보다 바람직하게는 70체적% 이상이며, 더 바람직하게는 74체적% 이상이다. 충전제의 함유량은, 바람직하게는 90체적% 이하이고, 보다 바람직하게는 85체적% 이하이다.
충전제의 함유량은 「중량%」를 단위로 해서도 설명할 수 있다. 대표적으로 실리카의 함유량에 대해서, 「중량%」를 단위로 해서 설명한다. 실리카는 통상, 비중 2.2g/cm3이므로, 실리카의 함유량(중량%)의 적합 범위는 예를 들어 이하와 같다. 즉, 수지층(41) 중의 실리카의 함유량은, 81중량% 이상이 바람직하고, 84중량% 이상이 보다 바람직하다. 수지층(41) 중의 실리카의 함유량은, 94중량% 이하가 바람직하고, 91중량% 이하가 보다 바람직하다.
알루미나는 통상, 비중 3.9g/cm3이므로, 알루미나의 함유량(중량%)의 적합 범위는 예를 들어 이하와 같다. 즉, 수지층(41) 중의 알루미나의 함유량은, 88중량% 이상이 바람직하고, 90중량% 이상이 보다 바람직하다. 수지층(41) 중의 알루미나의 함유량은, 97중량% 이하가 바람직하고, 95중량% 이하가 보다 바람직하다.
수지층(41)은, 상기 성분 이외에도, 난연제 성분, 안료 등을 적절히 함유하는 경우가 있다. 난연제 성분으로서는, 예를 들어 수산화 알루미늄, 수산화 마그네슘, 수산화 철, 수산화 칼슘, 수산화 주석, 복합화 금속 수산화물 등의 각종 금속 수산화물; 포스파젠 화합물 등을 이용할 수 있다. 그 중에서도, 난연성, 경화 후의 강도가 우수하다는 이유로, 포스파젠 화합물이 바람직하다. 안료로서는 특별히 한정되지 않고, 카본 블랙 등을 들 수 있다.
박리 라이너(42)는, 예를 들어 폴리에틸렌 테레프탈레이트(PET) 필름이다.
(변형예 1)
도 9에 나타내는 바와 같이, 변형예 1에서는, 점착 시트(12)는, 비열팽창성의 제 3 점착제층(125)을 추가로 포함한다. 제 3 점착제층(125)은, 제 1 점착제층(121)과 반도체 이면 보호 필름(11) 사이에 위치하고 있다. 가열에 의해 팽창하는 성질을 제 3 점착제층(125)은 갖지 않는다. 열팽창성 미소구가 팽창했을 때에 발생하는 오염 물질-가스나 유기분 등-이 제 1 점착제층(121)으로부터 반도체 이면 보호 필름(11)으로 이행하는 것을 제 3 점착제층(125)은 방지한다.
(변형예 2)
도 10에 나타내는 바와 같이, 변형예 2에서는, 점착 시트(12)는, 제 1 점착제층(121)과 기재층(123) 사이에 위치하는 고무상 유기 탄성층(126)을 추가로 포함한다. 팽창에 의해 제 1 점착제층(121)에 생긴 변형이 제 2 점착제층(122) 등에 전파되는 것을 고무상 유기 탄성층(126)은 방지할 수 있다. 가열에 의해 팽창하는 성질을 고무상 유기 탄성층(126)은 갖지 않는다. 고무상 유기 탄성층(126)의 주성분은, 합성 고무, 합성 수지 등이다. 고무상 유기 탄성층(126)의 두께는, 바람직하게는 3μm 이상, 보다 바람직하게는 5μm 이상이다. 고무상 유기 탄성층(126)의 두께는, 바람직하게는 500μm 이하, 보다 바람직하게는 300μm 이하, 더 바람직하게는 150μm 이하이다.
(변형예 3)
변형예 3에서는, 반도체 이면 보호 필름(11)을 경화시키고, 경화 후의 반도체 이면 보호 필름(11) 상에 위치하는 반도체 칩(31a, 31b, 31c, 31d)을 트랜스퍼 성형 또는 컴프레션 성형으로 봉지한다.
(변형예 4)
변형예 4에서는, 반도체 이면 보호 필름(11)을 경화시키고, 지지체(21) 너머로 경화 후의 반도체 이면 보호 필름(11)에 레이저로 인자하고, 반도체 칩(31a, 31b, 31c) 상에 봉지 시트(4)를 배치한다.
(변형예 5)
변형예 5에서는, 다이싱 전 반도체 패키지(6)를 형성하고, 지지체(21) 너머로 경화 후의 반도체 이면 보호 필름(11)에 레이저로 인자하고, 다이싱 전 반도체 패키지(6)를 다이싱한다.
(변형예 6)
변형예 6에서는, 다이싱으로 반도체 패키지(7)를 형성하고, 지지체(21) 너머로 다이싱 후 반도체 이면 보호 필름(111)에 레이저로 인자하고, 점착 시트(12)를 가열한다.
(변형예 7)
변형예 7에서는, 점착 시트(12)를 가열하고, 지지체(21) 너머로 다이싱 후 반도체 이면 보호 필름(111)에 레이저로 인자하고, 반도체 패키지를 제 1 점착제층(121)으로부터 박리한다.
(기타)
변형예 1∼변형예 7 등은 임의로 조합할 수 있다.
이상과 같이, 실시형태 1에 따른 반도체 패키지의 제조 방법은, 점착 시트(12)의 제 2 주면에 경질의 지지체(21)를 고정하는 공정과, 점착 시트(12)의 제 1 주면 상에 배치된 반도체 이면 보호 필름(11) 상에 반도체 칩(31)을 배치하는 공정과, 반도체 이면 보호 필름(11)을 경화시키는 공정과, 반도체 칩(31)을 수지(41)로 봉지하는 공정을 포함한다.
실시예
이하에 이 발명의 적합한 실시예를 예시적으로 자세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 이 발명의 범위를 그들만으로 한정하는 취지의 것은 아니다.
[실시예 1]
(반도체 이면 보호 필름의 제작)
아크릴산 에틸-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(네가미공업사제 파라크론 W-197C)의 고형분 -용제를 제외한 고형분- 100중량부에 대해서, 에폭시 수지(다이닛폰잉크사제 HP-4700) 10중량부와 페놀 수지(메이와화성사제 MEH7851-H) 10중량부와 구상 실리카(아드마테크스사제 SO-25R, 평균 입경 0.5μm의 구상 실리카) 85중량부와 염료(오리엔트화학공업사제 OIL BLACK BS) 10중량부와 촉매(시코쿠화성사제 2PHZ) 10중량부를 메틸 에틸 케톤에 용해하여, 고형분 농도 23.6중량%의 수지 조성물의 용액을 조제했다. 수지 조성물의 용액을 박리 라이너(실리콘 이형 처리한 두께 50μm의 폴리에틸렌 테레프탈레이트 필름)에 도포하고, 130℃에서 2분간 건조시켰다. 이상의 수단에 의해 평균 두께 20μm의 필름을 얻었다. 직경 230mm의 원반상 필름(이하, 실시예에 있어서 「반도체 이면 보호 필름」이라고 함)을 필름으로부터 잘라냈다.
(적층체의 제작)
핸드 롤러를 이용해서 양면 점착 시트 「닛토덴코사제 리바알파 3195V」의 열박리 점착제층에 반도체 이면 보호 필름을 붙이는 것에 의해 적층체를 제작했다. 적층체는, 양면 점착 시트와 양면 점착 시트의 열박리 점착제층에 고정된 반도체 이면 보호 필름으로 이루어진다(도 2 참조).
(봉지)
적층체의 양면 점착 시트에 유리판을 고정했다(도 3 참조). 적층체의 반도체 이면 보호 필름에 5mm각 칩(두께 0.1mm)을 120℃에서 압착했다(도 4 참조). 유리판과 양면 점착 시트와 반도체 이면 보호 필름과 5mm각 칩으로 이루어지는 조합을 120℃, 120분으로 가열하는 것에 의해 반도체 이면 보호 필름을 경화시켰다. 5mm각 칩을 시트 형상의 봉지 수지에 매설하고, 150℃, 120분으로 가열하는 것에 의해 봉지 수지를 경화시켰다(도 5∼6 참조). 이상의 수단에 의해 실시예 1의 패키지를 얻었다.
[비교예 1]
봉지 전에 있어서의 반도체 이면 보호 필름의 경화를 행하지 않았던 것 이외에는, 실시예 1과 마찬가지의 방법으로 비교예 1의 패키지를 얻었다.
[평가]
5mm각 칩의 위치 어긋남이 생긴 경우를 ×로 판정하고, 위치 어긋남이 생기지 않은 경우를 ○로 판정했다. 결과를 표 1에 나타낸다.
실시예 1 실시예 2
위치 어긋남 ○ ×
1: 적층체
11: 반도체 이면 보호 필름
12: 점착 시트
121: 제 1 점착제층
122: 제 2 점착제층
123: 기재층
21: 지지체
31: 반도체 칩
3: 조합
4: 봉지 시트
41: 수지층
42: 박리 라이너
5: 합동체
71: 배선을 포함하는 층
72: 범프
6: 다이싱 전 반도체 패키지
7: 반도체 패키지
111: 다이싱 후 반도체 이면 보호 필름
711: 다이싱 후 층
411: 수지부

Claims (4)

  1. 점착 시트 상에 배치된 반도체 이면 보호 필름 상에 반도체 칩을 배치하는 공정과,
    상기 반도체 이면 보호 필름 상에 상기 반도체 칩을 배치하는 공정 후에, 상기 반도체 이면 보호 필름을 경화시키는 공정과,
    상기 반도체 이면 보호 필름을 경화시키는 공정 후에, 상기 반도체 칩을 수지로 봉지하는 공정
    을 포함하는 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 점착 시트는, 제 1 점착제층, 제 2 점착제층, 및 상기 제 1 점착제층 및 상기 제 2 점착제층 사이에 위치하는 기재층을 포함하고,
    상기 제 1 점착제층은, 가열에 의해 박리력이 저하되는 성질을 갖고,
    상기 제 2 점착제층에 경질의 지지체를 고정하는 공정을 추가로 포함하는 반도체 패키지의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 1 점착제층은, 가열에 의해 팽창하는 열팽창성 미소구를 포함하는, 반도체 패키지의 제조 방법.
  4. 제 3 항에 있어서,
    상기 열팽창성 미소구의 가열 팽창의 개시 온도가 130℃ 이상인 반도체 패키지의 제조 방법.
KR1020160146485A 2015-11-13 2016-11-04 반도체 패키지의 제조 방법 KR20170056435A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015222923A JP2017092335A (ja) 2015-11-13 2015-11-13 半導体パッケージの製造方法
JPJP-P-2015-222923 2015-11-13

Publications (1)

Publication Number Publication Date
KR20170056435A true KR20170056435A (ko) 2017-05-23

Family

ID=58691321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160146485A KR20170056435A (ko) 2015-11-13 2016-11-04 반도체 패키지의 제조 방법

Country Status (5)

Country Link
US (1) US20170140948A1 (ko)
JP (1) JP2017092335A (ko)
KR (1) KR20170056435A (ko)
CN (1) CN107017173B (ko)
TW (1) TW201729309A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200138150A (ko) * 2018-03-30 2020-12-09 린텍 가부시키가이샤 경화 봉지체의 휨 방지용 적층체, 및 경화 봉지체의 제조 방법
KR20210044836A (ko) * 2018-10-02 2021-04-23 린텍 가부시키가이샤 적층체 및 경화 봉지체의 제조 방법
KR20210129172A (ko) * 2019-03-14 2021-10-27 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6897569B2 (ja) * 2015-11-26 2021-06-30 昭和電工マテリアルズ株式会社 電子部品の製造方法、仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート
US10686158B2 (en) * 2017-03-31 2020-06-16 Innolux Corporation Display device
CN109517543B (zh) * 2017-09-19 2021-03-02 达迈科技股份有限公司 热硬化型黏着组成物以及黏着片
JP7095978B2 (ja) * 2017-11-16 2022-07-05 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
TWI834651B (zh) * 2018-03-30 2024-03-11 日商琳得科股份有限公司 樹脂薄片、樹脂薄片的使用方法及附有硬化樹脂層的硬化密封體之製造方法
JP7240378B2 (ja) * 2018-03-30 2023-03-15 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法
JP7069297B2 (ja) 2018-03-30 2022-05-17 三井化学東セロ株式会社 電子装置の製造方法
TWI793186B (zh) * 2018-10-03 2023-02-21 日商琳得科股份有限公司 層合體及硬化密封體之製造方法
CN109671758A (zh) * 2018-12-18 2019-04-23 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
JP6752403B1 (ja) * 2019-03-14 2020-09-09 三井化学東セロ株式会社 電子装置の製造方法
JP7298404B2 (ja) * 2019-09-06 2023-06-27 株式会社レゾナック 半導体装置の製造方法
JP7438740B2 (ja) * 2019-12-13 2024-02-27 日東電工株式会社 半導体プロセスシート
JP7438741B2 (ja) * 2019-12-13 2024-02-27 日東電工株式会社 半導体プロセスシート

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128065A1 (en) * 2003-06-06 2006-06-15 Teiichi Inada Adhesive sheet, dicing tape intergrated type adhesive sheet, and semiconductor device producing method
CN101924056A (zh) * 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US9754835B2 (en) * 2010-02-16 2017-09-05 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
JP5645500B2 (ja) * 2010-06-23 2014-12-24 キヤノン株式会社 放射線撮像装置、放射線撮像システム及び放射線撮像装置の製造方法
JP5641641B2 (ja) * 2010-07-29 2014-12-17 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP5744434B2 (ja) * 2010-07-29 2015-07-08 日東電工株式会社 加熱剥離シート一体型半導体裏面用フィルム、半導体素子の回収方法、及び半導体装置の製造方法
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200138150A (ko) * 2018-03-30 2020-12-09 린텍 가부시키가이샤 경화 봉지체의 휨 방지용 적층체, 및 경화 봉지체의 제조 방법
KR20200138149A (ko) * 2018-03-30 2020-12-09 린텍 가부시키가이샤 경화 봉지체의 휨 방지용 적층체, 및 경화 봉지체의 제조 방법
KR20210044836A (ko) * 2018-10-02 2021-04-23 린텍 가부시키가이샤 적층체 및 경화 봉지체의 제조 방법
KR20210129172A (ko) * 2019-03-14 2021-10-27 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법

Also Published As

Publication number Publication date
US20170140948A1 (en) 2017-05-18
CN107017173A (zh) 2017-08-04
TW201729309A (zh) 2017-08-16
JP2017092335A (ja) 2017-05-25
CN107017173B (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
KR20170056435A (ko) 반도체 패키지의 제조 방법
KR101920083B1 (ko) 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름
KR20080088487A (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
TW201205660A (en) Film for flip chip type semiconductor back surface, and dicing tape-integrated film for semiconductor back surface
US20130026648A1 (en) Film for forming semiconductor protection film, and semiconductor device
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
KR20150132004A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
JP6066856B2 (ja) 半導体装置の製造方法、及び、封止用シート
KR20170056446A (ko) 적층체 및 합동체·조합의 회수 방법·반도체 장치의 제조 방법
TW201541577A (zh) 電子零件封裝之製造方法
TW202035605A (zh) 接著膜、附有切晶帶之接著膜、及半導體裝置製造方法
KR20180054461A (ko) 시트, 테이프 및 반도체 장치의 제조 방법
TWI710462B (zh) 積層體及併合體、半導體裝置之製造方法
JP2015126132A (ja) 電子部品装置の製造方法、及び、電子部品封止用シート
KR101518095B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP2016103625A (ja) 封止用シート、及び、半導体装置
KR20160129756A (ko) 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
TWI750246B (zh) 片、膠帶及半導體裝置的製造方法
KR20160129757A (ko) 일체형 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
KR20160129758A (ko) 반도체 소자의 이면을 보호하기 위한 이면 보호 필름, 일체형 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
US10074582B2 (en) Sealing sheet
TW202248391A (zh) 半導體用接著劑、半導體用接著劑片及半導體裝置之製造方法
JP2015053408A (ja) 半導体装置の製造方法
KR20170126796A (ko) 시트, 테이프, 및 반도체 장치의 제조 방법
JP7457513B2 (ja) 保護膜形成フィルム、保護膜形成用複合シートおよび装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application