KR20170031023A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20170031023A
KR20170031023A KR1020160102419A KR20160102419A KR20170031023A KR 20170031023 A KR20170031023 A KR 20170031023A KR 1020160102419 A KR1020160102419 A KR 1020160102419A KR 20160102419 A KR20160102419 A KR 20160102419A KR 20170031023 A KR20170031023 A KR 20170031023A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
light
light emitting
electrode
Prior art date
Application number
KR1020160102419A
Other languages
English (en)
Other versions
KR101776522B1 (ko
Inventor
마사카츠 카이다
노리요시 칸다
히로히사 타나카
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20170031023A publication Critical patent/KR20170031023A/ko
Application granted granted Critical
Publication of KR101776522B1 publication Critical patent/KR101776522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H01L51/5218—
    • H01L51/0018—
    • H01L51/0023—
    • H01L51/5209—
    • H01L51/5234—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H01L2227/32—
    • H01L2251/308—
    • H01L2251/5315—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 화소 전극의 반사율의 저하를 억제하면서, 화소 전극의 형성을 양호하게 할 수 있는 표시 장치를 제공한다. 본 발명에 따른 표시 장치는, 복수의 화소가 매트릭스 형태로 배치된 표시 영역을 구비하는 표시 장치에 있어서, Mo 또는 Mo 합금으로 이루어진 제1 도전층, 제1 도전층 상에 배치된 Ag 또는 Ag 합금으로 이루어진 제2 도전층 및 제2 도전층 상에 배치된 전도성의 금속 산화물로 이루어진 제3 도전층을 포함하고, 화소의 각각에 대응하여 배치된 제1 전극과, 제3 도전층 상부에 배치되어 전류의 공급에 의해 광을 발생하는 발광층과, 발광층 상부에 배치되어 발광층으로부터의 광의 적어도 일부를 투과하는 제2 전극을 포함하는 것을 특징으로 한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다. 특히, 표시 장치의 화소 전극의 구조 및 그 제조 방법에 관한 것이다.
평면 디스플레이 등의 표시 장치는, 화소의 각각에 전극(화소 전극)이 설치되어 있다. 예를 들어, OLED(Organic Light Emitting Diode) 등의 전류 구동형의 소자를 이용한 표시 장치에서는, 각각의 화소 전극을 통해 OLED에 전류가 공급된다. OLED의 발광 상태는, 박막 트랜지스터(TFT : Thin Film Transistor) 등의 구동 소자를 포함하는 화소 회로에 의해 제어된다. 박막 트랜지스터가 배치된 측과는 반대측의 기판 측으로부터, OLED의 발광이 방출되는, 소위 톱 에미션 방식이 있다. 톱 에미션 방식인 경우는, 화소 회로에 접속된 화소 전극은, OLED에서의 광을 투과할 필요가 없기 때문에, 반사율이 높은 재료를 이용하는 것이 바람직하다. 투명 전극의 하층(OLED와는 반대측의 층)에 Ag 등의 반사율이 높은 재료로 형성된 반사층을 이용한 화소 전극이 개시되어 있다(예를 들어 특허문헌 1).
특허문헌 1 : 일본특허공개 2015-069861호
일반적으로, 화소 전극은 절연 표면에 형성된다. 한편, 반사층의 반사율을 높이려고 하면, 반사층으로 이용하는 재료, 또는, 그 형성 조건에 따라 절연 표면과의 밀착성이 나빠지는 경우가 있다. 밀착성을 개선하기 위해서는, 예를 들어, 반사층의 형성 조건을 제어하는 것을 생각할 수 있지만, 그 결과로서 반사율의 저하를 불러오는 경우가 있다.
본 발명의 목적 중 하나는, 화소 전극의 반사율의 저하를 억제하면서, 화소 전극의 형성을 양호하게 하는 것이다.
본 발명의 일 실시예는, 복수의 화소가 매트릭스 형태로 배치된 표시 영역을 구비하는 표시 장치에 있어서, Mo 또는 Mo 합금으로 이루어진 제1 도전층, 상기 제1 도전층 상에 배치된 Ag 또는 Ag 합금으로 이루어진 제2 도전층, 및 상기 제2 도전층 상에 배치된 전도성의 금속 산화물로 이루어진 제3 도전층을 포함하고, 상기 화소의 각각에 대응하여 배치된 제1 전극과, 상기 제3 도전층의 상부에 배치되어 전류의 공급에 의해 광을 발생하는 발광층과, 상기 발광층의 상부에 배치되어 상기 발광층으로부터의 광의 적어도 일부를 투과하는 제2 전극을 포함하는 것을 특징으로 하는 표시 장치를 제공한다.
또한, 본 발명의 일 실시예는, 복수의 화소가 매트릭스 형태로 배치된 표시 영역을 구비하고, 상기 화소의 각각에 대응하여 배치된 제1 전극, 상기 제1 전극 상에 배치되어 전류의 공급에 의해 광을 발생하는 발광층, 및 상기 발광층 상에 배치되어 상기 발광층으로부터의 광의 적어도 일부를 투과하는 제2 전극을 포함하는 표시 장치의 제조 방법에 있어서, 절연 표면을 포함하는 영역에, Mo 또는 Mo 합금으로 이루어진 제1 도전층을 형성하고, 상기 제1 도전층 상에 Ag 또는 Ag 합금으로 이루어진 제2 도전층을 형성하고, 상기 제2 도전층 상에 전도성의 금속 산화물로 이루어진 제3 도전층을 형성하고, 상기 제3 도전층 상에 상기 화소의 각각에 대응한 패턴의 레지스트를 형성하고, 상기 레지스트를 마스크로 하여, 상기 제3 도전층을 에칭하고, 상기 레지스트 및 상기 제3 도전층을 마스크로 하여, 인산, 질산 및 초산을 포함하는 혼합산을 포함하는 에칭액을 이용하여, 상기 제2 도전층 및 상기 제1 도전층을 에칭하고, 상기 레지스트를 제거하는 것을 포함하는 프로세스에 의해, 상기 제1 전극을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법을 제공한다.
본 발명의 표시 장치에 따르면, 톱 에미션 방식에 사용되는 화소 전극을 용이하게 형성할 수 있으며, 화소 전극에 포함되는 반사층의 반사율의 저하를 억제하면서, 절연 표면에 대한 밀착성을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 개략적인 구성을 나타내는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 표시 장치의 표시 영역에서의 단면 구성을 나타내는 모식도이다.
도 3은 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법 중, 박막 트랜지스터를 형성하는 공정을 설명하는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 3에 이은 공정을 설명하는 도면이다.
도 5는 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 4에 이은 공정을 설명하는 도면이다.
도 6A 내지 도 6E는 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 5에 이은 공정을, 화소 전극의 단부를 확대하여 설명하는 도면이다.
도 7은 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 6에 이은 공정을 설명하는 도면이다.
도 8은 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 7에 이은 공정을 설명하는 도면이다.
도 9A 내지 도 9E는 본 발명의 제2 실시예에 따른 표시 장치의 제조 방법에 있어서, 도 6에 대응하는 공정을 설명하는 도면이다.
도 10A 내지 도 10D는 비교예가 되는 표시 장치의 제조 방법을 설명하는 도면이다.
이하에서, 본 발명의 각 실시예에 대하여 도면을 참조하면서 설명한다. 또한, 개시는 어디까지나 일 예에 지나지 않으며, 당업자에 있어서, 발명의 취지를 유지하는 적절한 변경에 대해 용이하게 예측하여 얻는 것에 대해서는, 당연히 본 발명의 범위에 포함되는 것이다. 또한, 도면은 설명을 보다 명확히 하기 위해, 실제의 형태에 비해, 각 부분의 폭, 두께, 형상 등에 대하여 모식적으로 표현될 수 있지만, 어디까지나 일 예이며, 본 발명의 해석을 한정하는 것은 아니다. 또한, 본 명세서와 각 도면에 있어서, 기출의 도면에 관해서 전술한 것과 같은 요소에는, 동일한 부호를 부여하고, 상세한 설명을 적절히 생략 할 수 있다.
<제 1 실시예>
[개략 구성]
본 발명의 일 실시예에 따른 표시 장치는, OLED를 이용한 유기 EL(Electro-Luminescence) 표시 장치이다. 이 예에서의 유기 EL 표시 장치는, 백색광을 방출하는 OLED를 사용한다. 이 OLED에서의 백색광을 컬러 필터에 통과시켜 컬러 표시를 얻는다.
표시 장치는 제1 기판과 제2 기판이 접합재에 의해 접합된 구성으로 되어 있다. 제1 기판에는 OLED의 발광 상태를 제어하기 위한 박막 트랜지스터 등의 구동 소자가 배치되어 있다. 제2 기판에는 컬러 필터 등이 형성되어 있다.
제1 기판에 배치된 OLED에서의 광은, 제1 기판 측과는 반대 측으로 방출되어, 제2 기판에 배치된 컬러 필터를 통하여 사용자에게 시인되는 톱 에미션 방식이 이용되고 있다.
본 발명의 일 실시예에 따른 표시 장치에서는, 이하에 설명하는 바와 같이, 톱 에미션 방식에 사용되는 화소 전극을 용이하게 형성할 수 있다. 이때, 화소 전극에 포함되는 반사층의 반사율의 저하를 억제하면서, 절연 표면에 대한 밀착성을 향상시킬 수 있다. 또한 이러한 구성에 있어서, 화소 전극을 용이하게 형성할 수 있다.
[표시 장치(1000)의 외관 구성]
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략 구성을 나타내는 도면이다. 표시 장치(1000)는 표시 영역(D1) 및 주사선 구동 회로(103)가 배치된 제1 기판(1)과, 표시 영역(D1) 및 주사선 구동 회로(103)를 덮도록 배치된 제2 기판(2)을 구비하고 있다. 또한, 표시 장치(1000)는 제1 기판(1)에 설치된 드라이버 IC(104) 및 FPC(Flexible printed circuits)(106)를 구비한다. 제2 기판(2)에는 컬러 필터 등이 배치되어 있다.
표시 영역(D1)에는, 주사선(101) 및 주사선(101)과 수직으로 교차하는 데이터 신호선(102)이 배치되어 있다. 주사선(101)과 데이터 신호선(102)의 교차부에 대응하는 위치에는, 화소(105)가 배치되어 있다. 화소(105)는 매트릭스 형태로 배치되어 있다. 또한, 도 1에서는, 하나의 화소(105)에 대하여, 주사선(101) 또는 데이터 신호선(102)에 따른 방향으로 연장되는 신호선이 1 개이지만, 복수 이어도 좋다. 또한, 표시 영역(D1)에는 전원선 등의 소정의 전압을 공급하는 배선이 배치될 수 있다.
주사선 구동 회로(103)는 주사선(101)에 제어 신호를 공급한다. 드라이버 IC(104)는 데이터 신호선(102)에 데이터 전압을 공급하며, 또한, 주사선 구동 회로(103)를 제어한다. 또한, 표시 영역(D1)의 주위에, 다른 구동 회로가 더 설치될 수 있다.
각 화소(105)에는, 제어 신호 및 데이터 전압에 기초하여 발광을 제어하기 위한 화소 회로와, 화소 회로에 의해 발광이 제어되는 발광 소자(OLED)를 포함하는 표시 소자가 배치되어 있다. 화소 회로는, 예를 들면, 박막 트랜지스터 및 커패시터를 포함하고, 제어 신호 및 데이터 전압에 의해 박막 트랜지스터를 구동하여, 발광 소자의 발광을 제어한다. 이러한 발광의 제어에 의해, 표시 영역(D1)에 화상이 표시된다.
[표시 장치(1000)의 단면 구성]
이어서, 표시 장치(1000)의 단면 구성에 대해 설명한다. 표시 영역(D1)에 있어서의 화소 회로 등의 단면 구조를 설명한다.
도 2는 본 발명의 제1 실시예에 따른 표시 장치의 표시 영역에서의 단면 구성을 나타내는 모식도이다. 이하에서 설명하는 단면 구성은, 모두에서 단면도로 나타내고 있다. 제1 기판(1)에서의 제1 지지 기판(10) 및 제2 기판(2)에서의 제2 지지 기판(20)은 유리 기판이다. 또한, 제1 지지 기판(10) 및 제2 지지 기판(20)의 일방 또는 쌍방이 유연성을 갖는 유기 수지 기판일 수 있다.
제1 기판(1)의 구성에 대해 설명한다. 제1 지지 기판(10) 상에 박막 트랜지스터(110)가 배치되어 있다. 박막 트랜지스터(110)를 덮도록 절연 표면을 갖는 층간 절연층(200)이 배치되어 있다. 층간 절연층(200) 상에는 화소 전극(300)이 배치되어 있다. 층간 절연층(200)은 예를 들어, 감광성 아크릴 수지를 도포하고, 노광, 현상 및 소성을 거쳐, 원하는 패턴이 형성된 층이다. 또한, 도 2에서, 층간 절연층(200)은 단층으로 표현되어 있지만, 복수의 절연막의 적층이어도 좋다. 이 경우, 복수의 절연막 사이에 배선이 설치되어 있어도 좋다. 이 예에서는, 층간 절연층(200)은 아크릴 수지뿐만 아니라, 그의 표면측, 즉 화소 전극(300)과 접하는 면측에, 질화 실리콘막(SiN)을 포함하는 적층 구조이다.
화소 전극(300)은 화소(105)의 각각에 대응하여 배치되며, 층간 절연층(200)에 마련된 콘택홀(250)을 통해 박막 트랜지스터(110)의 도전층(115)에 접속되어 있다. 도전층(115)은 예를 들어, 알루미늄(Al)을 티타늄(Ti)에 끼운 적층막으로 형성된다. 화소 전극(300)은 OLED의 애노드 전극으로 사용된다. 여기서, 표시 장치(1000)는 톱 에미션 방식으로 화상을 표시하기 때문에, 화소 전극(300)은 광 투과성을 갖지 않을 수 있다. 이 예에서는, 화소 전극(300)은 OLED가 방출하는 광을 반사하는 층을 포함한다. 화소 전극(300)은 층간 절연층(200) 측으로부터, 제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330)의 적층 구조를 가지고 있다(도 6 참조).
제1 도전층(310)은 층간 절연층(200)과 접촉하기 때문에, 층간 절연층(200)과의 밀착성이 좋고, 또한, 제2 도전층(320)과의 밀착성이 좋은 것이 요구된다. 이 예에서는, 제1 도전층(310)은 몰리브덴(Mo)이다. 또한, 제1 도전층(310)은, 몰리브덴 합금(Mo 합금) 이어도 좋다. 또한, 콘택홀(250)을 통해 접속되는 하층의 도전층(이 예에서는, 도전층(115))과의 접속이 양호한 것(오믹 콘택의 실현 등) 등도 요구된다. 이러한 요구를 충족하는 재료는 다양하지만, 제1 도전층(310)에 대해 Mo 또는 Mo 합금을 이용하는 것으로, 후술하는 바와 같이 화소 전극(300)의 형성을 용이하게 할 수 있다.
또한, 제2 도전층(320)은 가시광 영역에서 높은 반사율을 갖는 것이 요구된다. 이 예에서는, 제2 도전층(320)은 은(Ag)이다. 또한, 제2 도전층(320)은 은 합금(Ag 합금) 이어도 좋다.
제3 도전층(330)은 도전성 금속 산화물이면 되고, 광 투과성을 갖는 것이 바람직하다. 제3 도전층(330)은 OLED와 접촉하기 때문에, OLED와의 관계에서 유리한 일 함수를 갖는 것이 요구된다. 이러한 재료로서, 전도성 금속 산화물이 바람직하다. 이 예에서는, 제3 도전층(330)은 ITO(Indium Tin Oxide)이다. 또한, 광의 반사를 방해해서는 안되기 때문에, 가능한 한 높은 투과율이 요구된다. 또한, 막 두께를 소정의 값으로 제어함으로써, 양호한 간섭 효과에 의해 OLED에서의 광을 효율적으로 외부로 방출시킬 수도 있다.
뱅크층(400)은 화소 전극(300)의 단부 및 인접한 화소 사이를 덮고, 화소 전극(300)의 일부를 노출하는 개구부를 구비하고 있다. 또한, 이 예에서는, 뱅크층(400)은 아크릴 수지 등의 유기 절연 재료로 형성되어 있다.
발광층(500)는 OLED이며, 화소 전극(300)과 뱅크층(400)을 덮고, 이러한 구성과 접촉한다. 광 투과성 전극(600)은 발광층(500)을 덮고, OLED의 캐소드 전극(화소 전극(300)에 대한 대향 전극)을 형성한다. 광 투과성 전극(600)은 OLED에서의 광을 투과하는 전극이며, 예를 들면, ITO, IZO 등의 금속 산화물, 또는 광이 투과하는 정도로 얇은 금속층 등이 적용된다. 봉지층(700)은 발광층(500)으로의 수분, 가스 등의 발광층(500)을 열화시키는 성분의 도달을 억제하기 위한 층이고, 광 투과성 전극(600)을 덮는 질화 실리콘 등의 무기 절연층이다.
화소 전극(300)(제1 전극)과 광 투과성 전극(600)(제2 전극)을 통해 발광층(500)에 전류가 공급되면, 발광층(500)에서 광이 발생하고, 이 광이 화상을 표시하는 광으로 광 투과성 전극(600)을 통하여 방출된다. 따라서, 뱅크층(400)에 의해 노출된 화소 전극(300)에 대응하는 영역이 발광 영역이 된다. 도 2에서의 영역 A를 확대한 도면이, 후술하는 도 6D에 나타나는 도면의 위치에 대응한다. 이상이 제1 기판(1)에 대한 설명이다.
이어서, 제2 기판(2)의 구성에 대해 설명한다. 제2 지지 기판(20)에는 차광층(950) 및 적(R), 녹G), 청(B), 백(W)에 대응하는 컬러 필터(900R, 900G, 900B, 900W)가 배치되어 있다. 도 2에서는, 컬러 필터(900B, 900W)는 생략되어 있다. 차광층(950)은 금속 등의 차광성이 있는 재료로 형성되어 있다. 또한, 차광층(950)은, 이 예에서는, 색이 다른 화소의 경계 부분 및 표시 영역(D1)의 외측의 영역에 배치되어 있다.
컬러 필터(900R, 900G, 900B, 900W)는, 각 화소의 발광 영역에 대응하여 배치되어 있다. 컬러 필터(900R, 900G, 900B, 900W)는, 각 색상을 나타내는 안료를 포함하는 감광성 수지를 도포하고, 노광, 현상, 및 소성을 거쳐, 원하는 패턴이 형성된 층이다. 컬러 필터(900W)는, 안료를 포함하지 않는 수지로 형성될 수도 있다. 인쇄 방식, 잉크젯 방식을 이용하여 형성될 수도 있다.
접합재(800)는 제1 기판(1)과 제2 기판(2) 사이에 충전되어, 이들을 접합하는 재료이며, 예를 들면, 아크릴 수지이다. 접합(800)가 표시 영역(D1)에 배치되어 있는 경우에는, 광 투과성을 가질 필요가 있다.
[표시 장치(1000)의 제조 방법]
이어서, 상기 표시 장치(1000)의 제조 방법에 대하여, 도 3 내지 도 8을 이용하여 설명한다.
도 3은 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법 중, 박막 트랜지스터를 형성하는 공정을 설명하는 도면이다. 도 4는 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 3에 이은 공정을 설명하는 도면이다. 도 5는 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 4에 이은 공정을 설명하는 도면이다. 우선, 제1 지지 기판(10)에 박막 트랜지스터(110)를 형성한다(도 3). 여기에서는, 박막 트랜지스터(110)는 소스, 드레인, 게이트를 가지며, 이것들에 접속된 콘택홀(114)을 구비한 층간 절연층(112)에 의해 피복되며, 콘택홀(114)을 통해 소스, 드레인에 접속된 도전층(115)을 구비하고 있다. 제1 지지 기판(10)과 박막 트랜지스터(110) 사이에는, 산화 실리콘, 질화 실리콘 등의 절연층이 형성될 수 있다. 이 절연층에 의해, 수분, 가스 등의 내부로의 침입을 억제할 수 있다.
박막 트랜지스터(110)를 덮도록, 콘택홀(250)을 구비한 층간 절연층(200)을 형성한다(도 4). 이어서, 층간 절연층(200)을 덮도록, 화소 전극(300)에 상당하는 적층 도전층을 형성한다(도 5). 이 예에서는, 후술하는 바와 같이, 층간 절연층(200) 상에 제1 도전층(310)이 형성되고, 제1 도전층(310) 상에 제2 도전층(320)이 형성되고, 제2 도전층(320) 상에 제3 도전층(330)이 형성된다. 이후, 적층 도전층을 식각하여, 화소 전극(300)의 패턴을 형성한다. 이 공정에 대하여, 도 5에 나타낸 영역 A(화소 전극(300)의 단부 근방)를 확대하여 설명한다.
도 6A 내지 도 6E는, 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 5에 이은 공정을, 화소 전극의 단부를 확대하고 설명하는 도면이다. 도 6A는 도 5의 영역 A를 확대한 도면이다. 층간 절연층(200) 상에는, 제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330)이 순서대로 형성되어 있다.
이 예에서는, 제1 도전층(310)은 Mo 막이며, 그 두께가 30nm(10nm 이상 50nm 이하인 것이 바람직하다)이다. 제2 도전층(320)은 Ag 막이며, 그 두께가 150nm(100nm 이상 200nm 이하인 것이 바람직하다)이다. 제3 도전층(330)은 ITO 막이며, 그 두께가 10nm(5nm 이상 15nm 이하인 것이 바람직하다)이다. 이러한 각 도전층은 예를 들어, 스퍼터링에 의해 형성된다.
이 상태에서, 제3 도전층(330)의 표면에 레지스트(R)를 형성한다(도 6B). 이 레지스트의 패턴은, 화소 전극(300)의 패턴에 대응한다. 이어서, 레지스트(R)를 마스크로 하여, 제3 도전층(330)을 식각한다(도 6C). 이 예에서는, ITO의 식각액에 의한 습식 식각을 이용하여, 제3 도전층(330)을 식각한다. ITO의 식각액은, 예를 들어 옥살산이 이용된다. 또한, 제2 도전층(320)은 ITO의 식각액에서는 거의 식각되지 않는다.
이어서, 레지스트(R) 및 제3 도전층(330)을 마스크로 하여, 제2 도전층(320) 및 제1 도전층(310)을 식각한다(도 6D). 이 예에서는, Ag의 식각액에 의한 습식 식각을 이용하여, 제2 도전층(320) 및 제1 도전층(310)을 식각한다. Ag의 식각액은, 예를 들면, 인산, 질산 및 초산을 포함하는 혼합산이 사용된다. 이러한 혼합산은, 예를 들어, 인산이 30 ~ 70vol%, 질산이 0.5 ~ 10vol%, 초산이 20 ~ 50vol%의 범위에서 조정되며, 또한 물을 포함한다. 이 혼합산을 포함하는 식각액에 의하면, 제2 도전층(320)(Ag 막) 뿐만 아니라, 제1 도전층(310)(Mo 막)도 식각할 수 있다. 이 혼합산에 대한 제1 도전층(310)의 에칭 레이트는 제2 도전층(320)의 에칭 레이트에 대하여, 0.2배 이상 5배 이하이면 좋고, 0.5배 이상 2배 이하인 것이 바람직하며, 0.8배 이상 1.25배 이하인 것이 더욱 바람직하다. 또한, 이 혼합산에 대한 제2 도전층(320)의 에칭 레이트는 제3 도전층(330)의 에칭 레이트에 대하여, 수십배 ~ 100배 정도가 된다. 따라서, 제2 도전층(320)의 단부가, 제3 도전층(330)의 단부보다 화소 전극(300)의 중심 측에 위치하게 된다.
또한, 제2 도전층(320)의 에칭 레이트가 제1 도전층(310)의 에칭 레이트보다 큰 경우, 제2 도전층(320)의 단부가, 제1 도전층(310)의 단부보다 화소 전극(300)의 중심 측에 위치한다. 반대로, 제2 도전층(320)의 에칭 레이트가 제1 도전층(310)의 에칭 레이트보다 작은 경우, 제1 도전층(310)의 단부가 제2 도전층(320)의 단부보다 화소 전극(300)의 중심 측에 위치한다.
그리고, 화소 전극(300)으로부터 레지스트(R)를 제거한다(도 6E). 이것에 의해, 화소 전극(300)이 형성된다. 화소 전극(300)은 광의 반사 층으로서 제2 도전층(320)이 형성되어 있다. 제2 도전층(320)의 반사율을 높이기 위해서는, Ag의 성막 온도를 낮출 필요가 있다. 제2 도전층(320)이 층간 절연층(200)에 접촉하여 형성되어 있는 경우에는, Ag의 성막 온도를 낮추면, 제2 도전층(320)과 층간 절연층(200)의 밀착성이 저하된다.
한편, 이 예와 같이, 제2 도전층(320)과 층간 절연층(200) 사이에, 제1 도전층(310)(Mo 막)이 존재하는 것에 의해, Ag의 성막 온도가 낮아도, 제1 도전층(310)이 존재하지 않는 경우에 비해, 밀착성의 저하를 억제할 수 있다. 또한, 제2 도전층(320)과 제1 도전층(310)은, 상기의 혼합산에 대한 에칭 레이트가 비슷하다. 따라서, 제2 도전층(320)과 제1 도전층(310)을 식각액을 변경하지 않고, 즉 동일 공정에서 식각할 수 있다.
여기서, 비교예로서, Mo 막의 제1 도전층(310) 대신에, ITO 막의 제1 도전층(310Z)을 이용한 경우에 대하여, 도 10을 이용하여 간단하게 설명한다. 또한, Mo 막의 제1 도전층(310)인 경우와 마찬가지로, 제2 도전층(320)과 층간 절연층(200)의 밀착성의 저하를 억제할 수 있는 막으로, 제1 도전층(310)(Mo 막)을 제1 도전층(310Z)(ITO 막)으로 치환한 예를 선택했다.
도 10A 내지 도 10D는, 비교예가 되는 표시 장치의 제조 방법의 예를 설명하는 도면이다. 도 10A는 도 6C에 대응하는 도면이다. 비교예에서는, 도 10A의 상태에서, 레지스트(R) 및 제3 도전층(330)을 마스크로 하여, 제2 도전층(320)을 식각한다(도 10B). 이 예에서는, Ag의 식각액(상기의 혼합산)에 의한 습식 식각을 이용하여, 제2 도전층(320)을 식각한다. 이 혼합산에 의하면, 제2 도전층(320)(Ag 막)을 식각할 수 있지만, 제1 도전층(310Z)(ITO 막)은 에칭 레이트가 1/수십 ~ 1/100 정도가 되어, 거의 식각되지 않는다. 또한, 식각 시간을 늘리면, 제1 도전층(310Z)을 식각하는 것이 가능하지만, 제2 도전층(320)의 측면에서, 식각이 크게 진행되어 버리기 때문에, 원하는 형상을 만드는 것이 곤란하게 되어 버린다.
이어서, 레지스트(R) 및 제3 도전층(330) 및 제2 도전층(320)을 마스크로 하여, 제1 도전층(310Z)을 식각한다(도 10C). 이 예에서는, ITO의 식각액(옥살산)에 의한 습식 식각을 이용하여, 제1 도전층(310Z)을 식각한다. 그리고, 화소 전극(300)으로부터 레지스트(R)를 제거한다(도 10D). 이것에 의해, 화소 전극(300)이 형성된다. 이와 같이 하여도, 반사층을 가지며, 층간 절연층(200)과의 밀착성이 확보된 화소 전극(300)을 형성할 수 있다. 한편, 비교예에서는 습식 식각액의 교환을 두 번 행할 필요가 있다. 따라서, 제1 실시예에서 습식 식각액의 교환을 한 번 행하는 제조 방법이 보다 용이하게 화소 전극(300)을 형성할 수 있다.
도 7은 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 6에 이은 공정을 설명하는 도면이다. 도 8은 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법의 도 7에 이은 공정을 설명하는 도면이다. 도 7은 도 6E의 상태에서, 뱅크층(400)이 되는 재료(이 예에서는 감광성의 아크릴 수지)를 도포 한 상태를 나타내고 있다. 이후, 도포된 감광성 아크릴 수지에 대하여, 노광, 현상, 소성을 하는 것에 의해, 원하는 패턴의 뱅크층(400)이 형성된다. 뱅크층(400)은 화소 전극(300)(제3 도전층(330))의 표면의 일부를 노출하도록 형성된다(도 8).
이후, 뱅크층(400)을 덮도록, 발광층(500), 광 투과성 전극(600) 및 봉지층(700)을 형성하면, 도 2에 나타난 제1 기판(1)의 구성이 실현된다.
<제 2 실시예>
제1 실시예에서는, 제3 도전층(330)은, 제1 도전층(310) 및 제2 도전층(320)과는 다른 식각액을 이용하여 식각되었지만, 제2 실시예에서는, 동일한 식각액을 이용하여 식각하는 경우에 대해 설명한다.
도 9A 내지 도 9E는 본 발명의 제2 실시예에 따른 표시 장치의 제조 방법에 있어서, 도 6A 내지 도 6E에 대응하는 공정을 설명하는 도면이다. 제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330)을 적층한다(도 9A). 화소 전극(300)의 패턴에 대응하는 레지스트(R)를 제3 도전층(330) 상에 형성한다(도 9B). 이 공정까지는 제1 실시예와 동일하다.
제2 실시예에서는, 이후, 인산, 질산 및 초산을 포함하는 혼합산을 이용하여, 제3 도전층(330)에 대해서도 식각한다. 이 혼합산을 포함하는 식각액에 의하면, 제1 도전층(310) 및 제2 도전층(320)을 식각할 수 있다. 한편, 제3 도전층(330)에 대해서는, 제1 도전층(310) 및 제2 도전층(320)에 비하여 에칭 레이트가 1/수십 ~ 1/100 정도이다. 다만, 제3 도전층(330)은 제1 도전층(310) 및 제2 도전층(320)에 비하여, 매우 얇다. 제3 도전층(330)의 막 두께는 예를 들어, 제1 도전층(310)의 막 두께 및 제2 도전층(320)의 막 두께의 합계에 비하여, 1/수 ~ 1/10 정도이다. 따라서, 제3 도전층(330)의 식각 시간은, 제1 도전층(310) 및 제2 도전층(320)의 식각 시간의 수배 ~ 10배 정도에서 끝난다.
도 9C는 제3 도전층(330)의 식각이 종료한 후의 상황을 보여주고 있다. 제3 도전층(330)의 식각에 있어서, 상기 혼합산을 포함하는 식각액을 이용하고 있기 때문에, 제3 도전층(330)의 식각이 종료된 후에 즉시 제2 도전층(320)의 식각도 시작된다. 그리고, 그대로 식각을 계속하면, 제1 실시예와 마찬가지로, 제2 도전층(320) 및 제1 도전층(310)에 대해서도 식각된다(도 9D). 화소 전극(300)으로부터 레지스트(R)를 제거하는(도 9E) 것에 의해, 화소 전극(300)가 형성된다.
화소 전극(300)를 형성할 때, 상기 비교예에서는 습식 식각액의 교환을 2 번하고, 제1 실시예에서는 습식 식각액의 교환을 한 번 하였다. 한편, 제2 실시예에서는, 제3 도전층(330)의 식각 시간이 제1 실시예에 비해 길어 지지만, 습식 식각액의 교환을 하지 않아도 화소 전극(300)을 형성할 수 있다.
<기타 실시예>
상기 제1 도전층(310)은 Mo 이외에 Mo 합금에 의해 형성될 수도 있음을 서술하였다. Mo 합금은, 예를 들어, MoW일 수 있다. 이때, W의 함유량은 15at% 미만인 것이 바람직하고, 10at% 미만인 것이 더욱 바람직하다. W의 함유량이 많아지면, 혼합산만으로는 MoW을 식각할 수 없으며, 불산을 이용한 식각을 할 필요가 있다. 또한, 혼합산만으로 식각 가능한 Mo 합금이면, W 이외의 금속을 함유할 수 있다.
상기 제2 도전층(320)은, Ag 이외에 Ag 합금에 의해 형성될 수도 있음을 서술하였다. Ag 합금은, 예를 들어, AgPaCu일 수 있다. 이때, Ag의 함유량은 90at% 이상인 것이 바람직하고, 95at%인 것이 더욱 바람직하다. Ag의 함유량이 적으면, 내열성 등이 향상하지만, 반사율이 저하하기 때문이다.
본 발명의 사상의 범주에서, 당업자라면 다양한 변경예 및 수정예로 예측하여 얻을 수 있으며, 그러한 변경예 및 수정예에 대해서도 본 발명의 범위에 속하는 것으로 이해된다. 예를 들어, 전술의 각 실시예에 대하여, 당업자가 적절히 구성 요소의 추가, 삭제 또는 설계 변경을 한 것, 또는, 공정의 추가, 생략 또는 조건 변경을 한 것도, 본 발명의 요지를 가지고 있는 한, 본 발명의 범위에 포함된다.　
10 : 제1 지지 기판 20 : 제2 지지 기판
110 : 박막 트랜지스터 200 : 층간 절연층
300 : 화소 전극 310 : 제1 도전층
320 : 제2 도전층 330 : 제3 도전층
400 : 뱅크층 500 : 발광층
600 : 광 투과성 전극 700 : 봉지층
800 : 접합재 900 : 컬러 필터
950 : 차광층

Claims (9)

  1. 복수의 화소가 매트릭스 형태로 배치된 표시 영역을 구비하는 표시 장치에 있어서,
    상기 복수의 화소는 각각,
    Mo 또는 Mo 합금으로 이루어진 제1 도전층, 상기 제1 도전층 상에 배치 된 Ag 또는 Ag 합금으로 이루어진 제2 도전층, 및 상기 제2 도전층 상에 배치된 전도성의 금속 산화물로 이루어진 제3 도전층을 포함하고, 상기 화소의 각각에 대응하여 배치된 제1 전극과,
    상기 제3 도전층의 상부에 배치되어 전류의 공급에 의해 광을 발생하는 발광층과,
    상기 발광층의 상부에 배치되어 상기 발광층으로부터의 광의 적어도 일부를 투과하는 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층의 단부는, 상기 제3 도전층의 단부보다 상기 화소의 중심 측에 위치하는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 제3 도전층은, 상기 발광층으로부터의 광의 적어도 일부를 투과하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서,
    상기 제3 도전층은 ITO인 것을 특징으로 하는 표시 장치.
  5. 복수의 화소가 매트릭스 형태로 배치된 표시 영역을 구비하고, 상기 화소의 각각에 대응하여 배치된 제1 전극, 상기 제1 전극 상에 배치되어 전류의 공급에 의해 광을 발생하는 발광층, 및 상기 발광층 상에 배치되어 상기 발광층으로부터의 광의 적어도 일부를 투과하는 제2 전극을 포함하는 표시 장치의 제조 방법에 있어서,
    절연 표면을 포함하는 영역에, Mo 또는 Mo 합금으로 이루어진 제1 도전층을 형성하고,
    상기 제1 도전층 상에 Ag 또는 Ag 합금으로 이루어진 제2 도전층을 형성하고,
    상기 제2 도전층 상에 전도성의 금속 산화물로 이루어진 제3 도전층을 형성하고,
    상기 제3 도전층 상에 상기 화소의 각각에 대응하는 패턴의 레지스트를 형성하고,
    상기 레지스트를 마스크로 하여, 상기 제3 도전층을 식각하고
    상기 레지스트 및 상기 제3 도전층을 마스크로 하여, 인산, 질산 및 초산을 포함하는 혼합산을 포함하는 식각액을 이용하여, 상기 제2 도전층 및 상기 제1 도전층을 식각하고,
    상기 레지스트를 제거하는 것을 포함하는 프로세스에 의해, 상기 제1 전극을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제3 도전층은 상기 발광층으로부터의 광의 적어도 일부를 투과하는 것을 특징으로 하는 표시 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 제3 도전층은 ITO인 것을 특징으로 하는 표시 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 제3 도전층을 식각하는 것은, 상기 혼합산을 포함하는 식각액을 사용하는 것을 특징으로 하는 표시 장치의 제조 방법.
  9. 제7항에 있어서,
    상기 제3 도전층을 식각하는 것은, 옥살산을 포함하는 식각액을 사용하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020160102419A 2015-09-10 2016-08-11 표시 장치 및 이의 제조 방법 KR101776522B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015178480A JP6663668B2 (ja) 2015-09-10 2015-09-10 表示装置および表示装置の製造方法
JPJP-P-2015-178480 2015-09-10

Publications (2)

Publication Number Publication Date
KR20170031023A true KR20170031023A (ko) 2017-03-20
KR101776522B1 KR101776522B1 (ko) 2017-09-07

Family

ID=58239001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160102419A KR101776522B1 (ko) 2015-09-10 2016-08-11 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US9899623B2 (ko)
JP (1) JP6663668B2 (ko)
KR (1) KR101776522B1 (ko)
CN (1) CN106531762B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070148B1 (ko) * 2018-10-24 2020-01-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200049713A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3593525A1 (en) * 2017-03-10 2020-01-15 Sling Media PVT Ltd Media session management
WO2018179212A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
CN107863458B (zh) * 2017-10-30 2019-11-15 武汉华星光电半导体显示技术有限公司 Oled基板的制作方法及oled显示装置的制作方法
KR102451538B1 (ko) * 2017-12-05 2022-10-07 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
CN110165080B (zh) * 2019-05-30 2021-12-03 京东方科技集团股份有限公司 发光器件、显示面板及其制备方法
CN110854304B (zh) * 2019-11-20 2021-03-26 云谷（固安）科技有限公司 显示面板的制备方法
KR20220005276A (ko) * 2020-07-06 2022-01-13 엘지디스플레이 주식회사 표시 장치
CN112420970B (zh) * 2020-11-19 2022-10-28 安徽熙泰智能科技有限公司 一种硅基Micro OLED微显示器件阳极侧壁保护刻蚀方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015069861A (ja) 2013-09-30 2015-04-13 株式会社ジャパンディスプレイ エレクトロルミネセンス装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4496518B2 (ja) * 2002-08-19 2010-07-07 日立金属株式会社 薄膜配線
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
KR100679100B1 (ko) 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
JP4971618B2 (ja) * 2005-09-30 2012-07-11 ジオマテック株式会社 表示用電極パターン製造方法
KR20070059293A (ko) * 2005-12-06 2007-06-12 삼성전자주식회사 액정 표시 장치, 이를 위한 표시판 및 그 제조 방법
KR100805124B1 (ko) * 2007-03-05 2008-02-21 삼성에스디아이 주식회사 표시 장치의 제조 방법 및 표시 장치
KR101659953B1 (ko) 2010-03-30 2016-09-27 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5707258B2 (ja) * 2011-07-11 2015-04-22 株式会社日立製作所 有機発光素子用塗液，有機発光素子，有機発光素子光源、およびそれらの製造方法
US9070613B2 (en) * 2011-09-07 2015-06-30 Lg Innotek Co., Ltd. Light emitting device
KR101962852B1 (ko) * 2012-10-09 2019-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102091541B1 (ko) * 2014-02-25 2020-03-20 동우 화인켐 주식회사 유기 발광 표시 장치의 제조 방법
JP5937124B2 (ja) * 2014-03-10 2016-06-22 ユニファイド イノヴェイティヴ テクノロジー， エルエルシー 有機ｅｌディスプレイ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015069861A (ja) 2013-09-30 2015-04-13 株式会社ジャパンディスプレイ エレクトロルミネセンス装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070148B1 (ko) * 2018-10-24 2020-01-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200049713A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10825876B2 (en) 2018-10-24 2020-11-03 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2017054718A (ja) 2017-03-16
KR101776522B1 (ko) 2017-09-07
CN106531762B (zh) 2019-06-21
CN106531762A (zh) 2017-03-22
US20170077437A1 (en) 2017-03-16
US9899623B2 (en) 2018-02-20
JP6663668B2 (ja) 2020-03-13

Similar Documents

Publication Publication Date Title
KR101776522B1 (ko) 표시 장치 및 이의 제조 방법
CN110071139B (zh) 显示装置以及显示装置的制造方法
US9590212B2 (en) Organic EL display device and method for manufacturing the organic EL display device
JP4600786B2 (ja) 表示装置およびその製造方法
KR102261610B1 (ko) 유기 발광 표시 장치
JP6514999B2 (ja) 表示装置
WO2016047440A1 (ja) 表示装置およびその製造方法、ならびに電子機器
WO2019180878A1 (ja) 表示デバイス、及び表示デバイスの製造方法
JP2011124531A (ja) 表示装置及びその製造方法
EP1760789A2 (en) Organic light emitting display (OLED) and method of manufacturing the OLED
KR102122401B1 (ko) 유기전계 발광소자 및 이의 제조 방법
US9960388B2 (en) Display device with light emitting elements and pixel electrodes
JP6306402B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2008218330A (ja) 有機ｅｌ表示装置
KR102484892B1 (ko) 투명표시장치 및 이의 제조방법
JP6557999B2 (ja) 発光素子、電気光学装置、電子機器、及び発光素子の製造方法
KR102047746B1 (ko) 유기전계 발광소자 및 이의 제조 방법
WO2023223465A1 (ja) 表示装置およびその製造方法
KR102573079B1 (ko) 표시장치
WO2024147178A1 (ja) 表示装置
US10978521B2 (en) Display device
JP7086610B2 (ja) 表示装置
EP3902008A2 (en) Light emitting display device and manufacturing method thereof
WO2024009374A1 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant