WO2019180878A1 - 表示デバイス、及び表示デバイスの製造方法 - Google Patents

表示デバイス、及び表示デバイスの製造方法 Download PDF

Info

Publication number
WO2019180878A1
WO2019180878A1 PCT/JP2018/011421 JP2018011421W WO2019180878A1 WO 2019180878 A1 WO2019180878 A1 WO 2019180878A1 JP 2018011421 W JP2018011421 W JP 2018011421W WO 2019180878 A1 WO2019180878 A1 WO 2019180878A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
flat portion
layer
film
light
Prior art date
Application number
PCT/JP2018/011421
Other languages
English (en)
French (fr)
Inventor
達 岡部
遼佑 郡司
信介 齋田
市川　伸治
広司 有賀
博己 谷山
芳浩 仲田
康治 谷村
義博 小原
浩治 神村
彬 井上
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US17/040,399 priority Critical patent/US11626449B2/en
Priority to PCT/JP2018/011421 priority patent/WO2019180878A1/ja
Publication of WO2019180878A1 publication Critical patent/WO2019180878A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Definitions

  • the present invention relates to a display device with high luminous efficiency and a method for manufacturing the display device.
  • Patent Document 1 discloses a configuration in which an uneven pattern is formed on a planarizing film.
  • the planarization film has irregularities on the surface due to the influence of the source wiring formed in the lower layer. Since the anode is formed on the planarizing film having irregularities, the reflected light is hardly reflected straight in the light emitting region due to the influence of the irregularities. Therefore, the conventional display device has reduced light emission efficiency due to a decrease in reflectance.
  • the present invention has been made in view of the above-described problems, and an object thereof is to realize a display device with high luminous efficiency and a method for manufacturing the display device.
  • a display device includes a base substrate, an inorganic insulating layer, a metal layer, a planarization film, a first electrode, an edge cover, a functional layer, and a first substrate on the base substrate.
  • the edge cover includes a first opening so as to cover an end of the first electrode and expose the first electrode, and the edge cover includes the first opening and the edge cover.
  • the planarization film includes a first flat portion and a second flat portion having a smaller film thickness than the first flat portion, The first electrode and the metal layer are electrically connected through a contact hole formed in the first flat portion, and at least a part of the second flat portion is the first opening. It is the structure which overlaps with a part.
  • a method for manufacturing a display device includes a base substrate, an inorganic insulating layer, a metal layer, a planarization film, a first electrode, an edge cover, A functional layer and a second electrode are provided in this order, and the edge cover has a first opening so as to cover an end of the first electrode and expose the first electrode, and the first opening
  • the film thickness is small and small Ku and a part is configured to include a step of forming a second flat portion which overlaps with the first opening.
  • the reflected light reflected by the first electrode formed on the second flat portion is easily reflected straight. Since at least a part of the second flat portion overlaps with the first opening, a display device with higher light emission efficiency than the conventional one can be realized.
  • the reflectance of a light-emitting element can be improved.
  • FIG. 5 is a sectional view taken along the line A-A ′ in FIG. 4. It is a top view of the display device concerning this embodiment. It is a figure for demonstrating the method of forming a planarization film
  • FIG. 7 is a sectional view taken along line A-A ′ in FIG. 6. It is sectional drawing which shows a mode that a terminal part is electrically connected with a flexible printed circuit board via an anisotropic conductive resin layer.
  • “same layer” means formed in the same process (film formation step).
  • the “lower layer” means that it is formed by a process prior to the layer to be compared.
  • “Upper layer” means that it is formed in a later process than the layer to be compared.
  • FIG. 1 is a flowchart showing an example of a display device manufacturing method.
  • FIG. 2 is a cross-sectional view showing the configuration of the display area of the display device.
  • a resin layer 12 is formed on a translucent support substrate (for example, mother glass) (step S1).
  • the barrier layer 3 is formed (step S2).
  • the TFT layer 4 is formed (step S3).
  • a top emission type light emitting element layer 5 is formed (step S4).
  • the sealing layer 6 is formed (step S5).
  • an upper surface film is pasted on the sealing layer 6 (step S6).
  • the support substrate is peeled off from the resin layer 12 by laser light irradiation or the like (step S7).
  • the lower film 10 is attached to the lower surface of the resin layer 12 (step S8).
  • the laminate including the lower film 10, the resin layer 12, the barrier layer 3, the TFT layer 4, the light emitting element layer 5, and the sealing layer 6 is divided to obtain a plurality of pieces (step S9).
  • the functional film 39 is affixed on the obtained piece (step S10).
  • an electronic circuit board for example, an IC chip and an FPC
  • steps S1 to S11 are performed by a display device manufacturing apparatus (including a film forming apparatus that performs each step of steps S1 to S5).
  • the present invention is not limited to a flexible display device.
  • the base substrate of the display device may be a resin layer such as a bottom film or a glass substrate.
  • the material of the resin layer 12 examples include polyimide.
  • the resin layer 12 may be replaced with a two-layer resin film (for example, a polyimide film) and an inorganic insulating film sandwiched between them.
  • the TFT layer 4 includes a semiconductor film 15, an inorganic insulating film 16 (gate insulating film) above the semiconductor film 15, and a first metal layer (gate electrode GE and gate wiring GH) above the inorganic insulating film 16.
  • the third metal layer (source wiring SH) above the inorganic insulating film 20 and the planarizing film 21 (interlayer insulating film) above the source wiring SH are included.
  • the semiconductor film 15 is made of, for example, low-temperature polysilicon (LTPS) or an oxide semiconductor (for example, an In—Ga—Zn—O-based semiconductor), and a transistor (TFT) is formed to include the semiconductor film 15 and the gate electrode GE. Is done.
  • the transistor is shown with a top gate structure, but may have a bottom gate structure.
  • the gate electrode GE, the gate wiring GH, the capacitor electrode CE, and the source wiring SH are configured by, for example, a single layer film or a stacked film of a metal including at least one of aluminum, tungsten, molybdenum, tantalum, chromium, titanium, and copper.
  • the TFT layer 4 in FIG. 2 includes a single semiconductor layer and three metal layers (first metal layer, second metal layer, and third metal layer).
  • the TFT layer 4 may further include a plurality of semiconductor layers and / or metal layers.
  • the inorganic insulating films 16, 18, and 20 can be formed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a stacked film thereof formed by a CVD method.
  • the planarizing film 21 can be made of, for example, an applicable organic material such as polyimide or acrylic.
  • the light emitting element layer 5 includes an anode 22 above the planarizing film 21, an insulating edge cover 23 covering the edge of the anode 22, and a light emitting (electroluminescence functional layer) layer 24 above the edge cover 23. And a cathode 25 above the light emitting layer 24.
  • the edge cover 23 is formed, for example, by applying an organic material such as polyimide or acrylic and then patterning by photolithography.
  • a light-emitting element ES for example, OLED: organic light-emitting diode, QLED: quantum dot light-emitting diode
  • ES for example, OLED: organic light-emitting diode
  • QLED quantum dot light-emitting diode
  • a sub-pixel circuit for controlling ES is formed in the TFT layer 4.
  • the edge cover 23 has an opening (first opening) so as to cover the end of the anode 22 and expose the anode 22, and the light emitting layer so as to cover the opening and the end of the edge cover 23. 24 is formed.
  • the opening of the edge cover 23 is a light emitting area for the picture element.
  • the light emitting layer 24 is configured, for example, by laminating a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer in order from the lower layer side.
  • the light emitting layer is formed in an island shape at the opening (for each subpixel) of the edge cover 23 by a vapor deposition method or an ink jet method.
  • the other layers are formed in an island shape or a solid shape (common layer).
  • the structure which does not form one or more layers among a positive hole injection layer, a positive hole transport layer, an electron carrying layer, and an electron injection layer is also possible.
  • FMM fine metal mask
  • the FMM is a sheet having a large number of openings (for example, made of Invar), and an island-shaped light emitting layer (corresponding to one subpixel) is formed by an organic material that has passed through one opening.
  • the light emitting layer of the QLED can form an island-shaped light emitting layer (corresponding to one subpixel) by, for example, applying a solvent in which quantum dots are diffused by inkjet.
  • the anode 22 is composed of, for example, a laminate of ITO (IndiumITOTin Oxide) and Ag (silver) or an alloy containing Ag, and has light reflectivity.
  • the cathode (cathode) 25 can be made of a light-transmitting conductive material such as MgAg alloy (ultra-thin film), ITO, or IZO (Indium zinc Oxide).
  • the light-emitting element ES is an OLED
  • holes and electrons are recombined in the light-emitting layer by the driving current between the anode 22 and the cathode 25, and light is emitted in the process in which the excitons generated thereby transition to the ground state.
  • the cathode 25 is light-transmitting and the anode 22 is light-reflective, the light emitted from the light emitting layer 24 is directed upward and becomes top emission.
  • the light-emitting element ES is a QLED
  • holes and electrons are recombined in the light-emitting layer due to the drive current between the anode 22 and the cathode 25, and the excitons generated thereby are conduction band levels of the quantum dots.
  • Light (fluorescence) is emitted in the process of transition from valence band level to valence band.
  • a light emitting element inorganic light emitting diode or the like
  • OLED organic light emitting diode
  • the sealing layer 6 is translucent, and includes an inorganic sealing film 26 that covers the cathode 25, an organic buffer film 27 that is above the inorganic sealing film 26, and an inorganic sealing film 28 that is above the organic buffer film 27. Including.
  • the sealing layer 6 covering the light emitting element layer 5 prevents penetration of foreign substances such as water and oxygen into the light emitting element layer 5.
  • Each of the inorganic sealing film 26 and the inorganic sealing film 28 is an inorganic insulating film, and is formed of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof formed by a CVD method. be able to.
  • the organic buffer film 27 is a light-transmitting organic film having a flattening effect, and can be made of a coatable organic material such as acrylic.
  • the organic buffer film 27 can be formed by, for example, inkjet coating, but a bank for stopping the liquid droplets may be provided in the non-display area.
  • the lower surface film 10 is, for example, a PET film for realizing a display device having excellent flexibility by being attached to the lower surface of the resin layer 12 after peeling the support substrate.
  • the functional film 39 has, for example, at least one of an optical compensation function, a touch sensor function, and a protection function.
  • the flexible display device has been described above. However, in the case of manufacturing a non-flexible display device, it is generally unnecessary to form a resin layer or change the base material.
  • the stacking process of S5 is performed, and then the process proceeds to step S9.
  • planarization film 21 The configuration of the display device 2 and the method for manufacturing the display device 2 have been described above. Hereinafter, details of the planarization film 21 included in the display device 2 will be described with reference to FIG.
  • FIG. 3 is a cross-sectional view taken along line A-A ′ in FIG. 4 (described later).
  • the planarizing film 21 includes a first flat portion 21a having a first film thickness H1 and a second flat portion 21b having a second film thickness H2.
  • the first film thickness H1 is larger than the second film thickness H2.
  • a contact hole CH is formed in the first flat portion 21a.
  • the anode 22 and the third metal layer are electrically connected through the contact hole CH formed in the first flat portion 21a.
  • the drain electrode 40 is an example of a metal layer, and may be a source electrode (not shown) or the like.
  • ⁇ 1 represents the angle of the wall surface of the contact hole CH with respect to the surface of the third metal layer (drain electrode 40 in FIG. 3).
  • the surface of the second flat portion 21b is flat or substantially flat.
  • a plurality of transistors and / or a plurality of source wirings are formed below the second flat portion 21b.
  • the planarization film has irregularities due to the influence of the plurality of source lines and the like.
  • the surface of the second flat portion 21b is formed flat or substantially flat.
  • the planarizing film 21 further includes an inclined portion 21c.
  • the inclined portion 21c is formed between the first flat portion 21a and the second flat portion 21b having different film thicknesses. Therefore, the surface of the inclined portion 21c is inclined with respect to the surface of the first flat portion 21a or the second flat portion 21b.
  • ⁇ 2 represents the inclination angle of the surface of the inclined portion 21c with respect to the surface of the second flat portion 21b. Note that ⁇ 1> ⁇ 2.
  • the inorganic insulating film 20 is formed from a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a laminated film thereof formed by the CVD method. Subsequently, a third metal layer is formed and patterned to form a source wiring SH.
  • SiOx silicon oxide
  • SiNx silicon nitride
  • a coatable photosensitive resin such as polyimide or acrylic is applied to form the flattening film 21.
  • the photosensitive resin layer is exposed at one time using a gray-tone mask or half-tone mask 70 (at once, it means that two masks are used to form without exposing twice).
  • the planarization film 21 is formed.
  • FIG. 5 is a diagram for explaining a method of forming the planarizing film 21 using the gray tone mask or the half tone mask 70.
  • the gray-tone mask or halftone mask 70 includes a transmitted light portion 71 that transmits light, a light shielding portion 72 that blocks light, and a light transmittance between the transmitted light portion 71 and the light shielding portion 72 ( For example, 30%).
  • the region where the contact hole CH requiring a high taper is formed is exposed. Thereby, the contact hole CH is formed, and the third metal layer (drain electrode 40) is exposed.
  • the light emitting area (edge cover opening) requiring flatness is the second flat portion 21 b obtained by exposing and developing the photosensitive resin layer with the semi-transmissive light portion 73.
  • the semi-transmissive light portion 73 corresponds to the second flat portion 21b.
  • the film thickness (second film thickness H2) of the second flat portion 21b is smaller than that of the first flat portion 21a.
  • the planarized film 21 that has been finely exposed becomes smooth by the removal of the convex portion, and the surface is leveled. That is, the unevenness of the region of the planarizing film 21 corresponding mainly to the opening of the edge cover 23 is leveled, and as a result, the flatness of the display region is improved.
  • the first flat portion 21a, the second flat portion 21b, and the inclined portion 21c can be manufactured by two or more exposure processes (photolithography process). However, manufacturing by one exposure process reduces the man-hours. It is preferable from the viewpoint of cost reduction.
  • the exposure process may be either a positive type or a negative type.
  • the configuration in which the planarizing film 21 is formed of a photosensitive resin has been described. However, it is also possible to adopt a configuration in which a resist is applied to a planarizing resin instead of a photosensitive resin, and the resist is exposed and developed at once using a gray tone mask or a halftone mask 70 to form the planarizing film 21.
  • planarization film 21 After the planarization film 21 is formed, an annealing process is performed.
  • the surface of the second flat portion 21b is further promoted to flatten due to the heat dripping due to the annealing treatment. Specifically, even if some irregularities remain on the surface of the second flat portion 21b, the material constituting the convex portion flows toward the concave portion due to heat dripping due to the annealing treatment. As a result, planarization of the surface of the second flat portion 21b is further promoted.
  • the inclination angle of the surface of the inclined portion 21c with respect to the surface of the second flat portion 21b is reduced to ⁇ 2.
  • the height difference between the first flat portion 21a and the second flat portion 21b is suppressed, and the thinning of the entire flattening film 21 can be promoted.
  • the flatness of the planarizing film 21 is further enhanced by the synergistic effect of the fine exposure process and the annealing process. Further, as the entire flattening film 21 becomes thinner, it becomes easier to mount the laminate on the display device 2.
  • the contact hole CH needs to have a high taper.
  • exposure and development are performed using the transmitted light portion 71 and the light shielding portion 72.
  • the transmitted light portion 71 corresponds to the contact hole CH
  • the light shielding portion 72 corresponds to the first flat portion 21a.
  • the angle of the wall surface of the contact hole CH with respect to the surface of the third metal layer becomes ⁇ 1.
  • ⁇ 1> ⁇ 2 the high taper of the contact hole CH and the thinning of the entire planarizing film 21 can be realized at the same time.
  • the planarizing film has irregularities on the surface due to the influence of a plurality of source wirings formed in the lower layer. Since the anode is formed on a planarized film having irregularities, there is a problem that reflected light is not reflected straight in the light emitting region due to the influence of the irregularities.
  • the planarizing film 21 is flat or substantially flat, unevenness below the anode 22 is reduced. As a result, the light reflectivity of the anode 22 is improved, and the display device 2 can increase the light emission efficiency.
  • FIG. 4 is a top view of the display device 2.
  • an edge cover 23 is provided corresponding to each of the plurality of sub-pixels.
  • the edge cover 23 is formed with an opening so as to cover the end of the anode 22 and expose the anode 22.
  • a first flat portion 21 a is formed outside the opening of the edge cover 23.
  • a contact hole CH is formed in the first flat portion 21a.
  • all the openings of the edge cover 23 overlap with the second flat portion 21b. For this reason, the planarization film 21 in the light emitting region (edge cover opening) is formed by the second flat portion 21b, and becomes a smooth light emitting region with few irregularities.
  • the area corresponding to the second flat portion 21b is represented by “Area-2”, and the area corresponding to the opening (light emitting area) of the edge cover 23 is represented by “Area-3”.
  • Area-2 the area corresponding to the opening (light emitting area) of the edge cover 23
  • Area-3 the area corresponding to the opening (light emitting area) of the edge cover 23
  • all of Area-3 overlaps with Area-2. That is, all the openings of the edge cover 23 overlap the second flat portion 21b.
  • the first flat portion 21a and the second flat portion 21b can be formed.
  • FIG. 6 is a top view of a display device according to another embodiment. As illustrated, an edge cover 23 is provided corresponding to each of the plurality of sub-pixels. The edge cover 23 has an opening so as to cover the end of the anode 22 and expose the anode 22. In FIG. 6, the first flat portion 21 a is formed so as to overlap the opening of the edge cover 23. The specific configuration will be described with reference to FIG.
  • FIG. 7 is a cross-sectional view taken along the line A-A ′ in FIG.
  • the area corresponding to the first flat portion 21a is represented as “Area-1”.
  • An area corresponding to the second flat portion 21b is represented as “Area-2”.
  • An area corresponding to the opening of the edge cover 23 is represented as “Area-3”.
  • a part of the boundary between Area-1 and Area-2 overlaps with Area-3. That is, a part of the boundary between the first flat portion 21 a and the second flat portion 21 b overlaps with the opening of the edge cover 23. Also, as shown in FIGS. 6 and 7, Area-1 and Area-3 are superimposed. That is, a part of the first flat portion 21a and the opening of the edge cover 23 overlap each other. Even based on such a configuration, the first flat portion 21a and the second flat portion 21b can be formed.
  • the contact hole area can be used effectively, and as a result, display pixels can be further refined.
  • the electronic circuit board is mounted on the terminal part TM for inputting an external signal, which is a part of the outer side (non-display area, frame) than the display area where the plurality of sub-pixels are formed.
  • the second flat portion 21b extends to the non-display area
  • an opening (second opening) is formed in the second flat portion 21b in the non-display area
  • (3) Consider a configuration in which the terminal portion TM formed in the non-display area is exposed from the opening.
  • FIG. 8 is a cross-sectional view showing a state in which the terminal portion TM is electrically connected to the flexible printed circuit board 60 through the anisotropic conductive resin layer 50.
  • members having the same functions as those described in the above embodiment are denoted by the same reference numerals and description thereof is omitted.
  • a terminal conductive film formed of the same material and in the same layer as the third metal layer is formed.
  • An end portion of the terminal conductive film is covered with the second flat portion 21 b and exposed from the opening formed in the second flat portion 21 b, and is electrically connected via the terminal of the flexible printed circuit board 60 and the anisotropic conductive resin 50. Connected.
  • the second flat portion 21b is formed also in the terminal portion TM, the second flat portion is made thinner than the first flat portion, and the second flat portion is formed in the terminal portion TM. Defects can be reduced. Such a configuration is also included in the present embodiment.
  • the electro-optical element (electro-optical element whose luminance and transmittance are controlled by current) included in the display device according to the present embodiment is not particularly limited.
  • a display device according to the present embodiment for example, an organic EL (Electro Luminescence) display including an OLED (Organic Light Emitting Diode) as an electro-optical element, and an inorganic light-emitting diode as an electro-optical element are provided.
  • Inorganic EL displays, and QLED displays equipped with QLEDs (Quantum dot Light Emitting Diodes) as electro-optical elements are exemplified.
  • the display device includes a base substrate, and an inorganic insulating layer, a metal layer, a planarization film, a first electrode, an edge cover, a functional layer, and a second electrode in order on the base substrate.
  • the edge cover covers the end of the first electrode, has a first opening so as to expose the first electrode, and covers the first opening and the end of the edge cover.
  • the planarizing film includes a first flat portion and a second flat portion having a thickness smaller than that of the first flat portion, and is formed on the first flat portion.
  • the first electrode and the metal layer are configured to be electrically connected to each other through the contact hole, and at least a part of the second flat portion overlaps the first opening. is there.
  • the reflected light reflected by the first electrode formed on the second flat portion is easily reflected straight. Since at least a part of the second flat portion overlaps with the first opening, a display device with higher light emission efficiency than the conventional one can be realized.
  • the display device according to aspect 2 of the present invention may have a configuration in which the taper of the contact hole is larger than the taper of the boundary between the first flat part and the second flat part in the above aspect 1.
  • the flattening film can be made thinner.
  • the display device according to aspect 3 of the present invention may be configured such that, in the above aspect 1 or 2, all of the first openings overlap with the second flat part.
  • the display device may have a configuration in which part of the boundary between the first flat part and the second flat part overlaps with the first opening part in the above aspect 1 or 2.
  • the contact hole region can be effectively used, and as a result, display pixels can be further refined.
  • the display device according to aspect 5 of the present invention may have a configuration in which part of the first flat portion and the first opening are overlapped with each other in aspect 1 or 2.
  • the contact hole region can be effectively used, and as a result, display pixels can be further refined.
  • a display device is the display device according to any one of the above aspects 1 to 5, further comprising a terminal portion for inputting an external signal at an end portion of the display device.
  • the terminal conductive film formed in the same layer with the same material as the metal layer is covered with the second flat portion and exposed from the second opening formed in the second flat portion.
  • the terminal of the flexible printed circuit board may be electrically connected via an anisotropic conductive resin.
  • the second flat portion is thinner than the first flat portion, and the formation of the second flat portion in the terminal portion can reduce mounting defects.
  • a display device manufacturing method includes a base substrate, and an inorganic insulating layer, a metal layer, a planarization film, a first electrode, an edge cover, a functional layer, and a second electrode on the base substrate.
  • the edge cover has a first opening so as to cover the end of the first electrode and expose the first electrode, and the first cover and the end of the edge cover are provided.
  • the step of forming the planarization film includes a step of applying a planarization resin on the inorganic insulating layer and the metal layer, Using a gray-tone mask or a half-tone mask, the flattening resin is exposed at a time and has a first flat portion having a contact hole exposing the metal layer, and a film thickness smaller than that of the first flat portion. Part is the first opening And forming a second flat portion which overlaps with a method comprising the.
  • the gray tone mask or the halftone mask includes a transmitted light portion that transmits light, a light shielding portion that blocks light, and the light shielding material.
  • the display device further includes a terminal part for inputting a signal from the outside to the end part of the display device, and the terminal part.
  • the step of forming the planarizing film comprising the terminal conductive film formed in the same layer with the same material as that of the metal layer, in the step of forming the planarizing resin applied to the terminal portion with the semi-transmissive
  • the second flat part covering the end part of the terminal conductive film and the second opening part exposing the terminal conductive film are formed, respectively. Also good.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

表示デバイス（２）では、平坦化膜（２１）は、第１平坦部（２１ａ）と、第１平坦部（２１ａ）よりも膜厚の小さい第２平坦部（２１ｂ）とを含み、第１平坦部（２１ａ）に形成されたコンタクトホール（ＣＨ）を介して、第１電極（２２）と金属層（４０）とが電気的に接続するように構成されており、第２平坦部（２１ｂ）の少なくとも一部は、エッジカバー（２３）の第１開口部と重畳する。

Description

表示デバイス、及び表示デバイスの製造方法
　本発明は、高発光効率の表示デバイス、及び当該表示デバイスの製造方法に関する。
　特許文献１には、平坦化膜に凹凸パターンが形成された構成が開示されている。
日本国公開特許公報「特表２００５－５２１９１９号公報」
　従来の表示デバイスでは、平坦化膜は、下層に形成されたソース配線等の影響で表面に凹凸を有する。アノードは、凹凸を有する平坦化膜の上に形成されるため、その凹凸の影響により、発光領域では反射光がまっすぐに反射されにくい。そのため、従来の表示デバイスは、反射率の低下に起因して発光効率が抑制される。
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、高発光効率の表示デバイス、及び当該表示デバイスの製造方法を実現することにある。
　上記の課題を解決するために、本発明に係る表示デバイスは、ベース基板と、当該ベース基板上に、無機絶縁層、金属層、平坦化膜、第１電極、エッジカバー、機能層、及び第２電極を順に備え、上記エッジカバーは、上記第１電極の端部を覆い、かつ、当該第１電極を露出するように第１開口部を有し、当該第１開口部及び上記エッジカバーの端部を覆うように上記機能層が形成されている表示デバイスにおいて、上記平坦化膜は、第１平坦部と、当該第１平坦部よりも膜厚の小さい第２平坦部とを含み、上記第１平坦部に形成されたコンタクトホールを介して、上記第１電極と上記金属層とが電気的に接続するように構成されており、上記第２平坦部の少なくとも一部は上記第１開口部と重畳する構成である。
　また、上記の課題を解決するために、本発明に係る表示デバイスの製造方法は、ベース基板と、当該ベース基板上に、無機絶縁層、金属層、平坦化膜、第１電極、エッジカバー、機能層、及び第２電極を順に備え、上記エッジカバーは、上記第１電極の端部を覆い、かつ、当該第１電極を露出するように第１開口部を有し、当該第１開口部と上記エッジカバーの端部を覆うように上記機能層が形成されている表示デバイスの製造方法であって、上記平坦化膜を形成する工程は、上記無機絶縁層及び上記金属層の上層に平坦化樹脂を塗布する工程と、グレートーンマスク又はハーフトーンマスクを用いて、上記平坦化樹脂を一度に露光し、上記金属層を露出するコンタクトホールを有する第１平坦部、及び第１平坦部よりも膜厚が小さく、少なくとも一部が上記第１開口部と重畳する第２平坦部を形成する工程と、を含む構成である。
　上記の構成によれば、上記第２平坦部に形成された上記第１電極にて反射する反射光はまっすぐに反射しやすくなる。上記第２平坦部の少なくとも一部は上記第１開口部と重畳することから、従来よりも高発光効率の表示デバイスを実現することができる。
　本発明の一態様によれば、発光素子の反射率を改善することができる。
本実施形態に係る表示デバイスの製造方法の一例を示すフローチャートである。 本実施形態に係る表示デバイスの表示領域の構成例を示す断面図である。 図４におけるＡ－Ａ’断面図である。 本実施形態に係る表示デバイスの上面図である。 グレートーンマスク又はハーフトーンマスクを用いて平坦化膜を形成する方法を説明するための図である。 他の実施形態に係る表示デバイスの上面図である。 図６におけるＡ－Ａ’断面図である。 異方性導電樹脂層を介して、端子部がフレキシブルプリント基板と電気的に接続する様子を示す断面図である。
　以下においては、「同層」とは同一のプロセス（成膜工程）にて形成されていることを意味する。「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味する。「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。
　図１は表示デバイスの製造方法の一例を示すフローチャートである。図２は、表示デバイスの表示領域の構成を示す断面図である。
　フレキシブルな表示デバイスを製造する場合、図１および図２に示すように、まず、透光性の支持基板（例えば、マザーガラス）上に樹脂層１２を形成する（ステップＳ１）。次いで、バリア層３を形成する（ステップＳ２）。次いで、ＴＦＴ層４を形成する（ステップＳ３）。次いで、トップエミッション型の発光素子層５を形成する（ステップＳ４）。次いで、封止層６を形成する（ステップＳ５）。次いで、封止層６上に上面フィルムを貼り付ける（ステップＳ６）。
　次いで、レーザ光の照射等によって支持基板を樹脂層１２から剥離する（ステップＳ７）。次いで、樹脂層１２の下面に下面フィルム１０を貼り付ける（ステップＳ８）。次いで、下面フィルム１０、樹脂層１２、バリア層３、ＴＦＴ層４、発光素子層５、封止層６を含む積層体を分断し、複数の個片を得る（ステップＳ９）。次いで、得られた個片に機能フィルム３９を貼り付ける（ステップＳ１０）。次いで、複数のサブ画素が形成された表示領域よりも外側（非表示領域、額縁）の一部（端子部）に電子回路基板（例えば、ＩＣチップおよびＦＰＣ）をマウントする（ステップＳ１１）。
　なお、ステップＳ１～Ｓ１１は、表示デバイス製造装置（ステップＳ１～Ｓ５の各工程を行う成膜装置を含む）が行う。また、本発明は、フレキシブルな表示デバイスに限定されない。表示デバイスのベース基板は、下面フィルムのような樹脂層でもガラス基板でもよい。
　樹脂層１２の材料としては、例えばポリイミド等が挙げられる。樹脂層１２の部分を、二層の樹脂膜（例えば、ポリイミド膜）およびこれらに挟まれた無機絶縁膜で置き換えることもできる。
　バリア層３は、水、酸素等の異物がＴＦＴ層４および発光素子層５に侵入することを防ぐ層であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　ＴＦＴ層４は、半導体膜１５と、半導体膜１５よりも上層の無機絶縁膜１６（ゲート絶縁膜）と、無機絶縁膜１６よりも上層の、第１金属層（ゲート電極ＧＥおよびゲート配線ＧＨ）と、ゲート電極ＧＥおよびゲート配線ＧＨよりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の第２金属層（容量電極ＣＥ）と、容量電極ＣＥよりも上層の無機絶縁膜２０と、無機絶縁膜２０よりも上層の第３金属層（ソース配線ＳＨ）と、ソース配線ＳＨよりも上層の平坦化膜２１（層間絶縁膜）とを含む。
　半導体膜１５は、例えば低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体（例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体）で構成され、半導体膜１５およびゲート電極ＧＥを含むようにトランジスタ（ＴＦＴ）が構成される。図２では、トランジスタがトップゲート構造で示されているが、ボトムゲート構造でもよい。
　ゲート電極ＧＥ、ゲート配線ＧＨ、容量電極ＣＥ、およびソース配線ＳＨは、例えば、アルミニウム、タングステン、モリブデン、タンタル、クロム、チタン、銅の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。図２のＴＦＴ層４には、一層の半導体層および三層の金属層（第１金属層、第２金属層、第３金属層）が含まれる。ＴＦＴ層４は、半導体層及び／又は金属層等をさらに複数含んでいてもよい。
　無機絶縁膜１６・１８・２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。平坦化膜２１は、例えば、ポリイミド、アクリル等の塗布可能な有機材料によって構成することができる。
　発光素子層５は、平坦化膜２１よりも上層のアノード２２と、アノード２２のエッジを覆う絶縁性のエッジカバー２３と、エッジカバー２３よりも上層の発光（エレクトロルミネッセンス。機能層）層２４と、発光層２４よりも上層のカソード２５とを含む。エッジカバー２３は、例えば、ポリイミド、アクリル等の有機材料を塗布した後にフォトリソグラフィよってパターニングすることで形成される。
　サブ画素ごとに、島状のアノード２２、発光層２４、およびカソード２５を含む発光素子ＥＳ（例えば、ＯＬＥＤ：有機発光ダイオード，ＱＬＥＤ：量子ドット発光ダイオード）が発光素子層５に形成され、発光素子ＥＳを制御するサブ画素回路がＴＦＴ層４に形成される。エッジカバー２３は、アノード２２の端部を覆い、かつ、アノード２２を露出するように開口部（第１開口部）を有し、当該開口部及びエッジカバー２３の端部を覆うように発光層２４が形成されている。このエッジカバー２３の開口部が絵素の発光領域となる。
　発光層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。発光層は、蒸着法あるいはインクジェット法によって、エッジカバー２３の開口（サブ画素ごと）に、島状に形成される。他の層は、島状あるいはベタ状（共通層）に形成する。また、正孔注入層、正孔輸送層、電子輸送層、電子注入層のうち１以上の層を形成しない構成も可能である。
　ＯＬＥＤの発光層を蒸着形成する場合は、ＦＭＭ（ファインメタルマスク）を用いる。ＦＭＭは多数の開口を有するシート（例えば、インバー材製）であり、１つの開口を通過した有機物質によって島状の発光層（１つのサブ画素に対応）が形成される。
　ＱＬＥＤの発光層は、例えば、量子ドットを拡散させた溶媒をインクジェット塗布することで、島状の発光層（１つのサブ画素に対応）を形成することができる。
　アノード（陽極）２２は、例えばＩＴＯ（Indium Tin Oxide）とＡｇ（銀）あるいはＡｇを含む合金との積層によって構成され、光反射性を有する。カソード（陰極）２５は、ＭｇＡｇ合金（極薄膜）、ＩＴＯ、ＩＺＯ（Indium zinc Oxide）等の透光性の導電材で構成することができる。
　発光素子ＥＳがＯＬＥＤである場合、アノード２２およびカソード２５間の駆動電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが基底状態に遷移する過程で光が放出される。カソード２５が透光性であり、アノード２２が光反射性であるため、発光層２４から放出された光は上方に向かい、トップエミッションとなる。
　発光素子ＥＳがＱＬＥＤである場合、アノード２２およびカソード２５間の駆動電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが、量子ドットの伝導帯準位（conduction band）から価電子帯準位（valence band）に遷移する過程で光（蛍光）が放出される。
　発光素子層５には、前記のＯＬＥＤ、ＱＬＥＤ以外の発光素子（無機発光ダイオード等）を形成してもよい。
　封止層６は透光性であり、カソード２５を覆う無機封止膜２６と、無機封止膜２６よりも上層の有機バッファ膜２７と、有機バッファ膜２７よりも上層の無機封止膜２８とを含む。発光素子層５を覆う封止層６は、水、酸素等の異物の発光素子層５への浸透を防いでいる。
　無機封止膜２６および無機封止膜２８はそれぞれ無機絶縁膜であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機バッファ膜２７は、平坦化効果のある透光性有機膜であり、アクリル等の塗布可能な有機材料によって構成することができる。有機バッファ膜２７は例えばインクジェット塗布によって形成することができるが、液滴を止めるためのバンクを非表示領域に設けてもよい。
　下面フィルム１０は、支持基板を剥離した後に樹脂層１２の下面に貼り付けることで柔軟性に優れた表示デバイスを実現するための、例えばＰＥＴフィルムである。機能フィルム３９は、例えば、光学補償機能、タッチセンサ機能、保護機能の少なくとも１つを有する。
　以上にフレキシブルな表示デバイスについて説明したが、非フレキシブルな表示デバイスを製造する場合は、一般的に樹脂層の形成、基材の付け替え等が不要であるため、例えば、ガラス基板上にステップＳ２～Ｓ５の積層工程を行い、その後ステップＳ９に移行する。
　　〔平坦化膜２１〕
　以上、表示デバイス２の構成、及び表示デバイス２の製造方法を説明した。以下、表示デバイス２に含まれる平坦化膜２１の詳細を図３により説明する。
　図３は、図４（後述）におけるＡ－Ａ’断面図である。図示するように、平坦化膜２１は、第１の膜厚Ｈ１を有する第１平坦部２１ａと、第２の膜厚Ｈ２を有する第２平坦部２１ｂとを含む。第１の膜厚Ｈ１は、第２の膜厚Ｈ２よりも大きい。
　第１平坦部２１ａにはコンタクトホールＣＨが形成されている。第１平坦部２１ａに形成されたコンタクトホールＣＨを介して、アノード２２と第３金属層（図３ではドレイン電極４０）とが電気的に接続する。ドレイン電極４０は、金属層の一例であって、ソース電極（不図示）等であってもよい。図中のθ１は、第３金属層（図３ではドレイン電極４０）の表面に対するコンタクトホールＣＨの壁面の角度を示す。
　第２平坦部２１ｂは、表面が平坦又は略平坦に形成されている。第２平坦部２１ｂの下層には複数のトランジスタ及び／又は複数のソース配線等が形成されている。従来の表示デバイスでは、これら複数のソース配線等の影響で平坦化膜には凹凸が存在していた。しかしながら、第２平坦部２１ｂは、表面が平坦又は略平坦に形成されている。
　平坦化膜２１は、さらに傾斜部２１ｃを含む。傾斜部２１ｃは、膜厚の異なる第１平坦部２１ａと第２平坦部２１ｂとの間に形成されている。そのため、傾斜部２１ｃの表面は、第１平坦部２１ａ又は第２平坦部２１ｂの表面に対して傾斜している。図中のθ２は、第２平坦部２１ｂの表面に対する傾斜部２１ｃの表面の傾斜角度を示す。なお、θ１＞θ２である。
　　〔平坦化膜２１の作製方法〕
　次に、平坦化膜２１の作製方法を説明する。上述したように、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜により無機絶縁膜２０を成膜する。続いて、第３金属層を成膜し、パターニングしてソース配線ＳＨを形成する。
　続いて、例えば、ポリイミド、アクリル等の塗布可能な感光性樹脂（平坦化樹脂）を塗布して平坦化膜２１を成膜する。その後、グレートーンマスク又はハーフトーンマスク７０を用いて感光性樹脂層を一度に露光し（一度に、とは、２つのマスクを用いて、２回の露光をすることなく形成する、との意味である）、平坦化膜２１を形成する。
　次に、平坦化膜２１を形成する方法を図５により説明する。図５は、グレートーンマスク又はハーフトーンマスク７０を用いて平坦化膜２１を形成する方法を説明するための図である。
　図示するように、グレートーンマスク又はハーフトーンマスク７０は、光を透過させる透過光部７１と、光を遮光する遮光部７２と、透過光部７１と遮光部７２との間の光透過率（例えば３０％）を有する半透過光部７３と、を有する。
　具体的に、高テーパが必要なコンタクトホールＣＨを形成する領域は露光する。これにより、コンタクトホールＣＨが形成されて、第３金属層（ドレイン電極４０）が露出する。
　コンタクトホールＣＨの周辺領域は露光しない。これにより、コンタクトホールＣＨの周辺領域では露光前後で平坦化膜２１の膜厚は維持される。この領域が、第１平坦部２１ａとなる。
　平坦性が必要な発光領域（エッジカバーの開口部）が、感光性樹脂層を半透過光部７３で露光・現像することにより得られる第２平坦部２１ｂである。半透過光部７３が第２平坦部２１ｂに対応する。第２平坦部２１ｂの膜厚（第２の膜厚Ｈ２）は、第１平坦部２１ａよりも小さくなる。微露光された平坦化膜２１は、凸部が削られてなだらかになり、表面が均される。つまり、主としてエッジカバー２３の開口部に対応する平坦化膜２１の領域の凹凸が均されて、その結果、表示領域の平坦性が改善される。
　第１平坦部２１ａと第２平坦部２１ｂとの境界には、遮光部７２（０％）と半透過光部７３（例えば３０％）の露光量の差に起因する傾斜が生ずる。この部分が傾斜部２１ｃである。
　第１平坦部２１ａ、第２平坦部２１ｂ、及び傾斜部２１ｃは、２回以上の露光処理（フォトリソグラフィー処理）でも作製可能であるが、１回の露光処理により作製することが、工数削減及びコスト削減の観点で好ましい。露光処理は、ポジ型及びネガ型の何れであってもよい。なお、ここでは感光性樹脂により平坦化膜２１を形成する構成を説明した。しかしながら、感光性樹脂でなく、平坦化樹脂にレジストを塗布し、グレートーンマスク又はハーフトーンマスク７０を用いてレジストを一度に露光・現像し、平坦化膜２１を形成する構成も採用できる。
　平坦化膜２１を形成した後、アニール処理する。アニール処理による熱だれにより、第２平坦部２１ｂの表面はさらに平坦化が促進する。具体的に、第２平坦部２１ｂの表面に多少の凹凸が残っていたとしても、アニール処理による熱だれにより、凸部を構成する材料が凹部に向かって流れ込む。その結果、第２平坦部２１ｂの表面はさらに平坦化が促進する。
　さらに、上記熱だれにより、第２平坦部２１ｂの表面に対する傾斜部２１ｃの表面の傾斜角度が小さくなり、θ２となる。これにより、第１平坦部２１ａと第２平坦部２１ｂとの高低差が抑えられ、平坦化膜２１全体の薄膜化を促進できる。このように、微露光処理及びアニール処理の相乗効果によって、平坦化膜２１の平坦性はさらに高まる。また、平坦化膜２１全体の薄膜化が進むと、表示デバイス２への積層体の実装が容易になる。
　また、コンタクトホールＣＨをできるだけ小さくし、有効な画素領域を広くするため、コンタクトホールＣＨのテーパは高テーパが必要となる。高テーパのコンタクトホールＣＨを形成するため、透過光部７１と遮光部７２を用いて露光・現像する。透過光部７１がコンタクトホールＣＨに対応し、遮光部７２が第１平坦部２１ａに対応する。そして、上記アニール処理により、第３金属層の表面に対するコンタクトホールＣＨの壁面の角度がθ１となる。このとき、θ１＞θ２であり、コンタクトホールＣＨの高テーパ、及び、平坦化膜２１全体の薄膜化を同時に実現できる。
　従来の表示デバイスでは、平坦化膜は、下層に形成された複数のソース配線等の影響で表面に凹凸を有している。アノードは、凹凸を有する平坦化膜の上に形成されるため、その凹凸の影響により、発光領域では反射光がまっすぐに反射されないという問題があった。
　この点、本実施形態に係る表示デバイス２では、平坦化膜２１は平坦又は略平坦であるため、アノード２２の下方の凹凸も少なくなる。その結果、アノード２２の光反射性が改善し、表示デバイス２は発光効率を高めることができる。
　なお、平坦化膜２１よりも上層のアノード２２等を形成する方法は上述した通りであるため、ここでの説明は省略する。
　　〔エッジカバー２３の開口と第２平坦部２１ｂとが重畳する場合〕
　図４は、表示デバイス２の上面図である。図示するように、複数のサブ画素それぞれに対応してエッジカバー２３が設けられている。エッジカバー２３は、アノード２２の端部を覆い、かつ、アノード２２を露出するように開口部が形成されている。エッジカバー２３の開口部の外側には第１平坦部２１ａが形成されている。図示するように、第１平坦部２１ａにはコンタクトホールＣＨが形成されている。図４では、エッジカバー２３の開口部はすべて、第２平坦部２１ｂと重畳する。このため、発光領域（エッジカバーの開口）の平坦化膜２１は第２平坦部２１ｂで形成され、凸凹の少ない平滑な発光領域となる。
　より具体的に、図３には、第２平坦部２１ｂに対応する領域が“Ａｒｅａ－２”と表され、エッジカバー２３の開口（発光領域）に対応する領域が“Ａｒｅａ－３”で表されている。図３、図４に示すように、Ａｒｅａ－３はすべて、Ａｒｅａ－２と重畳している。つまり、エッジカバー２３の開口部はすべて、第２平坦部２１ｂと重畳している。このような構成に基づいて、第１平坦部２１ａ、及び第２平坦部２１ｂを形成することができる。
　　〔エッジカバー２３の開口と第１平坦部２１ａとが重畳する場合〕
　次に、図６、図７を用いて、第１平坦部２１ａ及び第２平坦部２１ｂの他の構成を説明する。
　図６は、他の実施形態に係る表示デバイスの上面図である。図示するように、複数のサブ画素それぞれに対応してエッジカバー２３が設けられている。エッジカバー２３は、アノード２２の端部を覆い、かつ、アノード２２を露出するように開口部を有する。図６では、エッジカバー２３の開口部と重畳するように第１平坦部２１ａが形成されている。その具体的な構成を図７により説明する。
　図７は、図６におけるＡ－Ａ’断面図である。図７では、第１平坦部２１ａに対応する領域が“Ａｒｅａ－１”と表されている。第２平坦部２１ｂに対応する領域が“Ａｒｅａ－２”と表されている。エッジカバー２３の開口部に対応する領域が“Ａｒｅａ－３”と表されている。
　図６、及び図７に示すように、Ａｒｅａ－１とＡｒｅａ－２との境界の一部がＡｒｅａ－３と重畳している。つまり、第１平坦部２１ａと第２平坦部２１ｂとの境界の一部がエッジカバー２３の開口部と重畳している。また、図６、及び図７に示すように、Ａｒｅａ－１とＡｒｅａ－３とが重畳している。つまり、第１平坦部２１ａの一部とエッジカバー２３の開口部とが重畳している。このような構成に基づいても、第１平坦部２１ａ、及び第２平坦部２１ｂを形成することができる。
　本構成によると、コンタクトホール領域を有効活用でき、その結果、表示絵素のさらなる高精細化を実現することができる。
　　〔端子部の構成〕
　上述したように、複数のサブ画素が形成された表示領域よりも外側（非表示領域、額縁）の一部である、外部からの信号を入力するための端子部ＴＭに電子回路基板がマウントされる。ここで、（１）第２平坦部２１ｂが非表示領域まで延在し、（２）当該非表示領域中の第２平坦部２１ｂに開口部（第２開口部）が形成され、（３）上記非表示領域に形成された端子部ＴＭが当該開口部から露出する構成を考える。
　この構成において、図８は、異方性導電樹脂層５０を介して、端子部ＴＭがフレキシブルプリント基板６０と電気的に接続する様子を示す断面図である。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　端子部ＴＭには、第３金属層と同材料で同一層に形成された端子導電膜が形成されている。端子導電膜は、その端部が第２平坦部２１ｂで覆われ、第２平坦部２１ｂに形成された開口部より露出し、フレキシブルプリント基板６０の端子と異方性導電樹脂５０を介して電気的に接続される。
　このように、端子部ＴＭにおいても第２平坦部２１ｂを形成し、第２平坦部を第１平坦部よりも薄くし、かつ、端子部ＴＭに第２平坦部を形成することにより、実装の不良を軽減することができる。このような構成も本実施形態に含まれる。
　〔用途〕
　本実施形態にかかる表示デバイスが備える電気光学素子（電流によって輝度や透過率が制御される電気光学素子）は特に限定されるものではない。本実施形態にかかる表示デバイスとしては、例えば、電気光学素子としてＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を備えた有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）ディスプレイ、電気光学素子として無機発光ダイオードを備えた無機ＥＬディスプレイ、電気光学素子としてＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等が挙げられる。
　〔まとめ〕
　本発明の態様１に係る表示デバイスは、ベース基板と、当該ベース基板上に、無機絶縁層、金属層、平坦化膜、第１電極、エッジカバー、機能層、及び第２電極を順に備え、上記エッジカバーは、上記第１電極の端部を覆い、かつ、当該第１電極を露出するように第１開口部を有し、当該第１開口部及び上記エッジカバーの端部を覆うように上記機能層が形成されている表示デバイスにおいて、上記平坦化膜は、第１平坦部と、当該第１平坦部よりも膜厚の小さい第２平坦部とを含み、上記第１平坦部に形成されたコンタクトホールを介して、上記第１電極と上記金属層とが電気的に接続するように構成されており、上記第２平坦部の少なくとも一部は上記第１開口部と重畳する構成である。
　上記の構成によれば、上記第２平坦部に形成された上記第１電極にて反射する反射光はまっすぐに反射しやすくなる。上記第２平坦部の少なくとも一部は上記第１開口部と重畳することから、従来よりも高発光効率の表示デバイスを実現することができる。
　本発明の態様２に係る表示デバイスは、上記の態様１において、上記コンタクトホールのテーパは、上記第１平坦部と上記第２平坦部との境界のテーパよりも大きい構成としてもよい。
　上記構成によれば、上記平坦化膜の薄膜化を促進できる。
　本発明の態様３に係る表示デバイスは、上記の態様１又は２において、上記第１開口部はすべて、上記第２平坦部と重畳する構成としてもよい。
　本発明の態様４に係る表示デバイスは、上記の態様１又は２において、上記第１平坦部と上記第２平坦部との境界の一部が上記第１開口部と重畳する構成としてもよい。
　上記構成によれば、コンタクトホール領域を有効活用でき、その結果、表示絵素のさらなる高精細化を実現することができる。
　本発明の態様５に係る表示デバイスは、上記の態様１又は２において、上記第１平坦部の一部と上記第１開口部とが重畳する構成としてもよい。
　上記構成によれば、コンタクトホール領域を有効活用でき、その結果、表示絵素のさらなる高精細化を実現することができる。
　本発明の態様６に係る表示デバイスは、上記の態様１～５のいずれかにおいて、さらに、当該表示デバイスの端部に、外部からの信号を入力するための端子部を備え、当該端子部に形成された、上記金属層と同材料で同一層に形成された端子導電膜は、端部が上記第２平坦部で覆われ、当該第２平坦部に形成された第２開口部より露出し、フレキシブルプリント基板の端子と異方性導電樹脂を介して電気的に接続されるように構成されてもよい。
　上記構成によれば、上記第２平坦部は上記第１平坦部よりも薄く、上記端子部に上記第２平坦部を形成することで、実装の不良を軽減することができる。
　本発明の態様７に係る表示デバイスの製造方法は、ベース基板と、当該ベース基板上に、無機絶縁層、金属層、平坦化膜、第１電極、エッジカバー、機能層、及び第２電極を順に備え、上記エッジカバーは、上記第１電極の端部を覆い、かつ、当該第１電極を露出するように第１開口部を有し、当該第１開口部と上記エッジカバーの端部を覆うように上記機能層が形成されている表示デバイスの製造方法であって、上記平坦化膜を形成する工程は、上記無機絶縁層及び上記金属層の上層に平坦化樹脂を塗布する工程と、グレートーンマスク又はハーフトーンマスクを用いて、上記平坦化樹脂を一度に露光し、上記金属層を露出するコンタクトホールを有する第１平坦部、及び第１平坦部よりも膜厚が小さく、少なくとも一部が上記第１開口部と重畳する第２平坦部を形成する工程と、を含む方法である。
　本発明の態様８に係る表示デバイスの製造方法は、上記の態様７において、上記グレートーンマスク又は上記ハーフトーンマスクは、光を透過させる透過光部と、光を遮光する遮光部と、上記遮光部と上記透過光部の間の光透過率を有する半透過光部とを有し、上記遮光部は上記第１平坦部、上記半透過光部は上記第２平坦部、上記透過光部は上記コンタクトホールにそれぞれ対応する構成であってもよい。
　本発明の態様９に係る表示デバイスの製造方法では、上記の態様８において、上記表示デバイスは、さらに、表示デバイスの端部に、外部からの信号を入力するための端子部と、当該端子部に形成された、上記金属層と同材料で同一層に形成された端子導電膜を備え、上記平坦化膜を形成する工程は、上記端子部に塗布された上記平坦化樹脂を、上記半透過光部及び上記透過光部により露光することにより、それぞれ、上記端子導電膜の端部を覆う上記第２平坦部、及び、上記端子導電膜を露出する第２開口部を形成する構成であってもよい。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
２　表示デバイス
３　バリア層
５　発光素子層
６　封止層
１０　下面フィルム
１２　樹脂層
１５　半導体膜
１６、１８、２０　無機絶縁膜
２１　平坦化膜
２１ａ　第１平坦部
２１ｂ　第２平坦部
２１ｃ　傾斜部
２２　アノード
２３　エッジカバー
２５　カソード
２６、２８　無機封止膜
２７　有機バッファ膜
３９　機能フィルム
４０　ドレイン電極
５０　異方性導電樹脂層
６０　フレキシブルプリント基板
７０　グレートーンマスク又はハーフトーンマスク
７１　透過光部
７２　遮光部
７３　半透過光部

Claims (9)

  1. 　ベース基板と、当該ベース基板上に、無機絶縁層、金属層、平坦化膜、第１電極、エッジカバー、機能層、及び第２電極を順に備え、上記エッジカバーは、上記第１電極の端部を覆い、かつ、当該第１電極を露出するように第１開口部を有し、当該第１開口部及び上記エッジカバーの端部を覆うように上記機能層が形成されている表示デバイスにおいて、
    　上記平坦化膜は、第１平坦部と、当該第１平坦部よりも膜厚の小さい第２平坦部とを含み、
    　上記第１平坦部に形成されたコンタクトホールを介して、上記第１電極と上記金属層とが電気的に接続するように構成されており、
    　上記第２平坦部の少なくとも一部は上記第１開口部と重畳することを特徴とする表示デバイス。
  2. 　上記コンタクトホールのテーパは、上記第１平坦部と上記第２平坦部との境界のテーパよりも大きいことを特徴とする請求項１に記載の表示デバイス。
  3. 　上記第１開口部はすべて、上記第２平坦部と重畳することを特徴とする請求項１又は２に記載の表示デバイス。
  4. 　上記第１平坦部と上記第２平坦部との境界の一部が上記第１開口部と重畳することを特徴とする請求項１又は２に記載の表示デバイス。
  5. 　上記第１平坦部の一部と上記第１開口部とが重畳することを特徴とする請求項１又は２に記載の表示デバイス。
  6. 　上記表示デバイスは、さらに、当該表示デバイスの端部に、外部からの信号を入力するための端子部を備え、当該端子部に形成された、上記金属層と同材料で同一層に形成された端子導電膜は、端部が上記第２平坦部で覆われ、当該第２平坦部に形成された第２開口部より露出し、フレキシブルプリント基板の端子と異方性導電樹脂を介して電気的に接続されるように構成されることを特徴とする請求項１～５のいずれか１項に記載の表示デバイス。
  7. 　ベース基板と、当該ベース基板上に、無機絶縁層、金属層、平坦化膜、第１電極、エッジカバー、機能層、及び第２電極を順に備え、上記エッジカバーは、上記第１電極の端部を覆い、かつ、当該第１電極を露出するように第１開口部を有し、当該第１開口部と上記エッジカバーの端部を覆うように上記機能層が形成されている表示デバイスの製造方法であって、
    　上記平坦化膜を形成する工程は、
    　上記無機絶縁層及び上記金属層の上層に平坦化樹脂を塗布する工程と、
    　グレートーンマスク又はハーフトーンマスクを用いて、上記平坦化樹脂を一度に露光し、上記金属層を露出するコンタクトホールを有する第１平坦部、及び第１平坦部よりも膜厚が小さく、少なくとも一部が上記第１開口部と重畳する第２平坦部を形成する工程と、を含むことを特徴とする表示デバイスの製造方法。
  8. 　上記グレートーンマスク又はハーフトーンマスクは、光を透過させる透過光部と、光を遮光する遮光部と、上記遮光部と上記透過光部の間の光透過率を有する半透過光部とを有し、
    　上記遮光部は上記第１平坦部、上記半透過光部は上記第２平坦部、上記透過光部は上記コンタクトホールにそれぞれ対応することを特徴とする請求項７に記載の表示デバイスの製造方法。
  9. 　上記表示デバイスは、さらに、表示デバイスの端部に、外部からの信号を入力するための端子部と、当該端子部に形成された、上記金属層と同材料で同一層に形成された端子導電膜を備え、
    　上記平坦化膜を形成する工程は、上記端子部に塗布された上記平坦化樹脂を、上記半透過光部及び上記透過光部により露光することにより、それぞれ、上記端子導電膜の端部を覆う上記第２平坦部、及び、上記端子導電膜を露出する第２開口部を形成することを特徴とする請求項８に記載の表示デバイスの製造方法。
PCT/JP2018/011421 2018-03-22 2018-03-22 表示デバイス、及び表示デバイスの製造方法 WO2019180878A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/040,399 US11626449B2 (en) 2018-03-22 2018-03-22 Display device and method for producing display device
PCT/JP2018/011421 WO2019180878A1 (ja) 2018-03-22 2018-03-22 表示デバイス、及び表示デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/011421 WO2019180878A1 (ja) 2018-03-22 2018-03-22 表示デバイス、及び表示デバイスの製造方法

Publications (1)

Publication Number Publication Date
WO2019180878A1 true WO2019180878A1 (ja) 2019-09-26

Family

ID=67986879

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/011421 WO2019180878A1 (ja) 2018-03-22 2018-03-22 表示デバイス、及び表示デバイスの製造方法

Country Status (2)

Country Link
US (1) US11626449B2 (ja)
WO (1) WO2019180878A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430416A (zh) * 2020-03-31 2020-07-17 武汉天马微电子有限公司 一种显示面板及其制作方法
WO2021144835A1 (ja) * 2020-01-14 2021-07-22 シャープ株式会社 表示装置
EP3965163A1 (en) * 2020-09-04 2022-03-09 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR20210010782A (ko) * 2019-07-19 2021-01-28 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005331665A (ja) * 2004-05-19 2005-12-02 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2007287346A (ja) * 2006-04-12 2007-11-01 Mitsubishi Electric Corp 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
WO2013124916A1 (ja) * 2012-02-21 2013-08-29 パナソニック株式会社 有機発光デバイスとその製造方法
US20140367655A1 (en) * 2013-06-13 2014-12-18 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
JP2015046391A (ja) * 2013-08-01 2015-03-12 株式会社半導体エネルギー研究所 発光装置、及び電子機器
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
JP2016127003A (ja) * 2014-12-31 2016-07-11 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 発光表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100853220B1 (ko) 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR102413414B1 (ko) * 2017-10-17 2022-06-27 삼성디스플레이 주식회사 표시 소자
KR102431808B1 (ko) * 2017-12-11 2022-08-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005331665A (ja) * 2004-05-19 2005-12-02 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2007287346A (ja) * 2006-04-12 2007-11-01 Mitsubishi Electric Corp 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
WO2013124916A1 (ja) * 2012-02-21 2013-08-29 パナソニック株式会社 有機発光デバイスとその製造方法
US20140367655A1 (en) * 2013-06-13 2014-12-18 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
JP2015046391A (ja) * 2013-08-01 2015-03-12 株式会社半導体エネルギー研究所 発光装置、及び電子機器
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
JP2016127003A (ja) * 2014-12-31 2016-07-11 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 発光表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021144835A1 (ja) * 2020-01-14 2021-07-22 シャープ株式会社 表示装置
CN111430416A (zh) * 2020-03-31 2020-07-17 武汉天马微电子有限公司 一种显示面板及其制作方法
EP3965163A1 (en) * 2020-09-04 2022-03-09 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US20210020689A1 (en) 2021-01-21
US11626449B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
WO2019180878A1 (ja) 表示デバイス、及び表示デバイスの製造方法
KR102528294B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP6219696B2 (ja) 発光表示装置及び発光表示装置の製造方法
US20150243713A1 (en) Method for manufacturing organic el display and organic el display
US20170005150A1 (en) Organic light emitting display device
US11665935B2 (en) OLED display panel and method for manufacturing the same
KR20150089435A (ko) 유기발광 표시장치 및 그 제조방법
JP2016054085A (ja) 表示装置および表示装置の製造方法
KR102447049B1 (ko) 대면적 미러 표시 장치 및 이의 제조 방법
WO2019187137A1 (ja) 表示装置
KR20120039874A (ko) 유기전계 발광소자
WO2019198163A1 (ja) 表示デバイス
US10720480B2 (en) Display device having an emitting area and a reflecting area
US20200035768A1 (en) Display device, display device production method, display device production apparatus, deposition apparatus, and controller
KR20220061416A (ko) 전계 발광 표시 장치
WO2020021654A1 (ja) 表示装置
US20200091258A1 (en) Display device, display device production method, display device production apparatus, and controller
KR20150002119A (ko) 유기전계 발광소자 및 이의 제조 방법
US11398610B2 (en) Display device and method of manufacturing display device
US11114522B2 (en) Display device, manufacturing method of display device, and exposure device
US11800738B2 (en) Display device, method of manufacturing display device, apparatus for manufacturing a display device
US10777633B2 (en) Display device, display device manufacturing method, and display device manufacturing apparatus
WO2019186901A1 (ja) 表示デバイスの製造方法
WO2019167239A1 (ja) 表示装置及び表示装置の製造方法
KR102047746B1 (ko) 유기전계 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18910927

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18910927

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP