KR102484892B1 - 투명표시장치 및 이의 제조방법 - Google Patents

Abstract

본 발명은 투명표시장치 및 이의 제조방법을 개시한다. 개시된 본 발명의 투명표시장치는, 투명부와 발광부로 이루어진 표시영역을 구비하는 기판, 상기 기판 상에 투명부와 발광부를 가로지르는 제1 배선, 상기 제1 배선 상에 구비되며, 상기 투명부에서 상기 제1 배선이 노출된 제2배선을 포함함으로써, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속막으로 하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.

Description

투명표시장치 및 이의 제조방법{TRANSPARENT DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF}

본 발명은 투명표시장치 및 이의 제조방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.

또한, 투명한 소자를 사용하는 투명표시장치와 이를 위한 투명표시패널에 대한 요구도 생겨나고 있다.

하지만, 투명표시패널의 투명도를 높이기 위하여 패널 설계를 변경하게 되면 발광 면적이 좁아져 발광 효율이 떨어지는 문제점이 발생하고, 발광 면적을 넓혀서 발광 효율을 높이게 되면 투명도가 떨어져 투명표시패널로서의 기능을 제대로 하지 못하는 문제점이 발생하고 있다.

본 발명은, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속으로된 배선으로 형성하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 투명표시장치를 제공하는데 그 목적이 있다.

또한, 본 발명은, 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하면서, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 소자 수명을 유지하면서 투명 면적을 넓힐 수 있는 투명표시장치를 제공하는데 다른 목적이 있다.

또한, 본 발명은, 하프톤 마스크 또는 회절 마스크를 이용하여 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하고, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 공정을 증가시키지 않으면서 투명 면적을 넓힐 수 있는 투명표시장치의 제조방법을 제공하는데 또 다른 목적이 있다.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 투명표시장치는, 투명부와 발광부로 이루어진 표시영역을 구비하는 기판, 상기 기판 상에 투명부와 발광부를 가로지르는 제1 배선, 상기 제1 배선 상에 구비되며, 상기 투명부에서 상기 제1 배선이 노출된 제2 배선을 포함한다.

여기서, 상기 제1 및 제2 배선은 데이터 라인, 전압기준라인 및 전원전압라인 중 적어도 하나이고, 상기 제2 배선과 대응되는 영역에 블랙 매트릭스가 배치되며, 상기 발광부는 백색(W), 적색(R), 녹색(G) 및 청색(B) 단위로 배치되고, 상기 제2 배선은 불투명 금속이고, 상기 제1 배선은 투명 금속이며, 상기 투명부와 대응되는 상기 노출된 제1 배선의 폭은 상기 제2 배선의 폭보다 크고, 상기 투명부와 대응되는 상기 노출된 제1 배선 상에는 복수의 금속패턴이 구비되며, 상기 복수의 금속패턴은 상기 제2 배선과 동일한 불투명 금속임으로써, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속막으로 하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.

또한, 본 발명의 투명표시장치 제조방법은, 투명부와 발광부가 정의된 이루어진 표시영역을 구비한 기판을 제공하는 단계, 상기 투명부와 발광부를 가로지르는 제1 배선을 형성하는 단계, 상기 제1 배선과 중첩되면서, 상기 투명부와 대응되는 영역에서는 상기 제1 배선이 노출되도록 제2 배선을 형성하는 단계를 포함함으로써, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속막으로 하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.

본 발명에 따른 투명표시장치는, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속으로된 배선으로 형성하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.

또한, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하면서, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 소자 수명을 유지하면서 투명 면적을 넓힐 수 있는 효과가 있다.

또한, 본 발명에 따른 투명표시장치 제조방법은, 하프톤 마스크 또는 회절 마스크를 이용하여 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하고, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 공정을 증가시키지 않으면서 투명 면적을 넓힐 수 있는 효과가 있다.

도 1은 본 발명에 따른 투명표시장치의 개략적인 시스템 구성도이다.
도 2는 본 발명에 따른 투명표시장치의 화소 구조를 도시한 평면도이다.
도 3은 상기 도 2의 Ⅰ-Ⅰ'선을 절단한 단면도이다.
도 4는 상기 도 2의 Ⅱ-Ⅱ'선을 절단한 단면도이다.
도 5a는 상기 도 2의 A 영역에 대한 평면도와 단면도이다.
도 5b는 상기 도 2의 B 영역에 대한 평면도와 단면도이다.
도 6a 내지 도 6e는 상기 도 2의 A 영역과 B 영역의 제조 공정을 도시한 도면이다.
도 7은 본 발명의 다른 실시예에 따라 상기 도 2의 데이터 라인 중 A 영역과 B 영역의 구조를 도시한 도면이다.
도 8a 및 도 8b는 상기 2의 A 영역에 대한 본 발명의 다른 실시예를 도시한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 발명에 따른 투명표시장치의 개략적인 시스템 구성도이다.

도 1을 참조하면, 본 발명에 따른 투명표시장치(100)는, 다수의 데이터 라인(DL~DLm) 및 다수의 게이트 라인(GL1~GLn)이 배치되고, 다수의 서브픽셀(Sub Pixel)이 배치된 투명표시패널(110)과, 다수의 데이터 라인(DL~DLm)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인(GL1~GLn)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다. 여기서, 데이터 드라이버(120) 및 게이트 드라이버(130)는 서브픽셀을 구동하기 위한 드라이버에 해당한다.

데이터 드라이버(120)는 다수의 데이터 라인으로 데이터 전압을 공급함으로써 다수의 데이터 라인을 구동한다.

게이트 드라이버(130)는 다수의 게이트 라인으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인을 순차적으로 구동한다.

타이밍 컨트롤러(140)는 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급함으로써 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.

이러한 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

게이트 드라이버(130)는 타이밍 컨트롤러(140)의 제어에 따라 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.

게이트 드라이버(130)는 구동 방식이나 투명표시패널 설계 방식 등에 따라서, 도 1에서와 같이, 투명표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.

또한, 게이트 드라이버(130)는 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.

각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 투명표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 투명표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 투명표시패널(110)에 집적화되어 배치될 수도 있다.

각 게이트 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 게이트 드라이버 집적회로에 해당하는 게이트 구동 칩은 연성 필름에 실장되고, 연성 필름의 일 단이 투명표시패널(110)에 본딩될 수 있다.

데이터 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인으로 공급함으로써, 다수의 데이터 라인을 구동한다.

데이터 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.

각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 투명표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 투명표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 투명표시패널(110)에 집적화되어 배치될 수도 있다.

또한, 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로에 해당하는 소스 구동 칩은 연성 필름에 실장되고, 연성 필름(121)의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 투명표시패널(110)에 본딩된다.

소스 인쇄회로기판은 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 컨트롤 인쇄회로기판(Control Printed Circuit Board)과 연결된다.

컨트롤 인쇄회로기판에는, 타이밍 컨트롤러(140)가 배치된다.

컨트롤 인쇄회로기판에는, 투명표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미 도시)가 더 배치될 수 있다.

위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은, 하나의 인쇄회로기판으로 되어 있을 수도 있다.

본 실시예들에 따른 투명표시장치(100)는 액정표시장치(Liquid Crystal Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등 일 수 있다. 단, 아래에서는, 설명의 편의를 위해, 투명표시장치(100)는 유기발광표시장치인 것으로 가정한다.

한편, 투명표시패널(110)은 복수의 투명부가 있는 투명영역과 투명하지 않은 불투명영역으로 이루어져 있다.

투명영역에는 복수의 투명부가 매트릭스 타입으로 배열된다.

여기서, 복수의 투명부가 매트릭스 타입으로 배열된다는 것과 관련하여, 동일한 행(Row)에 배열된 여러 개의 투명부는 하나의 투명부 행이라고 하고, 동일한 열(Column)에 배열된 여러 개의 투명부는 하나의 투명부 열이라고 한다.

불투명영역은 빛이 발광 되는 발광부(EA: Emitting Area)와 빛이 발광 되지 않는 비 발광부(NEA: Non Emitting Area)로 이루어져 있다.

비 발광부에는 컬럼 배선들(Column Lines)이 배치되는 컬럼 배선 영역(CLA: Column Line Area)이 존재할 수 있다. 상기 컬럼 배선들은 도 2이 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)일 수 있다.

컬럼 배선 영역은 투명부와 발광부 열 사이의 영역이다. 즉, 컬럼 배선들은 한쌍의 투명부와 발광부 열 사이마다 배치된다.

컬럼 배선들은 열 방향으로 배치되는 데이터 라인, 각종 전압 배선 등을 포함한다.

상기 발광부는 각각의 각 서브픽셀로 정의될 수 있다.

각 서브픽셀은, 일 예로, 적색 빛을 발광하는 적색 서브픽셀일 수도 있고, 녹색 빛을 발광하는 녹색 서브픽셀일 수도 있으며, 청색 빛을 발광하는 청색 서브픽셀일 수도 있고, 경우에 따라서, 적색, 녹색 및 청색 이외의 다른 색상(예: 흰색, 노란색 등)의 빛을 발광하는 서브픽셀일 수도 있다.

각 서브픽셀은 해당 색상의 빛이 나오는 발광부와 트랜지스터 등의 회로 소자가 배치되어 발광부에서 빛이 나오도록 해주는 회로부를 포함한다.

예를 들어, 본 발명들에 따른 투명표시패널(110)에 3가지 색상(제1색상, 제2색상, 제3색상)의 서브픽셀이 존재하는 경우, 제1색상 서브픽셀은 제1색상 발광부와 제1색상 회로부를 포함하고, 제2색상 서브픽셀은 제2색상 발광부와 제2색상 회로부를 포함하며, 제3색상 서브픽셀은 제3색상 발광부와 제3색상 회로부를 포함할 수 있다.

다른 예를 들어, 본 발명들에 따른 투명표시패널(110)에 4가지 색상(제1색상, 제2색상, 제3색상, 제4색상)의 서브픽셀이 존재하는 경우, 제1색상 서브픽셀은 제1색상 발광부와 제1색상 회로부를 포함하고, 제2색상 서브픽셀은 제2색상 발광부와 제2색상 회로부를 포함하며, 제3색상 서브픽셀은 제3색상 발광부와 제3색상 회로부를 포함할 수 있고 제4색상 서브픽셀은 제4색상 발광부와 제4색상 회로부를 포함할 수 있다.

각 서브픽셀의 발광부는 각 서브픽셀마다 해당 색상의 빛을 내는 영역을 의미할 수 있으며, 각 서브픽셀마다 존재하는 픽셀전극(예: 애노드)을 의미할 수도 있고, 픽셀전극이 배치된 영역을 의미할 수도 있다.

각 서브픽셀의 회로부는 각 서브픽셀의 픽셀전극으로 전압 또는 전류를 공급해주어 발광부에서 빛이 나도록 해주는 트랜지스터 등을 포함하는 회로를 의미하거나 이러한 회로가 배치된 영역을 의미할 수도 있다.

본 발명의 실시예들에 따른 투명표시패널(110)에서, 여러 가지 색상(예: 백색, 적색, 녹색, 청색 등)의 서브픽셀 중에서 적어도 한 가지 색상의 서브픽셀의 발광부는 컬럼 배선 영역에 위치할 수 있다.

예를 들어, 본 발명에 따른 투명표시패널(110)에 4가지 색상의 서브픽셀이 배치되는 경우, 제1색상 발광부, 제2색상 발광부, 제3색상 발광부 및 제4색상 발광부 중 적어도 하나는 컬럼 배선 영역에 위치하거나 컬럼 배선 영역과 중첩되어 위치할 수 있다.

전술한 바와 같이, 적어도 한 가지 색상의 서브픽셀의 발광부가 컬럼 배선 영역에 위치하거나 컬럼 배선 영역과 중첩하여 위치함으로써, 투명표시패널(110)의 시야각, 발광면적 및 투과면적 등을 넓게 해줄 수 있다.

한편, 본 발명에 따른 투명표시패널(110)에는, WRGB 구조로 다수의 서브픽셀이 배치될 수도 있고, 2개의 픽셀이 4개의 서브픽셀로 구성된 구조(이하, “2P-4SP 구조”라고 함)로 다수의 서브픽셀이 배치될 수 있다.

본 발명에 따른 투명표시패널(110)에 2P-4SP 구조로 다수의 서브픽셀이 배치된 경우, WRGB 구조에 비해, 적은 개수의 서브픽셀로 동일 해상도를 비슷하게 표현할 수 있다. 특히, 서브픽셀 개수를 적게 함으로써, 투명표시패널(110)의 투명도를 향상시킬 수 있다.

본 발명에 따른 투명표시패널(110)에 2P-4SP 구조로 다수의 서브픽셀이 배치된 경우, 서브픽셀 렌더링(Sub Pixel Rendering) 기법이 사용될 수 있다.

본 발명의 실시예들에 따른 투명표시패널(110)에 적용된 2P-4SP 구조는, 일 예로, RG-BG 구조, RG-BW 구조 등을 포함할 수 있다.

도 2는 본 발명에 따른 투명표시장치의 화소 구조를 도시한 평면도이다.

도 1과 함께 도 2를 참조하면, 본 발명에 따른 투명표시패널(110)은, 다수의 투명부(TA ji, j(행 번호)=1, 2, ..., i(열 번호)=1, 2, 3, ...)가 매트릭스 타입으로 배치된다.

본 발명에 따른 투명표시패널(110)은, 투명부 행 사이마다 서브픽셀 행이 존재한다.

예를 들어, 1번째 투명부 행(TA 11, TA 12, TA 13, TA 14, )과 2번째 투명부 행(TA 21, TA 22, TA 23, TA 24, ...) 사이에는, WRGB 서브픽셀 행(W11, R12, G13, B14, ... )이 배치된다. 각 서브픽셀은 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브픽셀들로 구성되고, 이들이 하나의 픽셀로 정의될 수 있다.

마찬가지로, 2번째 투명부 행(TA 21, TA 22, TA 23, TA 24, ...)과 3번째 투명부 행 사이에는, WRGB 서브픽셀 행(W21, R22, G23, B24,...)이 배치된다.

본 발명에 따른 투명표시패널(110)에서 각 서브픽셀은 발광부(EA: Emitting Area)와 비발광부(NEA: Non Emitting Area)로 구분되고, 발광부(EA)를 제어하는 회로부는 상기 발광부(EA) 아래와 비발광부(NEA)에 위치한다.

또한, 본 발명에서는 수직한 열 방향으로 서브픽셀들(W11, W21/R12, R22/G13, G23/B14, B24)과 투명부 열(TA11, TA21/TA12, TA22/TA13, TA23/TA14, TA24)이 배치되어 있다.

상기 서브픽셀들(W11, W21/R12, R22/G13, G23/B14, B24)과 투명부 열(TA11, TA21/TA12, TA22/TA13, TA23/TA14, TA24) 사이에는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)이 교대로 배치되어 있다.

본 발명에서는 투명부와 발광부 열에 배치된 컬럼 배선을 제1 배선과 제2 배선이 적층된 구조로 형성하고, 상기 제1 배선은 투명성 도전물질(금속)으로 형성하며, 상기 제2 배선은 불투명 금속으로 형성한다. 특히, 투명부 영역과 대응되는 컬럼배선(데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)등)은 제1 배선 상의 제2 배선이 제거되어, 상기 제1 배선이 노출되어 투명부를 구획하는 배선들도 투명하도록 하여 투명부의 투명 면적을 넓혔다.

예를 들어, 1번째 투명부 행(TA 11, TA 12, TA 13, TA 14,..)과 2번째 투명부 행(TA 21, TA 22, TA 23, TA 24,..)에 위치한 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 투명성 도전물질로된 제1 배선이 노출된 구조로 형성된다.

반면, 발광부를 포함하는 1번째 WRGB 서브픽셀 행(W11, R12, G13, B14,...)과 2번째 WRGB 서브픽셀 행(W21, R22, G23, B24,...)에 위치한 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 불투명 도전물질(금속)로된 제2 배선과 투명성 도전물질로된 제1 배선이 적층된 구조로 형성된다.

따라서, 본 발명의 투명표시패널(110)에서는 WRGB 서브픽셀들의 비발광영역(NEA)과 상기 WRGB 서브픽셀들과 대응되는 위치의 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..) 부분과 대응되는 컬러필터 기판의 영역에만 블랙 매트릭스(BM)를 배치한다.

이와 같이, 본 발명에서는 서브 픽셀의 발광영역 감소 없이 투명부의 면적을 넓힐 수 있어, 유기발광 표시장치의 수명 저하 없이 투과율을 향상시킬 수 있는 효과가 있다.

또한, 본 발명에서는 투명부와 대응되는 영역의 데이터 라인, 전압기준라인 및 전원전압라인의 일부 제2 배선(불투명 금속막)을 제거하기 때문에 추가 마스크 공정 없이 유기발광 표시장치의 투과면적을 넓힐 수 있는 효과가 있다.

도 3은 상기 도 2의 Ⅰ-Ⅰ'선을 절단한 단면도이고, 도 4는 상기 도 2의 Ⅱ-Ⅱ'선을 절단한 단면도이다.

도 2와 함께, 도 3 및 도 4를 참조하면, 본 발명의 유기발광 표시장치는, 복수개의 WRGB 서브픽셀들(W11, R12, G13, B14,..W21, R22, G23, B24,...)과 각 서브픽셀들 별로 복수개의 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)을 포함한다.

상기 유기발광 표시장치의 어레이 기판은 투명한 절연기판으로 형성된 제1기판(200)과, 상기 제1기판(200) 상에 백색(W11), 적색(R12), 녹색(G13) 및 청색(B14) 서브픽셀들이 구획된 영역에 각각 구동 스위칭 소자(TFT: Thin Film Transistor)가 배치되고, 상기 구동 스위칭 소자(TFT) 상에는 제1전극(261), 유기발광층(262) 및 제2전극(263)으로 구성된 유기발광 다이오드(264)가 배치되어 있다.

반면, 복수개의 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)이 형성된 영역에서는 제1기판(200) 상에 게이트 절연막(202) 및 보호막(204)이 적층되어 있고, 상기 보호막(204) 상에 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)이 배치되어 있다.

상기 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..) 상에는 평탄화막(206)과 상기 평탄화막(206) 상에 각각의 투명부를 구획하는 뱅크층(270)과 각 투명부 영역에 유기발광층(262)과 유기발광 다이오드의 제2전극(263)이 배치되어 있다.

즉, 유기발광 표시장치의 투명부에는 서브픽셀 영역에 형성된 유기발광 다이오드의 제1전극(261)이 배치되지 않고, 유기발광층(262)과 제2전극(263)이 적층 배치된다.

또한, 상기 어레이 기판과 마주하며 봉지층(260)을 사이에 두고 합착된 컬러필터 기판은 투명한 절연기판으로된 제2기판(301) 상에 WRGB 서브픽셀들을 구획하는 블랙 매트릭스(BM: Black Matrix)가 형성되고, 상기 블랙 매트릭스(BM)에 의해 구획된 서브픽셀 영역에는 백색(W) 컬러필터층(W CF), 적색(R) 컬러필터층(R CF), 녹색(G) 컬러필터층(G CF) 및 청색(B) 컬러필터층(B CF)이 배치되어 있다.

상기 구동 스위칭 소자(TFT)는 게이트 전극(G), 게이트 절연막(202), 액티브층(ACT), 보호막(204), 드레인 전극(D) 및 소스 전극(S)을 포함하며, 서브픽셀들과 투명부들은 뱅크층(270)에 의해 구획되어 있다.

또한, 본 발명의 서브픽셀과 그 서브픽셀과 대응되는 투명부, 즉, 수직한 열 방향으로 배치되어 있는 상기 서브픽셀들(W11, W21/R12, R22/G13, G23/B14, B24)과 투명부 열(TA11, TA21/TA12, TA22/TA13, TA23/TA14, TA24) 사이에는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)이 교대로 배치되어 있다.

특히, 본 발명에서는 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)과 대응되는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 투명성 도전물질(ITO, IZO, ITZO)로된 단일층의 배선으로 형성되어, 투명부의 투명면적을 증가시켰다.

따라서, 본 발명의 WRGB 서브픽셀들(W11, R12, G13, B14,..W21, R22, G23, B24,...)과 대응되는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 투명성 도전물질(ITO, IZO, ITZO)로된 제1 배선과 불투명 도전물질로된 제2 배선의 적층 구조의 컬럼배선이 형성된다.

따라서, 본 발명에서는 서브픽셀들의 면적을 줄이지 않고 투명부의 투명면적을 넓힐 수 있어, 소자 수명을 유지하면서 투명부의 개구율 특성을 개선한 효과가 있다.

<투명표시장치 제조방법>

본 발명의 투명표시장치의 제조방법을 설명하면 다음과 같다.

먼저, 어레이 기판 제조를 위해 투명성 절연기판으로된 제1기판(200)을 제공하고, 상기 제1기판(200) 상에 게이트 금속막을 스퍼터링(Sputtering) 공정으로 형성한 다음, 포토리소그래피(Photolithograph) 공정과 식각공정으로 패터닝하여, 구동 스위칭 소자(TFT)의 게이트 전극(G), 상기 게이트 전극(G)과 연결된 게이트 라인(미도시), 상기 게이트 라인의 끝단과 연결되는 게이트 패드(미도시)를 형성한다.

상기 게이트 금속막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 적어도 하나 이상 층으로 형성할 수 있다.

또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.

위에서는 구동 스위칭 소자(TFT)를 중심으로 형성하였지만, 유기발광 표시장치의 각 화소 영역에는 스위칭 소자들이 복수개 배치되기 때문에 상기 구동 스위칭 소자(TFT)의 게이트 전극(G) 형성시, 다른 스위칭 소자들의 게이트 전극도 함께 형성된다.

상기와 같이, 각 서브픽셀 별로 게이트 전극(G)이 형성되면, CVD(chemical vapor deposition) 공정으로 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 구성된 게이트 절연막(202)을 상기 제1기판(200)의 전면에 형성한다.

그런 다음, 상기 게이트 절연막(202)이 형성된 제1기판(200)의 전면에 반도체층을 형성하고, 포토리소그래피 공정과 식각 공정으로 패터닝하여 구동 스위칭 소자(TFT)의 게이트 전극(G)과 대응되는 게이트 절연막(202) 상에 액티브패턴(ACT)을 형성한다.

상기 반도체층은 비정질 실리콘 또는 결정질 실리콘일 수 있다. 또한, 상기 반도체층은 산화물 반도체층으로 형성할 수 있다.

상기 산화물 반도체층은 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (Sputtering) 공정으로 Ga-In-Zn-O 산화물 반도체를 형성할 경우, In2O3, Ga3O3 및 ZnO 로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (Sputtering) 공정으로 hf-In-Zn-O 산화물 반도체를 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟(Target)을 이용할 수 있다.

그런 다음, 상기 액티브패턴(ACT)이 형성된 제1기판(200)의 전면에 산화 실리콘(SiO2) 또는 질화 실리콘(SiNX)으로 구성된 보호막(204)을 형성하고, 포토리소그래피 공정과 식각 공정에 따라 상기 액티브패턴(ACT)의 일부를 노출하는 콘택홀 공정을 진행한다.

상기와 같이, 보호막(204) 상에 콘택홀이 형성되면, 상기 제1기판(200)의 전면에 소스/드레인 금속막을 형성하고, 포토리소그래피 공정과 식각 공정으로 소스 및 드레인 전극(S,D)을 형성한다.

상기 소스 전극(S)과 드레인 전극(D)은 상기 보호막(204)에 형성된 콘택홀을 통하여 상기 액티브패턴(ACT)과 전기적으로 연결된다.

상기 소스/드레인 금속막은 인듐-틴-옥사이드(In-Tin-Oxide), 인듐-징크-옥사이드(In-Zinc-Oxide), 텅스텐(WO), ITZO와 같은 투명한 도전물질로된 제1금속막과, 알루미늄(Al), 알루미늄 합금, 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질로된 제2금속막을 적층하여 형성한다.

이후, 하프톤 마스크 또는 회절 마스크를 이용한 마스크 공정에 따라 소스 및 드레인 전극(S, D)을 형성한다.

또한, 상기 소스 및 드레인 전극(S, D) 형성시, 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..), 이들 라인에 형성되는 패드들(미도시)이 동시에 형성된다.

특히, 본 발명에서는 하프톤 마스크 또는 회절 마스크를 이용하여 WRGB 서브픽셀들(W11, R12, G13, B14)과 대응하는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 상기 제1 금속막으로된 제1 배선과 제2 금속막으로된 제2 배선이 적층된 구조로 형성한다.

반면, 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)과 대응되는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 투명성 도전물질(ITO, IZO, ITZO)로된 제1 배선 상의 불투명 금속으로 형성된 제2 배선을 제거함으로써, 투명부의 투명면적을 증가시켰다.

따라서, 하프톤 마스크 또는 회절 마스크 공정에 따라 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)과 대응되는 영역에서는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)을 구성하는 제2금속막을 제거하는 공정이 진행된다.(보다 구체적인 공정은 도 6a 내지 도 6e에서 설명한다)

상기와 같이, 제1기판(200) 상에 소스 및 드레인 전극(S, D)이 형성되면, 아크릴(acryl)계 유기 화합물, BCB(benzo-cyclo-butene) 또는 PFCB(perfluorocyclobutane)와 같은 유기 절연재료로된 평탄화막(206)을 전면에 형성한다.

그런 다음, 마스크 공정을 진행하여 구동 스위칭 소자(TFT)의 소스전극(S)을 노출하는 콘택홀을 상기 평탄화막(206)에 형성한다.

상기와 같이, 평탄화막(206)에 콘택홀이 형성되면, 상기 제1기판(200) 상에 스퍼터링 방법으로 알루미늄(Al), 은(Ag) 또는 그 합금을 형성한 후에 포토리소그래피 공정과 식각 공정을 통해 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브픽셀 단위로 애노드(Anode) 역할을 하는 유기발광 다이오드(264)의 제1전극(261)을 형성한다.

이때, 상기 투명부들(TA11, TA12, TA13, TA14,...TA21, TA22, TA23, TA24,..)과 대응되는 영역에서는 상기 제1전극(261)을 형성하지 않는다.

상기 제1전극(261)은 상기 평탄화막(206) 상에 형성된 콘택홀을 통하여, 구동 스위칭 소자(TFT)의 소스 전극(S)과 전기적으로 연결된다.

상기와 같이, 평탄화막(206) 상에 유기발광 다이오드(264)의 제1전극(261)이 형성되면, 상기 제1기판(200)의 전면에 유기막을 형성한 다음, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브픽셀에서 제1전극(261)이 노출되도록 뱅크층(270)을 형성한다.

상기와 같이, 제1기판(200) 상에 뱅크층(270)이 형성되면, 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브픽셀의 제1전극(261) 상에 유기발광층(262)을 형성한다. 상기 유기발광층(262)은 열 증착(thermal evaporation) 공정으로 정공주입층 재료, 정공수송층 재료, 발광층 재료, 전자수송층 재료, 전자주입층 재료를 연속 증착하여 상기 제1전극(261) 상에 순차적으로 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL)을 포함한 유기발광층(262)을 형성한다.

상기 발광층(EML)은 백색(W) 광을 발생하는 발광층으로 형성하거나, 적색(R), 녹색(G) 및 청색(B) 발광층이 적층되어, 백색(W) 광을 발생하는 발광층으로 형성할 수 있다.

상기와 같이, 유기발광층(262)이 상기 제1기판(200) 상에 형성되면, 캐소드 역할을 하는 제2전극(263)을 상기 제1기판(200) 전면에 형성하여, 유기발광 다이오드(264)를 형성한다.

이때, 투명부들(TA11, TA12, TA13, TA14,...TA21, TA22, TA23, TA24,..) 영역에서는 평탄화막(206) 상에 뱅크층(270)을 형성하고, 유기발광 다이오드(264)의 유기발광층(262)과 제2전극(263)을 적층한다.

상기 제2전극(263)은 상기 유기발광층(262)에서 발생하는 광을 투과할 수 있도록 투명성 도전물질막으로 형성되는데, 상기 투명성 도전물질막은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO)일 수 있다.

상기와 같이, 구동 스위칭 소자(TFT) 및 유기발광 다이오드(264)로 구성된 어레이 기판이 완성되면, 아래와 같이, 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층(W CF, R CF, G CF, B CF)으로 구성된 컬러필터 기판을 형성한다.

본 발명의 투명표시장치에 사용되는 컬러필터 기판은 상기 어레이 기판의 WRGB 서브픽셀들(W11, R12, G13, B14,..W21, R22, G23, B24,...)의 비발광부(NEA)와 대응되는 제2기판(301) 상에 블랙 매트릭스(BM)를 형성하고, 복수의 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)과 대응되는 영역에는 블랙 매트릭스(BM)를 형성하지 않는다.

그런 다음, 상기 WRGB 서브픽셀들(W11, R12, G13, B14,.., W21, R22, G23, B24,...)과 대응되는 블랙 매트릭스(BM) 사이에 백색(W) 컬러필터층(W CF), 적색(R) 컬러필터층(R CF), 녹색(G) 컬러필터층(G CF) 및 청색(B) 컬러필터층(B CF)을 형성하여 컬러필터 기판을 완성한다.

상기와 같이, 컬러필터 기판이 완성되면 어레이 기판과 봉지층(260)을 사이에 두고 합착하여 유기발광 표시장치를 완성한다.

이와 같이, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속으로된 제1 배선이 노출되도록 하여여, 발광부가 포함된 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.

또한, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 신호라인 및 전압라인은 투명 금속막으로 형성하면서, 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속과 투명 금속의 적층 구조로 함으로써, 소자 수명을 유지하면서 투명 면적을 넓힐 수 있는 효과가 있다.

도 5a는 상기 도 2의 A 영역에 대한 평면도와 단면도이고, 도 5b는 상기 도 2의 B 영역에 대한 평면도와 단면도이다.

여기서는 도 2의 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..)들 중 제1 데이터 라인을 중심으로 설명하지만, 다른 데이터 라인들과 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)에 대해서도 동일하게 적용된다.

도 3 및 도 4와 함께 도 5a 및 도 5b를 참조하면, 본 발명의 유기발광 표시장치는 WRGB 서브픽셀들(W11, R12, G13, B14)과 대응하는 데이터 라인(Vdata1)은 투명 금속으로된 제1배선(ML1)과 불투명 금속으로된 제2배선(ML2)이 적층된 구조로 형성되고, 투명부들(TA 11)에 위치하는 데이터 라인(Vdata1)은 제2 배선(ML2)이 제거되어 제1 배선(ML1)이 외부로 노출된 단일층 구조를 갖는다.(A 영역은 투명부 영역의 데이터 라인이고, B 영역은 서브픽셀 영역의 데이터 라인이다)

A 영역의 단면도를 보면, 투명부 영역은 제1기판(200) 상에 게이트 절연막(202)와 보호막(204)이 적층되어 있고, 상기 보호막(204) 상에 투명성 도전물질로된 제1 배선(ML1)으로 형성된 데이터 라인(Vdata1)이 형성되어 있다.

B 영역의 단면도를 보면, 상기 A 영역의 데이터 라인(Vdata1)과 동일한 데이터 라인이지만, 보호막(204) 상에 투명성 도전물질로된 제1 배선(ML1)과 불투명 도전물질로된 제2 배선(ML2)이 적층된 구조로 데이터 라인(Vdata1)이 형성되어 있음을 볼 수 있다.

따라서, 본 발명에서는 투명부와 대응되는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)을 모두 투명성 금속으로된 제1 배선이 노출되도록 하여 투명부의 투명 면적이 증가된다.

도 6a 내지 도 6e는 상기 도 2의 A 영역과 B 영역의 제조 공정을 도시한 도면이다.

도 6a 내지 도 6e는 상기 도 3 및 도 4에서 소스 및 드레인 전극(S, D) 형성 공정시 하프톤 마스크 또는 회절 마스크를 사용하는 경우에 대한 구체적인 제조 공정이다. 따라서, 도 3 및 도 4의 유기발광 표시장치의 제조공정을 토대로 구별되는 부분을 중심으로 설명한다.

도 6a 및 도 6b를 참조하면, 본 발명의 투명표시장치 제조 공정에서 보호막(204)이 형성된 제1기판(200) 상에 소스/드레인 금속막인 제1 및 제2 금속막(L1, L2)이 연속으로 형성되면, 포토레지스트를 상기 제1기판(200) 상에 형성한 후, 노광 및 현상 공정을 진행하여 상기 제2금속막(L2) 상에 제1감광막(400)을 형성한다.

상기 제1금속막(L1)은 인듐-틴-옥사이드(In-Tin-Oxide), 인듐-징크-옥사이드(In-Zinc-Oxide), 텅스텐(WO), ITZO와 같은 투명한 도전물질이고, 상기 제2금속막(L2)은 알루미늄(Al), 알루미늄 합금, 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질이다.

상기 제1감광막(300)은 두께가 서로 다른 제1 및 제2 감광막패턴들(400a, 400b)로 형성되는데, 서브픽셀과 대응되는 B 영역의 제1 감광막패턴(400a)이 투명부와 대응되는 A 영역의 제2 감광막패턴(400b)보다 두껍게 형성된다.

상기와 같이, 제1감광막(400)이 제1기판(200) 상에 형성되면, 식각 공정을 진행하여 적층된 제1 및 제2 배선들(ML1, ML2)로 구성된 예비 데이터 라인을 형성한다.

그런 다음, 에싱(Ashing) 공정을 진행하여 A 영역의 제2감광막패턴(400b)을 제거하여 제2 배선(ML2)을 외부로 노출시킨다. 이때, B 영역의 제2감광막패턴(400a)은 에싱 공정으로 두께가 줄어든 제2감광막(402)이 된다.

상기와 같이, 투명부의 제2금속막(ML2)이 외부로 노출되면, 식각 공정을 진행하여 상기 제1 배선(ML1) 상의 제2 배선(ML2)을 제거하고, 에싱 공정을 진행하여 B 영역(서브픽셀)에 남아 있는 제2감광막(402)을 제거하여 데이터 라인(Vdata)을 형성한다.

따라서, 본 발명에서는 서브픽셀 영역에 위치한 상기 데이터 라인(Vdata)은 제1 및 제2 배선들(ML1, ML2)이 적층된 구조를 갖도록 하고, 투명부 영역에 위치한 상기 데이터 라인(Vdata)은 제1 배선(ML1)으로 이루어져, 투명부의 투명면적을 증가시켰다.

아울러, 본 발명에서는 추가적인 마스크 공정 없이 투명부와 대응하는 데이터라인, 전원전압라인 및 전압기준라인 부분들을 투명 금속으로된 제1 배선이 노출되도록 하고, 발광부가 포함된 서브픽셀과 대응하는 데이터라인, 전원전압라인 및 전압기준라인 부분들은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선이 적층되도록 형성할 수 있다.

도 7은 본 발명의 다른 실시예에 따라 상기 도 2의 데이터 라인 중 A 영역과 B 영역의 구조를 도시한 도면이고, 도 8a 및 도 8b는 상기 2의 A 영역에 대한 본 발명의 다른 실시예를 도시한 도면이다.

도 7 내지 도 8b를 참조하면, 본 발명의 유기발광 표시장치에 배치된 데이터 라인(Vdata1)은 서브픽셀 영역에서는 제1 배선(ML1)과 제2 배선(ML2)이 적층된 구조로 형성되고, 투명부 영역에서는 제2 배선(ML2)이 제거된 제1 배선(ML1)으로 형성된다.

또한, 서브픽셀 영역에서의 데이터 라인의 폭(D1)과 투명부 영역에서의 데이터 라인 폭(D2)이 서로 다르게 형성할 수 있다. 특히, 투명부 영역에 형성되는 데이터 라인은 저항이 높은 투명성 도전물질의 제1 배선(ML1)으로 형성되기 때문에 데이터 라인의 면적을 넓게 하여 저항을 줄였다.

반면, 상기 서브픽셀 영역에 형성된 데이터 라인은 투명성 도전물질의 제1 배선(ML1)과 저저항 불투명 도전물질의 제2 배선(ML2)이 적층되기 때문에 데이터 라인의 폭(D1)을 좁혀 발광 영역을 확보하였다.

또한, 본 발명의 투명표시장치에 형성된 데이터 라인 중 투명부에 형성되는 데이터 라인은 제1 배선(ML1) 상에 도트(Dot) 형태로된 복수개의 제1금속패턴들(MP1)을 형성하여, 투명부와 대응되는 데이터라인의 저항을 줄일 수 있는 효과가 있다.

도 8a에 도시된 바와 같이, 본 발명의 투명부 영역에 형성된 데이터 라인(Vdata1)은 투명한 제1 배선(ML1) 상에 복수의 제1금속패턴(MP1)들이 소정의 간격으로 형성된 것을 볼 수 있다.

상기 투명부 영역의 단면도를 보면, 제1기판(200) 상에 게이트 절연막(202), 보호막(204)이 적층되고, 상기 보호막(204) 상에 제1 배선(ML1)과 상기 제1 배선(ML1) 상에 소정의 간격을 두고 복수의 제1금속패턴들(MP1)이 형성되어 있는 것을 볼 수 있다.

또한, 도 8b를 참조하면, 본 발명의 투명부 영역에 형성된 데이터 라인(Vdata1)은 투명한 제1 배선(ML1) 상에 복수의 제2금속패턴(MP2)이 형성된 것을 볼 수 있다.

상기 제2금속패턴(MP2)은 상기 데이터 라인(Vdata1)과 평행한 복수의 슬릿 패턴들로 이루어질 수 있고, 상기 제2금속패턴(MP2)을 구성하는 슬릿 패턴들은 인접한 서브픽셀 영역에 형성된 데이터 라인의 제2 배선(ML2)과 일체로 형성되거나 분리되어 형성될 수 있다.

상기 투명부 영역의 단면도를 보면, 상기 제1기판(200) 상에 게이트 절연막(202), 보호막(204)이 적층되어 있고, 상기 보호막(204) 상에 제1 배선(ML1)과 상기 제1 배선(ML1) 상에 소정의 간격을 두고 복수의 제2금속패턴들(MP1)이 형성되어 있는 것을 볼 수 있다.

이와 같이, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속으로된 배선으로 형성하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.

또한, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하면서, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 소자 수명을 유지하면서 투명 면적을 넓힐 수 있는 효과가 있다.

100: 투명표시장치
120: 게이트 드라이버
130: 데이터 드라이버
140: 타이밍 컨트롤러
200: 제1기판
202: 게이트 절연막
204: 보호막
206: 평탄화막
261: 제1전극
262: 유기발광층
263: 제2전극

Claims (14)

1. 투명부와 발광부로 이루어진 표시영역을 구비하고, 상기 투명부와 상기 발광부에 위치하는 평탄화막을 포함하는 기판;
   상기 기판 상에 투명부와 발광부를 가로지르는 투명 금속의 제1 배선; 및
   상기 제1 배선 상에 구비되며, 상기 투명부에서 상기 제1 배선이 노출된 불투명 금속의 제2 배선을 포함하고,
   상기 표시영역에 위치하는 다수의 서브픽셀들을 포함하며,
   상기 다수의 서브픽셀들 각각은, 유기발광 다이오드와, 상기 평탄화막에 형성되는 콘택홀에서 상기 유기발광 다이오드의 제1전극과 전기적으로 연결되는 구동 스위칭 소자를 포함하고,
   상기 구동 스위칭 소자의 소스 전극은 상기 투명 금속 상에 상기 불투명 금속이 중첩되어 위치하며,
   상기 콘택홀은, 상기 투명 금속 상에 위치하는 상기 불투명 금속의 적어도 일부를 노출하며,
   상기 투명부에 배치된 상기 제1 배선의 폭은 상기 발광부에 적층되어 배치된 상기 제1 배선 및 제2 배선의 폭보다 큰 투명표시장치.
   
2. 제1항에 있어서, 상기 제1 및 제2 배선은 데이터 라인, 전압기준라인 및 전원전압라인 중 적어도 하나인 투명표시장치.
   
3. 제1항에 있어서, 상기 제2 배선과 대응되는 영역에 블랙 매트릭스가 배치된 투명표시장치.
   
4. 제1항에 있어서, 상기 발광부는 백색(W), 적색(R), 녹색(G) 및 청색(B) 단위로 배치되는 투명표시장치.
   
5. 삭제
6. 삭제
7. 제1항에 있어서, 상기 투명부와 대응되는 상기 노출된 제1 배선 상에는 복수의 금속패턴이 구비된 투명표시장치.
   
8. 제7항에 있어서, 상기 복수의 금속패턴은 상기 제2 배선과 동일한 불투명 금속인 투명표시장치.
   
9. 투명부와 발광부로 이루어진 표시영역을 구비하고, 상기 투명부와 상기 발광부에 위치하는 평탄화막을 포함하는 기판을 제공하는 단계;
   상기 투명부와 발광부를 가로지르는 투명 금속의 제1 배선을 형성하는 단계; 및
   상기 제1 배선과 중첩되면서, 상기 투명부와 대응되는 영역에서는 상기 제1 배선이 노출되도록 불투명 금속의 제2 배선을 형성하는 단계를 포함하고,
   상기 표시영역에는 다수의 서브픽셀들이 위치하며,
   상기 다수의 서브픽셀들 각각은, 유기발광 다이오드와, 상기 평탄화막에 형성되는 콘택홀을 통해 상기 유기발광 다이오드와 전기적으로 연결되는 구동 스위칭 소자를 포함하고,
   상기 구동 스위칭 소자의 소스 전극은 상기 투명 금속 상에 상기 불투명 금속이 중첩되어 위치하며,
   상기 콘택홀은, 상기 투명 금속 상에 위치하는 상기 불투명 금속의 적어도 일부를 노출하며,
   상기 제1 및 제2 배선 형성단계에서,
   상기 투명부에 배치된 상기 제1 배선의 폭은 상기 발광부에 적층되어 배치된 상기 제1 배선 및 제2 배선의 폭보다 큰 투명표시장치 제조방법.
   
10. 제9항에 있어서, 상기 제1 및 제2 배선은 데이터 라인, 전압기준라인 및 전원전압라인 중 적어도 하나인 투명표시장치 제조방법.
    
11. 제10항에 있어서, 상기 제1 및 제2 배선 형성단계는,
    상기 제1 및 제2 배선을 중첩되도록 형성하는 단계와,
    상기 투명부와 대응되는 영역의 제2 배선 일부를 제거하는 단계를 포함하는 투명표시장치 제조방법.
    
12. 삭제
13. 삭제
14. 제9항에 있어서, 상기 노출된 제1 배선 상에는 복수의 금속패턴들이 형성하는 단계를 포함하는 투명표시장치 제조방법.
    

Images