KR20160123525A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20160123525A
KR20160123525A KR1020150053662A KR20150053662A KR20160123525A KR 20160123525 A KR20160123525 A KR 20160123525A KR 1020150053662 A KR1020150053662 A KR 1020150053662A KR 20150053662 A KR20150053662 A KR 20150053662A KR 20160123525 A KR20160123525 A KR 20160123525A
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit board
printed circuit
present
layers
Prior art date
Application number
KR1020150053662A
Other languages
English (en)
Inventor
신승열
박충식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150053662A priority Critical patent/KR20160123525A/ko
Publication of KR20160123525A publication Critical patent/KR20160123525A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것으로, 절연층; 상기 절연층을 관통하며, 상기 절연층의 일면과 타면 상의 폭이 동일한 비아 홀(via hole); 및 상기 비아 홀을 채우는 금속 재료의 열 비아(thermal via);를 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명의 실시예는 인쇄회로기판에 관한 것이다.
인쇄회로기판(PCB: Printed Circuit Board)은 전기 절연 기판에 전도성 재료로 인쇄회로를 인쇄한 기판이다.
인쇄회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조로 구성하거나, 인쇄회로기판의 내부에 소자가 매립되는 형태의 임베디드(embedded) 구조로 구성된다.
최근에는 전자 부품의 소형화 및 다기능을 실현하기 위하여, 인쇄회로기판을 고밀도 집적화가 가능한 다층의 구조로 사용되고 있으며, PA(Power Amplifier) 등의 소자가 내장되는 경우 소형화와 열 방출의 효율성을 위하여 코어리스(coreless) 구조의 인쇄회로기판이 사용되고 있다.
일반적으로 코어리스 구조의 인쇄회로기판은 열 방출을 용이하게 하이 휘하여 상층부터 하층까지 연결된 스택 비아(stack via) 구조로 형성된다.
그러나, 종래의 코어리스 구조의 인쇄회로기판은 비등방형의 스택 비아(stack via) 구조 또는 피라미드 형태의 비아 구조로 형성되어, 정밀도가 떨어져 소형화가 어려우며, 열 방출의 효율성이 떨어지는 단점이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 상부와 하부의 폭이 동일한 구조의 열 비아(thermal via)를 통해 고방열이 가능한 코어리스(coreless) 구조의 인쇄회로기판을 제공하고자 한다.
또한, 본 발명은 인쇄회로기판의 내층의 빌드 업(Build up)이 완료된 이후에 최외층에서 레이저 트리밍(Laser Trimming)을 통해 비아 홀(via hole)을 가공하므로 인쇄회로기판 내부에 캡쳐 패드(Capture Pad)가 없는 구조를 구현하여 디자인의 자유도를 높이고자 한다.
전술한 문제를 해결하기 위한 본 실시예에 따른 인쇄회로기판은 절연층; 상기 절연층을 관통하며, 상기 절연층의 일면과 타면 상의 폭이 동일한 비아 홀(via hole); 및 상기 비아 홀을 채우는 금속 재료의 열 비아(thermal via);를 포함한다.
본 발명의 다른 일실시예에 따르면, 상기 비아 홀은 상기 절연층 상에서의 폭이 균일하게 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 열 비아는 폭이 균일하게 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 열 비아는 상기 절연층의 표면으로부터 돌출되는 돌출부;를 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 돌출부는 상기 절연층의 일면과 타면 상에 각각 돌출될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연층은 복수개의 층으로 형성되고, 상기 복수개의 층은 각각 회로 패턴을 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 비아 홀은 상기 복수개의 층 상에서의 폭이 균일하게 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 열 비아는 상기 복수개의 층 상에서 폭이 균일하게 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연층은 프리프레그(prepreg)로 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연층의 표면에 형성되는 외부 회로 패턴;을 더 포함할 수 있다.
본 발명의 실시예에 따르면 상부와 하부의 폭이 동일한 구조의 열 비아(thermal via)를 통해 고방열이 가능한 코어리스(coreless) 구조의 인쇄회로기판을 제공할 수 있다.
또한, 본 발명의 실시예에 따르면 인쇄회로기판의 내층의 빌드 업(Build up)이 완료된 이후에 최외층에서 레이저 트리밍(Laser Trimming)을 통해 비아 홀(via hole)을 가공하므로 인쇄회로기판 내부에 캡쳐 패드(Capture Pad)가 없는 구조를 구현하여 디자인의 자유도를 높일 수 있다.
도 1 내지 도 17은 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1 내지 도 17은 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.
도 1 내지 도 17을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.
도 1에 도시된 바와 같이 금속 기판(110) 상에 필름층(114)을 형성하고, 도 2에 도시된 바와 같이 절연층(210)과 캐리어 보드(220)의 일면과 타면에 상기 금속 기판(110)을 각각 형성한다.
이때, 상기 금속 기판(110)은 구리(Cu) 재료로 형성될 수 있다.
이후, 도 3에 도시된 바와 같이 상기 금속 기판(110)의 표면에 필름 패턴(260)을 형성하고, 도 4에 도시된 바와 같이 상기 필름 패턴(260)을 이용하여 상기 금속 기판(110)을 패터닝하여 회로 패턴(111, 112)을 형성한다.
이후에는 도 5에 도시된 바와 같이 상기 필름층(114) 상에 배치된 회로 패턴(112) 상에 필름층(113)을 형성한다.
이때, 상기 필름층(113)은 상기 필름층(114)에 대응되는 동일한 형태로 형성될 수 있다.
이후, 도 6에 도시된 바와 같이 상기 절연층(210)과 회로 패턴(111, 112) 상에 절연층(215)과 금속층(116)을 형성하고, 도 7에 도시된 바와 같이 캐리어 보드(220)를 제거한다.
이후에는 도 8에 도시된 바와 같이 상기 금속층(116) 상에 필름 패턴(218)을 형성하고, 도 9에 도시된 바와 같이 상기 필름 패턴(218)을 이용해 상기 금속층(116)을 패터닝하여 회로 패턴(117)을 형성한다.
또한, 도 10에 도시된 바와 같이 상기 회로 패턴(117)이 형성된 절연층(210, 215) 상에 각각 절연층(230, 235), 회로 패턴(117) 및 금속층(118)을 순차적으로 형성하고, 도 11에 도시된 바와 같이 레이저(laser)를 이용하여 상기 필름층(112, 114) 상의 절연층(210, 215, 230, 235)을 제거한다.
따라서, 도 12에 도시된 바와 같이 회로 패턴(112)의 일면과 타면의 절연층(210, 215, 230, 235)이 모두 제거되어 비아 홀(via hole: 300)이 형성된다.
본 발명의 일실시예에 따르면 레이저를 이용하여 비아 홀(300)을 형성하므로, 상기 비아 홀(300)은 상기 절연층(200)을 관통하도록 형성되며 상기 절연층의 일면 상의 폭(d1)과 타면 상의 폭(d2)이 동일하게 형성된다.
보다 구체적으로 상기 비아 홀(300)은 상기 절연층(200) 상에서의 폭이 균일하게 형성될 수 있다.
이후, 도 13에 도시된 바와 같이 상기 비아 홀(300)을 통해 노출되는 절연층(200)의 표면에 도금을 통해 금속층(115)을 형성한다.
이후에는 도 14에 도시된 바와 같이 금속층(118) 상에 필름 패턴(250)을 형성하고, 도 15에 도시된 바와 같이 도금을 실시하여 도금부(122) 및 도금층(125, 128)을 형성한다.
이후, 도 16에 도시된 바와 같이 상기 도금층(128)의 표면을 덮는 필름 패턴(240)을 형성하고, 도 17에 도시된 바와 같이 상기 도금부(122)를 이용해 비아 홀(300) 내에 금속 재료를 도금하여 열 비아(thermal via: 310)를 형성한다.
이때, 상기 열 비아(310)는 상기 비아 홀(310)을 채워 형성되므로, 상기 비아 홀(310)과 동일하게, 절연층(200)을 관통하며 절연층(200)의 일면의 폭(d1)가 타면의 폭(d2)이 동일하게 형성된다.
보다 상세하게 설명하면, 상기 절연층(200)의 복수개의 층(210, 215, 230, 235)으로 형성되고, 상기 비아 홀(300)과 열 비아(310)는 상기 복수개의 층(210, 215, 230, 235) 상에서 폭이 균일하게 형성된다.
또한, 상기 복수개의 층(210, 215, 230, 235)은 각각 회로 패턴(111, 117)을 포함할 수 있으며, 상기 복수개의 층(210, 215, 230, 235)은 프리프레그(prepreg)로 형성될 수 있다.
한편, 상기 열 비아(310)는 상기 절연층(200)의 표면으로부터 돌출되는 돌출부(311)가 형성될 수 있으며, 이때, 상기 돌출부(311)는 상기 절연층(200)의 일면과 타면 상에 각각 돌출될 수 있다.
또한, 절연층(200)의 표면에는 외부 회로 패턴(128)이 형성될 수 있다.
이후부터는 도 17을 참조하여, 본 발명의 일실시예에 따른 인쇄회로기판의 구성을 설명하기로 한다.
본 발명의 일실시예에 따른 인쇄회로기판은 도 17에 도시된 바와 같이, 절연층(200), 비아 홀(via hole: 300) 및 열 비아(thermal via: 310)를 포함하며, 회로 패턴(111, 117) 및 외부 회로 패턴(128)을 더 포함할 수 있다.
상기 절연층(200)은 프리프레그(prepreg)로 형성될 수 있으며, 상기 절연층(200)은 복수개의 층(210, 215, 230, 235)으로 형성될 수 있다.
비아 홀(via hole: 300)은 상기 절연층(200)을 관통하며, 상기 절연층의 일면 상의 폭(d1)과 타면 상의 폭(d2)이 동일하게 형성된다.
열 비아(thermal via: 310)는 상기 비아 홀을 채우는 금속 재료로 형성된다.
보다 상세하게 설명하면, 상기 열 비아(thermal via: 310)는 상기 비아 홀(310)을 채워 형성되므로, 상기 비아 홀(310)과 동일하게, 절연층(200)을 관통하며 절연층(200)의 일면의 폭(d1)가 타면의 폭(d2)이 동일하게 형성된다.
보다 상세하게 설명하면, 상기 절연층(200)은 복수개의 층(210, 215, 230, 235)으로 형성되고, 상기 비아 홀(300)과 열 비아(310)는 상기 복수개의 층(210, 215, 230, 235) 상에서 폭이 균일하게 형성될 수 있다.
한편, 상기 열 비아(310)는 상기 절연층(200)의 표면으로부터 돌출되는 돌출부(311)가 형성될 수 있으며, 이때, 상기 돌출부(311)는 상기 절연층(200)의 일면과 타면 상에 각각 돌출될 수 있다.
이와 같이 열 비아(310)에 돌출부(311)가 형성되면, 열 비아(310)를 통하여 보다 효과적으로 인쇄회로기판에서 발생하는 열을 외부로 방출할 수 있다.
또한, 절연층(200)의 표면에는 외부 회로 패턴(128)이 형성될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예에 따르면 상부와 하부의 폭이 동일한 구조의 열 비아(thermal via)를 통해 고방열이 가능한 코어리스(coreless) 구조의 인쇄회로기판을 구성할 수 있다.
또한, 본 발명의 실시예에 따르면 인쇄회로기판의 내층의 빌드 업(Build up)이 완료된 이후에 최외층에서 레이저 트리밍(Laser Trimming)을 통해 비아 홀(via hole)을 가공하므로 인쇄회로기판 내부에 캡쳐 패드(Capture Pad)가 없는 구조를 구현하여 디자인의 자유도를 높일 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
111, 117: 회로 패턴
128: 외부 회로 패턴
200: 절연층
210, 215, 230, 235: 복수개의 층
300: 비아 홀
310: 열 비아
311: 돌출부

Claims (10)

  1. 절연층;
    상기 절연층을 관통하며, 상기 절연층의 일면과 타면 상의 폭이 동일한 비아 홀(via hole); 및
    상기 비아 홀을 채우는 금속 재료의 열 비아(thermal via);
    를 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 비아 홀은,
    상기 절연층 상에서의 폭이 균일한 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 열 비아는,
    폭이 균일한 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 열 비아는,
    상기 절연층의 표면으로부터 돌출되는 돌출부;
    를 더 포함하는 인쇄회로기판.
  5. 청구항 4에 있어서,
    상기 돌출부는,
    상기 절연층의 일면과 타면 상에 각각 돌출되는 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 절연층은,
    복수개의 층으로 형성되고,
    상기 복수개의 층은 각각 회로 패턴을 포함하는 인쇄회로기판.
  7. 청구항 6에 있어서,
    상기 비아 홀은,
    상기 복수개의 층 상에서의 폭이 균일한 인쇄회로기판.
  8. 청구항 7에 있어서,
    상기 열 비아는,
    상기 복수개의 층 상에서 폭이 균일한 인쇄회로기판.
  9. 청구항 1에 있어서,
    상기 절연층은,
    프리프레그(prepreg)로 형성되는 인쇄회로기판.
  10. 청구항 1에 있어서,
    상기 절연층의 표면에 형성되는 외부 회로 패턴;
    을 더 포함하는 인쇄회로기판.
KR1020150053662A 2015-04-16 2015-04-16 인쇄회로기판 KR20160123525A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150053662A KR20160123525A (ko) 2015-04-16 2015-04-16 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150053662A KR20160123525A (ko) 2015-04-16 2015-04-16 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20160123525A true KR20160123525A (ko) 2016-10-26

Family

ID=57251543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150053662A KR20160123525A (ko) 2015-04-16 2015-04-16 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20160123525A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024035176A1 (ko) * 2022-08-10 2024-02-15 엘지이노텍 주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024035176A1 (ko) * 2022-08-10 2024-02-15 엘지이노텍 주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지

Similar Documents

Publication Publication Date Title
US20180261578A1 (en) Package structure and method of manufacturing the same
US9554462B2 (en) Printed wiring board
KR20120072689A (ko) 방열회로기판 및 그 제조 방법
KR20150050533A (ko) 인쇄회로기판 및 그 제조방법
US8735728B2 (en) Printed circuit board with fins
KR20150024643A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조 방법
JP2005277389A (ja) 多層配線基板及び半導体パッケージ
JP6830583B2 (ja) 配線部品の製造方法
US10219374B2 (en) Printed wiring board
KR20130068657A (ko) 인쇄회로기판 및 그의 제조 방법
KR100945953B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20160123525A (ko) 인쇄회로기판
US20120043121A1 (en) Printed circuit board and method of manufacturing the same
KR20100125082A (ko) 메탈코어 인쇄회로기판
KR102199315B1 (ko) 인쇄회로기판
KR20200061749A (ko) 인쇄회로기판 및 그 제조방법
KR101142036B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
KR102536256B1 (ko) 임베디드 인쇄회로기판
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2009290044A (ja) 配線基板
KR102426111B1 (ko) 임베디드 인쇄회로기판
KR20170087765A (ko) 인쇄회로기판
KR102199281B1 (ko) 인쇄회로기판
KR20160116837A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination