JP6830583B2 - 配線部品の製造方法 - Google Patents
配線部品の製造方法 Download PDFInfo
- Publication number
- JP6830583B2 JP6830583B2 JP2018003890A JP2018003890A JP6830583B2 JP 6830583 B2 JP6830583 B2 JP 6830583B2 JP 2018003890 A JP2018003890 A JP 2018003890A JP 2018003890 A JP2018003890 A JP 2018003890A JP 6830583 B2 JP6830583 B2 JP 6830583B2
- Authority
- JP
- Japan
- Prior art keywords
- copper plating
- plating layer
- layer
- copper
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000007747 plating Methods 0.000 claims description 90
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 71
- 229910052802 copper Inorganic materials 0.000 claims description 71
- 239000010949 copper Substances 0.000 claims description 71
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 46
- 229910052759 nickel Inorganic materials 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000010070 molecular adhesion Effects 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 229920001721 polyimide Polymers 0.000 description 21
- 230000017525 heat dissipation Effects 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- -1 Polyethylene Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000006258 conductive agent Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 1
Landscapes
- Fastening Of Light Sources Or Lamp Holders (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Description
配線基板10は、金属板102、ニッケルめっき層104、銅めっき層106、ポリイミド膜108、及び放熱用ランド110aを備えている。
なお、図1及び図2A〜図2Dにおいて、同一のハッチングは、同じ工程で形成される部分の断面を示しており、必ずしも機械的に同一部分の断面を示すものではない。また、半導体発光素子20についてのハッチングは省略している。
金属体は金属板102に限定されるものではなく、放熱効果を有する任意の金属体であればよい。金属体の他の例として、ヒートシンクやヒートパイプが挙げられる。
銅めっき層に代えて、はんだ付けが可能な他の金属からなる金属の層であってもよい。
銅めっき層106の熱は、ニッケルめっき層104を通って金属板102に移動し、放
熱される。
なお、絶縁層を形成するための絶縁材料は、ポリイミドに限定されるものではない。絶縁材料は、例えば、フッ素樹脂、シリコン、又はエポキシ樹脂であってもよい。絶縁材料は、照明装置30が動作できる程度の絶縁性能を有する絶縁材料であれば任意の材料でよく、規格や仕様に応じて選択される。
放熱用ランド110aには、半導体発光素子20が接続される。この半導体発光素子20は表面実装部品であり、その端子202a、202bがそれぞれ回路パターン上の配線用のランド110b、110cにはんだ付けされる。半導体発光素子20は、例えば、発熱量が大きいパワーLEDである。半導体発光素子20の裏面中央部には、半導体発光素子20自身が発生する熱を逃がすための放熱部204が設けられ、この放熱部204は、放熱用ランド110aにはんだ付けされる。
なお、半導体発光素子20に代えて、例えば、裏面に自身が発生する熱を逃がすための放熱部が設けられたパワー半導体であってもよい。
本工程S1は前処理工程である。
図2Aに示すアルミニウム製の金属板102に次工程S2のための前処理を施す。詳細には、金属板102にダブルジンケート処理を施し、表面に亜鉛皮膜を形成する。
本処理により、次工程におけるニッケルめっき層104の密着性を高めることができる。
本工程S2は、ニッケルめっき層104を形成するニッケルめっき工程である。
前処理した金属板102の表面に、無電解ニッケルめっきを施し、ニッケルめっき層104を形成する。ニッケルめっき層104の厚みは、例えば0.3〜0.5μmである。
本工程S3は、銅めっき層(第1の銅めっき層及び金属層の一例)106を形成する第1の銅めっき工程(金属層形成工程の一例)である。
ニッケルめっき層104の表面に、電解銅めっきを施し、銅めっき層106を形成する。銅めっき層106の厚みは、例えば20〜50μmである。
本工程S4は、絶縁層を分子接合により形成する絶縁層形成工程である。
銅めっき層106の表面に、分子接合のための前処理を施す。具体的には、銅めっき層106の表面に、分子接着剤を塗布して反応させる。分子接着剤は銅めっき層106に強固に結合する。
その後、銅めっき層106の表面に、液状のポリイミド(絶縁塗料の一例)を塗布し、乾燥させる。ポリイミドが硬化すると、図2Bに示すように、ポリイミド膜108が形成される。
ポリイミド膜108と銅めっき層106とは、分子接合により接合される。すなわち、ポリイミド膜108と銅めっき層106とは、分子接着剤を介して、分子レベルで強固に結合している。
ポリイミド膜108の厚みは、例えば10〜50μmである。
本工程S5は、銅めっき層(第2の銅めっき層の一例)112を形成する第2の銅めっき工程である。
ポリイミド膜108に分子接合のための前処理を施す。具体的には、ポリイミド膜108の表面に、分子接着剤を塗布して反応させる。分子接着剤はポリイミド膜108に強固に結合する。
その後、無電解銅めっきを施し、銅めっき層112を形成する。この銅めっき層112とポリイミド膜108とは、分子接合により接合される。すなわち、銅めっき層112とポリイミド膜108とは、分子接着剤を介して、分子レベルで強固に結合している。
銅めっき層112の厚みは、例えば、0.1〜0.9μmである。
本工程S6は、レジスト膜形成工程である。
銅めっき層112の表面にレジストを塗布し、レジスト膜150を形成する。
本工程S7は、露光現像工程である。
図2Cに示すように、フォトリソグラフィによる露光及び現像を行う。
回路パターンに対応してレジスト膜150の一部が除去され、除去された箇所に銅めっき層112が露出する。
本工程S8は、レーザ加工による孔開け工程である。
露出した銅めっき層112及びポリイミド膜108に対し、図に示す矢印の方向にレーザを照射して孔120を開ける。孔120を開けることによって、銅めっき層106が露出する。
本工程S9は、放熱用ランド形成工程である。
回路パターンに対応して露出している銅めっき層112に対して電解銅めっきを施し、放熱用ランド110a及び配線用のランド110b、110cを形成する。
銅めっき層112及びポリイミド膜108に開けられた孔120は銅めっきされ、ビアホール120pが形成される。ビアホール120pのめっき厚は、例えば20〜50μmである。
放熱用ランド110aは、ビアホール120pを介して前工程S8にて露出した銅めっき層112に接合される。
形成された放熱用ランド110a、及びビアホール120pは、銅めっき層112及び銅めっき層106と実質的に一体化する。形成された配線用のランド110b、110cは、銅めっき層112と実質的に一体化する。
本工程S10は、除去工程である。
図2Dに示すように、図2Cに示したレジスト膜150を除去する。
本工程S11は、エッチング工程である。
エッチングを行い、銅めっき層112の不要な部分を除去する。この処理により、放熱用ランド110a、配線用のランド110b、及び配線用のランド110cの下側にそれぞれ位置する銅めっき層112a、112b、112cが残る。
また、本配線基板10の製造方法によれば、図3に示すように、曲面(非平面)を有する放熱用の金属体102aを基材として各層を形成し、曲面の部分に回路パターンを形成することが可能である。そして、この曲面の部分に半導体発光素子20を実装することによって、反射板を不要とする照明装置30aを製造することが可能である。
なお、銅めっき層106及びポリイミド膜108を交互に複数積層することによって、多層の配線基板を構成することも可能である。
電気電子機器は、照明装置に限定されるものではない。電気電子機器の他の例として、インバータ装置、携帯電話機、スマートフォン、及び家電製品等が挙げられる。
配線部品は、プリント配線基板のような配線基板に限定されるものではない。配線部品の他の例として、配線パターンが形成され、半導体チップが実装されたヒートシンクやヒートパイプ等が挙げられる。
20 半導体発光素子
30、30a 照明装置
102 金属板
102a 金属体
104 ニッケルめっき層
106 銅めっき層
108 ポリイミド膜
110a 放熱用ランド
110b、110c ランド
112 銅めっき層
112a、112b、112c 銅めっき層
120 孔
120p ビアホール
150 レジスト膜
202a、202b 端子
204 放熱部
Claims (1)
- アルミニウム製の基材にニッケルめっきを施し、ニッケルめっき層を形成するニッケルめっき工程と、
前記ニッケルめっき層の表面に銅めっきを施し、第1の銅めっき層を形成する第1の銅めっき工程と、
前記第1の銅めっき層の表面に絶縁塗料を塗布し、分子接合により該第1の銅めっき層に接合された絶縁層を形成する絶縁層形成工程と、
前記絶縁層の表面に銅めっきを施し、分子接合により前記絶縁層に接合された第2の銅めっき層を形成する第2の銅めっき工程と、
前記第2の銅めっき層の表面にレジストを塗布した後、露光し、現像する露光現像工程と、
前記第2の銅めっき層及び前記絶縁層にレーザ加工により孔を開ける孔開け工程と、
銅めっきを施し、前記孔に形成されたビアホールを介して前記第1の銅めっき層に接合され、半導体チップの熱を逃がす放熱部がはんだ付けされる放熱用ランドを形成する放熱用ランド形成工程と、
前記レジストを除去後、露出した前記第2の銅めっき層の不要な部分を除去する除去工程と、を含む配線部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018003890A JP6830583B2 (ja) | 2018-01-14 | 2018-01-14 | 配線部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018003890A JP6830583B2 (ja) | 2018-01-14 | 2018-01-14 | 配線部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019125631A JP2019125631A (ja) | 2019-07-25 |
JP6830583B2 true JP6830583B2 (ja) | 2021-02-17 |
Family
ID=67398960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018003890A Active JP6830583B2 (ja) | 2018-01-14 | 2018-01-14 | 配線部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6830583B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7333593B2 (ja) * | 2019-07-04 | 2023-08-25 | 株式会社大一商会 | 遊技機 |
WO2022091280A1 (ja) * | 2020-10-29 | 2022-05-05 | 三菱電機株式会社 | 照明装置 |
KR102505020B1 (ko) * | 2022-10-07 | 2023-03-02 | 주식회사 테크엔 | 열전달매체가 설치된 led 조명등용 메탈기판 및 이의 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3012835B2 (ja) * | 1997-11-07 | 2000-02-28 | 電気化学工業株式会社 | 基板とその製造法、基板に好適な金属接合体 |
JP2006310783A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 回路装置 |
JP5072405B2 (ja) * | 2007-03-28 | 2012-11-14 | 電気化学工業株式会社 | 発光素子搭載基板及びその製造方法 |
JP2010021400A (ja) * | 2008-07-11 | 2010-01-28 | Mitsui Mining & Smelting Co Ltd | 放熱特性に優れたプリント配線基板 |
JP5624703B1 (ja) * | 2013-12-03 | 2014-11-12 | 株式会社豊光社 | 照明装置、電気電子機器、放熱体及び電気電子機器の製造方法 |
-
2018
- 2018-01-14 JP JP2018003890A patent/JP6830583B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019125631A (ja) | 2019-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100965339B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
US20130027896A1 (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
JP6830583B2 (ja) | 配線部品の製造方法 | |
KR101181105B1 (ko) | 방열회로기판 및 그 제조 방법 | |
TWI658761B (zh) | 電路板及其製作方法 | |
JP2016208007A (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
KR100976201B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
US8735728B2 (en) | Printed circuit board with fins | |
KR101811940B1 (ko) | 미세 비아가 형성된 다층 회로기판 제조방법 | |
KR20150024643A (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조 방법 | |
KR100648971B1 (ko) | 임베디드 인쇄회로기판의 제조방법 | |
KR102356810B1 (ko) | 전자부품내장형 인쇄회로기판 및 그 제조방법 | |
CN111148353B (zh) | 具有铜基散热体的电路板的制备方法 | |
US20120266463A1 (en) | Method for manufacturing printed circuit board | |
CN111092023B (zh) | 封装基板及其制作方法 | |
JP5624703B1 (ja) | 照明装置、電気電子機器、放熱体及び電気電子機器の製造方法 | |
US20120043121A1 (en) | Printed circuit board and method of manufacturing the same | |
KR20150064445A (ko) | 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법 | |
KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
JP2015012078A (ja) | フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板 | |
JP2012094637A (ja) | フレキシブルプリント配線板、電子機器、フレキシブルプリント配線板の製造方法 | |
KR20160123525A (ko) | 인쇄회로기판 | |
KR20220079161A (ko) | 방열 인쇄회로기판 형성방법 | |
KR20150014731A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200619 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6830583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |