KR20160094417A - 레이저 스크라이브 및 플라즈마 에칭 웨이퍼 다이싱 프로세스를 위한 스크린 인쇄 마스크 - Google Patents

레이저 스크라이브 및 플라즈마 에칭 웨이퍼 다이싱 프로세스를 위한 스크린 인쇄 마스크 Download PDF

Info

Publication number
KR20160094417A
KR20160094417A KR1020167017719A KR20167017719A KR20160094417A KR 20160094417 A KR20160094417 A KR 20160094417A KR 1020167017719 A KR1020167017719 A KR 1020167017719A KR 20167017719 A KR20167017719 A KR 20167017719A KR 20160094417 A KR20160094417 A KR 20160094417A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
integrated circuits
laser
screen printing
mask
Prior art date
Application number
KR1020167017719A
Other languages
English (en)
Inventor
프라브햇 쿠마르
브래드 이튼
웨이-솅 레이
제임스 에스. 파파누
아제이 쿠마르
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160094417A publication Critical patent/KR20160094417A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41F—PRINTING MACHINES OR PRESSES
    • B41F15/00—Screen printers
    • B41F15/08—Machines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Laser Beam Processing (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)

Abstract

레이저 스크라이빙과 플라즈마 에칭을 이용하는 하이브리드 웨이퍼 다이싱을 위해 스크린 인쇄 마스크를 이용하는 방법들이 설명된다. 일례에서, 스트리트들에 의해 분리되는 복수의 집적 회로를 갖는 반도체 웨이퍼를 다이싱하는 방법은, 반도체 웨이퍼 위에 패터닝된 마스크를 스크린 인쇄하는 단계를 수반하고, 패터닝된 마스크는 집적 회로들을 커버하고, 반도체 웨이퍼의 스트리트들을 노출시킨다. 이 방법은, 집적 회로들 사이의 반도체 웨이퍼의 영역들을 노출시키기 위해 레이저 스크라이빙 프로세스를 이용하여 스트리트들을 레이저 절제하는 단계를 또한 수반한다. 이 방법은, 집적 회로들을 싱귤레이션하기 위해 반도체 웨이퍼의 노출된 영역들을 통해 반도체 웨이퍼를 플라즈마 에칭하는 단계를 또한 수반한다. 패터닝된 마스크는 플라즈마 에칭 동안 집적 회로들을 보호한다.

Description

레이저 스크라이브 및 플라즈마 에칭 웨이퍼 다이싱 프로세스를 위한 스크린 인쇄 마스크{SCREEN PRINT MASK FOR LASER SCRIBE AND PLASMA ETCH WAFER DICING PROCESS}
본 발명의 실시예들은 반도체 처리 분야에 관한 것이며, 구체적으로는 반도체 웨이퍼들(또는 기판) - 각각의 웨이퍼는 웨이퍼 위에 복수의 집적 회로를 가짐 - 을 다이싱하는 방법들에 관한 것이다.
반도체 웨이퍼 처리에서, 집적 회로들은 실리콘 또는 다른 반도체 재료로 구성되는 웨이퍼(기판이라고도 지칭됨) 상에 형성된다. 일반적으로, 집적 회로들을 형성하기 위해, 반도체성, 전도성 또는 절연성인 다양한 재료의 층들이 이용된다. 이러한 재료들은 집적 회로들을 형성하기 위해 다양한 잘 알려진 반도체 프로세스들을 이용하여 도핑, 퇴적 및 에칭된다. 각각의 웨이퍼는 다이 또는 다이스(dice)라고 알려진 집적 회로들을 포함하는 다수의 개별 영역을 형성하기 위해 처리된다.
집적 회로 형성 프로세스에 후속하여, 웨이퍼는 더 큰 회로 내에서의 언패키징된 형태로의 이용을 위해 또는 패키징을 위해 개별 다이를 서로로부터 분리하도록 "다이싱"된다. 웨이퍼 다이싱을 위해 이용되는 두 가지 주된 기술은 스크라이빙(scribing) 및 소잉(sawing)이다. 스크라이빙을 이용하면, 미리 형성된 스크라이브 라인들을 따라 웨이퍼 표면을 가로질러 다이아몬드 팁 스크라이브(diamond tipped scribe)가 이동된다. 이러한 스크라이브 라인들은 다이스들 간의 공간들을 따라 연장된다. 이 공간들은 통상적으로 "스트리트들(streets)"이라고 지칭된다. 다이아몬드 스크라이브는 스트리트들을 따라 웨이퍼 표면 내에 얕은 스크래치들을 형성한다. 예컨대 롤러를 이용하여 압력을 인가하면, 웨이퍼는 스크라이브 라인들을 따라 분리된다. 웨이퍼 내에서의 파괴(breaks)는 웨이퍼 기판의 결정 격자 구조를 따른다. 스크라이빙은 약 10 밀(1000분의 1 인치) 이하의 두께를 갖는 웨이퍼들을 위해 이용될 수 있다. 더 두꺼운 웨이퍼들에 대하여, 소잉이 현재 다이싱을 위해 선호되는 방법이다.
소잉을 이용하면, 높은 rpm(revolutions per minute)으로 회전하는 다이아몬드 팁 소우(diamond tipped saw)가 웨이퍼 표면에 접촉하고, 스트리트들을 따라 웨이퍼를 소잉한다. 웨이퍼는 필름 프레임에 걸쳐 신장된(stretched) 접착제 필름과 같은 지지 부재 상에 탑재되고, 소우(saw)는 수직 스트리트들 및 수평 스트리트들 둘 다에 대해 반복하여 적용된다. 스크라이빙 또는 소잉에서의 한가지 문제점은 다이스의 절단된 에지들을 따라 칩들(chips) 및 가우지들(gouges)이 형성될 수 있다는 것이다. 추가로, 균열들이 형성되어 다이스의 에지들로부터 디바이스 기판으로 전파되고, 집적 회로를 동작불능으로 만들 수 있다. 치핑(chipping) 및 균열은 특히 스크라이빙에서 문제가 되는데, 왜냐하면 정사각형 또는 직사각형 다이의 일 측만이 결정질 구조의 <110> 방향으로 스크라이빙될 수 있기 때문이다. 결과적으로, 다이의 다른 측의 클리빙(cleaving)은 들쭉날쭉한 분리 라인을 야기한다. 치핑 및 균열로 인해, 집적 회로들에 대한 손상을 방지하기 위해 웨이퍼 상의 다이스들 간에 부가적인 간격이 요구되고, 예를 들어 칩들 및 균열들은 실제 집적 회로들로부터 떨어져서 유지된다. 간격 요건의 결과로서, 표준 크기의 웨이퍼 상에 많지 않은 다이스가 형성될 수 있고, 간격 요건이 아니었으면 회로를 위해 이용되었을 수 있는, 디바이스 처리를 위해 투자된 자산이 낭비된다. 소우의 이용은 반도체 웨이퍼 상의 면적(real estate)의 낭비를 악화시킨다. 다이싱 목적을 위해 이용되는 기계적 소우의 블레이드는 대략 15㎛ 두께이다. 이와 같이, 소우에 의해 만들어지는 절단부 주위의 균열 및 다른 손상이 집적 회로들에 해를 끼치지 않는다는 것을 보증하기 위해, 종종 다이 각각의 회로는 3백 내지 5백 ㎛ 분리되어야 한다. 또한, 절단 후에, 각각의 다이는 소잉 프로세스로부터 기인하는 입자들 및 다른 오염물질들을 제거하기 위해 상당한 세정을 요구한다.
플라즈마 다이싱은 디바이스에서의 미세균열들(micro-cracks)의 전파가 없는 것으로 인해 소우 또는 스크라이브 다이싱과 비교하여 디바이스 성능을 개선할 가능성을 갖는 유리한 기술 중 하나이지만, 역시 한계를 가질 수 있다. 예를 들어, 플라즈마 다이싱의 구현을 방해하는 하나의 한계는 비용일 수 있다. 레지스트를 패터닝하기 위한 표준 리소그래피 동작은 구현 비용을 막대하게 할 수 있다. 아마도 플라즈마 다이싱의 구현을 방해하는 다른 한계는 스트리트들을 따른 다이싱에서 흔하게 만나는 금속들(예를 들어, 구리)의 플라즈마 처리가 생산 문제 또는 수율 제한을 생성할 수 있다는 것이다.
본 발명의 하나 이상의 실시예는 반도체 웨이퍼들 - 각각의 웨이퍼는 웨이퍼 위에 복수의 집적 회로를 가짐 - 을 다이싱하는 방법들에 관한 것이다.
실시예에서, 스트리트들에 의해 분리되는 복수의 집적 회로를 갖는 반도체 웨이퍼를 다이싱하는 방법은, 반도체 웨이퍼 위에 패터닝된 마스크를 스크린 인쇄하는 단계를 수반하고, 패터닝된 마스크는 집적 회로들을 커버하고, 반도체 웨이퍼의 스트리트들을 노출시킨다. 이 방법은, 집적 회로들 사이의 반도체 웨이퍼의 영역들을 노출시키기 위해 레이저 스크라이빙 프로세스를 이용하여 스트리트들 또는 스트리트들 내의 금속들을 레이저 절제(laser ablating)하는 단계를 또한 수반한다. 이 방법은, 집적 회로들을 싱귤레이션하기 위해 반도체 웨이퍼의 노출된 영역들을 통해 반도체 웨이퍼를 플라즈마 에칭하는 단계를 또한 수반한다. 패터닝된 마스크는 플라즈마 에칭 프로세스 동안 집적 회로들을 보호한다.
다른 실시예에서, 아래에 더 상세하게 설명되는 바와 같이, 스트리트들 내에 금속이 없다면, 레이저 절제 동작은 제거될 수 있다.
다른 실시예에서, 스트리트들에 의해 분리되는 복수의 집적 회로를 갖는 반도체 웨이퍼를 다이싱하는 방법은, 반도체 웨이퍼 위에 블랭킷 마스킹 층을 스크린 인쇄하는 단계를 수반하고, 블랭킷 마스킹은 반도체 웨이퍼의 스트리트들 및 집적 회로들을 커버한다. 이 방법은, 패터닝된 마스크를 제공하며 집적 회로들 사이의 반도체 웨이퍼의 영역들을 노출시키기 위해 레이저 스크라이빙 프로세스를 이용하여 스트리트들 및 블랭킷 마스킹 층의 부분들을 레이저 절제하는 단계를 또한 수반한다. 이 방법은, 집적 회로들을 싱귤레이션하기 위해 반도체 웨이퍼의 노출된 영역들을 통해 반도체 웨이퍼를 플라즈마 에칭하는 단계를 또한 수반한다. 패터닝된 마스크는 플라즈마 에칭 동안 집적 회로들을 보호한다.
다른 실시예에서, 복수의 집적 회로를 갖는 반도체 웨이퍼를 다이싱하기 위한 시스템은 팩토리 인터페이스를 포함한다. 스크린 인쇄 처리 시스템이 팩토리 인터페이스와 결합된다. 레이저 스크라이브 장치가 팩토리 인터페이스와 결합된다. 플라즈마 에칭 챔버가 팩토리 인터페이스와 결합된다.
도 1은 본 발명의 실시예에 따른, 다이싱될 반도체 웨이퍼의 상부 평면도를 도시한다.
도 2는 본 발명의 실시예에 따른, 다이싱 마스크가 위에 형성되어 있는, 다이싱될 반도체 웨이퍼의 상부 평면도를 도시한다.
도 3은 본 발명의 실시예에 따른, 다이싱 마스크를 형성하기 위한 스크린 인쇄 프로세스의 단면도를 도시하는 개략도이다.
도 4aa 및 도 4ba는 본 발명의 제1 실시예에 따른, 내부에 다이싱 패턴을 갖고서 스크린 인쇄된 다이싱 마스크의 상부 평면도 및 단면도를 각각 도시한다.
도 4ab 및 도 4bb는 본 발명의 제2 실시예에 따른, 내부에 다이싱 패턴을 갖고서 스크린 인쇄된 다이싱 마스크의 상부 평면도 및 단면도를 각각 도시한다.
도 4c 및 도 4d는 본 발명의 실시예에 따른, 반도체 웨이퍼를 다이싱하는 방법의 수행 동안의 복수의 집적 회로를 포함하는 반도체 웨이퍼의 단면도들을 도시한다.
도 5는 본 발명의 실시예에 따른, 더 긴 펄스 시간들과 대비하여 펨토초 범위의 레이저 펄스를 이용하는 것의 효과를 도시한다.
도 6은 본 발명의 실시예에 따른, 반도체 웨이퍼 또는 기판의 스트리트 영역에서 이용될 수 있는 재료들의 스택의 단면도를 도시한다.
도 7은 본 발명의 실시예에 따른, 결정질 실리콘(c-Si), 구리(Cu), 결정질 실리콘 이산화물(c-SiO2) 및 비정질 실리콘 이산화물(a-SiO2)에 대한 광자 에너지의 함수로서의 흡수 계수의 플롯을 포함한다.
도 8은 레이저 펄스 에너지, 레이저 펄스 폭 및 레이저 빔 반경의 함수로서의 주어진 레이저에 대한 레이저 강도의 관계를 나타내는 수학식이다.
도 9a 내지 도 9d는 본 발명의 실시예에 따른 반도체 웨이퍼를 다이싱하는 방법에서의 다양한 동작들의 단면도들을 도시한다.
도 10은 본 발명의 실시예에 따른, 최소 폭으로 제한될 수 있는 종래의 다이싱과 대비하여 더 좁은 스트리트들을 이용함으로써 달성되는 반도체 웨이퍼 상에서의 압축(compaction)을 도시한다.
도 11은 본 발명의 실시예에 따른, 그리드 정렬 접근법들과 대비하여 더 조밀한 패킹을 허용하며 그에 따라 웨이퍼 당 더 많은 다이를 허용하는 자유형 집적 회로 배열을 도시한다.
도 12는 본 발명의 실시예에 따른, 웨이퍼들 또는 기판들의 레이저 및 플라즈마 다이싱을 위한 툴 레이아웃의 블록도를 도시한다.
도 13은 본 발명의 실시예에 따른, 싱귤레이션 프로세스 동안 얇은 웨이퍼를 지지하기에 적합한 기판 캐리어의 평면도를 도시한다.
도 14는 본 발명의 실시예들을 구현하기 위해 이용될 수 있는 스크린 인쇄 처리 시스템의 개략적인 등축도이다.
도 15는 본 발명의 실시예들을 구현하기 위해 이용될 수 있는 블레이드의 사시도이다.
도 16은 본 발명의 실시예에 따른 예시적인 컴퓨터 시스템의 블록도를 도시한다.
반도체 웨이퍼들 - 각각의 웨이퍼는 웨이퍼 위에 복수의 집적 회로를 가짐 - 을 다이싱하는 방법들이 설명된다. 이하의 설명에서, 본 발명의 실시예들의 철저한 이해를 제공하기 위해서 펨토초 기반 레이저 스크라이빙 및 플라즈마 에칭 조건들 및 재료 레짐들과 같은 다수의 구체적 상세가 제시된다. 본 발명의 실시예들은 이러한 구체적 상세 없이도 실시될 수 있다는 것이 본 기술분야의 통상의 기술자에게 명백할 것이다. 다른 경우들에서, 본 발명의 실시예들을 불필요하게 모호하게 하지 않기 위해, 집적 회로 제조와 같은 잘 알려진 양태들은 상세하게 설명되지 않는다. 또한, 도면들에 도시된 다양한 실시예들은 예시적인 표현들이며, 반드시 비례에 맞춰 그려지지는 않는다는 점이 이해되어야 한다.
초기 스크린 인쇄 마스크 적용 및 후속하는 하이브리드 레이저 스크라이브 및 플라즈마 에칭 프로세스를 수반하는 웨이퍼 또는 기판 다이싱 프로세스가 다이 싱귤레이션을 위해 구현될 수 있다. 이 프로세스의 레이저 스크라이브 부분은 마스크 층, 유기 및 무기 유전체 층들, 임의의 금속들, 테스트 구조물들 및 디바이스 층들을 청결하게 제거하기 위해 이용될 수 있다. 다음으로, 웨이퍼 또는 기판의 노출 또는 부분적 에칭 시에 레이저 에칭 프로세스가 종료될 수 있다. 다음으로, 다이싱 프로세스의 플라즈마 에칭 부분은, 다이 또는 칩 싱귤레이션 또는 다이싱을 야기하기 위해, 벌크 단결정질 실리콘을 관통하는 것과 같이, 웨이퍼 또는 기판의 노출된 벌크를 관통하여 에칭하는데 이용될 수 있다. 초기 스크린 인쇄 동안 적용되는 마스크는 싱귤레이션 프로세스의 플라즈마 에칭 부분 동안 웨이퍼 또는 기판 상의 집적 회로들을 보호하기 위해 이용될 수 있다.
더 구체적으로, 하나 이상의 실시예는 웨이퍼 다이싱을 위한 마스크를 스크린 인쇄하는 것, 예를 들어 실리콘 디바이스 웨이퍼 상의 보호 유기 및/또는 무기 폴리머를 블랭킷 또는 패턴 코팅하는 것에 관한 것이다. 종래에, 반도체 다이싱에서, 유전체/폴리머 마스크는 스핀 코팅 또는 화학 기상 증착(CVD) 방법을 이용하여 퇴적된다. 그러한 접근법들은 더 높은 점도의 재료들의 마스크들을 형성하기 위해 손쉽게 적용가능하지 않을 수 있다. 일 실시예에서, 대략 5000-50000 센티포아즈(centiPoise)의 범위의 점도를 갖는 폴리머 페이스트가 스텐실/폴리머 스크린을 통해 실리콘 웨이퍼들 상에 디스펜싱된다. 결과적인 마스크 재료는 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 웨이퍼 다이싱 프로세스에서 보호 층으로서 이용된다.
더 일반적으로, 종래의 웨이퍼 다이싱 접근법들은, 전적으로 기계적인 분리에 기초한 다이아몬드 소우 절단, 초기 레이저 스크라이빙 및 후속하는 다이아몬드 소우 다이싱, 또는 나노초 또는 피코초 레이저 다이싱을 포함한다. 얇은 웨이퍼 또는 기판 싱귤레이션, 예컨대 50 마이크로미터 두께(또는 훨씬 더 두꺼운/더 얇은) 벌크 실리콘 싱귤레이션에 대해, 종래의 접근법들은 불량한 프로세스 품질만을 산출할 뿐이다. 얇은 웨이퍼들 또는 기판들로부터 다이를 싱귤레이션할 때 직면할 수 있는 도전과제들 중 일부는 상이한 유전체 및/또는 금속 층들 간의 미세균열 형성 또는 박리, 무기 유전체 층들의 치핑, 엄격한 커프 폭(kerf width) 제어의 유지, 또는 정밀한 절제 깊이 제어를 포함할 수 있다. 본 발명의 실시예들은 전술한 도전과제들 중 하나 이상을 극복하는 데에 유용할 수 있는 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 다이 싱귤레이션 접근법을 포함한다.
본 발명의 실시예에 따르면, 반도체 웨이퍼를 개별화된 또는 싱귤레이션된 집적 회로들로 다이싱하기 위해 레이저 스크라이빙(예를 들어, 펨토초 기반)과 플라즈마 에칭의 조합이 이용된다. 일 실시예에서, 펨토초 기반 레이저 스크라이빙이 전적으로는 아니더라도 본질적으로 비-열적 프로세스(non-thermal process)로서 이용된다. 예를 들어, 펨토초 기반 레이저 스크라이빙은 열 손상 구역 없이 또는 무시할 수 있을 정도의 열 손상 구역을 갖고서 국소화될 수 있다. 실시예에서, 본 명세서의 접근법들은 울트라-로우 k 필름들을 갖는 집적 회로들을 싱귤레이션하는데 이용된다. 종래의 다이싱에서는, 그러한 로우 k 필름들을 수용하기 위해 소우들의 속도가 느려질 필요가 있을 수 있다. 또한, 이제 반도체 웨이퍼들은 다이싱 이전에 종종 박형화된다. 이와 같이, 실시예에서, 펨토초 기반 레이저를 이용한 부분적 웨이퍼 스크라이빙과 마스크 패터닝의 조합, 및 그에 후속하는 플라즈마 에칭 프로세스가 이제 실용적이다. 일 실시예에서, 레이저를 이용한 다이렉트 라이팅(direct writing)은 포토레지스트 층의 리소그래피 패터닝 동작에 대한 필요성을 제거할 수 있고, 매우 적은 비용으로 구현될 수 있다. 일 실시예에서, 플라즈마 에칭 환경에서 다이싱 프로세스를 완료하기 위해 관통 비아 타입 실리콘 에칭이 이용된다.
따라서, 본 발명의 양태에서, 반도체 웨이퍼를 싱귤레이션된 집적 회로들로 다이싱하기 위해 스크린 인쇄 마스크 적용, 펨토초 기반 레이저 스크라이빙과 플라즈마 에칭의 조합이 이용될 수 있다. 도 1은 본 발명의 실시예에 따른, 다이싱될 반도체 웨이퍼의 상부 평면도를 도시한다. 도 2는 본 발명의 실시예에 따른, 다이싱 마스크가 위에 형성되어 있는, 다이싱될 반도체 웨이퍼의 상부 평면도를 도시한다.
도 1을 참조하면, 반도체 웨이퍼(100)는 집적 회로들을 포함하는 복수의 영역(102)을 갖는다. 영역들(102)은 수직 스트리트들(104) 및 수평 스트리트들(106)에 의해 분리된다. 스트리트들(104 및 106)은 집적 회로들을 포함하지 않는 반도체 웨이퍼의 영역들이고(그러나 유사한 재료들을 포함할 수 있음), 웨이퍼가 다이싱될 위치들로서 설계된다. 본 발명의 일부 실시예들은, 다이스가 개별 칩들 또는 다이로서 분리되도록, 스트리트들을 따라 반도체 웨이퍼를 관통하여 트렌치들을 절단하기 위해 펨토초 기반 레이저 스크라이브와 플라즈마 에칭 기술의 조합을 이용하는 것을 수반한다. 레이저 스크라이브 및 플라즈마 에칭 프로세스 둘 다는 결정 구조 배향에 독립적이므로, 다이싱될 반도체 웨이퍼의 결정 구조는 웨이퍼를 관통하는 수직 트렌치를 달성하는 데에 중요하지 않을 수 있다.
도 2를 참조하면, 반도체 웨이퍼(100)는 반도체 웨이퍼(100) 위에 스크린 인쇄된 마스크(200)를 갖는다. 마스크(200)는, 영역들(102)의 커버리지에 마스크 부분들(202)을 제공하는 한편 스트리트들(104 및 106)을 노출시키는 패턴을 갖는다. 일 실시예에서, 마스크(200)는 반도체 웨이퍼(100)의 패턴으로 스크린 인쇄된다. 다른 실시예에서, 마스크(200)는 블랭킷 층으로서 형성되고, 후속하여 레이저 절제에 의해 스트리트들(104 및 106)을 노출시키도록 패터닝된다. 어느 경우에서든, 다음으로, 스트리트들(104 및 106)이 레이저 절제에 의해 제거된다. 마스크(200)의 영역들(202)은 스트리트(104 및 106)의 절제에 후속하여 수행되는 에칭 프로세스 동안 집적 회로들이 에칭 프로세스에 의해 열화되지 않도록 위치된다.
일반적인 예로서, 도 3은 본 발명의 실시예에 따른, 다이싱 마스크를 형성하기 위한 스크린 인쇄 프로세스의 단면도를 도시하는 개략도이다. 도 3을 참조하면, 보호 마스크 층의 스크린 인쇄는 기판(302) 위에 스크린(306)을 갖는 스크린 프레임(304)을 제공하는 것을 수반한다. 스크린은 미세 피쳐들(308)을 포함할 수 있는 패턴을 갖는다. 마스크 재료(312)를 방향(314)으로 도포하여, 궁극적으로 기판(302) 상에 마스크 패턴(316)을 형성하기 위해, 스퀴지(squeegee)(310)가 이용된다. 구체적인 실시예에서, 스퀴지(310)는 스크린(306) 상에서 인쇄 페이스트(312)를 쉬어링(sheering)하는 데에 도움을 준다.
더 구체적인 제1 예에서, 도 4aa 및 도 4ba는 본 발명의 제1 실시예에 따른, 내부에 다이싱 패턴을 갖고서 스크린 인쇄된 다이싱 마스크의 상부 평면도 및 단면도를 각각 도시한다.
도 4aa 및 도 4ba를 참조하면, 패터닝된 마스크(408)가 반도체 웨이퍼(404) 위에 스크린 인쇄된다. 패터닝된 마스크(408)는 반도체 웨이퍼(404)의 집적 회로들(406)을 커버하지만, 패턴은 반도체 웨이퍼(404)의 스트리트들(407)은 노출된 채로 남겨둔다. 즉, 패터닝된 마스크(408)는, 반도체 웨이퍼(404)의 스트리트들(407)을 노출시키지만 반도체 웨이퍼(404)의 집적 회로들(406)을 커버하는 간격들(403)을 갖는다.
더 구체적인 제2 예에서, 도 4ab 및 도 4bb는 본 발명의 제2 실시예에 따른, 내부에 다이싱 패턴을 갖고서 스크린 인쇄된 다이싱 마스크의 상부 평면도 및 단면도를 각각 도시한다.
도 4ab 및 도 4bb를 참조하면, 블랭킷 마스크(402)가 반도체 웨이퍼(404) 위에 스크린 인쇄된다. 블랭킷 마스크(402)는 반도체 웨이퍼(404)의 집적 회로들(406)뿐만 아니라 반도체 웨이퍼(404)의 스트리트들(407)을 커버한다. 즉, 블랭킷 마스크(402)는 본질적으로 전체 반도체 웨이퍼(404)를 커버한다.
실시예에서, 두 경우(즉, 도 4aa/4ba 또는 도 4ab/4bb) 모두에서, 스크린 인쇄된 마스크(408/402)는 스크린 인쇄에 후속하여 어떠한 기포들 또는 다른 결함들을 갖지 않는다. 하나의 그러한 실시예에서, 임의의 돌출 금속 범프들이 균일하게 코팅된다. 실시예에서, 스크린 인쇄된 마스크(408/402)는 대략 20-90㎛ 범위의 두께를 갖는다. 실시예에서, 스크린 인쇄 이전에, 스크린 인쇄되는 마스크(408/402)는 대략 섭씨 100도 미만의 온도에서의 열적 가열에 의해 베이킹되고, 베이킹은 스크린 인쇄 프로세스에서 이용되는 임의의 용매들을 제거하기 위해 수행된다. 적합할 수 있는 다른 "베이킹" 접근법들은 적외선(IR) 베이킹, 대류 베이킹, 또는 IR/대류 하이브리드 베이킹을 포함한다는 점이 인식되어야 한다.
실시예에서, 두 경우(즉, 도 4aa/4ba 또는 도 4ab/4bb) 모두에서, 스크린 인쇄된 마스크(408/402)는 수용성 마스크 층이다. 실시예에서, 수용성 마스크 층은 수성 매질(aqueous media) 내에서 손쉽게 용해가능하다. 예를 들어, 일 실시예에서, 수용성 마스크 층은 알칼리성 용액, 산성 용액, 또는 탈이온수 중 하나 이상에서 용해되는 재료로 구성된다. 실시예에서, 수용성 마스크 층은 대략 섭씨 50-160도의 범위 내에서의 가열과 같은 가열 프로세스에 대한 노출 시에 수용성(water solubility)을 유지한다. 예를 들어, 일 실시예에서, 수용성 마스크 층은 레이저 및 플라즈마 에칭 싱귤레이션 프로세스에서 이용되는 챔버 조건들에 대한 노출에 후속하여 수용액(aqueous solutions)에서 용해된다. 일 실시예에서, 수용성 마스크 층은, 폴리비닐 알코올, 폴리아크릴산, 덱스트란, 폴리메타크릴산, 폴리에틸렌 이민, 또는 폴리에틸렌 산화물과 같은 재료로 구성되지만 이에 제한되지 않는다. 구체적인 실시예에서, 수용성 마스크 층은 수용액 내에서 대략 분당 1-15 마이크로미터의 범위 내의, 더 구체적으로는 대략 분당 1.3 마이크로미터의 에칭률을 갖는다.
실시예에서, 도 4ab/4bb에 대하여 도 4aa/4ba와 연관하여 설명된 예들을 대조해보면, 아래의 반도체 웨이퍼의 스트리트들의 패턴을 이미 갖고 있는 수용성 마스크 층을 스크린 인쇄하는 데에 있어서, 패턴의 블리딩(bleeding)을 회피하기 위해 더 높은 점도의 재료 층이 퇴적될 필요가 있을 수 있다. 예를 들어, 구체적인 실시예에서, 패터닝되는 스크린 인쇄된 마스크(408)는 대략 10,000-80,000 센티포아즈 범위의 점도를 갖는다. 대조적으로, 블랭킷 스크린 인쇄 프로세스의 경우에는 더 전형적인 더 낮은 점도의 재료가 스크린 인쇄될 수 있다. 예를 들어, 구체적인 실시예에서, 블랭킷 스크린 인쇄된 마스크(402)는 대략 2000-10,000 센티포아즈 범위의 점도를 갖는다.
다른 대조적인 예에서, 패터닝된 마스크(408)가 이미 스트리트들(407)을 노출시키므로, 마스크 재료는 스트리트(407)의 제거에 대하여 아래에 설명되는 바와 같이 반드시 레이저 절제를 겪을 필요는 없다. 대조적으로, 일 실시예에서, 블랭킷 마스크 층(402)은 스트리트들(407)을 제거하기 위해 이용되는 것과 동일한 레이저 절제 프로세스에서 패터닝된다. 이와 같이, 구체적인 실시예에서, 패터닝된 마스크(408)의 경우에, (예를 들어, 플라즈마 에칭을 통한 부가적인 보호를 제공하기 위해) 블랭킷 퇴적된 마스크 층(402)과 비교하여 더 두꺼운 마스크 층이 이용될 수 있다.
실시예에서, 두가지 경우(즉, 도 4aa/4ba 또는 도 4ab/4bb) 모두에서, 스크린 인쇄된 마스크(408/402)는 수용성 마스크 층 대신에 UV 경화가능한 마스크 층이다. 실시예에서, 마스크 층은 UV 경화가능한 층의 접착성을 적어도 대략 80%만큼 감소시키는 UV 광에 대한 민감성을 갖는다. 하나의 그러한 실시예에서, UV 층은 폴리비닐 클로라이드 또는 아크릴계 재료로 구성된다. 실시예에서, UV 경화가능한 층은 UV 광에 대한 노출 시에 약화되는 접착 특성을 갖는 재료 또는 재료들의 스택으로 구성된다. 실시예에서, UV 경화가능한 접착제 필름은 대략 365nm UV 광에 민감하다. 하나의 그러한 실시예에서, 이러한 민감도는 경화를 수행하기 위해 LED 광을 이용하는 것을 가능하게 한다.
도 4aa/4ba와 연관하여 설명된 동작으로부터 시작하는지 도 4ab/4bb와 연관하여 설명된 동작으로부터 시작하는지 간에, 도 4c 및 도 4d는 본 발명의 실시예에 따른, 반도체 웨이퍼를 다이싱하는 방법의 수행 동안의 복수의 집적 회로를 포함하는 반도체 웨이퍼의 단면도들을 도시한다.
도 4c를 참조하면, 도 4ba와 연관하여 설명된 프로세스로부터 진행되는 경우, 레이저 스크라이빙 프로세스는 집적 회로들(406) 사이의 반도체 웨이퍼(404)의 영역들(410)을 노출시키도록 스트리트들(407)을 레이저 절제하기 위해 이용된다. 그러나, 도 4bb와 연관하여 설명된 프로세스로부터 진행되는 경우, 레이저 스크라이빙 프로세스는 스트리트들(407) 및 마스크 층(402)(예를 들어, 패터닝된 마스크 층(408)을 형성하기 위한 것임)의 부분들 둘 다를 레이저 절제하기 위해 이용되어, 집적 회로들(406) 사이의 반도체 웨이퍼(404)의 영역들(410)을 노출시킨다. 어느 경우에서든, 집적 회로들(406) 사이에 본래 형성된 스트리트들(407)의 재료를 제거하기 위해 레이저 스크라이빙 프로세스가 이용된다. 본 발명의 실시예에 따르면, 레이저 스크라이빙 프로세스는 도 4c에 도시된 바와 같이 집적 회로들(406) 사이의 반도체 웨이퍼(404)의 영역들 내로 부분적으로 트렌치들(412)을 추가로 형성한다.
도 4d를 참조하면, 집적 회로들(406)을 싱귤레이션하기 위해 반도체 웨이퍼(404)는 반도체 웨이퍼(404)의 노출된 영역들(410)을 통해 에칭된다. 패터닝된 마스크(408)는 플라즈마 에칭 동안 집적 회로들(406)을 보호한다. 실시예에서, 패터닝된 마스크(408)는 반도체 웨이퍼(404)의 플라즈마 에칭에 후속하여 제거된다. 하나의 그러한 실시예에서, 패터닝된 마스크(408)는 수용성 마스크이고, 궁극적으로는 수용액으로 제거된다. 구체적인 실시예에서, 수용액은 차갑거나 뜨거운 탈이온수 용액이다.
실시예에서, 반도체 웨이퍼 또는 기판(404)은 제조 프로세스를 견디기에 적합한 재료로 구성되고, 그 위에 반도체 처리 층들이 적합하게 배치될 수 있다. 예를 들어, 일 실시예에서, 반도체 웨이퍼 또는 기판(404)은 결정질 실리콘, 게르마늄 또는 실리콘/게르마늄과 같은 Ⅳ족계 재료로 구성되지만 이에 제한되지는 않는다. 구체적인 실시예에서, 반도체 웨이퍼(404)를 제공하는 것은 단결정질 실리콘 기판을 제공하는 것을 포함한다. 구체적인 실시예에서, 단결정질 실리콘 기판은 불순물 원자들로 도핑된다. 다른 실시예에서, 반도체 웨이퍼 또는 기판(404)은 예를 들어 발광 다이오드들(LED들)의 제조에서 이용되는 Ⅲ-Ⅴ 재료 기판과 같이 Ⅲ-Ⅴ 재료로 구성된다.
실시예에서, 반도체 웨이퍼 또는 기판(404)은 그 위에 또는 내부에 집적 회로들(406)의 일부로서 배치된 반도체 디바이스들의 어레이를 갖는다. 그러한 반도체 디바이스들의 예들은, 실리콘 기판 내에 제조되고 유전체 층 내에 인케이싱된(encased) 메모리 디바이스들 또는 상보성 금속 산화물 반도체(CMOS) 트랜지스터들을 포함하지만 이에 제한되지는 않는다. 복수의 금속 인터커넥트는 디바이스들 또는 트랜지스터들 위에 그리고 주위의 유전체 층들 내에 형성될 수 있고, 집적 회로들(406)을 형성하도록 디바이스들 또는 트랜지스터들을 전기적으로 결합하기 위해 이용될 수 있다. 스트리트들(407)을 구성하는 재료들은 집적 회로들(406)을 형성하기 위해 이용되는 재료들과 유사하거나 동일할 수 있다. 예를 들어, 스트리트들(407)은 유전체 재료들, 반도체 재료들, 및 금속화(metallization)의 층들로 구성될 수 있다. 일 실시예에서, 스트리트들(407) 중 하나 이상은 집적 회로들(406)의 실제 디바이스들과 유사한 테스트 디바이스들을 포함한다.
실시예에서, 레이저 스크라이빙 프로세스를 이용하여 스트리트들(407)(및 아마도 마스크(402))을 패터닝하는 것은 펨토초 범위의 펄스 폭을 갖는 레이저를 이용하는 것을 포함한다. 구체적으로, 가시 스펙트럼에 자외선(UV) 및 적외선(IR)을 더한 범위(이들을 합하여 광대역 광학 스펙트럼이 됨) 내의 파장을 갖는 레이저가 펨토초 기반 레이저, 즉 펨토초(10-15초) 단위의 펄스 폭을 갖는 레이저를 제공하기 위해 이용될 수 있다. 일 실시예에서, 절제는 파장 의존적이지 않거나 본질적으로 파장 의존적이지 않으며, 따라서 복합 필름들(complex films), 예컨대 마스크(402)의 필름들, 스트리트들(407), 및 아마도 반도체 웨이퍼 또는 기판(404)의 일부에 적합하다.
도 5는 본 발명의 실시예에 따른, 더 긴 주파수들과 대비하여 펨토초 범위의 레이저 펄스를 이용하는 것의 효과를 도시한다. 도 5를 참조하면, 펨토초 범위의 펄스 폭을 갖는 레이저를 이용함으로써, 더 긴 펄스 폭들(예를 들어, 비아(500B)의 피코초 처리에 의한 손상(502B) 및 비아(500A)의 나노초 처리에 의한 상당한 손상(502A))과 대비하여 열 손상 문제들이 완화되거나 제거된다(예를 들어, 비아(500C)의 펨토초 처리에 의한 손상(502C)은 최소이거나 없음). 도 5에 도시된 바와 같이, 비아(500C)의 형성 동안의 손상의 제거 또는 완화는 (피코초 기반 레이저 절제에 대해 보여지는 것과 같은) 저에너지 재결합(low energy recoupling)의 부재 또는 (나노초 기반 레이저 절제에 대해 보여지는 것과 같은) 열 평형의 부재로 인한 것일 수 있다.
펄스 폭과 같은 레이저 파라미터들의 선택은 청결한 레이저 스크라이브 절단부를 달성하기 위해 치핑, 미세균열 및 박리를 최소화하는 성공적인 레이저 스크라이빙 및 다이싱 프로세스를 전개하는 데에 매우 중요할 수 있다. 레이저 스크라이브 절단부가 청결할수록, 궁극적인 다이 싱귤레이션을 위해 수행될 수 있는 에칭 프로세스가 더 원활해진다. 반도체 디바이스 웨이퍼들에서, 상이한 재료 타입들(예를 들어, 전도체들, 절연체들, 반도체들) 및 두께들의 많은 기능 층이 전형적으로 웨이퍼들 위에 배치된다. 그러한 재료들은 폴리머와 같은 유기 재료, 금속, 또는 실리콘 이산화물 및 실리콘 질화물과 같은 무기 유전체를 포함할 수 있지만, 이에 제한되지는 않는다.
웨이퍼 또는 기판 상에 배치된 개별 집적 회로들 사이의 스트리트는 집적 회로 자체와 유사하거나 동일한 층들을 포함할 수 있다. 예를 들어, 도 6은 본 발명의 실시예에 따른 반도체 웨이퍼 또는 기판의 스트리트 영역에서 이용될 수 있는 재료들의 스택의 단면도를 도시한다.
도 6을 참조하면, 스트리트 영역(600)은 실리콘 기판의 최상부 부분(602), 제1 실리콘 이산화물 층(604), 제1 에칭 정지 층(606), 제1 로우 K 유전체 층(608)(예를 들어, 실리콘 이산화물에 대해 유전 상수 4.0 미만의 유전 상수를 가짐), 제2 에칭 정지 층(610), 제2 로우 K 유전체 층(612), 제3 에칭 정지 층(614), 도핑되지 않은 실리카 글래스(undoped silica glass)(USG) 층(616), 및 제2 실리콘 이산화물 층(618)을 포함한다. 본 발명의 일 실시예와 연관하여(블랭킷 스크린 인쇄된 마스크의 경우에), 예를 들어 수용성 필름으로 구성되는 스크린 인쇄된 마스크(620)가 도시된다. 구리 금속화(622)가 제1 에칭 정지 층(606)과 제3 에칭 정지 층(614) 사이에 그리고 제2 에칭 정지 층(610)을 관통하여 배치된다. 구체적인 실시예에서, 제1, 제2 및 제3 에칭 정지 층(606, 610 및 614)은 실리콘 질화물로 구성되는 한편, 로우 K 유전체 층들(608 및 612)은 탄소 도핑된 실리콘 산화물 재료로 구성된다.
종래의 레이저 조사(laser irradiation)(예컨대, 나노초 기반 또는 피코초 기반 레이저 조사) 하에서, 스트리트(600)의 재료들은 광학적 흡수 및 절제 메커니즘들에 있어서 상당히 상이하게 거동한다. 예를 들어, 실리콘 이산화물과 같은 유전체 층들은 일반적인 조건들 하에서 상용화되어 있는 레이저 파장들 전부에 대해 본질적으로 투명하다. 대조적으로, 금속, 유기물(예를 들어, 로우 K 재료) 및 실리콘은 특히 나노초 기반 또는 피코초 기반 레이저 조사에 응답하여 광자들을 매우 쉽게 결합할 수 있다. 예를 들어, 도 7은 본 발명의 실시예에 따른, 결정질 실리콘(c-Si, 702), 구리(Cu, 704), 결정질 실리콘 이산화물(c-SiO2, 706) 및 비정질 실리콘 이산화물(a-SiO2, 708)에 대한 광자 에너지의 함수로서의 흡수 계수의 플롯(700)을 포함한다. 도 8은 레이저 펄스 에너지, 레이저 펄스 폭 및 레이저 빔 반경의 함수로서의 주어진 레이저에 대한 레이저 강도의 관계를 나타내는 수학식(800)이다.
무기 및 유기 유전체들, 금속들 및 반도체들의 일반적인 에너지 흡수 특성들은 특정 조건들 하에서 광범위하게 상이할 수 있지만, 흡수 계수들의 플롯(700) 및 수학식(800)을 이용하면, 실시예에서, 펨토초 레이저 기반 프로세스를 위한 파라미터들은 그러한 재료들에 대해 본질적으로 공통 절제 효과를 갖도록 선택될 수 있다. 예를 들어, 실리콘 이산화물의 흡수율은 비선형이고, 적절한 레이저 절제 파라미터들 하에서 유기 유전체들, 반도체들 및 금속들의 흡수율과 더 일치하게(in-line) 될 수 있다. 하나의 그러한 실시예에서, 높은 강도 및 짧은 펄스 폭의 펨토초 기반 레이저 프로세스는 유기 유전체, 반도체 또는 금속 중 하나 이상 및 실리콘 이산화물 층을 포함하는 층들의 스택을 절제하기 위해 이용된다. 구체적인 실시예에서, 스크린 인쇄된 마스크(선택적임, 즉 블랭킷 인쇄의 경우), 스트리트, 및 실리콘 기판의 일부를 제거하기 위해 펨토초 기반 레이저 조사 프로세스에서 대략 400 펨토초 이하의 펄스들이 이용된다.
대조적으로, 최적이 아닌 레이저 파라미터들이 선택되는 경우, 무기 유전체, 유기 유전체, 반도체 또는 금속 중 둘 이상을 수반하는 적층된 구조물에서, 레이저 절제 프로세스는 박리 문제를 야기할 수 있다. 예를 들어, 레이저는 측정가능한 흡수 없이 고 밴드갭 에너지 유전체들(예컨대, 대략 9eV 밴드갭을 갖는 실리콘 이산화물)을 관통한다. 그러나, 레이저 에너지는 하부 금속 또는 실리콘 층에서 흡수되어, 금속 또는 실리콘 층들의 상당한 기화(vaporization)를 야기할 수 있다. 기화는 높은 압력을 생성하여, 상부 실리콘 이산화물 유전체 층을 리프트-오프(lift-off)할 수 있고, 잠재적으로는 심각한 층간 박리 및 미세균열을 야기한다. 실시예에서, 피코초 기반 레이저 조사 프로세스들은 복합 스택들에서의 박리 및 미세균열을 초래하는 한편, 펨토초 기반 레이저 조사 프로세스들은 동일한 재료 스택들의 박리 또는 미세균열을 초래하지 않는 것으로 입증되었다.
유전체 층들을 직접 절제할 수 있게 하기 위해, 유전체 재료들이 광자들을 강하게 흡수함으로써 전도성 재료와 유사하게 거동하도록 유전체 재료들의 이온화가 발생할 필요가 있을 수 있다. 흡수는 레이저 에너지의 대부분이 유전체 층의 궁극적인 절제 이전에 하부 실리콘 또는 금속 층들까지 침투하는 것을 차단할 수 있다. 실시예에서, 무기 유전체들의 이온화는, 레이저 강도가 무기 유전체 재료들에서의 광자-이온화(photon-ionization)를 개시하고 이온화에 영향을 미치기에 충분히 높을 때 실현가능하다.
본 발명의 실시예에 따르면, 적합한 펨토초 기반 레이저 프로세스들은 다양한 재료들에서의 비선형 상호작용을 통상적으로 초래하는 높은 피크 강도(복사 조도(irradiance))를 특징으로 한다. 하나의 그러한 실시예에서, 펨토초 레이저 소스들은 대략 10 펨토초 내지 500 펨토초의 범위, 바람직하게는 100 펨토초 내지 400 펨토초의 범위 내의 펄스 폭을 갖는다. 일 실시예에서, 펨토초 레이저 소스들은 대략 1570 나노미터 내지 200 나노미터의 범위, 바람직하게는 540 나노미터 내지 250 나노미터의 범위 내의 파장을 갖는다. 일 실시예에서, 레이저 및 대응하는 광학 시스템은 작업 표면에서 대략 3 마이크로미터 내지 15 마이크로미터의 범위, 바람직하게는 대략 5 마이크로미터 내지 10 마이크로미터의 범위 내의 초점 스폿(focal spot)을 제공한다.
작업 표면에서의 공간 빔 프로파일은 싱글 모드(가우시안)일 수 있거나 성형된 톱-해트 프로파일(shaped top-hat profile)을 가질 수 있다. 실시예에서, 레이저 소스는 대략 200㎑ 내지 10㎒의 범위, 바람직하게는 대략 500㎑ 내지 5㎒의 범위 내의 펄스 반복률을 갖는다. 실시예에서, 레이저 소스는 작업 표면에서 대략 0.5uJ 내지 100uJ의 범위, 바람직하게는 대략 1uJ 내지 5uJ의 범위 내의 펄스 에너지를 전달한다. 실시예에서, 레이저 스크라이빙 프로세스는 대략 500㎜/sec 내지 5m/sec의 범위, 바람직하게는 대략 600㎜/sec 내지 2m/sec의 범위 내의 속도로 워크피스 표면(work piece surface)을 따라 진행된다.
스크라이빙 프로세스는 단일 과정(pass)으로만 또는 복수의 과정으로 진행될 수 있지만, 실시예에서는 바람직하게 1-2회 과정으로 진행될 수 있다. 일 실시예에서, 워크피스에서의 스크라이빙 깊이는 대략 5 마이크로미터 내지 50 마이크로미터 깊이의 범위, 바람직하게는 대략 10 마이크로미터 내지 20 마이크로미터 깊이의 범위 내이다. 레이저는 주어진 펄스 반복률에서의 단일 펄스들의 트레인, 또는 펄스 버스트들의 트레인으로 인가될 수 있다. 실시예에서, 생성되는 레이저 빔의 커프 폭은, 디바이스/실리콘 계면에서 측정될 때, 대략 2 마이크로미터 내지 15 마이크로미터의 범위 내이지만, 실리콘 웨이퍼 스크라이빙/다이싱에서는 바람직하게는 대략 6 마이크로미터 내지 10 마이크로미터의 범위 내에 있다.
무기 유전체(예를 들어, 실리콘 이산화물)의 이온화를 달성하고 무기 유전체의 직접적인 절제 전에 하부층 손상에 의해 야기되는 박리 및 치핑을 최소화하기 위해 충분히 높은 레이저 강도를 제공하는 것과 같이 혜택 및 이점을 갖는 레이저 파라미터들이 선택될 수 있다. 또한, 파라미터들은 정밀하게 제어되는 절제 폭(예를 들어, 커프 폭) 및 깊이를 갖는 산업 응용을 위한 의미있는 프로세스 수율을 제공하도록 선택될 수 있다. 위에서 설명된 바와 같이, 펨토초 기반 레이저는, 피코초 기반 및 나노초 기반 레이저 절제 프로세스들과 비교하여, 그러한 이점들을 제공하는 데에 훨씬 더 적합하다. 그러나, 펨토초 기반 레이저 절제의 스펙트럼에서조차도, 특정 파장들이 다른 파장들보다 더 양호한 성능을 제공할 수 있다. 예를 들어, 일 실시예에서, UV 범위에 더 가깝거나 UV 범위 내에 있는 파장을 갖는 펨토초 기반 레이저 프로세스는 IR 범위에 더 가깝거나 IR 범위 내에 있는 파장을 갖는 펨토초 기반 레이저 프로세스보다 더 청결한 절제 프로세스를 제공한다. 그러한 구체적인 실시예에서, 반도체 웨이퍼 또는 기판 스크라이빙에 적합한 펨토초 기반 레이저 프로세스는 대략 540 나노미터 이하의 파장을 갖는 레이저에 기초한다. 그러한 구체적인 실시예에서, 대략 540 나노미터 이하의 파장을 갖는 레이저의 대략 400 펨토초 이하의 펄스들이 이용된다. 그러나, 대안적인 실시예에서, 이중 레이저 파장(예를 들어, IR 레이저와 UV 레이저의 조합)이 이용된다.
도 4d를 다시 참조하면, 본 발명의 실시예에 따르면, 반도체 웨이퍼(404)를 에칭하는 것은 펨토초 기반 레이저 스크라이빙 프로세스로 형성된 트렌치들을 에칭하여, 궁극적으로 반도체 웨이퍼(404)를 완전히 관통하여 에칭하는 것을 포함한다. 일 실시예에서, 에칭은, 제1 에칭 동작을 이용하여 벌크 에칭을 제공하고, 다음으로 제2 에칭 동작을 수행하여, 다이싱된 웨이퍼 또는 기판의 노출된 표면들을 평활화함으로써 수행된다. 일 실시예에서, 보쉬(Bosch) 타입 에칭 프로세스가 이용된다.
실시예에서, 반도체 웨이퍼(404)의 에칭은 플라즈마 에칭 프로세스를 이용하는 것을 포함한다. 일 실시예에서, 관통 실리콘 비아 타입 에칭 프로세스가 이용된다. 예를 들어, 구체적인 실시예에서, 반도체 웨이퍼(404)의 재료의 에칭률은 분당 25 마이크로미터 초과이다. 다이 싱귤레이션 프로세스의 플라즈마 에칭 부분을 위해 초고밀도 플라즈마 소스가 이용될 수 있다. 그러한 플라즈마 에칭 프로세스를 수행하기에 적합한 프로세스 챔버의 예는 미국 캘리포니아주 서니베일에 있는 Applied Materials로부터 입수가능한 Applied Centura® SilviaTM Etch 시스템이다. Applied Centura® SilviaTM Etch 시스템은 용량성 및 유도성 RF 커플링을 결합하는데, 이는 자기적 증대(magnetic enhancement)에 의해 제공되는 개선을 가지면서도, 용량성 커플링만을 이용할 때 가능한 것에 비해, 이온 밀도 및 이온 에너지에 대한 훨씬 더 독립적인 제어를 제공한다. 이러한 조합은, 매우 낮은 압력에서조차도, 잠재적으로 손상을 주는 높은 DC 바이어스 레벨 없이 비교적 고밀도의 플라즈마를 달성하기 위해, 이온 에너지로부터 이온 밀도를 효과적으로 디커플링하는 것을 가능하게 한다. 이는 예외적으로 넓은 프로세스 윈도우를 초래한다. 그러나, 실리콘을 에칭할 수 있는 임의의 플라즈마 에칭 챔버가 이용될 수 있다. 예시적인 실시예에서, 본질적으로 정밀한 프로파일 제어 및 사실상 스캘럽이 없는 측벽들을 유지하면서, 종래의 실리콘 에칭률의 대략 40%보다 큰 에칭률로 단결정질 실리콘 기판 또는 웨이퍼(404)를 에칭하기 위해 딥 실리콘 에칭(deep silicon etch)이 이용된다. 구체적인 실시예에서, 관통 실리콘 비아 타입 에칭 프로세스가 이용된다. 에칭 프로세스는 반응성 가스로부터 생성된 플라즈마에 기초하며, 이러한 반응성 가스는 일반적으로 SF6, C4F8, CHF3, XeF2와 같은 불소계 가스, 또는 비교적 빠른 에칭률로 실리콘을 에칭할 수 있는 임의의 다른 반응성 가스이다. 실시예에서, 패터닝되는 스크린 인쇄된 마스크(408)는 프로세스의 플라즈마 에칭 부분 동안 집적 회로들(406)을 보호하고, 도 4d에 도시된 바와 같이 싱귤레이션 프로세스 후에 제거된다.
따라서, 도 4aa, 도 4ba, 도 4ab, 도 4bb, 도 4c 및 도 4d를 다시 참조하면, 웨이퍼 다이싱은 마스크 층(선택적임)을 통하여, (금속화를 포함하여) 웨이퍼 스트리트들을 통하여, 그리고 부분적으로는 실리콘 기판 내로의 초기 레이저 절제에 의해 수행될 수 있다. 레이저 펄스 폭은 펨토초 범위에서 선택될 수 있다. 다음으로, 후속하는 관통 실리콘 딥 플라즈마 에칭에 의해 다이 싱귤레이션이 완료될 수 있다. 다이싱을 위한 재료 스택의 구체적인 예는 본 발명의 실시예에 따라 도 9a 내지 도 9d와 연관하여 아래에 설명된다. 제공된 예에서, 백킹 테이프(backing tape)에 부착된 다이 부착 필름이 설명된다. 백킹 테이프는 도 13과 연관하여 아래에 더 상세하게 설명되는 바와 같이 더 큰 기판 지지체의 일부일 수 있다.
도 9a를 참조하면, 하이브리드 레이저 절제 및 플라즈마 에칭 다이싱을 위한 재료 스택은 스크린 인쇄된 마스크(902)(도시된 바와 같이 블랭킷일 수 있거나, 또는 파선으로 도시된 바와 같이 개구(903)로 패터닝될 수 있음), 디바이스 층(904), 및 기판(906)을 포함한다. 스크린 인쇄된 마스크(902), 디바이스 층(904), 및 기판(906)은 백킹 테이프(910)에 부착되는 다이 부착 필름(908) 위에 배치된다. 실시예에서, 스크린 인쇄된 마스크(902)는 수용성 마스크이다. 디바이스 층(904)은 하나 이상의 로우 K 유전체 층(예컨대, 탄소 도핑된 산화물 층) 및 하나 이상의 금속 층(예컨대, 구리 층) 위에 배치된 무기 유전체 층(예컨대, 실리콘 이산화물)을 포함한다. 디바이스 층(904)은 집적 회로들 사이에 배열된 스트리트들을 또한 포함하고, 스트리트들은 집적 회로들과 동일하거나 유사한 층들을 포함한다. 기판(906)은 벌크 단결정질 실리콘 기판이다.
실시예에서, 벌크 단결정질 실리콘 기판(906)은 다이 부착 필름(908)에 고정되기 전에 후면으로부터 박형화된다. 박형화는 후면 그라인드 프로세스(backside grind process)에 의해 수행될 수 있다. 일 실시예에서, 벌크 단결정질 실리콘 기판(906)은 대략 50-300 마이크로미터 범위 내의 두께로 박형화된다. 실시예에서, 박형화는 레이저 절제 및 플라즈마 에칭 다이싱 프로세스 이전에 수행된다는 점에 유의하는 것이 중요하다. 실시예에서, 다이 부착 필름(908)(또는 박형화된 또는 얇은 웨이퍼 또는 기판을 백킹 테이프(910)에 본딩할 수 있는 임의의 적합한 대체물)은 대략 20 마이크로미터의 두께를 갖는다.
도 9b를 참조하면, 스크린 인쇄된 마스크(902)(위치(903)에 존재하는 경우), 디바이스 층(904) 및 기판(906)의 일부는 펨토초 기반 레이저 스크라이빙 프로세스(912)를 이용하여 패터닝되어, 기판(906) 내에 트렌치들(914)을 형성한다. 도 9c를 참조하면, 관통 실리콘 딥 플라즈마 에칭 프로세스(916)가 이용되어, 트렌치(914)를 다이 부착 필름(908)까지 하향 연장하고, 이는 다이 부착 필름(908)의 최상부 부분을 노출시키고 실리콘 기판(906)을 싱귤레이션한다. 디바이스 층(904)은 관통 실리콘 딥 플라즈마 에칭 프로세스(916) 동안 스크린 인쇄된 마스크(902)에 의해 보호된다.
도 9d를 참조하면, 싱귤레이션 프로세스는 다이 부착 필름(908)을 패터닝하는 것, 백킹 테이프(910)의 최상부 부분을 노출시키는 것, 및 다이 부착 필름(908)을 싱귤레이션하는 것을 더 포함할 수 있다. 실시예에서, 다이 부착 필름은 레이저 프로세스에 의해 또는 에칭 프로세스에 의해 싱귤레이션된다. 추가의 실시예들은 (예를 들어, 개별 집적 회로들로서) 기판(906)의 싱귤레이션된 부분들을 백킹 테이프(910)로부터 후속하여 제거하는 것을 포함할 수 있다. 일 실시예에서, 싱귤레이션된 다이 부착 필름(908)은 기판(906)의 싱귤레이션된 부분들의 후면들 상에 유지된다. 다른 실시예들은 스크린 인쇄된 마스크(902)를 디바이스 층(904)으로부터 제거하는 것을 포함할 수 있다. 대안적인 실시예에서, 예를 들어, 기판(906)이 대략 50 마이크로미터보다 얇은 경우, 부가적인 플라즈마 프로세스의 이용 없이 기판(906)을 완전하게 싱귤레이션하기 위해 레이저 절제 프로세스(912)가 이용된다.
다이 부착 필름(908)을 싱귤레이션하는 것에 후속하여, 실시예에서, 스크린 인쇄된 마스크(902)는 디바이스 층(904)으로부터 제거된다. 실시예에서, 싱귤레이션된 집적 회로들은 패키징을 위해 백킹 테이프(910)로부터 제거된다. 하나의 그러한 실시예에서, 패터닝된 다이 부착 필름(908)은 각각의 집적 회로의 후면 상에 유지되고, 최종 패키징에 포함된다. 그러나, 다른 실시예에서, 패터닝된 다이 부착 필름(908)은 싱귤레이션 프로세스 동안 또는 싱귤레이션 프로세스에 후속하여 제거된다.
도 4ba, 도 4bb, 도 4c 및 도 4d를 다시 참조하면, 복수의 집적 회로(406)는 대략 10 마이크로미터 이하의 폭을 갖는 스트리트들(407)에 의해 분리될 수 있다. 펨토초 기반 레이저 스크라이빙 접근법의 이용은, 적어도 부분적으로는 레이저의 엄격한 프로파일 제어로 인해, 집적 회로들의 레이아웃에서의 그러한 압축을 가능하게 할 수 있다. 예를 들어, 도 10은 본 발명의 실시예에 따른, 최소 폭으로 제한될 수 있는 종래의 다이싱과 대비하여 더 좁은 스트리트들을 이용함으로써 달성되는 반도체 웨이퍼 또는 기판 상에서의 압축을 도시한다.
도 10을 참조하면, 최소 폭(예를 들어, 레이아웃(1000)에서의 대략 70 마이크로미터 이상의 폭)으로 제한될 수 있는 종래의 다이싱과 대비하여, 더 좁은 스트리트들(예를 들어, 레이아웃(1002)에서의 대략 10 마이크로미터 이하의 폭)을 이용함으로써 반도체 웨이퍼 상에서의 압축이 달성된다. 그러나, 펨토초 기반 레이저 스크라이빙 프로세스에 의해 스트리트 폭을 10 마이크로미터 미만으로 감소시킬 수 있더라도, 그것이 항상 바람직하지는 않을 수 있다는 점이 이해되어야 한다. 예를 들어, 일부 응용들은 집적 회로들을 분리하는 스트리트들 내에 더미 또는 테스트 디바이스들을 제조하기 위해 적어도 40 마이크로미터의 스트리트 폭을 요구할 수 있다.
도 4ba, 도 4bb, 도 4c 및 도 4d를 다시 참조하면, 복수의 집적 회로(406)는 비제한적인 레이아웃으로 반도체 웨이퍼 또는 기판(404) 상에 배열될 수 있다. 예를 들어, 도 11은 더 조밀한 패킹을 허용하는 자유형 집적 회로 배열을 도시한다. 본 발명의 실시예에 따르면, 더 조밀한 패킹은 그리드 정렬 접근법들과 대비하여 웨이퍼당 더 많은 다이를 제공할 수 있다. 도 11을 참조하면, 자유형 레이아웃(예를 들어, 반도체 웨이퍼 또는 기판(1102) 상의 비제한적인 레이아웃)은 그리드 정렬 접근법들(예를 들어, 반도체 웨이퍼 또는 기판(1100) 상의 제한적인 레이아웃)과 대비하여 더 조밀한 패킹을 허용하며 그에 따라 웨이퍼당 더 많은 다이를 허용한다. 실시예에서, 레이저 절제 및 플라즈마 에칭 싱귤레이션 프로세스의 속도는 다이 크기, 레이아웃, 또는 스트리트들의 개수에 독립적이다.
단일 프로세스 툴이 하이브리드 레이저 절제 및 플라즈마 에칭 싱귤레이션 프로세스에서의 동작들 중 다수 또는 전부를 수행하도록 구성될 수 있다. 예를 들어, 도 12는 본 발명의 실시예에 따른, 웨이퍼들 또는 기판들의 레이저 및 플라즈마 다이싱을 위한 툴 레이아웃의 블록도를 도시한다.
도 12를 참조하면, 프로세스 툴(1200)은 팩토리 인터페이스(1202)(FI)를 포함하고, 이 팩토리 인터페이스에는 복수의 로드 록(1204)이 결합되어 있다. 클러스터 툴(1206)이 팩토리 인터페이스(1202)와 결합된다. 클러스터 툴(1206)은 하나 이상의 플라즈마 에칭 챔버, 예컨대 플라즈마 에칭 챔버(1208)를 포함한다. 또한, 레이저 스크라이브 장치(1210)가 팩토리 인터페이스(1202)에 결합된다. 일 실시예에서, 프로세스 툴(1200)의 전체 풋프린트는 도 12에 도시된 바와 같이 대략 3500 밀리미터(3.5 미터) × 대략 3800 밀리미터(3.8 미터)일 수 있다.
실시예에서, 레이저 스크라이브 장치(1210)는 펨토초 기반 레이저를 하우징한다. 펨토초 기반 레이저는 위에서 설명된 레이저 절제 프로세스들과 같은 하이브리드 레이저 및 에칭 싱귤레이션 프로세스의 레이저 절제 부분을 수행하기에 적합하다. 일 실시예에서, 레이저 스크라이브 장치(1210) 내에 이동가능 스테이지가 또한 포함되고, 이동가능 스테이지는 펨토초 기반 레이저에 대하여 웨이퍼 또는 기판(또는 웨이퍼나 기판의 캐리어)을 이동시키도록 구성된다. 구체적인 실시예에서, 펨토초 기반 레이저도 이동가능하다. 일 실시예에서, 레이저 스크라이브 장치(1210)의 전체 풋프린트는 도 12에 도시된 바와 같이 대략 2240 밀리미터 × 대략 1270 밀리미터일 수 있다.
실시예에서, 하나 이상의 플라즈마 에칭 챔버(1208)는 복수의 집적 회로를 싱귤레이션하기 위해, 패터닝된 마스크 내의 갭들을 통해 웨이퍼 또는 기판을 에칭하도록 구성된다. 하나의 그러한 실시예에서, 하나 이상의 플라즈마 에칭 챔버(1208)는 딥 실리콘 에칭 프로세스를 수행하도록 구성된다. 구체적인 실시예에서, 하나 이상의 플라즈마 에칭 챔버(1208)는 미국 캘리포니아주 서니베일에 있는 Applied Materials로부터 입수가능한 Applied Centura® SilviaTM Etch 시스템이다. 에칭 챔버는, 단결정질 실리콘 기판들 또는 웨이퍼들 상에 또는 내에 하우징되는 싱귤레이션 집적 회로들을 생성하기 위해 이용되는 딥 실리콘 에칭을 위해 특정하게 설계될 수 있다. 실시예에서, 높은 실리콘 에칭률을 촉진하기 위해, 고밀도 플라즈마 소스가 플라즈마 에칭 챔버(1208) 내에 포함된다. 실시예에서, 싱귤레이션 또는 다이싱 프로세스의 높은 제조 수율을 가능하게 하기 위해, 하나보다 많은 에칭 챔버가 프로세스 툴(1200)의 클러스터 툴(1206) 부분에 포함된다.
팩토리 인터페이스(1202)는 레이저 스크라이브 장치(1210)를 갖는 외부 제조 설비 및 클러스터 툴(1206) 사이의 인터페이스를 위한 적합한 대기 포트(atmospheric port)일 수 있다. 팩토리 인터페이스(1202)는 웨이퍼들(또는 그것의 캐리어들)을 저장 유닛들(예컨대, 정면 개구 통합 포드들(front opening unified pods))로부터 클러스터 툴(1206) 또는 레이저 스크라이브 장치(1210) 중 어느 하나 또는 둘 다에 이송하기 위한 암 또는 블레이드를 갖는 로봇들을 포함할 수 있다.
클러스터 툴(1206)은 싱귤레이션의 방법에서의 기능들을 수행하기에 적합한 다른 챔버들을 포함할 수 있다. 예를 들어, 일 실시예에서, 부가적인 에칭 챔버를 대신하여, 스크린 인쇄 처리 시스템 또는 챔버(1212)가 포함된다. 스크린 인쇄 처리 시스템 또는 챔버(1212)는 웨이퍼 또는 기판의 레이저 스크라이빙 이전에 웨이퍼 또는 기판의 디바이스 층 상에 또는 위에 마스크를 형성하도록 구성될 수 있다. 하나의 그러한 실시예에서, 스크린 인쇄 처리 시스템 또는 챔버(1212)는 블랭킷 또는 스트리트 노출 패턴을 갖는 수용성 층을 형성하기에 적합하다. 일 실시예에서, 부가적인 에칭 챔버를 대신하여, 습식 스테이션(1214)이 포함된다. 습식 스테이션은 기판 또는 웨이퍼의 레이저 스크라이브 및 플라즈마 에칭 싱귤레이션 프로세스에 후속하여 수용성 마스크를 제거하거나 잔류물들 및 파편들을 세정하기에 적합할 수 있다. 실시예에서, 계측 스테이션이 프로세스 툴(1200)의 컴포넌트로서 또한 포함된다.
본 발명의 양태에서, 얇은 기판(예를 들어, 대략 100 마이크로미터 이하의 두께를 가짐)이 하이브리드 레이저 절제 및 플라즈마 에칭 싱귤레이션 프로세스에서 수용된다. 하나의 그러한 실시예에서, 얇은 기판은 기판 캐리어 상에 지지된다. 그러나, 기판 캐리어는 또한 더 두꺼운 기판들을 위해서도 이용될 수 있다는 점이 인식되어야 한다. 임의의 경우에, 일례에서, 도 13은 본 발명의 실시예에 따른, 싱귤레이션 프로세스 동안 얇은 웨이퍼를 지지하기에 적합한 기판 캐리어의 평면도를 도시한다.
도 13을 참조하면, 기판 캐리어(1300)는 테이프 링(1304)에 의해 둘러싸인 백킹 테이프(1302)의 층을 포함한다. 얇은 웨이퍼 또는 기판과 같은 웨이퍼 또는 기판(1306)은 기판 캐리어(1300)의 백킹 테이프(1302)에 의해 지지된다. 일 실시예에서, 웨이퍼 또는 기판(1306)은 다이 부착 필름에 의해 백킹 테이프(1302)에 부착된다. 일 실시예에서, 테이프 링(1304)은 스테인리스 스틸로 구성된다.
실시예에서, 싱귤레이션 프로세스는 기판 캐리어(1300)와 같은 기판 캐리어를 수용하도록 크기가 정해지는 시스템 내에 수용될 수 있다. 하나의 그러한 실시예에서, 시스템(1200)과 같은 시스템은 기판 캐리어에 의해 지지되지 않는 기판 또는 웨이퍼를 수용하도록 다른 방식으로 크기가 정해지는 시스템 풋프린트에 대해 영향을 미치지 않고서 얇은 웨이퍼 프레임을 수용할 수 있다. 일 실시예에서, 시스템(1200) 및 그에 따른 스크린 인쇄 처리 시스템 또는 챔버(1212)는 300(또는 아마도 450) 밀리미터 직경의 웨이퍼 또는 기판을 수용하도록 크기가 정해진다. 동일한(또는 약간 수정된) 시스템은 도 13에 도시된 바와 같이 대략 380 밀리미터 폭 × 380 밀리미터 길이의 웨이퍼 캐리어를 수용할 수 있다. 다른 형상들 및 치수들의 웨이퍼 캐리어들이 또한 수용될 수 있다는 점이 인식되어야 한다.
단독 형태의 또는 기판 캐리어 상에 제공된 반도체 웨이퍼들의 스크린 인쇄에 적합할 수 있거나 그를 수용하도록 수정될 수 있는 스크린 인쇄 시스템의 예시적인 도해에서, 도 14는 본 발명의 실시예들을 구현하기 위해 이용될 수 있는 스크린 인쇄 처리 시스템의 개략적인 등축도이다.
도 14를 참조하면, 기판 스크린 인쇄 처리 시스템 또는 시스템(1400)은 기판(1450) 상에 패터닝된 재료 층을 스크린 인쇄하도록 구성되는 스크린 인쇄 컴포넌트들을 갖는다. 구체적으로, 시스템(1400)은 블레이드(1500)를 각각 갖는 인쇄 헤드들(1402)을 제공한다. 일 실시예에서, 시스템(1400)은 2개의 인입 컨베이어(1411), 액츄에이터 어셈블리(1440), 복수의 처리 네스트(processing nests)(1431), 복수의 처리 헤드(1402), 2개의 인출 컨베이어(1412), 및 시스템 제어기(1401)를 일반적으로 포함한다.
인입 컨베이어들(1411)은 병렬 처리 구성으로 구성되어, 각각의 인입 컨베이어가 입력 컨베이어(1413)와 같은 입력 디바이스로부터 미처리된 기판들(1450)을 수용하고, 각각의 미처리된 기판(1450)을 액츄에이터 어셈블리(1440)에 결합된 처리 네스트(1431)로 이송할 수 있게 된다. 부가적으로, 인출 컨베이어들(1412)은 병렬로 구성되어, 각각의 인출 컨베이어가 처리 네스트(1431)로부터 처리된 기판(1450)을 수용하고, 각각의 처리된 기판(1450)을 출력 컨베이어(1414)와 같은 기판 제거 디바이스로 이송할 수 있게 된다.
일 실시예에서, 각각의 출력 컨베이어(1414)는 처리 헤드들(1402)을 통해 기판(1450) 상에 퇴적된 재료를 경화하기 위해, 처리된 기판들(1450)을 오븐(1499)을 통해 이송하도록 적응된다. 시스템(1400)은, 예를 들어 정밀 정렬을 위한 하나 이상의 카메라를 이용함으로써, 처리를 위해 기판들의 정밀한 이동 및 위치지정을 요구하는 다른 기판 처리 모듈들을 포함할 수 있다.
시스템(1400)이 2개의 인쇄 헤드(1402) 및 4개의 처리 네스트(1431)를 갖는 것으로서 도시되었지만, 시스템(1400)은 본 발명의 범위로부터 벗어나지 않고서 부가적인 인쇄 헤드들(1402) 및/또는 처리 네스트들(1431)을 포함할 수 있다. 일 실시예에서, 인입 컨베이어(1411) 및 인출 컨베이어(1412)는 시스템 제어기(1401)와 통신하는 액츄에이터(도시되지 않음)를 이용하여, 시스템(1400) 내의 원하는 위치로 기판들(1450)을 지지 및 이송하기 위한 적어도 하나의 벨트(1416)를 포함한다. 도 14는 2 벨트 스타일의 기판 이송 시스템(1416)을 일반적으로 도시하지만, 본 발명의 기본 범위로부터 변화하지 않고서 동일한 기판 이송 및 위치지정 기능들을 수행하기 위해 다른 타입의 이송 메커니즘들이 이용될 수 있다.
일 실시예에서, 시스템(1400)은 처리가 수행되기 전에 그리고 처리가 수행된 후에 기판들(1450)을 찾고(locate) 검사하도록 적응되는 검사 시스템(1460)을 또한 포함한다. 검사 시스템(1460)은 기판(1450)을 검사하도록 위치되는 하나 이상의 카메라(1420)를 포함할 수 있다. 검사 시스템(1460)은 적어도 하나의 카메라(1420)(예를 들어, CCD(charge coupled device) 카메라), 및 찾고 검사하고 결과들을 시스템 제어기(1401)에 전달할 수 있는 다른 전자 컴포넌트들을 일반적으로 포함한다. 일 실시예에서, 검사 시스템(1460)은 인입 기판(1450)의 특정 피쳐들의 위치를 찾고, 기판(1450)의 배향 및 위치의 분석을 위해 검사 결과들을 시스템 제어기(1401)에 전달하여, 기판(1450)의 처리 이전에 기판(1450)을 인쇄 헤드(1402) 아래에 정밀하게 위치시키는 것을 돕는다. 일 실시예에서, 검사 시스템(1460)은 손상되거나 잘못 처리된 기판들이 생산 라인으로부터 제거될 수 있도록 기판들(1450)을 검사한다. 일 실시예에서, 처리 네스트들(1431)은, 위에 위치된 기판(1450)을 조명하여 기판이 검사 시스템(1460)에 의해 더 쉽게 검사될 수 있도록 하기 위해 램프 또는 다른 유사한 광학 복사 디바이스를 각각 포함할 수 있다.
일 실시예에서, 시스템(1400) 내에서 이용되는 2개의 인쇄 헤드(1402)는 스크린 인쇄 프로세스 동안 처리 네스트(1431) 상에 배치된 기판(1450)의 표면 상에 원하는 패턴으로 재료(예를 들어, 수용성 마스크 재료)를 퇴적하도록 적응될 수 있다. 일 실시예에서, 인쇄 헤드(1402)는 시스템 제어기(1401)와 통신하는 복수의 액츄에이터(예를 들어, 스텝퍼 모터 또는 서보모터)를 포함하고, 인쇄 헤드(1402) 내에 배치된 스크린 인쇄 마스크(도시되지 않음)의 위치 및/또는 각도 배향을 인쇄 중인 기판(1450)에 대하여 조정하기 위해 이용된다. 일 실시예에서, 스크린 인쇄 마스크는 기판(1450)의 표면 상에 스크린 인쇄되는 재료의 패턴 및 배치를 정의하기 위해 스크린 인쇄 마스크를 관통하여 형성되는 복수의 홀, 슬롯 또는 다른 애퍼처들을 갖는 금속 시트 또는 플레이트이다. 일반적으로, 기판(1450)의 표면 상에 퇴적될 스크린 인쇄 패턴은, 시스템 제어기(1401)에 의해 검사 시스템(1460)으로부터 수신된 정보 및 액츄에이터들을 이용하여 스크린 인쇄 마스크를 배향하는 것에 의해 자동화된 방식으로 기판(1450)에 정렬된다.
도 15는 예를 들어 위에서 설명된 시스템(1400)에 포함시킴으로써 본 발명의 실시예들을 구현하기 위해 이용될 수 있는 블레이드(1500)의 사시도이다.
도 15를 참조하면, 블레이드(1500)는 고정된 지지 프레임(1512)을 포함한다. 프레임(1512)은 화살표 F에 의해 표시되는 방향으로 움직이는 하우징 시팅(housing seating)(1515)을 가지며, 그 안에서 슬라이더(1514)가 슬라이딩가능하게 위치된다. 예를 들어, 슬라이더(1514)는 최신 기술에서 평면에 평행한 평면으로서 일반적으로 식별되는 평면 XY에 직교하는 방향 Z로서 일반적으로 알려진 방향으로 이동할 수 있으며, 평면 XY를 따라 블레이드(1500)가 인쇄 동작을 수행하기 위해 이동한다.
프레임(1512)은 적어도 프레임(1512)에 대한 슬라이더(1514)의 움직임을 안내하고 지지하기 위해 슬라이더(1514)와 연관되는 롤링 타입(1532)의 슬라이딩 아일렛(eyelet)(1530) - 그 안에서 복수의 슬라이딩 요소가 슬라이딩할 수 있음 - 을 측방향으로 갖는다. 슬라이더(1514)는 스크류(1522)에 의해 하부 로커 암 플레이트(lower rocker arm plate)(1516)에 힌지연결되고(hinged), 차례로 그 하부 로커 암 플레이트는 아래로부터 인쇄 말단(print extremity)(1518)을 지지하고 위치시킨다. 인쇄 말단(1518)은 로커 암 플레이트(1516)의 길이를 따라 전개되는 사각형 형상을 갖는다.
구체적으로, 로커 암 플레이트(1516)는 슬라이더(1514)의 하부 부착 단부(1515)에서 스크류(1522)를 중심으로 하여 피봇된다. 피봇은 피봇 축 둘레에서의 블레이드(1500)의 인쇄 말단(1518)의 원하는 각도 움직임(angular play)을 허용한다. 이러한 방식으로 피봇가능하여, 인쇄 말단(1518)은 자신의 정면 코너(facing corner)를 인쇄 재료의 상이한 또는 불균일한 분포에 적응시키도록 구성된다. 프레임(1512)은 다른 하우징 시팅들(1524)을 갖고, 거기에서 복수의 영구 자석(1526)이 배치되고 고정된다. 이 경우에, 도 15에서 "+" 극성을 보이고 있는 자석들(1526)은 일정한 강도의 원하는 자기장을 생성할 수 있다. 슬라이더(1514)는 스크류들과 같은 부착 요소들에 의해 부착되는 지지 플레이트(1529)를 포함한다. 지지 플레이트(1529)는 프레임(1512)과 협력하여 간극(1531)을 정의하고, 그 간극 안에는 전형적으로 전도체 재료의 하나 이상의 나선(spirals)으로 구성되는 전기 코일(1528)이 제공된다. 일부 실시예들에 따르면, 전기 코일(1528)은 약 100개 내지 약 1000개에서 선택되는 개수의 나선을 구비하는 타입의 것이다. 전기 코일(1528)은 자석들(1526)을 향하고, 슬라이더(1514)의 지지 플레이트(1529)에 부착되어 지지 플레이트와 함께 견고하게 된다. 전기 코일(1528)에는 원하는 강도를 가지며 예를 들어 강도 및 위상을 유리하게 조정할 수 있는 전기 전류가 공급될 수 있다.
전기 코일(1528)에서 순환하는 전기 전류는 자석들(1526)의 자기장과 상호작용하여, 전기 코일(1528)의 스러스트를 결정하는 자기력을 발생시키며, 그러한 전기 코일은 슬라이더(1514)에 고정되어, 결과적으로는 슬라이더를 화살표 F에 의해 표시된 방향으로 이동하게 한다. 결과적으로, 이 경우에, 자석들(1526)과 전기 코일(1528)의 조합은 방향 Z에서의 블레이드의 이동을 제어하기 위한 보이스 코일 선형 액츄에이터 타입의 이동 시스템을 정의한다. 전기 코일(1528)에서 순환하는 전류를 제어함으로써, 슬라이더(1514)를 지지 프레임(1512)에 대하여 위치시킬 목적으로 전기 코일(1528) 자신을 자석들(1526)에 대해 선택적으로 수정하는 것이 가능해진다. 구체적으로, 슬라이더(1514) 및 그에 따른 블레이드(1500)의 인쇄 말단(1518)의 상향 또는 하향(화살표 F) 이동을 결정하기 위해, 전기 코일(1528) 내의 전기 전류의 이동 방향을 선택적으로 반전시키는 것이 가능하다. 또한, 전력이 인가되지 않고, 따라서 전기 코일(1528)에서 전류가 순환하고 있지 않을 때, 블레이드(1500)는 중력으로 인해 아래로 내려오고, 보이스 코일 모터는 블레이드를 상승된 위치에 유지함으로써 작동한다. 이것은 블레이드(1500) 자체의 중량이 인쇄를 위해 이용되는 압력을 결정하는 데에 이용된다는 이점을 갖는다.
실시예에서, 블레이드(1500)는 시스템(1400)의 시스템 제어기(1401)와 연관된다. 기억 수단에 포함된 소프트웨어를 이용함으로써, 시스템 제어기(1401)는 전기 코일(1528)에서 순환하는 전류의 강도를 조절하여, 슬라이더(1514)를 이동시키는 자기력을 변조할 수 있다. 이러한 방식으로, 블레이드(1500)의 위치를 미세하게 제어하는 것이 가능하다. 또한, 전기 코일(1528) 내의 전류를 변화시킴으로써, 블레이드(1500), 특히 인쇄 말단(1518)이 스크린 인쇄 동안 작용하게 되는 압력을 조절하는 것이 가능해진다.
블레이드(1500)는 한 쌍의 측미적 조절기(micrometric regulators)(1534)를 또한 포함할 수 있고, 이는 몇 분의 1 밀리미터로부터 몇 분의 1 센티미터까지 변화하는 다양한 조정의 시행을 허용한다. 이 경우, 측미적 조절기들(1534)은 하우징 시팅(1515) 내에서 슬라이더(1514)의 측부들에 배치되고, 지지 프레임(1512)에 부착되거나 임의의 경우에는 지지 프레임과 연관된다. 측미적 조절기들(1534)은 선형 액츄에이터들(1536)을 구비하고, 그 선형 액츄에이터들은 차례로 로커 암 플레이트(1516)의 대향 단부들(1538)에 직접 결합되며, 피봇 축 둘레에서의 블레이드(1500)의 각도 움직임 및 진동의 진폭을 조절하기 위해 단부(1538)에 작용하도록 작동될 수 있다. 측미적 조절기들(1534)의 상측 단부에 작용함으로써, 선형 액츄에이터들(1536)의 연장범위(extension)를 변화시키고, 결과적으로 인쇄 말단(1518)을 지지하는 로커 암 플레이트(1516)의 진동의 진폭에 대한 원하는 각도 한계를 결정하며, 그에 따라 블레이드(1500)의 더 양호하고 정확한 조절을 획득하는 것이 가능하다.
지금까지 설명된 바와 같은 기판 상에서의 실크 스크린 인쇄를 위해, 본 발명의 분야 및 범위로부터 벗어나지 않고서 블레이드(1500)에 대해 부분들의 수정들 및/또는 추가들이 행해질 수 있다는 것은 명확하다. 또한, 본 발명이 구체적인 예들을 참조하여 설명되었지만, 본 기술분야의 통상의 기술자라면, 기판 상에서의 실크 스크린 인쇄를 위해, 청구항들에 제시된 바와 같은 특성들을 가지며 그에 따라 본 명세서에 정의된 보호 범위 내에 모두 있는 많은 다른 등가의 형태의 블레이드를 분명히 달성할 수 있다는 것이 명확하다.
본 발명의 실시예들은 본 발명의 실시예들에 따른 프로세스를 수행하도록 컴퓨터 시스템(또는 다른 전자 디바이스들)을 프로그래밍하기 위해 이용될 수 있는 명령어들이 저장되어 있는 머신 판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 제품 또는 소프트웨어로서 제공될 수 있다. 일 실시예에서, 컴퓨터 시스템은 도 12와 연관하여 설명된 프로세스 툴(1200) 및/또는 도 14와 연관하여 설명된 시스템 제어기(1401)와 결합된다. 머신 판독가능 매체는 머신(예를 들어, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장 또는 전송하기 위한 임의의 메커니즘을 포함한다. 예를 들어, 머신 판독가능(예를 들어, 컴퓨터 판독가능) 매체는 머신(예를 들어, 컴퓨터) 판독가능 저장 매체(예를 들어, 판독 전용 메모리("ROM"), 랜덤 액세스 메모리("RAM"), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 디바이스들 등), 머신(예를 들어, 컴퓨터) 판독가능 전송 매체(전기적, 광학적, 음향적 또는 다른 형태의 전파 신호들(예를 들어, 적외선 신호들, 디지털 신호들 등)) 등을 포함한다.
도 16은 머신으로 하여금 본 명세서에 설명된 방법론들 중 임의의 하나 이상을 수행하게 하기 위한 명령어들의 세트가 실행될 수 있는 컴퓨터 시스템(1600)의 예시적인 형태의 머신의 도식적인 표현을 도시한다. 대안적인 실시예들에서, 머신은 근거리 네트워크(LAN), 인트라넷, 익스트라넷 또는 인터넷에서 다른 머신들에 접속(예를 들어, 네트워킹)될 수 있다. 머신은 클라이언트-서버 네트워크 환경에서의 서버 또는 클라이언트 머신으로서, 또는 피어-투-피어(또는 분산형) 네트워크 환경에서의 피어 머신으로서 동작할 수 있다. 머신은 개인용 컴퓨터(PC), 태블릿 PC, 셋톱 박스(STB), PDA(Personal Digital Assistant), 셀룰러 전화기, 웹 어플라이언스, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 머신에 의해 취해질 액션들을 특정하는 명령어들의 세트(순차적 또는 다른 방식)를 실행할 수 있는 임의의 머신일 수 있다. 또한, 단일 머신만이 도시되어 있지만, "머신"이라는 용어는 또한 본 명세서에 설명된 방법론들 중 임의의 하나 이상을 수행하도록 명령어들의 세트(또는 복수의 세트)를 개별적으로 또는 공동으로 실행하는 머신들(예를 들어, 컴퓨터들)의 임의의 집합을 포함하는 것으로 간주되어야 한다.
예시적인 컴퓨터 시스템(1600)은, 버스(1630)를 통해 서로 통신하는 프로세서(1602), 메인 메모리(1604)(예를 들어, 판독 전용 메모리(ROM), 플래시 메모리, 동기식 DRAM(SDRAM) 또는 램버스 DRAM(RDRAM)과 같은 동적 랜덤 액세스 메모리(DRAM) 등), 정적 메모리(1606)(예를 들어, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM) 등), 및 2차 메모리(1618)(예를 들어, 데이터 저장 디바이스)를 포함한다.
프로세서(1602)는 마이크로프로세서, 중앙 처리 유닛 등과 같은 하나 이상의 범용 처리 디바이스를 나타낸다. 더 구체적으로, 프로세서(1602)는 CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 다른 명령어 세트들을 구현하는 프로세서, 또는 명령어 세트들의 조합을 구현하는 프로세서들일 수 있다. 또한, 프로세서(1602)는 주문형 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA), 디지털 신호 프로세서(DSP), 네트워크 프로세서 등과 같은 하나 이상의 특수 목적 처리 디바이스일 수 있다. 프로세서(1602)는 본 명세서에 설명된 동작들을 수행하기 위한 처리 로직(1626)을 실행하도록 구성된다.
컴퓨터 시스템(1600)은 네트워크 인터페이스 디바이스(1608)를 더 포함할 수 있다. 컴퓨터 시스템(1600)은 비디오 디스플레이 유닛(1610)(예를 들어, 액정 디스플레이(LCD), 발광 다이오드 디스플레이(LED) 또는 CRT(cathode ray tube)), 영숫자 입력 디바이스(1612)(예를 들어, 키보드), 커서 제어 디바이스(1614)(예를 들어, 마우스), 및 신호 생성 디바이스(1616)(예를 들어, 스피커)를 또한 포함할 수 있다.
2차 메모리(1618)는, 본 명세서에 설명된 방법론들 또는 기능들 중 임의의 하나 이상을 구현하는 명령어들의 하나 이상의 세트(예를 들어, 소프트웨어(1622))가 저장되어 있는 머신 액세스가능 저장 매체(또는 더 구체적으로는 컴퓨터 판독가능 저장 매체)(1631)를 포함할 수 있다. 또한, 소프트웨어(1622)는 컴퓨터 시스템(1600)에 의한 소프트웨어의 실행 동안 완전하게 또는 적어도 부분적으로 메인 메모리(1604) 내에 그리고/또는 프로세서(1602) 내에 상주할 수 있으며, 메인 메모리(1604) 및 프로세서(1602)는 머신 판독가능 저장 매체를 또한 구성한다. 소프트웨어(1622)는 네트워크 인터페이스 디바이스(1608)를 통해 네트워크(1620)를 경유하여 또한 송신 또는 수신될 수 있다.
예시적인 실시예에서는 머신 액세스가능 저장 매체(1631)가 단일의 매체인 것으로 도시되어 있지만, "머신 판독가능 저장 매체"라는 용어는 명령어들의 하나 이상의 세트를 저장하는 단일의 매체 또는 복수의 매체(예를 들어, 중앙집중형 또는 분산형 데이터베이스 및/또는 연관된 캐시들 및 서버들)를 포함하는 것으로 간주되어야 한다. "머신 판독가능 저장 매체"라는 용어는, 머신에 의한 실행을 위해 명령어들의 세트를 저장하거나 인코딩할 수 있으며 머신으로 하여금 본 발명의 방법론들 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하는 것으로 또한 간주되어야 한다. 따라서, "머신 판독가능 저장 매체"라는 용어는 고체 상태 메모리, 및 광학 및 자기 매체를 포함하지만 이에 제한되지는 않는 것으로 간주되어야 한다.
본 발명의 실시예에 따르면, 머신 액세스가능 저장 매체에는, 스트리트들에 의해 분리되는 복수의 집적 회로를 갖는 반도체 웨이퍼를 다이싱하는 방법을 데이터 처리 시스템이 수행하게 하는 명령어들이 저장되어 있으며, 이 방법은 반도체 웨이퍼 위에 패터닝된 마스크를 스크린 인쇄하는 단계를 수반하고, 패터닝된 마스크는 집적 회로들을 커버하고, 반도체 웨이퍼의 스트리트들을 노출시킨다. 이 방법은, 집적 회로들 사이의 반도체 웨이퍼의 영역들을 노출시키기 위해 레이저 스크라이빙 프로세스를 이용하여 스트리트들을 레이저 절제하는 단계를 또한 수반한다. 이 방법은, 집적 회로들을 싱귤레이션하기 위해 반도체 웨이퍼의 노출된 영역들을 통해 반도체 웨이퍼를 플라즈마 에칭하는 단계를 또한 수반한다. 패터닝된 마스크는 플라즈마 에칭 동안 집적 회로들을 보호한다.
본 발명의 실시예에 따르면, 머신 액세스가능 저장 매체에는, 스트리트들에 의해 분리되는 복수의 집적 회로를 갖는 반도체 웨이퍼를 다이싱하는 방법을 데이터 처리 시스템이 수행하게 하는 명령어들이 저장되어 있으며, 이 방법은 반도체 웨이퍼 위에 블랭킷 마스킹 층을 스크린 인쇄하는 단계를 수반하고, 블랭킷 마스킹은 반도체 웨이퍼의 스트리트들 및 집적 회로들을 커버한다. 이 방법은, 패터닝된 마스크를 제공하며 집적 회로들 사이의 반도체 웨이퍼의 영역들을 노출시키기 위해 레이저 스크라이빙 프로세스를 이용하여 스트리트들 및 블랭킷 마스킹 층의 부분들을 레이저 절제하는 단계를 또한 수반한다. 이 방법은, 집적 회로들을 싱귤레이션하기 위해 반도체 웨이퍼의 노출된 영역들을 통해 반도체 웨이퍼를 플라즈마 에칭하는 단계를 또한 수반한다. 패터닝된 마스크는 플라즈마 에칭 동안 집적 회로들을 보호한다.
이와 같이, 레이저 스크라이빙 및 플라즈마 에칭을 이용한 웨이퍼 다이싱을 위해 스크린 인쇄 마스크를 이용하는 방법들이 개시되었다.

Claims (15)

  1. 스트리트들에 의해 분리되는 복수의 집적 회로를 포함하는 반도체 웨이퍼를 다이싱하는 방법으로서,
    상기 반도체 웨이퍼 위에 패터닝된 마스크를 스크린 인쇄하는 단계 - 상기 패터닝된 마스크는 상기 집적 회로들을 커버하고, 상기 반도체 웨이퍼의 스트리트들을 노출시킴 -;
    상기 집적 회로들 사이의 상기 반도체 웨이퍼의 영역들을 노출시키기 위해 레이저 스크라이빙 프로세스를 이용하여 상기 스트리트들을 레이저 절제하는 단계; 및
    상기 집적 회로들을 싱귤레이션하기 위해 상기 반도체 웨이퍼의 상기 노출된 영역들을 통해 상기 반도체 웨이퍼를 플라즈마 에칭하는 단계 - 상기 패터닝된 마스크는 상기 플라즈마 에칭 동안 상기 집적 회로들을 보호함 -
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 패터닝된 마스크를 스크린 인쇄하는 단계는 수용성 마스크를 스크린 인쇄하는 단계를 포함하는, 방법.
  3. 제2항에 있어서,
    상기 수용성 마스크를 스크린 인쇄하는 단계는 대략 10,000-80,000 센티포아즈(centiPoise)의 범위 내의 점도를 갖는 수용성 재료를 스크린 인쇄하는 단계를 포함하는, 방법.
  4. 제3항에 있어서,
    상기 수용성 재료를 스크린 인쇄하는 단계에 후속하여, 상기 수용성 재료를 대략 섭씨 100도 미만의 온도에서 베이킹하는 단계를 더 포함하는 방법.
  5. 제2항에 있어서,
    상기 반도체 웨이퍼를 플라즈마 에칭하는 단계에 후속하여, 상기 수용성 마스크를 수용액(aqueous solution)으로 제거하는 단계를 더 포함하는 방법.
  6. 제2항에 있어서,
    상기 수용성 마스크를 스크린 인쇄하는 단계는, 폴리비닐 알코올, 폴리아크릴산, 덱스트란, 폴리메타크릴산, 폴리에틸렌 이민(polyethylene imine) 및 폴리에틸렌 산화물로 구성되는 그룹으로부터 선택된 재료를 스크린 인쇄하는 단계를 포함하는, 방법.
  7. 제1항에 있어서,
    상기 레이저 스크라이빙 프로세스를 이용하여 상기 스트리트들을 레이저 절제하는 단계는 펨토초 기반 레이저 프로세스를 이용하는 단계를 포함하고, 상기 반도체 웨이퍼를 플라즈마 에칭하는 단계는 고밀도 플라즈마 에칭 프로세스를 이용하는 단계를 포함하는, 방법.
  8. 스트리트들에 의해 분리되는 복수의 집적 회로를 포함하는 반도체 웨이퍼를 다이싱하는 방법으로서,
    상기 반도체 웨이퍼 위에 블랭킷 마스킹 층을 스크린 인쇄하는 단계 - 상기 블랭킷 마스킹은 상기 반도체 웨이퍼의 스트리트들 및 상기 집적 회로들을 커버함 -;
    패터닝된 마스크를 제공하며 상기 집적 회로들 사이의 상기 반도체 웨이퍼의 영역들을 노출시키기 위해, 레이저 스크라이빙 프로세스를 이용하여 상기 스트리트들 및 상기 블랭킷 마스킹 층의 부분들을 레이저 절제하는 단계; 및
    상기 집적 회로들을 싱귤레이션하기 위해 상기 반도체 웨이퍼의 상기 노출된 영역들을 통해 상기 반도체 웨이퍼를 플라즈마 에칭하는 단계 - 상기 패터닝된 마스크는 상기 플라즈마 에칭 동안 상기 집적 회로들을 보호함 -
    를 포함하는 방법.
  9. 제8항에 있어서,
    상기 블랭킷 마스킹 층을 스크린 인쇄하는 단계는 수용성 재료 층을 스크린 인쇄하는 단계를 포함하는, 방법.
  10. 제8항에 있어서,
    상기 레이저 스크라이빙 프로세스를 이용하여 상기 스트리트들 및 상기 블랭킷 마스킹 층의 부분들을 레이저 절제하는 단계는 펨토초 기반 레이저 프로세스를 이용하는 단계를 포함하고, 상기 반도체 웨이퍼를 플라즈마 에칭하는 단계는 고밀도 플라즈마 에칭 프로세스를 이용하는 단계를 포함하는, 방법.
  11. 복수의 집적 회로를 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템으로서,
    팩토리 인터페이스;
    상기 팩토리 인터페이스와 결합된 스크린 인쇄 처리 시스템;
    상기 팩토리 인터페이스와 결합된 레이저 스크라이브 장치; 및
    상기 팩토리 인터페이스와 결합된 플라즈마 에칭 챔버
    를 포함하는 시스템.
  12. 제11항에 있어서,
    상기 스크린 인쇄 처리 시스템 및 상기 플라즈마 에칭 챔버는 상기 팩토리 인터페이스와 결합된 클러스터 툴 내에 하우징되는, 시스템.
  13. 제12항에 있어서,
    상기 스크린 인쇄 처리 시스템은 수용성 마스크를 스크린 인쇄하도록 구성되고,
    상기 클러스터 툴은 상기 수용성 마스크 층을 제거하도록 구성된 습식 스테이션(wet station)을 더 포함하는, 시스템.
  14. 제11항에 있어서,
    상기 스크린 인쇄 처리 시스템은 패터닝된 마스크를 스크린 인쇄하도록 구성되고, 상기 스크린 인쇄 처리 시스템은 스크린을 반도체 웨이퍼와 정렬하기 위한 하나 이상의 카메라를 포함하는, 시스템.
  15. 제11항에 있어서,
    상기 스크린 인쇄 처리 시스템은 블레이드 장치를 하우징하는, 시스템.
KR1020167017719A 2013-12-06 2014-11-25 레이저 스크라이브 및 플라즈마 에칭 웨이퍼 다이싱 프로세스를 위한 스크린 인쇄 마스크 KR20160094417A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/099,707 2013-12-06
US14/099,707 US9312177B2 (en) 2013-12-06 2013-12-06 Screen print mask for laser scribe and plasma etch wafer dicing process
PCT/US2014/067498 WO2015084661A1 (en) 2013-12-06 2014-11-25 Screen print mask for laser scribe and plasma etch wafer dicing process

Publications (1)

Publication Number Publication Date
KR20160094417A true KR20160094417A (ko) 2016-08-09

Family

ID=53271913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167017719A KR20160094417A (ko) 2013-12-06 2014-11-25 레이저 스크라이브 및 플라즈마 에칭 웨이퍼 다이싱 프로세스를 위한 스크린 인쇄 마스크

Country Status (5)

Country Link
US (1) US9312177B2 (ko)
JP (1) JP2016540386A (ko)
KR (1) KR20160094417A (ko)
TW (1) TWI639186B (ko)
WO (1) WO2015084661A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101318B1 (ko) * 2019-01-16 2020-04-16 한국기술교육대학교 산학협력단 하이브리드 가공기술을 이용한 비원형 하우징 장치 및 하우징 장치 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150060401A1 (en) * 2013-08-29 2015-03-05 Corning Incorporated Method of edge coating a batch of glass articles
US20160172243A1 (en) * 2014-12-11 2016-06-16 Nxp B.V. Wafer material removal
CN106181033A (zh) * 2016-08-24 2016-12-07 江苏中科大港激光科技有限公司 V型丝激光焊接平网压紧焊接装置
US20200006567A1 (en) * 2017-02-15 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
GB201708927D0 (en) * 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
JP6890893B2 (ja) * 2017-08-08 2021-06-18 株式会社ディスコ 金属が露出した基板の加工方法
CN108555447A (zh) * 2017-08-21 2018-09-21 潘绍合 一种改良型太阳能光伏板装置
KR102192025B1 (ko) * 2017-09-14 2020-12-16 주식회사 원익아이피에스 기판처리장치
US11063003B2 (en) * 2018-10-02 2021-07-13 Nanya Technology Corporation Semiconductor device with diced semiconductor chips and method for manufacturing the same
US11664276B2 (en) * 2018-11-30 2023-05-30 Texas Instruments Incorporated Front side laser-based wafer dicing
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
CN114069196A (zh) * 2020-07-30 2022-02-18 Oppo广东移动通信有限公司 壳体组件及其制备方法、天线组件和电子设备

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS5512131A (en) * 1978-07-11 1980-01-28 Hitachi Chem Co Ltd Preparation of polyamic acid for semiconductor treatment
JPS56114335A (en) * 1980-02-13 1981-09-08 Fujitsu Ltd Semiconductor device and its manufacture
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
JPH11111646A (ja) * 1997-10-02 1999-04-23 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6574250B2 (en) 2000-01-10 2003-06-03 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光***和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
US8207010B2 (en) * 2007-06-05 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
TWI419268B (zh) * 2007-09-21 2013-12-11 Teramikros Inc 半導體裝置及其製造方法
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US20120216691A1 (en) 2009-09-03 2012-08-30 Applied Materials, Inc. Blade for silk-screen printing on a print support
US20110269269A1 (en) * 2010-05-03 2011-11-03 National Semiconductor Corporation Laser ablation alternative to low cost leadframe process
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR20120023258A (ko) * 2010-09-01 2012-03-13 주식회사 이오테크닉스 웨이퍼 가공방법 및 웨이퍼 가공장치
CN102034721B (zh) 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
US8927393B1 (en) * 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101318B1 (ko) * 2019-01-16 2020-04-16 한국기술교육대학교 산학협력단 하이브리드 가공기술을 이용한 비원형 하우징 장치 및 하우징 장치 제조 방법

Also Published As

Publication number Publication date
US20150162243A1 (en) 2015-06-11
TW201528352A (zh) 2015-07-16
JP2016540386A (ja) 2016-12-22
US9312177B2 (en) 2016-04-12
WO2015084661A1 (en) 2015-06-11
TWI639186B (zh) 2018-10-21

Similar Documents

Publication Publication Date Title
US9312177B2 (en) Screen print mask for laser scribe and plasma etch wafer dicing process
KR101958016B1 (ko) 기판 캐리어를 이용한 하이브리드 레이저 및 플라즈마 에칭 웨이퍼 다이싱
KR101880973B1 (ko) 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
US8846498B2 (en) Wafer dicing using hybrid multi-step laser scribing process with plasma etch
KR101920343B1 (ko) 플라즈마 에칭을 갖는 하이브리드 갈바닉 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI605505B (zh) 從晶圓背側切割晶圓
KR101870301B1 (ko) 다중-펄스 버스트들을 갖는 펄스 트레인 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
KR102303589B1 (ko) 마스크리스 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 웨이퍼 다이싱 프로세스
KR20160055933A (ko) 웨이퍼 후면 및 전면으로부터의 웨이퍼 다이싱
US20140346641A1 (en) Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
KR20190012268A (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
KR20200085947A (ko) 레이저 및 플라즈마 에칭을 이용하는 웨이퍼 다이싱을 위한 균일한 마스킹
JP2022511299A (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
CN116250070A (zh) 用于等离子体蚀刻晶片切单工艺的遮蔽环套件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application