KR20160029899A - Printed circuit board and manufacturing method thereof - Google Patents

Printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
KR20160029899A
KR20160029899A KR1020140118587A KR20140118587A KR20160029899A KR 20160029899 A KR20160029899 A KR 20160029899A KR 1020140118587 A KR1020140118587 A KR 1020140118587A KR 20140118587 A KR20140118587 A KR 20140118587A KR 20160029899 A KR20160029899 A KR 20160029899A
Authority
KR
South Korea
Prior art keywords
copper foil
copper
plating layer
copper plating
base
Prior art date
Application number
KR1020140118587A
Other languages
Korean (ko)
Other versions
KR101640751B1 (en
Inventor
박재형
황수형
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020140118587A priority Critical patent/KR101640751B1/en
Publication of KR20160029899A publication Critical patent/KR20160029899A/en
Application granted granted Critical
Publication of KR101640751B1 publication Critical patent/KR101640751B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

In the present invention, a manufacturing method of a printed circuit board comprises the following steps: forming a first copper plating layer in an area relevant to a region where a cavity is formed on a base copper foil of a double-sided core substrate; progressing first accumulation and circuit formation; consecutively detaching and separating the double-sided core substrate after progressing second accumulation; subsequently forming a third copper plating layer on the base copper foil corresponding to the region formed in the first copper plating layer; and forming a cavity space by sequentially removing by etching the third copper plating layer, the base copper foil, and the first copper plating layer having a surface exposed after coating a solder resist.

Description

인쇄회로기판 및 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 부품내장형 인쇄회로기판(Embedded Printed Circuit Board) 제조공법에 관한 것으로서, 특히 부품을 내장하기 위한 캐비티를 형성하는 공법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an embedded printed circuit board (Embedded Printed Circuit Board), and more particularly to a method of forming a cavity for embedding a component.

반도체 칩과 같은 부품(component)을 기판의 표면에 실장하는 대신에, 부품을 인쇄회로기판 속에 내장하면 회로의 집적도를 증가시킬 수 있고 신호잡음 등 기생성분을 감소시킬 수 있어서, 부품내장형 인쇄회로기판에 관한 기술이 인쇄회로기판 제조업계의 관심을 끌고 있다. 이하에서, 기판에 내장하는 부품을 칩이라고도 칭하며 용어를 혼용하여 사용하기로 한다. It is possible to increase the degree of integration of the circuit and to reduce the parasitic component such as signal noise by incorporating the component into the printed circuit board instead of mounting the component such as the semiconductor chip on the surface of the substrate, Has attracted the attention of the printed circuit board manufacturing industry. Hereinafter, the parts contained in the substrate are also referred to as chips, and the terms are used in combination.

도1a 내지 도1c는 종래기술에 따른 부품내장형 인쇄회로기판을 제작하는 전형적인 공정순서를 나타낸 도면이다. 1A to 1C are diagrams illustrating a typical process sequence for manufacturing a component-embedded printed circuit board according to the prior art.

도1a를 참조하면, 회로가 형성된 내층코어(10)에 절연층(20)과 동박(30)을 적층하고 가열가압함으로써 라미네이트를 한다. 이어서, 도1b를 참조하면, 외층에 이미지 프로세스를 진행해서 외층회로를 형성한다. 도1c를 참조하면, 레이저 드릴 또는 기계적 드릴을 이용해서 칩을 내장할 캐비티(40)과 비아홀(50)을 제작한다. 1A, an insulating layer 20 and a copper foil 30 are laminated on an inner layer core 10 in which a circuit is formed, and laminated by heating and pressing. Next, referring to FIG. 1B, an image process is performed on the outer layer to form an outer layer circuit. Referring to FIG. 1C, a cavity 40 and a via hole 50 are formed to embed the chip using a laser drill or a mechanical drill.

그런데, 캐비티(40)를 제작하기 위한 드릴 공정에 있어서, 드릴 면적이 넓어서 공정소요시간이 길어지는 문제가 있다. 그 결과, 리드타임이 길어지고 공정비용이 상승하는 문제가 발생한다. 더욱이, 종래기술은 2층 이상의 고다층 형성이 용이하지 않은 단점이 있다. However, in the drilling process for manufacturing the cavity 40, there is a problem that the drilling area is wide and the time required for the process is prolonged. As a result, the lead time becomes longer and the process cost increases. Moreover, the prior art has a disadvantage in that it is not easy to form two or more layers and a high multilayer structure.

1. 대한민국 특허공개 제10-2006-0005348호.1. Korean Patent Publication No. 10-2006-0005348. 2. 대한민국 특허공개 제10-2011-0011614호.2. Korean Patent Publication No. 10-2011-0011614.

본 발명의 제1 목적은 부품내장형기판의 캐비티를 드릴을 사용하지 아니하고 제작하는 공법을 제공하는데 있다.A first object of the present invention is to provide a method of manufacturing a cavity of a component-embedded substrate without using a drill.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 공정시간을 단축하고 공정비용을 절감할 수 있는 캐비티 제조공법을 제공하는데 있다. A second object of the present invention is to provide a cavity manufacturing method which can shorten the process time and reduce the process cost in addition to the first object.

본 발명의 제3 목적은 상기 제1, 2 목적에 부가하여, 2층 이상의 고다층기판으로서 짝수층 또는 홀수층의 회로층에 제한없는 기판을 제공하는데 있다. A third object of the present invention is, in addition to the first and second objects, to provide an unrestricted substrate for a circuit layer of an even-numbered layer or an odd-numbered layer as a high-

상기 목적을 달성하기 위하여, 본 발명은 절연층 양면에 캐리어동박과 베이스동박이 피복되고, 상기 캐리어동박과 베이스동박으로 서로 분리(detach) 가능한 양면 코어기판을 기재로 하여 인쇄회로기판을 제조하는 방법을 제공한다. In order to achieve the above object, the present invention provides a method for manufacturing a printed circuit board using a double-sided core substrate coated with a carrier copper foil and a base copper foil on both sides of the insulating layer and detachable from the carrier copper foil and the base copper foil .

본 발명은 (a) 베이스동박 위에 캐비티 영역만을 노출하는 제1 도금마스크를 형성하는 단계; (b) 상기 제1 도금마스크를 마스크로 해서 동도금을 실시하여 베이스동박 위에 선택적으로 제1 동도금층을 형성하는 단계; (c) 상기 제1 도금마스크를 박리 제거하고 절연층과 제1 동박을 적층하고 가열가압 라미네이트하는 단계; (d) 제1 동박 위에 회로패턴이 전사된 제2 도금마스크를 형성하고 동도금을 실시해서 제1 동박 위에 제2 동도금층을 형성한 후 상기 제2 도금마스크를 박리제거하고 해프에칭을 실시해서 표면이 노출된 제1 동박을 제거함으로서 제2 동도금층에 회로를 형성하는 단계; (e) 제2 동도금층 위에 절연층과 제2 동박을 적층하고 가열가압 라미네이트하는 단계; (f) 상기 베이스동박과 캐리어 동박을 서로 분리하여 상기 단계(e)의 구조물을 두 개로 분리하는 단계; (g) 표면이 노출된 베이스동박 위에 제3 도금마스크를 형성하고 동도금을 실시해서 제3 동도금층을 형성한 후, 상기 제3 도금마스크를 박리제거하고 해프에칭을 실시해서 표면이 노출된 베이스동박을 제거함으로서 제3 동도금층에 회로를 형성하는 단계; 및 (h) 표면에 솔더레지스트를 선택적으로 도포하고 표면이 노출된 제3 동도금층과, 베이스동박과, 제1 동도금층을 차례로 식각 제거함으로써 캐비티를 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.(A) forming a first plating mask that exposes only a cavity region on a base copper foil; (b) performing copper plating using the first plating mask as a mask to selectively form a first copper plating layer on the base copper foil; (c) peeling and removing the first plating mask, laminating the insulating layer and the first copper foil, and applying heat-pressure lamination; (d) forming a second plating mask on which a circuit pattern is transferred on the first copper foil, performing copper plating to form a second copper plating layer on the first copper foil, peeling off the second plating mask, Forming a circuit in the second copper plating layer by removing the exposed first copper; (e) laminating an insulating layer and a second copper foil on the second copper plating layer and heat-pressure laminating; (f) separating the base copper foil and the carrier copper foil from each other to divide the structure of step (e) into two; (g) forming a third copper plating layer on the base copper foil whose surface is exposed, performing copper plating to form a third copper plating layer, peeling off the third plating mask, and performing half- Forming a circuit in the third copper plating layer; And (h) forming a cavity by selectively applying a solder resist to the surface and etching the third copper plating layer, the base copper foil and the first copper plating layer, the surface of which is exposed, to form a cavity. to provide.

본 발명은 빌드업 회로를 형성하는 과정에 동도금층을 적층 형성하였다가 염화동으로 상기 적층 동도금층을 식각 제거함으로써 캐비티를 형성하므로, 종래기술과 달리 캐비티 드릴을 위한 리드타임이 추가로 필요하지 않다. 또한, 본 발명은 레이저 드릴 공정을 생략할 수 있으므로 원가절감과 생산비용을 낮출 수 있는 장점이 있다. The present invention forms a cavity by laminating a copper plating layer in the process of forming a buildup circuit and etching the laminated copper plating layer with a copper chloride, so that a lead time for the cavity drill is not further required unlike the prior art. In addition, since the present invention can omit the laser drilling process, it is advantageous in cost reduction and production cost can be reduced.

도1a 내지 도1c는 종래기술에 따른 부품내장형 인쇄회로기판을 제작하는 전형적인 공정순서를 나타낸 도면.
도2a 내지 도2m은 본 발명에 따른 부품내장형 제조공법을 나타낸 도면. 1A to 1C are diagrams illustrating a typical process sequence for manufacturing a component-embedded printed circuit board according to the prior art.
Figs. 2A to 2M are views showing a method of manufacturing a built-in part according to the present invention. Fig.

본 발명은 양면 코어기판의 베이스동박 위에 캐비티가 형성된 부위에 해당하는 영역에 제1 동도금층을 형성하고, 제1차 적층 및 회로형성을 진행하고, 이어서 제2차 적층을 진행한 후 양면 코어기판을 디태치하여 두 개의 구조물로 분리한다. 이어서, 제1 동도금층이 형성된 부위에 대응된 베이스동박 위에 제3 동도금층을 형성하고, 솔더레지스트를 도포한 후 표면이 노출된 제3 동도금층과, 베이스동박, 제1 동도금층을 차례로 식각함으로써 캐비티를 형성한다. The present invention is characterized in that a first copper plating layer is formed in a region corresponding to a region where a cavity is formed on a base copper foil of a double-sided core substrate, a first lamination and a circuit formation are progressed, Is detached and separated into two structures. Then, a third copper plating layer is formed on the base copper foil corresponding to the portion where the first copper plating layer is formed, and the third copper plating layer whose surface is exposed after the solder resist is applied and the base copper foil and the first copper plating layer are sequentially etched Thereby forming a cavity.

이하, 첨부도면 도2a 내지 도2m을 참조하여 본 발명에 따른 부품내장형 제조공법을 상세히 설명한다.Hereinafter, a component built-in method according to the present invention will be described in detail with reference to FIGS. 2A to 2M.

도2a를 참조하면, 본 발명은 에폭시수지 절연층(100c) 양면에 캐리어 동박(100b)과 베이스동박(100a)이 피복되어 있는 양면 코어기판(100)에서 시작한다. 캐리어동박(100b)과 베이스동박(100a) 사이는 접착제로 밀착되어 있어서 필요시에 서로 분리(detach)할 수 있도록 되어 있다. Referring to FIG. 2A, the present invention starts from a double-sided core substrate 100 in which a carrier copper foil 100b and a base copper foil 100a are coated on both sides of an epoxy resin insulating layer 100c. The carrier copper foil 100b and the base copper foil 100a are in close contact with each other with an adhesive so that they can be detached from each other if necessary.

도2b를 참조하면, 코어기판(100) 양면에 드라이필름(110)을 피복하고 드라이필름(110)에 사진, 현상, 식각 등 일련의 이미지 프로세스를 진행해서 회로패턴을 전사함으로써 도금마스크를 형성한다. 도2c를 참조하면, 패턴전사된 드라이필름(110)을 도금마스크로 해서 동도금을 진행하여 제1 동도금층(120)을 형성한다. 도2c에 도시된 제1 동도금층(120)이 형성된 부위가 나중에 캐비티 영역이 된다. 2B, a dry film 110 is coated on both sides of the core substrate 100, and a series of image processes such as photolithography, development and etching are performed on the dry film 110 to transfer a circuit pattern to form a plating mask . Referring to FIG. 2C, the first copper plating layer 120 is formed by performing copper plating using the pattern transferred dry film 110 as a plating mask. The portion where the first copper plating layer 120 shown in FIG. 2C is formed becomes a cavity region later.

도2d를 참조하면, 드라이필름(110)을 박리 제거한다. 이어서, 도2e를 참조하면, 제1 절연층(130)과 제1 동박(140)을 적층하고 가열가압 라미네이트를 진행한다. 도2f를 참조하면, 본 발명의 일 실시예로서 사진, 현상, 식각 등 일련의 이미지 프로세스를 진행해서 도금마스크를 형성하고 동도금을 실시하여 제2 동도금층을 형성한 후 해프에칭을 진행해서 외층에 회로패턴을 형성할 수 있다. 도2f 및 이하도면에서, 제1 동박(140) 위에 형성된 제2 동도금층을 제1 동박과 함께 도면부호 140으로 표기함에 유의한다. Referring to FIG. 2D, the dry film 110 is peeled off. Next, referring to FIG. 2E, the first insulating layer 130 and the first copper foil 140 are laminated and heated and press laminated. Referring to FIG. 2F, in an embodiment of the present invention, a series of image processes such as photo, development, and etching are performed to form a plating mask, copper plating is performed to form a second copper plating layer, A circuit pattern can be formed. 2f and the following drawings, it is noted that the second copper plating layer formed on the first copper foil 140 is denoted by 140 together with the first copper foil.

도2g를 참조하면, 제2 절연층과 제2 동박(150)을 적층하고 가열가압 라미네이트한다. 도2g의 도면에서, 도2f에 도시한 제1 절연층과 그 위에 적층한 제2 절연층은 사실상 동일 재질(에폭시 수지 또는 레진)이므로, 이들을 모두 총칭하여 절연층이라 칭하기로 하고, 도면부호 130으로 표시하였음에 유의한다. Referring to FIG. 2G, the second insulating layer and the second copper foil 150 are laminated and heat-press laminated. In FIG. 2G, the first insulating layer shown in FIG. 2F and the second insulating layer laminated thereon are substantially the same material (epoxy resin or resin), so they are collectively referred to as an insulating layer, .

이어서, 캐리어동박(100b)과 베이스동박(100a) 사이를 분리함으로써 구조물을 두 개로 분리한다. 도2h를 참조하면, 분리(detach)된 구조물의 상부면은 베이스 동박(100a)으로 구성되고, 하부면은 제2 동박(150)으로 구성되어 있으며, 3층의 기판을 형성하고 있다. Subsequently, the structure is separated into two by separating the carrier copper foil 100b and the base copper foil 100a. Referring to FIG. 2H, the upper surface of the detached structure is composed of a base copper foil 100a, and the lower surface thereof is composed of a second copper foil 150 to form a three-layer substrate.

도2i를 참조하면, 드릴공정을 진행해서 각 층간 전기전도를 위한 비아홀(160, 161)을 형성한다. 도2j를 참조하면, 기판의 양면에 드라이필름(170)을 피복하고, 사진, 현상, 식각 등 일련의 이미지 프로세스를 진행해서 회로패턴을 전사한다. Referring to FIG. 2I, a drilling process is performed to form via holes 160 and 161 for electrical conduction between layers. Referring to FIG. 2J, a dry film 170 is coated on both sides of a substrate, and a series of image processes such as photography, development, and etching are performed to transfer the circuit pattern.

도2j를 참조하면, 회로패턴이 전사된 드라이필름(170)을 도금마스크로 해서 동도금을 실시해서 제3 동도금층(180)을 형성하고 해프에칭을 실시함으로써 외층에 회로를 형성하고, 드라이필름(170)을 박리 제거한다. Referring to FIG. 2J, a circuit is formed on the outer layer by performing copper plating using the dry film 170 on which the circuit pattern is transferred as a plating mask, forming a third copper plating layer 180, and performing half- 170 are peeled off.

도2k를 참조하면, 도면의 중앙에는 매립된 제1 동도금층(120) 위에 베이스동박(100a)과 제3 동도금층(180)이 차례로 적층되어 형성된 동(Cu; 도면부호 A)이 형성되어 있다. 도면상에서 제1 동도금층(120)과, 베이스동박(100a)과 제3 동도금층(180)은 모두 동일한 재질(Cu)이므로 구별하여 도시하지 않았음에 유의한다. Referring to FIG. 2K, copper (A) formed by sequentially laminating a base copper foil 100a and a third copper plating layer 180 on a buried first copper plating layer 120 is formed at the center of the drawing . It should be noted that the first copper plating layer 120 and the base copper foil 100a and the third copper plating layer 180 are not shown separately because they are made of the same material (Cu).

도2l을 참조하면, 솔더레지스트(190)를 기판 표면에 선택적으로 도포한다. 그리고 나면, 염화동과 같은 일반 식각액을 이용해서 노출된 동(Cu; 도면부호 A)을 식각 제거하면, 도2m에 도시한 바와 같이 캐비티(200)가 형성된다. Referring to FIG. 21, the solder resist 190 is selectively applied to the surface of the substrate. Then, when the exposed copper (Cu) (A) is etched away by using a general etching solution such as a chloride chloride, the cavity 200 is formed as shown in FIG.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat improved the features and technical advantages of the present invention in order to better understand the claims of the invention described below. Additional features and advantages that constitute the claims of the present invention will be described in detail below. It should be appreciated by those skilled in the art that the disclosed concepts and specific embodiments of the invention can be used immediately as a basis for designing or modifying other structures to accomplish the invention and similar purposes.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures to accomplish the same purpose of the present invention. It will be apparent to those skilled in the art that various modifications, substitutions and alterations can be made hereto without departing from the spirit or scope of the invention as defined in the appended claims.

본 발명은 빌드업 회로를 형성하는 과정에 동도금층을 적층 형성하였다가 염화동으로 상기 적층 동도금층을 식각 제거함으로써 캐비티를 형성하므로, 종래기술과 달리 캐비티 드릴을 위한 리드타임이 추가로 필요하지 않다. 또한, 본 발명은 레이저 드릴 공정을 생략할 수 있으므로 원가절감과 생산비용을 낮출 수 있는 장점이 있다.  The present invention forms a cavity by laminating a copper plating layer in the process of forming a buildup circuit and etching the laminated copper plating layer with a copper chloride, so that a lead time for the cavity drill is not further required unlike the prior art. In addition, since the present invention can omit the laser drilling process, it is advantageous in cost reduction and production cost can be reduced.

20 : 절연층
30 : 동박
50,160,161 : 비아홀
100b : 캐리어동박
100a : 베이스동박
110,170 : 드라이필름
190 : 솔더레지스트20: Insulation layer
30: Copper foil
50, 160, 161:
100b: Carrier copper
100a: base copper foil
110, 170: Dry film
190: Solder resist

Claims (1)

절연층 양면에 캐리어동박과 베이스동박이 피복되고, 상기 캐리어동박과 베이스동박으로 서로 분리(detach) 가능한 양면 코어기판을 기재로 하여 인쇄회로기판을 제조하는 방법에 있어서,
(a) 베이스동박 위에 캐비티 영역만을 노출하는 제1 도금마스크를 형성하는 단계;
(b) 상기 제1 도금마스크를 마스크로 해서 동도금을 실시하여 베이스동박 위에 선택적으로 제1 동도금층을 형성하는 단계;
(c) 상기 제1 도금마스크를 박리 제거하고 절연층과 제1 동박을 적층하고 가열가압 라미네이트하는 단계;
(d) 제1 동박 위에 회로패턴이 전사된 제2 도금마스크를 형성하고 동도금을 실시해서 제1 동박 위에 제2 동도금층을 형성한 후 상기 제2 도금마스크를 박리제거하고 해프에칭을 실시해서 표면이 노출된 제1 동박을 제거함으로서 제2 동도금층에 회로를 형성하는 단계;
(e) 제2 동도금층 위에 절연층과 제2 동박을 적층하고 가열가압 라미네이트하는 단계;
(f) 상기 베이스동박과 캐리어 동박을 서로 분리하여 상기 단계(e)의 구조물을 두 개로 분리하는 단계;
(g) 표면이 노출된 베이스동박 위에 제3 도금마스크를 형성하고 동도금을 실시해서 제3 동도금층을 형성한 후, 상기 제3 도금마스크를 박리제거하고 해프에칭을 실시해서 표면이 노출된 베이스동박을 제거함으로서 제3 동도금층에 회로를 형성하는 단계; 및
(h) 표면에 솔더레지스트를 선택적으로 도포하고 표면이 노출된 제3 동도금층과, 베이스동박과, 제1 동도금층을 차례로 식각 제거함으로써 캐비티를 형성하는 단계
를 포함하는 인쇄회로기판 제조방법.A method for producing a printed circuit board using a base material for both a carrier copper foil and a base copper foil on both sides of an insulation layer and a double-sided core substrate on which the carrier copper foil and the base copper foil are detachable,
(a) forming a first plating mask exposing only a cavity region on the base copper foil;
(b) performing copper plating using the first plating mask as a mask to selectively form a first copper plating layer on the base copper foil;
(c) peeling and removing the first plating mask, laminating the insulating layer and the first copper foil, and applying heat-pressure lamination;
(d) forming a second plating mask on which a circuit pattern is transferred on the first copper foil, performing copper plating to form a second copper plating layer on the first copper foil, peeling off the second plating mask, Forming a circuit in the second copper plating layer by removing the exposed first copper;
(e) laminating an insulating layer and a second copper foil on the second copper plating layer and heat-pressure laminating;
(f) separating the base copper foil and the carrier copper foil from each other to divide the structure of step (e) into two;
(g) forming a third copper plating layer on the base copper foil whose surface is exposed, performing copper plating to form a third copper plating layer, peeling off the third plating mask, and performing half- Forming a circuit in the third copper plating layer; And
(h) forming a cavity by selectively applying a solder resist to the surface and etching the third copper plating layer exposed on the surface, the base copper foil and the first copper plating layer in order;
≪ / RTI >
KR1020140118587A 2014-09-05 2014-09-05 Printed circuit board and manufacturing method thereof KR101640751B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140118587A KR101640751B1 (en) 2014-09-05 2014-09-05 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140118587A KR101640751B1 (en) 2014-09-05 2014-09-05 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20160029899A true KR20160029899A (en) 2016-03-16
KR101640751B1 KR101640751B1 (en) 2016-07-20

Family

ID=55649726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140118587A KR101640751B1 (en) 2014-09-05 2014-09-05 Printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101640751B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060005348A (en) 2003-04-01 2006-01-17 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module and an electronic module
KR100772432B1 (en) * 2006-08-25 2007-11-01 대덕전자 주식회사 Method of manufacturing printed circuit board
KR100841987B1 (en) * 2007-07-10 2008-06-27 삼성전기주식회사 Fabricating method for multilayer printed circuit board
KR20110011614A (en) 2008-05-12 2011-02-08 임베라 일렉트로닉스 오와이 Circuit module and method of manufacturing the same
KR101151472B1 (en) * 2010-02-12 2012-06-01 엘지이노텍 주식회사 PCB within cavity and Fabricaring method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060005348A (en) 2003-04-01 2006-01-17 임베라 일렉트로닉스 오와이 Method for manufacturing an electronic module and an electronic module
KR100772432B1 (en) * 2006-08-25 2007-11-01 대덕전자 주식회사 Method of manufacturing printed circuit board
KR100841987B1 (en) * 2007-07-10 2008-06-27 삼성전기주식회사 Fabricating method for multilayer printed circuit board
KR20110011614A (en) 2008-05-12 2011-02-08 임베라 일렉트로닉스 오와이 Circuit module and method of manufacturing the same
KR101151472B1 (en) * 2010-02-12 2012-06-01 엘지이노텍 주식회사 PCB within cavity and Fabricaring method of the same

Also Published As

Publication number Publication date
KR101640751B1 (en) 2016-07-20

Similar Documents

Publication Publication Date Title
TW201414371A (en) Printed circuit board and method for manufacturing same
US9301405B1 (en) Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole
TW201446103A (en) Circuit board and method for manufacturing same
JP4802338B2 (en) Multilayer substrate manufacturing method and multilayer substrate
KR20160090625A (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
KR20090096809A (en) Method of manufacturing semiconductor chip embedded printed circuit board
JP2011066373A (en) Circuit board structure
KR20110025250A (en) Method of fabricating a fine pitch copper bump
KR101811940B1 (en) Manufacture method of a multilayer circuit board formed with a fine via
JP2011066372A (en) Circuit board manufacturing method
JP2010016335A (en) Metal laminate plate and manufacturing method thereof
TW201618622A (en) Circuit board and manufacturing method for same
JP2006245213A (en) Manufacturing method of wiring circuit board
US20140096382A1 (en) Manufacturing method of substrate structure
KR20170081774A (en) Method of fabricating circuit board
KR100693146B1 (en) Multi-layer printed circuit board making method
KR101580472B1 (en) Method for manufacturing a circuit board
KR101640751B1 (en) Printed circuit board and manufacturing method thereof
KR20090101404A (en) Method of manufacturing coreless printed circuit board
TW201410086A (en) Printed circuit board and method for manufacturing same
JP2011222962A (en) Print circuit board and method of manufacturing the same
KR101436827B1 (en) Printed circuit board and manufacturing method thereof
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
KR20150136914A (en) Manufacturing method of printed circuit board
TW201620347A (en) Multilayer circuit board with cavity and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 4