KR20110025250A - Method of fabricating a fine pitch copper bump - Google Patents

Method of fabricating a fine pitch copper bump Download PDF

Info

Publication number
KR20110025250A
KR20110025250A KR1020090083231A KR20090083231A KR20110025250A KR 20110025250 A KR20110025250 A KR 20110025250A KR 1020090083231 A KR1020090083231 A KR 1020090083231A KR 20090083231 A KR20090083231 A KR 20090083231A KR 20110025250 A KR20110025250 A KR 20110025250A
Authority
KR
South Korea
Prior art keywords
copper
copper foil
dry film
bumps
seed layer
Prior art date
Application number
KR1020090083231A
Other languages
Korean (ko)
Other versions
KR101063519B1 (en
Inventor
이형도
오화동
Original Assignee
아페리오(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아페리오(주) filed Critical 아페리오(주)
Priority to KR1020090083231A priority Critical patent/KR101063519B1/en
Publication of KR20110025250A publication Critical patent/KR20110025250A/en
Application granted granted Critical
Publication of KR101063519B1 publication Critical patent/KR101063519B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE: A method for manufacturing a copper bump of a fine pitch is provided to manufacture the copper bump with electroplating by using a seed layer of an MSAP method as a lead line. CONSTITUTION: A copper circuit is formed on a substrate(100) coated with a seed layer. A copper bump(120) is formed on the surface of a copper foil(110) with an opening by a electro copper plating. A dry film is peeled and removed and the exposed seed layer is removed by a flash etching. An insulation layer and the copper foil are laminated. The copper foil for laminate is removed. An insulation layer is partially etched to expose the copper bump by the plasma etching.

Description

미세 피치의 구리 범프 제조 방법{METHOD OF FABRICATING A FINE PITCH COPPER BUMP}METHOD OF FABRICATING A FINE PITCH COPPER BUMP}

본 발명은 플립칩(flip chip)에 적용되는 구리 범프(solder copper bump) 제조 방법에 관한 것으로, 특히 기판에 제작하는 구리 범프의 피치(pitch)를 미세화할 수 있는 인쇄회로기판 제조 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing copper bumps applied to flip chips, and more particularly, to a printed circuit board manufacturing technology capable of miniaturizing the pitch of copper bumps fabricated on a substrate. .

전자 제품을 소형화하고 경박단소화하기 위하여, 반도체 칩을 기판에 직접 실장하는 플립칩 기술이 적용되고 있다. 반도체 칩을 기판에 플립칩 실장하기 위해서는 전기적 접속을 위해 솔더 볼(solder ball) 또는 구리 범프가 필요하게 된다. In order to miniaturize and lighten and shorten electronic products, flip chip technology that directly mounts a semiconductor chip on a substrate has been applied. In order to flip-chip a semiconductor chip onto a substrate, solder balls or copper bumps are required for electrical connection.

도1은 종래 기술에 따라 플립칩을 위한 솔더 볼을 형성하는 과정을 나타낸 도면이다. 도1을 참조하면, 기판(100)의 외층에 동박(110)이 형성되어 있으며, 동박(110) 위에 솔더 레지스트(200)가 형성되어 있다.1 is a view showing a process of forming a solder ball for flip chip according to the prior art. Referring to FIG. 1, a copper foil 110 is formed on an outer layer of a substrate 100, and a solder resist 200 is formed on the copper foil 110.

종래기술은 솔더 레지스트(200)를 선정된 회로 마스크 패턴에 따라 노광, 현상, 식각 공정을 진행하여 선택적으로 동박 패드가 노출되도록 개구하고, 전기도금을 실시함으로써 구리 범프(120)를 형성하게 된다. In the related art, the solder resist 200 is exposed, developed, and etched according to the selected circuit mask pattern to selectively expose the copper foil pads, and the copper bumps 120 are formed by electroplating.

그런데, 종래기술의 경우 구리 범프(120)를 형성할 위치를 정의하기 위하여, 솔더 레지스트를 노광, 사진 현상, 식각하는 공정에 의존하므로, 사진 공정상의 분해능의 한계로 인하여 인접하는 구리 범프 사이의 거리, 즉 피치를 100 마이크로미터 이하로 미세화하기에 제한이 있다. However, in the related art, in order to define a position at which the copper bumps 120 are to be formed, the solder resist is dependent on a process of exposing, photographing, and etching, and thus, the distance between adjacent copper bumps due to the limitation of resolution in the photographing process. That is, there is a limit to miniaturizing the pitch to 100 micrometers or less.

따라서, 본 발명의 제1 목적은 플립칩 실장을 위한 금속 범프의 피치를 미세화할 수 있는 인쇄회로기판 제조 방법을 제공하는 데 있다.Accordingly, a first object of the present invention is to provide a printed circuit board manufacturing method capable of miniaturizing the pitch of metal bumps for flip chip mounting.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 동박 회로에 리드 선이 없는 경우에 적용하기 위한 미세 피치의 구리 범프 제조 방법을 제공하는 데 있다. A second object of the present invention is to provide a fine pitch copper bump manufacturing method for use in the case where there is no lead wire in the copper foil circuit in addition to the first object.

상기 목적을 달성하기 위하여, 본 발명은 MSAP(modified semi-additive process) 패턴을 형성할 때에 2 ~ 3 ㎛ 두께의 동박(이를 당업계에서는 소위 씨드 레이어(seed layer)라고 칭함)을 남겨 두었다가 전기 동도금 시에 리드선으로 사용하는 것을 특징으로 한다. 본 발명은 MSAP 패턴을 형성한 후 통상적으로 진행하던 플래시 에칭을 생략함으로써 씨드 레이어를 남겨두고, 그 위에 드라이필름(D/F)을 도포한다.In order to achieve the above object, the present invention, when forming a modified semi-additive process (MSAP) pattern, the copper foil of 2-3 μm thickness (which is referred to in the art as a so-called seed layer) is left and then electroplated It is used as a lead wire at the time. In the present invention, after forming the MSAP pattern, the flash layer, which is typically performed, is omitted, leaving the seed layer and applying a dry film (D / F) thereon.

이어서, UV 레이저를 조사하여 구리 범프를 제작하고자 하는 위치에 개구부를 형성한다. 개구부에 의해 노출된 동박 패드 위에 동도금을 진행하여 구리 범프를 제작하고, 드라이필름을 벗겨내고 MSAP 씨드 레이어를 제거한다. 그리고 나면, 레진 피복 동박(RCC)을 적층하고 최외층의 동박을 제거한다. 이어서 노출된 레진에 플라즈마 처리를 통해 에폭시 수지를 약간 제거하면, 구리 범프를 얻게 된다. Subsequently, an UV laser is irradiated to form an opening at a position where a copper bump is to be manufactured. Copper plating is performed on the copper foil pad exposed by the opening to produce copper bumps, the dry film is peeled off and the MSAP seed layer is removed. Then, resin coated copper foil (RCC) is laminated | stacked and copper foil of outermost layer is removed. Subsequently, some of the epoxy resin is removed by plasma treatment of the exposed resin to obtain copper bumps.

본 발명을 적용하여 플립칩 실장을 위한 금속 범프를 형성하는 경우, 종래 기술과 달리 사진, 노광, 현상 등과 같은 광학적 패턴 전사 방식을 사용하지 않기 때문에 금속 범프 사이의 피치 길이를 광학 시스템에 의존하지 아니하고도 제작할 수 있다. 또한, 동박 패드에 리드 선이 없는 경우에도 MSAP 공법의 씨드 레이어를 리드 선으로 사용하므로 전기도금을 진행하여 구리 범프를 형성할 수 있다. 그 결과, 본 발명은 100 마이크로미터 이하의 미세 피치를 갖는 금속 구리 범프 형성을 가능하게 한다. In the case of forming the metal bumps for flip chip mounting by applying the present invention, since the optical pattern transfer method such as photography, exposure, development, etc. is not used unlike the prior art, the pitch length between the metal bumps is not dependent on the optical system. Can also be produced. In addition, even when there is no lead wire in the copper foil pad, since the seed layer of the MSAP method is used as the lead wire, electroplating may be performed to form copper bumps. As a result, the present invention enables the formation of metal copper bumps with fine pitch of 100 micrometers or less.

본 발명은 인쇄회로기판에 구리 범프를 형성하는 방법에 있어서, (a) 씨드 레이어가 표면 전면에 피복되어 있는 기판에 동박 회로를 형성하는 단계; (b) 드라이필름을 도포하고 UV 레이저를 조사하여 상기 드라이필름을 선택적으로 제거하고 동박 표면을 노출함으로써, 구리 범프를 형성하고자 하는 부위에 개구부를 형성하는 단계; (c) 전기 동도금을 실시하여 상기 개구부가 형성된 동박 표면 위에 구리 범프를 형성하는 단계; (d) 상기 드라이필름을 박리 제거하고, 노출된 씨드 레이어를 플래시 에칭을 진행하여 제거하는 단계; (e) 절연층과 동박을 적층 라미네이트 하는 단계; 및 (f) 적층에 사용되었던 동박을 박리 제거하고 플라즈마 에칭을 진행하여 상기 구리 범프가 노출되도록 상기 절연층을 부분적으로 식각하는 단계를 포 함하는 인쇄회로기판 제조 방법을 제공한다. The present invention provides a method for forming a copper bump on a printed circuit board, comprising the steps of: (a) forming a copper foil circuit on a substrate on which a seed layer is coated on the entire surface; (b) forming an opening in a portion to which copper bumps are to be formed by applying a dry film and irradiating a UV laser to selectively remove the dry film and expose a copper foil surface; (c) electroplating to form copper bumps on the surface of the copper foil having the openings; (d) exfoliating and removing the dry film and removing the exposed seed layer by flash etching; (e) laminating an insulating layer and copper foil; And (f) removing the copper foil used for the lamination and performing plasma etching to partially etch the insulating layer to expose the copper bumps.

이하에서는, 첨부 도면 도2a 내지 2h를 참조하여 본 발명에 따른 플립칩 금속 범프 제조 공법의 양호한 실시예를 상세히 설명한다. 도2a 내지 도2h는 본 발명에 따른 구리 범프 제조 방법의 양호한 실시예를 나타낸 도면이다.Hereinafter, a preferred embodiment of the flip chip metal bump manufacturing method according to the present invention with reference to the accompanying drawings, Figures 2a to 2h in detail. 2A to 2H show a preferred embodiment of the copper bump manufacturing method according to the present invention.

본 발명은 인쇄회로기판의 개선 준부가 공법(modified semi-additive process; MSAP)에 기초하여 구리 범프를 제작하는 것을 특징으로 한다. MSAP 공법은 기판 표면에 2 ~ 3 ㎛ 두께의 얇은 동박이 피복되어 있는 상태에서 드라이필름을 입혀 사진 공정을 진행하여 마스크 패턴에 따라 회로 패턴을 전사한 후에 동도금을 진행하여 동박 회로를 형성하는 공정으로서, 동박이 형성되고 나면 플래시 에칭 공정을 진행해서 기판에 남아 있던 2 ~ 3 ㎛ 두께의 잔류 동박을 제거함으로써 완전한 동박 회로를 형성하는 공법이다. 당업계에서는 2 ~ 3 ㎛ 두께의 잔류 동박을 씨드 레이어(seed layer)라 칭하고 있다. 이하, 명세서에서도 용어를 혼용하여 사용하기로 한다.The present invention is characterized by fabricating copper bumps based on a modified semi-additive process (MSAP). The MSAP method is a process of forming a copper foil circuit by performing a copper plating process after transferring a circuit pattern according to a mask pattern by applying a dry film while a thin copper foil having a thickness of 2 to 3 μm is coated on the substrate surface. After the copper foil is formed, a flash etching process is performed to remove a residual copper foil having a thickness of 2-3 μm remaining on the substrate, thereby forming a complete copper foil circuit. In the art, a residual copper foil having a thickness of 2 to 3 μm is called a seed layer. Hereinafter, terms will be used interchangeably in the specification.

본 발명은 MSAP 공법을 진행하고 나서, 플래시 에칭을 처리하지 않음으로써, 2 ~ 3 ㎛ 두께의 동박을 그대로 남겨 두어서 전기 동도금을 위한 리드 선으로 사용하고 후공정에서 잔류 동박을 제거하는 것을 특징으로 한다. The present invention is characterized by removing the residual copper foil in a post process by using the lead wire for electroplating by leaving the copper foil having a thickness of 2 to 3 μm without leaving the flash etching after the MSAP method is processed. do.

우선, 2 ~ 3 ㎛ 두께의 동박(105)이 피복되어 있는 기판에 동박 회로를 형성하기 위하여, 드라이필름(D/F; 도시하지 않음)을 도포하고 마스크 패턴에 따라 노광, 현상 등의 일반 사진 공정을 진행하여 마스크 회로 패턴을 드라이필름에 전사한다. 이어서, 동도금을 진행하면 동박(110)이 선택적으로 입혀져서 동박 회로를 형성하게 된다. First, in order to form a copper foil circuit on a substrate coated with the copper foil 105 having a thickness of 2 to 3 μm, a dry film (D / F; not shown) is applied and a general photograph such as exposure and development according to a mask pattern is applied. The process proceeds to transfer the mask circuit pattern to the dry film. Subsequently, when copper plating is performed, the copper foil 110 is selectively coated to form a copper foil circuit.

이때에, 2 ~ 3 ㎛ 두께의 잔류 동박, 즉 씨드 레이어를 제거하지 않은 상태에 있으므로, 동박 회로를 형성하고는 있으나 실질적으로 동박(110)들은 잔류 동박(105)에 의해 서로 도통된 상태에 있음을 유의한다. 이어서, 마스크 회로 패턴 전사에 사용하였던 드라이필름은 제거하고, 새롭게 드라이필름(300)을 도포한다.  At this time, the remaining copper foil having a thickness of 2 to 3 μm, that is, the seed layer is not removed, thereby forming a copper foil circuit, but the copper foils 110 are substantially in a state of being connected to each other by the residual copper foil 105. Note. Next, the dry film used for mask circuit pattern transfer is removed, and the dry film 300 is newly applied.

도2a는 위에서 상술한 공정을 거쳐서 동박(110)이 형성된 기판(100)에 드라이필름(300)을 피복한 모습을 나타내고 있다. 도2a에서 기판(100)을 단순히 도시하고 있으나, 실질적으로 도2a에 도시한 기판(100)은 내부에 다층의 동박 회로를 구비한 기판인 것이 통상의 실시예이다. FIG. 2A illustrates a state in which the dry film 300 is coated on the substrate 100 on which the copper foil 110 is formed through the above-described process. Although the substrate 100 is simply shown in Fig. 2A, the substrate 100 shown in Fig. 2A is a substrate having a multilayer copper foil circuit therein.

이어서, 구리 범프를 제작하고자 하는 부위에 대해 UV 레이저를 조사하여 홀을 형성함으로써, 드라이필름(300)에 개구부(310)를 형성한다. 즉, 동박 패드 표면이 노출되도록 드라이필름(300)에 개구부(310)를 형성한다. 이때에, 개구부를 형성하는 공정은 직접 UV 레이저를 조사하여 드라이필름을 태워 제거함으로써 홀을 형성하므로, 종래기술과 달리 사진/식각 공정의 분해능 한계로 인한 피치의 제한 문제를 해결할 수 있게 된다. 도2b는 드라이필름(300)에 개구부(310)를 형성한 모습을 나타낸 도면이다. Subsequently, an opening 310 is formed in the dry film 300 by forming a hole by irradiating a UV laser to a portion to produce a copper bump. That is, the opening 310 is formed in the dry film 300 to expose the copper foil pad surface. At this time, the process of forming the opening is directly irradiated with a UV laser to form a hole by removing the dry film by burning, it is possible to solve the problem of limiting the pitch due to the resolution limitation of the photo / etching process, unlike the prior art. 2B is a view illustrating a state in which the opening 310 is formed in the dry film 300.

이어서, 전기 동도금을 실시하면 개구부에 구리 범프(120)가 형성된다. 이때에, 앞서 언급한 것처럼 기판 표면에 덮혀 있는 잔류 동박(씨드 레이어; 105)이 전기 도금을 위한 인입선 역할을 한다. 도2c는 전기도금을 진행하여 구리 범프(120)를 형성한 직후의 모습을 나타낸 도면이다. Subsequently, when copper plating is performed, copper bumps 120 are formed in the openings. At this time, as mentioned above, the remaining copper foil (seed layer) 105 covered on the substrate surface serves as a lead wire for electroplating. Figure 2c is a view showing a state immediately after the electroplating to form the copper bumps 120.

그리고 나면, 드라이필름(300)을 박리 제거한다. 도2d는 드라이필름(300)을 박리 제거한 후의 모습을 나타낸 도면이다. 이어서, 기판에 남아 있던 2 ~ 3 ㎛ 두께의 동박(105)을 플래시 에칭을 통해 제거한다. 도2e는 기판에 남아 있던 씨드 레이어, 즉 잔류 동박을 제거한 후의 모습을 나타낸 도면으로서, 동박 패드 위에 구리 범프(120)가 형성되어 있다.Then, the dry film 300 is peeled off. 2D is a view illustrating a state after peeling and removing the dry film 300. Subsequently, the copper foil 105 having a thickness of 2-3 μm remaining on the substrate is removed by flash etching. FIG. 2E is a view showing a state after removing the seed layer remaining in the substrate, that is, the remaining copper foil, and a copper bump 120 is formed on the copper foil pad.

이어서, 에폭시 수지 계열의 레진(400a)과 동박(400b)을 적층 라미네이트 한다. 본 발명의 양호한 실시예로서, 레진 피복 동박(RCC; resin coated copper; 400)이 사용될 수도 있다. 도2f는 레진(400a)과 동박(400b)을 적층 라미네이트 한 후의 기판 단면을 나타낸 도면이다. 본 발명의 양호한 실시예로서, 레진(400a) 대신에 기타 절연층을 사용할 수도 있다.Subsequently, an epoxy resin series resin 400a and copper foil 400b are laminated and laminated. As a preferred embodiment of the present invention, resin coated copper (RCC) 400 may be used. FIG. 2F is a diagram showing a cross section of the substrate after laminating a resin 400a and a copper foil 400b. As a preferred embodiment of the present invention, other insulating layers may be used instead of the resin 400a.

적층 라미네이트 공정을 완료하고 나면, 화학적 에칭 방법에 의해 표면의 동박(400b)을 박리 제거한다. 도2g는 표면의 동박(400b)을 제거한 후의 모습을 나타낸 도면이다.After completion of the lamination step, the surface copper foil 400b is peeled off by a chemical etching method. 2G is a view showing a state after removing the copper foil 400b on the surface.

최종적으로, 플라즈마 에칭 처리를 하여 표면의 레진(400a)을 부분적으로 식각하면 도2h와 같이 구리 범프(120)가 볼록하게 노출되도록 하는 형태로 가공할 수 있게 된다. 이때에, 레진(400a)이 솔더 레지스트의 역할을 하게 된다.Finally, when the resin 400a on the surface is partially etched by the plasma etching process, the copper bumps 120 may be convexly exposed as shown in FIG. 2H. At this time, the resin 400a serves as a solder resist.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat broadly improved the features and technical advantages of the present invention to better understand the claims that follow. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.

이상과 같이, 본 발명은 MSAP 공법에 기초하여 씨드 레이어를 전기 동도금을 위한 인입선으로 사용함으로써, 드라이필름에 UV 레이저로 형성된 개구부에 구리 범프를 직접 형성할 수 있게 된다. 종래 기술과 달리 본 발명은 사진/현상/식각 공정을 진행하는 대신에 UV 레이저를 이용해서 구리 범프가 형성될 곳을 직접 형성하기 때문에, 분해능의 한계를 극복하고 미세 피치의 구리 범프를 형성할 수 있다. 그 결과, 본 발명은 저비용 고신뢰성의 금속 범프를 제조 가능하도록 함으로써 패키지 기판을 위한 플립칩 표면 실장 적용 가능하다.As described above, according to the present invention, the copper layer can be directly formed in the opening formed by the UV laser in the dry film by using the seed layer as a lead wire for electrocopper plating. Unlike the prior art, the present invention directly forms a place where copper bumps are to be formed using a UV laser instead of performing a photo / developing / etching process, thereby overcoming the limitation of resolution and forming copper bumps of fine pitch. have. As a result, the present invention is applicable to flip chip surface mounting for package substrates by making it possible to manufacture low cost, high reliability metal bumps.

도1은 종래 기술에 따라 플립칩을 위한 솔더 볼을 형성하는 과정을 나타낸 도면.1 is a view showing a process of forming a solder ball for flip chip according to the prior art.

도2a 내지 도2h는 본 발명에 따른 구리 범프 제조 방법의 양호한 실시예를 나타낸 도면.2A-2H show a preferred embodiment of a method for manufacturing a copper bump according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 기판100: substrate

105 : 씨드 레이어 (잔류 동박)105: seed layer (residual copper foil)

110 : 동박110: copper foil

120 : 구리 범프120: copper bump

200 : 솔더 레지스트200: solder resist

300 : 드라이필름300: dry film

310 : 개구부310: opening

400a : 레진400a: Resin

400b : 동박400b: copper foil

Claims (1)

인쇄회로기판에 구리 범프를 형성하는 방법에 있어서,In the method of forming a copper bump on a printed circuit board, (a) 씨드 레이어가 표면 전면에 피복되어 있는 기판에 동박 회로를 형성하는 단계;(a) forming a copper foil circuit on a substrate on which the seed layer is coated over the entire surface; (b) 드라이필름을 도포하고 UV 레이저를 조사하여 상기 드라이필름을 선택적으로 제거하고 동박 표면을 노출함으로써, 구리 범프를 형성하고자 하는 부위에 개구부를 형성하는 단계;(b) forming an opening in a portion to which copper bumps are to be formed by applying a dry film and irradiating a UV laser to selectively remove the dry film and expose a copper foil surface; (c) 전기 동도금을 실시하여 상기 개구부가 형성된 동박 표면 위에 구리 범프를 형성하는 단계; (c) electroplating to form copper bumps on the surface of the copper foil having the openings; (d) 상기 드라이필름을 박리 제거하고, 노출된 씨드 레이어를 플래시 에칭을 진행하여 제거하는 단계;(d) exfoliating and removing the dry film and removing the exposed seed layer by flash etching; (e) 절연층과 동박을 적층 라미네이트 하는 단계; 및(e) laminating an insulating layer and copper foil; And (f) 적층에 사용되었던 동박을 박리 제거하고 플라즈마 에칭을 진행하여 상기 구리 범프가 노출되도록 상기 절연층을 부분적으로 식각하는 단계(f) peeling away the copper foil used for the lamination and performing plasma etching to partially etch the insulating layer to expose the copper bumps. 를 포함하는 인쇄회로기판 제조 방법.Printed circuit board manufacturing method comprising a.
KR1020090083231A 2009-09-04 2009-09-04 Method for manufacturing copper bumps of fine pitch KR101063519B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090083231A KR101063519B1 (en) 2009-09-04 2009-09-04 Method for manufacturing copper bumps of fine pitch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083231A KR101063519B1 (en) 2009-09-04 2009-09-04 Method for manufacturing copper bumps of fine pitch

Publications (2)

Publication Number Publication Date
KR20110025250A true KR20110025250A (en) 2011-03-10
KR101063519B1 KR101063519B1 (en) 2011-09-07

Family

ID=43932826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083231A KR101063519B1 (en) 2009-09-04 2009-09-04 Method for manufacturing copper bumps of fine pitch

Country Status (1)

Country Link
KR (1) KR101063519B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150135606A (en) 2014-05-22 2015-12-03 대덕전자 주식회사 Printed circuit board and manufacturing method thereof
KR20160001831A (en) 2014-06-27 2016-01-07 대덕전자 주식회사 Method for manufacturing a circuit board
KR20160001828A (en) 2014-06-27 2016-01-07 대덕전자 주식회사 Method for manufacturing a circuit board
KR20160007267A (en) 2014-07-11 2016-01-20 원태영 System and method for light transmission
KR20160008286A (en) 2014-07-14 2016-01-22 원태영 System of method of finite element method for organic light emitting diode
KR20160008285A (en) 2014-07-14 2016-01-22 원태영 Method and system of mesh generation for finite element analysis
CN114793397A (en) * 2022-03-28 2022-07-26 深圳市博敏电子有限公司 Manufacturing method of embedded small-spacing thin copper-based PCB

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253648A (en) 2003-02-20 2004-09-09 Sumitomo Bakelite Co Ltd Printed circuit board and method for manufacturing the same, and multi-layer printed wiring board and method for manufacturing the same
KR100557549B1 (en) 2003-12-29 2006-03-03 삼성전기주식회사 Method for forming bump pad of flip-chip and the structure thereof
JP4891578B2 (en) 2005-08-10 2012-03-07 京セラＳｌｃテクノロジー株式会社 Wiring board and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150135606A (en) 2014-05-22 2015-12-03 대덕전자 주식회사 Printed circuit board and manufacturing method thereof
KR20160001831A (en) 2014-06-27 2016-01-07 대덕전자 주식회사 Method for manufacturing a circuit board
KR20160001828A (en) 2014-06-27 2016-01-07 대덕전자 주식회사 Method for manufacturing a circuit board
KR20160007267A (en) 2014-07-11 2016-01-20 원태영 System and method for light transmission
KR20160008286A (en) 2014-07-14 2016-01-22 원태영 System of method of finite element method for organic light emitting diode
KR20160008285A (en) 2014-07-14 2016-01-22 원태영 Method and system of mesh generation for finite element analysis
CN114793397A (en) * 2022-03-28 2022-07-26 深圳市博敏电子有限公司 Manufacturing method of embedded small-spacing thin copper-based PCB

Also Published As

Publication number Publication date
KR101063519B1 (en) 2011-09-07

Similar Documents

Publication Publication Date Title
US7727802B2 (en) Method for fabricating an electronic component embedded substrate
KR101063519B1 (en) Method for manufacturing copper bumps of fine pitch
US20120055698A1 (en) Single layer printed circuit board and method for manufacturning the same
TWI772480B (en) Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
KR101082778B1 (en) Method of fabricating a fine-pitch printed circuit board
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
KR101039774B1 (en) Method of fabricating a metal bump for printed circuit board
US20140042122A1 (en) Method of manufacturing printed circuit board
KR100908986B1 (en) Coreless Package Substrate and Manufacturing Method
KR20160001827A (en) Method for manufacturing a circuit board
JP2011040720A (en) Printed circuit board and manufacturing method thereof
TW201927090A (en) Wiring board and manufacturing method thereof
KR100925669B1 (en) Method of fabricating a solder on pad for coreless package substrate technology
KR100704911B1 (en) Electronic chip embedded pcb and method of the same
KR101044117B1 (en) Method of Fabricating Printed Circuit Board
KR101158213B1 (en) Printed Circuit Board with Electronic Components Embedded therein and Method for Fabricating the same
KR101044106B1 (en) A landless printed circuit board and a fabricating method of the same
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
KR101436827B1 (en) Printed circuit board and manufacturing method thereof
JP2003273510A (en) Manufacturing method for printed substrate
JP5350449B2 (en) Semiconductor chip package structure and manufacturing method thereof
KR101420088B1 (en) Method of mannufacturing a printed circuit board
KR101258869B1 (en) Method of fabricating a fine pitch metal bump for flip chip package
KR100942820B1 (en) Manufacturing method of printed circuit board using electrolytic plating lead
KR100997880B1 (en) Method of interconnection between bonding pad and substrate conducting layer and multi-functional printed circuit board manufactured thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 8