KR20150061302A - 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 - Google Patents

표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 Download PDF

Info

Publication number
KR20150061302A
KR20150061302A KR1020130145254A KR20130145254A KR20150061302A KR 20150061302 A KR20150061302 A KR 20150061302A KR 1020130145254 A KR1020130145254 A KR 1020130145254A KR 20130145254 A KR20130145254 A KR 20130145254A KR 20150061302 A KR20150061302 A KR 20150061302A
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
disposed
electrode
scan line
Prior art date
Application number
KR1020130145254A
Other languages
English (en)
Inventor
김선광
최천기
강동한
김재식
김현식
정웅희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130145254A priority Critical patent/KR20150061302A/ko
Priority to US14/521,274 priority patent/US20150144952A1/en
Publication of KR20150061302A publication Critical patent/KR20150061302A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

표시 기판은 베이스 기판 상에 배치되는 제1 게이트 전극, 베이스 기판 상에 배치되며 제1 게이트 전극과 전기적으로 연결된 스캔 라인, 베이스 기판 상에 배치되어 제1 게이트 전극 및 스캔 라인을 덮도록 순차적으로 적층되는 게이트 절연층, 식각 저지층 및 패시베이션 층 및 패시베이션 층 상에 배치되어 스캔 라인과 적어도 부분적으로 중첩되는 데이터 라인을 포함한다.

Description

표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치{DISPLAY SUBSTRATES, METHODS OF MANUFACTURING THE SAME AND DISPLAY DEVICES INCLUDING THE SAME}
본 발명은 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치에 관한 것이다. 보다 상세하게는, 박막 트랜지스터를 포함하는 표시 기판, 상기 표시 기판의 제조 방법 및 상기 표시 기판을 포함하는 표시 장치에 관한 것이다.
유기 발광 표시(Organic Light Emitting Display: OLED) 장치, 액정 표시 장치(Liquid Crystal Display: LCD)와 같은 표시 장치는 기판 상에 일정한 간격으로 배치된 복수개의 화소들을 포함하며, 각각의 화소에 신호를 전달하는 복수개의 신호 라인들을 포함한다. 최근 상기 표시 장치가 대면적화, 대형화 되면서, 상기 화소의 개수가 증가 되고, 상기 신호 라인들의 배치도 복잡하게 되었다. 이 경우, 교차하는 상기 신호 라인들 사이에서 기생 커패시턴스가 발생될 수 있다. 또한, 상기 신호 라인들을 서로 연결시키기 위한 콘택, 브릿지(bridge)와 같은 배선 구조물이 증가함에 따라, 상기 신호 라인 및 상기 배선 구조물 사이의 접촉 저항이 증가할 수 있다.
본 발명의 일 목적은 우수한 전기적 특성 및 빠른 동작 특성을 갖는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 우수한 전기적 특성 및 빠른 동작 특성을 갖는 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 우수한 전기적 특성 및 빠른 동작 특성을 갖는 표시 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 기판은 베이스 기판 상에 배치되는 제1 게이트 전극, 상기 베이스 기판 상에 배치되며 상기 제1 게이트 전극과 전기적으로 연결된 스캔 라인, 상기 베이스 기판 상에 배치되어 상기 제1 게이트 전극 및 상기 스캔 라인을 덮도록 순차적으로 적층되는 게이트 절연층, 식각 저지층 및 패시베이션 층, 및 상기 패시베이션 층 상에 배치되어 상기 스캔 라인과 적어도 부분적으로 중첩되는 데이터 라인을 포함할 수 있다.
일 실시예에 의하면, 상기 스캔 라인은 상기 제1 게이트 전극과 동일한 층에 배치되며, 상기 스캔 라인 및 상기 제1 게이트 전극은 서로 동일한 도전 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 라인과 상기 스캔 라인은 서로 교차하도록 연장하며, 상기 데이터 라인 및 상기 스캔 라인의 교차 영역은 상기 스캔 라인 및 상기 데이터 라인 사이에서 적층되는 상기 게이트 절연층, 상기 식각 저지층 및 상기 패시베이션 층을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 기판은 상기 게이트 절연층 상에 배치되며 상기 식각 저지층에 의해 부분적으로 커버되는 활성층 및 상기 식각 저지층 상에 배치되어 상기 활성층과 접속하는 소스 전극 및 드레인 전극을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 기판은 상기 베이스 기판 상에 배치되며 상기 스캔 라인과 전기적으로 연결된 패드부를 더 포함하고, 상기 패드부는 상기 스캔 라인과 동일한 층에 배치되며, 상기 패드부 및 상기 스캔 라인은 서로 동일한 도전 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 패드부는 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 텅스텐(W)으로 구성된 그룹에서 선택된 적어도 하나의 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 기판은 상기 패드부 상에 형성된 배리어 도전막을 더 포함하며, 상기 배리어 도전막, 상기 소스 전극 및 상기 드레인 전극은 서로 동일한 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 소스 전극, 상기 드레인 전극 및 상기 배리어 도전막은 티타늄(Ti), 몰리브덴(Mo), 티타늄 질화물, 몰리브덴 질화물 및 도전성 금속 산화물로 구성된 그룹에서 선택된 적어도 하나의 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 기판은 상기 패시베이션 층 상에 배치되는 제2 게이트 전극을 더 포함하며, 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 활성층과 각각 중첩할 수 있다.
일 실시예에 의하면, 상기 제2 게이트 전극은 상기 데이터 라인과 동일한 층에 배치되며, 상기 제2 게이트 전극 및 상기 데이터 라인은 서로 동일한 도전 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 기판은 상기 드레인 전극과 접속되는 화소 콘택을 더 포함하며, 상기 화소 콘택 및 상기 데이터 라인은 서로 동일한 도전 물질을 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 기판의 제조 방법은 베이스 기판 상에 제1 게이트 전극 및 상기 제1 게이트 전극과 전기적으로 연결되는 스캔 라인을 형성하고, 상기 베이스 기판 상에 상기 제1 게이트 전극 및 상기 스캔 라인을 덮는 게이트 절연층을 형성하고, 상기 게이트 절연층 상에 상기 제1 게이트 전극과 중첩되는 활성층을 형성하고, 상기 게이트 절연층 상에 상기 활성층을 부분적으로 커버하는 식각 저지층을 형성하고, 상기 식각 저지층 상에 상기 활성층과 접속되는 소스 전극 및 드레인 전극을 형성하고, 상기 식각 저지층 상에 상기 소스 전극 및 상기 드레인 전극을 커버하는 패시베이션 층을 형성하고, 상기 패시베이션 층 상에 상기 스캔 라인과 적어도 부분적으로 중첩되는 데이터 라인을 형성할 수 있다.
일 실시예에 의하면, 상기 식각 저지층 및 상기 패시베이션 층은 상기 스캔 라인을 커버하도록 형성될 수 있다.
일 실시예에 의하면, 상기 표시 기판의 제조 방법은 상기 베이스 기판 상에 상기 스캔 라인과 전기적으로 연결되는 패드부가 더 형성하며, 상기 제1 게이트 전극, 상기 스캔 라인 및 상기 패드부는 제1 도전막을 사용하는 패터닝 공정에 의해 함께 형성될 수 있다.
일 실시예에 의하면, 상기 표시 기판의 제조 방법은 상기 게이트 절연층 및 상기 식각 저지층을 부분적으로 식각하여 상기 패드부를 노출시키는 개구부를 형성하고, 상기 개구부를 통해 상기 패드부와 접촉하는 배리어 도전막을 더 형성할 수 있다.
일 실시예에 의하면, 상기 배리어 도전막, 상기 소스 전극 및 상기 드레인 전극은 제2 도전막을 사용하는 패터닝 공정에 의해 함께 형성되며, 상기 제2 도전막은 티타늄, 몰리브덴, 티타늄 질화물, 몰리브덴 질화물 및 도전성 금속 산화물로 구성된 그룹에서 선택된 적어도 하나의 물질을 사용하여 형성될 수 있다.
일 실시예에 의하면, 상기 표시 기판의 제조 방법은 상기 패시페이션 층 상에 상기 활성층과 중첩되는 제2 게이트 전극을 더 형성할 수 있다.
일 실시예에 의하면, 상기 표시 기판의 제조 방법은 상기 패시베이션 층 상에 상기 드레인 전극과 접속되는 화소 콘택을 더 형성하며, 상기 화소 콘택, 상기 제2 게이트 전극 및 상기 데이터 라인은 제3 도전막을 사용하는 패터닝 공정에 의해 함께 형성될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 베이스 기판 상에 배치되는 제1 게이트 전극, 상기 베이스 기판 상에 배치되며 상기 제1 게이트 전극과 전기적으로 연결된 스캔 라인, 상기 베이스 기판 상에 배치되어 상기 제1 게이트 전극 및 상기 스캔 라인을 덮도록 순차적으로 적층되는 게이트 절연층, 식각 저지층 및 패시베이션 층, 상기 게이트 절연층 상에 배치되며 상기 식각 저지층에 의해 부분적으로 커버되는 활성층, 상기 식각 저지층 상에 배치되어 상기 활성층과 접속하는 소스 전극 및 드레인 전극, 상기 패시베이션 층 상에 배치되어 상기 스캔 라인과 적어도 부분적으로 중첩되는 데이터 라인, 상기 드레인 전극과 전기적으로 연결되는 화소 전극, 상기 화소 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 대향 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 패시베이션 층 상에 배치되어 상기 활성층과 중첩되는 제2 게이트 전극을 더 포함하며, 상기 제2 게이트 전극은 상기 데이터 라인과 동일한 층에 배치되며, 상기 데이터 라인 및 상기 제2 게이트 전극은 서로 동일한 도전 물질을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 기판은 스캔 라인과 데이터 라인 간의 기생 커패시턴스가 감소되어 우수한 전기적 특성 및 빠른 동작 특성을 가질 수 있다.
본 발명의 실시예들에 따른 표시 기판의 제조 방법은 공정 과정이 단순화 되어 표시 기판을 쉽게 제조할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 우수한 전기적 특성 및 빠른 동작 특성을 가질 수 있다.
다만, 본 발명의 효과는 상술한 효과들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 기판을 나타내는 단면도이다.
도 2는 도 1의 표시 기판을 나타내는 평면도이다.
도 3은 도 1의 표시 기판에 구비된 박막 트랜지스터의 활성층에 형성되는 채널 영역을 나타내는 부분 확대 단면도이다.
도 4 내지 도 10은 본 발명의 예시적인 실시예들에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 11은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복되는 설명은 생략한다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 기판을 나타내는 단면도이고, 도 2는 도 1의 표시 기판을 나타내는 평면도이며, 도 3은 도 1의 표시 기판에 구비된 트랜지스터의 활성층에 형성되는 채널 영역을 나타내는 부분 확대 단면도이다.
표시 기판(10)은 예를 들어, OLED, LCD 등과 같은 표시 장치에 적용되는 기판일 수 있다. 이 경우, 표시 기판(10)은 상기 표시 장치의 화소들과 전기적으로 연결되는 적어도 하나의 트랜지스터(300), 스토리지 커패시터, 제1 신호 라인(110) 및 제2 신호 라인(210)을 포함할 수 있다.
베이스 기판(700)은 유리 기판 또는 폴리 에틸렌 테라프탈레이트(Polyethylen terephthalate: PET), 폴리에틸렌 나프탈레이트(Polyethylen naphthalate: PEN), 폴리이미드(Polyimide) 등을 포함하는 플라스틱 기판일 수 있다.
실시예들에 따르면, 제1 신호 라인(110)은 트랜지스터(300)의 게이트 전극(330, 390)에 스캔 신호를 인가하는 스캔 라인일 수 있으며, 제2 신호 라인(210)은 트랜지스터(300)에 데이터 신호를 인가하는 데이터 라인 일 수 있다. 제1 신호 라인(110) 및 제2 신호 라인(210)은 서로 상이한 방향으로 배열 될 수 있다. 예를 들어, 제1 신호 라인(110)과 제2 신호 라인(210)은 서로 직교하도록 배열될 수 있다.
일 실시예에 있어서, 도 1에 도시된 바와 같이, 제1 신호 라인(110) 및 제2 신호 라인(210)은 실질적으로 상이한 층에 형성될 수 있으며, 제1 신호 라인(110)과 제2 신호 라인(210)이 교차되는 교차 영역에는 적어도 한층의 절연층이 배치될 수 있다. 예를 들어, 제1 신호 라인(110)과 제2 신호 라인(210)이 교차되는 교차영역 또는 중첩 영역에는 게이트 절연층(140), 식각 저지층(150) 및 패시베이션 층(180)이 배치될 수 있다. 이 경우, 제1 신호 라인(110)과 제2 신호 라인(210)은 상대적으로 두꺼운 게이트 절연층(140), 식각 저지층(150) 및 패시베이션 층(180)을 포함하는 복층의 구조에 의해 서로 절연되고, 제1 신호 라인(110) 및 제2 신호 라인(210) 사이의 충분한 이격 거리가 확보되므로 기생 커패시턴스 발생을 최소화할 수 있다.
제1 신호 라인(110) 및 제2 신호 라인(210)은 빠른 신호 전달을 위해 상대적으로 낮은 저항을 갖는 물질로 형성될 수 있다. 예를 들면, 제1 신호 라인(110) 및 제2 신호 라인(210)은 상대적으로 저항이 낮은 금속, 상기 금속의 질화물 또는 상기 금속들의 합금으로 형성될 수 있다. 상기 금속은 예를 들어, 구리(Cu) 알루미늄(Al), 금(Au), 은(Ag), 텅스텐(W)일 수 있다. 일 실시예에 의하면, 제1 신호 라인(110) 및 제2 신호 라인(210)은 구리를 포함할 수 있다. 구리는 저항이 상대적으로 낮으면서 상대적으로 단가가 저렴하고, 쉽게 가공이 가능하여 제1 신호 라인(110) 및 제2 신호 라인(210)을 형성을 위한 재료로서 효과적으로 활용될 수 있다. 제1 신호 라인(110) 및 제2 신호 라인(210)은 상기 금속, 금속 질화물 및/또는 상기 금속들의 합금을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
제1 신호 라인(110) 및 제2 신호 라인(210)은 충분히 낮은 저항을 유지하기 위해 상대적으로 두꺼운 두께로 형성될 수 있다. 예를 들어, 제1 신호 라인(110) 및 제2 신호 라인(210)은 약, 2000 옹스트롬(Å)의 두께로 형성될 수 있다. 그러나, 제1 신호 라인(110) 및 제2 신호 라인(210)의 두께가 특정한 수치 범위로 한정되는 것은 아니다.
일 실시예에 있어서, 표시 기판(10)은 베이스 기판(700) 상에 배치되고, 제1 신호 라인(110)과 전기적으로 연결되는 패드부(610)를 더 포함할 수 있다. 예를 들면, 제1 신호 라인(110)이 베이스 기판(700) 상에서 특정 일 방향으로 배열되고, 패드부(610)는 제1 신호 라인(110)에서 돌출되어 베이스 기판(700) 상에서 특정 영역에 형성될 수 있다.
패드부(610)는 외부에서 제1 신호를 공급받아 제1 신호 라인(110)으로 전달 할 수 있다. 예를 들어, 패드부(610)는 스캔 신호를 공급 받는 스캔 패드부 일 수 있다.
일 실시예에 있어서, 패드부(610)는 제1 신호 라인(110)과 실질적으로 동일한 층에 배치되며, 실질적으로 동일한 물질을 포함할 수 있다. 패드부(610)는 저항이 상대적으로 낮은 금속, 금속 질화물 및 상기 금속들의 합금을 포함할 수 있다. 예를 들어, 패드부(610)는 저항이 낮은 구리, 알루미늄, 금, 은, 텅스텐 등의 금속을 포함할 수 있다. 일 실시예에 있어서, 패드부(610)는 구리를 포함할 수 있다. 또한, 패드부(610)는 상기 금속, 금속 질화물 및/또는 상기 금속들의 합금을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
예시적인 실시예들에 따르면, 패드부(610) 상면의 적어도 일부 상에 배리어 도전막(660)이 배치될 수 있다. 배리어 도전막(660)은 패드부(610)의 노출에 따른 산화 현상을 방지할 수 있다. 패드부(610)가 구리를 포함하는 경우, 구리는 쉽게 산화 될 수 있다. 예를 들면, 패드부(610)의 일부를 노출시키는 홀 또는 개구부가 형성되고, 상기 홀 또는 개구부를 경화시키는 공정에서 노출된 구리가 산화 될 수 있다. 따라서, 배리어 도전막(660)은 구리의 산화를 방지하기 위해 상기 홀 또는 개구부를 통해 노출된 패드부(610)를 커버할 수 있다.
배리어 도전막(660)은 금속, 금속 질화물 및/또는 도전성 금속 산화물로 형성될 수 있다. 예를 들어, 배리어 도전막(660)은 내식성 및 내산화성이 상대적으로 우수한 티타늄(Ti), 티타늄 질화물(TiNx), 몰리브덴(Mo), 또는 몰리브덴 질화물을 포함할 수 있다. 또한 배리어 도전막(660)은 인듐 주석 산화물(Indium Tin Oxide: ITO), 인듐 아연 산화물(Indium Zinc Oxide: IZO), 알루미늄 아연 산화물(Aluminum Zinc Oxide: AZO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx)과 같은 상기 도전성 금속의 산화물을 포함할 수 있다. 이들은 단독으로 또는 2 이상을 조합하여 포함될 수 있다. 배리어 도전막(660)이 상기 도전성 금속 산화물을 포함하는 경우, 금속에 비해 상대적으로 우수한 내식성, 내산화성이 확보될 수 있다. 이에 따라, 전기 저항이 낮은 구리와 같은 금속 물질을 포함하는 패드부(610)가 배리어 도전막(660)에 의해 커버됨으로써 패드부(610)의 산화에 따른 특성 열화를 방지할 수 있다.
박막 트랜지스터(300)는 베이스 기판(700) 상에 배치되는 제1 게이트 전극(330), 제1 게이트 전극(330)을 덮는 게이트 절연층(140), 게이트 절연층(140) 상에 배치되는 활성층(350), 활성층(350)을 부분적으로 커버하는 식각 저지층(150), 활성층(350)과 접속되는 소스 전극(360)과 드레인 전극(370), 식각 저지층(150) 상에 배치되는 패시베이션 층(180) 및 패시베이션 층(180) 상에 배치되는 제2 게이트 전극(390)을 포함할 수 있다.
제1 게이트 전극(330)은 베이스 기판(700) 상에 배치되고, 제1 신호 라인(110) 및 패드부(610)와 각각 전기적으로 연결될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제1 신호 라인(110)이 베이스 기판(700) 상에서 특정 일 방향으로 배열되고, 제1 게이트 전극(330)은 제1 신호 라인(110)에서 돌출되어 베이스 기판(700) 상에서 특정 영역에 형성될 수 있다.
일 실시예에 있어서, 도 1에 도시된 바와 같이, 제1 게이트 전극(330)은 제1 신호 라인(110) 및 패드부(610)와 실질적으로 동일한 층에 배치되어 실질적으로 동일한 물질을 포함할 수 있다. 제1 게이트 전극(330)는 저항이 상대적으로 낮은 금속, 금속 산화물 및 상기 금속들의 합금으로 형성될 수 있다. 예를 들어, 제1 게이트 전극(330)은 구리, 알루미늄, 금, 은, 텅스텐 등의 저저항 금속을 포함할 수 있다. 제1 게이트 전극(330)은 상기 금속, 금속 산화물 및/또는 상기 금속들의 합금을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
제1 게이트 전극(330) 및 제1 신호 라인(110)을 커버하도록 게이트 절연층(140)이 배치될 수 있다. 일 실시예에 있어서, 패드부(610)는 게이트 절연층(140)에 의해 부분적으로 노출될 수 있다. 예를 들면, 원활한 제1 신호 공급을 위해 패드부(610)의 일부를 노출시키는 홀 또는 개구부가 게이트 절연층(140)에 배치될 수 있다. 상기 홀 또는 개구부의 측벽 및 저면 상에는 상술한 바와 같이 패드부(610)를 커버하는 배리어 도전막(660)이 형성될 수 있다.
게이트 절연층(140)은 실리콘 산화물, 금속 산화물 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 제1 게이트 절연층(140)은 실리콘 산화물(SiOx), 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 벤조사이클로부텐(BCB)계 수지, 아크릴(acryl)계 수지 등을 포함할 수 있다. 제1 게이트 절연층(140)은 상기 산화물 또는 상기 유기 절연 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
게이트 절연층(140) 상에 활성층(350)이 배치될 수 있다. 활성층(350)은 제1 게이트 전극(330)과 중첩되도록 배치될 수 있다. 예를 들어, 활성층(350)은 제1 게이트 전극(330)을 커버하는 게이트 절연층(140) 부분 상에 배치될 수 있다. 활성층(350)은 폴리실리콘(polysilicon), 불순물을 포함하는 폴리실리콘, 아몰퍼스 실리콘(amorphous silicon), 불순물을 포함하는 아몰퍼스 실리콘, 산화물 반도체, 불순물이 포함된 산화물 반도체 등을 포함할 수 있다. 상기 산화물 반도체의 예로서 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide: IGZO), 인듐-주석-아연 산화물(Indium Tin Zinc Oxide: ITZO), 갈륨 아연 산화물(GaZnxOy), IZO, 아연 마그네슘 산화물(ZnMgxOy), 아연 주석 산화물(ZnSnxOy), 아연 지르코늄 산화물(ZnZrxOy), 아연 산화물, 갈륨 산화물, 주석 산화물, 인듐 산화물, 인듐-갈륨-하프늄 산화물(Indium Gallium Hafnium Oxide: IGHO), 주석-알루미늄-아연 산화물(Tin Aluminum Zinc Oxide: TAZO), 인듐-갈륨-주석 산화물(IGSO) 등을 들 수 있다. 이들은 단독으로 혹은 2 이상을 조합하여 포함될 수 있다.
게이트 절연층(140) 상에 식각 저지층(150)이 배치될 수 있다. 식각 저지층(150)은 트랜지스터(300)의 소스 전극(360) 및 드레인 전극(370)을 형성하는 과정에서 활성층(350)을 보호할 수 있다. 예를 들면, 식각 저지층(150)은 채널로 제공되는 활성층(350) 부분을 보호할 수 있다, 식각 저지층(150)은 실리콘 산화물 또는 실리콘 질화물을 포함하는 단층 또는 다층 구조를 가질 수 있다.
예시적인 실시예들에 따르면, 패드부(610)의 일부는 상술한 홀 또는 개구부 등에 의해 식각 저지층(150)으로부터 노출될 수 있다. 상기 홀 또는 개구부의 측벽 및 저면 상에는 상술한 바와 같이 패드부(610)를 커버하는 배리어 도전막(660)이 형성될 수 있다.
소스 전극(360) 및 드레인 전극(370)은 식각 저지층(150) 상에 배치되어 활성층(350)과 접속될 수 있다. 예를 들면, 식각 저지층(150)에는 활성층(350)의 일부 영역을 노출시키는 홀 또는 개구부가 형성 되며, 소스 전극(360) 및 드레인 전극(370)은 상기 홀 또는 개구부를 통해 활성층(350)과 전기적으로 접속될 수 있다.
소스 전극(360) 및 드레인 전극(370)은 금속, 금속 질화물 및/또는 도전성 금속 산화물로 형성될 수 있다. 예를 들어, 소스 전극(360) 및 드레인 전극(370)은 각각 알루미늄, 알루미늄 합금, 알루미늄 질화물(AlNx), 은, 은 합금, 텅스텐, 텅스텐 질화물(WNx), 니켈(Ni), 크롬(Cr), 몰리브덴, 몰리브덴 질화물, 티타늄, 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 소스 전극(360) 및 드레인 전극(370)은 각각 금속, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
일 실시예에서, 소스 전극(360) 및 드레인 전극(370)은 배리어 도전막(660)과 실질적으로 동일한 층에 배치되어 실질적으로 동일한 물질을 포함할 수 있다. 예를 들어, 소스 전극(360) 및 드레인 전극(370)은 배리어 도전막(660)과 동일하게 내식성 및 내산화성이 상대적으로 우수한 티타늄, 티타늄 질화물, 몰리브덴, 또는 몰리브덴 질화물을 포함할 수 있다. 또한 소스 전극(360) 및 드레인 전극(370)은 ITO, IZO, AZO, 주석 산화물, 인듐 산화물, 갈륨 산화물과 같은 도전성 금속 산화물을 포함할 수 있다. 이들은 단독으로 또는 2 이상을 조합하여 포함될 수 있다.
식각 저지층(150) 상에 소스 전극(360) 및 드레인 전극(370)을 커버하는 패시베이션 층(180)이 배치될 수 있다.
패시베이션 층(180)은 산화물, 질화물, 산질화물, 유기 절연 물질 등을 포함할 수 있다. 예를 들면, 패시베이션 층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 아크릴계 수지, 폴리이미드(polyimide)계 수지, 실록산(siloxane)계 수지 등을 포함할 수 있다. 이들은 단독으로 또는 2 이상을 조합하여 포함될 수 있다. 패시제이션 층(180)은 상기 산화물, 질화물, 산질화물, 유기 절연 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
패시베이션 층(180) 상에 제2 게이트 전극(390)이 배치될 수 있다. 제2 게이트 전극(390)은 활성층(350)과 중첩되도록 배치될 수 있다.
일 실시예에 의하면, 제2 게이트 전극(390)은 제2 신호 라인(210)과 실질적으로 동일한 층에 배치되어 실질적으로 동일한 물질을 포함할 수 있다. 제2 게이트 전극(390)은 상대적으로 저항이 낮은 금속, 금속 질화물 및 상기 금속들의 합금으로 형성될 수 있다. 상기 금속의 예로는, 구리, 알루미늄, 금, 은, 텅스텐 등을 들 수 있다.
일 실시예에 있어서, 패시베이션 층(180) 상에 드레인 전극(370)과 전기적으로 연결되는 화소 콘택(372)이 배치될 수 있다. 드레인 전극(370)은 화소 콘택(372)을 통해 표시 장치의 화소 전극과 전기적으로 연결될 수 있다. 이 경우, 트랜지스터(300)의 소스 전극(360)으로 전달 받은 전기적 신호는 드레인 전극(370) 및 화소 콘택(372)을 통해 화소로 전달 될 수 있다.
화소 콘택(372)은 제2 게이트 전극(390)과 실질적으로 동일한 층에 배치되어 실질적으로 동일한 물질을 포함할 수 있다. 예를 들면, 화소 콘택(372)은 상대적으로 저항이 낮은 금속, 금속 산화물 및 상기 금속들의 합금으로 형성될 수 있다. 상기 금속의 예로는, 구리, 알루미늄, 금, 은, 텅스텐 등이 있으며, 예를 들어, 화소 콘택(372)은 구리를 포함할 수 있다.
도 3에 도시된 바와 같이, 예시적인 실시예들에 따른 박막 트랜지스터(300)는 활성층(350)의 하부와 상부에 각각 제1 게이트 전극(330) 및 제2 게이트 전극(390)을 포함할 수 있다. 따라서, 2중으로 형성된 게이트 전극(330, 390)에 소정의 전압이 인가되면, 활성층(350)의 상부와 하부에 2중 채널 영역(356, 357)이 형성되면서 소스 전극(360)으로부터 입력된 전기적 신호를 드레인 전극(370)으로 전달 할 수 있다. 일 실시예에 있어서, 제1 게이트 전극(330)은 활성층(350) 하부에 제1 채널 영역(356)을 형성하고, 제2 게이트 전극(390)은 활성층(350) 상부에 제2 채널 영역(357)을 형성할 수 있다. 따라서, 채널 영역(356, 357)이 2중으로 형성되므로, 게이트 절연층(140)이 상대적으로 두껍더라도 채널 영역(356, 357)이 충분히 형성될 수 있고, 트랜지스터(300)는 소스 전극(360)으로 인가된 전기적 신호를 드레인 전극(370)으로 빠르게 전달 할 수 있다. 또한, 게이트 절연층(140)이 상대적으로 두꺼우므로, 제1 신호 라인(110)과 제2 신호라인(210) 사이에서 발생될 수 있는 기생 커패시턴스도 감소될 수 있다.
일반적으로, 박막 트랜지스터는 게이트 전극이 활성층 하부에 배치되는 바텀(bottom) 게이트 방식의 박막 트랜지스터와 게이트 전극이 활성층 상부에 배치되는 탑(top) 게이트 방식의 박막 트랜지스터로 분류된다. 그러나, 게이트 전극이 활성층의 상부 또는 하부에 하나만 배치되는 경우, 게이트 절연층을 두껍게 형성하는데 한계가 있다. 즉, 게이트 절연층이 두꺼운 경우, 채널 영역을 형성하는데 상대적으로 높은 게이트 전압이 필요하며, 트랜지스터의 응답속도가 저하될 수 있다. 한편, 게이트 전압을 낮추기 위해 게이트 절연층을 상대적으로 얇게하면, 게이트 전극과 데이터 라인 사이에 기생 커패시턴스가 발생될 수 있다. 즉, 게이트 전극에 스캔 신호를 전달하는 게이트 라인과 데이터 라인 사이에는 얇은 게이트 절연층 만이 존재하므로, 게이트 라인과 데이터 라인이 교차되는 교차 영역에서 기생 커패시턴스가 발생될 수 있다. 특히, 이러한 기생 커패시턴스는 RC 지연을 유발하여 트랜지스터의 응답 속도를 저하 시킬 수 있다.
상기 문제를 해결하기 위해 게이트 라인과 상기 스캔 신호를 전달하는 스캔 라인을 서로 다른 층으로 분리할 수 있다. 즉, 게이트 라인의 하부 층에 낮은 저항을 갖는 금속으로 형성된 별도의 스캔 라인을 배치하고, 스캔 라인 상에 버퍼층을 형성하여 스캔 라인과 데이터 라인이 교차되는 교차 영역에서 발생하는 기생 커패시턴스를 감소시킬 수 있다. 이 경우, 스캔 라인과 게이트 전극은 별도의 콘택 또는 브릿지를 통해 전기적으로 연결된다. 그러나, 스캔 라인과 게이트 전극을 다른 층으로 분리할 경우, 다른 문제들이 발생할 수 있다. 예를 들어, 표시 기판에는 별도의 콘택 또는 브릿지가 배치되는 콘택 영역이 필요하게 되어 불필요한 공간들이 필요하고, 표시 기판의 제조 공정도 복잡해지게 된다. 특히, 대면적 표시 장치에 적용되는 표시 기판의 경우 콘택 또는 브릿지의 개수가 증가하여, 많은 콘택 영역들이 필요하고, 콘택 또는 브릿지와 스캔 라인의 접촉 부위가 증가하여 전체적인 스캔 라인의 접촉 저항이 증가하게 되는 문제가 발생할 수 있다. 이러한 접촉 저항의 증가는 다시 RC 지연을 유발할 수 있다.
한편, 스캔 라인은 주로 저항이 낮은 구리 등을 사용하여 형성되는데, 외부에서 스캔 신호를 공급받는 패드부도 스캔 라인과 같이 구리로 형성될 수 있다. 이 경우, 패드부에서 홀에 의해 노출된 구리는 상기 홀을 경화시키는 공정에서 쉽게 산화될 수 있다. 특히, 이러한 산화에 의해 패드부의 접촉 저항이 급격히 상승하여 RC 지연을 더욱 증가시킬 수 있다.
그러나, 실시예들에 따르면 제1 게이트 전극(330)과 스캔 라인(즉, 제1 신호 라인)(110)이 동일한 층에서 서로 연결되도록 형성되므로 별도의 연결 브릿지 없이 스캔 신호를 게이트 전극(330, 390)에 인가할 수 있다. 또한, 패드부(610)의 노출부위에 배리어 도전막(660)을 구비하므로 패드부(610)의 산화를 효과적으로 방지할 수 있다. 이 경우, 스캔 라인(110)과 데이터 라인(즉, 제2 신호 라인)(210)의 교차 영역에서 발생할 수 있는 기생 커패시턴스는 스캔 라인(110)과 데이터 라인(210) 사이에 3중으로 배치되는 게이트 절연층(140), 식각 저지층(150) 및 패시베이션 층(180)에 의해 효과적으로 감소될 수 있다.
도 4 내지 도 10는 본 발명의 예시적인 실시예들에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 4를 참조하면, 베이스 기판(700) 상에 서로 전기적으로 연결되는 제1 신호 라인(110) 및 제1 게이트 전극(330)을 형성한다. 일 실시예에 있어서, 제1 신호 라인(110)과 전기적으로 연결되는 패드부(610)가 더 형성될 수 있다.
예를 들면, 베이스 기판(700) 상에 제1 도전막을 형성하고, 상기 제1 도전막을 예를 들면, 사진 식각 공정을 통해 패터닝하여 제1 게이트 전극(330), 제1 신호 라인(110) 및 패드부(610)를 형성할 수 있다. 제1 게이트 전극(330), 제1 신호 라인(110) 및 패드부(610)는 상기 패터닝 공정에 의해 함께 형성될 수 있다.
상기 제1 도전막은 상대적으로 저항이 낮은 금속물질, 예를 들면, 구리, 알루미늄, 금, 은 또는 텅스텐을 사용하여, 스퍼터링(Sputtering) 공정, 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정, 원자층 적층(Atomic Layer Deposition: ALD) 공정, 펄스 레이저 증착(Pulse Laser Deposition: PLD) 공정, 프린팅 공정 등을 통해 형성될 수 있다.
제1 신호 라인(110), 제1 게이트 전극(330) 및 패드부(610)는 충분히 낮은 저항을 유지하기 위해 상대적으로 두꺼운 두께로 형성될 수 있다. 예를 들어, 제1 신호 라인(110), 제1 게이트 전극(330) 및 패드부(610)는 약, 2000Å의 두께로 형성될 수 있다. 그러나, 제1 신호 라인(110), 제1 게이트 전극(330) 및 패드부(610)의 두께가 특정한 수치 범위로 한정되는 것은 아니다.
예시적인 실시예들에 따르면, 제1 신호 라인(110)은 스캔 라인으로 제공될 수 있다.
도 5를 참조하면, 베이스 기판(700) 상에 제1 신호 라인(110), 제1 게이트 전극(330) 및 패드부(610)를 덮는 게이트 절연층(140)을 형성한다.
예를 들면, 게이트 절연층(140)은 실리콘 산화물, 실리콘 질화물 또는 금속 산화물을 사용하여 형성될 수 있다. 상기 금속 산화물의 예로서 하프늄 산화물, 알루미늄 산화물, 지르코늄 산화물, 티타늄 산화물, 탄탈륨 산화물 등을 들 수 있다. 게이트 절연층(140)은 실리콘 산화물, 실리콘 질화물 및 상기 금속 산화물 중 적어도 하나를 포함하는 단층 구조 또는 다층 구조로 형성 될 수 있다. 게이트 절연층(140)은 CVD 공정, ALD 공정, 스핀 코팅(spin coating) 공정, 프린팅 공정 등을 통해 수득될 수 있다.
도 6을 참조하면, 게이트 절연층(140) 상에 활성층(350)을 형성한다. 활성층(350)은 제1 게이트 전극(330)과 중첩되도록 형성될 수 있다. 활성층(350)은 게이트 절연층(140) 상에 폴리실리콘, 비정질 실리콘, 또는 산화물 반도체를 사용하여 반도체층을 형성 후, 이를 예를 들면, 사진 식각 공정을 통해 패터닝하여 형성될 수 있다. 상기 반도체층에는 불순물이 추가로 도핑될 수도 있다. 상기 산화물 반도체의 예로서 IGZO, ITZO, 갈륨 아연 산화물, IZO, 아연 마그네슘 산화물, 아연 주석 산화물, 아연 지르코늄 산화물, 아연 산화물, 갈륨 산화물, 주석 산화물, 인듐 산화물, IGHO, TAZO, IGSO 등을 들 수 있다. 이들은 단독으로 혹은 2 이상을 조합하여 사용될 수 있다. 활성층(350)은 CVD 공정, 스퍼터링 공정, ALD 공정, 프린팅 공정 등을 통해 수득될 수 있다.
도 7을 참조하면, 게이트 절연층(140) 상에 활성층(350)을 부분적으로 커버하는 식각 저지층(150)을 형성한다.
예시적인 실시예들에 따르면, 실리콘 산화물 또는 실리콘 질화물과 같은 절연 물질을 사용하여 게이트 절연층(140) 상에 활성층(350)을 커버하는 절연층을 형성할 수 있다. 이후, 상기 절연층을 부분적으로 식각하여 활성층을 부분적으로 노출시키는 제1 개구부(155)를 형성할 수 있다. 이에 따라, 제1 개구부 (155)에 의해 활성층(350)이 부분적으로 노출되는 식각 저지층(150)을 수득할 수 있다.
예시적인 실시예들에 있어서, 상기 절연층 또는 식각 저지층(150)은 제1 신호 라인(110) 및 패드부(610)까지 커버하도록 형성될 수 있다. 상기 절연층은 CVD 공정, 스핀 코팅 공정, 진공 증착 공정 등을 통해 형성될 수 있다.
일 실시예에 있어서, 제1 개구부(155)와 함께 제2 개구부(157)가 형성될 수 있다. 제2 개구부(157)는 식각 저지층(150) 및 게이트 절연층(140)을 관통하여 패드부(610) 상면을 적어도 부분적으로 노출시키도록 형성될 수 있다. 제1 개구부(155) 및 제2 개구부(157)는 동일한 식각 공정을 통해 동시에 형성될 수 있으며, 서로 다른 마스크를 사용하는 별개의 식각 공정을 통해 형성될 수도 있다.
도 8을 참조하면, 식각 저지층(150) 상에 활성층(350)과 접속되는 소스 전극(360) 및 드레인 전극(370)을 형성한다.
예시적인 실시예들에 따르면, 식각 저지층(150) 상에 제1 개구부(155)를 채우는 제2 도전막을 형성한다. 상기 제2 도전막은 제2 개구부(157)의 측벽 및 저면 상에도 형성될 수 있다. 상기 제2 도전막은 활성층(370) 및 패드부(610)와 접촉할 수 있다. 이후, 상기 제2 도전막을 사진 식각 공정 등을 통해 패터닝하여 소스 전극(360) 및 드레인 전극(370)을 형성할 수 있다.
일 실시예에 있어서, 소스 전극(360) 및 드레인 전극(370)과 함께 제2 개구부(157) 내부에 패드부(610)와 접촉하는 배리어 도전막(660)이 형성될 수 있다. 이 경우, 소스 전극(360), 드레인 전극(370) 및 배리어 도전막(660)은 동일한 상기 제2 도전막을 사용하는 동일한 증착 공정 및 식각 공정을 통해 동시에 형성될 수 있다.
상기 제2 도전막은 금속, 금속 질화물 및/또는 도전성 금속 산화물을 사용하여 스퍼터링 공정, ALD 공정, PLD 공정 등을 통해 형성될 수 있다. 상기 금속 및 금속 질화물로서 내식성, 내산화성이 상대적으로 우수한 티타늄, 티타늄 질화물, 몰리브덴 또는 몰리브덴 질화물을 사용할 수 있다. 또한 상기 제2 도전막으로서 ITO, IZO, AZO, 주석 산화물, 인듐 산화물, 갈륨 산화물과 같은 상기 도전성 금속 산화물을 사용하는 경우 금속에 비해 상대적으로 우수한 내식성, 내산화성이 확보될 수 있다. 이에 따라, 전기 저항이 낮은 구리와 같은 금속 물질을 포함하는 패드부(610)가 배리어 도전막(660)에 의해 커버됨으로써 패드부(610)의 산화에 따른 특성 열화를 방지할 수 있다.
한편, 소스 전극(360) 및 드레인 전극(370) 사이에 배치되며, 제1 게이트 전극(330)과 중첩되는 활성층(350) 부분은 전하가 이동하는 채널로서 제공될 수 있다. 상기 채널은 식각 저지층(150)에 의해 커버되어 소스 전극(360) 및 드레인 전극(370) 형성을 위한 식각 공정이 진행되는 동안 보호될 수 있다.
도 9를 참조하면, 식각 저지층(150) 상에 소스 전극(360), 드레인 전극(370) 및 배리어 도전막(660)을 커버하는 패시베이션 층(180)을 형성한다. 예시적인 실시예들에 따르면, 패시베이션 층(180)은 제1 신호 라인(110)의 상부를 커버하도록 형성될 수 있다. 이에 따라, 제1 신호 라인(110) 상에는 게이트 절연층(140), 식각 저지층(150) 및 패시베이션 층(180)을 포함하는 3층 이상의 절연막 적층 구조가 형성될 수 있다.
패시베이션 층(180)은 실리콘 산화물, 금속 산화물 또는 실리콘 질화물을 사용하여 형성될 수 있으며, 아크릴계 수지 또는 BCB와 같은 수지 물질을 사용하여 형성될 수 있다. 패시베이션 층(180)은 상기의 물질들 중 일 이상을 포함하는 단층 구조 또는 다층 구조로 형성 될 수 있다. 패시베이션 층(180)은 CVD 공정, 스핀 코팅 공정, 프린팅 공정, 진공 증착 공정 등을 통해 수득될 수 있다.
도 10을 참조하면, 패시베이션 층(180) 상에 제2 게이트 전극(390) 및 제2 신호 라인(210)을 형성한다. 일 실시예에 있어서, 패시베이션 층(180)을 관통하여 드레인 전극(370)과 접속되는 화소 콘택(372)이 함께 형성될 수도 있다.
예시적인 실시예들에 따르면, 패시베이션 층(180)을 부분적으로 식각하여 드레인 전극(370)의 일부를 노출시키는 콘택 홀을 형성할 수 있다. 패시베이션 층(180) 상에 상기 콘택 홀을 채우는 제3 도전막을 형성한 후, 이를 예를 들면, 사진 식각 공정 등을 통해 패터닝하여, 화소 콘택(372), 제2 게이트 전극(390) 및 제 신호 라인(210)을 형성할 수 있다. 이 경우, 화소 콘택(372), 제2 게이트 전극(390) 및 제 신호 라인(210)은 동일한 도전막을 사용하는 동일한 증착 공정 및 식각 공정을 통해 동시에 형성될 수 있다.
상기 제3 도전막은 상대적으로 저항이 낮은 구리, 알루미늄, 금, 은, 텅스텐 등과 같은 금속 물질을 사용하여, 스퍼터링 공정, ALD 공정, PLD 공정, CVD 공정 등을 통해 형성될 수 있다. 제2 신호 라인(210), 제2 게이트 전극(390) 및 화소 콘택(372)은 충분히 낮은 저항을 유지하기 위해 상대적으로 두꺼운 두께로 형성될 수 있다. 예를 들어, 제2 신호 라인(210), 제2 게이트 전극(390) 및 화소 콘택(372)은 약, 2000Å의 두께로 형성될 수 있다. 그러나, 제2 신호 라인(210), 제2 게이트 전극(390) 및 화소 콘택(372)의 두께가 특정한 수치 범위로 한정되는 것은 아니다.
예시적인 실시예들에 따르면, 제2 신호 라인(210)은 데이터 라인으로 제공될 수 있다. 제2 신호 라인(210)은 제1 신호 라인(110)과 교차하도록 연장될 수 있다. 제1 신호 라인(110) 및 제2 신호 라인(210)이 교차하는 교차영역 또는 중첩 영역에는 상술한 바와 같이, 게이트 절연층(140), 식각 저지층(150) 및 패시베이션 층(180)을 포함하는 적어도 3층의 절연막 적층 구조가 형성될 수 있다. 따라서, 제1 신호 라인(110) 및 제2 신호 라인(210) 사이의 충분한 이격 거리가 확보되어 기생 커패시턴스 발생을 최소화할 수 있다.
일 실시예에 있어서, 패시베이션 층(180)을 부분적으로 식각하여 배리어 도전막(660)을 노출시키는 제3 개구부(190)를 형성할 수 있다. 제3 개구부(190)를 통해 표시 기판의 추가적인 배선 구조물 혹은 화소와 연결되는 콘택 구조물 등이 패드부(610)와 전기적으로 연결될 수 있다. 상술한 바와 같이, 패드부(610) 상에는 배리어 도전막(660)이 형성되므로, 패드부(610) 노출에 따른 산화 현상을 방지할 수 있다.
본 발명의 예시적인 실시예들에 따르면, 제1 신호 라인(110)이 제1 게이트 전극(330)과 베이스 기판(700) 상에 동시에 형성되므로 별도의 스캔 라인을 형성하는 공정이 필요 없으며, 스캔 라인과 제1 게이트 전극(330)을 연결하기 위한 콘택 또는 브릿지 등을 생략할 수 있다. 따라서, 상대적으로 간단한 공정을 통해 상기 표시 기판을 제조 할 수 있다. 또한, 데이터 라인으로 제공되는 제2 신호 라인(210)을 제1 신호 라인(110)을 충분한 거리로 이격시키면서, 동시에 제2 게이트 전극(390)을 형성할 수 있다. 제2 게이트 전극(390)은 제1 게이트 전극(330)과 함께 활성층(350)을 통해 채널을 형성할 수 있으므로, 적은 전류 또는 전압으로 충분한 전하 이동성을 확보할 수 있다.
도 11은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 11을 참조하면, 표시 장치(20)는 베이스 기판(700) 상에 배치되는 제1 신호 라인(110), 제2 신호 라인(210), 트랜지스터(300) 및 트랜지스터(300)와 전기적으로 연결되는 화소 소자(400)를 포함할 수 있다.
표시 장치(20)는 화소 소자(400)의 종류에 OLED, LCD, 플라즈마 표시 장치(plasma display panel: PDP)등 일 수 있다. 도 11은 표시 장치(20)의 일 예로서, 유기 발광 다이오드를 포함하는 OLED를 도시한다.
표시 장치(20)에 구비되는 제1 신호 라인(110), 제2 신호 라인(210) 및 트랜지스터(300)는 도 1 내지 도 3을 참조하여 설명한 표시 기판(10)의 제1 신호 라인(110), 제2 신호 라인(210) 및 트랜지스터(300)와 실질적으로 동일하므로 각 구성요소에 대한 상세한 설명은 생략하기로 한다.
화소 소자(400)는 트랜지스터(300)와 전기적으로 연결될 수 있으며, 트랜지스터(300)에서 공급받은 전기적 신호에 기초하여 특정 파장의 광을 발생시킬 수 있다. 일 실시예에서, 화소 소자(400)는 유기 발광 다이오드일 수 있다. 이 경우, 화소 소자(400)는 트랜지스터(300)와 전기적으로 연결되는 화소 전극(420), 화소 전극(420)에 대향하는 대향 전극(460) 및 화소 전극(420)과 대향 전극(460) 사이에 배치되는 발광층(440)을 포함할 수 있다. 유기 발광 다이오드는 트랜지스터(300)로부터 공급 받은 전기적 신호에 기초하여 화소 전극(420)과 대향 전극(460) 사이에 전압이 인가되면, 발광층(440)이 특정 파장의 광을 발생시킬 수 있다.
화소 전극(420)은 트랜지스터(300)와 전기적으로 연결되며, 표시 장치(20)의 발광 방식에 따라 투과 전극 또는 반사 전극에 해당할 수 있다. 예를 들어, 표시 장치(20)가 전면 발광 방식인 경우, 화소 전극(420)은 상대적으로 높은 반사율을 갖는 금속, 합금 등을 포함하는 반사 전극에 해당할 수 있다. 반면, 표시 장치(20)가 후면 발광 방식인 경우, 화소 전극(420)은 투명 도전성 물질을 포함하는 투명 전극에 해당할 수 있다.
발광층(440)은 화소 전극(420) 및 대향 전극(460)으로부터 전자(electron) 및 정공(hole)들을 공급 받아 특정 파장의 빛을 발광 할 수 있다. 발광층(440)은 유기물을 포함할 수 있으며, 발광 호스트와 발광 도펀트를 포함할 수 있다. 예를 들어 발광층(440)은 트리스(8-히드록시-퀴놀리나토)알루미늄(Alq3), 9,10-디(나프티-2-일)안트라센(ADN), 1,3-비스(카바졸-9-일)벤젠(mCP), 1,3,5-트리스(카바졸-9-일)벤젠(tCP)등의 발광 호스트에 트리스[1-페닐아이소퀴놀린-C2, N]이리듐(3)(Ir(piq)3), 트리스[2-페닐피리딘에이토-C2,N]이리듐(3) (Ir(ppy)3 (ppy = 페닐피리딘)), 이리듐(3) 비스[4,6-다이플루오로페닐-피리디나토-N,C2] (F2Irpic) 등의 발광 도펀트를 포함할 수 있다.
일 실시예에서, 화소 소자(400)는 발광층(440) 상부 또는 하부에 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층과 같은 유기층을 더 포함할 수 있다.
대향 전극(460)은 화소 전극(420)에 대향하며, 표시 장치(20)가 전면 발광 방식인 경우, 투명 전극에 해당하고, 표시 장치(20)가 후면 발광 방식인 경우 반사 전극에 해당할 수 있다. 대향 전극(460)은 화소 전극(420)과 실질적으로 동일한 물질로 형성될 수 있으며, 중복된 설명은 생략하기로 한다.
상기와 같은 표시 장치(20)은 트랜지스터(300)가 2중 게이트 전극(330, 390)을 포함하고 있어, 전기적 신호가 빠르게 화소 소자(400)에 전달될 수 있고, 제1 신호 라인(110)과 제2 신호 라인(210)사이에 기생 커패시턴스가 최소화 되므로 우수한 전기적 특성 및 빠른 동작 특성을 가질 수 있다
이상, 본 발명의 실시예들에 따른 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 본 실시예들에 따른 표시 장치는 유기 발광 표시 장치, 액정 표시 장치, 플라즈마 표시 장치들에 모두 적용될 수 있으며, 이러한 표시 장치는 텔레비전(TV), 컴퓨터 모니터, 휴대폰, 네비게이션, MP3 플레이어, 스마트 패드, PDA 등 다양한 전자 장비의 표시부에 적용될 수 있다.
본 발명은 표시 장치에 적용될 수 있다. 예를 들어, 유기 발광 표시 장치, 액정 표시 장치, 플라즈마 표시 장치 등에 적용될 수 있다.
10: 표시 기판 20: 표시 장치
110: 제1 신호 라인 140: 게이트 절연층
150: 식각 저지층 180: 패시베이션 층
210: 제2 신호 라인 300: 트랜지스터
330: 제1 게이트 전극 350: 활성층
360: 소스 전극 370: 드레인 전극
372: 화소 콘택 390: 제2 게이트 전극
400: 화소 소자 610: 패드부
660: 배리어 도전막

Claims (20)

  1. 베이스 기판 상에 배치되는 제1 게이트 전극;
    상기 베이스 기판 상에 배치되며 상기 제1 게이트 전극과 전기적으로 연결된 스캔 라인;
    상기 베이스 기판 상에 배치되어 상기 제1 게이트 전극 및 상기 스캔 라인을 덮도록 순차적으로 적층되는 게이트 절연층, 식각 저지층 및 패시베이션 층; 및
    상기 패시베이션 층 상에 배치되어 상기 스캔 라인과 적어도 부분적으로 중첩되는 데이터 라인을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 스캔 라인은 상기 제1 게이트 전극과 동일한 층에 배치되며, 상기 스캔 라인 및 상기 제1 게이트 전극은 서로 동일한 도전 물질을 포함하는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서, 상기 데이터 라인과 상기 스캔 라인은 서로 교차하도록 연장하며,
    상기 데이터 라인 및 상기 스캔 라인의 교차 영역은 상기 스캔 라인 및 상기 데이터 라인 사이에서 적층되는 상기 게이트 절연층, 상기 식각 저지층 및 상기 패시베이션 층을 포함하는 것을 특징으로 하는 표시 기판.
  4. 제1항에 있어서,
    상기 게이트 절연층 상에 배치되며 상기 식각 저지층에 의해 부분적으로 커버되는 활성층; 및
    상기 식각 저지층 상에 배치되어 상기 활성층과 접속하는 소스 전극 및 드레인 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서,
    상기 베이스 기판 상에 배치되고 상기 스캔 라인과 전기적으로 연결된 패드부를 더 포함하며,
    상기 패드부는 상기 스캔 라인과 동일한 층에 배치되고 상기 패드부 및 상기 스캔 라인은 서로 동일한 도전 물질을 포함하는 것을 특징으로 하는 표시 기판.
  6. 제5항에 있어서, 상기 패드부는 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 텅스텐(W)으로 구성된 그룹에서 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 표시 기판.
  7. 제5항에 있어서,
    상기 패드부 상에 형성된 배리어 도전막을 더 포함하며,
    상기 배리어 도전막, 상기 소스 전극 및 상기 드레인 전극은 서로 동일한 물질을 포함하는 것을 특징으로 하는 표시 기판.
  8. 제7항에 있어서, 상기 소스 전극, 상기 드레인 전극 및 상기 배리어 도전막은 티타늄(Ti), 몰리브덴(Mo), 티타늄 질화물, 몰리브덴 질화물 및 도전성 금속 산화물로 구성된 그룹에서 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 표시 기판.
  9. 제4항에 있어서,
    상기 패시베이션 층 상에 배치되는 제2 게이트 전극을 더 포함하며,
    상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 활성층과 각각 중첩되는 것을 특징으로 하는 표시 기판.
  10. 제9항에 있어서, 상기 제2 게이트 전극은 상기 데이터 라인과 동일한 층에 배치되며, 상기 제2 게이트 전극 및 상기 데이터 라인은 서로 동일한 도전 물질을 포함하는 것을 특징으로 하는 표시 기판.
  11. 제4항에 있어서,
    상기 드레인 전극과 접속되는 화소 콘택을 더 포함하며,
    상기 화소 콘택 및 상기 데이터 라인은 서로 동일한 도전 물질을 포함하는 것을 특징으로 하는 표시 기판.
  12. 베이스 기판 상에 제1 게이트 전극 및 상기 제1 게이트 전극과 전기적으로 연결되는 스캔 라인을 형성하는 단계;
    상기 베이스 기판 상에 상기 제1 게이트 전극 및 상기 스캔 라인을 덮는 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 상기 제1 게이트 전극과 중첩되는 활성층을 형성하는 단계;
    상기 게이트 절연층 상에 상기 활성층을 부분적으로 커버하는 식각 저지층을 형성하는 단계;
    상기 식각 저지층 상에 상기 활성층과 접속되는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 식각 저지층 상에 상기 소스 전극 및 상기 드레인 전극을 커버하는 패시베이션 층을 형성하는 단계; 및
    상기 패시베이션 층 상에 상기 스캔 라인과 적어도 부분적으로 중첩되는 데이터 라인을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 식각 저지층 및 상기 패시베이션 층은 상기 스캔 라인을 커버하도록 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 베이스 기판 상에 상기 스캔 라인과 전기적으로 연결되는 패드부가 더 형성되며,
    상기 제1 게이트 전극, 상기 스캔 라인 및 상기 패드부는 제1 도전막을 사용하는 패터닝 공정에 의해 함께 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 게이트 절연층 및 상기 식각 저지층을 부분적으로 식각하여 상기 패드부를 노출시키는 개구부를 형성하는 단계; 및
    상기 개구부를 통해 상기 패드부와 접촉하는 배리어 도전막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제15항에 있어서, 상기 배리어 도전막, 상기 소스 전극 및 상기 드레인 전극은 제2 도전막을 사용하는 패터닝 공정에 의해 함께 형성되며,
    상기 제2 도전막은 티타늄, 몰리브덴, 티타늄 질화물, 몰리브덴 질화물 및 도전성 금속 산화물로 구성된 그룹에서 선택된 적어도 하나의 물질을 사용하여 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제12항에 있어서,
    상기 패시페이션 층 상에 상기 활성층과 중첩되는 제2 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제17항에 있어서,
    상기 패시베이션 층 상에 상기 드레인 전극과 접속되는 화소 콘택을 형성하는 단계를 더 포함하며,
    상기 화소 콘택, 상기 제2 게이트 전극 및 상기 데이터 라인은 제3 도전막을 사용하는 패터닝 공정에 의해 함께 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 베이스 기판 상에 배치되는 제1 게이트 전극;
    상기 베이스 기판 상에 배치되며 상기 제1 게이트 전극과 전기적으로 연결된 스캔 라인;
    상기 베이스 기판 상에 배치되어 상기 제1 게이트 전극 및 상기 스캔 라인을 덮도록 순차적으로 적층되는 게이트 절연층, 식각 저지층 및 패시베이션 층;
    상기 게이트 절연층 상에 배치되며 상기 식각 저지층에 의해 부분적으로 커버되는 활성층;
    상기 식각 저지층 상에 배치되어 상기 활성층과 접속하는 소스 전극 및 드레인 전극;
    상기 패시베이션 층 상에 배치되어 상기 스캔 라인과 적어도 부분적으로 중첩되는 데이터 라인;
    상기 드레인 전극과 전기적으로 연결되는 화소 전극;
    상기 화소 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 대향 전극을 포함하는 표시 장치.
  20. 제19항에 있어서,
    상기 패시베이션 층 상에 배치되어 상기 활성층과 중첩되는 제2 게이트 전극을 더 포함하며,
    상기 제2 게이트 전극은 상기 데이터 라인과 동일한 층에 배치되며, 상기 데이터 라인 및 상기 제2 게이트 전극은 서로 동일한 도전 물질을 포함하는 것을 특징으로 하는 표시 장치.
KR1020130145254A 2013-11-27 2013-11-27 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 KR20150061302A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130145254A KR20150061302A (ko) 2013-11-27 2013-11-27 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US14/521,274 US20150144952A1 (en) 2013-11-27 2014-10-22 Display substrate, method of manufacturing the same, and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130145254A KR20150061302A (ko) 2013-11-27 2013-11-27 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20150061302A true KR20150061302A (ko) 2015-06-04

Family

ID=53181878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130145254A KR20150061302A (ko) 2013-11-27 2013-11-27 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US20150144952A1 (ko)
KR (1) KR20150061302A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11925091B2 (en) 2020-07-16 2024-03-05 Samsung Display Co., Ltd. Light emitting display device and manufacturing method thereof

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465787B (zh) * 2014-12-31 2017-10-17 京东方科技集团股份有限公司 一种薄膜晶体管及电路结构
CN104900653B (zh) * 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
CN106298883B (zh) 2015-06-04 2020-09-15 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
CN104900531A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置
KR102512715B1 (ko) * 2015-09-15 2023-03-23 삼성디스플레이 주식회사 플렉서블 표시장치 및 이의 제조 방법
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
KR102660829B1 (ko) * 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6822114B2 (ja) * 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
KR20180091994A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
KR102434909B1 (ko) 2017-08-04 2022-08-19 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
US10971527B2 (en) * 2018-09-11 2021-04-06 Sharp Kabushiki Kaisha Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
CN110289270B (zh) * 2019-06-28 2021-10-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR20210052700A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치
KR20220014347A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220077223A (ko) 2020-11-30 2022-06-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101750381B1 (ko) * 2011-04-06 2017-06-26 삼성디스플레이 주식회사 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11925091B2 (en) 2020-07-16 2024-03-05 Samsung Display Co., Ltd. Light emitting display device and manufacturing method thereof

Also Published As

Publication number Publication date
US20150144952A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
KR20150061302A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US9548321B2 (en) Method of manufacturing thin film transistor (TFT) array substrate
US8704237B2 (en) Organic light-emitting display device and method of manufacturing the same
US9935163B2 (en) Display device and method for manufacturing the same
CN102456696B (zh) 显示装置及其制造方法
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
US9105864B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101855406B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102151235B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US9349996B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
US8921153B2 (en) Organic light emitting display device and method of manufacturing the same
KR20160082558A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9660089B2 (en) Thin film transistor substrate and method of manufacturing the same
US20120280223A1 (en) Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices and display devices having oxide semiconductor devices
KR20150011472A (ko) 박막 트랜지스터 및 그 제조 방법
KR20180043434A (ko) 유기 발광 표시 장치
KR20150044736A (ko) 박막 트랜지스터 어레이 기판, 유기 발광 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
KR20140137710A (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 유기 발광 디스플레이 장치
KR102098742B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN113745249B (zh) 显示面板及其制备方法、移动终端
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
KR20190062651A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN114530505A (zh) 氧化物半导体薄膜晶体管及其制造方法
US20140141577A1 (en) Method of manufacturing thin film transistor array panel

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid