CN104465787B - 一种薄膜晶体管及电路结构 - Google Patents

一种薄膜晶体管及电路结构 Download PDF

Info

Publication number
CN104465787B
CN104465787B CN201410855068.8A CN201410855068A CN104465787B CN 104465787 B CN104465787 B CN 104465787B CN 201410855068 A CN201410855068 A CN 201410855068A CN 104465787 B CN104465787 B CN 104465787B
Authority
CN
China
Prior art keywords
broach
drain electrode
tft
comb
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410855068.8A
Other languages
English (en)
Other versions
CN104465787A (zh
Inventor
王孝林
姚星
严允晟
韩承佑
林允植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410855068.8A priority Critical patent/CN104465787B/zh
Publication of CN104465787A publication Critical patent/CN104465787A/zh
Priority to US14/900,960 priority patent/US9793300B2/en
Priority to PCT/CN2015/081891 priority patent/WO2016107099A1/zh
Application granted granted Critical
Publication of CN104465787B publication Critical patent/CN104465787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管及电路结构，以改善薄膜晶体管的阈值电压的漂移特性。本发明实施例提供了一种薄膜晶体管，包括：栅极、半导体层、刻蚀阻挡层以及和所述半导体层连接的源电极和漏电极，所述薄膜晶体管还包括：设置于所述刻蚀阻挡层上的阻挡结构；所述阻挡结构与所述源电极、漏电极电隔离，且所述阻挡结构在所述刻蚀阻挡层上的正投影和所述半导体层在所述刻蚀阻挡层上的正投影至少部分重叠。本发明改善了薄膜晶体管的阈值电压的漂移特性。

Description

一种薄膜晶体管及电路结构
技术领域
本发明涉及半导体器件，特别是一种薄膜晶体管及电路结构。
背景技术
现有的TFT(Thin Film Transistor，薄膜晶体管)是场效应晶体管的种类之一，具有广泛的应用。
一般而言，TFT包括栅极、栅绝缘层、半导体层、源电极及漏电极等部分，它通过改变施加在栅极上的电压来调节沟道层的导电性，进而控制源电极与漏电极之间的导通或截止。
对于N型TFT而言，当加在栅极上的电压大于阈值电压时，源电极与漏电极之间导通，反之源电极与漏电极截止。而P型TFT则相反，即：当加在栅极上的电压小于阈值电压时，源电极与漏电极之间导通，反之源电极与漏电极截止。因此，阈值电压决定了施加到栅极上的电压的大小。
因此，当TFT作为开关管使用时，其阈值电压的漂移将会导致其无法实现准确的源电极与漏电极的导通和截止的切换。
又如AMOLED(Active Matrix Organic Light Emitting Diode，有源矩阵有机发光二极管)像素电路中，作为驱动晶体管的TFT的阈值电压的变化会影响OLED的亮度均一性，进而影响AMOLED面板的显示效果。
因此，不管TFT使用于何种电路结构，TFT的阈值电压的漂移都会影响电路结构的正常工作。
发明内容
本发明实施例的目的在于提供一种薄膜晶体管及电路结构，改善薄膜晶体管的阈值电压的漂移特性。
为了实现上述目的，本发明实施例提供了一种薄膜晶体管，包括：栅极、半导体层、刻蚀阻挡层以及和所述半导体层连接的源电极和漏电极，所述薄膜晶体管还包括：
设置于所述刻蚀阻挡层上的阻挡结构；
所述阻挡结构与所述源电极、漏电极电隔离，且所述阻挡结构在所述刻蚀阻挡层上的正投影和所述半导体层在所述刻蚀阻挡层上的正投影至少部分重叠。
上述的薄膜晶体管，其中，所述阻挡结构在所述刻蚀阻挡层上的正投影位于所述半导体层在所述刻蚀阻挡层上的正投影所在的区域内。
上述的薄膜晶体管，其中，所述阻挡结构和所述源电极和漏电极通过一次刻蚀工艺形成。
上述的薄膜晶体管，其中，所述源电极和漏电极的相对的平行侧边的垂线的长度为D，所述阻挡结构在平行于所述垂线的方向上的宽度为W，所述W/D在1/20-18/20之间。
上述的薄膜晶体管，其中，所述源电极和漏电极为对插的梳状结构，对插的梳齿分为多个梳齿组，相邻的梳齿组之间的间隔距离大于梳齿组内相邻的梳齿之间的距离，所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。。
上述的薄膜晶体管，其中，所述源电极和漏电极为对插的梳状结构，其中至少一对相邻的作为源电极的梳齿之间设置有两个作为漏电极的梳齿，所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间。
上述的薄膜晶体管，其中，所述漏电极包括：
第一梳柄；及
分布于所述第一梳柄两侧，与所述第一梳柄电连接的第一梳齿序列和第二梳齿序列；
所述源电极包括：
第二梳柄；
分布于所述第二梳柄一侧，与所述第二梳柄电连接的第三梳齿序列，和所述第一梳齿序列对插；
第三梳柄，与第二梳柄电连接；及
分布于所述第三梳柄一侧，与所述第三梳柄电连接的第四梳齿序列，和所述第二梳齿序列对插；
所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间。
为了更好的实现上述目的，本发明实施例还提供了一种电路结构，包括一薄膜晶体管，所述薄膜晶体管包括：栅极、半导体层、刻蚀阻挡层以及和所述半导体层连接的源电极和漏电极，所述薄膜晶体管还包括：
设置于所述刻蚀阻挡层上的阻挡结构；
所述阻挡结构与所述源电极、漏电极电隔离，且所述阻挡结构在所述刻蚀阻挡层上的正投影和所述半导体层在所述刻蚀阻挡层上的正投影至少部分重叠。
上述的电路结构，其中，所述阻挡结构在所述刻蚀阻挡层上的正投影位于所述半导体层在所述刻蚀阻挡层上的正投影所在的区域内。
上述的电路结构，其中，所述阻挡结构和所述源电极和漏电极通过一次刻蚀工艺形成。
上述的电路结构，其中，所述源电极和漏电极的相对的平行侧边的垂线的长度为D，所述阻挡结构在平行于所述垂线的方向上的宽度为W，所述W/D在1/20-18/20之间。
上述的电路结构，其中，所述源电极和漏电极为对插的梳状结构，对插的梳齿分为多个梳齿组，相邻的梳齿组之间的间隔距离大于梳齿组内相邻的梳齿之间的距离，所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。
上述的电路结构，其中，所述源电极和漏电极为对插的梳状结构，其中至少一对相邻的作为源电极的梳齿之间设置有两个作为漏电极的梳齿，所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间。
上述的电路结构，其中，所述电路结构还包括电容结构，所述电容结构包括第一极板和由所述薄膜晶体管的栅极形成的第二极板，所述第一极板与所述薄膜晶体管的源、漏电极同层设置，且与所述薄膜晶体管的漏电极连接。
上述的电路结构，其中，所述电路结构为移位寄存器单元，所述薄膜晶体管的源漏电极分别连接到信号输入节点和输出节点，栅极连接拉高节点，所述电容结构的一端连接到拉高节点，另一端连接到所述输出节点。
上述的电路结构，其中，
所述漏电极包括：
第一梳柄，与所述第一极板电连接；及
分布于所述第一梳柄两侧，与所述第一梳柄电连接的第一梳齿序列和第二梳齿序列；
所述源电极包括：
第二梳柄；
分布于所述第二梳柄一侧，与所述第二梳柄电连接的第三梳齿序列，和所述第一梳齿序列对插；
第三梳柄，与第二梳柄电连接；及
分布于所述第三梳柄一侧，与所述第三梳柄电连接的第四梳齿序列，和所述第二梳齿序列对插；
所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间。
上述的电路结构，其中，所述第一梳柄的至少一侧的对插的梳齿分为多个梳齿组，相邻的梳齿组之间的间隔距离大于梳齿组内相邻的梳齿之间的距离，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。
上述的电路结构，其中，所述第一梳柄下方的有源层被去除。
上述的电路结构，其中，所述第一梳柄上还设置有延伸到所述相邻的梳齿组之间的间隙的延伸部，所述延伸部下方的有源层被去除。
为了更好的实现上述目的，本发明实施例还提供了一种薄膜晶体管，包括：源电极和漏电极，
所述漏电极包括：
第一梳柄；及
分布于所述第一梳柄两侧，与所述第一梳柄电连接的第一梳齿序列和第二梳齿序列；
所述源电极包括：
第二梳柄；
分布于所述第二梳柄一侧，与所述第二梳柄电连接的第三梳齿序列，和所述第一梳齿序列对插；
第三梳柄，与第二梳柄电连接；及
分布于所述第三梳柄一侧，与所述第三梳柄电连接的第四梳齿序列，和所述第二梳齿序列对插；
上述的薄膜晶体管，其中，所述第一梳柄的至少一侧的对插的梳齿分为多个梳齿组，相邻的梳齿组之间的间隔距离大于梳齿组内相邻的梳齿之间的距离，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。
本发明实施例的薄膜晶体管及电路结构中，通过保留源漏金属层中一部分原本需要去除的膜层，形成位于刻蚀阻挡层上的阻挡结构，改善了薄膜晶体管的阈值电压的漂移特性，提高了器件性能。
附图说明
图1表示本发明实施例的薄膜晶体管的结构示意图；
图2表示表示本发明实施例的设置有过孔的薄膜晶体管的结构示意图；
图3表示现有技术的薄膜晶体管的栅极电压Vg和源漏电极之间的电流Ids的测试曲线；
图4表示本发明实施例的薄膜晶体管的栅极电压Vg和源漏电极之间的电流Ids的测试曲线；
图5表示本发明实施例的薄膜晶体管中，源漏电极的一种对插梳状结构；
图6表示本发明实施例的薄膜晶体管中，源漏电极的另一种对插梳状结构；
图7表示本发明实施例的薄膜晶体管中，源漏电极的再一种对插梳状结构。
具体实施方式
本发明实施例的薄膜晶体管及电路结构中，通过保留源漏金属层中一部分原本需要去除的膜层，形成位于刻蚀阻挡层上的阻挡结构，改善了薄膜晶体管的阈值电压的漂移特性，提高了器件性能。
本发明实施例的薄膜晶体管，如图1所示，包括：栅极、半导体层101、刻蚀阻挡层以及和所述半导体层101连接的源电极102和漏电极103，其中，所述薄膜晶体管还包括：
设置于所述刻蚀阻挡层上的阻挡结构104；
所述阻挡结构104与所述源电极102、漏电极103电隔离，且所述阻挡结构104在所述刻蚀阻挡层上的正投影和所述半导体层101在所述刻蚀阻挡层上的正投影至少部分重叠。
对于TFT制作领域的普通技术人员而言，薄膜晶体管的源漏电极之间的源漏金属层都应该去除，这属于TFT制作领域长期以来固有的技术偏见。而本发明实施例的薄膜晶体管及电路结构中，克服上述的技术偏见，通过保留源漏金属层中一部分原本需要去除的膜层，形成位于刻蚀阻挡层上的阻挡结构，改善了薄膜晶体管的阈值电压的漂移特性，提高了器件性能。后续将通过仿真数据对本发明实施例的有益效果进行进一步说明。
在本发明的具体实施例中，上述的阻挡结构在所述刻蚀阻挡层上的正投影和所述半导体层101在所述刻蚀阻挡层上的正投影至少部分重叠为：
1、所述阻挡结构104在所述刻蚀阻挡层上的正投影和所述半导体层101在所述刻蚀阻挡层上的正投影只有部分重叠；或者
2、所述阻挡结构104在所述刻蚀阻挡层上的正投影和所述半导体层101在所述刻蚀阻挡层上的正投影完全重叠，即：所述阻挡结构104在所述刻蚀阻挡层上的正投影位于所述半导体层101在所述刻蚀阻挡层上的正投影所在的区域内。
在本发明的具体实施例中，上述的阻挡结构104可以是通过单独的刻蚀工艺形成，但为了简化工艺流程，降低成本，在本发明的具体实施例中，上述的阻挡结构104和所述源电极102和漏电极103通过一次刻蚀工艺形成。
下面对本发明实施例的薄膜晶体管能够改善阈值电压的漂移说明如下。
如图2所示，对于TFT而言，与其电性能密切相关的因素为TFT结构的宽长比W/L。
如图2所示，当源电极102和漏电极103均通过过孔105和有源层连接时(应当理解的是，本发明实施例并不限定源电极102/漏电极103与有源层之间的连接方式，上述的源电极102/漏电极103通过过孔和有源层连接不应对本发明的保护范围造成限定)，W为过孔的宽度的总和，即：
W＝D6+D7+D8。
其中，一般情况下，D6＝D9、D7＝D10，D8＝D11，也就是说，源电极102和漏电极103上的过孔105的数量及形状都相同，在后续的测试中以图2所示的结构为例进行测试。
而L为源电极102和漏电极103上的过孔105的相邻的侧边之间的距离，即：
L＝D1+D2+D3+D4+D5
其中，在本发明实施例的测试实验中，以D1＝D5、D2和D4这种设计为例进行详细说明。
测试条件：
源漏电极之间的电压差为9.1V；
测试温度50℃；
光源10000尼特；
宽长比为25:24；
D1＝D5＝4微米；
D2＝D4＝5.5微米；
D3＝5微米；
D6＝D7＝D9＝D10＝8微米；
D8＝D11＝8.5微米；
如图2所示，本发明实施例的薄膜晶体管相对于现有技术的晶体管仅仅多了图2中所示的阻挡结构104，其他部分均相同。
上述条件下，现有技术的薄膜晶体管在0秒、600秒和1200秒时测试得到的栅极电压Vg和源漏电极之间的电流Ids的对应曲线如图3所示。
从图3中可以发现，在第0秒时，使得源漏电极之间的电流Ids达到10-8A的栅极电压大约为0.4V，在第600秒时，使得源漏电极之间的电流Ids达到10-8的栅极电压大约为-1.5V，而在第1200秒时，使得源漏电极之间的电流Ids达到10-8A的栅极电压大约为-2.2V，也就是说，现有技术的薄膜晶体管在工作600秒之后，阈值电压的漂移达到约1.9V(0.4V与-1.5V的差值)，而在工作1200秒之后，阈值电压的漂移达到2.6V(0.4V与-2.2V的差值)。
上述条件下，本发明实施例的薄膜晶体管在0秒、600秒和1200秒时测试得到的栅极电压Vg和源漏电极之间的电流Ids的对应曲线如图4所示。
从图4中可以发现，在第0秒时，使得源漏电极之间的电流Ids达到10-8A的栅极电压大约为1.2V，在第600秒时，使得源漏电极之间的电流Ids达到10-8A的栅极电压大约为1V，而在第1200秒时，使得源漏电极之间的电流Ids达到10-8A的栅极电压大约为0.75V，也就是说，本发明实施例的薄膜晶体管在工作600秒之后，阈值电压的漂移达到约0.2V(1.2V与1V的差值)，而在工作1200秒之后，阈值电压的漂移达到0.45V(1.2V与0.75V的差值)。
从以上两个测试结果可以发现，本发明实施例的增加阻挡结构的薄膜晶体管与现有技术的薄膜晶体管相比，至少具有如下两方面的优点：
1、阈值电压的漂移大大降低
本发明实施例的薄膜晶体管在工作600秒及1200秒之后，阈值电压的漂移分别为0.2V和0.45V，相对于现有技术的薄膜晶体管在工作600秒及1200秒之后的1.9V和2.6V的阈值电压漂移大大降低。
2、阈值电压位于正电压区间
现有技术的薄膜晶体管在工作600秒及1200秒之后，其阈值电压分别为-1.5V和-2.2V，此时，即使栅极不施加电信号(即栅极电压为0)，源漏电极之间的电流Ids也大于10- 8A，也就是说导致了薄膜晶体管的不正常导通。
而本发明实施例的薄膜晶体管在工作600秒及1200秒之后，其阈值电压分别为1V和0.75V，此时，栅极不施加电信号(即栅极电压为0)时，源漏电极之间的电流Ids远小于10- 8A，也就是薄膜晶体管处于正常的关断状态。
以上的实施例中，所述源电极102和漏电极103的相对的平行侧边的垂线的长度为D(即D2+D3+D4)，而所述阻挡结构104在平行于所述垂线的方向上的宽度为W(即D3)。
在上述的测试中，W/D为5/16，但本发明具体实施例中，所述W/D在1/20-18/20之间时，都可以降低阈值电压的漂移。
当宽长比W/L确定之后，即可采用各种结构来实现TFT，如图2所示的多过孔结构，但为了保证TFT良好的散热性，在本发明的具体实施例中，如图5所示，所述源电极102和漏电极103为对插的梳状结构，对插的梳齿分为多个梳齿组201，相邻的梳齿组201之间第一间隔区501的宽度大于梳齿组201内相邻的梳齿之间的距离，所述阻挡结构(图中未示出)位于相邻的作为源电极102的梳齿和作为漏电极103的梳齿之间，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。
一般情况下，对于TFT设计而言，都会预先确定与其电性能密切相关的宽长比W/L。当TFT的W/L相同时，在相同的电压驱动条件，经过源电极和漏电极的电流也基本相同，所以产生热量是相同的。但不同形状的TFT的散热性能不同。
如图5所示的结构中，由于对插的梳齿分为多个梳齿组201，而梳齿组201之间的间隔距离较大，使得梳齿组201内产生的热量可以通过面积较大的第一间隔区501散发，提高了TFT器件的散热性能。
同时，由于属于不同的梳齿组201的相邻梳齿或者同时为作为漏电极103的梳齿，或者同时为作为源电极102的梳齿，使得相邻梳齿组201之间的第一间隔区501中没有电流产生(或者电流很小)，提高了第一间隔区501的散热能力，进一步提高了TFT器件的散热性能。
上述的如图5所示的结构中，通过梳齿组201之间的第一间隔区501来进行散热，提高了TFT器件的散热性能。而本发明具体实施例中，也可以通过位于梳齿组201内部的第二间隔区601来进行散热。
如图6所示，所述源电极102和漏电极103为对插的梳状结构，其中至少一对相邻的作为源电极102的梳齿之间设置有两个作为漏电极103的梳齿，所述阻挡结构104位于相邻的作为源电极102的梳齿和作为漏电极103的梳齿之间。
如图6所示的结构中，由于对插的梳齿分为多个梳齿组201，而梳齿组201内部，存在相邻的同时作为漏电极103的梳齿，因此，该同时作为漏电极103的梳齿之间没有电流产生(或者电流很小)，因此该同时作为漏电极103的相邻梳齿之间的第二间隔区601可以实现较好的散热效果，提高了TFT的散热性能。
应当理解的是，上述的图5和图6的结构可以单独使用，也可以配合使用。
本发明具体实施例的图5和图6所示的结构中，对插的梳齿只有一排，但为了进一步的提高散热性能，本发明实施例的TFT的作为源电极102的梳齿和作为漏电极103的梳齿可以是多排分布，以进一步提高散热性能。
如图7所示，所述漏电极包括：
第一梳柄701；及
分布于所述第一梳柄701两侧，与所述第一梳柄701电连接的第一梳齿序列和第二梳齿序列；
所述源电极包括：
第二梳柄702；
分布于所述第二梳柄702一侧，与所述第二梳柄电连接的第三梳齿序列，和所述第一梳齿序列对插；
第三梳柄703，与第二梳柄电连接；及
分布于所述第三梳柄703一侧，与所述第三梳柄电连接的第四梳齿序列，和所述第二梳齿序列对插；
所述阻挡结构(图中未示出)位于相邻的作为源电极102的梳齿和作为漏电极103的梳齿之间。
图7所示的结构中，作为漏电极103的梳齿分两行排布，而位于TFT内部的第一梳柄701能够承担较好的散热作用，其相对于现有技术的周边散热的方式具有更好的散热效果。
同时，图5和图6所示的梳齿组的排布方式也可以应用于图7中任意一排对插的梳齿序列，以提高图7所示的TFT的散热性能。
本发明实施例的薄膜晶体管可以用于各种电路结构中，其中，所述薄膜晶体管如图2所示，包括：栅极、半导体层101、刻蚀阻挡层以及和所述半导体层101连接的源电极102和漏电极103，其特征在于，所述薄膜晶体管还包括：
设置于所述刻蚀阻挡层上的阻挡结构104；
所述阻挡结构104与所述源电极102、漏电极103电隔离，且所述阻挡结构104在所述刻蚀阻挡层上的正投影和所述半导体层101在所述刻蚀阻挡层上的正投影至少部分重叠。
其中，所述的阻挡结构104在所述刻蚀阻挡层上的正投影位于所述半导体层101在所述刻蚀阻挡层上的正投影所在的区域内。
所述阻挡结构104可以和所述源电极102和漏电极103通过一次刻蚀工艺形成。
所述源电极102和漏电极103的相对的平行侧边的垂线的长度为D，所述阻挡结构104在平行于所述垂线的方向上的宽度为W，所述W/D在1/20-18/20之间时，都可以降低阈值电压的漂移。
如图5所示，所述源电极102和漏电极103可以为对插的梳状结构，对插的梳齿分为多个梳齿组201，相邻的梳齿组201之间第一间隔区的宽度大于梳齿组201内相邻的梳齿之间的距离，所述阻挡结构104位于相邻的作为源电极102的梳齿和作为漏电极103的梳齿之间，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。
由于梳齿组201之间的间隔距离较大，使得梳齿组201内产生的热量可以通过面积较大的第一间隔区501散发，提高了TFT器件的散热性能。同时，由于属于不同的梳齿组201的相邻梳齿或者同时为作为漏电极103的梳齿，或者同时为作为源电极102的梳齿，使得相邻梳齿组201之间的第一间隔区501中没有电流产生(或者电流很小)，提高了第一间隔区501的散热能力，进一步提高了TFT器件的散热性能。
另外一种方式中，如图6所示，所述源电极102和漏电极103为对插的梳状结构，其中至少一对相邻的作为源电极102的梳齿之间设置有两个作为漏电极103的梳齿，所述阻挡结构104位于相邻的作为源电极102的梳齿和作为漏电极103的梳齿之间。
由于梳齿组201内部存在相邻的同时作为漏电极103的梳齿，因此，该同时作为漏电极103的梳齿之间没有电流产生(或者电流很小)，因此该同时作为漏电极103的相邻梳齿之间的第二间隔区601可以实现较好的散热效果，提高了TFT的散热性能。
在很多的电路结构中，都包括和TFT配合使用的电容结构，如栅极驱动电路，当所述电路结构还包括电容结构，且所述电容结构包括第一极板和由所述薄膜晶体管的栅极形成的第二极板，所述第一极板与所述薄膜晶体管的源、漏电极同层设置，且与所述薄膜晶体管的漏电极连接。
上述的电路结构很典型的一种结构是栅极驱动电路中的移位寄存器单元，所述薄膜晶体管的源漏电极分别连接到信号输入节点和输出节点，栅极连接拉高节点，所述电容结构的一端连接到拉高节点，另一端连接到所述输出节点。
在上述的移位寄存器单元中，如图7所示，所述漏电极包括：
第一梳柄701，与所述第一极板电连接；及
分布于所述第一梳柄701两侧，与所述第一梳柄701电连接的第一梳齿序列和第二梳齿序列；
所述源电极包括：
第二梳柄702；
分布于所述第二梳柄702一侧，与所述第二梳柄702电连接的第三梳齿序列，和所述第一梳齿序列对插；
第三梳柄703，与第二梳柄702电连接；及
分布于所述第三梳柄703一侧，与所述第三梳柄703电连接的第四梳齿序列，和所述第二梳齿序列对插；
所述阻挡结构104位于相邻的作为源电极102的梳齿和作为漏电极103的梳齿之间。
在本发明的具体实施例中，为了提高移位寄存器单元的散热性能，所述第一梳柄的至少一侧的对插的梳齿分为多个梳齿组，相邻的梳齿组之间第一间隔区的宽度大于梳齿组内相邻的梳齿之间的距离，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。
由于对插的梳齿分为多个梳齿组，而梳齿组之间的间隔距离较大，使得梳齿组内产生的热量可以通过面积较大的第一间隔区散发，提高了TFT器件的散热性能。
同时，由于属于不同的梳齿组的相邻梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿，使得相邻梳齿组之间的第一间隔区中没有电流产生(或者电流很小)，提高了第一间隔区的散热能力，进一步提高了TFT器件的散热性能。
众所周知，在TFT结构中存在一层有源层，而有源层的特性在于当栅极被施加电压值超过阈值电压的电信号时，则有源层成为导体，而当栅极被施加电压值低于阈值电压的电信号时，则有源层成为绝缘体。
而同时，本发明实施例中，电容结构包括第一极板和由所述薄膜晶体管的栅极形成的第二极板，所述第一极板与所述薄膜晶体管的源、漏电极同层设置，且与所述薄膜晶体管的漏电极连接。如果在第一极板和第二极板之间存在有源层时，有源层的性质发生变化会导致电容结构的极板间的距离发生变化，进而导致电容发生改变，影响移位寄存器单元的正常工作。
因此，为了保证移位寄存器单元的正常工作，在本发明具体实施例中，所述第一梳柄下方的有源层被去除。
从之前的描述中可以发现，当第一梳柄下方的有源层被去除时，则第一梳柄成为了电容结构的极板的一部分，能够起到很好的散热作用。
当相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿时，此时相邻的梳齿组之间并没有电流的传输，为了进一步提高移位寄存器的散热性能，同时也充分利用有限的空间，在本发明具体实施例中，所述第一梳柄上还设置有延伸到相邻的梳齿组之间的间隙的延伸部，所述延伸部下方的有源层被去除。
也就是说，当相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿时，相邻的梳齿组之间不需要电流的传输，也就是说，相邻的梳齿组之间存在一块对于TFT而言属于多余的区域，而这块多余的区域在本发明实施例中并作为电容结构的极板的一部分，不但充分利用了空间，同时，该延伸到梳齿组之间的间隙的延伸部还能够起到对TFT进行散热的作用。
本发明实施例还提供了一种薄膜晶体管，包括：源电极和漏电极，如图7所示，所述漏电极包括：
第一梳柄701；及
分布于所述第一梳柄701两侧，与所述第一梳柄701电连接的第一梳齿序列和第二梳齿序列；
所述源电极包括：
第二梳柄702；
分布于所述第二梳柄702一侧，与所述第二梳柄电连接的第三梳齿序列，和所述第一梳齿序列对插；
第三梳柄703，与第二梳柄电连接；及
分布于所述第三梳柄703一侧，与所述第三梳柄电连接的第四梳齿序列，和所述第二梳齿序列对插。
上述的薄膜晶体管结构区别于现有的薄膜晶体管结构，作为漏电极的一部分的第一梳柄701位于整个薄膜晶体管的内部，使得整个薄膜晶体管能够从中心利用第一梳柄701对薄膜晶体管产生的热量进行散发，其提高了薄膜晶体管的散热能力。
上述的薄膜晶体管中，所述第一梳柄的至少一侧的对插的梳齿分为多个梳齿组，相邻的梳齿组之间第一间隔区的宽度大于梳齿组内相邻的梳齿之间的距离，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿，提高了TFT器件的散热性能。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (17)

1.一种薄膜晶体管，包括：栅极、半导体层、刻蚀阻挡层以及和所述半导体层连接的源电极和漏电极，其特征在于，所述薄膜晶体管还包括：
设置于所述刻蚀阻挡层上的阻挡结构，所述源电极和漏电极的相对的平行侧边的垂线的长度为D，所述阻挡结构在平行于所述垂线的方向上的宽度为W，W/D在1/20-18/20之间，所述阻挡结构为通过保留源漏金属层中一部分需要去除的膜层后形成；
所述阻挡结构与所述源电极、漏电极电隔离，且所述阻挡结构在所述刻蚀阻挡层上的正投影和所述半导体层在所述刻蚀阻挡层上的正投影至少部分重叠。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述阻挡结构在所述刻蚀阻挡层上的正投影位于所述半导体层在所述刻蚀阻挡层上的正投影所在的区域内。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述阻挡结构和所述源电极和漏电极通过一次刻蚀工艺形成。
4.根据权利要求1、2或3所述的薄膜晶体管，其特征在于，所述源电极和漏电极为对插的梳状结构，对插的梳齿分为多个梳齿组，相邻的梳齿组之间的间隔距离大于梳齿组内相邻的梳齿之间的距离，所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。
5.根据权利要求1、2或3所述的薄膜晶体管，其特征在于，所述源电极和漏电极为对插的梳状结构，其中至少一对相邻的作为源电极的梳齿之间设置有两个作为漏电极的梳齿，所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间。
6.根据权利要求1、2或3所述的薄膜晶体管，其特征在于，所述漏电极包括：
第一梳柄；及
分布于所述第一梳柄两侧，与所述第一梳柄电连接的第一梳齿序列和第二梳齿序列；
所述源电极包括：
第二梳柄；
分布于所述第二梳柄一侧，与所述第二梳柄电连接的第三梳齿序列，和所述第一梳齿序列对插；
第三梳柄，与第二梳柄电连接；及
分布于所述第三梳柄一侧，与所述第三梳柄电连接的第四梳齿序列，和所述第二梳齿序列对插；
所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间。
7.一种电路结构，包括一薄膜晶体管，所述薄膜晶体管包括：栅极、半导体层、刻蚀阻挡层以及和所述半导体层连接的源电极和漏电极，其特征在于，所述薄膜晶体管还包括：
设置于所述刻蚀阻挡层上的阻挡结构，所述源电极和漏电极的相对的平行侧边的垂线的长度为D，所述阻挡结构在平行于所述垂线的方向上的宽度为W，W/D在1/20-18/20之间，所述阻挡结构为通过保留源漏金属层中一部分需要去除的膜层后形成；
所述阻挡结构与所述源电极、漏电极电隔离，且所述阻挡结构在所述刻蚀阻挡层上的正投影和所述半导体层在所述刻蚀阻挡层上的正投影至少部分重叠。
8.根据权利要求7所述的电路结构，其特征在于，所述阻挡结构在所述刻蚀阻挡层上的正投影位于所述半导体层在所述刻蚀阻挡层上的正投影所在的区域内。
9.根据权利要求7所述的电路结构，其特征在于，所述阻挡结构和所述源电极和漏电极通过一次刻蚀工艺形成。
10.根据权利要求7、8或9所述的电路结构，其特征在于，所述源电极和漏电极为对插的梳状结构，对插的梳齿分为多个梳齿组，相邻的梳齿组之间的间隔距离大于梳齿组内相邻的梳齿之间的距离，所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。
11.根据权利要求7、8或9所述的电路结构，其特征在于，所述源电极和漏电极为对插的梳状结构，其中至少一对相邻的作为源电极的梳齿之间设置有两个作为漏电极的梳齿，所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间。
12.根据权利要求7、8或9所述的电路结构，其特征在于，所述电路结构还包括电容结构，所述电容结构包括第一极板和由所述薄膜晶体管的栅极形成的第二极板，所述第一极板与所述薄膜晶体管的源、漏电极同层设置，且与所述薄膜晶体管的漏电极连接。
13.根据权利要求12所述的电路结构，其特征在于，所述电路结构为移位寄存器单元，所述薄膜晶体管的源漏电极分别连接到信号输入节点和输出节点，栅极连接拉高节点，所述电容结构的第二极板连接到拉高节点，第一极板连接到所述输出节点。
14.根据权利要求13所述的电路结构，其特征在于：
所述漏电极包括：
第一梳柄，与所述第一极板电连接；及
分布于所述第一梳柄两侧，与所述第一梳柄电连接的第一梳齿序列和第二梳齿序列；
所述源电极包括：
第二梳柄；
分布于所述第二梳柄一侧，与所述第二梳柄电连接的第三梳齿序列，和所述第一梳齿序列对插；
第三梳柄，与第二梳柄电连接；及
分布于所述第三梳柄一侧，与所述第三梳柄电连接的第四梳齿序列，和所述第二梳齿序列对插；
所述阻挡结构位于相邻的作为源电极的梳齿和作为漏电极的梳齿之间。
15.根据权利要求14所述的电路结构，其特征在于，所述第一梳柄的至少一侧的对插的梳齿分为多个梳齿组，相邻的梳齿组之间的间隔距离大于梳齿组内相邻的梳齿之间的距离，相邻但属于不同的梳齿组的梳齿或者同时为作为漏电极的梳齿，或者同时为作为源电极的梳齿。
16.根据权利要求15所述的电路结构，其特征在于，所述第一梳柄下方的有源层被去除。
17.根据权利要求16所述的电路结构，其特征在于，所述第一梳柄上还设置有延伸到所述相邻的梳齿组之间的间隙的延伸部，所述延伸部下方的有源层被去除。
CN201410855068.8A 2014-12-31 2014-12-31 一种薄膜晶体管及电路结构 Active CN104465787B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410855068.8A CN104465787B (zh) 2014-12-31 2014-12-31 一种薄膜晶体管及电路结构
US14/900,960 US9793300B2 (en) 2014-12-31 2015-06-19 Thin film transistor and circuit structure
PCT/CN2015/081891 WO2016107099A1 (zh) 2014-12-31 2015-06-19 一种薄膜晶体管及电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410855068.8A CN104465787B (zh) 2014-12-31 2014-12-31 一种薄膜晶体管及电路结构

Publications (2)

Publication Number Publication Date
CN104465787A CN104465787A (zh) 2015-03-25
CN104465787B true CN104465787B (zh) 2017-10-17

Family

ID=52911533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410855068.8A Active CN104465787B (zh) 2014-12-31 2014-12-31 一种薄膜晶体管及电路结构

Country Status (3)

Country Link
US (1) US9793300B2 (zh)
CN (1) CN104465787B (zh)
WO (1) WO2016107099A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465787B (zh) * 2014-12-31 2017-10-17 京东方科技集团股份有限公司 一种薄膜晶体管及电路结构
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN111370587B (zh) * 2018-12-25 2022-12-20 广东聚华印刷显示技术有限公司 发光晶体管及其制备方法
CN110518022A (zh) * 2019-09-10 2019-11-29 合肥京东方卓印科技有限公司 栅极驱动结构、阵列基板及显示装置
CN111682027B (zh) * 2020-05-29 2022-12-20 上海中航光电子有限公司 阵列基板、显示模组及显示装置
CN113851485B (zh) * 2020-06-28 2023-06-02 京东方科技集团股份有限公司 一种薄膜晶体管、栅极行驱动电路及阵列基板
CN115335890B (zh) * 2021-03-01 2023-06-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示面板
CN117642865A (zh) * 2022-06-30 2024-03-01 京东方科技集团股份有限公司 薄膜晶体管、移位寄存器单元、栅极驱动电路和显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773139B2 (en) * 2004-04-16 2010-08-10 Apple Inc. Image sensor with photosensitive thin film transistors
KR100577819B1 (ko) * 2004-06-11 2006-05-11 현대모비스 주식회사 인스트루먼트 판넬의 크래쉬패드
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
JP5121118B2 (ja) 2004-12-08 2013-01-16 株式会社ジャパンディスプレイイースト 表示装置
WO2009104302A1 (ja) * 2008-02-19 2009-08-27 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR20110125105A (ko) 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN202601619U (zh) * 2012-01-09 2012-12-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示器
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
KR20150061302A (ko) * 2013-11-27 2015-06-04 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
CN104091830A (zh) * 2014-06-20 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管及其修复方法、goa电路及显示装置
CN104465787B (zh) 2014-12-31 2017-10-17 京东方科技集团股份有限公司 一种薄膜晶体管及电路结构

Also Published As

Publication number Publication date
WO2016107099A1 (zh) 2016-07-07
CN104465787A (zh) 2015-03-25
US20160372487A1 (en) 2016-12-22
US9793300B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
CN104465787B (zh) 一种薄膜晶体管及电路结构
CN104205334A (zh) 半导体装置
CN102683408B (zh) 超结高压功率器件结构
CN104538401A (zh) Tft基板结构
CN106165101B (zh) 半导体装置
CN103515941B (zh) 静电放电保护电路、阵列基板和显示装置
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN103474428B (zh) 集成式双向超低电容tvs器件及其制造方法
CN102569298A (zh) 包括二极管的半导体器件
CN109560141A (zh) 薄膜晶体管、发光装置及其制造方法
CN105324848A (zh) 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法
CN103474427B (zh) 集成式单向超低电容tvs器件及其制造方法
CN100385677C (zh) 绝缘栅晶体管、晶体管电路、晶体管装置及晶体管的操作方法
CN102610523A (zh) 在超级结mosfet中集成肖特基二极管的方法
CN106653695A (zh) 一种低温多晶硅阵列基板及其制作方法
CN203445118U (zh) 集成式单向超低电容tvs器件
CN207009438U (zh) 一种阵列基板及显示面板
CN104538456B (zh) 低温多晶硅薄膜晶体管及薄膜晶体管基板
CN104518008A (zh) 一种结型场效应管
CN209016063U (zh) Igbt器件
CN106783940A (zh) 具有渐变浓度的边缘终端结构的功率半导体装置
CN102683404A (zh) 绝缘栅双极型晶体管及其制造方法
CN104900695B (zh) 功率结型场效应管及其制造方法
CN201425941Y (zh) 用mos工艺结构集成的二极管芯片
CN100377366C (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant