KR20150042124A - Surface-treated copper foil, copper clad laminate comprising the same, printed curcuit board using the same and manufactured method thereof - Google Patents

Surface-treated copper foil, copper clad laminate comprising the same, printed curcuit board using the same and manufactured method thereof Download PDF

Info

Publication number
KR20150042124A
KR20150042124A KR20140055802A KR20140055802A KR20150042124A KR 20150042124 A KR20150042124 A KR 20150042124A KR 20140055802 A KR20140055802 A KR 20140055802A KR 20140055802 A KR20140055802 A KR 20140055802A KR 20150042124 A KR20150042124 A KR 20150042124A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
surface treatment
copper
carrier
Prior art date
Application number
KR20140055802A
Other languages
Korean (ko)
Inventor
조지성
토시코 요코타
마코토 도바시
백승민
이치로 오구라
임은정
김윤수
한성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to JP2014189521A priority Critical patent/JP2015076610A/en
Priority to US14/491,888 priority patent/US20150101848A1/en
Priority to TW103133121A priority patent/TW201519711A/en
Priority to DE201410114395 priority patent/DE102014114395A1/en
Priority to CN201410531637.3A priority patent/CN104582312A/en
Publication of KR20150042124A publication Critical patent/KR20150042124A/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/09—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyesters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/24—Aluminium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

The prevent invention provides a surface-treated copper foil, a copper clad laminate comprising the same, a printed circuit board using the same and a manufacturing method thereof. Specifically, the copper clad laminate according to one specific embodiment of the present invention comprises: a carrier; a delamination layer formed on the carrier; a copper clad layer formed on the delamination layer; and a surface-treated layer formed on the copper-clad layer and containing thiol compound. As such, the present invention provides a printed circuit board which enhances adhesion between a base and a copper clad layer without treating a roughened surface by forming a surface-treated layer on a copper-clad layer.

Description

표면처리 동박, 이를 포함하는 동박적층판, 이를 이용한 인쇄회로기판 및 그 제조방법 {SURFACE-TREATED COPPER FOIL, COPPER CLAD LAMINATE COMPRISING THE SAME, PRINTED CURCUIT BOARD USING THE SAME AND MANUFACTURED METHOD THEREOF} TECHNICAL FIELD [0001] The present invention relates to a surface-treated copper foil, a copper-clad laminate including the same, a printed circuit board using the copper-

본 발명은 표면처리 동박, 이를 포함하는 동박적층판, 이를 이용한 인쇄회로기판 및 그 제조방법에 관한 것이다.
The present invention relates to a surface-treated copper foil, a copper-clad laminate comprising the same, a printed circuit board using the same, and a method of manufacturing the same.

전자기기의 소형화, 고성능화가 진행됨에 따라 다층 인쇄회로기판에 있어서 고밀도화, 고기능화, 소형화 및 박막화 등이 요구되고 있다. 이에 따라, 다양한 전자부품을 실장하는 인쇄회로기판도 점차 미세패턴화되는 추세이다.2. Description of the Related Art As miniaturization and high performance of electronic devices have progressed, there has been a demand for high density, high performance, miniaturization and thinning of multilayer printed circuit boards. As a result, printed circuit boards on which various electronic components are mounted are gradually becoming finer patterns.

최근의 IT 기술의 급속한 진보에 따라 휴대 단말기기, 컴퓨터, 디스플레이 등의 전자기기의 고성능화, 고기능화 및 소형화가 급속히 진행되고 있다. 이에 따라 전자기기에 사용되는 반도체 소자 등의 전자 부품과 그것들을 실장 하는 기판에 대해서도 보다 고밀도, 고성능을 요구하고 있다. With the recent rapid progress of IT technology, electronic devices such as portable terminals, computers, and displays are rapidly progressing in performance, function, and miniaturization. As a result, demands for higher density and higher performance are required for electronic components such as semiconductor devices used in electronic equipment and substrates mounted thereon.

특히, 배선의 미세화 및 고밀도화로 개발이 이루어지기 위해 유리섬유가 함침 되어 있는 프리프레그 타입 (prepreg type)의 절연층 형성 공법을 대신하여 유리섬유가 없는 절연필름을 빌드업 (build-up)하여 SAP 또는 MSAP 방식으로 회로를 형성하는 공법이 증가하고 있다.Particularly, in order to develop the miniaturization and high density of the wiring, instead of the insulating layer forming method of the prepreg type in which the glass fiber is impregnated, an insulating film without glass fiber is built up, Or a method of forming a circuit by the MSAP method is increasing.

예를 들어, 연성회로기판 (이하 "FPC"라고 함)에 관해서는 배선패턴의 세선화 및 다층 형성 등이 이루어지게 되었으며 FPC에 직접 부품을 탑재하는 부품 실장용 FPC, 양면에 회로를 형성한 양면 FPC, 복수의 FPC를 적층해 층간을 배선으로 잡은 다층 FPC등이 출현하고 있다. 그래서, FPC를 구성하는 재료도 박형화 및 치수 안정성이 한층 높은 수준으로 요구되고 있다. For example, regarding the flexible circuit board (hereinafter referred to as "FPC"), thinning of wiring patterns and multilayer formation have been made. FPCs for component mounting, which mount components directly on FPCs, FPCs, multilayer FPCs in which a plurality of FPCs are stacked and the interlayer wiring is held by wiring appear. Therefore, the material constituting the FPC is required to have a further reduced thickness and dimensional stability.

현재, 전자산업분야에 사용되고 있는 동박은 일반적으로 두께가 18 내지 35㎛의 구리 또는 알루미늄 박의 담체에 두께 1 내지 5㎛의 도금을 입힌 얇은 구리 도금 박이 사용되고 있다. 그리고, 구리 도금 박은 고밀도화한 인쇄회로기판의 전기부품, 기판용 정밀 인쇄회로부품 등에서 미세한 회로로 사용하기 위해 경량화 및 소형화가 요구되고, 더 나아가 정밀화를 요구하고 있다. Currently, the copper foil used in the electronic industry is generally a thin copper foil coated with a plating thickness of 1 to 5 mu m on a carrier of copper or aluminum foil having a thickness of 18 to 35 mu m. In addition, the copper-plated foil is required to be lightweight and miniaturized in order to be used as a fine circuit in electric parts and printed circuit parts for boards, etc. of high-density printed circuit boards, and furthermore, precision is demanded.

종래에는 금속층 및 절연층 간에 도금밀착력을 증가시키기 위해 과망간산칼륨 용액 등으로 절연층 표면을 에칭하여 표면조도를 형성하는 디스미어 (desmear) 공정을 진행했었다. 그리고 조도가 형성된 표면에서 절연층의 앵커효과를 구현함으로써 금속층 및 절연층 간의 접합력을 높이는 시도를 했었다. 그러나, 절연층에 형성된 표면조도의 크기로 인해 동박의 두께를 얇게 형성하는데 한계가 있었다. Conventionally, a desmear process for forming a surface roughness by etching the surface of an insulating layer with a potassium permanganate solution or the like has been carried out in order to increase the plating adhesion between the metal layer and the insulating layer. And an attempt has been made to increase the bonding force between the metal layer and the insulating layer by realizing an anchor effect of the insulating layer on the rough surface. However, due to the size of the surface roughness formed on the insulating layer, there is a limit in forming the thickness of the copper foil to be thin.

다시 말해, 얇은 동박을 조화면에 접합하게 되면 동박이 찢어질 가능성이 있고 얇은 두께로 인해 기계적 강도가 약한 문제점이 있다. In other words, when the thin copper foil is bonded to the roughened surface, there is a possibility that the copper foil is torn and the mechanical strength is weak due to the thin thickness.

따라서, 배선의 미세화 및 고밀도화를 위해 금속층의 두께를 얇게 유지하면서 절연층 및 금속층 간의 접착력을 확보할 수 있는 방안이 요구되었다.
Accordingly, there has been a demand for securing an adhesive force between the insulating layer and the metal layer while keeping the thickness of the metal layer thin for the purpose of miniaturizing and increasing the density of the wiring.

특허문헌 1: 한국 공개특허 제2007-0017547호
Patent Document 1: Korean Patent Publication No. 2007-0017547

이에 본 발명은 표면처리 동박, 이를 포함하는 동박적층판, 이를 이용한 인쇄회로기판 및 그 제조방법에 있어서, 동박층 및 상기 동박층 상에 형성된 표면처리층을 포함하는 표면처리 동박, 이를 포함하는 동박적층판, 이를 이용한 인쇄회로기판 및 그 제조방법이 얇은 동박 층을 유지하면서 높은 접합 강도를 나타냄을 확인하였고, 본 발명은 이에 기초하여 완성되었다. The present invention relates to a surface-treated copper foil, a copper-clad laminate comprising the same, a printed circuit board using the same, and a method for producing the same, which comprises a copper foil layer and a surface treatment layer formed on the copper foil layer, , A printed circuit board using the same, and a method of manufacturing the same showed high bonding strength while maintaining a thin copper foil layer. The present invention has been completed based on this finding.

따라서, 본 발명의 하나의 관점은 표면처리층이 형성된 동박층에 조화면을 형성하지 않고서도 앵커효과를 구현할 수 있는 표면처리 동박을 제공하는 데 있다.Accordingly, one aspect of the present invention is to provide a surface-treated copper foil capable of realizing an anchor effect without forming a roughened surface on a copper foil layer having a surface-treated layer formed thereon.

본 발명의 다른 관점은 상기 표면처리 동박을 이용하여 얇은 동박층을 형성할 수 있는 동박적층판을 제공하는 데 있다.Another aspect of the present invention is to provide a copper-clad laminate capable of forming a thin copper foil layer using the surface-treated copper foil.

본 발명의 또 다른 관점은 상기 동박적층판을 절연층 상에 적층시켜 얇은 회로층을 형성하여 절연층 및 얇은 회로층 간의 접착력을 향상시키고, 미세한 선폭 및 피치를 가질 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.
Another aspect of the present invention is a printed circuit board capable of forming a thin circuit layer by laminating the above-mentioned copper-clad laminate on an insulating layer to improve adhesion between the insulating layer and the thin circuit layer, and to have a fine line width and pitch, .

본 발명의 일 구체 예에 따른 표면처리 동박은 동박층 및 상기 동박층 상에 형성된 표면처리층을 포함한다.The surface-treated copper foil according to one embodiment of the present invention includes a copper foil layer and a surface treatment layer formed on the copper foil layer.

상기 표면처리 동박에서, 상기 동박층의 두께는 0.1 내지 5㎛일 수 있다.In the surface-treated copper foil, the thickness of the copper foil layer may be 0.1 to 5 탆.

상기 표면처리 동박에서, 상기 표면처리층은 티올 (thiol)계 화합물을 포함할 수 있다.In the surface-treated copper foil, the surface treatment layer may include a thiol-based compound.

본 발명의 일 구체 예에 따른 동박 적층판은 캐리어, 상기 캐리어 상에 형성된 박리층, 상기 박리층 상에 형성되는 동박층 및 상기 동박층 상에 형성된 표면처리층을 포함한다.A copper clad laminate according to one embodiment of the present invention includes a carrier, a peel layer formed on the carrier, a copper foil layer formed on the release layer, and a surface treatment layer formed on the copper foil layer.

상기 동박 적층판에서, 상기 캐리어는 고분자 또는 상기 동박층과 이형 계면을 형성하는 금속으로 형성될 수 있다.In the above-mentioned copper-clad laminate, the carrier may be formed of a polymer or a metal forming a mold-releasing interface with the copper foil layer.

상기 동박 적층판에서, 상기 고분자로 형성된 캐리어는 폴리에틸렌테레프탈레이트 (PET), 폴리페닐렌설파이드 (PPS), 테프론 (Teflon) 및 불소를 함유하는 필름으로부터 선택될 수 있다.In the copper-clad laminate, the carrier formed of the polymer may be selected from polyethylene terephthalate (PET), polyphenylene sulfide (PPS), Teflon, and fluorine-containing films.

상기 동박 적층판에서, 상기 고분자로 형성된 캐리어의 두께는 15 내지 200㎛일 수 있다.In the copper-clad laminate, the thickness of the carrier formed of the polymer may be 15 to 200 탆.

상기 동박 적층판에서, 상기 금속으로 형성된 캐리어는 구리, 알루미늄, 또는 이들의 조합으로부터 선택될 수 있다.In the copper clad laminate, the carrier formed of the metal may be selected from copper, aluminum, or a combination thereof.

상기 동박 적층판에서, 상기 금속으로 형성된 캐리어의 두께는 10 내지 30㎛일 수 있다.In the copper-clad laminate, the thickness of the carrier made of the metal may be 10 to 30 탆.

상기 동박 적층판에서, 상기 박리층은 실리콘계 화합물, 아졸계 화합물, 또는 이들의 혼합물로부터 선택될 수 있다.In the above-mentioned copper-clad laminate, the release layer may be selected from a silicon-based compound, an azole-based compound, or a mixture thereof.

상기 동박 적층판에서, 상기 동박층의 두께는 0.1 내지 5㎛일 수 있다.In the copper-clad laminate, the thickness of the copper foil layer may be 0.1 to 5 탆.

상기 동박 적층판에서, 상기 표면처리층은 티올계 화합물을 포함할 수 있다.In the above copper-clad laminate, the surface treatment layer may include a thiol-based compound.

본 발명의 일 구체 예에 따른 인쇄회로기판은 절연층, 상기 절연층 상에 형성된 표면처리층 및 상기 표면처리층 상에 형성된 회로패턴을 포함한다.A printed circuit board according to an embodiment of the present invention includes an insulating layer, a surface treatment layer formed on the insulating layer, and a circuit pattern formed on the surface treatment layer.

상기 인쇄회로기판에 있어서, 상기 표면처리층은 티올계 화합물을 포함할 수 있다.In the printed circuit board, the surface treatment layer may include a thiol-based compound.

상기 인쇄회로기판에 있어서, 상기 회로패턴의 두께는 0.1 내지 5㎛일 수 있다.In the printed circuit board, the thickness of the circuit pattern may be 0.1 to 5 탆.

상기 인쇄회로기판에 있어서, 상기 표면처리층 및 절연층의 박리강도는 0.6㎏f/㎝ 이상일 수 있다.In the printed circuit board, the peel strength of the surface treatment layer and the insulating layer may be 0.6 kgf / cm or more.

상기 인쇄회로기판에 있어서, 상기 절연층은 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 페놀 노볼락 에폭시 수지, 크레졸 노볼락 에폭시 수지, 고무 변성형 에폭시 수지, 인계 에폭시 수지 및 비스페놀 F형 에폭시 수지로부터 하나 이상 선택될 수 있다.In the above printed circuit board, the insulating layer may be formed of a resin selected from the group consisting of a naphthalene-based epoxy resin, a bisphenol A-type epoxy resin, a phenol novolac epoxy resin, a cresol novolac epoxy resin, a rubber modified epoxy resin, More than one can be selected.

본 발명의 일 구체 예에 따른 인쇄회로기판의 제조방법은:A method of manufacturing a printed circuit board according to an embodiment of the present invention includes:

캐리어, 박리층, 동박층 및 표면처리층을 포함하는 동박적층판에 절연층을 접합하는 단계;Bonding an insulating layer to a copper-clad laminate including a carrier, a release layer, a copper foil layer, and a surface treatment layer;

상기 동박적층판의 캐리어 및 박리층을 박리하는 단계; 및Peeling the carrier and the release layer of the copper clad laminate; And

상기 동박적층판의 동박층 및 표면처리층을 패터닝하는 단계;를 포함한다.And patterning the copper foil layer and the surface treatment layer of the copper clad laminate.

상기 제조방법에 있어서, 상기 동박적층판의 동박층 및 표면처리층을 패터닝하는 단계는,In the above manufacturing method, the step of patterning the copper foil layer and the surface treatment layer of the copper-

상기 동박층 상에 레지스트를 도포하는 단계;Applying a resist on the copper foil layer;

상기 도포된 레지스트 필름의 일부를 노광 및 현상하여 개구부를 형성하는 단계; 및Exposing and developing a part of the coated resist film to form an opening; And

상기 개구부가 형성된 영역의 동박층 및 표면처리층을 식각하는 단계;Etching the copper foil layer and the surface treatment layer in the region where the opening is formed;

를 더 포함할 수 있다.As shown in FIG.

상기 제조방법에 있어서, 상기 동박층은 스퍼터, 전자 빔, 화학기상증착 (CVD), 물리기상증착 (PVD), 진공증착, 이온 플레이팅 및 플라즈마 증착 중 어느 하나로 선택된 공정으로부터 형성될 수 있다.In the above manufacturing method, the copper foil layer may be formed from a process selected from any one of sputtering, electron beam, chemical vapor deposition (CVD), physical vapor deposition (PVD), vacuum deposition, ion plating and plasma deposition.

상기 제조방법에 있어서, 상기 박리층은 실리콘계 화합물, 아졸계 화합물, 또는 이들의 혼합물을 포함하는 용액을 침지법, 샤워링법 및 분무법 중 어느 하나로 선택된 공정으로부터 형성될 수 있다.In the above production method, the release layer may be formed from a solution selected from the group consisting of a dipping method, a showering method, and a spraying method, wherein a solution containing a silicon compound, an azole compound, or a mixture thereof is used.

상기 제조방법에 있어서, 상기 동박층의 두께는 0.1 내지 5㎛일 수 있다.In the above manufacturing method, the thickness of the copper foil layer may be 0.1 to 5 탆.

상기 제조방법에 있어서, 상기 표면처리층 및 절연층의 박리강도는 0.6㎏f/㎝ 이상일 수 있다.
In the above manufacturing method, the peel strength of the surface treatment layer and the insulating layer may be 0.6 kgf / cm or more.

본 발명에 따른 표면처리 동박, 이를 포함하는 동박적층판, 이를 이용한 인쇄회로기판 및 그 제조방법은 표면처리층을 동박층에 형성함으로써 조화면 처리 없이도 기재와 동박층의 접합 강도를 개선하여 회로패턴을 갖는 인쇄회로기판의 신뢰성을 향상시킬 수 있는 효과를 나타낼 수 있다.
The surface-treated copper foil according to the present invention, the copper-clad laminate including the same, the printed circuit board using the same, and the method for manufacturing the same can improve the bonding strength between the substrate and the copper foil layer, The reliability of the printed circuit board can be improved.

본 발명의 특징 및 이점들은 첨부 도면에 따른 다음의 상세한 설명으로 더욱 명백해질 것이다.
The features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

도 1은 본 발명의 일 구체 예에 따른 표면처리 동박의 단면도;
도 2는 본 발명의 일 구체 예에 따른 표면처리 동박의 표면처리층을 도시한 도면;
도 3은 본 발명의 일 구체 예에 따른 동박적층판의 단면도;
도 4는 본 발명의 일 구체 예에 따른 인쇄회로기판의 단면도; 및
도 5a 내지 5e는 본 발명의 일 구체 예에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 제조공정 흐름을 개략적으로 나타낸 공정도이다.1 is a sectional view of a surface treated copper foil according to one embodiment of the present invention;
2 is a view showing a surface treatment layer of a surface-treated copper foil according to one embodiment of the present invention;
3 is a cross-sectional view of a copper-clad laminate according to one embodiment of the present invention;
4 is a cross-sectional view of a printed circuit board according to one embodiment of the present invention; And
5A to 5E are process drawings schematically illustrating a manufacturing process flow to explain a method of manufacturing a printed circuit board according to an embodiment of the present invention.

본 발명을 좀 더 구체적으로 설명하기 전에, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어서는 아니되며, 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시 예의 구성은 본 발명의 바람직한 하나의 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.Before describing the invention in more detail, it is to be understood that the words or words used in the specification and claims are not to be construed in a conventional or dictionary sense, It should be interpreted as meaning and concept consistent with the technical idea of the present invention. Therefore, the constitution of the embodiments described in the present specification is merely a preferred example of the present invention, and does not represent all the technical ideas of the present invention, so that various equivalents and variations And the like.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록, 본 발명의 바람직한 실시 예를 상세히 설명한다. 아울러, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지기술에 대한 상세한 설명은 생략한다.
Hereinafter, preferred embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the present invention. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

도 1은 본 발명의 일 구체 예에 따른 표면처리 동박의 단면도, 도 2는 본 발명의 일 구체 예에 따른 표면처리 동박의 표면처리층을 도시한 도면이다.FIG. 1 is a cross-sectional view of a surface-treated copper foil according to one embodiment of the present invention, and FIG. 2 is a view showing a surface treatment layer of a surface-treated copper foil according to an embodiment of the present invention.

도 1 및 2를 참조하면, 본 발명의 일 구체 예에 따른 표면처리 동박 (1)은 동박층 (10) 및 상기 동박층 (10) 상에 형성된 표면처리층 (20)을 포함한다. 여기서, 상기 표면처리층 (20)은 티올 (thiol)계 화합물을 포함할 수 있다.
1 and 2, a surface-treated copper foil 1 according to an embodiment of the present invention includes a copper foil layer 10 and a surface treatment layer 20 formed on the copper foil layer 10. Here, the surface treatment layer 20 may include a thiol-based compound.

상기 동박층 (10)의 두께는 0.1 내지 5㎛일 수 있다. 상기 동박층 (10)의 두께가 O.1㎛ 미만이면 미세기공 (microporosity)이 발생될 수 있고, 5㎛를 초과하면 동박층 (10)에 요구되는 기본적인 미세패턴 품질을 구현하지 못할 수 있다. 따라서, 상기 동박층 (10)의 두께를 얇게 형성함으로써 미세 회로패턴 및 미세 피치를 구현할 수 있다.
The thickness of the copper foil layer 10 may be 0.1 to 5 탆. If the thickness of the copper foil layer 10 is less than 0.1 탆, microporosity may be generated. If the thickness is more than 5 탆, the basic fine pattern quality required for the copper foil layer 10 may not be realized. Therefore, the thickness of the copper foil layer 10 is reduced, thereby realizing a fine circuit pattern and a fine pitch.

상기 표면처리층 (20)은 동박층 (10) 상에 형성될 수 있다. 상기 표면처리층 (20)은 표면처리층 (20)에 접합할 수 있는 기재와의 젖음성 (wettability)을 향상시켜 기재와의 접합력을 개선할 수 있다.The surface treatment layer 20 may be formed on the copper foil layer 10. The surface treatment layer 20 can improve the wettability with the base material that can be bonded to the surface treatment layer 20, thereby improving the bonding strength with the base material.

이러한 접합력을 향상시키기 위해서 상기 표면처리층 (20)은 상기 동박층 (10) 상에 티올계 화합물을 사용하여 동박층 (10)의 표면에 표면처리층 (20)을 형성할 수 있다.In order to improve the bonding strength, the surface treatment layer 20 may form a surface treatment layer 20 on the surface of the copper foil layer 10 using a thiol compound on the copper foil layer 10.

상기 표면처리층 (20)을 형성하기 위해서는 2 내지 4시간 동안의 흡착시간이 요구될 수 있다. 상기 표면처리층 (20)은 예를 들어, 자기조립 단분자막 (Self-Assembled Monolayers, SAMs)으로 형성될 수 있다. 상기 자기조립 단분자막은 고체 표면에 자발적으로 나노 크기의 박막을 형성하여 고체 표면과 결합될 수 있다.In order to form the surface treatment layer 20, an adsorption time of 2 to 4 hours may be required. The surface treatment layer 20 may be formed of, for example, self-assembled monolayers (SAMs). The self-assembled monolayer may spontaneously form a nano-sized thin film on a solid surface to be combined with a solid surface.

종래에는 인쇄회로기판의 절연층 및 금속층으로 형성된 배선에 각각 사용될 수 있는 폴리이미드와 구리는 서로 다른 소재이기 때문에 단순 접합할 수 없었다. 그래서, 표면에 조도를 형성하여 접착제를 도포하고 붙여서 밀착시킬 때, 접착물의 미세한 요철에 접착제가 들어가 그대로 경화시킴으로써 접착력을 얻으려 하였다. 그러나, 얇은 동박층으로 배선층을 형성하는 경우, 상기 동박층 상에 조화면을 형성할 때, 동박층이 찢어져 버리는 문제점이 발생할 수가 있었다.Conventionally, polyimide and copper, which can be used respectively for the wiring formed of the insulating layer and the metal layer of the printed circuit board, can not be simply bonded because they are different materials. Thus, when roughness is formed on the surface and the adhesive is applied and adhered, the adhesive is intruded into the fine irregularities of the adhesive, and the adhesive is intact so as to obtain the adhesive force. However, when a wiring layer is formed with a thin copper foil layer, there is a problem that when the roughened surface is formed on the copper foil layer, the copper foil layer is torn.

따라서, 본 발명의 일 구체 예에 따라 동박층 (10) 상에 티올계 화합물을 사용하여 동박층 (10) 상에 자기조립 단분자막으로 형성된 표면처리층 (20)을 형성할 수 있고, 추후에 동박층 (10)에 접합될 수 있는 기재에 가압 또는 밀착시켜 열에너지를 부여함으로써 표면처리층 (20)과 기재간의 접합력을 향상시킬 수 있다.
Therefore, according to one embodiment of the present invention, the surface treatment layer 20 formed of the self-assembled monolayer can be formed on the copper foil layer 10 using the thiol compound on the copper foil layer 10, The bonding force between the surface treatment layer 20 and the base material can be improved by applying pressure or adhesion to the base material that can be bonded to the layer 10 to impart heat energy.

이를 보다 구체적으로 설명하기 위해 도 2를 참조하면, 동박층 (10) 표면에 상기 자기조립 단분자막을 형성하기 위해 표면처리층 (20)은 기판 표면의 금속원자와 반응하는 작용기를 갖는 것이 유리할 수 있다. 그리고, 상기 표면처리층 (20)을 형성하기 위해 자기 조립화로 접합해 고밀도의 박막을 형성할 수 있는 표면처리제를 사용하는 것이 유리할 수 있다. 더불어, 상기 표면처리제는 분자간 상호작용을 가진 것이 유리하다.2, to form the self-assembled monolayer on the surface of the copper foil layer 10, it may be advantageous for the surface treatment layer 20 to have a functional group that reacts with metal atoms on the surface of the substrate . In order to form the surface treatment layer 20, it may be advantageous to use a surface treatment agent capable of forming a high-density thin film by bonding by self-assembly. In addition, it is advantageous that the surface treatment agent has intermolecular interaction.

본 발명의 일 구체 예에 따른 자기조립 단분자막을 형성하는 티올계 화합물의 티올 유도체는 작용기로써 티올 (-SH) 또는 이황화물 (-S-S)이며, 황과 구리 (Cu-S)가 공유결합할 수 있다. 또한, 알킬 사슬 간의 반데르발스 힘과 방향족환 간의π-ð 스태킹으로 분자간 상호작용을 발생시킬 수 있다. A thiol derivative of a thiol compound forming a self-assembled monolayer according to an embodiment of the present invention is a thiol (-SH) or disulfide (-SS) as a functional group, and sulfur and copper (Cu-S) have. In addition, π-π stacking between the van der Waals forces between the alkyl chains and the aromatic rings can lead to intermolecular interactions.

상기 자기조립 단분자막을 형성시킬 수 있는 알칸 티올을 동박층 (10)에 화학반응시켜 표면처리층 (20)을 형성하여 계면활성제로써 작용하도록 하여 금속입자 간의 응집을 방지할 수 있다. The alkane thiol capable of forming the self-assembled monolayer may be chemically reacted with the copper foil layer 10 to form a surface treatment layer 20 to act as a surfactant, thereby preventing agglomeration of the metal particles.

이처럼 알칸 티올의 자기조립 단분자막 형성기법을 이용하여 분자막의 두께를 아주 얇게 형성할 수 있고, 동박층 (10)의 표면에 화학적으로 반응성 접합 화합물을 형성하여 접합특성 향샹에 크게 기여할 수 있다.By using the self-assembled monolayer formation technique of alkanethiol, the thickness of the molecular layer can be made very thin, and the chemically reactive bonding compound can be formed on the surface of the copper foil layer 10, thereby contributing to the improvement of the bonding properties.

상기 알칸 티올의 유도체는 티올 또는 이황화물, 알킬 사슬의 길이, 말단 관능기, 올리고 에틸렌·글리콜 함유 등의 구조적 차이에 따라 여러 가지 특성을 가진 자기조립 단분자막을 형성할 수 있다.The alkane thiol derivative may form a self-assembled monolayer having various properties depending on the structural difference such as thiol or disulfide, the length of the alkyl chain, the terminal functional group, and the content of oligoethylene glycol.

예를 들어, 구리에서 티올 또는 이황화물 유도체에서 형성되는 자가조립화 단분자막은 각각 동일한 구조인 것으로 알려져 있다. 같은 Cu-S구조를 취하는 경우, 티올에서는 수소가 발생할 수 있는데, 검출된 예가 없는 등 불분명한 점도 있다. 이황화물에 비해 티올은 분자량이 절반 정도여서 용해성이 유리하므로 일반적으로는 티올이 이용되는 경우가 많다. 그러나, 티올과 이황화물의 차이는 말단관능기가 티올과 반응성인 경우 (활성 에스테르와 말레이미드 등)에는 이황화물로 할 필요가 있다.For example, the self-assembled monolayer formed from a thiol or bifluoride derivative in copper is known to have the same structure, respectively. When the same Cu-S structure is employed, hydrogen may be generated in the thiol, but there is no such example as no detection is made. Compared to disulfides, thiol has a molecular weight of about half that of solubility, so thiols are often used. However, the difference between a thiol and a disulfide is required to be a bifunctional form when the terminal functional group is reactive with thiol (active ester and maleimide).

알킬 사슬 길이의 영향으로 알킬 사슬의 길이가 길수록 형성된 자기조립 단분자막의 안정성은 향상될 수 있다. 알킬 사슬의 길이가 길수록 흡착종이 금속전극에서 벗어나기 어렵고 안정적인 자기조립 단분자막을 형성하는 것을 시사한다. 또한, 자기조립 단분자막을 통한 전자 이동을 측정하는 경우에도, 알킬 사슬의 길이가 크게 영향을 주는 것으로 알려져 있다. The stability of the self-assembled monolayer formed as the length of the alkyl chain becomes longer due to the influence of the alkyl chain length can be improved. It is suggested that the longer the alkyl chain is, the more difficult it is for the adsorbed paper to escape from the metal electrode and form a stable self-assembled monolayer. It is also known that the length of an alkyl chain greatly affects the measurement of electron movement through a self-assembled monolayer.

한편, 다른 유도체를 복수로 사용한 혼합 자기조립 단분자막에 의해서도 자기조립 단분자막의 특성을 조절할 수 있다. 상기 자기조립 단분자막의 형성 과정과 배향 구조에 관해서는 표면 플라즈몬 공명 (SPR), 수정 발진자 마이크로 밸런스 (QCM), 사이클릭 볼타메트리 (CV)등이 검토될 수 있다. On the other hand, the characteristics of the self-assembled monolayer can be controlled by a mixed self-assembled monolayer using a plurality of other derivatives. As regards the formation process and the orientation structure of the self-assembled monolayer, surface plasmon resonance (SPR), quartz crystal microbalance (QCM), and cyclic voltammetry (CV) can be studied.

이와 같이, 본 발명의 일 구체 예에 따른 표면처리 동박 (1)은 동박층 (10) 상에 티올계 화합물을 포함하는 표면처리층 (20)을 형성함으로써, 조화면 처리 없이 앵커효과를 가질 수 있다.
As described above, the surface-treated copper foil 1 according to one embodiment of the present invention can be obtained by forming the surface treatment layer 20 containing a thiol compound on the copper foil layer 10 so as to have an anchor effect have.

도 3은 본 발명의 일 구체 예에 따른 동박적층판의 단면도이다. 여기서, 중복 설명을 회피하기 위해 도 1 및 2를 인용하여 설명한다.
3 is a cross-sectional view of a copper-clad laminate according to one embodiment of the present invention. Here, in order to avoid redundant description, a description will be made with reference to Figs. 1 and 2. Fig.

도 3을 참조하면, 본 발명의 일 구체 예에 따른 동박적층판 (3)은 캐리어 (30), 상기 캐리어 (30) 상에 형성된 박리층 (40), 상기 박리층 (40) 상에 형성된 동박층 (10) 및 상기 동박층 (10) 상에 형성된 표면처리층 (20)을 포함할 수 있다.3, the copper-clad laminate 3 according to one embodiment of the present invention includes a carrier 30, a peel layer 40 formed on the carrier 30, a copper foil layer 40 formed on the peel layer 40, (10) and a surface treatment layer (20) formed on the copper foil layer (10).

상기 캐리어 (30)는 고분자 또는 금속을 이용하여 형성할 수 있다. 상기 캐리어 (30)는 동박층 (10)의 구겨짐을 방지할 수 있는 보강재의 기능을 할 수 있다.The carrier 30 may be formed using a polymer or a metal. The carrier 30 may function as a reinforcing material to prevent the copper foil layer 10 from wrinkling.

상기 캐리어 (30)로 고분자를 적용할 경우, 두께를 15 내지 200㎛로 형성할 수 있다. 상기 동박층 (10)의 두께가 15㎛ 미만이면 핸들링을 용이하게 할 수 없고, 200㎛를 초과하면 두께가 두꺼워져서 박막화 될 수가 없다.When a polymer is applied to the carrier 30, the thickness of the carrier 30 may be 15 to 200 탆. If the thickness of the copper foil layer 10 is less than 15 mu m, the handling can not be facilitated. If the thickness is more than 200 mu m, the thickness of the copper foil layer 10 can not be made thin.

상기 고분자로 형성된 캐리어 (30)는 예를 들어, 폴리에틸렌테레프탈레이트 (PET), 폴리페닐렌설파이드 (PPS), 테프론 (Teflon) 및 불소를 함유하는 필름으로부터 선택될 수 있다.The carrier 30 formed of the polymer may be selected from, for example, a film containing polyethylene terephthalate (PET), polyphenylene sulfide (PPS), Teflon, and fluorine.

또한, 상기 금속으로 형성된 캐리어 (30)는 이형 계면을 형성할 수 있는 금속을 사용할 수 있다. 예를 들어, 상기 금속으로는 구리 (Cu), 알루미늄 (Al) 및 이들의 조합으로 이루어진 합금으로부터 선택된 어느 하나를 사용할 수 있다. 이때, 금속으로 형성된 캐리어 (30)의 두께는 10 내지 30㎛로 형성할 수 있다. 상기 캐리어 (30)의 두께가 10㎛ 미만이면 동박층 (10)을 지지할 수 있는 기능을 구현할 수가 없고, 30㎛를 초과하면 추후에 실시되는 박리 공정에서 용이하게 박리시킬 수 없다.
In addition, the carrier 30 formed of the metal may use a metal capable of forming a release interface. For example, the metal may be selected from the group consisting of copper (Cu), aluminum (Al), and alloys thereof. At this time, the thickness of the carrier 30 formed of metal may be 10 to 30 占 퐉. If the thickness of the carrier 30 is less than 10 mu m, the function of supporting the copper foil layer 10 can not be realized. If the thickness is more than 30 mu m, it can not be easily peeled off in a subsequent peeling process.

상기 박리층 (40)은 동박층 (10)과 캐리어 (30) 사이에 협지 (夾紙)된 상태로 배치될 수 있다. 박리층 (40)은 실리콘계 화합물, 아졸 (azole)계 화합물, 또는 이들의 혼합물로부터 선택된 처리제로 형성할 수 있다. The peeling layer 40 may be disposed between the copper foil layer 10 and the carrier 30 in a state of nipping. The release layer 40 may be formed of a treatment agent selected from a silicon-based compound, an azole-based compound, or a mixture thereof.

예를 들어, 실리콘계 화합물을 사용한 박리층 (40)은 Si, SiO2 및 이들의 조합 중 선택된 어느 하나로 캐리어 (30)의 일표면을 표면처리하여 형성할 수 있다. 또한, 아졸계 화합물을 사용한 박리층 (40)은 벤조트리아졸 (Benzotriazole), 톨릴트리아졸 (tolytriazole), 머캅토 벤조씨아졸, 이미다졸 (imidazole) 및 이들의 혼합물 중 선택된 어느 하나로 캐리어 (30)의 일표면을 표면처리하여 형성할 수 있다.For example, the release layer 40 using a silicon compound can be formed by surface-treating one surface of the carrier 30 with any one selected from Si, SiO 2, and combinations thereof. In addition, the peeling layer 40 using an azole compound may be a carrier 30 selected from any one of benzotriazole, tolytriazole, mercaptobenzothiazole, imidazole, and mixtures thereof. The surface of which is treated by a surface treatment.

이와 같이, 상기 박리층 (40)을 실리콘계 화합물, 아졸계 화합물, 또는 이들의 혼합물로 형성함으로써 박리 강도를 낮은 수준에서 안정화시킬 수 있다. 여기서 박리층 (40)은 캐리어 (30) 상에 표면처리되어 수 ㎚의 두께로 형성될 수 있다. Thus, the peeling strength can be stabilized at a low level by forming the peeling layer 40 from a silicon compound, an azole compound, or a mixture thereof. Here, the release layer 40 may be surface-treated on the carrier 30 to be formed to a thickness of several nanometers.

상기 박리층 (40)의 형성은, 일반적으로 이용되는 침지법, 샤워링법, 분무법 등에 의해 형성될 수 있으며, 특별히 상술한 방법으로 한정되는 것은 아니다.
The release layer 40 may be formed by a generally used dipping method, a showering method, a spraying method, or the like, and is not particularly limited to the method described above.

상기 동박층 (10)은 구리로 형성할 수 있으며, 그 두께가 0.1 내지 5㎛로 형성할 수 있다. 상기 동박층 (10)이 O.1㎛ 미만이면 미세기공 (microporosity)이 생성될 수 있고, 5㎛를 초과하면 동박층 (10)에 요구되는 기본적 품질을 구비하지 못할 수 있다.The copper foil layer 10 may be formed of copper and may have a thickness of 0.1 to 5 탆. Microporosity may be generated when the copper foil layer 10 is less than 0.1 m, and basic quality required for the copper foil layer 10 may not be sufficient if the copper foil layer 10 is more than 5 m.

상기 동박층 (10)은 스퍼터, 전자 빔, 화학기상증착 (CVD), 물리기상증착 (PVD), 진공증착, 이온 플레이팅, 플라즈마 증착 등을 이용하여 형성할 수 있다.The copper foil layer 10 can be formed using sputtering, electron beam, chemical vapor deposition (CVD), physical vapor deposition (PVD), vacuum deposition, ion plating, plasma deposition or the like.

이처럼 도금 방법이 아닌 증착 방법으로 동박층 (10)을 형성함으로써 얇은 동박을 형성할 수 있고 도금액을 회수할 필요가 없다. 상기 증착법은 증착물질을 고온으로 증발시켜 흡착물의 표면에 물질을 흡착시켜 고체 물질의 피막을 형성하는 방법이다.The thin copper foil can be formed by forming the copper foil layer 10 by a vapor deposition method other than the plating method, and it is not necessary to recover the plating liquid. The vapor deposition method evaporates the evaporation material at a high temperature to adsorb a substance on the surface of the adsorbate to form a film of the solid substance.

상기 스퍼터, 전자빔 증착을 개략적으로 설명하면, 스퍼터는 박막의 원료로 예를 들어, 구리를 사용할 수 있으며, 상기 구리의 입자 에너지가 크고 시료 (예를 들어, 기판 또는 기재이며 본 발명에서는 동박층으로 함)에 부착력이 크게 형성되는 장점이 있다. 또한, 합금계 화합물 등의 구별 없이 조성비를 바꾸지 않고 성막할 수 있으며, 대면적에 성막을 해도 왜곡 및 편차가 적고 균일하게 성막 할 수 있는 장점이 있으나, 성막 속도가 다소 느리다는 단점이 있다.For example, copper may be used as a raw material of a thin film, and the copper has a large particle energy, and a sample (for example, a substrate or a substrate, in the present invention, as a copper foil layer And the adhesive force is formed to a large extent. In addition, it is possible to form a film without changing the composition ratio without distinguishing the alloy-based compound, etc., and it is advantageous in that even if a film is formed on a large area, distortion and deviation are small and the film can be formed uniformly, there is a disadvantage that the film formation speed is rather slow.

또한, 전자 빔 증착의 경우는 분자 에너지가 작아서 부착력이 다소 약하고, 증발시 조성이 변하는 경우가 발생할 수 있으나 높은 진공 중에서 성막 하므로 순도 높은 박막을 형성할 수 있다. 또한 성막 속도가 빠른 장점이 있다.Also, in the case of electron beam deposition, the molecular energy is small, so the adhesion is somewhat weak and the composition may change during evaporation. However, a high purity thin film can be formed because the film is deposited in a high vacuum. Also, the deposition speed is advantageous.

이처럼, 상기 방법 중에서 조건에 부합되는 방법으로 동박층 (10)을 형성할 수 있다. 여기서 추후에 박리층 (40)이 상기 박리층 (40) 상에 형성된 동박층 (10)과 분리됨에 있어서 전자빔 증착법이 용이할 수 있다.
As described above, the copper foil layer 10 can be formed by the above-described method in accordance with the conditions. Here, the electron beam evaporation method may be easily performed when the peeling layer 40 is separated from the copper foil layer 10 formed on the peeling layer 40.

종래에 사용된 동박층은 상기와 같은 증착법이 아닌 전해법으로 형성하여 그 두께를 제어하기 어려웠고, 미세패턴을 구현하면서 기재와의 접합력을 확보하기 위해서 동박층의 두께는 18㎛ 이상으로 형성해야 했다. 이는 접합력을 확보하기 위해서 동박층 또는 기재에 조화면 (요철면)을 형성하여 앵커를 형성시켰기 때문이다.Conventionally, the copper foil layer used in the past has not been formed by an electrolytic method other than the above-described vapor deposition method, and its thickness has been difficult to control. In order to secure a bonding force with a substrate while realizing a fine pattern, the thickness of the copper foil layer must be 18 탆 or more . This is because the roughened surface (uneven surface) is formed on the copper foil layer or the base material to form an anchor to secure the bonding force.

그러나, 본 발명의 일 구체 예에서는 요철면을 형성하지 않고 화학적 앵커를 형성할 수 있는 표면처리층 (20)을 동박층 (10) 상에 형성하여 미세회로 패턴 및 미세 피치를 구현할 수 있다.
However, in one embodiment of the present invention, the surface treatment layer 20 on which the chemical anchor can be formed without forming the uneven surface may be formed on the copper foil layer 10 to realize a fine circuit pattern and a fine pitch.

상기 표면처리층 (20)은 동박층 (10)의 표면을 표면처리하여 형성할 수 있다. 표면처리층 (20)은 티올계 화합물을 동박층 (10)의 표면에 흡착시켜 형성할 수 있다. 이처럼 표면처리층 (20)은 조화 처리하지 않은 동박층 (10) 표면의 젖음성을 개선할 수 있다.The surface treatment layer 20 can be formed by surface-treating the surface of the copper foil layer 10. The surface treatment layer 20 can be formed by adsorbing a thiol compound on the surface of the copper foil layer 10. As described above, the surface treatment layer 20 can improve the wettability of the surface of the copper foil layer 10 that is not roughened.

이와 같이, 본 발명의 일 구체 예에 따른 동박적층판 (3)은 동박층 (10) 상에 표면처리층 (20)을 형성하여 화학적인 접합력을 형성함으로써 조화면 형성 공정 없이도 접착력을 향상시킬 수 있고, 도금 방법이 아닌 스퍼터증착, 전자빔 증착 등으로 동박층 (10)을 형성하여 얇은 동박층을 형성할 수 있다. As described above, the copper clad laminate 3 according to one embodiment of the present invention can improve the adhesive force without forming the roughened surface by forming the surface treatment layer 20 on the copper foil layer 10 to form the chemical bonding force , A thin copper foil layer can be formed by forming the copper foil layer 10 by sputter deposition, electron beam evaporation or the like instead of the plating method.

따라서, 표면처리층 (20)으로 조화면 처리 없이 화학적으로 동박의 접착력을 향상시켜 얇은 동박층을 형성할 수 있으므로 동박적층판 (3)으로 적합하도록 형성할 수 있다.
Therefore, the surface treatment layer 20 can chemically form the thin copper foil layer by improving the adhesive force of the copper foil without roughening treatment, so that it can be formed to be suitable for the copper clad laminate 3. [

도 4는 본 발명의 일 구체 예에 따른 인쇄회로기판의 단면도이다. 여기서, 중복설명을 회피하기 위해서 도 1 내지 3을 인용하여 설명하기로 한다. 4 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention. In order to avoid redundant description, the description will be made with reference to Figs. 1 to 3. Fig.

도 4를 참조하면, 본 발명의 일 구체 예에 따른 인쇄회로기판 (4)은 절연층 (400), 상기 절연층 (400) 상에 형성된 표면처리층 (420) 및 상기 표면처리층 (420) 상에 형성된 회로패턴 (410)을 포함하고, 상기 표면처리층 (420)은 티올(thiol)계 화합물을 포함할 수 있다.4, a printed circuit board 4 according to an exemplary embodiment of the present invention includes an insulating layer 400, a surface treatment layer 420 formed on the insulating layer 400, And the surface treatment layer 420 may include a thiol-based compound.

상기 절연층 (400)은 회로층과 상기 회로층을 절연하는 역할을 하는 절연필름, 프리프레그 (PPG) 또는 빌드업 필름 (Build-up film)일 수 있으며, 이들의 최외각은 절연재료 (예를 들어, 포토레지스트)로 형성될 수 있으며, 특별히 이에 한정되는 것은 아니다.The insulating layer 400 may be an insulating film, a prepreg (PPG), or a build-up film serving to insulate the circuit layer from the circuit layer. The outermost layer may be an insulating material For example, a photoresist), and is not particularly limited thereto.

상기 절연층 (400)은 예를 들어, 빌드업 필름의 적어도 일면에 회로층이 형성될 수 있고, 이러한 회로층 위에 다시 다른 빌드업 필름을 형성하고, 그 위에 다시 동박으로 회로층을 형성하여 빌드업 필름을 연속적으로 적층시켜 빌드업 기판을 형성할 수 있다. 이러한 빌드업 기판은 필요에 따라 캐패시터, 저항소자 또는 기타 전자부품을 포함하고 있을 수 있으며, 최외곽에는 회로기판을 보호하기 위하여 레지스트층, 구체적으로는 솔더 레지스트층을 구비하여 인쇄회로기판을 형성할 수 있다. 이러한 인쇄회로기판은 실장되는 전자제품에 따라 외부접속수단을 구비할 수 있고, 때로는 패드층을 구비할 수도 있다.For example, the insulating layer 400 may be formed by forming a circuit layer on at least one side of a build-up film, forming another build-up film on the circuit layer, Up film can be continuously laminated to form a build-up substrate. The build-up substrate may include a capacitor, a resistance element or other electronic components as necessary. A resist layer, specifically a solder resist layer, may be provided at the outermost portion of the build-up substrate to protect the circuit board to form a printed circuit board . Such a printed circuit board may have an external connection means depending on an electronic product to be mounted, and sometimes a pad layer may be provided.

또한, 본 발명의 일 구체 예에 따른 인쇄회로기판 (4)은 열팽창 계수 특성 등을 고려하여 절연층 (400) 내에 무기충전제 등을 포함하여 형성할 수 있다.In addition, the printed circuit board 4 according to one embodiment of the present invention may include an inorganic filler or the like in the insulating layer 400 in consideration of thermal expansion coefficient characteristics and the like.

상기 절연층 (400)은 절연특성을 구현할 수 있는 재료를 포함할 수 있으며, 대표적인 예로 에폭시 수지를 들 수 있다. 상기 에폭시 수지는 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 페놀 노볼락 에폭시 수지, 크레졸 노볼락 에폭시 수지, 고무 변성형 에폭시 수지, 인계 에폭시 수지 및 비스페놀 F형 에폭시 수지로부터 하나 이상 선택될 수 있다.The insulating layer 400 may include a material capable of realizing an insulating property, and representative examples thereof include an epoxy resin. The epoxy resin may be selected from one or more of naphthalene type epoxy resin, bisphenol A type epoxy resin, phenol novolac epoxy resin, cresol novolak epoxy resin, rubber modified epoxy resin, phosphorus epoxy resin and bisphenol F type epoxy resin.

회로패턴 (410)은 절연층 (400) 상에 형성될 수 있으며, 두께가 0.1 내지 5㎛로 형성될 수 있다.The circuit pattern 410 may be formed on the insulating layer 400 and may have a thickness of 0.1 to 5 占 퐉.

예를 들어, 회로패턴 (410)은 동박적층판 (3)을 절연층 (400) 상에 접합시키고 가압, 가열하여 절연층 (400) 상에 접합 또는 일체화시킬 수 있고, 동박적층판 (3)의 캐리어 (30) 및 박리층 (40)을 박리시킬 수 있다. 여기서 동박적층판 (3)은 캐리어 (30) 및 동박층 (10) 사이에 박리층 (40)이 형성되어 있기 때문에 동박층 (10) 상에서 캐리어 (30)를 용이하게 박리시킬 수 있다.
For example, the circuit pattern 410 can be bonded or integrated on the insulating layer 400 by bonding the copper-clad laminate 3 onto the insulating layer 400, pressing and heating the same, The peeling layer 30 and the peeling layer 40 can be peeled off. Here, since the peeling layer 40 is formed between the carrier 30 and the copper foil layer 10, the copper clad laminate 3 can easily peel the carrier 30 on the copper foil layer 10.

또한, 상기 캐리어 (30)의 박리로 노출되는 동박층 (10)을 패터닝 (식각)하여 회로패턴 (410)을 형성할 수 있다. 상기 패터닝은 예를 들어, 동박층 (10) 상에 레지스트층을 형성하고 상기 레지스트층을 노광하는 단계를 거친다. 여기서, 노광 공정을 실시하기 위해 회로패턴에 대응되는 형상의 마스크를 이용하여 노광 영역과 차광 영역을 구획한다. 그리고, 노광 영역 또는 차광 영역으로 구획되는 레지스트층은 노광으로 인해 경화 영역과 비경화 영역으로 나누어지고, 이러한 비경화 및 경화된 레지스트층을 현상하여 남는 영역과 제거되는 영역이 형성될 수 있다. 이처럼 남는 영역으로 마스크패턴을 형성할 수 있다. 이때, 마스크패턴이 제거된 영역에는 동박층 (10)이 노출되고, 노출된 동박층 (10)을 식각액으로 제거하고, 그 다음 마스크 패턴까지 제거하면 동박층 (10)의 일부가 남겨진 형상으로 회로패턴 (410)을 형성할 수 있다. 상기 레지스트는 예를 들어, 당업계에 공지된 포토레지스트를 적용할 수 있다.
In addition, the circuit pattern 410 can be formed by patterning (etching) the copper foil layer 10 exposed by the peeling of the carrier 30. The patterning is performed, for example, by forming a resist layer on the copper foil layer 10 and exposing the resist layer. Here, in order to perform the exposure process, a mask having a shape corresponding to the circuit pattern is used to partition the exposure area and the shielding area. The resist layer divided into the exposure region or the light shielding region is divided into a cured region and a non-cured region by exposure, and a region to be remained and a region to be removed can be formed by developing the uncured and cured resist layer. The mask pattern can be formed in such a remaining region. At this time, the copper foil layer 10 is exposed in the area from which the mask pattern is removed, the exposed copper foil layer 10 is removed with the etching liquid, and then the mask pattern is removed to form a part of the copper foil layer 10, The pattern 410 can be formed. The resist may be, for example, a photoresist known in the art.

상기 회로패턴 (410) 및 절연층 (400) 사이에는 표면처리층 (420)이 형성될 수 있다. 상기 표면처리층 (420) 또한 도 3에서와 같이, 표면처리층 (20)을 상기 식각으로 형성할 수 있다. 상기 표면처리층 (420)은 조화 처리하지 않은 회로패턴 (410)의 표면과의 젖음성을 개선할 수 있다. 상기 표면처리층 (420)은 절연층 (400)에 가압 공정을 했을 때 밀착성을 향상시키기 위한 조제 (助劑)로서의 역할을 할 수 있다. 또한, 상기 표면처리층 및 절연층의 박리 강도는 0.6㎏f/㎝ 이상일 수 있다.
The surface treatment layer 420 may be formed between the circuit pattern 410 and the insulating layer 400. 3, the surface treatment layer 420 may be formed by the etching. The surface treatment layer 420 can improve the wettability with the surface of the circuit pattern 410 that is not roughened. The surface treatment layer 420 may serve as an auxiliary for improving the adhesion when the insulating layer 400 is subjected to a pressing process. The peel strength of the surface treatment layer and the insulating layer may be 0.6 kgf / cm or more.

이처럼 표면처리층 (420)은 조화처리 않고도 회로패턴 (410)과 절연층 (400)의 안정적인 접합력을 확보할 수 있고, 조화면이 형성되지 않아 미세패턴 및 파인 피치로 형성된 회로패턴 (410)을 갖는 인쇄회로기판 (4)을 형성할 수 있다.
In this way, the surface treatment layer 420 can ensure a stable bonding force between the circuit pattern 410 and the insulating layer 400 without roughening, and the circuit pattern 410 formed with a fine pattern and a fine pitch The printed circuit board 4 can be formed.

도 5a 내지 5e는 본 발명의 일 구체 예에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 제조공정 흐름을 개략적으로 나타낸 공정도이다. 중복 설명을 회피하기 위해 도 1 내지 4를 인용하여 설명하기로 한다.
5A to 5E are process drawings schematically illustrating a manufacturing process flow to explain a method of manufacturing a printed circuit board according to an embodiment of the present invention. To avoid redundant description, a description will be made with reference to Figs. 1 to 4.

도 5a를 참조하면, 본 발명의 일 구체 예에 따른 인쇄회로기판의 제조방법은 캐리어 (30), 박리층 (40), 동박층 (10) 및 표면처리층 (20)을 포함하는 동박적층판 (3)에 절연층 (400)을 접합하는 단계를 포함할 수 있다.
5A, a method of manufacturing a printed circuit board according to an embodiment of the present invention includes a method of manufacturing a copper-clad laminate (a printed circuit board) including a carrier 30, a peeling layer 40, a copper foil layer 10, and a surface treatment layer 20 3) of the insulating layer (400).

상기 캐리어 (30)는 고분자 또는 상기 동박층 (10)과 이형 계면을 형성하는 금속으로 형성될 수 있다. 캐리어 (30)를 고분자로 형성할 때는 15 내지 200㎛의 두께로 형성할 수 있고, 구리, 알루미늄 또는 이들의 조합물 등과 같은 이형 계면을 형성할 수 있는 금속으로 형성할 때는 10 내지 30㎛의 두께로 형성할 수 있다.The carrier 30 may be formed of a polymer or a metal forming a mold interface with the copper foil layer 10. When the carrier 30 is formed of a polymer, it may be formed to a thickness of 15 to 200 탆. When the carrier 30 is formed of a metal capable of forming a release interface such as copper, aluminum or a combination thereof, .

상기 박리층 (40)은 캐리어 (30) 상에 형성될 수 있으며, 실리콘계 화합물, 아졸계 화합물, 또는 이들의 혼합물이 포함된 용액을 침지법, 샤워링법, 분무법 중 어느 하나로 선택된 공정으로부터 형성할 수 있다.
The release layer 40 may be formed on the carrier 30 and a solution containing a silicone compound, an azole compound, or a mixture thereof may be formed from a process selected from dipping, showering, and spraying have.

상기 동박층 (10)은 상기 박리층 (40) 상에 형성될 수 있으며, 스퍼터, 전자 빔, 화학기상증착 (CVD), 물리기상증착 (PVD), 진공증착, 이온 플레이팅 및 플라즈마 증착 중 어느 하나로 선택된 공정으로부터 형성될 수 있다. 또한, 상기 동박층 (10)의 두께는 0.1 내지 5㎛일 수 있다.
The copper foil layer 10 may be formed on the exfoliation layer 40 and may be formed by any of sputtering, electron beam, CVD, physical vapor deposition (PVD), vacuum deposition, ion plating, May be formed from the process selected as one. In addition, the thickness of the copper foil layer 10 may be 0.1 to 5 탆.

상기 표면처리층 (20)은 상기 동박층 (10)의 표면에 형성할 수 있으며, 티올계 화합물을 포함할 수 있다. 상기와 같은 방법으로 동박적층판 (3)을 형성할 수 있다.The surface treatment layer 20 may be formed on the surface of the copper foil layer 10 and may include a thiol compound. The copper clad laminate 3 can be formed in the same manner as described above.

상기 절연층 (400)은 에폭시 수지를 포함하는 절연필름, 빌드업 필름, 또는 유리섬유를 함침시켜 제조된 프리프레그일 수 있다.
The insulating layer 400 may be an insulating film containing an epoxy resin, a build-up film, or a prepreg prepared by impregnating glass fiber.

도 5b를 참조하면, 본 발명의 일 구체 예에 따른 인쇄회로기판의 제조방법은 절연층 (400) 상에 동박적층판 (3)을 밀착 및 압착시킬 수 있다.Referring to FIG. 5B, a method of manufacturing a printed circuit board according to an embodiment of the present invention can closely adhere and press the copper-clad laminate 3 on the insulating layer 400.

상기 절연층 (400)의 적어도 일면에는 회로층이 형성될 수 있고, 상기 회로층 상에 다시 절연성 물질을 이용하여 절연층을 형성하고, 그 위에 다시 동박을 이용하여 또 다른 회로층을 연속적으로 형성하여 빌드업 기판을 형성할 수 있다. 이러한 빌드업 기판의 최외곽에는 회로기판 등을 보호하기 위하여 레지스트층, 구체적으로는 솔더레지스트층을 구비하여 인쇄회로기판을 형성할 수 있다. 본 발명의 일 구체 예에 따라 제조된 인쇄회로기판은 회로층이 극박으로 형성될 수 있으며, 절연층 및 회로층 간의 접합력을 향상시킬 수 있다.A circuit layer may be formed on at least one surface of the insulating layer 400. An insulating layer may be formed on the circuit layer using an insulating material and another circuit layer may be continuously formed thereon using a copper foil A build-up substrate can be formed. A printed circuit board can be formed by providing a resist layer, specifically a solder resist layer, on the outermost portion of the build-up substrate to protect the circuit board and the like. The printed circuit board manufactured according to one embodiment of the present invention can improve the bonding force between the insulating layer and the circuit layer, because the circuit layer can be formed at a very thin thickness.

상기 절연층 (400) 및 표면처리층 (20)은 동박적층판 (3)의 캐리어 (30)의 표면을 가압하여 서로 밀착 및 압착될 수 있다. 상기 절연층 (400) 및 동박적층판 (3)을 밀착 및 가압하여 절연층 (400) 및 동박적층판 (3)을 접합 및 일체화시킬 수 있다.
The insulating layer 400 and the surface treatment layer 20 may be pressed and adhered to each other by pressing the surface of the carrier 30 of the copper clad laminate 3. The insulating layer 400 and the copper clad laminate 3 can be joined and integrated by pressing and pressing the insulating layer 400 and the copper clad laminate 3 together.

도 5c를 참조하면, 본 발명의 일 구체 예에 따른 인쇄회로기판의 제조방법은Referring to FIG. 5C, a method of manufacturing a printed circuit board according to an embodiment of the present invention includes:

도 5c에 도시된 바와 같이, 절연층 (400) 및 동박적층판 (3)이 접합 및 일체화된 상태에서 박리층 (40)을 이용하여 동박적층판 (3)의 캐리어 (30)를 박리하는 단계를 포함할 수 있다. 여기서, 박리층 (40)은 실리콘계 화합물, 아졸계 화합물 등으로 형성되어 박리 강도가 낮은 수준에서 안정화될 수 있다. 이처럼 박리층 (40)이 낮은 박리 강도를 가지게 되어 상기 캐리어 (30)가 동박적층판 (3)에서 용이하게 박리될 수 있다.
The step of peeling the carrier 30 of the copper clad laminate 3 using the peeling layer 40 in a state where the insulating layer 400 and the copper clad laminate 3 are joined and integrated as shown in Fig. can do. Here, the release layer 40 is formed of a silicon compound, an azole compound, or the like, and can be stabilized at a low level of peel strength. Thus, the peeling layer 40 has a low peel strength, so that the carrier 30 can be easily peeled off from the copper-clad laminate 3. [

도 5d를 참조하면, 본 발명의 일 구체 예에 따른 인쇄회로기판의 제조방법은 캐리어 (30) 및 박리층 (40)이 박리되어 표면이 노출된 동박층 (10) 및 표면처리층 (20)을 패터닝하는 단계를 포함할 수 있다.5D, a method of manufacturing a printed circuit board according to an embodiment of the present invention includes a step of forming a copper layer 10 and a surface treatment layer 20 on which a carrier 30 and a release layer 40 are peeled off, As shown in FIG.

상기 노출된 동박층 (10)을 패터닝하여 회로패턴을 형성할 수 있는데, 도면에는 도시하지는 않았으나, 당업계에 공지된 일반적인 레지스트, 구체적으로는 포토레지스트를 동박층 (10) 상에 도포하고, 상기 도포된 포토레지스트 필름의 일부를 노광 및 현상 공정 등을 실시하여 개구부를 형성할 수 있다. 그 다음, 식각액 (Etchant)을 개구부가 형성된 영역에 적용하여 노출된 동박층 (10) 및 표면처리층 (20)을 식각하여 회로패턴 (410) 및 표면처리층 (420)을 형성할 수 있으며, 이를 통해 패터닝된 회로패턴을 형성할 수 있다. 또한, 상기 표면처리층 (420)은 절연층 (400)과 접합되어 형성될 수 있다.
A circuit pattern can be formed by patterning the exposed copper foil layer 10. Although not shown in the figure, a general resist known in the art, specifically a photoresist, is applied on the copper foil layer 10, A part of the applied photoresist film may be exposed and developed to form an opening. The circuit pattern 410 and the surface treatment layer 420 may be formed by etching the exposed copper layer 10 and the surface treatment layer 20 by applying an etchant to the region where the openings are formed, Whereby a patterned circuit pattern can be formed. In addition, the surface treatment layer 420 may be formed by bonding to the insulating layer 400.

도 5e를 참조하면, 본 발명의 일 구체 예에 따른 인쇄회로기판의 제조방법은 상기 동박층 (10)을 패터닝하여 회로패턴 (410)을 형성할 수 있다. 또한, 상기 패터닝 단계에서 회로패턴 (410) 상에 남아있는 레지스트를 제거할 수도 있다.Referring to FIG. 5E, in the method of manufacturing a printed circuit board according to an embodiment of the present invention, the circuit pattern 410 may be formed by patterning the copper foil layer 10. In addition, the resist remaining on the circuit pattern 410 may be removed in the patterning step.

이와 함께, 상기 패터닝 단계에서 동박층 (10) 하부에 형성되어 있는 표면처리층 (20)도 패터닝되어 표면처리층 (420)을 형성할 수 있다. 이처럼 동박적층판 (3)을 이용하여 인쇄회로기판 (4)을 형성할 수 있다. 또한, 상기 인쇄회로기판의 표면처리층 (420) 및 절연층 (400) 간의 박리 강도는 0.6㎏f/㎝ 이상일 수 있다.
In addition, the surface treatment layer 20 formed under the copper foil layer 10 in the patterning step may also be patterned to form the surface treatment layer 420. The printed circuit board 4 can be formed using the copper-clad laminate 3 as described above. In addition, the peel strength between the surface treatment layer 420 and the insulating layer 400 of the printed circuit board may be 0.6 kgf / cm or more.

이하 실시 예들 및 비교 예들을 통하여 본 발명을 좀 더 구체적으로 살펴보지만, 하기 예에 본 발명의 범주가 한정되는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples. However, the scope of the present invention is not limited to the following examples.

실시 예 1Example 1

100㎛의 두께를 갖는 캐리어 (PET)를 준비하고, 상기 PET 일표면에 박리층을 형성했다. 상기 박리층은 Si를 이용하여 표면 처리하여 500㎚ 두께의 박리층으로 형성했다. 상기 박리층의 형성은 이온 교환수를 용매로 하여 5g/ℓ의 농도를 갖도록 실리콘을 혼합하였다. 상기 혼합한 용액을 샤워링법을 통해 상기 PET 표면에 흡착처리하였다. 그 다음, 건조기에서 표면온도가 150℃가 되는 분위기 내에서 4초간 수분을 증발시켜서 캐리어 상에 박리층이 형성된 시편을 제조하였다. A carrier (PET) having a thickness of 100 mu m was prepared, and a peeling layer was formed on the surface of the PET. The release layer was surface-treated with Si to form a release layer having a thickness of 500 nm. The release layer was formed by mixing silicon with ion-exchanged water as a solvent so as to have a concentration of 5 g / l. The mixed solution was subjected to adsorption treatment on the PET surface through a showering method. Then, in the dryer, the moisture was evaporated for 4 seconds in an atmosphere having a surface temperature of 150 占 폚 to prepare a specimen having a peeling layer on the carrier.

그 다음, 직류 마그네트론 스퍼터 장치에 상기 시편을 준비했다. 그 다음 타겟으로 구리 타켓을 준비하고, 직류 마그네트론 스퍼터 장치에 50 mtorr의 압력, 0.14W/㎠의 출력밀도로 3분간 RF 플라즈마를 처리하였다. 스퍼터링 증착을 이용하여 이탈된 구리 이온을 상기 시편의 박리층에 흡착시켜 1㎛의 두께를 갖는 동박층을 형성하였다.The specimens were then prepared in a DC magnetron sputter apparatus. Then, a copper target was prepared as a target, and a RF magnetron sputtering apparatus was subjected to RF plasma treatment at a pressure of 50 mtorr and an output density of 0.14 W / cm 2 for 3 minutes. The separated copper ions were adsorbed to the peeling layer of the specimen by sputtering deposition to form a copper foil layer having a thickness of 1 mu m.

상기 동박층의 표면에 표면처리층을 형성하기 위해 0.1 몰 (M)의 시스타민 다이하이드로클로라이드 (Cystamine dihydrochloride)의 인산염 용액에 동박층을 30분 동안 침지시켜 표면처리층을 형성하여 동박적층판을 제조하였다.
To form a surface treatment layer on the surface of the copper foil layer, a copper foil layer was immersed in a phosphate solution of 0.1 molar (M) cystamine dihydrochloride for 30 minutes to form a surface treatment layer to produce a copper clad laminate Respectively.

실시 예 2Example 2

0.1 몰 (M)의 시스타민 다이하이드로클로라이드의 인산염 용액에 동박층을 1시간 동안 침지시켜 표면처리층을 형성한 것을 제외하고는 상기 실시 예 1과 동일한 조건 하에서 동박적층판을 제조하였다.
A copper clad laminate was prepared under the same conditions as in Example 1, except that the surface treatment layer was formed by immersing the copper foil layer for 1 hour in a phosphate solution of 0.1 mole (M) cystamine dihydrochloride.

실시 예 3Example 3

0.1 몰(M)의 시스타민 다이하이드로클로라이드의 인산염 용액에 상기 동박층을 3시간 동안 침지시켜 표면처리층을 형성한 것을 제외하고는 상기 실시 예 1과 동일한 조건 하에서 동박적층판을 제조하였다.A copper clad laminate was prepared under the same conditions as in Example 1, except that the surface layer was formed by immersing the copper foil layer for 3 hours in a phosphate solution of 0.1 mol (M) cystamine dihydrochloride.

실시 예 4 Example 4

18㎛의 두께를 갖는 캐리어 (구리 박)을 준비하고, 상기 구리 박 일표면에 박리층을 형성했다. 상기 박리층은 벤조트리아졸 (benzotriazole)을 이용하여 표면 처리하여 200㎚ 두께의 박리층으로 형성했다. 상기 박리층의 형성은 이온 교환수를 용매로 하여 5g/ℓ의 농도를 갖도록 벤조트리아졸을 혼합하였다. 상기 혼합액을 샤워링법을 통해 상기 구리 박 표면에 흡착처리하였다. 그 다음, 건조기에서 표면온도가 150℃가 되는 분위기 내에서 4초간 수분을 증발시켜서 캐리어 상에 박리층이 형성된 시편을 제조하였다.A carrier (copper foil) having a thickness of 18 mu m was prepared, and a release layer was formed on one surface of the copper foil. The release layer was surface-treated with benzotriazole to form a release layer having a thickness of 200 nm. The release layer was formed by mixing benzotriazole with ion-exchanged water as a solvent at a concentration of 5 g / l. The mixed solution was adsorbed to the surface of the copper foil by a showering method. Then, in the dryer, the moisture was evaporated for 4 seconds in an atmosphere having a surface temperature of 150 占 폚 to prepare a specimen having a peeling layer on the carrier.

그 다음, 전자 빔 증착 장치에 상기 시편을 준비하였다. 그 다음, 전자 빔 증착 장치에서 타켓으로는 구리 타겟을 마련하였다. 여기서, 챔버는 초기 진공도 5.0×10-6 torr에서 진공도가 2.0×10-5 torr가 될 때까지 불활성 기체로 아르곤 (Ar)을 주입해 주었다. 전자 빔 증착 장치를 이용하여 이탈된 구리 이온을 상기 시편의 박리층에 흡착시켜 1㎛의 두께를 갖는 동박층을 형성하였다.The specimen was then prepared in an electron beam evaporator. Then, a copper target was provided as a target in the electron beam vapor deposition apparatus. Here, the chamber was filled with argon (Ar) as an inert gas at an initial vacuum degree of 5.0 × 10 -6 torr until the degree of vacuum reached 2.0 × 10 -5 torr. The separated copper ions were adsorbed on the peeling layer of the specimen using an electron beam vapor deposition apparatus to form a copper foil layer having a thickness of 1 mu m.

상기 동박층의 표면에 표면처리층을 형성하기 위해 0.1 몰(M)의 시스틴 (cystine)의 아세톤 용액에 동박층을 침지시켰다. 그 다음, 상기 아세톤 용액에 상기 동박층을 2분 동안 침지시켜 표면처리층을 형성하여 동박적층판을 제조하였다.
The copper foil layer was immersed in an acetone solution of 0.1 mole (M) of cystine to form a surface treatment layer on the surface of the copper foil layer. Then, the copper foil layer was immersed in the acetone solution for 2 minutes to form a surface treatment layer, thereby preparing a copper clad laminate.

실시 예 5Example 5

0.1 몰 (M) 시스틴 (cystine)의 아세톤 용액에 동박층을 5분 동안 침지시켜 표면처리층을 형성한 것을 제외하고는 상기 실시 예 4와 동일한 조건 하에서 동박적층판을 제조하였다.
A copper clad laminate was prepared under the same conditions as in Example 4, except that the surface treatment layer was formed by immersing the copper foil layer in an acetone solution of 0.1 mole (M) cystine for 5 minutes.

실시 예 6Example 6

0.1 몰 (M) 시스틴 (cystine)의 아세톤 용액에 동박층을 30분 동안 침지시켜 표면처리층을 형성한 것을 제외하고는 상기 실시 예 4와 동일한 조건 하에서 동박적층판을 제조하였다.
A copper clad laminate was prepared under the same conditions as in Example 4, except that the surface treatment layer was formed by immersing the copper foil layer in an acetone solution of 0.1 mole (M) cystine for 30 minutes.

비교 예 1 Comparative Example 1

상기 실시 예 1로 제조된 캐리어 상에 형성된 동박층을 포함하는 시편을 준비하였다. 그 다음, 상기 시편의 동박층 상에 표면처리층을 형성하지 않은 동박적층판을 제조하였다.
A specimen including the copper foil layer formed on the carrier prepared in Example 1 was prepared. Then, a copper-clad laminate having no surface treatment layer formed on the copper foil layer of the specimen was prepared.

비교 예 2Comparative Example 2

상기 실시 예 4로 제조된 캐리어 상에 형성된 동박층을 포함하는 시편을 준비하였다. 그 다음, 상기 시편의 동박층을 0.1 몰(M) 시스틴 (cystine)의 아세톤 용액으로 2분 동안 침지시켜 표면처리층을 형성하였고, 상기 동박층 및 표면처리층을 디스미어 (desmear) 처리한 동박적층판을 제조하였다.
A specimen including the copper foil layer formed on the carrier prepared in Example 4 was prepared. Subsequently, the copper foil layer of the specimen was immersed in an acetone solution of 0.1 mole (M) cystine for 2 minutes to form a surface treatment layer, and the copper foil layer and the surface treatment layer were subjected to desmear treatment, To prepare a laminate.

실시 예 7Example 7

인쇄회로기판의 제조Manufacture of printed circuit boards

상기 실시 예 3 및 6으로 제조된 동박적층판을 이용하여, 에폭시 수지를 포함하는 절연기재 (절연층)에 상기 동박 적층판을 각각 Morton CVA 725 진공 라미네이트를 이용하여 90℃의 온도, 2㎫의 압력 조건으로 20초 동안 양면에 진공 라미네이팅시켜서 인쇄회로기판을 제조하였다.
Using the Morton CVA 725 vacuum laminates, the copper clad laminate was bonded to an insulating substrate (insulating layer) containing an epoxy resin by using the copper clad laminate prepared in Examples 3 and 6 at 90 ° C and 2 MPa To vacuum laminate on both sides for 20 seconds to produce a printed circuit board.

물성 측정Property measurement

상기 실시 예 1 내지 6 및 비교 예 1 및 2를 통해 제작된 동박적층판의 물성평가를 하기 표 1에 나타내었다. 상기 제작된 동박층과 절연층의 접합 및 일체화 상태에서 시료를 잘라내어 JISC6511에서 규정하는 방법에 준거하여 측정 시료를 폭 10㎜로 동박층과 절연층의 접합 및 일체화에서 동박을 벗겨 박리 강도를 측정했다. 상기 박리 강도의 측정 및 평가는 인장 강도 측정기 (Universal Testing Machine, UTM)를 사용하여 동박층과 절연층 간의 박리 강도를 측정하였다.
The physical properties of the copper-clad laminate produced through Examples 1 to 6 and Comparative Examples 1 and 2 are shown in Table 1 below. The sample was cut out from the bonded and integrated state of the prepared copper foil layer and the insulating layer and the copper foil was peeled off in the bonding and integration of the copper foil layer and the insulating layer with a width of 10 mm in accordance with the method specified in JIS C6511 . The peeling strength of the copper foil layer and the insulating layer was measured using a tensile strength meter (Universal Testing Machine, UTM).

구 분division 박리 강도 (㎏f/㎝)Peel strength (kgf / cm) 회로층 형성 유무Presence of circuit layer formation 실시 예 1Example 1 0.360.36 유U 실시 예 2Example 2 0.510.51 유U 실시 예 3Example 3 0.680.68 유U 실시 예 4Example 4 0.430.43 유U 실시 예 5Example 5 0.600.60 유U 실시 예 6Example 6 0.690.69 유U 비교 예 1Comparative Example 1 측정불가Not measurable 무radish 비교 예 2Comparative Example 2 측정불가Not measurable 무radish

상기 표 1에서 알 수 있는 바와 같이, 고분자로 형성된 캐리어를 적용한 실시 예 1 및 2보다 실시 예 3의 접착력이 우수한 것을 알 수 있으며, 금속으로 형성된 실시 예 3 및 4보다도 실시 예 6의 접착력이 우수한 것을 알 수 있다. 한편, 비교 예 1 및 2는 측정하기 어려울 정도의 접착력을 가진 것을 알 수 있다. 또한, 실시 예 3 및 실시 예 6에서 충분한 흡착시간으로 인해 화학적 앵커를 가질 수 있는 것을 알 수 있었고, 그 측정값이 표면처리층으로 사용하기 적합한 0.6㎏f/㎝ 이상으로 측정되었음을 알 수 있다.
As can be seen from the above Table 1, it can be seen that the adhesive strength of Example 3 is superior to that of Examples 1 and 2 to which a carrier formed of a polymer is applied, and the adhesive force of Example 6 is higher than that of Examples 3 and 4 formed of metal . On the other hand, it can be seen that Comparative Examples 1 and 2 have an adhesive strength that is difficult to measure. In addition, it can be seen that, in Examples 3 and 6, the chemical anchor can be obtained due to a sufficient adsorption time, and the measured value was measured to be 0.6 kgf / cm or more suitable for use as a surface treatment layer.

이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상 지식을 가진 자에 의해 그 변형이나 개량할 수 있음이 명백하다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that it can be modified or improved.

본 발명의 단순한 변형이나 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It is intended that the present invention cover the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.

1 : 표면처리 동박 3 : 동박적층판
4 : 인쇄회로기판 10 : 동박층
20 : 표면처리층 30 : 캐리어
40 : 박리층 400 : 절연층
410 : 회로패턴 420 : 표면처리층1: surface-treated copper foil 3: copper-
4: printed circuit board 10: copper foil layer
20: surface treatment layer 30: carrier
40: peeling layer 400: insulating layer
410: circuit pattern 420: surface treatment layer

Claims (23)

동박층; 및
상기 동박층 상에 형성된 표면처리층을 포함하는 표면처리 동박.A copper foil layer; And
And a surface treatment layer formed on the copper foil layer. 청구항 1에 있어서,
상기 동박층의 두께는 0.1 내지 5㎛인 표면처리 동박.The method according to claim 1,
Wherein the thickness of the copper foil layer is 0.1 to 5 占 퐉. 청구항 1에 있어서,
상기 표면처리층은 티올 (thiol)계 화합물을 포함하는 표면처리 동박.The method according to claim 1,
Wherein the surface treatment layer comprises a thiol-based compound. 캐리어;
상기 캐리어 상에 형성된 박리층;
상기 박리층 상에 형성되는 동박층; 및
상기 동박층 상에 형성된 표면처리층을 포함하는 동박 적층판.carrier;
A peeling layer formed on the carrier;
A copper foil layer formed on the release layer; And
And a surface treatment layer formed on the copper foil layer. 청구항 4에 있어서,
상기 캐리어는 고분자 또는 상기 동박층과 이형 계면을 형성하는 금속으로 형성된 동박적층판.The method of claim 4,
Wherein the carrier is made of a polymer or a metal forming a mold-releasing interface with the copper foil layer. 청구항 5에 있어서,
상기 고분자로 형성된 캐리어는 폴리에틸렌테레프탈레이트 (PET), 폴리페닐렌설파이드 (PPS), 테프론 (Teflon) 및 불소를 함유하는 필름으로부터 선택된 동박적층판.The method of claim 5,
Wherein the carrier formed of the polymer is selected from polyethylene terephthalate (PET), polyphenylene sulfide (PPS), Teflon, and a film containing fluorine. 청구항 5에 있어서,
상기 고분자로 형성된 캐리어의 두께는 15 내지 200㎛인 동박적층판.The method of claim 5,
Wherein the thickness of the carrier formed of the polymer is 15 to 200 占 퐉. 청구항 5에 있어서,
상기 금속으로 형성된 캐리어는 구리, 알루미늄, 또는 이들의 조합으로부터 선택된 동박적층판.The method of claim 5,
The carrier formed of the metal is selected from copper, aluminum, or a combination thereof. 청구항 5에 있어서,
상기 금속으로 형성된 캐리어의 두께는 10 내지 30㎛인 동박적층판.The method of claim 5,
Wherein the thickness of the carrier made of the metal is 10 to 30 占 퐉. 청구항 4에 있어서,
상기 박리층은 실리콘계 화합물, 아졸계 화합물, 또는 이들의 혼합물로부터 선택된 동박적층판. The method of claim 4,
The release layer is selected from a silicon-based compound, an azole-based compound, or a mixture thereof. 청구항 4에 있어서,
상기 동박층의 두께는 0.1 내지 5㎛인 동박적층판. The method of claim 4,
Wherein the thickness of the copper foil layer is 0.1 to 5 占 퐉. 청구항 4에 있어서,
상기 표면처리층은 티올계 화합물을 포함하는 동박적층판.The method of claim 4,
Wherein the surface treatment layer comprises a thiol compound. 절연층;
상기 절연층 상에 형성된 표면처리층; 및
상기 표면처리층 상에 형성된 회로패턴을 포함하는 인쇄회로기판. Insulating layer;
A surface treatment layer formed on the insulating layer; And
And a circuit pattern formed on the surface treatment layer. 청구항 13에 있어서,
상기 표면처리층은 티올계 화합물을 포함하는 인쇄회로기판.14. The method of claim 13,
Wherein the surface treatment layer comprises a thiol-based compound. 청구항 13에 있어서,
상기 회로패턴의 두께는 0.1 내지 5㎛인 인쇄회로기판.14. The method of claim 13,
Wherein the thickness of the circuit pattern is 0.1 to 5 占 퐉. 청구항 13에 있어서,
상기 표면처리층 및 절연층의 박리 강도는 0.6㎏f/㎝ 이상인 인쇄회로기판. 14. The method of claim 13,
And the peel strength of the surface treatment layer and the insulating layer is 0.6 kgf / cm or more. 청구항 13에 있어서,
상기 절연층은 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 페놀 노볼락 에폭시 수지, 크레졸 노볼락 에폭시 수지, 고무 변성형 에폭시 수지, 인계 에폭시 수지 및 비스페놀 F형 에폭시 수지로부터 하나 이상 선택된 인쇄회로기판. 14. The method of claim 13,
Wherein the insulating layer is at least one selected from the group consisting of a naphthalene epoxy resin, a bisphenol A epoxy resin, a phenol novolak epoxy resin, a cresol novolak epoxy resin, a rubber modified epoxy resin, a phosphorus epoxy resin and a bisphenol F epoxy resin. 캐리어, 박리층, 동박층 및 표면처리층을 포함하는 동박적층판에 절연층을 접합하는 단계;
상기 동박적층판의 캐리어 및 박리층을 박리하는 단계; 및
상기 동박적층판의 동박층 및 표면처리층을 패터닝하는 단계;를 포함하는 인쇄회로기판의 제조방법.Bonding an insulating layer to a copper-clad laminate including a carrier, a release layer, a copper foil layer, and a surface treatment layer;
Peeling the carrier and the release layer of the copper clad laminate; And
And patterning the copper foil layer and the surface treatment layer of the copper clad laminate. 청구항 18에 있어서,
상기 동박적층판의 동박층 및 표면처리층을 패터닝하는 단계는,
상기 동박층 상에 레지스트를 도포하는 단계;
상기 도포된 레지스트 필름의 일부를 노광 및 현상하여 개구부를 형성하는 단계; 및
상기 개구부가 형성된 영역의 동박층 및 표면처리층을 식각하는 단계;
를 더 포함하는 인쇄회로기판의 제조방법.19. The method of claim 18,
Wherein the step of patterning the copper foil layer and the surface treatment layer of the copper-
Applying a resist on the copper foil layer;
Exposing and developing a part of the coated resist film to form an opening; And
Etching the copper foil layer and the surface treatment layer in the region where the opening is formed;
Further comprising the steps of: 청구항 18에 있어서,
상기 동박층은 스퍼터, 전자 빔, 화학기상증착 (CVD), 물리기상증착 (PVD), 진공증착, 이온 플레이팅 및 플라즈마 증착 중 어느 하나로 선택된 공정으로부터 형성된 인쇄회로기판의 제조방법.19. The method of claim 18,
Wherein the copper foil layer is formed from a process selected from any one of sputtering, electron beam, chemical vapor deposition (CVD), physical vapor deposition (PVD), vacuum deposition, ion plating and plasma deposition. 청구항 18에 있어서,
상기 박리층은 실리콘계 화합물, 아졸계 화합물, 또는 이들의 혼합물을 포함하는 용액을 침지법, 샤워링법 및 분무법 중 어느 하나로 선택된 공정으로부터 형성된 인쇄회로기판의 제조방법.19. The method of claim 18,
Wherein the release layer is formed from a process selected from the group consisting of a dipping method, a showering method, and a spraying method, wherein a solution containing a silicone compound, an azole compound, or a mixture thereof is formed. 청구항 18에 있어서,
상기 동박층의 두께는 0.1 내지 5㎛인 인쇄회로기판의 제조방법.19. The method of claim 18,
Wherein the thickness of the copper foil layer is 0.1 to 5 占 퐉. 청구항 18에 있어서,
상기 표면처리층 및 절연층의 박리강도는 0.6㎏f/㎝ 이상인 인쇄회로기판의 제조방법.19. The method of claim 18,
Wherein the peel strength of the surface treatment layer and the insulating layer is 0.6 kgf / cm or more.
KR20140055802A 2013-10-10 2014-05-09 Surface-treated copper foil, copper clad laminate comprising the same, printed curcuit board using the same and manufactured method thereof KR20150042124A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014189521A JP2015076610A (en) 2013-10-10 2014-09-18 Surface-treated copper foil and copper-clad laminate plate including the same, printed circuit board using the same, and method for manufacturing the same
US14/491,888 US20150101848A1 (en) 2013-10-10 2014-09-19 Surface-treated copper foil and copper-clad laminate plate including the same, printed curcuit board using the same, and method for manufacturing the same
TW103133121A TW201519711A (en) 2013-10-10 2014-09-25 Surface-treated copper foil and copper-clad laminate plate including the same, printed curcuit board using the same, and method for manufacturing the same
DE201410114395 DE102014114395A1 (en) 2013-10-10 2014-10-02 SURFACE-TREATED COPPER FOIL AND THE SAME FITTING COPPER-COATED LAMINATE PLATE, THE SAME USE OF THE CONDUCTOR PLATE AND METHOD OF MANUFACTURING THE SAME
CN201410531637.3A CN104582312A (en) 2013-10-10 2014-10-10 Surface-treated copper foil, copper clad laminate comprising the same, printed circuit board using the same and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130120775 2013-10-10
KR20130120775 2013-10-10

Publications (1)

Publication Number Publication Date
KR20150042124A true KR20150042124A (en) 2015-04-20

Family

ID=53035357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140055802A KR20150042124A (en) 2013-10-10 2014-05-09 Surface-treated copper foil, copper clad laminate comprising the same, printed curcuit board using the same and manufactured method thereof

Country Status (3)

Country Link
KR (1) KR20150042124A (en)
CN (1) CN104582312A (en)
TW (1) TW201519711A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116129A (en) * 2015-04-28 2017-10-18 미쓰이금속광업주식회사 A surface-treated copper foil and a manufacturing method thereof, a copper-clad laminate for a printed wiring board,
KR20210056965A (en) * 2019-06-11 2021-05-20 주식회사 포엠비 Fluorine-based substrate with a low dielectric constant
KR102323921B1 (en) * 2021-06-09 2021-11-08 에스케이넥실리스 주식회사 Apparatus for Manufacturing Copper Foil

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204430B2 (en) * 2015-09-24 2017-09-27 Ｊｘ金属株式会社 Metal foil, metal foil with release layer, laminate, printed wiring board, semiconductor package, electronic device and method for manufacturing printed wiring board
CN110571159A (en) * 2019-08-01 2019-12-13 广东芯华微电子技术有限公司 instant self-compensation method for improving large-scale chipset positioning accuracy

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116129A (en) * 2015-04-28 2017-10-18 미쓰이금속광업주식회사 A surface-treated copper foil and a manufacturing method thereof, a copper-clad laminate for a printed wiring board,
US10763002B2 (en) 2015-04-28 2020-09-01 Mitsui Mining & Smelting Co., Ltd. Surface-treated copper foil, manufacturing method therefor, printed circuit board copper-clad laminate, and printed circuit board
KR20210056965A (en) * 2019-06-11 2021-05-20 주식회사 포엠비 Fluorine-based substrate with a low dielectric constant
KR102323921B1 (en) * 2021-06-09 2021-11-08 에스케이넥실리스 주식회사 Apparatus for Manufacturing Copper Foil

Also Published As

Publication number Publication date
TW201519711A (en) 2015-05-16
CN104582312A (en) 2015-04-29

Similar Documents

Publication Publication Date Title
KR20150042124A (en) Surface-treated copper foil, copper clad laminate comprising the same, printed curcuit board using the same and manufactured method thereof
JP3570802B2 (en) Copper thin film substrate and printed wiring board
JPH11505184A (en) Printed wiring board having polyimide benzoxazole dielectric layer and its manufacture
US8141244B2 (en) Insulating material and printed circuit board having the same
US7507434B2 (en) Method and apparatus for laminating a flexible printed circuit board
KR20160103519A (en) Circuit board and method for manufacturing the same
KR20070120767A (en) Printed circuit board and fabricating method of the same
US20130033671A1 (en) Liquid crystal polymer (lcp) surface layer adhesion enhancement
KR102112127B1 (en) Manufacturing method of copper foil with carrier, copper foil with resin, and printed wiring board
US11576267B2 (en) Ultra-thin copper foil, ultra-thin copper foil with carrier, and method for manufacturing printed wiring board
JP6069749B2 (en) Copper foil with release film
KR101203308B1 (en) A two layer film, a method of manufacturing a two layer film, and a method of manufacturing a printed circuit board
WO2016043058A1 (en) Surface-treated copper foil, method for producing same, copper-clad laminate for printed wiring board, and printed wiring board
JP2015076610A (en) Surface-treated copper foil and copper-clad laminate plate including the same, printed circuit board using the same, and method for manufacturing the same
CN110634792B (en) Manufacturing method of electrical interconnection substrate
JP2007049116A (en) Multilayer wiring board and manufacturing method thereof
US20100140100A1 (en) Manufacturing method of printed circuit board
JP2007266615A (en) Polyimide film for insulating inside of semiconductor package and laminated substrate
KR100663263B1 (en) Mold-release treating mothod of impring mold and wiring substrate produced therefrom
US6979497B2 (en) Electro-conductive metal plated polyimide substrate
KR20210106811A (en) Method manufacturing structure for flexible printed circuit board and device thereof
JP6671050B2 (en) Copper foil with release film
JP4571436B2 (en) Wiring board manufacturing method
JPH03225995A (en) Wiring board
US9320142B2 (en) Electrode structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application