KR20150042043A - 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법 - Google Patents

반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR20150042043A
KR20150042043A KR20130120772A KR20130120772A KR20150042043A KR 20150042043 A KR20150042043 A KR 20150042043A KR 20130120772 A KR20130120772 A KR 20130120772A KR 20130120772 A KR20130120772 A KR 20130120772A KR 20150042043 A KR20150042043 A KR 20150042043A
Authority
KR
South Korea
Prior art keywords
substrate
frame
semiconductor package
stiffener
frame stiffener
Prior art date
Application number
KR20130120772A
Other languages
English (en)
Inventor
김상훈
김혜진
권칠우
조석현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130120772A priority Critical patent/KR20150042043A/ko
Priority to JP2014151578A priority patent/JP2015076604A/ja
Publication of KR20150042043A publication Critical patent/KR20150042043A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

본 발명은 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법에 관한 것이다.
본 발명의 일 실시예에 따른 반도체 패키지용 프레임 보강재는 판상의 사각틀 형태로 기판에 부착되는 몸체부, 몸체부 내부에 형성되며 기판 내 유닛(Unit)기판이 노출되도록 형성된 사각홀 형상의 다수의 보강부 및 다수의 보강부 사이의 틀을 포함하며, 틀이 소잉공정시 절삭되는 폭 보다 좁게 형성된다.

Description

반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법{Frame Stiffener For Semiconductor Package And Method For Manufacturing The Same}
본 발명은 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법에 관한 것이다.
최근 스마트폰과 같은 모바일 기기가 급속도로 소형경량화, 고성능화됨에 따라 박판화와 고직접화가 이루어지고 있다.
이에 따라, 기판의 두께가 감소하면서 기판의 비대칭성에 의한 휨 불량이 심화되고 있으며, 전자소자 실장에 어려움과 접합불량의 원인이 되고 있다.
기판의 휨은 기판의 상온상태, 전자소자와 솔더(solder)가 접합하는 고온 리플로우(Reflow) 시의 상태가 중요한데, 이때, 기판이 온도에 따라 휨 변형으로 기판의 형태가 변동됨으로써 제작공정의 어려움이 있다.
휴대전화용 반도체 패키지 기판은 일반적으로 스트립(Strip) 단위의 기판으로 전자소자를 실장 하는데, 스트립에는 수십 개 정도의 개별 제품 유닛(Unit) 기판으로 구성된다. 기판의 전자소자는 와이어 본딩(Wire bonding) 또는 플립칩(Flip chip) 형태로 실장되고, 언더필(Underfill)과 몰딩(Molding) 공정 등을 거친 후 소잉(sawing) 공정을 통해 완성된다.
반도체 패키지에서 유연성 또는 얇은 기판의 휨 변형 방지를 위해 제조공정 중에 보강재가 필요하다.
미국 공개특허 2007-0257345호 공보
본 발명의 일 측면에 따르면, 기판의 휨 변형에 대한 고강성, 고내구성 및 고내열성을 갖는 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법을 제공하는 데 있다.
또한, 반도체 패키지 모듈의 정합이 개선될 수 있는 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법을 제공하는 데 있다.
또한, 소잉공정을 통해 프레임 보강재가 모두 제거되어 반도체 패키지에 별도의 부재가 남지 않아 공정이 간소화되고, 효율성을 갖는 반도체 패키지의 제조 방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 반도체 패키지용 프레임 보강재는 판상의 사각틀 형태로 기판에 부착되는 몸체부, 상기 몸체부 내부에 형성되며 기판 내 유닛(Unit)기판이 노출되도록 형성된 사각홀 형상의 다수의 보강부 및 상기 다수의 보강부 사이의 틀을 포함하며, 상기 틀이 소잉공정시 절삭되는 폭 보다 좁게 형성된다.
여기서, 상기 몸체부는 상기 기판의 크기와 대응될 수 있다.
또한, 상기 프레임 보강재는 상기 기판의 더미부에 접합 될 수 있다.
또한, 상기 기판의 일면 또는 양면에 접합 될 수 있다.
또한, 상기 프레임 보강재는 상기 기판의 인식마크가 노출되도록 형성된 개구부를 더 포함할 수 있다.
또한, 상기 개구부는 상기 기판에 형성된 인식마크보다 더 크게 형성될 수 있다.
또한, 상기 프레임 보강재는 상기 기판보다 강성이 높은 재료일 수 있다.
본 발명의 일 실시 예에 따른 반도체 패키지용 프레임 보강재를 이용한 반도체 패키지의 제조방법은 다수의 회로패턴이 형성되며, 유닛(Unit)기판을 포함하는 기판을 준비하는 단계, 상기 유닛기판이 노출되도록 상기 기판에 부착되는 프레임 보강재를 준비하는 단계, 상기 기판에 상기 프레임 보강재를 접합하는 단계 및 상기 기판을 소잉공정하여 상기 프레임 보강재를 제거하는 단계를 포함한다.
여기서, 상기 유닛기판은 기판 시트 및 전자소자를 포함할 수 있다.
또한, 상기 프레임 보강재는, 판상의 사각틀 형태로 기판에 부착되는 몸체부, 상기 몸체부 내부에 형성되며 기판 내 유닛(Unit)기판이 노출되도록 형성된 사각홀 형상의 다수의 보강부 및 상기 다수의 보강부 사이의 틀을 포함하며, 상기 틀이 소잉공정시 절삭되는 폭 보다 좁게 형성될 수 있다.
또한, 상기 몸체부는 상기 기판의 크기와 대응될 수 있다.
또한, 상기 접합하는 단계에서, 상기 프레임 보강재는 상기 기판의 더미부에 접합 될 수 있다.
또한, 상기 접합하는 단계에서, 상기 프레임 보강재가 상기 기판의 일면 또는 양면에 접합 될 수 있다.
또한, 상기 프레임 보강재는 상기 기판의 인식마크가 노출되도록 개구부를 더 형성할 수 있다.
또한, 상기 개구부는 상기 기판에 형성된 인식마크보다 더 크게 형성할 수 있다.
또한, 상기 프레임 보강재는 상기 기판보다 강성이 높은 재료일 수 있다.
또한, 상기 접합하는 단계에서, 상기 프레임 보강재를 한 개 이상을 쌓아 접합할 수 있다.
또한, 상기 접합하는 단계 이후에, 상기 유닛기판에 전자소자를 실장하는 단계를 더 포함할 수 있다.
또한, 상기 접합하는 단계 이후에, 상기 기판상에 몰딩부를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 제거하는 단계에서, 상기 기판의 더미부와 상기 프레임 보강재가 제거되며 상기 유닛기판을 포함하는 낱개의 반도체 패키지가 될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일 실시 예에 따른 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법은 얇거나 연성인 기판을 지지해 주는 고강성, 고 내열성 및 내구성이 우수한 프레임 보강재를 기판에 접합함으로써 고온의 제조과정에서 휨 불량을 개선하는 효과가 있다.
또한, 개구부를 갖는 프레임 보강재가 기판 하면에 붙어 기판의 인식마크를 노출시킴으로써 기판 부착 시 간섭을 최소화하며 정합에 우수한 효과가 있다.
또한, 프레임 보강재가 한층 이상 접합이 가능해 반도체 패키지 모듈의 높이 및 기판의 높이와 상응하게 높이를 조절하며, 기판과 유사한 물성을 가져 휨 변형 불량을 최소화하는 효과가 있다.
또한, 소잉공정을 통해 프레임 보강재가 모두 제거되어 반도체 패키지에 별도의 부재가 남지 않아 공정이 간소화되고, 공정 시간을 단축하는 효과가 있다.
도 1은 본 발명에 일 실시예에 따른 반도체 패키지용 프레임 보강재를 개략적으로 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 프레임 보강재와 기판과의 접합을 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지용 프레임 보강재와 기판과의 접합을 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지용 프레임 보강재와 기판을 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지용 프레임 보강재와 기판과의 접합을 개략적으로 나타낸 평면도이다.
도 6은 도 5의 A 부분을 확대한 사시도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지용 프레임 보강재와 기판과의 접합을 개략적으로 나타낸 평면도이다.
도 8은 도 7의 B 부분을 확대한 평면 사시도이다.
도 9은 도 7의 B부분을 확대한 단면 사시도이다.
도 10 내지 도13은 본 발명에 일 실시예에 따른 반도체 패키지용 프레임 보강재를 이용한 반도체 패키지의 제조공정을 순차적으로 나타낸 평면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
반도체 패키지용 프레임 보강재
일 실시예
도 1은 본 발명에 일 실시예에 따른 반도체 패키지용 프레임 보강재(200)를 개략적으로 나타낸 평면도이다.
도 1을 참조하면,
본 발명의 일 실시예에 따른 반도체 패키지용 프레임 보강재(200)는 판상의 사각틀 형태로 기판(100)에 부착되는 몸체부, 몸체부 내부에 형성되며 기판(100) 내 유닛(Unit)기판(101)이 노출되도록 형성된 사각홀 형상의 다수의 보강부(202) 및 다수의 보강부(202) 사이의 틀(203)을 포함하며, 틀(203)이 소잉공정시 절삭되는 폭 보다 좁게 형성된다.
여기서, 프레임 보강재(200)의 몸체부는 프레임 보강재(200)가 부착되는 기판(100)의 크기와 대응된다.
또한, 프레임 보강재(200)는 기판(100)의 더미부에 부착된다.
더미부는 기판(100)의 외측과 유닛기판(101)의 사이의 폭으로 이 부분은 소잉공정으로 프레임 보강재(200)와 함께 제거될 부분이다.
더미부와 프레임 보강재(200)가 함께 제거됨으로써, 실장 방법에 변동을 최소화하며 반도체 패키지 내에 별도의 부재가 남지 않아 제품 성능이 향상되고 공정이 간소화된다.
여기서, 프레임 보강재(200)는 기판(100)의 상면에 접합되며 기판(100) 내의 유닛기판(100)이 노출된다.
이때, 유닛기판(101)은 기판(100) 시트 및 전자소자를 포함한다.
전자소자는 솔더링, 언더필, 와이어본딩, 플립칩 본딩에 의해 유닛기판(100)에 접합 될 수 있다.
프레임 보강재(200)의 재료는 기판(100)보다 강성이 높다. 재료는, 예를 들어, 금속, 폴리머 복합재, 박형 금속층 접합재 등이 있을 수 있다. 그러나 재료가 한정되지 않으며, 강성이 우수하고 열적 특성이 좋은 재료를 사용해 휨 방지에 우수한 재료를 사용한다.
이때, 도 2 및 도 3을 참조하면,
기판(100)에 열 팽창계수가 다른 프레임 보강재(200)를 한 개 또는 그 이상을 쌓아 단일층 보다 열 특성 효과를 높인 실시 예들을 확인할 수 있다.
기판이 휘는 방향에 따라 다르게 적용하는 것으로, 이런 구조를 통해 휨 변형 방지 효과를 높일 수 있다.
여기서, 도 3을 참조하면,
두 개의 프레임 보강재(200)가 접합 되었을 때, 상면에 있는 프레임 보강재(200)가 밑에 있는 것보다 낮은 열팽창 계수를 가지며, 기판(100)과 유사한 물성으로 기판(100)과 대칭을 이루는 구성을 형성할 수 있다.
이런 구조를 통해서 열적 안전성을 높일 수 있다.
기판(100)과 프레임 보강재(200)를 접합할 때 주로 접합재(300)가 사용되어, 상기 접합재(300)는 기판과 프레임 보강재(200) 사이에 개재되어 접합하는 역할을 한다.
도 4 내지 도 6을 참조하면,
본 발명에 일 실시예에 따른 반도체 패키지용 프레임 보강재(200) 및 기판(100)과의 접합을 개략적으로 나타낸 평면도를 확인할 수 있다.
도 4를 참조하면,
프레임 보강재(200)가 기판(100)에 접합 되기 전 도면이다.
프레임 보강재(200)와 기판(100)의 크기가 대응되어 접합 되며, 기판(100)의 더미부와 프레임 보강재(200)가 일치한다.
도 5를 참조하면,
프레임 보강재(200)가 기판(100)에 접합된 도면으로 기판(100)의 더미부는 프레임 보강재(200)에 가려져 유닛기판(101)만 노출된다.
여기서, 도 6은 도 5의 A 부분의 확대도로 프레임 보강재(200)의 틀(203) 부분이 소잉공정으로 제거되는 부분이 개략적으로 도시되어 있다.
다른 실시예
도 7을 참조하면,
본 발명의 다른 실시예에 따른 반도체 패키지용 프레임 보강재(200)는 판상의 사각틀 형태로 기판(100)에 부착되는 몸체부(201), 몸체부(201) 내부에 형성되며 기판(100) 내 유닛기판(101)이 노출되도록 형성된 사각홀 형상의 다수의 보강부(202) 및 다수의 보강부(202) 사이의 틀(203)을 포함하며, 틀(203)이 소잉공정시 절삭되는 폭 보다 좁게 형성된다.
여기서, 프레임 보강재(200)의 몸체부(201)는 프레임 보강재(200)가 부착되는 기판(100)의 크기와 대응된다.
또한, 프레임 보강재(200)는 기판(100)의 더미부에 부착된다.
더미부는 기판(100)의 외측과 유닛기판(100)의 사이의 폭으로 이 부분은 소잉공정으로 프레임 보강재(200)와 함께 제거될 부분이다.
더미부와 프레임 보강재(200)가 함께 제거됨으로써, 실장 방법에 변동을 최소화하며 반도체 패키지 내에 별도의 부재가 남지 않아 제품 성능이 향상되고 공정이 간소화된다.
여기서, 프레임 보강재(200)는 기판(100)의 하면에 접합되며 기판(100) 내의 유닛기판(101)의 하면 및 인식마크(102)가 노출된다.
프레임 보강재의 개구부 형성은 기판의 상면 및/또는 하면의 접합에 관계 없이 선택적으로 필요에 의해 형성이 가능하다.
도 7 내지 도 9를 참조하면,
프레임 보강재(200)가 기판(100)의 하면에 접합 되었을 때 인식마크(102)가 노출된 도 7의 B부분을 확대한 사시도를 확인할 수 있다.
프레임 보강재(200)는 인식마크(102)가 노출되도록 다수의 개구부(204)를 포함한다.
도 8은 B 부분을 확대한 평면도이며, 도 9는 B 부분을 확대한 단면도로 본 도면과 같이 프래임 보강재(200)의 개구부(204)는 기판(100)의 인식마크(102)보다 더 크게 형성된다.
여기서, 기판(100)에 형성된 인식마크(102)는 소잉공정, 정합, 기판(100) 정보를 인식하는데 유리한 역할을 한다.
또한, 프레임 보강재의 개구부 형성은 하면뿐만 아니라 상면에 붙는 프레임 보강재에도 형성할 수 있다.
프레임 보강재(200)의 재료는 기판(100)보다 강성이 높다.
재료는, 예를 들어, 금속, 폴리머 복합재, 박형 금속층 접합재 등이 있을 수 있다. 그러나 재료가 한정되지 않으며, 강성이 우수하고 열적 특성이 좋은 재료를 사용해 휨방지에 우수한 재료를 사용한다.
반도체 패키지용 프레임 보강재를 이용한 반도체 패키지 제조방법
도 10 내지 도 13을 참조하면,
본 발명에 일 실시예에 따른 반도체 패키지용 프레임 보강재(200)를 이용한 반도체 패키지의 제조공정을 순차적으로 나타낸 평면도를 확인할 수 있다.
도 10을 참조하면,
우선 다수의 회로패턴이 형성되며, 유닛(Unit)기판(101)을 포함하는 기판(100)을 준비한다.
이때, 유닛기판(101)은 기판(100) 시트 및 전자소자를 포함한다.
전자소자는 솔더링, 언더필, 와이어본딩, 플립칩 본딩에 의해 유닛기판(101)에 접합 될 수 있다.
도 11을 참조하면,
상기 유닛기판(100)이 노출되도록 상기 기판(100)에 부착되는 프레임 보강재(200)를 준비한다.
여기서, 프레임 보강재(200)는 판상의 사각틀 형태로 기판(100)에 부착되는 몸체부(201), 상기 몸체부(201) 내부에 형성되며 기판(100) 내 유닛(Unit)기판(101)이 노출되도록 형성된 사각홀 형상의 다수의 보강부(202) 및 상기 다수의 보강부(202) 사이의 틀(203)을 포함하며, 상기 틀(203)이 소잉공정시 절삭되는 폭 보다 좁게 형성된다.
여기서, 프레임 보강재(200)의 몸체부(201)는 프레임 보강재(200)가 부착되는 기판(100)의 크기와 대응된다.
또한, 프레임 보강재(200)는 기판(100)의 더미부에 부착된다.
기판(100)의 더미부는 기판(100)의 외측과 유닛기판(100)의 사이의 폭으로 이 부분은 소잉공정으로 프레임 보강재(200)와 함께 제거될 부분이다.
더미부와 프레임 보강재(200)가 함께 제거됨으로써, 실장 방법에 변동을 최소화하며 반도체 패키지 내에 별도의 부재가 남지 않아 제품 성능이 향상되고 공정이 간소화된다.
기판(100)과 프레임 보강재(200)를 접합할 때 주로 접합재(300)가 사용되어, 상기 접합재(300)는 기판과 프레임 보강재(200) 사이에 개재되어 접합하는 역할을 한다.
여기서, 프레임 보강재(200)는 기판(100)의 상면에 접합될 경우, 기판(100) 내의 유닛기판(101)이 노출되며, 고온의 제조공정시 기판(100)의 휘어짐을 방지해주는 역할을 한다.
이때, 유닛기판(101)은 기판(100) 시트 및 전자소자를 포함한다.
전자소자는 솔더링, 언더필, 와이어본딩, 플립칩 본딩에 의해 유닛기판(100)에 접합될 수 있다.
여기서, 프레임 보강재(200)는 기판(100)의 하면에 접합 될 경우 다수의 개구부(204)를 형성한다.
기판(100) 내의 유닛기판(101)의 하면 및 인식마크(102)가 노출된다.
이때, 기판(100) 하면의 인식마크(102)는 소잉공정, 정합, 기판(100) 정보를 인식하는데 유리한 역할을 한다.
프레임 보강재(200)의 개구부(204)를 기판(100)의 인식마크(102)보다 더 크게 형성한다.
이때, 프레임 보강재의 개구부 형성은 기판의 상면 및/또는 하면의 접합에 관계없이 선택적으로 필요에 의해 형성이 가능하다.
프레임 보강재(200)의 재료는 기판(100)보다 강성이 높다. 재료는, 예를 들어, 금속, 폴리머 복합재, 박형 금속층 접합재 등이 있을 수 있다. 그러나 재료가 한정되지 않으며, 강성이 우수하고 열적 특성이 좋은 재료를 사용해 휨 변형 방지에 우수한 재료를 사용한다.
도 12를 참조하면,
유닛 기판(101)이 노출되도록 프레임 보강재(200)를 기판(100)에 접합한다.
이때 프레임 보강제는 기판(100)의 상면 또는 하면에 부착될 수 있다.
상면에 부착될 경우, 도 12와 같이 유닛기판(100)의 상면이 노출되며 그 외 기판(100) 상면부인 더미부는 프레임 보강재(200)에 덮인 평면도를 확인할 수 있다.
여기서, 프레임 보강재(200)를 접합한 뒤 유닛기판(100)에 전자소자를 실장 및 기판(100) 상면 전체를 몰딩부를 형성하는 단계(미도시)를 더 포함한다.
몰딩으로 인한 열 차단이 이루어지기 때문에, 방열 효과를 향상시킬 수 있다.
이때, 몰딩부재로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 13을 참조하면,
소잉 공정을 통해서 유닛기판(101)을 싱귤레이션(singulation)한다.
이때, 프레임 보강재(200)의 전체가 기판(100)의 더미부와 함께 제거되어 유닛기판(101)만 남는다.
프레임 보강재(200)의 틀(203)이 소잉 칼날보다 좁게 형성되어 소잉공정시 유닛기판(101) 내에 별도의 부재를 남기지 않아 제품 성능이 향상되고 공정이 간소화된다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 기판
101: 유닛기판
102: 인식마크
200: 프레임 보강재
201: 몸체부
202: 보강부
203: 틀
204: 개구부
300: 접합재

Claims (20)

  1. 판상의 사각틀 형태로 기판에 부착되는 몸체부;
    상기 몸체부 내부에 형성되며 상기 기판 내 유닛(Unit)기판이 노출되도록 형성된 사각홀 형상의 다수의 보강부; 및
    상기 다수의 보강부 사이의 틀;
    을 포함하며, 상기 틀이 소잉공정시 절삭되는 폭 보다 좁게 형성된 반도체 패키지용 프레임 보강재.
  2. 청구항 1에 있어서,
    상기 몸체부는 상기 기판의 크기와 대응되는 반도체 패키지용 프레임 보강재.
  3. 청구항 1에 있어서,
    상기 프레임 보강재는 상기 기판의 더미부에 접합되는 반도체 패키지용 프레임 보강재.
  4. 청구항 1에 있어서,
    상기 기판의 일면 또는 양면에 접합되는 반도체 패키지용 프레임 보강재.
  5. 청구항 1에 있어서,
    상기 프레임 보강재는 상기 기판의 인식마크가 노출되도록 형성된 개구부를 더 포함하는 반도체 패키지용 프레임 보강재.
  6. 청구항 5에 있어서,
    상기 개구부는 상기 기판에 형성된 인식마크보다 더 크게 형성된 반도체 패키지용 프레임 보강재.
  7. 청구항 1에 있어서,
    상기 프레임 보강재는 상기 기판보다 강성이 높은 재료인 반도체 패키지용 프레임 보강재.
  8. 다수의 회로패턴이 형성되며, 유닛(Unit)기판을 포함하는 기판을 준비하는 단계;
    상기 유닛기판이 노출되도록 상기 기판에 부착되는 프레임 보강재를 준비하는 단계;
    상기 기판에 상기 프레임 보강재를 접합하는 단계; 및
    상기 기판을 소잉공정하여 상기 프레임 보강재를 제거하는 단계;
    를 포함하는 반도체 패키지의 제조방법.
  9. 청구항 8에 있어서,
    상기 유닛기판은 기판 시트 및 전자소자를 포함하는 반도체 패키지의 제조방법.
  10. 청구항 8에 있어서,
    상기 프레임 보강재는, 판상의 사각틀 형태로 기판에 부착되는 몸체부, 상기 몸체부 내부에 형성되며 기판 내 유닛(Unit)기판이 노출되도록 형성된 사각홀 형상의 다수의 보강부 및 상기 다수의 보강부 사이의 틀을 포함하며, 상기 틀이 소잉공정시 절삭되는 폭 보다 좁게 형성된 반도체 패키지의 제조방법.
  11. 청구항 10에 있어서,
    상기 몸체부는 상기 기판의 크기와 대응되는 반도체 패키지의 제조방법.
  12. 청구항 8에 있어서,
    상기 접합하는 단계에서, 상기 프레임 보강재는 상기 기판의 더미부에 접합되는 반도체 패키지의 제조방법.
  13. 청구항 8에 있어서,
    상기 접합하는 단계에서, 상기 프레임 보강재가 상기 기판의 일면 또는 양면에 접합되는 반도체 패키지의 제조방법.
  14. 청구항 8에 있어서,
    상기 프레임 보강재는 상기 기판의 인식마크가 노출되도록 개구부를 더 형성하는 반도체 패키지의 제조방법.
  15. 청구항 14에 있어서,
    상기 개구부는 상기 기판에 형성된 인식마크보다 더 크게 형성하는 반도체 패키지의 제조방법.
  16. 청구항 8에 있어서,
    상기 프레임 보강재는 상기 기판보다 강성이 높은 재료인 반도체 패키지의 제조방법.
  17. 청구항 8에 있어서,
    상기 접합하는 단계에서, 상기 프레임 보강재를 한 개 이상을 쌓아 접합하는 반도체 패키지의 제조방법.
  18. 청구항 8에 있어서,
    상기 접합하는 단계 이후에, 상기 유닛기판에 전자소자를 실장하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  19. 청구항 8에 있어서,
    상기 접합하는 단계 이후에, 상기 기판상에 몰딩부를 형성하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  20. 청구항 8에 있어서,
    상기 제거하는 단계에서, 상기 기판의 더미부와 상기 프레임 보강재가 제거되며 상기 유닛기판을 포함하는 낱개의 반도체 패키지가 되는 반도체 패키지의 제조방법.
KR20130120772A 2013-10-10 2013-10-10 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법 KR20150042043A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130120772A KR20150042043A (ko) 2013-10-10 2013-10-10 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
JP2014151578A JP2015076604A (ja) 2013-10-10 2014-07-25 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130120772A KR20150042043A (ko) 2013-10-10 2013-10-10 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20150042043A true KR20150042043A (ko) 2015-04-20

Family

ID=53001200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130120772A KR20150042043A (ko) 2013-10-10 2013-10-10 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법

Country Status (2)

Country Link
JP (1) JP2015076604A (ko)
KR (1) KR20150042043A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148223A (ko) * 2015-06-16 2016-12-26 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US10847473B2 (en) 2017-10-24 2020-11-24 Samsung Electronics Co., Ltd. Printed circuit boards with anti-warping molding portions and related semiconductor packages and methods of fabricating
US11069654B2 (en) 2016-06-01 2021-07-20 Sony Corporation Metal frame, dummy wafer, semiconductor device, electronic device, and method of manufacturing semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102473662B1 (ko) * 2017-10-18 2022-12-02 삼성전자주식회사 반도체 소자의 제조 방법
JP6974724B2 (ja) 2018-03-08 2021-12-01 日亜化学工業株式会社 発光装置の製造方法
JP7121294B2 (ja) 2019-09-10 2022-08-18 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859318B2 (ja) * 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
JPH11354664A (ja) * 1998-06-03 1999-12-24 Sony Chem Corp 半導体装置
TW200743192A (en) * 2006-05-02 2007-11-16 Powertech Technology Inc Package structure to reduce warpage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148223A (ko) * 2015-06-16 2016-12-26 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US11069654B2 (en) 2016-06-01 2021-07-20 Sony Corporation Metal frame, dummy wafer, semiconductor device, electronic device, and method of manufacturing semiconductor device
US10847473B2 (en) 2017-10-24 2020-11-24 Samsung Electronics Co., Ltd. Printed circuit boards with anti-warping molding portions and related semiconductor packages and methods of fabricating

Also Published As

Publication number Publication date
JP2015076604A (ja) 2015-04-20

Similar Documents

Publication Publication Date Title
KR20150042043A (ko) 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
US8351217B2 (en) Wiring board
US8642896B2 (en) Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board
JP2012104790A (ja) 半導体装置
JP2009212315A (ja) 半導体装置及びその製造方法
US8945989B2 (en) Stiffened semiconductor die package
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
KR20150135412A (ko) 반도체 장치
US8269343B2 (en) Semiconductor device including a pressure-contact section
JP2007088160A (ja) 半導体デバイスの製造方法、半導体デバイス、及び電子機器
US7863730B2 (en) Array-molded package heat spreader and fabrication method therefor
JP2009147053A (ja) 半導体装置及びその製造方法
WO2014203739A1 (ja) 半導体装置及びその製造方法
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
US20200098670A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP2008091418A (ja) 半導体装置及びその製造方法
JP2007005727A (ja) 半導体装置および半導体装置の製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
US20070051664A1 (en) Stack type package module and method for manufacturing the same
JP2011040640A (ja) 半導体装置の製造方法
US20050070051A1 (en) Method of manufacturing a semiconductor device using a rigid substrate
US20190139875A1 (en) Flat no-lead package with surface mounted structure
US7220619B2 (en) Process of cutting electronic package
US20070108626A1 (en) Flip-chip integrated circuit packaging method
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application