JPH11354664A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11354664A JPH11354664A JP15508498A JP15508498A JPH11354664A JP H11354664 A JPH11354664 A JP H11354664A JP 15508498 A JP15508498 A JP 15508498A JP 15508498 A JP15508498 A JP 15508498A JP H11354664 A JPH11354664 A JP H11354664A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- chip
- semiconductor device
- reinforcing member
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 インターポーザーをICチップの周縁からは
み出させ、そのはみ出した部分の裏面にハンダバンプを
設けた場合であっても、インダーポーザーのはみ出し部
の反り返りを、インジェクションモールド法により樹脂
封止することなく、低コストで防止する。 【解決手段】 インターポーザー1の表面に、それより
も表面積の小さいICチップ2を搭載し、インターポー
ザー1の裏面にマザーボード実装用の複数の金属バンプ
3を形成する。そしてICチップ2の周縁からはみ出し
たインターポーザー1aの表面に、インターポーザー1
の変形を防止するための補強部材4設ける。
み出させ、そのはみ出した部分の裏面にハンダバンプを
設けた場合であっても、インダーポーザーのはみ出し部
の反り返りを、インジェクションモールド法により樹脂
封止することなく、低コストで防止する。 【解決手段】 インターポーザー1の表面に、それより
も表面積の小さいICチップ2を搭載し、インターポー
ザー1の裏面にマザーボード実装用の複数の金属バンプ
3を形成する。そしてICチップ2の周縁からはみ出し
たインターポーザー1aの表面に、インターポーザー1
の変形を防止するための補強部材4設ける。
Description
【0001】
【発明の属する技術分野】本発明は、ICチップがチッ
プサイズでパッケージングされた半導体装置に関する。
プサイズでパッケージングされた半導体装置に関する。
【0002】
【従来の技術】半導体装置の実装面積を縮小するため
に、ICチップをそのほぼ同じ大きさでパッケージング
した様々のタイプのチップサイズパッケージ(CSP)
が広く用いられるようになっている。
に、ICチップをそのほぼ同じ大きさでパッケージング
した様々のタイプのチップサイズパッケージ(CSP)
が広く用いられるようになっている。
【0003】CSPには様々なタイプのものがあるが
(NIKKEI MICRODEVICES,50(1
998)参照)、ICチップを搭載する基板としてポリ
イミドフィルム等の柔軟な有機基板(インターポーザ
ー)を使用したものが、薄型化、軽量化の点から汎用さ
れている。
(NIKKEI MICRODEVICES,50(1
998)参照)、ICチップを搭載する基板としてポリ
イミドフィルム等の柔軟な有機基板(インターポーザ
ー)を使用したものが、薄型化、軽量化の点から汎用さ
れている。
【0004】このようなCSPは、例えば図5に示すよ
うに、裏面にハンダバンプ51が設けられたICチップ
52が、裏面にハンダバンプ53が設けられたインター
ポーザー54の表面に搭載された構造を有する。そし
て、ICチップ52とインターポーザー54とは、それ
らの間にアンダーフィル(封止樹脂)55を流し込み、
硬化させることにより接着されている。
うに、裏面にハンダバンプ51が設けられたICチップ
52が、裏面にハンダバンプ53が設けられたインター
ポーザー54の表面に搭載された構造を有する。そし
て、ICチップ52とインターポーザー54とは、それ
らの間にアンダーフィル(封止樹脂)55を流し込み、
硬化させることにより接着されている。
【0005】また、このようなCSPにおいては、ハン
ダバンプ53は、ICチップ52の外縁の外側にはみ出
さないようにインターポーザー54の裏面に設けられて
いる。
ダバンプ53は、ICチップ52の外縁の外側にはみ出
さないようにインターポーザー54の裏面に設けられて
いる。
【0006】
【発明が解決しようとする課題】ところで、近年のCS
Pの高密度化に伴い、インターポーザーの裏面のハンダ
バンプの数が増大している。そのため隣接するハンダバ
ンプの間に所定の間隔を維持するために、インターポー
ザーをICチップの周縁からはみ出させ、そのはみ出し
た部分の裏面にハンダバンプを設ける場合がある。
Pの高密度化に伴い、インターポーザーの裏面のハンダ
バンプの数が増大している。そのため隣接するハンダバ
ンプの間に所定の間隔を維持するために、インターポー
ザーをICチップの周縁からはみ出させ、そのはみ出し
た部分の裏面にハンダバンプを設ける場合がある。
【0007】しかしながら、ポリイミドフィルム等の柔
軟な有機基板からなるインターポーザー54は、図6に
示すように、アンダーフィル55の硬化時の収縮によ
り、インターポーザー54のICチップ52の周縁から
はみ出た部分54aが反り返り、外側のバンプ53aが
所定の位置からずれるという問題がある。このため、C
SPのマザーボードへのリフロー法等による実装が事実
上できなくなる。
軟な有機基板からなるインターポーザー54は、図6に
示すように、アンダーフィル55の硬化時の収縮によ
り、インターポーザー54のICチップ52の周縁から
はみ出た部分54aが反り返り、外側のバンプ53aが
所定の位置からずれるという問題がある。このため、C
SPのマザーボードへのリフロー法等による実装が事実
上できなくなる。
【0008】また、このようなインターポーザーの反り
返りを防止するために、ICチップ全体をインターポー
ザー共々、インジェクションモールド法により樹脂封止
することも考えられるが、非常に高価な金型が必要にな
り、製造コストを低減させることの障害となる。
返りを防止するために、ICチップ全体をインターポー
ザー共々、インジェクションモールド法により樹脂封止
することも考えられるが、非常に高価な金型が必要にな
り、製造コストを低減させることの障害となる。
【0009】本発明は、以上のような従来の技術の課題
を解決しようとするものであり、インターポーザーをI
Cチップの周縁からはみ出させ、そのはみ出した部分の
裏面にハンダバンプを設けた場合であっても、インダー
ポーザーのはみ出し部の反り返りを、インジェクション
モールド法により樹脂封止することなく、低コストで防
止することを目的とする。
を解決しようとするものであり、インターポーザーをI
Cチップの周縁からはみ出させ、そのはみ出した部分の
裏面にハンダバンプを設けた場合であっても、インダー
ポーザーのはみ出し部の反り返りを、インジェクション
モールド法により樹脂封止することなく、低コストで防
止することを目的とする。
【0010】
【課題を解決するための手段】本発明者らは、ICチッ
プの周縁からはみ出したインターポーザーの表面に、イ
ンターポーザーの変形を防止するための補強部材を設け
ることにより、上述の目的を達成できることを見出し、
本発明を完成させるに至った。
プの周縁からはみ出したインターポーザーの表面に、イ
ンターポーザーの変形を防止するための補強部材を設け
ることにより、上述の目的を達成できることを見出し、
本発明を完成させるに至った。
【0011】即ち、本発明は、インターポーザーの表面
に、それよりも表面積の小さいICチップが搭載され、
該インターポーザーの裏面にマザーボード実装用の複数
の金属バンプが形成されている半導体装置において、I
Cチップの周縁からはみ出したインターポーザーの表面
に、インターポーザーの変形を防止するための補強部材
が設けられていることを特徴とする半導体装置を提供す
る。
に、それよりも表面積の小さいICチップが搭載され、
該インターポーザーの裏面にマザーボード実装用の複数
の金属バンプが形成されている半導体装置において、I
Cチップの周縁からはみ出したインターポーザーの表面
に、インターポーザーの変形を防止するための補強部材
が設けられていることを特徴とする半導体装置を提供す
る。
【0012】
【発明の実施の形態】以下、本発明の半導体装置の実施
態様を、図面を参照しながら詳細に説明する。
態様を、図面を参照しながら詳細に説明する。
【0013】本発明の半導体装置は、図1(同図(a)
平面図;同図(b)x−x断面図;同図(c)斜視図)
に示すように、インターポーザー1の表面に、それより
も表面積の小さいICチップ2が搭載され、インターポ
ーザー1の裏面にマザーボード(図示せず)実装用の複
数の金属バンプ3が形成されている構造を有する。ここ
で、ICチップ2の周縁全周に亘ってはみ出したインタ
ーポーザー1aの表面に、インターポーザー1の変形を
防止するための補強部材4を設ける。このため、インタ
ーポーザー1とICチップ2とを、それらの間に充填し
たアンダーフィル5を硬化させて接着した場合でも、イ
ンターポーザー1aの反り返り等の変形を防止すること
ができる。従って、本発明の半導体装置は、図1のよう
に、ICチップ2の周縁からはみ出たインターポーザー
1aの裏面にハンダボール等の金属バンプ3aを設けた
場合であっても、マザーボードに精度よく実装すること
ができる。
平面図;同図(b)x−x断面図;同図(c)斜視図)
に示すように、インターポーザー1の表面に、それより
も表面積の小さいICチップ2が搭載され、インターポ
ーザー1の裏面にマザーボード(図示せず)実装用の複
数の金属バンプ3が形成されている構造を有する。ここ
で、ICチップ2の周縁全周に亘ってはみ出したインタ
ーポーザー1aの表面に、インターポーザー1の変形を
防止するための補強部材4を設ける。このため、インタ
ーポーザー1とICチップ2とを、それらの間に充填し
たアンダーフィル5を硬化させて接着した場合でも、イ
ンターポーザー1aの反り返り等の変形を防止すること
ができる。従って、本発明の半導体装置は、図1のよう
に、ICチップ2の周縁からはみ出たインターポーザー
1aの裏面にハンダボール等の金属バンプ3aを設けた
場合であっても、マザーボードに精度よく実装すること
ができる。
【0014】なお、補強部材4は、高価な金型を必要と
するインジェクションモールド法を利用することなく、
ポリイミドフィルム等の加工性の良好な有機樹脂フィル
ムを適宜加工し、インターポーザー1に貼り付けること
により形成できるので、低コストでパッケージングが可
能となる。
するインジェクションモールド法を利用することなく、
ポリイミドフィルム等の加工性の良好な有機樹脂フィル
ムを適宜加工し、インターポーザー1に貼り付けること
により形成できるので、低コストでパッケージングが可
能となる。
【0015】図1の半導体装置は、ICチップ2の周縁
全周に亘ってインターポーザー1がはみ出し、そのはみ
出したインターポーザー1aの表面に環状の枠として補
強部材4が設けられた例であるが、図2に示すように、
ICチップ2の一辺だけにインターポーザー1がはみ出
している場合には、そのはみ出したインターポーザー1
aの表面上に例えばライン状の補強部材4を設けること
ができる。
全周に亘ってインターポーザー1がはみ出し、そのはみ
出したインターポーザー1aの表面に環状の枠として補
強部材4が設けられた例であるが、図2に示すように、
ICチップ2の一辺だけにインターポーザー1がはみ出
している場合には、そのはみ出したインターポーザー1
aの表面上に例えばライン状の補強部材4を設けること
ができる。
【0016】なお、図3に示すように、インターポーザ
ー1の変形を防止できることを前提に、ICチップ2を
囲む環状の枠である補強部材4の一部が不連続となって
いてもよい。不連続部4aの存在は、例えば半導体装置
の上下左右方向の確認に役立つ。
ー1の変形を防止できることを前提に、ICチップ2を
囲む環状の枠である補強部材4の一部が不連続となって
いてもよい。不連続部4aの存在は、例えば半導体装置
の上下左右方向の確認に役立つ。
【0017】また、ICチップ2とインターポーザー1
との電気的接合は、図1の場合、ICチップ2の裏面に
設けたハンダパンプなどの金属バンプ2aとインターポ
ーザー1の表面ランド1bとのバンプ接合により行って
いるが、ICチップ表面の端子とインターポーザーのラ
ンドとの間のワイヤボンディング接合(図示せず)によ
り、あるいはICチップの裏面に設けたランドとインタ
ーポーザーの表面ランドとの間の異方性導電接着フィル
ムによる異方性接着接合により行うことができる。特
に、ICチップとインターポーザーとの間のアライメン
ト精度が比較的厳密ではない異方性導電接着フィルムに
よる接合が好ましい。
との電気的接合は、図1の場合、ICチップ2の裏面に
設けたハンダパンプなどの金属バンプ2aとインターポ
ーザー1の表面ランド1bとのバンプ接合により行って
いるが、ICチップ表面の端子とインターポーザーのラ
ンドとの間のワイヤボンディング接合(図示せず)によ
り、あるいはICチップの裏面に設けたランドとインタ
ーポーザーの表面ランドとの間の異方性導電接着フィル
ムによる異方性接着接合により行うことができる。特
に、ICチップとインターポーザーとの間のアライメン
ト精度が比較的厳密ではない異方性導電接着フィルムに
よる接合が好ましい。
【0018】また、インターポーザーの表面ランドと裏
面の金属バンプとの導通も、スルーホール等の公知の手
法により接続可能である。
面の金属バンプとの導通も、スルーホール等の公知の手
法により接続可能である。
【0019】本発明の半導体装置においては、ICチッ
プの周縁からはみ出したインターポーザーの表面に、イ
ンターポーザーの変形を防止するための補強部材を設け
ること以外の他の発明の構成、例えば各構成要素の材
質、形状、大きさ等については、公知の半導体装置の対
応する構成要素と同様の構成を採用することができる。
プの周縁からはみ出したインターポーザーの表面に、イ
ンターポーザーの変形を防止するための補強部材を設け
ること以外の他の発明の構成、例えば各構成要素の材
質、形状、大きさ等については、公知の半導体装置の対
応する構成要素と同様の構成を採用することができる。
【0020】本発明の半導体装置は、例えば図4に示す
ように製造することができる。
ように製造することができる。
【0021】先ず、回路41aが形成されたインターポ
ーザー(例えばポリイミド基板)41(図4(a))
に、ICチップが搭載される部分に相当する開口部42
が設けられた厚さ50〜75μm程度のポリイミドフィ
ルム等からなる補強部材シート43(図4(b))を、
接着剤(例えば、SAFW40(東洋紡社製))44を
介してラミネート(ラミネート条件例 = 120℃,
0.5m/min)する(図4(c))。
ーザー(例えばポリイミド基板)41(図4(a))
に、ICチップが搭載される部分に相当する開口部42
が設けられた厚さ50〜75μm程度のポリイミドフィ
ルム等からなる補強部材シート43(図4(b))を、
接着剤(例えば、SAFW40(東洋紡社製))44を
介してラミネート(ラミネート条件例 = 120℃,
0.5m/min)する(図4(c))。
【0022】次に、接着剤のキュアリング(プレキュア
条件例 = 80℃,2時間: アフターキュア条件例
= 150℃、1時間)を行う。
条件例 = 80℃,2時間: アフターキュア条件例
= 150℃、1時間)を行う。
【0023】次に、異方性導電フィルム等を介してIC
チップ45を補強部材シート43の開口部42内のイン
ターポーザー41上に搭載する(図4(d))。
チップ45を補強部材シート43の開口部42内のイン
ターポーザー41上に搭載する(図4(d))。
【0024】次に、ICチップ45の周縁からはみ出し
たインターポーザー41の裏面に、ハンダボール等の金
属バンプ46を常法に従って形成する(図4(e))。
たインターポーザー41の裏面に、ハンダボール等の金
属バンプ46を常法に従って形成する(図4(e))。
【0025】最後に、個々の半導体装置に常法に従って
ダイシングして切り分ける。これにより、補強部材47
がICチップ45の周囲に環状に設けられた半導体装置
が製造できる(図4(f))。
ダイシングして切り分ける。これにより、補強部材47
がICチップ45の周囲に環状に設けられた半導体装置
が製造できる(図4(f))。
【0026】以上説明した本発明の半導体装置は、イン
ターポーザーをICチップの周縁からはみ出させ、その
はみ出した部分の裏面にハンダバンプを設けた場合であ
っても、インダーポーザーのはみ出し部の反り返りを、
インジェクションモールド法により樹脂封止することな
く、低コストで防止することができる。
ターポーザーをICチップの周縁からはみ出させ、その
はみ出した部分の裏面にハンダバンプを設けた場合であ
っても、インダーポーザーのはみ出し部の反り返りを、
インジェクションモールド法により樹脂封止することな
く、低コストで防止することができる。
【0027】
【発明の効果】本発明によれば、インターポーザーをI
Cチップの周縁からはみ出させ、そのはみ出した部分の
裏面にハンダバンプを設けた半導体装置であっても、イ
ンダーポーザーのはみ出し部の反り返りを、インジェク
ションモールド法により樹脂封止することなく、低コス
トで防止することができる。
Cチップの周縁からはみ出させ、そのはみ出した部分の
裏面にハンダバンプを設けた半導体装置であっても、イ
ンダーポーザーのはみ出し部の反り返りを、インジェク
ションモールド法により樹脂封止することなく、低コス
トで防止することができる。
【図1】本発明の半導体装置の上面図(同図(a))、
x−x断面図(同図(b))及び斜視図(同図(c))
である。
x−x断面図(同図(b))及び斜視図(同図(c))
である。
【図2】本発明の半導体装置の斜視図である。
【図3】本発明の半導体装置の斜視図である。
【図4】本発明の半導体装置の製造工程図である。
【図5】従来のチップサイズパッケージの断面図であ
る。
る。
【図6】従来のチップサイズパッケージの問題点の説明
図である。
図である。
【符号の説明】 1 インターポーザー、2 ICチップ、3 金属バン
プ、4 補強部材、5アンダーフィル
プ、4 補強部材、5アンダーフィル
フロントページの続き (72)発明者 堤 章 栃木県鹿沼市さつき町12−3 ソニーケミ カル株式会社内
Claims (8)
- 【請求項1】 インターポーザーの表面に、それよりも
表面積の小さいICチップが搭載され、該インターポー
ザーの裏面にマザーボード実装用の複数の金属バンプが
形成されている半導体装置において、ICチップの周縁
からはみ出したインターポーザーの表面に、インターポ
ーザーの変形を防止するための補強部材が設けられてい
ることを特徴とする半導体装置。 - 【請求項2】 インターポーザーとICチップとが、ア
ンダーフィルにより接着されている請求項1記載の半導
体装置。 - 【請求項3】 ICチップの周縁からはみ出したインタ
ーポーザーの裏面に、複数の金属バンプの少なくとも一
部の金属バンプが配設されている請求項1又は2記載の
半導体装置。 - 【請求項4】 ICチップの周縁全周に亘ってインター
ポーザーがはみ出している請求項1〜3のいずれかに記
載の半導体装置。 - 【請求項5】 補強部材が、ICチップを囲む環状の枠
である請求項1〜4のいずれかに記載の半導体装置。 - 【請求項6】 ICチップを囲む環状の枠である補強部
材の一部が不連続となっている請求項5記載の半導体装
置。 - 【請求項7】 金属バンプがハンダボールである請求項
1〜6のいずれかに記載の半導体装置。 - 【請求項8】 補強部材がポリイミドフィルムから形成
されたものである請求項1〜7のいずれかに記載の半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15508498A JPH11354664A (ja) | 1998-06-03 | 1998-06-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15508498A JPH11354664A (ja) | 1998-06-03 | 1998-06-03 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11354664A true JPH11354664A (ja) | 1999-12-24 |
Family
ID=15598314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15508498A Pending JPH11354664A (ja) | 1998-06-03 | 1998-06-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11354664A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573592B2 (en) * | 2001-08-21 | 2003-06-03 | Micron Technology, Inc. | Semiconductor die packages with standard ball grid array footprint and method for assembling the same |
JP2015076604A (ja) * | 2013-10-10 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 |
WO2017199473A1 (ja) * | 2016-05-20 | 2017-11-23 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
-
1998
- 1998-06-03 JP JP15508498A patent/JPH11354664A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573592B2 (en) * | 2001-08-21 | 2003-06-03 | Micron Technology, Inc. | Semiconductor die packages with standard ball grid array footprint and method for assembling the same |
US6939746B2 (en) | 2001-08-21 | 2005-09-06 | Micron Technology, Inc. | Method for assembling semiconductor die packages with standard ball grid array footprint |
US7279366B2 (en) | 2001-08-21 | 2007-10-09 | Micron Technology, Inc. | Method for assembling semiconductor die packages with standard ball grid array footprint |
US7791205B2 (en) | 2001-08-21 | 2010-09-07 | Micron Technology, Inc. | Interposers for semiconductor die packages with standard ball grill array footprint |
JP2015076604A (ja) * | 2013-10-10 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 |
WO2017199473A1 (ja) * | 2016-05-20 | 2017-11-23 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
KR20190010603A (ko) * | 2016-05-20 | 2019-01-30 | 오쿠치 마테리얼스 가부시키가이샤 | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 |
US10312187B2 (en) | 2016-05-20 | 2019-06-04 | Ohkuchi Materials Co., Ltd. | Multi-row wiring member for semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10741419B2 (en) | Low cost package warpage solution | |
US6724080B1 (en) | Heat sink with elevated heat spreader lid | |
KR100533673B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
US20070252285A1 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
US20040007771A1 (en) | Semiconductor package and method for fabricating the smae | |
US20020185661A1 (en) | Semiconductor device and process for producing the same | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
JP2000323603A (ja) | 半導体回路装置及びその製造方法 | |
US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
JP2004281818A (ja) | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 | |
JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
JP2003243605A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
JPH11214596A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JPH11354664A (ja) | 半導体装置 | |
US20140099755A1 (en) | Fabrication method of stacked package structure | |
TWI718801B (zh) | 電子封裝件之製法 | |
JP3703960B2 (ja) | 半導体装置 | |
KR100549299B1 (ko) | 반도체패키지 및 그 제조 방법 | |
JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
KR100648044B1 (ko) | 반도체 패키지의 제조 방법 | |
JP2000208663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2002270762A (ja) | 半導体装置 |