JPH11354664A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11354664A JPH11354664A JP15508498A JP15508498A JPH11354664A JP H11354664 A JPH11354664 A JP H11354664A JP 15508498 A JP15508498 A JP 15508498A JP 15508498 A JP15508498 A JP 15508498A JP H11354664 A JPH11354664 A JP H11354664A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- chip
- semiconductor device
- reinforcing member
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 インターポーザーをＩＣチップの周縁からは
み出させ、そのはみ出した部分の裏面にハンダバンプを
設けた場合であっても、インダーポーザーのはみ出し部
の反り返りを、インジェクションモールド法により樹脂
封止することなく、低コストで防止する。 【解決手段】 インターポーザー１の表面に、それより
も表面積の小さいＩＣチップ２を搭載し、インターポー
ザー１の裏面にマザーボード実装用の複数の金属バンプ
３を形成する。そしてＩＣチップ２の周縁からはみ出し
たインターポーザー１ａの表面に、インターポーザー１
の変形を防止するための補強部材４設ける。
み出させ、そのはみ出した部分の裏面にハンダバンプを
設けた場合であっても、インダーポーザーのはみ出し部
の反り返りを、インジェクションモールド法により樹脂
封止することなく、低コストで防止する。 【解決手段】 インターポーザー１の表面に、それより
も表面積の小さいＩＣチップ２を搭載し、インターポー
ザー１の裏面にマザーボード実装用の複数の金属バンプ
３を形成する。そしてＩＣチップ２の周縁からはみ出し
たインターポーザー１ａの表面に、インターポーザー１
の変形を防止するための補強部材４設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップがチッ
プサイズでパッケージングされた半導体装置に関する。
プサイズでパッケージングされた半導体装置に関する。
【０００２】
【従来の技術】半導体装置の実装面積を縮小するため
に、ＩＣチップをそのほぼ同じ大きさでパッケージング
した様々のタイプのチップサイズパッケージ（ＣＳＰ）
が広く用いられるようになっている。
に、ＩＣチップをそのほぼ同じ大きさでパッケージング
した様々のタイプのチップサイズパッケージ（ＣＳＰ）
が広く用いられるようになっている。
【０００３】ＣＳＰには様々なタイプのものがあるが
（ＮＩＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳ，５０（１
９９８）参照）、ＩＣチップを搭載する基板としてポリ
イミドフィルム等の柔軟な有機基板（インターポーザ
ー）を使用したものが、薄型化、軽量化の点から汎用さ
れている。
（ＮＩＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳ，５０（１
９９８）参照）、ＩＣチップを搭載する基板としてポリ
イミドフィルム等の柔軟な有機基板（インターポーザ
ー）を使用したものが、薄型化、軽量化の点から汎用さ
れている。
【０００４】このようなＣＳＰは、例えば図５に示すよ
うに、裏面にハンダバンプ５１が設けられたＩＣチップ
５２が、裏面にハンダバンプ５３が設けられたインター
ポーザー５４の表面に搭載された構造を有する。そし
て、ＩＣチップ５２とインターポーザー５４とは、それ
らの間にアンダーフィル（封止樹脂）５５を流し込み、
硬化させることにより接着されている。
うに、裏面にハンダバンプ５１が設けられたＩＣチップ
５２が、裏面にハンダバンプ５３が設けられたインター
ポーザー５４の表面に搭載された構造を有する。そし
て、ＩＣチップ５２とインターポーザー５４とは、それ
らの間にアンダーフィル（封止樹脂）５５を流し込み、
硬化させることにより接着されている。
【０００５】また、このようなＣＳＰにおいては、ハン
ダバンプ５３は、ＩＣチップ５２の外縁の外側にはみ出
さないようにインターポーザー５４の裏面に設けられて
いる。
ダバンプ５３は、ＩＣチップ５２の外縁の外側にはみ出
さないようにインターポーザー５４の裏面に設けられて
いる。
【０００６】
【発明が解決しようとする課題】ところで、近年のＣＳ
Ｐの高密度化に伴い、インターポーザーの裏面のハンダ
バンプの数が増大している。そのため隣接するハンダバ
ンプの間に所定の間隔を維持するために、インターポー
ザーをＩＣチップの周縁からはみ出させ、そのはみ出し
た部分の裏面にハンダバンプを設ける場合がある。
Ｐの高密度化に伴い、インターポーザーの裏面のハンダ
バンプの数が増大している。そのため隣接するハンダバ
ンプの間に所定の間隔を維持するために、インターポー
ザーをＩＣチップの周縁からはみ出させ、そのはみ出し
た部分の裏面にハンダバンプを設ける場合がある。
【０００７】しかしながら、ポリイミドフィルム等の柔
軟な有機基板からなるインターポーザー５４は、図６に
示すように、アンダーフィル５５の硬化時の収縮によ
り、インターポーザー５４のＩＣチップ５２の周縁から
はみ出た部分５４ａが反り返り、外側のバンプ５３ａが
所定の位置からずれるという問題がある。このため、Ｃ
ＳＰのマザーボードへのリフロー法等による実装が事実
上できなくなる。
軟な有機基板からなるインターポーザー５４は、図６に
示すように、アンダーフィル５５の硬化時の収縮によ
り、インターポーザー５４のＩＣチップ５２の周縁から
はみ出た部分５４ａが反り返り、外側のバンプ５３ａが
所定の位置からずれるという問題がある。このため、Ｃ
ＳＰのマザーボードへのリフロー法等による実装が事実
上できなくなる。
【０００８】また、このようなインターポーザーの反り
返りを防止するために、ＩＣチップ全体をインターポー
ザー共々、インジェクションモールド法により樹脂封止
することも考えられるが、非常に高価な金型が必要にな
り、製造コストを低減させることの障害となる。
返りを防止するために、ＩＣチップ全体をインターポー
ザー共々、インジェクションモールド法により樹脂封止
することも考えられるが、非常に高価な金型が必要にな
り、製造コストを低減させることの障害となる。
【０００９】本発明は、以上のような従来の技術の課題
を解決しようとするものであり、インターポーザーをＩ
Ｃチップの周縁からはみ出させ、そのはみ出した部分の
裏面にハンダバンプを設けた場合であっても、インダー
ポーザーのはみ出し部の反り返りを、インジェクション
モールド法により樹脂封止することなく、低コストで防
止することを目的とする。
を解決しようとするものであり、インターポーザーをＩ
Ｃチップの周縁からはみ出させ、そのはみ出した部分の
裏面にハンダバンプを設けた場合であっても、インダー
ポーザーのはみ出し部の反り返りを、インジェクション
モールド法により樹脂封止することなく、低コストで防
止することを目的とする。
【００１０】
【課題を解決するための手段】本発明者らは、ＩＣチッ
プの周縁からはみ出したインターポーザーの表面に、イ
ンターポーザーの変形を防止するための補強部材を設け
ることにより、上述の目的を達成できることを見出し、
本発明を完成させるに至った。
プの周縁からはみ出したインターポーザーの表面に、イ
ンターポーザーの変形を防止するための補強部材を設け
ることにより、上述の目的を達成できることを見出し、
本発明を完成させるに至った。
【００１１】即ち、本発明は、インターポーザーの表面
に、それよりも表面積の小さいＩＣチップが搭載され、
該インターポーザーの裏面にマザーボード実装用の複数
の金属バンプが形成されている半導体装置において、Ｉ
Ｃチップの周縁からはみ出したインターポーザーの表面
に、インターポーザーの変形を防止するための補強部材
が設けられていることを特徴とする半導体装置を提供す
る。
に、それよりも表面積の小さいＩＣチップが搭載され、
該インターポーザーの裏面にマザーボード実装用の複数
の金属バンプが形成されている半導体装置において、Ｉ
Ｃチップの周縁からはみ出したインターポーザーの表面
に、インターポーザーの変形を防止するための補強部材
が設けられていることを特徴とする半導体装置を提供す
る。
【００１２】
【発明の実施の形態】以下、本発明の半導体装置の実施
態様を、図面を参照しながら詳細に説明する。
態様を、図面を参照しながら詳細に説明する。
【００１３】本発明の半導体装置は、図１（同図（ａ）
平面図；同図（ｂ）ｘ−ｘ断面図；同図（ｃ）斜視図）
に示すように、インターポーザー１の表面に、それより
も表面積の小さいＩＣチップ２が搭載され、インターポ
ーザー１の裏面にマザーボード（図示せず）実装用の複
数の金属バンプ３が形成されている構造を有する。ここ
で、ＩＣチップ２の周縁全周に亘ってはみ出したインタ
ーポーザー１ａの表面に、インターポーザー１の変形を
防止するための補強部材４を設ける。このため、インタ
ーポーザー１とＩＣチップ２とを、それらの間に充填し
たアンダーフィル５を硬化させて接着した場合でも、イ
ンターポーザー１ａの反り返り等の変形を防止すること
ができる。従って、本発明の半導体装置は、図１のよう
に、ＩＣチップ２の周縁からはみ出たインターポーザー
１ａの裏面にハンダボール等の金属バンプ３ａを設けた
場合であっても、マザーボードに精度よく実装すること
ができる。
平面図；同図（ｂ）ｘ−ｘ断面図；同図（ｃ）斜視図）
に示すように、インターポーザー１の表面に、それより
も表面積の小さいＩＣチップ２が搭載され、インターポ
ーザー１の裏面にマザーボード（図示せず）実装用の複
数の金属バンプ３が形成されている構造を有する。ここ
で、ＩＣチップ２の周縁全周に亘ってはみ出したインタ
ーポーザー１ａの表面に、インターポーザー１の変形を
防止するための補強部材４を設ける。このため、インタ
ーポーザー１とＩＣチップ２とを、それらの間に充填し
たアンダーフィル５を硬化させて接着した場合でも、イ
ンターポーザー１ａの反り返り等の変形を防止すること
ができる。従って、本発明の半導体装置は、図１のよう
に、ＩＣチップ２の周縁からはみ出たインターポーザー
１ａの裏面にハンダボール等の金属バンプ３ａを設けた
場合であっても、マザーボードに精度よく実装すること
ができる。
【００１４】なお、補強部材４は、高価な金型を必要と
するインジェクションモールド法を利用することなく、
ポリイミドフィルム等の加工性の良好な有機樹脂フィル
ムを適宜加工し、インターポーザー１に貼り付けること
により形成できるので、低コストでパッケージングが可
能となる。
するインジェクションモールド法を利用することなく、
ポリイミドフィルム等の加工性の良好な有機樹脂フィル
ムを適宜加工し、インターポーザー１に貼り付けること
により形成できるので、低コストでパッケージングが可
能となる。
【００１５】図１の半導体装置は、ＩＣチップ２の周縁
全周に亘ってインターポーザー１がはみ出し、そのはみ
出したインターポーザー１ａの表面に環状の枠として補
強部材４が設けられた例であるが、図２に示すように、
ＩＣチップ２の一辺だけにインターポーザー１がはみ出
している場合には、そのはみ出したインターポーザー１
ａの表面上に例えばライン状の補強部材４を設けること
ができる。
全周に亘ってインターポーザー１がはみ出し、そのはみ
出したインターポーザー１ａの表面に環状の枠として補
強部材４が設けられた例であるが、図２に示すように、
ＩＣチップ２の一辺だけにインターポーザー１がはみ出
している場合には、そのはみ出したインターポーザー１
ａの表面上に例えばライン状の補強部材４を設けること
ができる。
【００１６】なお、図３に示すように、インターポーザ
ー１の変形を防止できることを前提に、ＩＣチップ２を
囲む環状の枠である補強部材４の一部が不連続となって
いてもよい。不連続部４ａの存在は、例えば半導体装置
の上下左右方向の確認に役立つ。
ー１の変形を防止できることを前提に、ＩＣチップ２を
囲む環状の枠である補強部材４の一部が不連続となって
いてもよい。不連続部４ａの存在は、例えば半導体装置
の上下左右方向の確認に役立つ。
【００１７】また、ＩＣチップ２とインターポーザー１
との電気的接合は、図１の場合、ＩＣチップ２の裏面に
設けたハンダパンプなどの金属バンプ２ａとインターポ
ーザー１の表面ランド１ｂとのバンプ接合により行って
いるが、ＩＣチップ表面の端子とインターポーザーのラ
ンドとの間のワイヤボンディング接合（図示せず）によ
り、あるいはＩＣチップの裏面に設けたランドとインタ
ーポーザーの表面ランドとの間の異方性導電接着フィル
ムによる異方性接着接合により行うことができる。特
に、ＩＣチップとインターポーザーとの間のアライメン
ト精度が比較的厳密ではない異方性導電接着フィルムに
よる接合が好ましい。
との電気的接合は、図１の場合、ＩＣチップ２の裏面に
設けたハンダパンプなどの金属バンプ２ａとインターポ
ーザー１の表面ランド１ｂとのバンプ接合により行って
いるが、ＩＣチップ表面の端子とインターポーザーのラ
ンドとの間のワイヤボンディング接合（図示せず）によ
り、あるいはＩＣチップの裏面に設けたランドとインタ
ーポーザーの表面ランドとの間の異方性導電接着フィル
ムによる異方性接着接合により行うことができる。特
に、ＩＣチップとインターポーザーとの間のアライメン
ト精度が比較的厳密ではない異方性導電接着フィルムに
よる接合が好ましい。
【００１８】また、インターポーザーの表面ランドと裏
面の金属バンプとの導通も、スルーホール等の公知の手
法により接続可能である。
面の金属バンプとの導通も、スルーホール等の公知の手
法により接続可能である。
【００１９】本発明の半導体装置においては、ＩＣチッ
プの周縁からはみ出したインターポーザーの表面に、イ
ンターポーザーの変形を防止するための補強部材を設け
ること以外の他の発明の構成、例えば各構成要素の材
質、形状、大きさ等については、公知の半導体装置の対
応する構成要素と同様の構成を採用することができる。
プの周縁からはみ出したインターポーザーの表面に、イ
ンターポーザーの変形を防止するための補強部材を設け
ること以外の他の発明の構成、例えば各構成要素の材
質、形状、大きさ等については、公知の半導体装置の対
応する構成要素と同様の構成を採用することができる。
【００２０】本発明の半導体装置は、例えば図４に示す
ように製造することができる。
ように製造することができる。
【００２１】先ず、回路４１ａが形成されたインターポ
ーザー（例えばポリイミド基板）４１（図４（ａ））
に、ＩＣチップが搭載される部分に相当する開口部４２
が設けられた厚さ５０〜７５μｍ程度のポリイミドフィ
ルム等からなる補強部材シート４３（図４（ｂ））を、
接着剤（例えば、ＳＡＦＷ４０（東洋紡社製））４４を
介してラミネート（ラミネート条件例 ＝ １２０℃，
０．５ｍ／ｍｉｎ）する（図４（ｃ））。
ーザー（例えばポリイミド基板）４１（図４（ａ））
に、ＩＣチップが搭載される部分に相当する開口部４２
が設けられた厚さ５０〜７５μｍ程度のポリイミドフィ
ルム等からなる補強部材シート４３（図４（ｂ））を、
接着剤（例えば、ＳＡＦＷ４０（東洋紡社製））４４を
介してラミネート（ラミネート条件例 ＝ １２０℃，
０．５ｍ／ｍｉｎ）する（図４（ｃ））。
【００２２】次に、接着剤のキュアリング（プレキュア
条件例 ＝ ８０℃，２時間： アフターキュア条件例
＝ １５０℃、１時間）を行う。
条件例 ＝ ８０℃，２時間： アフターキュア条件例
＝ １５０℃、１時間）を行う。
【００２３】次に、異方性導電フィルム等を介してＩＣ
チップ４５を補強部材シート４３の開口部４２内のイン
ターポーザー４１上に搭載する（図４（ｄ））。
チップ４５を補強部材シート４３の開口部４２内のイン
ターポーザー４１上に搭載する（図４（ｄ））。
【００２４】次に、ＩＣチップ４５の周縁からはみ出し
たインターポーザー４１の裏面に、ハンダボール等の金
属バンプ４６を常法に従って形成する（図４（ｅ））。
たインターポーザー４１の裏面に、ハンダボール等の金
属バンプ４６を常法に従って形成する（図４（ｅ））。
【００２５】最後に、個々の半導体装置に常法に従って
ダイシングして切り分ける。これにより、補強部材４７
がＩＣチップ４５の周囲に環状に設けられた半導体装置
が製造できる（図４（ｆ））。
ダイシングして切り分ける。これにより、補強部材４７
がＩＣチップ４５の周囲に環状に設けられた半導体装置
が製造できる（図４（ｆ））。
【００２６】以上説明した本発明の半導体装置は、イン
ターポーザーをＩＣチップの周縁からはみ出させ、その
はみ出した部分の裏面にハンダバンプを設けた場合であ
っても、インダーポーザーのはみ出し部の反り返りを、
インジェクションモールド法により樹脂封止することな
く、低コストで防止することができる。
ターポーザーをＩＣチップの周縁からはみ出させ、その
はみ出した部分の裏面にハンダバンプを設けた場合であ
っても、インダーポーザーのはみ出し部の反り返りを、
インジェクションモールド法により樹脂封止することな
く、低コストで防止することができる。
【００２７】
【発明の効果】本発明によれば、インターポーザーをＩ
Ｃチップの周縁からはみ出させ、そのはみ出した部分の
裏面にハンダバンプを設けた半導体装置であっても、イ
ンダーポーザーのはみ出し部の反り返りを、インジェク
ションモールド法により樹脂封止することなく、低コス
トで防止することができる。
Ｃチップの周縁からはみ出させ、そのはみ出した部分の
裏面にハンダバンプを設けた半導体装置であっても、イ
ンダーポーザーのはみ出し部の反り返りを、インジェク
ションモールド法により樹脂封止することなく、低コス
トで防止することができる。
【図１】本発明の半導体装置の上面図（同図（ａ））、
ｘ−ｘ断面図（同図（ｂ））及び斜視図（同図（ｃ））
である。
ｘ−ｘ断面図（同図（ｂ））及び斜視図（同図（ｃ））
である。
【図２】本発明の半導体装置の斜視図である。
【図３】本発明の半導体装置の斜視図である。
【図４】本発明の半導体装置の製造工程図である。
【図５】従来のチップサイズパッケージの断面図であ
る。
る。
【図６】従来のチップサイズパッケージの問題点の説明
図である。
図である。
【符号の説明】 １ インターポーザー、２ ＩＣチップ、３ 金属バン
プ、４ 補強部材、５アンダーフィル
プ、４ 補強部材、５アンダーフィル
フロントページの続き (72)発明者 堤 章 栃木県鹿沼市さつき町12−３ ソニーケミ カル株式会社内
Claims (8)
- 【請求項１】 インターポーザーの表面に、それよりも
表面積の小さいＩＣチップが搭載され、該インターポー
ザーの裏面にマザーボード実装用の複数の金属バンプが
形成されている半導体装置において、ＩＣチップの周縁
からはみ出したインターポーザーの表面に、インターポ
ーザーの変形を防止するための補強部材が設けられてい
ることを特徴とする半導体装置。 - 【請求項２】 インターポーザーとＩＣチップとが、ア
ンダーフィルにより接着されている請求項１記載の半導
体装置。 - 【請求項３】 ＩＣチップの周縁からはみ出したインタ
ーポーザーの裏面に、複数の金属バンプの少なくとも一
部の金属バンプが配設されている請求項１又は２記載の
半導体装置。 - 【請求項４】 ＩＣチップの周縁全周に亘ってインター
ポーザーがはみ出している請求項１〜３のいずれかに記
載の半導体装置。 - 【請求項５】 補強部材が、ＩＣチップを囲む環状の枠
である請求項１〜４のいずれかに記載の半導体装置。 - 【請求項６】 ＩＣチップを囲む環状の枠である補強部
材の一部が不連続となっている請求項５記載の半導体装
置。 - 【請求項７】 金属バンプがハンダボールである請求項
１〜６のいずれかに記載の半導体装置。 - 【請求項８】 補強部材がポリイミドフィルムから形成
されたものである請求項１〜７のいずれかに記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15508498A JPH11354664A (ja) | 1998-06-03 | 1998-06-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15508498A JPH11354664A (ja) | 1998-06-03 | 1998-06-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354664A true JPH11354664A (ja) | 1999-12-24 |
Family
ID=15598314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15508498A Pending JPH11354664A (ja) | 1998-06-03 | 1998-06-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354664A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573592B2 (en) * | 2001-08-21 | 2003-06-03 | Micron Technology, Inc. | Semiconductor die packages with standard ball grid array footprint and method for assembling the same |
| JP2015076604A (ja) * | 2013-10-10 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 |
| WO2017199473A1 (ja) * | 2016-05-20 | 2017-11-23 | Ｓｈマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
-
1998
- 1998-06-03 JP JP15508498A patent/JPH11354664A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573592B2 (en) * | 2001-08-21 | 2003-06-03 | Micron Technology, Inc. | Semiconductor die packages with standard ball grid array footprint and method for assembling the same |
| US6939746B2 (en) | 2001-08-21 | 2005-09-06 | Micron Technology, Inc. | Method for assembling semiconductor die packages with standard ball grid array footprint |
| US7279366B2 (en) | 2001-08-21 | 2007-10-09 | Micron Technology, Inc. | Method for assembling semiconductor die packages with standard ball grid array footprint |
| US7791205B2 (en) | 2001-08-21 | 2010-09-07 | Micron Technology, Inc. | Interposers for semiconductor die packages with standard ball grill array footprint |
| JP2015076604A (ja) * | 2013-10-10 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 |
| WO2017199473A1 (ja) * | 2016-05-20 | 2017-11-23 | Ｓｈマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
| KR20190010603A (ko) * | 2016-05-20 | 2019-01-30 | 오쿠치 마테리얼스 가부시키가이샤 | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 |
| US10312187B2 (en) | 2016-05-20 | 2019-06-04 | Ohkuchi Materials Co., Ltd. | Multi-row wiring member for semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741419B2 (en) | Low cost package warpage solution | |
| US6724080B1 (en) | Heat sink with elevated heat spreader lid | |
| KR100533673B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| US20070252285A1 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
| US20040007771A1 (en) | Semiconductor package and method for fabricating the smae | |
| US20020185661A1 (en) | Semiconductor device and process for producing the same | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP2000323603A (ja) | 半導体回路装置及びその製造方法 | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| JP2004281818A (ja) | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JP2003243605A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| JPH11214596A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JPH11354664A (ja) | 半導体装置 | |
| US20140099755A1 (en) | Fabrication method of stacked package structure | |
| TWI718801B (zh) | 電子封裝件之製法 | |
| JP3703960B2 (ja) | 半導体装置 | |
| KR100549299B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100648044B1 (ko) | 반도체 패키지의 제조 방법 | |
| JP2000208663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002270762A (ja) | 半導体装置 |