KR20150031592A - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR20150031592A KR20150031592A KR20130110974A KR20130110974A KR20150031592A KR 20150031592 A KR20150031592 A KR 20150031592A KR 20130110974 A KR20130110974 A KR 20130110974A KR 20130110974 A KR20130110974 A KR 20130110974A KR 20150031592 A KR20150031592 A KR 20150031592A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- metal
- metal post
- present
- pattern portion
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 패키지에 관한 것으로, 소자가 실장된 하부 패키지; 상기 하부 패키지에 접속되며, 표면 상에 표면 처리층이 형성되는 금속 포스트; 소자가 실장되어 상기 금속 포스트에 접속되는 상부 패키지;를 포함하여 구성된다.
Description
본 발명의 실시예는 반도체 패키지에 관한 것이다.
반도체 기술의 발전과 함께 사용자의 요구에 따라 전자기기는 더욱 소형화/경량화하고 있으며, 이에 따라 동일 또는 이종의 반도체 칩들을 하나의 단위 패키지로 구현하는 멀티칩 패키징(Multi-Chip Packing) 기술이 사용되고 있다.
이러한 멀티칩 패키징 중 패키지 기판 위에 패키지 기판을 적층하는 스택(stack) 타입을 패키지 온 패키지(Package on Package: PoP)라고 하며, 일반적으로 프로세서 다이가 실장된 하부 패키지와 메모리 다이가 실장된 상부 패키지가 솔더볼 부착(Solder Ball Attach) 방식 등을 통해 상호 접속되는 패키지를 말한다.
종래의 패키지 온 패키지형 반도체 패키지는 솔더볼 인쇄 및 리플로우 공정을 통해 두 개의 패키지를 연결하거나, 먼저 하부 패키지를 몰딩한 후 몰딩 부위에 비아(Via)를 형성하고, 솔더볼을 비아 내 인쇄하여 메모리 다이가 실장된 상부 패키지를 리플로우 공정을 통해 연결하는 방식을 적용하고 있다.
종래 기술에 따른 패키지 온 패키지형 반도체 패키지는 고집적 및 고성능 구현을 위해 Die의 실장 개수를 늘리거나 수동소자를 탑재하기 위한 시도가 이루어 지고 있으며, 이를 구현하기 위해서는 패키지 간의 간격을 넓혀야 한다.
그러나, 종래 기술에 따른 반도체 패키지는 패키지 간의 간격을 넓히기 위하여 솔더 볼(solder ball)의 크기 또는 높이를 증가시키는 경우에는, 솔더 볼에 크랙(crack) 또는 붕괴가 발생하는 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 금속 포스트의 표면에 표면 처리층를 형성하여 상부 패키지와의 접합 신뢰성을 향상시키고, 상부 패키지의 적층 시에 안정적인 공정 수율을 확보함과 동시에 금속 포스트의 산화 방지가 이루어져 반도체 패키지의 신뢰성을 확보하고자 한다.
전술한 문제를 해결하기 위한 본 실시예에 따른 반도체 패키지는, 소자가 실장된 하부 패키지; 상기 하부 패키지에 접속되며, 표면 상에 표면 처리층이 형성되는 금속 포스트; 소자가 실장되어 상기 금속 포스트에 접속되는 상부 패키지;를 포함한다.
본 발명의 또 다른 일실시예에 따르면, 상기 표면 처리층은 상기 금속 포스트의 상단부에 형성될 수 있다.
본 발명의 또 다른 일실시예에 따르면, 상기 표면 처리층은 상기 금속 포스트의 상면 및 측면에 형성될 수 있다.
본 발명의 또 다른 일실시예에 따르면, 상기 표면 처리층은 금속 재료로 구성될 수 있다.
본 발명의 또 다른 일실시예에 따르면, 상기 금속 재료는 금(Au) 및 니켈(Ni) 중에서 적어도 어느 하나의 재료로 구성될 수 있다.
본 발명의 또 다른 일실시예에 따르면, 상기 하부 패키지는 기판; 상기 기판 상에 형성되는 제1 시드 패턴부;를 포함할 수 있다.
본 발명의 또 다른 일실시예에 따르면, 상기 금속 포스트는 상기 제1 시드 패턴부 상에 형성될 수 있다.
본 발명의 또 다른 일실시예에 따르면, 상기 제1 시드 패턴부를 덮으며, 상기 금속 포스트의 주변부에 형성되는 솔더 레지스트 패턴;을 더 포함할 수 있다.
본 발명의 또 다른 일실시예에 따르면, 상기 금속 포스트와 상기 상부 패키지를 접속하는 접합부;를 더 포함할 수 있다.
본 발명의 또 다른 일실시예에 따르면, 상기 금속 포스트는 구리(Cu) 재료로 구성될 수 있다.
본 발명의 실시예에 따르면 금속 포스트의 표면에 표면 처리층를 형성하여 상부 패키지와의 접합 신뢰성을 향상시킬 수 있으며, 상부 패키지의 적층 시에 안정적인 공정 수율을 확보함과 동시에 금속 포스트의 산화 방지가 이루어져 반도체 패키지의 신뢰성을 확보할 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지의 단면도이다.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도이다.
도 3은 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도이다.
도 4 내지 도 12는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면이다.
도 13 내지 도 21은 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면이다.
도 22는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 높이를 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도이다.
도 3은 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도이다.
도 4 내지 도 12는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면이다.
도 13 내지 도 21은 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면이다.
도 22는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 높이를 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지의 단면도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 패키지는 상부 패키지(400)가 하부 패키지(300) 상에 적층되어 이들이 서로 전기적으로 연결된 패키지 온 패키지(Package On Package: POP) 타입의 패키지로 구성될 수 있다.
반도체 패키지는 하부 패키지(300), 상부 패키지(400) 및 금속 포스트(510)를 포함하여 구성된다.
하부 패키지(300)는 하부 패키지 기판(310) 상에 적어도 하나의 하부 소자(370)가 실장되며, 상부 패키지(400)는 상부 패키지 기판(410) 상에 적어도 하나의 상부 소자(430)가 실장된다. 한편, 상기 소자(340)는 반도체로 구성될 수 있다.
이때, 상기 하부 패키지 기판(310)과 상부 패키지 기판(410) 중에서 적어도 어느 하나는 인쇄회로기판(PCB)으로 구성된다.
일례로서, 하부 패키지(300)는 하부 패키지 기판(310)과, 하부 패키지 기판 상에 실장된 하부 소자(370)를 포함할 수 있다. 하부 소자(370)가 복수개로 구성되는 경우에는 절연 물질층의 개재하에 적층될 수 있다.
하부 패키지 기판(310)의 하면에는 반도체 패키지를 외부 장치와 전기적으로 연결시키는 솔더볼 형태의 외부 단자(350)들이 구비될 수 있다.
유사하게, 상부 패키지(400)는 상부 패키지 기판(410)과, 그리고 상부 패키지 기판(410)의 상면 상에 실장된 상부 소자(430)를 포함할 수 있다. 상기 상부 소자(430)가 복수개로 구성되는 경우에는 절연성 물질막의 개재하에 적층될 수 있다.
상부 소자(430)와 상부 패키지 기판(410)은 복수개의 본딩 와이어(442)를 통해 서로 전기적으로 연결될 수 있다.
금속 포스트(510)는 상기와 같이 구성되는 하부 패키지(300)에 접속된다.
보다 상세하게 설명하면, 상기 하부 패키지(300)의 기판 상에 제1 시드 패턴부(530)가 구성되고, 상기 금속 포스트(510)는 상기 제1 시드 패턴부(530) 상에 형성될 수 있다. 이때, 상기 금속 포스트(510)는 구리(Cu) 재료로 구성될 수 있다.
상기 금속 포스트(510)는 표면 상에 표면 처리층(520)형성된다.
상기 표면 처리층(520)은 금속 재료를 이용한 도금층으로 형성될 수 있으며, 보다 상세하게는 표면 처리층(520)은 금(Au) 및 니켈(Ni) 중에서 적어도 어느 하나의 재료로 구성될 수 있다.
본 발명의 실시예에서와 같이 금속 포스트(510)의 표면에 표면 처리층(520)를 형성하면 상부 패키지(400)와의 접합 신뢰성을 향상시킬 수 있으며, 상부 패키지(400)의 적층 시에 안정적인 공정 수율을 확보함과 동시에 금속 포스트(510)의 산화 방지가 이루어져 반도체 패키지의 신뢰성을 확보할 수 있다.
상기와 같이 구성된 금속 포스트(510)는 상기 표면 처리층(520)을 통해 상부 패키지(400)의 접합부(501)와 접합되며, 이때 상기 접합부(501)는 솔더 볼로 구성될 수 있다.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도로서, 도 2의 실시예는 금속 포스트(510)의 상단부에 표면 처리층(520)이 형성되는 구조이다.
도 2를 참조하여 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 구성을 설명하기로 한다.
도 2에 도시된 바와 같이 기판(310) 상에 제1 시드 패턴부(530)가 구성되고, 제1 시드 패턴부(530) 상에는 금속 포스트(510)가 구성된다.
솔더 레지스트 패턴(540)은 상기 제1 시드 패턴부(530)의 일부를 덮도록 금속 포스트(510)의 주변부에 구성된다.
한편, 상기 금속 포스트(510)는 구리(Cu)재료로 구성될 수 있다.
상기와 같이 구성된 금속 포스트(510)의 상단부에는 표면 처리층(520)이 구성된다.
이때, 상기 금속 포스트(510)는 금속 재료로 구성될 수 있으며, 상기 표면 처리층(520)을 구성하는 금속 재료로는 금(Au) 및 니켈(Ni) 중에서 적어도 어느 하나의 재료가 사용될 수 있다.
도 3은 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도로서, 도 3의 실시예는 금속 포스트(510)의 상면 및 측면에 표면 처리층(520)이 형성되는 구조이다.
도 3을 참조하여 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 구성을 설명하기로 한다.
도 3에 도시된 바와 같이 기판(310) 상에 제1 시드 패턴부(530)가 구성되고, 제1 시드 패턴부(530) 상에는 금속 포스트(510)가 구성된다.
솔더 레지스트 패턴(540)은 상기 제1 시드 패턴부(530)의 일부를 덮도록 금속 포스트(510)의 주변부에 구성된다.
한편, 상기 금속 포스트(510)는 구리(Cu)재료로 구성될 수 있으며, 상기와 같이 구성된 금속 포스트(510)의 상면 및 측면에는 표면 처리층(520)이 구성된다.
이때, 상기 금속 포스트(510)는 금속 재료로 구성될 수 있으며, 상기 표면 처리층(520)을 구성하는 금속 재료로는 금(Au) 및 니켈(Ni) 중에서 적어도 어느 하나의 재료가 사용될 수 있다.
도 4 내지 도 12는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면으로서, 도 2의 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면이다.
도 4에 도시된 바와 같이, 기판(310) 상에 제1 시드 패턴부(530)를 형성하고, 상기 형성된 제1 시드 패턴부(530) 상에 솔더 레지스트층(541)을 형성한다.
이후에는 상기 제1 시드 패턴부(530) 상에 형성된 솔더 레지스트층(541)을 패터닝하여 도 5에 도시된 바와 같이 솔더 레지스트 패턴(540)을 형성한다.
상기와 같이 형성된 솔더 레지스트 패턴(540) 상에는 도 6에 도시된 바와 같이 제2 시드 패턴부(535)를 형성한다.
이후, 도 7에 도시된 바와 같이 제2 시드 패턴부(535) 상에 포토 레지스트(610)을 형성하고, 포토 레지스트층(610)을 라미네이트, 노광 및 현상하여 도 8에 도시된 바와 같이 포토 레지스트 패턴(611)을 형성한다.
한편, 상기 포토 레지스트층(610) 및 포토 레지스트 패턴(611)은 DFR(Dry Film PhotoResist)로 형성할 수 있다.
이후에는 상기 포토 레지스트 패턴(611) 사이의 제1 시드 패턴부(530)와 제2 시드 패턴부(535) 상에 금속 재료를 채워 넣어, 도 9에 도시된 바와 같이 금속 포스트(510)를 형성한다.
이때, 상기 금속 포스트(510)를 형성하는 금속 재료로는 구리(Cu)가 사용될 수 있다.
이후에는 도 10에 도시된 바와 같이 상기 금속 포스트(510) 상에 표면 처리층(520)을 형성한다.
이후, 상기 포토 레지스트 패턴(611)을 제거하여 도 11에서와 같이 제2 시드 패턴부(535)를 노출시키고, 상기 노출되는 제2 시드 패턴부(535)를 제거하여, 도 12에 도시된 바와 같이 금속 포스트를 완성한다.
도 13 내지 도 21은 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면으로서, 도 3의 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면이다.
도 13에 도시된 바와 같이, 기판(310) 상에 제1 시드 패턴부(530)를 형성하고, 상기 형성된 제1 시드 패턴부(530) 상에 솔더 레지스트층(541)을 형성하고, 상기 제1 시드 패턴부(530) 상에 형성된 솔더 레지스트층(541)을 패터닝하여 도 14에 도시된 바와 같이 솔더 레지스트 패턴(540)을 형성한다.
상기와 같이 형성된 솔더 레지스트 패턴(540) 상에는 도 15에 도시된 바와 같이 제2 시드 패턴부(535)를 형성하고, 도 16에 도시된 바와 같이 제2 시드 패턴부(535) 상에 포토 레지스트(610)을 형성하고, 포토 레지스트층(610)을 라미네이트, 노광 및 현상하여 도 17에 도시된 바와 같이 포토 레지스트 패턴(611)을 형성한다.
이때 상기 포토 레지스트층(610) 및 포토 레지스트 패턴(611)은 DFR(Dry Film PhotoResist)로 형성할 수 있다.
이후에는 상기 포토 레지스트 패턴(611) 사이의 제1 시드 패턴부(530)와 제2 시드 패턴부(535) 상에 금속 재료를 채워 넣어, 도 18에 도시된 바와 같이 금속 포스트(510)를 형성하며, 상기 금속 포스트(510)를 형성하는 금속 재료로는 구리(Cu)가 사용될 수 있다.
이후에는 포토 레지스트 패턴(611)을 제거하여 도 19에 도시된 바와 같이 제2 시드 패턴부(535)를 노출시키고, 상기 노출되는 제2 시드 패턴부(535)를 제거하여, 도 20에 도시된 바와 같이 금속 포스트(510)를 구성한다.
이후에는 상기 금속 포스트(510)의 상면 및 측면의 표면 상에 표면 처리층(520)을 형성하여 금속 포스트(510)를 형성한다.
한편, 상기 표면 처리층(520)을 구성하는 금속 재료로는 금(Au) 및 니켈(Ni) 중에서 적어도 어느 하나의 재료가 사용될 수 있다.
도 22는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 높이를 설명하기 위한 도면이다.
도 22에 도시된 바와 같이, 제1 시드 패턴부(530) 상에 형성되는 금속 포스트(510)와 표면 처리층(520)을 포함한 높이는, 솔더 레지스트 패턴(540)을 기준으로 하여 100 내지 150 ㎛의 높이(h)로 구성될 수 있다. 이때, 상기 표면 처리층(520)은 5 내지 10 ㎛의 두께(d)로 구성될 수 있다.
이와 같이 금속 포스트(510)와 표면 처리층(520)을 포함한 높이를 100 내지 150 ㎛의 높이(h)로 구성하는 경우에는, 상부 패키지와 하부 패키지 간의 간격을 확보하여 반도체 칩의 고밀도 적층이 가능하면서도, 상부 패키지를 안정적으로 적층할 수 있다.
본 발명의 실시예에서와 같이 금속 포스트(510)의 표면에 표면 처리층(520)를 형성함으로써, 상부 패키지와의 접합 신뢰성을 향상시키고, 상부 패키지의 적층 시에 안정적인 공정 수율을 확보함과 동시에 금속 포스트의 산화 방지가 이루어져 반도체 패키지의 신뢰성을 확보할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
300: 하부 패키지
310: 하부 패키지 기판
350: 외부 단자
370: 하부 소자
400: 상부 패키지
410: 상부 패키지 기판
430: 상부 소자
442: 본딩 와이어
501: 접합부
510: 금속 포스트
520: 표면 처리층
310: 하부 패키지 기판
350: 외부 단자
370: 하부 소자
400: 상부 패키지
410: 상부 패키지 기판
430: 상부 소자
442: 본딩 와이어
501: 접합부
510: 금속 포스트
520: 표면 처리층
Claims (10)
- 소자가 실장된 하부 패키지;
상기 하부 패키지에 접속되며, 표면 상에 표면 처리층이 형성되는 금속 포스트;
소자가 실장되어 상기 금속 포스트에 접속되는 상부 패키지;
를 포함하는 반도체 패키지. - 청구항 1에 있어서,
상기 표면 처리층은,
상기 금속 포스트의 상단부에 형성되는 반도체 패키지. - 청구항 1에 있어서,
상기 표면 처리층은,
상기 금속 포스트의 상면 및 측면에 형성되는 반도체 패키지. - 청구항 1에 있어서,
상기 표면 처리층은,
금속 재료로 구성되는 반도체 패키지. - 청구항 4에 있어서,
상기 금속 재료는,
금(Au) 및 니켈(Ni) 중에서 적어도 어느 하나의 재료인 반도체 패키지. - 청구항 1에 있어서,
상기 하부 패키지는,
기판;
상기 기판 상에 형성되는 제1 시드 패턴부;
를 포함하는 반도체 패키지. - 청구항 6에 있어서,
상기 금속 포스트는,
상기 제1 시드 패턴부 상에 형성되는 반도체 패키지. - 청구항 7에 있어서,
상기 제1 시드 패턴부를 덮으며, 상기 금속 포스트의 주변부에 형성되는 솔더 레지스트 패턴;
을 더 포함하는 반도체 패키지. - 청구항 1에 있어서,
상기 금속 포스트와 상기 상부 패키지를 접속하는 접합부;
를 더 포함하는 반도체 패키지. - 청구항 1에 있어서,
상기 금속 포스트는,
구리(Cu) 재료로 구성되는 반도체 패키지.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130110974A KR102109042B1 (ko) | 2013-09-16 | 2013-09-16 | 반도체 패키지 |
EP14184685.7A EP2849226B1 (en) | 2013-09-16 | 2014-09-12 | Semiconductor package |
TW103131554A TWI646639B (zh) | 2013-09-16 | 2014-09-12 | 半導體封裝 |
CN201410471924.XA CN104465580B (zh) | 2013-09-16 | 2014-09-16 | 半导体封装 |
US14/487,793 US9252112B2 (en) | 2013-09-16 | 2014-09-16 | Semiconductor package |
JP2014187826A JP6419500B2 (ja) | 2013-09-16 | 2014-09-16 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130110974A KR102109042B1 (ko) | 2013-09-16 | 2013-09-16 | 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150031592A true KR20150031592A (ko) | 2015-03-25 |
KR102109042B1 KR102109042B1 (ko) | 2020-05-12 |
Family
ID=53025070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130110974A KR102109042B1 (ko) | 2013-09-16 | 2013-09-16 | 반도체 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102109042B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021329A (ja) * | 2007-07-11 | 2009-01-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010186847A (ja) * | 2009-02-12 | 2010-08-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法、並びに電子装置 |
JP2012231130A (ja) * | 2011-04-25 | 2012-11-22 | Samsung Electro-Mechanics Co Ltd | パッケージ基板及びその製造方法 |
-
2013
- 2013-09-16 KR KR1020130110974A patent/KR102109042B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021329A (ja) * | 2007-07-11 | 2009-01-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010186847A (ja) * | 2009-02-12 | 2010-08-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法、並びに電子装置 |
JP2012231130A (ja) * | 2011-04-25 | 2012-11-22 | Samsung Electro-Mechanics Co Ltd | パッケージ基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR102109042B1 (ko) | 2020-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7687899B1 (en) | Dual laminate package structure with embedded elements | |
US8502370B2 (en) | Stack package structure and fabrication method thereof | |
JP6314070B2 (ja) | 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置 | |
KR20080007893A (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
US20140367850A1 (en) | Stacked package and method of fabricating the same | |
TWI471991B (zh) | 半導體封裝 | |
US9252112B2 (en) | Semiconductor package | |
KR20160093248A (ko) | 반도체 패키지 및 제조 방법 | |
KR101573281B1 (ko) | 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법 | |
US10079222B2 (en) | Package-on-package structure and manufacturing method thereof | |
KR20220045128A (ko) | 반도체 패키지 | |
JP2006202997A (ja) | 半導体装置およびその製造方法 | |
TWI435667B (zh) | 印刷電路板組件 | |
KR102472045B1 (ko) | 반도체 패키지 | |
KR102109042B1 (ko) | 반도체 패키지 | |
KR102029804B1 (ko) | 패키지 온 패키지형 반도체 패키지 및 그 제조 방법 | |
KR102093927B1 (ko) | 반도체 패키지 | |
KR102091619B1 (ko) | 반도체 패키지 | |
KR20110067510A (ko) | 패키지 기판 및 그의 제조방법 | |
KR102549402B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR20140076702A (ko) | 패키지 온 패키지형 반도체 패키지 및 그 제조방법 | |
KR20140077360A (ko) | 패키지 온 패키지형 반도체 패키지 및 그 제조 방법 | |
KR20140076089A (ko) | 반도체 기판 및 그 제조 방법, 그리고 반도체 패키지 | |
KR20140043570A (ko) | 적층형 반도체 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |