KR20150005880A - 핀 구조 및 이러한 핀 구조의 핀 연결 구조 - Google Patents
핀 구조 및 이러한 핀 구조의 핀 연결 구조 Download PDFInfo
- Publication number
- KR20150005880A KR20150005880A KR20140172115A KR20140172115A KR20150005880A KR 20150005880 A KR20150005880 A KR 20150005880A KR 20140172115 A KR20140172115 A KR 20140172115A KR 20140172115 A KR20140172115 A KR 20140172115A KR 20150005880 A KR20150005880 A KR 20150005880A
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- columns
- fin
- structures
- connection
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Combinations Of Printed Boards (AREA)
- Non-Insulated Conductors (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명 개시는 전도성 연결 구조에 대한 것이고, 보다 구체적으로는, 핀(pin) 구조 및 이러한 핀 구조의 핀 연결 구조에 대한 것이다. 핀 구조는 이방성 전도막의 적어도 한쪽상에 배치된다. 복수의 전도 입자는 이방성 전도막의 내부 위에 분배된다. 핀 구조는 간극이 있는(interspaced) 복수의 컬럼을 포함하고, 전도 입자는 컬럼의 주변에 배치된다. 본 발명 개시에 의해 제공되는 핀 구조 및 핀 연결 구조는 간극이 있는 복수의 컬럼을 포함하는 핀 구조를 이용한다. 이방성 전도막이 핀 구조를 적층시키기 위해 이용될 때, 좌우측 인접 핀 구조들 사이에 흐르는 전도 입자의 개수를 감소시키도록 인접 컬럼들 간의 공간(spacing)이 전도 입자를 포함할 수 있어서, 좌우측 인접 핀 구조의 단락의 발생을 감소시킬 수 있게 된다.
Description
본 발명 개시는 전도 연결 구조에 대한 것이다. 보다 구체적으로, 본 발명 개시는 핀 구조 및 이러한 핀 구조의 핀 연결 구조에 대한 것이다.
오늘날의 급하게 변화하는 정보 시대에서, 전자 제품은 인간의 생활 및 일에 밀접하게 되어 왔다. 전자 제품의 무게, 소형화, 정밀도 및 휴대성에 초점을 맞추어, 가요성 인쇄 회로 기판(flexible printed circuit; FPC), 집적회로(integrated circuit; IC), 액정 디스플레이(liquid crystal display; LCD), 및 터치 패널 등의 회로 또는 핀 연결부의 용접을 위해 고온 Pb-Sn을 활용할 수 없는 컴포넌트, 이방성 전도 물질과, 이러한 것들의 관련 핀 연결 방법이 전자 제품의 다양한 회로 연결 문제를 해결하기 위해 점차 탐구되어 왔다.
이방성 전도막(anisotropic conductive film; ACF)은 절연 접착 물질의 내부 위에 대량의 미세 전도 물질을 균등하게 분배시키고, 그런 다음, 가열 및 가압 공정을 통해 복수의 전도 입자가 압축되는 방향에서만 전도 효과를 발생시키고 비압축 방향에서는 어떠한 전도 효과도 발생시키지 않게 함으로써 형성된다.
도 1 및 도 2를 동시에 참조하면, 도 1은 종래의 핀 연결 구조의 입체적 도면이고, 도 2는 조립하기 전에 기존의 핀 연결 구조의 개략도이다. 도 1 및 도 2에 도시된 바와 같이, 핀 연결 구조(9)는 이방성 전도막(93), 제1 연결부(91)와, 제2 연결부(92)를 포함한다. 이방성 전도막(93)은 절연 접착 물질(932)과 복수의 전도 입자(931)를 포함하고, 이방성 전도막(93)은 제1 연결부(91)와 제2 연결부(92)사이에 배치된다. 복수의 제1 핀 구조(916)는 제1 연결부(91) 아래에 배치되고, 각각의 제1 핀 구조(916)는 제1 전도 와이어(911)를 통해 전기 신호를 전송한다. 복수의 제2 핀 구조(926)는 제2 연결부(92) 위에 배치되고, 각각의 제2 핀 구조(926)는 제2 전도 와이어(921)를 통해 전기 신호를 전송한다. 이방성 전도막(93)은 복수의 제1 핀 구조(916)과 복수의 제2 핀 구조(926) 사이에 배치된다.
도 3을 도 1 및 도 2와 동시에 참조하면, 도 3은 조립 후에 종래의 핀 연결 구조의 개략도이다. 도 3에 도시된 바와 같이, 이방성 전도막(93)은 제1 연결부(91)와 제2 연결부(92) 사이에 배열되고, 이러한 연결부들은 수직으로 클램핑되고(clamped), 가열되고 가압된다. 이방성 전도막(93)은 온도 및 압력에 의해 영향을 받을 때, 제1 핀 구조(916)를 대응하는 제2 핀 구조(926)에 연결시킨다. 핀 연결 구조(9)의 조립이 완료된 후에, 이방성 전도막(93)은 수직 방향으로 전도 효과를 가질 수 있으나, 수평 방향으로는 어떠한 전도 효과도 가질 수 없다. 이방성 전도막(93)은 서로 대응되는, 제1 핀 구조(916)와 제2 핀 구조(926) 사이에 전류를 전송할 수 있다. 그러므로, 서로 대응하는, 제1 전도 와이어(911)와 제2 전도 와이어(921)는 서로 인접한, 제1 핀 구조(916)와 제2 핀 구조(926)를 통해 서로 전도될 수 있다. 한편, 서로 수평으로 인접한 복수의 제1 핀 구조들(916)은 자신들 사이에 어떠한 전기 전도도 가지지 않을 것이고, 동일한 현상이 서로 수평으로 인접한 복수의 제2 핀 구조(926)에 대해 또한 적용가능할 것이다.
비록 이방성 전도막(93)이 일부 응용 이점을 가지지만, 이러한 막의 연결 전도 회로와 제1 핀 구조(916) 또는 제2 핀 구조(926) 사이의 거리가 비교적 작으로므로, 이방성 전도막(93)이 가열되고 가압되고 있을 때, 복수의 전도 입자(931)는 수평으로 인접한 제1 핀 구조들(916) 사이의 틈 안으로 압출될 수 있음에 따라, 수평으로 인접한 제1 핀 구조들(916) 사이에 단락이 발생하게 한다. 확실히, 유사한 문제점이 복수의 수평으로 인접한 제2 핀 구조들(926) 사이에서 또한 나타날 수 있다.
그러므로, 전술된 문제점을 극복하기 위한 방법이 당업자가 시도하고 있는 목표이다.
본 발명개시의 목적은 이방성 전도막이 적층하기 위해 이용될 때, 인접한 컬럼들 간의 공간이 전도 입자를 포함하게 되도록 간극이 있는(interspaced) 복수의 컬럼을 포함하는 핀 구조를 이용함으로써, 수평으로 인접한 핀 구조들 사이에 흐르는 전도 입자의 개수를 감소시키고, 수평으로 인접한 핀 구조의 단락의 발생을 또한 감소시키는 것이다.
위의 목적을 달성하도록, 본 발명 개시는 이방성 전도막의 한쪽상에 배치된 핀 구조를 제공한다. 복수의 전도 입자는 이방성 전도막의 내부 위에 분배되고, 핀 구조는 간극이 있는 복수의 컬럼들을 포함하고, 전도 입자는 컬럼들 주변에 있다.
상기 목적을 달성하도록, 본 발명 개시는 제1 연결부, 제2 연결부와, 이방성 전도막을 포함하는 핀 연결 구조를 또한 제공한다. 제1 연결부는 복수의 제1 핀 구조를 포함하고, 적어도 하나의 제1 핀 구조는 간극이 있는 복수의 제1 컬럼들을 포함한다. 제2 연결부는 복수의 제2 핀 구조를 포함하고, 각각의 제2 핀 구조는 제1 핀 구조의 복수의 제1 컬럼에 대응한다. 복수의 전도 입자는 이방성 전도막의 내부 위에 분배되고, 이방성 전도막은 대응하는 제1 핀 구조 및 제2 핀 구조를 연결 및 전도시키기 위해, 제1 핀 구조와 제2 핀 구조 사이에 배치된다.
따라서, 본 발명 개시는 핀 구조와, 이러한 핀 구조를 이용하는 핀 연결 구조를 설명한다. 핀 구조는 이방성 전도막이 적층시키기 위해 이용될 때, 인접 컬럼들 사이의 공간이 전도 입자를 포함하도록 간극이 있는 복수의 컬럼들을 포함함에 따라, 인접 핀 구조들 사이에 흐르는 전도 입자의 개수를 감소시키고, 복수의 인접 핀 구조의 단락의 발생을 또한 감소시킨다.
본 발명 개시의 특징과 기술적 양상을 더욱 이해하도록, 도면들을 동반하는 다수의 설명이 이하에서 자세히 설명된다. 하지만, 첨부된 도면들은 참조와 사양(specification)의 목적만을 위한 것이지, 본 발명 개시를 제한하기 위한 것이 아니다.
도 1은 종래의 핀 연결 구조의 입체도이다.
도 2는 조립하기 전에 종래의 핀 연결구조의 개략도이다.
도 3은 조립한 후에 종래의 핀 연결 구조의 개략도이다.
도 4는 본 발명 개시의 제1 실시예에 따라 핀 연결 구조의 입체도이다.
도 5는 본 발명 개시의 제1 실시예에 따라 조립하기 전에 핀 연결 구조의 개략도이다.
도 6은 본 발명 개시의 제1 실시예에 따라 조립한 후의 핀 연결 구조의 개략도이다.
도 7은 도 6의 부분 확대도이다.
도 8은 본 발명개시의 제2 실시예에 따라 핀 연결 구조의 부분 확대도이다.
도 9는 본 발명 개시의 제3 실시예에 따라 핀 연결 구조의 입체도이다.
도 10은 본 발명 개시의 제3 실시예에 따라 조립한 후의 핀 연결 구조의 개략도이다.
도 11은 도 10의 부분 확대도이다.
도 12는 본 발명개시의 제4 실시예에 따라 핀 연결 구조의 부분 확대도이다.
도 2는 조립하기 전에 종래의 핀 연결구조의 개략도이다.
도 3은 조립한 후에 종래의 핀 연결 구조의 개략도이다.
도 4는 본 발명 개시의 제1 실시예에 따라 핀 연결 구조의 입체도이다.
도 5는 본 발명 개시의 제1 실시예에 따라 조립하기 전에 핀 연결 구조의 개략도이다.
도 6은 본 발명 개시의 제1 실시예에 따라 조립한 후의 핀 연결 구조의 개략도이다.
도 7은 도 6의 부분 확대도이다.
도 8은 본 발명개시의 제2 실시예에 따라 핀 연결 구조의 부분 확대도이다.
도 9는 본 발명 개시의 제3 실시예에 따라 핀 연결 구조의 입체도이다.
도 10은 본 발명 개시의 제3 실시예에 따라 조립한 후의 핀 연결 구조의 개략도이다.
도 11은 도 10의 부분 확대도이다.
도 12는 본 발명개시의 제4 실시예에 따라 핀 연결 구조의 부분 확대도이다.
제1 실시예
도 4는 본 발명 개시의 제1 실시예에 따라 핀 연결 구조의 입체도이다. 도 4에 도시된 바와 같이, 핀 연결 구조(1)는 이방성 전도막(ACF, 13), 제1 연결부(11)와, 제2 연결부(12)를 포함한다. 복수의 핀 구조는 핀 연결 구조(1)상에 배치되고, 적어도 하나의 핀 구조는 간극이 있는 복수의 컬럼들을 포함한다. 핀 구조는 제1 연결부(11) 및/또는 제2 연결부(12)상에 배치될 수 있다. 이하에서 더 쉽게 구별되고 식별되도록, 제1 연결부(11)상의 "핀 구조" 및 "컬럼"은 제1 핀 구조(116)와 제1 컬럼(117)으로서 명명된다. 유사하게, 제2 연결부(12)상의 "핀 구조" 및 "컬럼"은 제2 핀 구조(126)와 제2 컬럼(127)으로서 명명된다.
다른 말로 하면, 제1 연결부(11)상의 복수의 제1 핀 구조(116)는 이방성 전도막(13)의 한쪽상에 배치되며, 이방성 전도막(13)은 절연 접착 물질(132)과 복수의 전도 입자(131)를 포함한다. 전도 입자(131)는 이방성 전도막(13)의 절연 접착 물질(132)의 내부 위에 분배된다. 적어도 하나의 제1 핀 구조(116)는 간극이 있는 복수의 제1 컬럼들(117)을 포함한다. 일 실시예에서, 제1 핀 구조(116)는 이방성 전도막(13)을 통해 적층 및 전기 전도를 위해 다른 전도체에 연결될 수 있다.
도 5는 본 발명 개시의 제1 실시예에 따라 조립하기 전에 핀 연결 구조의 개략도이다. 상기 언급된 핀 구조는 핀 구조(1) 내에서 이용될 수 있다. 도 4 및 도 5에 도시된 바와 같이, 핀 연결 구조(1)의 제1 연결부(11)는 복수의 제1 핀 구조(116)를 포함한다. 또한, 적어도 하나의 제1 핀 구조(116)는 간극이 있는(interspaced) 복수의 제1 컬럼(117)을 포함하고, 핀 연결 구조(1)의 제2 연결부(12)는 복수의 제2 핀 구조(126)를 포함하고, 각각의 제2 핀 구조(126)는 제1 핀 구조(116)의 복수의 제1 컬럼(117)에 대응한다. 이방성 전도막(13)은 인접하는 제1 핀 구조(116)와 제2 핀 구조(126)를 연결 및 전도시키기 위해 제1 핀 구조(116)와 제2 핀 구조(126) 사이에 배열된다.
제1 연결부(11)는 제1 플레이트(115)와 복수의 제1 전도 와이어(111)를 더 포함한다. 제1 핀 구조(116)는 제1 플레이트(115)의 하부에 나란히 배치되고, 각각의 제1 핀 구조(116)는 제1 전도 와이어(111)를 통해 전기 신호를 전송한다. 제2 연결부(12)는 제2 플레이트(125)와 복수의 제2 전도 와이어(121)를 더 포함한다. 제2 핀 구조(126)는 제2 플레이트(125)의 하부에 나란히 배치되고, 제2 플레이트(125)의 상부는 제1 플레이트(115)의 하부에 대응되게 배치된다. 이방성 전도막(13)은 제1 플레이트(115)의 하부와 제2 플레이트(125)의 상부 사이에 배열된다. 각각의 제2 핀 구조(126)는 제2 전도 와이어(121)를 통해 전기 신호를 전송한다. 본 발명 개시의 일 실시예에서, 제1 연결부(11)는 터치 패널일 수 있고, 제2 연결부(12)는 제어기(미도시)에 연결된 가요성 인쇄회로 (flexible printed circuit; FPC)일 수 있다. 신호 전송은 핀 연결 구조(1)를 통해 터치 패널과 제어기 사이에서 수행될 수 있다.
또한, 도 5에 도시된 바와 같이, 제1 핀 구조(116)는 복수의 제1 컬럼(117)을 포함하고, 제1 컬럼(17)은 빗 모양(comb-like) 또는 톱니 형태로 인접하게 병치되지만, 이러한 형태에 제한되지는 않는다. 각각의 제2 핀 구조(126)는 제1 핀 구조(116)의 복수의 제1 컬럼(117)에 대응한다. 제1 컬럼(117)은 직사각형 또는 평행사변형 컬럼일 수 있지만, 이러한 형태에 제한되지는 않는다.
본 발명 개시의 실시예에서, 제1 연결부(11)의 복수의 제1 핀 구조(116)와 제2 연결부(12)의 복수의 제2 핀 구조(126)는 동일 간격으로 배치될 수 있다. 제1 핀 구조(116)의 복수의 제1 컬럼(117)은 동일 수평 라인상에 인접하게 병치되고, 동일 제1 핀 구조(116)의 복수의 제1 컬럼(117)의 크기 및 형태는 동일하다. 확실히, 제1 연결부(11)의 복수의 제1 핀 구조(116)는 동일하지 않은 간격으로 또한 배치될 수 있다. 대안적으로, 복수의 제1 핀 구조(116)는 동일하지 않은 높이로 배치될 수 있다. 유사하게, 제2 연결부(12)의 복수의 제2 핀 구조(126)는 동일하지 않은 간격으로 또한 배치될 수 있다. 대안적으로, 복수의 제2 핀 구조(126)는 동일하지 않은 높이로 배치될 수 있다. 그러므로, 제1 연결부(11)와 제2 연결부(12)는 상이한 기능의 소프트웨어 및 하드웨어 적용하기 위한 구조적 설계에서 더 유연하거나, 상이한 유형의 칩 또는 전자 컴포넌트 내로 조립될 수 있다. 또한, 복수의 제1 컬럼(117)은 핀 구조(116)에서와 동일하게, 상이한 크기, 상이한 길이, 상이한 두께, 및 상이한 거리로서 또한 설계될 수 있다.
도 6 및 도 7을 참조하면, 도 6은 본 발명 개시의 제1 실시예에 따라 조립한 후의 핀 연결 구조의 개략도이고, 도 7은 도 6의 부분 확대도이다. 도 6 및 도 7에 도시된 바와 같이, 조립할 때, 각각의 제1 핀 구조(116)는 수직으로 대응하는 상태로서 제2 핀 구조(126)에 대응한다. 이방성 전도막(13)은 제1 연결부(11)의 제1 플레이트(115)와 제2 연결부(12)의 제2 플레이트(125) 사이에 배열되고, 제1 연결부(11)와 제2 연결부(12)는 서로 근접하게 배치되고, 클램핑되고, 가열되고, 수직 방향으로 가압된다. 따라서, 제1 연결부(11)와 제2 연결부(12)는 이방성 전도막(13)을 통해 서로 적층된다. 도 7에 도시된 바와 같이, 제1 연결부(11)와 제2 연결부(12)를 조립한 후에, 절연 접착 물질(132)과 전도 입자(131)는 제1 핀 구조(116)와 제2 핀 구조(126) 사이에 균등하게 분배된다. 또한, 제1 컬럼(117)은 수평 폭(H1)을 갖는다. 수평 폭(H1)은 도 7에 도시된 바와 같이, 제1 컬럼(117)의 측면도의 수평적 절편(intercept)이다. 공간(H2)은 두 개의 인접 제1 컬럼(117) 사이에 경계가 정해 진다. 제1 컬럼(117)의 수평 폭(H1)은 전도 입자(131)의 직경(D1)과 동일하고, 두 개의 제1 컬럼(117) 사이의 공간(H2)은 전도 입자(131)의 직경(D1)과 동일하다. 그러므로, 가열 및 가압된 후에, 인접 제1 컬럼들(117) 간의 공간(H2)은 인접 제1 핀 구조(116)와 인접 제2 핀 구조(126) 사이에 흐르는 전도 입자(131)의 개수를 감소시키도록 전도 입자(131)를 포함할 수 있어서, 복수의 인접 제1 핀 구조(116)와 복수의 인접 제2 핀 구조(126) 사이에서 단락의 발생을 감소 또는 방지하게 된다. 또한, 전도 입자(131)의 일부는 제1 핀 구조(116)와 제2 핀 구조(126) 사이의 전류를 수직 방향으로 전송하기 위해 제1 컬럼(117)과 제2 핀 구조(126) 사이에서 클램핑된다(clamped). 이하 설명에서, 전도 입자(131)의 절연 및 포함을 제외한, 절연 접착 물질(312)의 기능들은 제1 연결부(11)와 제2 연결부(12)를 접착 및 적층시키는 것을 또한 포함한다.
또한, 본 발명 개시의 핀 연결 구조(1)는 간극이 있는 복수의 제1 컬럼(117)을 포함한다. 이방성 전도막(13)이 적층하기 위해 이용될 때, 이방성 전도막(13)은 온도 및 압력에 의해 연화되고 변형된다. 절연 접착 물질(132)과 전도 입자(131)는 복수의 제1 컬럼(117)의 공간(H2) 안으로 균등하게 흐르고 분배될 수 있어서, 핀 연결 구조(1)의 변형이 비교적 회피될 수 있고, 적층 후의 핀 구조의 편평도가 향상되게 된다. 또한, 조립 후에, 제1 핀 구조(116) 및 제2 핀 구조(126)의 전도 입자와의 접촉 상태가 일정하여, 제1 핀 구조(116)와 제2 핀 구조(126)가 수직으로 전도됨으로써 단절될 위험이 감소되는 것을 보장한다는 것이 인접 제1 컬럼들(117)간의 공간으로부터 관찰가능하다. 그러므로, 핀 연결 구조(1)의 크기는 설계시에 더 작게 될 때, 단락, 단절, 편평도 등의 상기 언급된 단점이 남지 않게 되어, 가요성 인쇄 회로(FPC), 집적회로(IC), 액정 디스플레이(LCD), 터치 패널 등의 회로 또는 핀 연결부에서와 같이, 용접(welding)하기 위해 고온 Pb-Sn을 활용할 수 없는 상황에서 핀 연결 구조(1)가 적용되게 한다.
제2 실시예
도 8을 참조하면, 도 8은 본 발명 개시의 제2 실시예에 따른 핀 연결 구조의 부분적 확대도이고, 이런 구조는 전술된 실시예의 구조와 유사하고, 따라서 여기서는 다시 설명되지 않는다. 도 8에 도시된 바와 같이, 전도 입자(131)의 직경(D2)은 제1 컬럼(117)의 수평 폭(H1)보다 작고, 또한 간격(H2)보다도 작다. 그러므로, 각각의 공간(H2)은 복수의 전도 입자(131)를 동시에 포함할 수 있다. 또한, 더 많은 전도 입자(131)가 제1 컬럼(117)과 제2 핀 구조(126) 사이에 분배될 수 있어서, 제1 핀 구조(116)와 제2 핀 구조(126)의 전류 전도가 증가한다.
제3 실시예
도 9 내지 도 11을 참조하면, 도 9는 본 발명 개시의 제3 실시예에 따라 핀 연결 구조의 입체도이고, 도 10은 본 발명 개시의 제3 실시예에 따라 조립된 후에 핀 연결 구조의 개략도이고, 도 11은 도 10의 부분 확대도이며, 이러한 구조들은 전술된 실시예의 구조와 유사하므로, 여기서 다시 설명되지 않는다. 도 9 내지 도 11에 도시된 바와 같이, 연결부(12)는 제2 플레이트(125)와 복수의 핀 구조(126)를 포함하고, 각각의 제2 핀 구조(126)는 간극이 있는 복수의 제2 컬럼(127)을 포함하고, 제2 컬럼(127)은 인접한 제1 컬럼(117)에 대응한다. 제2 핀 구조(126)의 복수의 제2 컬럼(127)은 빗 모양 또는 톱니 형태로 동일 수평선상에 인접하게 병치될 수 있다. 또한, 제2 컬럼(127)의 수평 폭(H3)은 전도 입자(131)의 직경(D2) 이상이다. 인접한 제2 컬럼들(127)은 자기 자신들 사이에 공간(H4)을 가지고, 이러한 간격은 전도 입자(131)의 직경(D2) 이상이다.
조립할 때, 각각의 제1 핀 구조(116)는 제2 핀 구조(126)에 대응하여, 각각의 제1 컬럼(117)은 제2 컬럼(127)의 주변에 적어도 인접하고, 각각의 제2 컬럼(127)은 제1 컬럼(117)의 주변에 적어도 인접하게 배치된다. 즉, 제1 컬럼(117)과 제2 컬럼(127)은 서로에 대해 수직으로 대응하고 인접하게 배치된다. 그러므로, 이방성 전도막(13)은 제1 플레이트(115)와 제2 플레이트(125) 사이에 배치될 수 있고, 제1 연결부(11)와 제2 연결부(12)는 이방성 전도막(13)을 가압시키기 위해 서로 인접하고, 수직 방향으로 클램핑된다. 클램핑되고 가압된 후에, 도 11에 도시된 바와 같이, 절연 접착 물질(132)과 전도 입자(131)는 제1 컬럼(117)과 제2 컬럼(127) 사이에 균등하게 분배될 수 있다. 따라서, 인접 제1 컬럼들(117) 사이의 공간(H2)이 전도 입자(131)를 포함할 수 있을 뿐만 아니라, 인접 제2 컬럼들(127) 사이의 공간(H4)도 전도 입자(131)를 또한 포함할 수 있어서, 단락의 발생 및 단절의 위험을 감소시키고, 편평도(flatness)의 기능을 향상시킨다.
제4 실시예
도 12를 참조하면, 도 12는 본 발명 개시의 제4 실시에에 따라 핀 연결 구조의 부분적 확대도이다. 도 12에 도시된 바와 같이, 제1 핀 구조(116)는 복수의 제1 컬럼(117)을 가지고, 제2 핀 구조(126)는 복수의 제2 컬럼(127)을 가지고, 제1 핀 구조(116)와 제2 핀 구조(126)는 서로에 대해 수직으로 인접하고 대응한다. 서로 인접하고 대응하는 제1 컬럼(117) 및 제2 컬럼(127)의 크기 및 형태는 동일하거나 동일하지 않을 수 있다. 서로 인접하고 대응하는 제1 컬럼(117) 및 제2 컬럼(127)의 동일하지 않은 크기 및 형태는, 이러한 컬럼들의 개수, 길이, 두께, 공간, 윤곽 또는 형태가 동일하지 않은 것을 의미한다. 이에 따라, 본 발명 개시는 전술된 기능을 달성할 수 있다.
결론적으로, 본 발명 개시의 핀 구조를 채용하는 핀 구조 및 핀 연결 구조는, 인접 컬럼들 사이의 공간을 적층시키기 위해 이용되는 이방성 전도막이 전도 입자를 포함할 수 있을 때 이용될 수 있으며, 인접 핀들 사이에 흐르는 전도 입자의 개수가 감소됨에 따라, 복수의 인접 제1 핀 구조 및 복수의 인접 제2 핀 구조의 단락의 발생을 감소시킨다. 또한, 전도 입자 및 핀의 접촉 상태가 복수의 컬럼의 핀들 사이의 공간으로부터 관찰될 수 있어서, 단절의 위험을 감소시킨다. 절연 접착 물질 및 전도 입자가 복수의 제1 컬럼(117)의 공간(H2)에서와, 복수의 제2 컬럼(127)의 공간(H4) 내로 균등하게 흐르고, 이 공간 내에서 분배될 수 있으므로, 핀들은 변형을 방지하기 위해 동그랗게 구부러져서(arched), 적층된 후에 핀들의 편평도를 향상시킨다.
특정 실시예가 도시되고 설명되었지만, 다양한 수정 및 대체가 본 발명 개시의 정신 및 범위로부터 이탈하지 않으면서 이러한 실시예에 대해 수행될 수 있다. 그러므로, 본 발명 개시는 예증으로써 설명되는 것이지 제한하는 것이 아니라는 것을 이해해야 한다.
Claims (6)
- 복수의 전도 입자들을 갖는 이방성 전도막의 적어도 한쪽 상에 배치된 핀(pin) 구조 장치에 있어서,
복수의 제1 핀 구조들로서, 상기 복수의 제1 핀 구조들 중 적어도 하나는 간극이 있는(interspaced) 복수의 제1 컬럼들을 포함하고, 각각의 제1 핀 구조의 상기 복수의 제1 컬럼들은 서로 물리적으로 연결되며, 상기 전도 입자들은 상기 복수의 컬럼들의 주변에 있고, 상기 복수의 제1 컬럼들 중 두 개의 인접한 컬럼들 사이의 간격은, 상기 간격이 상기 전도 입자들을 포함하도록 상기 전도 입자들의 직경 이상인 것인, 상기 복수의 제1 핀 구조들; 및
복수의 제2 핀 구조들로서, 상기 복수의 제2 핀 구조들 중 적어도 하나는 간극이 있는 복수의 제2 컬럼들을 포함하고, 각각의 제2 핀 구조의 상기 복수의 제2 컬럼들은 서로 물리적으로 연결되는 것인, 상기 복수의 제2 핀 구조들을 포함하고,
상기 복수의 제1 컬럼들과 상기 복수의 제2 컬럼들은 서로 수직으로 대응하도록 배치되는 것인, 핀 구조 장치. - 제1항에 있어서, 상기 복수의 제1 컬럼들은 빗 모양(comb-like) 또는 톱니 형태(indented conformation)로 인접하게 병치되는 것인, 핀 구조 장치.
- 핀 연결 구조 장치에 있어서,
복수의 제1 핀 구조들을 포함하는 제1 연결부로서, 상기 복수의 제1 핀 구조들 중 적어도 하나의 제1 핀 구조는 간극이 있는 복수의 제1 컬럼들을 포함하고, 각각의 제1 핀 구조의 상기 복수의 제1 컬럼들은 서로 물리적으로 연결되는 것인, 상기 제1 연결부;
복수의 제2 핀 구조들을 포함하는 제2 연결부로서, 상기 복수의 제2 핀 구조들 중 적어도 하나의 제2 핀 구조는 간극이 있는 복수의 제2 컬럼들을 포함하고, 각각의 제2 핀 구조의 상기 복수의 제2 컬럼들은 서로 물리적으로 연결되며, 각각의 제2 핀 구조의 상기 복수의 제2 컬럼들은 각각의 제1 핀 구조의 상기 복수의 제1 컬럼들에 수직으로 대응하는 것인, 상기 제2 연결부; 및
내부에 복수의 전도 입자들이 분배된 이방성 전도막을 포함하고, 상기 이방성 전도막은 대응하는 제1 핀 구조와 제2 핀 구조를 연결 및 전도시키기 위해, 상기 제1 핀 구조와 상기 제2 핀 구조 사이에 배치되며,
상기 복수의 제1 컬럼들 중 두 개의 인접한 제1 컬럼들 사이의 간격은, 상기 간격이 상기 전도 입자들을 포함하도록 상기 전도 입자들의 직경 이상인 것인, 핀 연결 구조 장치. - 제3항에 있어서, 상기 제1 컬럼의 수평 폭은 상기 제2 컬럼의 수평 폭과 동일하지 않은 것인, 핀 연결 구조 장치.
- 제3항에 있어서, 상기 제1 핀 구조의 상기 복수의 제1 컬럼들 또는 상기 제2 핀 구조의 상기 복수의 제2 컬럼들은 빗 모양 또는 톱니 형태로 인접하게 병치되는 것인, 핀 연결 구조 장치.
- 제3항에 있어서, 상기 제1 연결부는 제1 플레이트를 또한 포함하고, 상기 제1 핀 구조들은 상기 제1 플레이트의 하부 상에 나란히 배치되고, 상기 제2 연결부는 제2 플레이트를 또한 포함하고, 상기 제2 플레이트의 상부는 상기 제1 플레이트의 하부에 대응되게 배치되고, 상기 제2 핀 구조들은 상기 제2 플레이트의 상부 상에 나란히 배치되고, 상기 이방성 전도막은 상기 제1 플레이트의 하부와 상기 제2 플레이트의 상부 사이에 배치되는 것인, 핀 연결 구조 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103529051A CN103094737A (zh) | 2011-11-05 | 2011-11-05 | 引脚结构与引脚连接结构 |
CN201110352905.1 | 2011-11-05 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120090185A Division KR20130050870A (ko) | 2011-11-05 | 2012-08-17 | 핀 구조 및 이러한 핀 구조의 핀 연결 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150005880A true KR20150005880A (ko) | 2015-01-15 |
KR101585807B1 KR101585807B1 (ko) | 2016-01-15 |
Family
ID=47048798
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120090185A KR20130050870A (ko) | 2011-11-05 | 2012-08-17 | 핀 구조 및 이러한 핀 구조의 핀 연결 구조 |
KR1020140172115A KR101585807B1 (ko) | 2011-11-05 | 2014-12-03 | 핀 구조 및 이러한 핀 구조의 핀 연결 구조 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120090185A KR20130050870A (ko) | 2011-11-05 | 2012-08-17 | 핀 구조 및 이러한 핀 구조의 핀 연결 구조 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9125330B2 (ko) |
KR (2) | KR20130050870A (ko) |
CN (1) | CN103094737A (ko) |
TW (2) | TWM435721U (ko) |
WO (1) | WO2013063888A1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201516781A (zh) * | 2013-10-21 | 2015-05-01 | Wintek Corp | 觸控面板及其製造方法 |
CN104635968A (zh) * | 2013-11-09 | 2015-05-20 | 宝宸(厦门)光学科技有限公司 | 触控面板及触控模块 |
KR20150059375A (ko) * | 2013-11-22 | 2015-06-01 | 삼성전기주식회사 | 터치센서 모듈 및 그 제조 방법 |
CN104951156A (zh) * | 2014-03-31 | 2015-09-30 | 宸盛光电有限公司 | 电容式触控装置 |
KR102259430B1 (ko) * | 2014-06-19 | 2021-06-02 | 엘지이노텍 주식회사 | 파워 코일 패턴이 형성된 터치 팬을 이용한 터치 패널 |
CN104362449A (zh) * | 2014-11-03 | 2015-02-18 | 业成光电(深圳)有限公司 | 改善异方性导电粒子聚集之导电接合结构 |
WO2016123811A1 (zh) * | 2015-02-06 | 2016-08-11 | 深圳市柔宇科技有限公司 | 电容触摸屏及其与柔性电路板的组合 |
CN108375858A (zh) * | 2018-04-26 | 2018-08-07 | 京东方科技集团股份有限公司 | 防窥结构、显示装置及其显示方法 |
CN109378306B (zh) * | 2018-12-03 | 2020-03-24 | 武汉华星光电半导体显示技术有限公司 | 显示器和显示器的端子结构 |
CN113543476B (zh) * | 2021-07-08 | 2023-04-18 | 京东方科技集团股份有限公司 | 电路板组件及其制作方法、以及显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100294778B1 (ko) * | 1997-03-06 | 2001-07-12 | 마찌다 가쯔히꼬 | 액정표시장치 |
KR20010085352A (ko) * | 2000-02-24 | 2001-09-07 | 구사마 사부로 | 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기 |
KR20060097818A (ko) * | 2005-03-07 | 2006-09-18 | 제일모직주식회사 | 다층구조 이방 전도성 필름 및 이를 이용한 디스플레이 소자 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928066B2 (ja) | 1980-04-30 | 1984-07-10 | 日本電信電話株式会社 | 光電変換素子 |
JPS6288393A (ja) * | 1985-10-15 | 1987-04-22 | セイコーエプソン株式会社 | 回路基板のパタ−ン構造 |
US4770641A (en) * | 1986-03-31 | 1988-09-13 | Amp Incorporated | Conductive gel interconnection apparatus |
EP0284820A3 (en) * | 1987-03-04 | 1989-03-08 | Canon Kabushiki Kaisha | Electrically connecting member, and electric circuit member and electric circuit device with the connecting member |
EP0360971A3 (en) * | 1988-08-31 | 1991-07-17 | Mitsui Mining & Smelting Co., Ltd. | Mounting substrate and its production method, and printed wiring board having connector function and its connection method |
US5819406A (en) * | 1990-08-29 | 1998-10-13 | Canon Kabushiki Kaisha | Method for forming an electrical circuit member |
JPH06317617A (ja) * | 1993-05-07 | 1994-11-15 | Hitachi Chem Co Ltd | 異方導電性フィルムの絶縁抵抗測定方法 |
US6300575B1 (en) * | 1997-08-25 | 2001-10-09 | International Business Machines Corporation | Conductor interconnect with dendrites through film |
JP2000207943A (ja) * | 1999-01-11 | 2000-07-28 | Sony Corp | 異方性導電膜及び異方性導電膜を用いた電気的接続装置 |
KR100940764B1 (ko) * | 1999-09-14 | 2010-02-10 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | 이방성 도전접속체 및 제조방법 |
KR100366409B1 (ko) * | 1999-09-21 | 2002-12-31 | 엘지전자 주식회사 | 접착성 전도체 및 이를 사용한 칩실장구조 |
WO2003075408A1 (fr) * | 2002-03-07 | 2003-09-12 | Jsr Corporation | Connecteur conducteur anisotrope, son procede de fabrication et instrument servant a tester un circuit |
TWI311676B (en) * | 2004-01-30 | 2009-07-01 | Au Optronics Corp | Carrier and semiconductor structure incorporating teh same |
JP2005308879A (ja) * | 2004-04-19 | 2005-11-04 | Koninkl Philips Electronics Nv | パネルヒータ及びこれを用いた表示装置 |
CN100468868C (zh) * | 2004-07-15 | 2009-03-11 | Jsr株式会社 | 各向异性导电连接器装置以及电路装置的检查装置 |
TWI287805B (en) * | 2005-11-11 | 2007-10-01 | Ind Tech Res Inst | Composite conductive film and semiconductor package using such film |
US7935892B2 (en) * | 2005-04-14 | 2011-05-03 | Panasonic Corporation | Electronic circuit device and method for manufacturing same |
US7887899B2 (en) * | 2005-08-25 | 2011-02-15 | Sumitomo Electric Industries, Ltd. | Anisotropic conductive sheet, production method thereof, connection method and inspection method |
WO2007116826A1 (ja) * | 2006-04-11 | 2007-10-18 | Jsr Corporation | 異方導電性コネクターおよび異方導電性コネクター装置 |
KR20070103990A (ko) * | 2006-04-21 | 2007-10-25 | 삼성전자주식회사 | 표시 패널의 검사 장치 및 검사 방법 |
CN100458508C (zh) * | 2006-06-12 | 2009-02-04 | 友达光电股份有限公司 | 信号传输组件及应用其的显示装置 |
US7766667B2 (en) * | 2007-12-18 | 2010-08-03 | Russell James V | Separable electrical connectors using isotropic conductive elastomer interconnect medium |
JP5409242B2 (ja) * | 2009-10-07 | 2014-02-05 | 新光電気工業株式会社 | インダクタ及びインダクタの製造方法 |
TWM393834U (en) * | 2010-03-18 | 2010-12-01 | Hon Hai Prec Ind Co Ltd | Electrical connector and assembly thereof |
CN102184909A (zh) * | 2011-04-01 | 2011-09-14 | 友达光电股份有限公司 | 一种适用于连接芯片接脚结构 |
CN202585815U (zh) * | 2011-11-05 | 2012-12-05 | 宝宸(厦门)光学科技有限公司 | 引脚结构与引脚连接结构 |
-
2011
- 2011-11-05 CN CN2011103529051A patent/CN103094737A/zh active Pending
-
2012
- 2012-02-27 WO PCT/CN2012/071664 patent/WO2013063888A1/en active Application Filing
- 2012-03-02 TW TW101203746U patent/TWM435721U/zh not_active IP Right Cessation
- 2012-03-02 TW TW101106999A patent/TWI486106B/zh active
- 2012-05-24 US US13/479,283 patent/US9125330B2/en active Active
- 2012-08-17 KR KR1020120090185A patent/KR20130050870A/ko active Application Filing
-
2014
- 2014-12-03 KR KR1020140172115A patent/KR101585807B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100294778B1 (ko) * | 1997-03-06 | 2001-07-12 | 마찌다 가쯔히꼬 | 액정표시장치 |
KR20010085352A (ko) * | 2000-02-24 | 2001-09-07 | 구사마 사부로 | 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기 |
KR20060097818A (ko) * | 2005-03-07 | 2006-09-18 | 제일모직주식회사 | 다층구조 이방 전도성 필름 및 이를 이용한 디스플레이 소자 |
Also Published As
Publication number | Publication date |
---|---|
US9125330B2 (en) | 2015-09-01 |
TWI486106B (zh) | 2015-05-21 |
KR101585807B1 (ko) | 2016-01-15 |
TWM435721U (en) | 2012-08-11 |
TW201320845A (zh) | 2013-05-16 |
KR20130050870A (ko) | 2013-05-16 |
CN103094737A (zh) | 2013-05-08 |
US20130115818A1 (en) | 2013-05-09 |
WO2013063888A1 (en) | 2013-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101585807B1 (ko) | 핀 구조 및 이러한 핀 구조의 핀 연결 구조 | |
CN103906372B (zh) | 具有内埋元件的电路板及其制作方法 | |
JP4782410B2 (ja) | 駆動チップ及びこれを有する表示装置 | |
CN103814629B (zh) | 电子组件及其制造方法 | |
TWI645480B (zh) | Connector, method of manufacturing the connector, electronic device | |
WO2013170463A1 (zh) | 一种柔性电路板、覆晶薄膜及制作方法 | |
CN113079637A (zh) | 连接体及连接体的制造方法 | |
CN108183095B (zh) | 柔性显示面板及其覆晶薄膜结构 | |
CN109327958A (zh) | 柔性电路板、电路板组件及移动终端 | |
CN103676249B (zh) | 用于将多层柔性电路附接至基底的方法和装置 | |
CN110337178A (zh) | 一种电路板组件和电子设备 | |
TWI494812B (zh) | 觸控積體電路裝置 | |
CN102087431A (zh) | 一种接合结构及其方法 | |
JP2022033786A (ja) | 接続体及び接続体の製造方法 | |
TW201513747A (zh) | 軟性電路板以及使用該軟性電路板的電子裝置 | |
TWI710298B (zh) | 具有加熱功能的轉接板以及電子裝置 | |
TWI331696B (ko) | ||
TWI236329B (en) | Printed circuit board of display for preventing accumulation of thermal expansion | |
CN101539690A (zh) | 基板电极结构及使用其与驱动元件的接合结构 | |
US20140063756A1 (en) | Printed circuit board (pcb), laminating method of the pcb and chip on flexible printed circuit board, and lcd device | |
CN101089924A (zh) | 显示装置 | |
WO2020232690A1 (zh) | 引脚结构及柔性面板 | |
CN104676377B (zh) | 液晶显示装置及其背光模组 | |
CN206024242U (zh) | 一种快速散热的印刷电路板组件 | |
CN103794588A (zh) | 一种集成电路芯片和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20181108 Year of fee payment: 4 |