KR20150004232A - 와치독 장치 및 그 제어 방법 - Google Patents

와치독 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20150004232A
KR20150004232A KR20130077461A KR20130077461A KR20150004232A KR 20150004232 A KR20150004232 A KR 20150004232A KR 20130077461 A KR20130077461 A KR 20130077461A KR 20130077461 A KR20130077461 A KR 20130077461A KR 20150004232 A KR20150004232 A KR 20150004232A
Authority
KR
South Korea
Prior art keywords
microcomputer
value
watchdog
signal
watchdog signal
Prior art date
Application number
KR20130077461A
Other languages
English (en)
Inventor
장두진
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR20130077461A priority Critical patent/KR20150004232A/ko
Publication of KR20150004232A publication Critical patent/KR20150004232A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 와치독 장치에 관한 것으로, 마이컴에 요구하는 와치독 신호의 밸류값을 생성하는 밸류값 생성부와, 밸류값을 기설정된 통신 인터페이스 방식으로 상기 마이컴에 전송하는 통신부와, 및 마이컴으로부터 와치독 신호를 수신하고, 상기 마이컴에 요구한 와치독 신호의 밸류값과 상기 마이컴으로부터 수신한 와치독 신호의 밸류값을 비교하며, 상기 밸류값들의 비교 결과에 따라 상기 마이컴의 동작 상태가 정상인지 혹은 비정상인지를 판단하는 비교부를 포함한다.

Description

와치독 장치 및 그 제어 방법{WATCHDOG APPARATUS AND THE CONTROLLING METHOD THEREOF}
본 발명은 와치독 장치 및 그 제어 방법에 관한 것으로, 보다 상세하게는 와치독 장치에서 다양한 주기와 밸류(value)값을 갖는 와치독 신호를 마이컴에 요구하고, 마이컴으로부터 입력받은 신호가 상기 요구한 와치독 신호에 부합하는지 여부에 따라 상기 마이컴의 동작 상태가 정상인지를 감시하는 와치독 장치 및 그 제어 방법에 관한 것이다.
일반적으로 와치독(Watchdog)은 마이컴이나 프로그램의 이상을 감지하기 위한 타이머를 설치하고, 정상적인 경우에는 상기 마이컴이나 프로그램이 주기적으로 일정한 신호(이하, 와치독 신호)를 상기 타이머에 인가하도록 함으로써, 상기 타이머에서 마이컴 리셋신호(즉, 마이컴을 리셋시키는 신호)가 발생하지 않도록 한다.
다시 말해, 상기 와치독은 시스템(예 : 마이컴 시스템, 컴퓨터 시스템 등)이 기계적인 고장으로 휴지 상태가 되거나 또는 프로그램이 비정상적으로 무한 루프에 빠지거나 홀트(holt)되었을 때 스스로 리셋을 수행하여 시스템을 초기화할 때 사용한다. 상기 와치독은 마이컴 내부에 레지스터로 구성되어 있는 것을 사용하거나, 마이컴 외부에 하드웨어적으로 보다 안전하고 강력하게 구성된 전용 칩(Chip)을 사용하기도 한다.
그런데 종래에는 마이컴이 비정상적으로 동작함에도 불구하고, 와치독 신호(예 : clear 신호, test 신호 등)를 발생시키는 프로그램 부분만 정상적으로 동작할 경우, 상기 와치독에서 상기 마이컴이나 프로그램의 이상 동작을 정확하게 판단할 수 없게 되는 문제점이 있다.
본 발명의 배경기술은 대한민국 등록특허 10-0731506호(2007.06.15.등록, 와치독 회로를 가지는 마이크로 컨트롤러와 그 제어 방법)에 개시되어 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 와치독 장치에서 다양한 주기와 밸류(value)값을 갖는 와치독 신호를 마이컴에 요구할 수 있는 와치독 장치 및 그 제어 방법을 제공하는데 목적이 있다.
또한 본 발명은 마이컴으로부터 입력받은 와치독 신호가 상기 와치독 장치에서 요구한 주기와 밸류값에 부합하는지 여부에 따라 상기 마이컴의 동작 상태가 정상인지 혹은 비정상인지를 판단할 수 있는 와치독 장치 및 그 제어 방법을 제공하는데 목적이 있다.
본 발명의 일 측면에 따른 와치독 장치는 마이컴에 요구하는 와치독 신호의 밸류값을 생성하는 밸류값 생성부; 상기 밸류값을 기설정된 통신 인터페이스 방식으로 상기 마이컴에 전송하는 통신부; 및 상기 밸류값에 대한 응답으로서 상기 마이컴으로부터 와치독 신호를 수신하고, 상기 마이컴에 요구한 와치독 신호의 밸류값과 상기 마이컴으로부터 수신한 와치독 신호의 밸류값을 비교하며, 상기 밸류값들의 비교 결과에 따라 상기 마이컴의 동작 상태가 정상인지 혹은 비정상인지를 판단하는 비교부;를 포함하는 것을 특징으로 한다.
본 발명에서 상기 비교부는, 상기 마이컴의 동작 상태가 비정상인 경우 리셋 신호를 출력하는 것을 특징으로 한다.
본 발명에서 상기 밸류값은, 상기 마이컴에 요구하는 와치독 신호의 펄스 레벨, 펄스 폭, 펄스 주기, 및 시간 혹은 주기당 펄스 개수 중 적어도 어느 한 가지 이상의 정보를 포함하는 것을 특징으로 한다.
본 발명에서 상기 밸류값은, 다양한 패턴을 미리 생성해두고 그 중 어느 하나를 선택하여 전송하거나, 랜덤 방식으로 실시간 생성하여 전송하는 것을 특징으로 한다.
본 발명에서 상기 비교부는, 상기 밸류값 생성부 또는 상기 통신부로부터 상기 마이컴에 요구하는 와치독 신호의 밸류값을 입력받는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 와치독 장치의 제어 방법은 와치독 장치에서 마이컴에 요구하는 와치독 신호의 밸류값을 생성하는 단계: 상기 생성된 와치독 신호의 밸류값을 상기 마이컴에 전송하는 단계; 상기 와치독 장치에서 상기 마이컴에 밸류값을 전송한 후, 상기 마이컴에서 출력하는 와치독 신호를 수신하는 단계; 상기 와치독 장치에서 상기 마이컴에 요구한 와치독 신호의 밸류값과 상기 마이컴으로부터 수신한 와치독 신호의 밸류값을 비교하는 단계; 및 상기 와치독 장치에서 상기 비교 결과에 따라 상기 마이컴의 동작 상태가 정상인지 혹은 비정상인지를 판단하는 단계;를 포함하는 것을 특징으로 한다.
본 발명은 상기 마이컴이 비정상 상태인 경우, 상기 와치독 장치에서 상기 마이컴에 리셋 신호를 출력하는 단계;를 더 포함하는 것을 특징으로 한다.
본 발명에서 상기 밸류값은, 상기 마이컴에 요구하는 와치독 신호의 펄스 레벨, 펄스 폭, 펄스 주기, 및 시간 혹은 주기당 펄스 개수 중 적어도 어느 한 가지 이상의 정보를 포함하는 것을 특징으로 한다.
본 발명에서 상기 밸류값은, 다양한 패턴을 미리 생성해두고 그 중 어느 하나를 선택하여 전송하거나, 랜덤 방식으로 실시간 생성하여 전송하는 것을 특징으로 한다.
본 발명은 와치독 장치에서 다양한 주기와 밸류(value)값을 갖는 와치독 신호를 마이컴에 요구하고, 상기 마이컴으로부터 입력받은 와치독 신호가 상기 와치독 장치에서 요구한 주기와 밸류값에 부합하는지 여부에 따라 상기 마이컴의 동작 상태가 정상인지 혹은 비정상인지를 판단할 수 있도록 함으로써, 상기 마이컴이나 프로그램을 사용하는 시스템의 안정성을 향상시킬 수 있도록 한다.
도 1은 본 발명의 일 실시예에 따른 와치독 장치의 개략적인 구성을 보인 예시도.
도 2는 본 발명의 일 실시예에 따른 와치독 장치의 제어 방법을 설명하기 위한 흐름도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 와치독 장치 및 그 제어 방법의 일 실시예를 설명한다.
이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 와치독 장치의 개략적인 구성을 보인 예시도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 와치독 장치(100)는 밸류값 생성부(110), 통신부(120), 비교부(130)를 포함한다.
상기 밸류값 생성부(110)는 마이컴(또는 마이크로 프로세서)(200)에 요구하는 와치독 신호의 밸류값을 생성(또는 설정)한다. 또한 상기 밸류값 생성부(110)는 상기 마이컴(200)에 요구하는 와치독 신호의 주기를 생성(또는 설정)할 수 있다. 예컨대 상기 밸류값은 상기 마이컴(200)에 요구하는 와치독 신호의 펄스 레벨, 펄스 폭, 펄스 주기, 및 시간(또는 주기)당 펄스 개수 중 적어도 한 가지 이상의 정보를 포함한다.
상기 밸류값은 미리 다양한 패턴(즉, 마이컴에 요구하는 와치독 신호의 다양한 패턴)을 생성해 둘 수 있으며, 따라서 상기 와치독 장치(100)는 상기 생성된 다양한 패턴을 저장해 두기 위한 메모리(미도시)를 더 포함할 수 있다.
또한 상기 밸류값은 랜덤(Random) 방식으로 생성될 수도 있다.
또한 상기 밸류값은 미리 생성된 다양한 패턴이나 랜덤 방식을 조합하여 생성될 수도 있다. 즉, 상기 마이컴(200)은 상기 와치독 장치(100)에서 어떠한 밸류값을 갖는 와치독 신호를 요구할지 미리 예측할 수 없도록 한다.
상기 통신부(120)는 상기 밸류값 생성부(110)에서 생성(또는 설정)한 상기 마이컴(200)에 요구하는 와치독 신호의 밸류값을 기설정된 통신 인터페이스 방식으로 상기 마이컴(200)에 전송한다. 예컨대 상기 통신 인터페이스 방식은 I2C(Inter Integrated Circuit) 통신 방식, UART(Universal Asynchoronous Receiver / Transmitter) 통신 방식, 직렬 통신 방식, 및 병렬 통신 방식 중 어느 한 가지 통신 방식을 이용할 수 있다. 그러나 상술한 통신 방식에 한정되지 않고 다른 새로운 통신 방식을 이용하는 것도 가능하다.
상기 마이컴(200)은 정상 상태인 경우, 상기 통신부(120)로부터 전송받은 밸류값에 대응하는 와치독 신호를 생성한다. 이때 상기 마이컴(200)은 내부에 와치독 신호 생성부(210)를 구비하여 상기 전송받은 밸류값에 대응하는 와치독 신호를 생성할 수 있다. 상기 와치독 신호 생성부(210)는 하드웨어적으로 구성하거나 프로그램으로 구성할 수 있다.
만약 상기 마이컴(200)이 비정상 상태인 경우, 상기 통신부(120)로부터 전송받은 밸류값에 대응하는 와치독 신호를 생성하지 못한다. 왜냐하면 상기 밸류값에 대응하는 와치독 신호는 단순한 펄스(예 : 주기와 폭이 항상 일정한 펄스)신호가 아니라 프로세싱(또는 연산)을 통해서만 생성할 수 있는 펄스 신호이기 때문이다. 즉, 상기 마이컴(200)이 비정상 상태라면 상기 프로세싱(또는 연산)을 수행할 수 없기 때문에 상기 와치독 장치(100)에서 요구한 밸류값을 갖는 와치독 신호를 생성할 수 없는 것이다.
상기 마이컴(200)이 정상 상태라고 가정할 경우, 상기 마이컴(200)은 상기 와치독 장치(100)에서 요구한 밸류값을 갖는 와치독 신호를 생성하여 상기 와치독 장치(100)로 출력한다. 이때 상기 와치독 신호는 Clear 신호 또는 test 신호로서 전송되거나, 그에 한정되지 않고 임의의 신호(또는 상호간의 약속에 의해 미리 설정된 신호)로서 전송될 수 있다.
상기 비교부(130)는 상기 통신부(120)에서 상기 마이컴(200)으로 전송하여 요구하는 와치독 신호의 밸류값을 상기 통신부(120)로부터 동일하게 입력받을 수 있다.
또한, 도면에 도시되어 있지는 않지만, 상기 비교부(130)는 상기 밸류값 생성부(110)에서 상기 마이컴(200)에 와치독 신호를 요구하기 위하여 생성된 밸류값을 상기 밸류값 생성부(110)로부터 동일하게 입력받을 수도 있다.
상기 비교부(130)는 상기 밸류값 생성부(110) 또는 상기 통신부(120)로부터 입력받은 밸류값(즉, 와치독 장치에서 마이컴에 와치독 신호를 요구하기 위하여 내부적으로 생성한 밸류값)과 상기 마이컴(200)으로부터 입력받은 와치독 신호의 밸류값을 비교한다.
상기 비교를 통해 상기 밸류값들이 서로 일치하는 경우, 상기 비교부(130)는 상기 마이컴(200)이 정상 상태에 있다고 판단할 수 있다. 그러나 상기 밸류값들이 서로 일치하지 않을 경우, 상기 비교부(130)는 상기 마이컴(200)이 비정상 상태에 있다고 판단할 수 있다.
이때 상기 비교부(130)는 오피 앰프(OP-AMP)와 같은 단순한 비교기(미도시)를 이용하여 상기 밸류값들을 비교할 수 있지만, 마이컴(미도시)을 이용하여 동작 판단과 같은 좀 더 고수준의 비교 동작을 수행할 수도 있다.
상기 비교부(130)는 상기 마이컴(200)이 비정상 상태에 있다고 판단할 경우 리셋(Reset) 신호를 발생하여 상기 마이컴(200)의 리셋 단자(미도시)에 인가한다. 상기 리셋 신호를 입력받은 상기 마이컴(200)은 리셋이 수행된다.
이하 상기 와치독 장치(100)의 제어 방법에 대해서 설명한다.
도 2는 본 발명의 일 실시예에 따른 와치독 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 2에 도시된 바와 같이, 상기 와치독 장치(100)는 상기 마이컴(200)에 요구하는 와치독 신호의 밸류값을 생성한다(S101).
예컨대 상기 밸류값은 상기 마이컴(200)에 요구하는 와치독 신호의 펄스 레벨, 펄스 폭, 펄스 주기, 및 시간(또는 주기)당 펄스 개수 중 적어도 어느 한 가지 이상의 정보를 포함한다. 또한 상기 밸류값은 다양한 와치독 신호의 패턴을 미리 생성하여 메모리(미도시)에 저장해 두었다가 인출하거나, 랜덤 방식으로 실시간으로 생성할 수 있다.
그리고 상기와 같이 생성된 와치독 신호의 밸류값을 상기 마이컴(200)에 전송한다(S102).
이때 상기 마이컴(200)에 전송하는 밸류값은 미리 설정된 통신 인터페이스 방식으로 전송되며, 상기 통신 인터페이스 방식은 적어도 I2C 통신 방식, 직렬 통신 방식, 및 병렬 통신 방식 중 어느 한 가지 통신 방식을 이용할 수 있다. 그러나 상술한 통신 방식에 한정되지 않고 다른 새로운 통신 방식을 이용하는 것도 가능하다. 예컨대 상기 와치독 장치(100)의 특정 단자와 상기 마이컴(200)의 특정 단자를 직접 연결하여 통신을 하거나, 임의의 통신칩을 이용해 통신을 할 수도 있다.
상기와 같이 와치독 장치(100)에서 밸류값을 전송받은 상기 마이컴(200)은 정상 상태일 경우 상기 밸류값에 대응하는 와치독 신호를 생성하며, 비정상 상태일 경우 상기 밸류값에 대응하는 와치독 신호를 생성하지 못한다. 즉, 상기 마이컴(200)이 비정상 상태일 경우에는 상기 밸류값에 대응하지 못하는 와치독 신호를 생성하거나, 와치독 신호를 생성하지 못할 수 있다.
상기 와치독 장치(100)는 상기 마이컴(200)에 밸류값을 전송한 후, 소정시간 후 상기 마이컴(200)에서 출력하는 와치독 신호를 수신한다(S103).
그리고 상기 와치독 장치(100)는 상기 마이컴(200)에 요구한 와치독 신호의 밸류값과 상기 마이컴(200)으로부터 수신한 와치독 신호의 밸류값을 비교한다(S204). 즉, 상기 마이컴(200)으로부터 수신한 와치독 신호의 밸류값이 요구한 와치독 신호의 밸류값과 같은지 혹은 다른지를 비교한다.
상기 와치독 장치(100)는 상기 비교 결과에 따라 상기 마이컴(200)의 동작 상태가 정상인지 혹은 비정상인지를 판단한다(S105).
그리고 상기 와치독 장치(100)는 상기 마이컴(200)이 비정상 상태인 경우, 상기 마이컴(200)에 리셋 신호를 출력한다(S106).
상기 리셋 신호를 수신한 상기 마이컴(200)은 리셋 된다.
이상으로 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
100 : 와치독 장치 110 : 밸류값 생성부
120 : 통신부 130 : 비교부
200 : 마이컴 210 : 와치독 신호 생성부

Claims (9)

  1. 마이컴에 요구하는 와치독 신호의 밸류값을 생성하는 밸류값 생성부;
    상기 밸류값을 기설정된 통신 인터페이스 방식으로 상기 마이컴에 전송하는 통신부; 및
    상기 밸류값에 대한 응답으로서 상기 마이컴으로부터 와치독 신호를 수신하고, 상기 마이컴에 요구한 와치독 신호의 밸류값과 상기 마이컴으로부터 수신한 와치독 신호의 밸류값을 비교하며, 상기 밸류값들의 비교 결과에 따라 상기 마이컴의 동작 상태가 정상인지 혹은 비정상인지를 판단하는 비교부;를 포함하는 것을 특징으로 하는 와치독 장치.
  2. 제 1항에 있어서, 상기 비교부는,
    상기 마이컴의 동작 상태가 비정상인 경우 리셋 신호를 출력하는 것을 특징으로 하는 와치독 장치.
  3. 제 1항에 있어서, 상기 밸류값은,
    상기 마이컴에 요구하는 와치독 신호의 펄스 레벨, 펄스 폭, 펄스 주기, 및 시간 혹은 주기당 펄스 개수 중 적어도 어느 한 가지 이상의 정보를 포함하는 것을 특징으로 하는 와치독 장치.
  4. 제 1항에 있어서, 상기 밸류값은,
    다양한 패턴을 미리 생성해두고 그 중 어느 하나를 선택하여 전송하거나, 랜덤 방식으로 실시간 생성하여 전송하는 것을 특징으로 하는 와치독 장치.
  5. 제 1항에 있어서, 상기 비교부는,
    상기 밸류값 생성부 또는 상기 통신부로부터 상기 마이컴에 요구하는 와치독 신호의 밸류값을 입력받는 것을 특징으로 하는 와치독 장치.
  6. 와치독 장치에서 마이컴에 요구하는 와치독 신호의 밸류값을 생성하는 단계:
    상기 생성된 와치독 신호의 밸류값을 상기 마이컴에 전송하는 단계;
    상기 와치독 장치에서 상기 마이컴에 밸류값을 전송한 후, 상기 마이컴에서 출력하는 와치독 신호를 수신하는 단계;
    상기 와치독 장치에서 상기 마이컴에 요구한 와치독 신호의 밸류값과 상기 마이컴으로부터 수신한 와치독 신호의 밸류값을 비교하는 단계; 및
    상기 와치독 장치에서 상기 비교 결과에 따라 상기 마이컴의 동작 상태가 정상인지 혹은 비정상인지를 판단하는 단계;를 포함하는 것을 특징으로 하는 와치독 장치의 제어 방법.
  7. 제 6항에 있어서,
    상기 마이컴이 비정상 상태인 경우, 상기 와치독 장치에서 상기 마이컴에 리셋 신호를 출력하는 단계;를 더 포함하는 것을 특징으로 하는 와치독 장치의 제어 방법.
  8. 제 6항에 있어서, 상기 밸류값은,
    상기 마이컴에 요구하는 와치독 신호의 펄스 레벨, 펄스 폭, 펄스 주기, 및 시간 혹은 주기당 펄스 개수 중 적어도 어느 한 가지 이상의 정보를 포함하는 것을 특징으로 하는 와치독 장치의 제어 방법.
  9. 제 6항에 있어서, 상기 밸류값은,
    다양한 패턴을 미리 생성해두고 그 중 어느 하나를 선택하여 전송하거나, 랜덤 방식으로 실시간 생성하여 전송하는 것을 특징으로 하는 와치독 장치의 제어 방법.
KR20130077461A 2013-07-02 2013-07-02 와치독 장치 및 그 제어 방법 KR20150004232A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130077461A KR20150004232A (ko) 2013-07-02 2013-07-02 와치독 장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130077461A KR20150004232A (ko) 2013-07-02 2013-07-02 와치독 장치 및 그 제어 방법

Publications (1)

Publication Number Publication Date
KR20150004232A true KR20150004232A (ko) 2015-01-12

Family

ID=52476575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130077461A KR20150004232A (ko) 2013-07-02 2013-07-02 와치독 장치 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR20150004232A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180067134A (ko) * 2016-12-12 2018-06-20 현대오트론 주식회사 마이크로컨트롤러 유닛 감시 장치 및 방법
KR20190014387A (ko) * 2017-08-02 2019-02-12 현대오트론 주식회사 Mcu 동작 감시 시스템 및 제어방법
KR20190085268A (ko) * 2018-01-10 2019-07-18 현대모비스 주식회사 에어백 시스템의 와치독 장치 및 그 제어 방법
KR20190091854A (ko) * 2018-01-29 2019-08-07 주식회사 만도 프로그램 감시 장치 및 방법과 전자 제어 시스템
KR102219432B1 (ko) * 2019-12-12 2021-02-26 현대모비스 주식회사 와치독 장치 및 그 제어 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180067134A (ko) * 2016-12-12 2018-06-20 현대오트론 주식회사 마이크로컨트롤러 유닛 감시 장치 및 방법
KR20190014387A (ko) * 2017-08-02 2019-02-12 현대오트론 주식회사 Mcu 동작 감시 시스템 및 제어방법
KR20190085268A (ko) * 2018-01-10 2019-07-18 현대모비스 주식회사 에어백 시스템의 와치독 장치 및 그 제어 방법
KR20190091854A (ko) * 2018-01-29 2019-08-07 주식회사 만도 프로그램 감시 장치 및 방법과 전자 제어 시스템
KR102219432B1 (ko) * 2019-12-12 2021-02-26 현대모비스 주식회사 와치독 장치 및 그 제어 방법

Similar Documents

Publication Publication Date Title
US10432421B2 (en) Communication control device and communication system
KR20150004232A (ko) 와치독 장치 및 그 제어 방법
US8977911B1 (en) Watchdog timer with mode dependent time out
US9984244B2 (en) Controller, information processing apparatus, and recording medium
US11686767B2 (en) System, apparatus and method for functional testing of one or more fabrics of a processor
JP2017038144A (ja) 通信装置
US10496128B2 (en) Method for obtaining timestamp and computer device using the same
CN104113391A (zh) 波特率调整装置和方法以及烹饪器具
KR101526874B1 (ko) 양방향 와치독 장치 및 그 제어 방법
TWI537715B (zh) 備用電源及負載探索
KR20090012528A (ko) 난수 발생 장치의 자발적인 온라인 테스트 장치 및 방법
US20120173933A1 (en) Profile-based execution monitoring
CN105022333A (zh) 具有多个cpu模块的plc***及其控制方法
US10838795B2 (en) Monitoring circuit with a signature watchdog
JP2018014102A (ja) コンピュータ化されたシステムおよび冗長システム
KR101925237B1 (ko) 디지털 집적회로에 적용되는 esd 검출 장치, 방법 및 집적회로
CN114896110A (zh) 链路检测方法、装置、设备和存储介质
JP6187508B2 (ja) 制御装置、バス回路、方法、及び、プログラム
KR102219432B1 (ko) 와치독 장치 및 그 제어 방법
CN110399258B (zh) 一种服务器***的稳定性测试方法、***及装置
KR102104967B1 (ko) 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드
JP5987723B2 (ja) 通信用スレーブ
KR102343543B1 (ko) 마이컴 감시 장치 및 그 제어 방법
US10474531B2 (en) Processing device
JP2019191942A (ja) 制御装置および機能検査方法

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment