JP2018014102A - コンピュータ化されたシステムおよび冗長システム - Google Patents
コンピュータ化されたシステムおよび冗長システム Download PDFInfo
- Publication number
- JP2018014102A JP2018014102A JP2017140717A JP2017140717A JP2018014102A JP 2018014102 A JP2018014102 A JP 2018014102A JP 2017140717 A JP2017140717 A JP 2017140717A JP 2017140717 A JP2017140717 A JP 2017140717A JP 2018014102 A JP2018014102 A JP 2018014102A
- Authority
- JP
- Japan
- Prior art keywords
- output
- vector
- unit
- units
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B1/00—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values
- G05B1/01—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Hardware Redundancy (AREA)
- Feedback Control In General (AREA)
Abstract
【解決手段】この発明の一局面によれば、離散的な数の入力変数を表わす入力ベクトル(I n)から、および離散的な数の状態変数を表わす状態ベクトル(Z n)から、状態変数が更新された新規の状態ベクトル(Z n+1)と、離散的な数の出力変数を表わす出力ベクトル(O n)とを求めるように構成された、コンピュータ化されたシステム、特に制御システムであって、出力変数は少なくとも1つの機器を制御するために、および/または情報を出力するために提供される、システムが提供される。システムは、入力ベクトルおよび状態ベクトルから新規の状態ベクトルおよび出力ベクトルを並列で求める複数の計算ユニットを含む。この発明によれば、システムは、少なくともすべての新規の状態ベクトルが各サイクルの後に計算ユニット間で交換されるように構成される。
【選択図】図3
Description
この発明は、出力変数が多くの入力変数の関数として求められる、コンピュータ化されたシステム、特に制御システムに関する。この発明は特に、たとえば交通安全システム、鉄道輸送用の信号ボックス、複雑な製造設備の制御など、高い安全性が要求されるシステムに関する。
この発明の一局面によれば、離散的な数の入力変数を表わす入力ベクトル(I n)から、および離散的な数の状態変数を表わす状態ベクトル(Z n)から、状態変数が更新された新規の状態ベクトル(Z n+1)と、離散的な数の出力変数を表わす出力ベクトル(O n)とを求めるように構成された、コンピュータ化されたシステム、特に制御システムであって、出力変数は少なくとも1つの機器を制御するために、および/または情報を出力するために提供される、システムが提供される。システムは、入力ベクトルおよび状態ベクトルから新規の状態ベクトルおよび出力ベクトルを並列で求める複数の計算ユニットを含む。この発明によれば、システムは、少なくともすべての新規の状態ベクトルが各サイクルの後に計算ユニット間で交換されるように構成される。
− 他のすべての計算ユニットの結果との比較の結果(たとえば一致y/n、比較情報)が、たとえば比較結果(内部ベクトル)Xとして、転送されたデータとともに進み、すべてのI/Oユニットに供給される。したがって、これらおよび/または計算ユニット自体は、ベクトルXに基づいて、すべての計算ユニットの比較結果のマトリクスを作成し、これから、いずれにせよ計算ユニットのうちの1つが誤った結果を生成したと結論付けることができる。I/Oユニットはまた、おそらくはテストデータに基づいて、データパケットが有効かどうかを決定することができる。パケットが有効でない場合、それぞれの出力ユニットはそれを無視し、そしておそらくはオプションで、関与する計算ユニットの再起動を起動することができる;
− 状態ベクトルも出力ユニットに転送され、次に、状態ベクトルおよび出力ベクトル、ならびにおそらくはテストデータに基づいて、出力ユニットは、該当する計算ユニットが、同一データを送出する十分多数の計算ユニットに属するかどうかを決定する。これに依存して、出力ユニットは、データを使用するかまたはそれを無視する;
− これに加えて、またはこれに代えて(これも第1の実現化例についてのオプションとして当てはまる)、計算ユニットが、それ自体の状態ベクトル(ならびに、おそらくは出力および/または入力ベクトル)が、互いに同一で他の計算ユニットからのものである、予め規定された最小数の状態ベクトル(ならびに、おそらくは出力および/または入力ベクトル)とは異なる、ということを確認した場合、それはそれ自体をスイッチオフし、または再起動を開始する。同様に、そのようなスイッチオフまたは再起動はまた、計算ユニットのうちの他の計算ユニットによって、たとえば多数の計算ユニットによって、または専用の計算ユニット(マスター)によって、または外部制御インスタンス(監視コンピュータ)によって開始され得る。
1.データエラー:計算の結果に影響を及ぼすデータビットがそれらの値を変更する;
2.プログラムコードエラー:プログラムの実行を決定するメモリビットがそれらの値を変更する。これにより、計算の実行が変更される;
3.ハードウェアエラー:個々のトランジスタ/導体が短絡/割込を有する。
各計算ユニットPU0…PUpは、図3によれば、プログラムメモリP0…Pを有する。これに格納されたプログラムコードにおけるエラーを見出すための可能性は2つある:
可能性1:各計算ユニットは、他のすべての計算ユニットに、プログラムメモリの全内容を送信する。これらは、受信データを、それらのプログラム基準メモリPR0‥PRpの内容と比較し、差異がある場合、述べられたアクションのうちの1つ以上を開始する;
可能性2:各計算ユニットはセルフテストを有し、それにより、計算ユニットは、整合性に関してプログラムメモリの内容をテストすることができる。ある計算ユニットがそれ自体のプログラムメモリにおけるエラーを確認した場合、それは他の計算ユニットにエラーを信号で伝える。他の計算ユニットは次に、述べられたアクションのうちの1つ以上を開始する。
Claims (24)
- 離散的な数の入力変数を表わす入力ベクトル(I n)から、および離散的な数の状態変数を表わす状態ベクトル(Z n)から、状態変数が更新された新規の状態ベクトル(Z n+1)と、離散的な数の出力変数を表わす出力ベクトル(O n)とを求めるように構成された、コンピュータ化されたシステムであって、前記システムは、前記出力変数が少なくとも1つの機器を制御するために使用されるように構成され、および/または、前記システムは、前記出力変数に基づいた情報が出力されるために構成され、前記システムは、前記入力ベクトルおよび前記状態ベクトルから前記新規の状態ベクトルおよび前記出力ベクトルを各々自律的に並列で求める複数の計算ユニットを含み、
前記システムは、少なくともすべての新規の状態ベクトルが各サイクルの後に前記計算ユニット間で交換されるように構成されることを特徴とする、コンピュータ化されたシステム。 - 前記状態ベクトルに加えて、前記出力ベクトルおよび/または前記入力ベクトルも、各サイクルの後に交換される、請求項1に記載のシステム。
- 各計算ユニットはそれ自体のバス(OB0…OBp)を有し、各計算ユニットは、前記状態ベクトル、ならびに、適用可能であれば前記出力ベクトルおよび/または入力ベクトルを、前記それ自体のバスを介して残りの計算ユニットに送信するように構成される、請求項1または2に記載のシステム。
- 前記計算ユニットの各々によって受信された前記状態ベクトル、ならびに、適用可能であれば出力ベクトルおよび/または入力ベクトルは、それら自体のベクトルと比較される、請求項1〜3のいずれか1項に記載のシステム。
- 受信された前記ベクトルのうちの1つに差異がある場合、安全反応を起動するように構成された、請求項4に記載のシステム。
- 前記安全反応は、前記システムのどの計算ユニットも、制御のために、および/または出力のために考慮に入れられないという結果を含む、請求項5に記載のシステム。
- 計算ユニットは、プログラムコードまたは構成コードを互いに転送して検査するように構成される、請求項1〜6のいずれか1項に記載のシステム。
- 各計算ユニットは、チェックサムコンピュータにより、前記出力ベクトルおよび/または前記出力ベクトルの部分量からチェックサムを形成するように構成され、前記出力ベクトルは、出力ユニットに転送されるべき前記出力変数を含み、前記計算ユニットの前記チェックサムコンピュータは異なっている、請求項1〜7のいずれか1項に記載のシステム。
- 個々の前記チェックサムコンピュータは、前記チェックサムを計算するために異なる多項式を使用する、請求項8に記載のシステム。
- 前記チェックサムコンピュータは、異なる初期ベクトルを用いて計算する、請求項8または9に記載のシステム。
- 各計算ユニット(PU0…PUp)は、想定された数の出力ユニットのうちの各出力ユニット(0IO…kIO)について、アドレス、パケット数、データおよびチェックサムを用いて通信パケットを独立して計算する、請求項1〜10のいずれか1項に記載のシステム。
- たとえばネットワークインターフェイス(NI)を介して、前記計算ユニット(PU0…PUp)の前記通信パケットをともに結合して合計パケットkSPn+1にするように、および、オプションでそれをグローバルアドレスおよびチェックサムで補足するように構成された、請求項11に記載のシステム。
- 前記合計パケットが冗長情報を1回だけ送信するように構成された、請求項12に記載のシステム。
- 前記出力変数の少なくとも部分量を各々受信するように、および、これに依存して、インターフェイスを介してコマンドまたは情報を出力するように構成された、複数の出力ユニット0IO…kIOを含む、請求項1〜13のいずれか1項に記載のシステム。
- 各計算ユニットは、チェックサムコンピュータにより、前記出力ベクトルおよび/または前記出力ベクトルの部分量からチェックサムを形成するように構成され、前記出力ベクトルは、前記出力ユニットに転送されるべき前記出力変数を含み、前記計算ユニットの前記チェックサムコンピュータは異なっており、前記出力ユニットは、受信されたデータパケットがすべての計算ユニット(PU0…PUp)の正しいチェックサムを有するかどうかをチェックすることができる、請求項14に記載のシステム。
- 前記出力ユニットは、すべての計算ユニットのすべてのチェックサムが正しい場合のみ、前記インターフェイスへの出力を実行するように構成される、請求項15に記載のシステム。
- 前記出力ユニットは、すべての計算ユニットの最小数のチェックサムが正しい場合のみ、前記インターフェイスへの出力を実行するように構成される、請求項15に記載のシステム。
- 前記計算ユニット(PU)は中央システム(CU、CU*)に割り当てられ、前記システムは、入力および/または出力ユニットへの前記中央システムの接続のためのネットワーク(N)を含む、請求項1〜17のいずれか1項に記載のシステム。
- 利用可能性を増加させるための第2の冗長ネットワーク(N*)を含む、請求項18に記載のシステム。
- 請求項1〜19のいずれか1項に記載のシステムとして各々設計された2つの中央システムを含む、冗長システム。
- 前記中央システム同士は、各サイクルの後に少なくともすべての新規の状態ベクトルを互いに交換するように構成される、請求項20に記載の冗長システム。
- 前記中央システムの前記計算ユニットによって生成された前記状態ベクトルの、および/または、おそらくは出力および/または入力ベクトルの比較が差異をもたらす場合、各中央システムはサービスモードに入るように構成される、請求項21に記載の冗長システム。
- 前記サービスモードでは、少なくとも他の計算ユニットとは異なるデータを生成した計算ユニットのプログラムが新たにロードされる、請求項22に記載の冗長システム。
- 前記サービスモードから動作モードに戻った前記中央システムは、スレーブとして動作を再開する、請求項21または22に記載の冗長システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH00946/16 | 2016-07-21 | ||
CH00946/16A CH712732B1 (de) | 2016-07-21 | 2016-07-21 | Computerisiertes System. |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018014102A true JP2018014102A (ja) | 2018-01-25 |
JP2018014102A5 JP2018014102A5 (ja) | 2020-08-06 |
JP6934346B2 JP6934346B2 (ja) | 2021-09-15 |
Family
ID=56615793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017140717A Active JP6934346B2 (ja) | 2016-07-21 | 2017-07-20 | コンピュータ化されたシステムおよび冗長システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US10691080B2 (ja) |
EP (1) | EP3273352B1 (ja) |
JP (1) | JP6934346B2 (ja) |
CA (1) | CA2973963A1 (ja) |
CH (1) | CH712732B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10112727B1 (en) * | 2017-08-29 | 2018-10-30 | Kitty Hawk Corporation | Actuator monitoring system using inertial sensors |
CN112084071B (zh) * | 2020-09-14 | 2023-09-19 | 海光信息技术股份有限公司 | 一种计算单元运算加固方法、并行处理器及电子设备 |
WO2024046777A1 (de) * | 2022-08-31 | 2024-03-07 | Siemens Mobility GmbH | Vorrichtung zur steuerung eines verkehrssystems, stellbares element eines verkehrssystems, verkehrssystem |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2682251B2 (ja) * | 1991-04-05 | 1997-11-26 | 株式会社日立製作所 | 多重化制御装置 |
JPH07129426A (ja) * | 1993-10-29 | 1995-05-19 | Hitachi Ltd | 障害処理方式 |
US7987391B2 (en) * | 2003-03-20 | 2011-07-26 | Oracle America, Inc. | Fault tolerance using digests |
JP2008505012A (ja) * | 2004-07-06 | 2008-02-21 | ダイムラー・アクチェンゲゼルシャフト | 冗長データバスシステム |
US7904787B2 (en) * | 2007-01-09 | 2011-03-08 | International Business Machines Corporation | Pipelined cyclic redundancy check for high bandwidth interfaces |
US8069367B2 (en) * | 2009-05-05 | 2011-11-29 | Lockheed Martin Corporation | Virtual lock stepping in a vital processing environment for safety assurance |
US8144734B2 (en) * | 2009-05-06 | 2012-03-27 | Avaya Inc. | Intelligent multi-packet header compression |
DE102010037457B4 (de) * | 2010-09-10 | 2012-06-21 | Technische Universität Dresden | Verfahren zur Datenverarbeitung zum Bereitstellen eines Wertes zum Ermitteln, ob bei einer Ausführung eines Programms ein Fehler aufgetreten ist, Verfahren zur Datenverarbeitung zum Ermitteln, ob bei einer Ausführung eines Programms ein Fehler aufgetreten ist, Verfahren zum Erzeugen von Programm-Code, Datenverarbeitungsanordnungen zum Bereitstellen eines Wertes zum Ermitteln, ob bei einer Ausführung eines Programms ein Fehler aufgetreten ist, Datenverarbeitungsanordnungen zum Ermitteln, ob bei einer Ausführung eines Programms ein Fehler aufgetreten ist, und Datenverarbeitungsanordnungen zum Erzeugen von Programm-Code |
-
2016
- 2016-07-21 CH CH00946/16A patent/CH712732B1/de not_active IP Right Cessation
-
2017
- 2017-07-18 CA CA2973963A patent/CA2973963A1/en active Pending
- 2017-07-19 EP EP17182060.8A patent/EP3273352B1/de active Active
- 2017-07-20 JP JP2017140717A patent/JP6934346B2/ja active Active
- 2017-07-21 US US15/656,247 patent/US10691080B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180024506A1 (en) | 2018-01-25 |
CH712732A1 (de) | 2018-01-31 |
EP3273352A1 (de) | 2018-01-24 |
CA2973963A1 (en) | 2018-01-21 |
US10691080B2 (en) | 2020-06-23 |
EP3273352B1 (de) | 2022-09-21 |
CH712732B1 (de) | 2021-02-15 |
JP6934346B2 (ja) | 2021-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9716612B2 (en) | Evaluation of field replaceable unit dependencies and connections | |
JP6934346B2 (ja) | コンピュータ化されたシステムおよび冗長システム | |
US10114356B2 (en) | Method and apparatus for controlling a physical unit in an automation system | |
US10152395B2 (en) | Fault tolerant systems and method of using the same | |
US9367375B2 (en) | Direct connect algorithm | |
CN109753391A (zh) | 处理器的一个或多个结构的功能测试的***、装置和方法 | |
WO2009155993A1 (en) | A safety system for a machine | |
JP7202448B2 (ja) | 安全性が要求されるプロセスを監視する自動化システム | |
US20150193341A1 (en) | Method And System Of Synchronizing Processors To The Same Computational Point | |
KR101560497B1 (ko) | 락스텝으로 이중화된 프로세서 코어들의 리셋 제어 방법 및 이를 이용하는 락스텝 시스템 | |
JP2020021341A (ja) | 冗長化システム | |
JP2022088346A (ja) | コア同期のためのデバッグトレースストリーム | |
EP3673373A1 (en) | Ensuring a correct program sequence in a dual-processor architecture | |
JP6556373B2 (ja) | フォールトトレラントシステム | |
JP2013161354A (ja) | データ照合装置、照合方法及びそれを用いた安全保安システム | |
JP2016157247A (ja) | 情報処理装置 | |
US11290881B2 (en) | Method for functionally secure connection identification | |
JP2020145670A (ja) | 1つ以上の判定要素を用いてデータコピーのクロスチェックを実行するための装置及び方法 | |
JP7267400B2 (ja) | 安全性が要求されるプロセスを監視する自動化システム | |
CN110399258B (zh) | 一种服务器***的稳定性测试方法、***及装置 | |
WO2020090034A1 (ja) | 処理装置 | |
KR101540975B1 (ko) | 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치 및 방법 | |
Gamer et al. | Increasing Efficiency of M-out-of-N Redundancy | |
RU139233U1 (ru) | Устройство контроля и управления реконфигурацией трёхканальной вычислительной системы | |
JP6545427B1 (ja) | 通信システム、通信装置、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6934346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |