KR101925237B1 - 디지털 집적회로에 적용되는 esd 검출 장치, 방법 및 집적회로 - Google Patents

Abstract

디지털 집적회로에 적용되는 ESD 검출 장치, 집적회로 및 방법에 관한 것이다. 본원 발명에 따른 장치는 트리거 집합 모듈에 대한 판독 동작을 트리거링하도록 구성되는 체크 판독 제어 모듈; 상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 오버런이 존재하는 지의 여부를 결정하도록 구성되는 체크 연산 모듈을 포함한다. 본원 발명은 간단한 회로 구조를 사용하여 ESD 오버런을 검출하고, 외부 메인 컨트롤러의 리소스를 점용할 필요가 없기에, 다른 동작에 영향을 미치지 않으며, 효율을 향상시키고, ESD 오버런을 실시간으로 발견할 수 있다.

Description

디지털 집적회로에 적용되는 ESD 검출 장치, 방법 및 집적회로{ESD DETECTION APPARATUS AND METHOD APPLIED TO DIGITAL INTEGRATED CIRCUIT, AND INTEGRATED CIRCUIT}

본원 발명은 ESD 검출 기술분야에 관한 것으로, 특히 디지털 집적회로에 적용되는 ESD 검출 장치, 집적회로 및 방법에 관한 것이다.

ESD(Electro-Static discharge) 정전 방전은 줄곧 집적회로 설계시에 감안해야할 중요한 요인이다. 집적회로가 ESD에 대한 허용 전압은 하나의 상한이 있는데 예를 들어 10KV는 집적회로가 -10KV로부터 +10KV까지의 ESD전압을 허용하는 것을 의미한다. 만약 ESD 전압이 이 범위를 초과하면, ESD 오버런(overrun)이 발생된다. ESD 오버런은 집적회로 내부의 소자의 일시적인 또는 영구적인 손상을 야기할 수 있다.

디지털 회로에 있어서, ESD 오버런은 디지털 회로의 기본 저장 유닛 트리거의 값이 "0"으로부터 "1" 또는 "1"로부터 "0"으로의 변화를 야기함으로써, 이 트리거와 관련된 회로 연산 에러, 나아가 전체 회로 기능 에러를 초래할 수 있다. 회로 작동 과정에서, ESD 오버런이 발생되면, 회로 작동 에러를 초래할 수 있다. 만약 검출 및 회복 조치가 없으면, 회로는 줄곧 에러 상태에서 작동되어, 전체 기능 혼란을 초래한다.

통상적인 ESD 검출 방법은 일반적으로 피동적인 것이고, 외부 메인 컨트롤러를 통하여 종래 회로의 상태를 정기적으로 조회하며, 회로 상태가 예정에 부합되지 않는 것이 검출되면, ESD 오버런이 발생된 것으로 인정됨으로써, 회로 리셋을 진행한다. 하지만, 이러한 방식은 외부 메인 컨트롤러의 리소스를 점용하여 다른 동작에 영향을 미치고, 효율이 비교적 낮으며, ESD 오버런을 실시간으로 발견할 수 없다.

따라서, 선행기술에 존재하는 문제를 해결하는 ESD 주동 검출 장치가 절실히 필요된다.

상기 문제를 감안하여, 본원 발명은 상기 문제를 극복하거나 상기 문제를 적어도 부분적으로 해결하는 디지털 집적회로에 적용되는 ESD 검출 장치, 집적회로 및 방법을 제공한다.

본원 발명의 일 양태에 따르면, 트리거(Flip-flop) 집합 모듈에 대한 판독 동작을 트리거링하도록 구성되는 체크 판독 제어 모듈; 상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런(overrun)이 존재하는 지의 여부를 결정하도록 구성되는 체크 연산 모듈을 포함하고, 다른 모듈의 기록 동작을 상기 트리거 집합 모듈에 전송하고, 기록 동작이 존재하지 않을 경우, 상기 체크 판독 제어 모듈로부터의 판독 동작을 상기 트리거 집합 모듈에 송신하도록 구성되는 멀티플렉서 모듈을 더 포함하는 것을 특징으로 하는 디지털 집적회로에 적용되는 ESD (Electro-Static discharge) 검출 장치를 제공한다.

본원 발명의 다른 일 양태에 따르면, ESD 판독 동작에 따라, 상기 ESD 판독 동작에 대응되는 트리거 값을 전송하도록 구성되는 트리거 집합 모듈; 상기 ESD 판독 동작을 상기 트리거 집합 모듈에 송신하고, 수신된 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런 신호를 송신하는 지의 여부를 결정하도록 구성되는 ESD 검출 모듈; 수신된 ESD 오버런 신호에 따라 외부 메인 컨트롤러에 중단 신호를 생성하여, 리셋 동작을 하도록 구성되는 중단 생성 모듈을 포함하는 ESD 검출 기능을 구비하는 디지털 집적회로를 제공한다.

본원 발명의 또 다른 일 양태에 따르면, 트리거 집합 모듈에 대한 판독 동작을 트리거링하는 단계; 상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 모든 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정하는 단계를 포함하는 디지털 집적회로에 적용되는 ESD 검출 방법을 제공한다.

본원 발명의 또 다른 일 양태에 따르면, ESD 판독 동작에 따라, 상기 ESD 판독 동작에 대응되는 트리거 값을 송신하는 단계; 수신된 상기 트리거 값에 따라 체크 산출을 진행하고, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런 신호를 송신하는 지의 여부를 결정하는 단계; 수신된 상기 ESD 오버런 신호에 따라 외부 메인 컨트롤러에 중단 신호를 생성하여, 리셋 동작을 하도록 하는 단계를 포함하고, 다른 모듈에 기록 동작이 존재할 경우, 기록 동작을 상기 트리거 집합 모듈에 전송하고, 기록 동작이 존재하지 않을 경우, 체크 판독 제어 모듈로부터의 판독 동작을 상기 트리거 집합 모듈에 송신하는 단계를 더 포함하는 디지털 집적회로의 ESD 검출 방법을 제공한다.

본원 발명의 디지털 집적회로에 적용되는 ESD 검출 장치, 집적회로 및 방법에 따라, 체크 판독 제어 모듈 및 체크 연산 모듈을 통하여, 상기 트리거 집합 모듈이 전송한 트리거 값에 대해 체크 산출을 진행하고, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정한다. 따라서, 본원 발명은 간단한 회로 구조를 사용하여 ESD 오버런을 검출하고, 외부 메인 컨트롤러의 리소스를 점용할 필요가 없기에, 다른 동작에 영향을 미치지 않으며, 효율을 향상시키고, ESD 오버런을 실시간으로 발견할 수 있다.

상기 설명은 단지 본원 발명의 기술적 해결수단에 대한 개념적인 서술이고, 본원 발명의 기술적 해결수단을 더욱 명확하게 이해하기 위하여 명세서의 내용에 따라 실시할 수 있으며, 또한 본원 발명의 상기 및 기타 목적, 특징과 장점을 더욱 명확하고 이해하기 쉽게 하기 위하여 이하 본원 발명의 구체적인 실시형태를 서술한다.

하기의 바람직한 실시형태의 구체적인 서술을 통해 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에 있어서 여러가지 기타 장점과 유익한 점이 명확해질 것이다. 부가 도면은 바람직한 실시형태의 목적을 나타내는 것인 바, 본원 발명을 한정하기 위한 것은 아니다. 또한, 전체 부가 도면에서 동일한 참조 부호는 동일한 부재를 표시한다. 부가 도면은 하기와 같다.
도1은 본원 발명의 디지털 집적회로에 적용되는 ESD 검출 장치의 일 실시예의 모식도를 도시하고;
도2는 본원 발명의 디지털 집적회로에 적용되는 ESD 검출 장치의 다른 일 실시예의 모식도를 도시하며;
도3은 본원 발명의 디지털 집적회로에 적용되는 ESD 검출 장치에서 체크 연산 모듈의 일 실시예의 모식도를 도시하고;
도4는 본원 발명의 디지털 집적회로에 적용되는 ESD 검출 장치의 다른 일 실시예의 모식도를 도시하며;
도5는 본원 발명의 ESD 검출 기능을 구비하는 디지털 집적회로의 일 실시예의 모식도를 도시하고;
도6은 본원 발명의 디지털 집적회로에 적용되는 ESD 검출 방법의 일 실시예의 흐름도를 도시하며;
도7은 본원 발명의 디지털 집적회로에 적용되는 ESD 검출 방법의 다른 일 실시예의 흐름도를 도시하고;
도8은 본원 발명의 디지털 집적회로에 적용되는 ESD 검출 방법에서 단계S2의 일 실시예의 흐름도를 도시하며;
도9는 본원 발명의 디지털 집적회로에 적용되는 ESD 검출 방법의 다른 일 실시예의 흐름도를 도시하고;
도10은 본원 발명의 디지털 집적회로의 ESD 검출 방법의 일 실시예의 흐름도를 도시한다.

이하 부가 도면을 참조하여 본 발명의 예시적 실시예에 대하여 구체적으로 설명하도록 한다. 부가 도면에서는 본 발명의 예시적 실시예를 나타냈으나, 여러가지 형식으로 본 발명을 구현할 수 있으며 여기에 서술된 실시예에 한정되어서는 아니됨을 이해하여야 한다. 반대로, 이러한 실시예를 제공하는 것은 발명이 속하는 기술분야의 통상의 지식을 가진 자에게 본 발명을 더욱 확실하게 이해하게 하기 위함이고 본 발명의 범위를 완전하게 전달하기 위함이다.

도1을 참조하면, 본원 발명의 실시예는 트리거 집합 모듈에 대한 판독 동작을 트리거링하도록 구성되는 체크 판독 제어 모듈(11); 상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정하도록 구성되는 체크 연산 모듈(12)을 포함하는 디지털 집적회로에 적용되는 ESD 검출 장치를 제공한다.

체크 연산의 방식은 여러가지가 있고, 흔히 볼 수 있는 것으로 패리티(Parity) 체크, 합계 체크 및 순환 중복 체크(Cyclic Redundancy Check, CRC) 등이 있다. CRC는 네트워크 데이터 패킷 또는 컴퓨터 파일 등 데이터에 따라 소수의 고정 비트수가 생성되는 해시(discrete) 함수이다. 데이터 전송 또는 저장 후에 나타날 수 있는 에러를 검출 또는 체크하기 위한 것이다. 생성된 숫자는 전송 또는 저장되기 전에 산출되어 데이터의 뒤에 부가된 후, 수신자는 체크하여 데이터가 변화하는 지의 여부를 결정한다. 상기 함수가 이진법의 컴퓨터 하드웨어를 사용하기 용이하기에, 수학적 분석이 쉽고, 특히 데이터 에러를 검출하기 용이하므로, 본 실시예는 CRC 체크 연산을 구체적으로 사용한다.

구체적으로, 상기 체크 판독 제어 모듈(11)은 CRC 판독 제어 모듈로 구성되고, 판독 레지스터(register) 제어 버스(bus)를 통하여 트리거 집합 모듈에 대한 판독 동작을 트리거링하며, 상기 트리거 집합 모듈은 판독 동작을 수신한 후, 레지스터 판독 데이터 버스를 통하여 트리거 값을 상기 체크 연산 모듈(12)에 전송한다.

상기 트리거 집합 모듈은 모든 트리거를 포함할 수 있고, 부분적인 트리거만 포함할 수도 있으며, 상기 부분적인 트리거의 개수는 반드시 전체 디지털 회로가 ESD 오버런이 발생하는 지의 여부를 결정하는데 충분하여야 한다. 상기 트리거 값은 판독된 상기 트리거 집합 모듈의 모든 트리거의 값일 수 있고, 판독된 상기 트리거 집합 모듈의 모든 트리거의 값의 일부일 수도 있지만, 어떠한 경우든지를 막론하고, 상기 트리거 값은 반드시 전체 디지털 회로가 ESD 오버런이 발생하는 지의 여부를 결정하는데 충분하여야 한다.

상기 체크 연산 모듈(12)은 상기 트리거 값에 따라 CRC 산출을 진행하고, 이번 CRC 산출 결과와 과거 CRC 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정한다.

상기 과거 CRC 산출 결과는 통상적으로 지난번 CRC 산출의 결과이다.

따라서, 본원 발명은 간단한 회로 구조를 사용하여 ESD 오버런을 검출하고, 외부 메인 컨트롤러의 리소스를 점용할 필요가 없기에, 다른 동작에 영향을 미치지 않으며, 효율을 향상시키고, ESD 오버런을 실시간으로 발견할 수 있다.

도2를 참조하면, 본원 발명의 다른 일 실시예는 체크 판독 제어 모듈(11) 및 체크 연산 모듈(12)을 포함하고, 다른 모듈에 기록 동작이 존재할 경우, 다른 모듈의 기록 동작을 상기 트리거 집합 모듈에 전송하고, 그렇지 않으면, 상기 체크 판독 제어 모듈(11)로부터 수신된 판독 동작을 상기 트리거 집합 모듈에 송신하도록 구성되는 멀티플렉서(Multiplexer) 모듈(13)을 더 포함하는 디지털 집적회로에 적용되는 ESD 검출 장치를 제공한다.

상기 다른 모듈은 트리거 집합 모듈에 대하여 기록 동작을 수행할 수 있는 예를 들어 MCU 모듈과 같은 임의의 모듈을 포함한다.

멀티플렉서 모듈(13)은 다른 모듈로 부터의 기록 레지스터 제어 버스 또는 체크 판독 제어 모듈로 부터의 판독 레지스터 제어 버스의 동작을 선택하여 출력한다. 다른 모듈로 부터의 기록 레지스터 제어 버스에 기록 동작이 존재하지 않을 경우, 체크 판독 제어 모듈로 부터의 판독 레지스터 제어 버스의 동작을 선택하여 출력하고, 상기 체크 판독 제어 모듈(11)로 부터의 1셋트의 판독 동작을 상기 트리거 집합 모듈에 출력한다.

따라서, 본 실시예는 상기 멀티플렉서 모듈(13)을 통하여, 상기 다른 모듈에 기록 동작이 존재하지 않을 경우, 상기 체크 판독 제어 모듈(11)로 부터의 판독 동작을 상기 트리거 집합 모듈에송신하여, 상기 트리거 집합 모듈에 대하여 ESD 검출하는 동시에 다른 모듈에 영향을 미치지 않는 다른 동작을 구현할 수 있다.

본원 발명의 다른 일 실시예는 디지털 집적회로에 적용되는 ESD 검출 장치를 제공하고, 도3을 참조하면, 상기 체크 연산 모듈(12)은 알고리즘 비트폭에 따라 트리거 값을 수신한 후, 상기 체크 판독 제어 모듈에 다음 1셋트의 데이터의 요청 신호를 모든 트리거 값 산출이 완료될 때까지 송신하도록 구성되는 판독 요청 모듈(121)을 포함한다.

구체적으로, 상기 체크 연산 모듈(12)에서 체크 산출된 알고리즘 비트폭은 응용에 따라 결정되고, 체크 산출의 알고리즘 비트폭이 N이면, 상기 체크 연산 모듈(12)은 한번에 N개의 bits의 데이터를 산출할 수 있음을 표시한다.

상기 체크 산출의 알고리즘 비트폭은 상기 트리거 집합 모듈의 트리거 개수에 따라 조정함으로써, ESD 검출이 필요한 트리거 개수에 따라, 상기 체크 연산 모듈(12)의 체크 산출의 알고리즘 비트폭을 조정하여, 더욱 원활한 ESD 검출을 구현한다.

이번 N개의 bits의 데이터 산출이 완성된 후, 상기 체크 연산 모듈(12)은 상기 체크 판독 제어 모듈(11)에 다음 데이터 요청 신호를 송신하고, 다음 1셋트의 N개의 bits 데이터를 요청한다. 다음으로, 상기 체크 판독 제어 모듈(11)은 판독 데이터를 상기 체크 연산 모듈(12)에 전송하고, 모든 트리거의 값이 상기 체크 연산 모듈(12)에 송신되어 산출될 때까지 순차적으로 순환한다.

결과 비교 모듈(122)은 상기 모든 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과에 따라 비교하여, ESD 오버런이 존재하는 지의 여부를 결정하도록 구성된다.

구체적으로, 상기 결과 비교 모듈(122)은 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과가 동일하면, ESD가 오버런되지 않고, 그렇지 않으면, ESD가 오버런되도록 구체적으로 구성된다.

따라서, 본 실시예는 판독 요청 모듈(121)을 통하여 체크 산출의 알고리즘 비트폭을 통한 트리거의 값을 차례로(Lot by lot) 판독하는 것을 구현하고, 트리거의 값의 체크 산출을 완성하며, 구현형태가 더욱 원활하다. 본 실시예는 결과 비교 모듈(122)을 통하여, 이번 체크 산출 결과와 과거 산출 결과를 비교하여 ESD 오버런이 존재하는 지의 여부를 획득할 수 있고 알고리즘이 간단하며, ESD 검출 효율이 높아, 실시간 ESD 검출을 구현할 수 있다.

도4를 참조하면, 본원 발명의 다른 일 실시예는 다른 모듈에 기록 동작이 존재할 경우, 버스 표지 신호를 제1수치로 하고, 그렇지 않으면, 버스 표지 신호를 제2수치로 하도록 구성되는 버스 모니터링 모듈(14)을 더 포함하는 디지털 집적회로에 적용되는 ESD 검출 장치를 제공한다.

구체적으로, 상기 제1수치는 1이고, 상기 제2수치는 0이다.

상기 체크 연산 모듈(12)은 상기 버스 표지 신호가 제2수치로 되고, 상기 모든 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면, 상기 ESD가 오버런되도록 더 구성된다.

구체적으로, 상기 버스 모니터링 모듈(14)의 기능은 다른 모듈로 부터의 기록 레지스터 제어 버스를 모니터링하는 것이고, 만약 다른 모듈로 부터의 기록 레지스터 제어 버스의 기록 동작이 검출되면, 버스 표지 신호를 1로 하고, 이번 체크 산출이 완성된 후, 상기 버스 표지 신호를 0으로 한다. 만약 상기 버스 표지 신호를 0으로 하고 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면 상기 ESD가 오버런된다.

도5를 참조하면, 본원 발명의 실시예는 ESD 판독 동작에 따라, 상기 ESD 판독 동작에 대응되는 모든 트리거 값을 전송하도록 구성되는 트리거 집합 모듈(51); 상기 ESD 판독 동작을 상기 트리거 집합 모듈에 송신하고, 수신된 상기 모든 트리거 값에 따라 체크 산출을 진행하며, 상기 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런 신호를 송신하는 지의 여부를 결정하도록 구성되는 ESD 검출 모듈(52); 수신된 상기 ESD 오버런 신호에 따라 외부 메인 컨트롤러에 중단 신호를 생성하여, 리셋 동작을 하도록 구성되는 중단 생성 모듈(53)을 포함하는 ESD 검출 기능을 구비하는 디지털 집적회로를 제공한다.

본 실시예는 상기 ESD 검출 모듈(52)이 상기 트리거 집합 모듈(51)에 대한 ESD 상황에 따라 검출하고, ESD 검출 모듈(52)이 검출한 ESD 오버런 신호에 따라 외부 메인 컨트롤러에 중단 신호를 생성하여, 리셋 동작을 하도록 한다. 따라서, 본원 발명은 간단한 회로 구조를 사용하여 ESD 오버런을 검출하고, 외부 메인 컨트롤러의 리소스를 점용할 필요가 없기에, 다른 동작에 영향을 미치지 않으며, 효율을 향상시키고, ESD 오버런을 실시간으로 발견할 수 있다.

본원 발명의 구체적인 구현에서, 도1을 참조하면, 상기 ESD 검출 모듈(52)은 트리거 집합 모듈에 대한 판독 동작을 트리거링하도록 구성되는 체크 판독 제어 모듈(11); 상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 모든 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정하도록 구성되는 체크 연산 모듈(12)을 포함한다.

체크 연산의 방식은 여러가지가 있고, 흔히 볼 수 있는 것으로 패리티 체크, 합계 체크 및 순환 중복 체크 등이 있다. CRC는 네트워크 데이터 패킷 또는 컴퓨터 파일 등 데이터에 따라 소수의 고정 비트수가 생성되는 해시 함수이다. 데이터 전송 또는 저장 후에 나타날 수 있는 에러를 검출 또는 체크하기 위한 것이다. 생성된 숫자는 전송 또는 저장되기 전에 산출되어 데이터의 뒤에 부가된 후, 수신자는 체크하여 데이터가 변화하는 지의 여부를 결정한다. 상기 함수가 이진법의 컴퓨터 하드웨어를 사용하기 용이하기에, 수학적 분석이 쉽고, 특히 데이터 에러를 검출하기 용이하므로, 본 실시예는 CRC 체크 연산을 구체적으로 사용한다.

구체적으로, 상기 체크 판독 제어 모듈(11)은 CRC판독 제어 모듈로 구성되고, 체크 산출의 판독 레지스터 제어 버스를 통하여 트리거 집합 모듈 에 대한 판독 동작을 트리거링하며, 상기 트리거 집합 모듈은 판독 동작을 수신한 후, 레지스터 판독 데이터 버스를 통하여 트리거 값을 상기 체크 연산 모듈(12)에 전송한다.

상기 체크 연산 모듈(12)은 상기 트리거 값에 따라 CRC 산출을 진행하고, 이번 CRC 산출 결과와 과거 CRC 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정한다.

상기 과거 CRC 산출 결과는 통상적으로 지난번 CRC 산출의 결과이다.

본원 발명의 다른 구체적인 구현에서, 도2를 참조하면, 상기 ESD 검출 모듈(52)은 체크 판독 제어 모듈(11) 및 체크 연산 모듈(12)을 포함하고, 다른 모듈에 기록 동작이 존재할 경우, 다른 모듈의 기록 동작을 상기 트리거 집합 모듈에 전송하고, 그렇지 않으면, 상기 체크 판독 제어 모듈(11)로부터 수신된 판독 동작을 상기 트리거 집합 모듈에 송신하도록 구성되는 멀티플렉서 모듈(13)을 더 포함한다.

멀티플렉서 모듈(13)은 다른 모듈로 부터의 기록 레지스터 제어 버스 또는 체크 판독 제어 모듈로 부터의 판독 레지스터 제어 버스의 동작을 선택하여 출력한다. 다른 모듈로 부터의 기록 레지스터 제어 버스에 기록 동작이 존재하지 않을 경우, 체크 판독 제어 모듈로 부터의 판독 레지스터 제어 버스의 동작을 선택하여 출력하고, 상기 체크 판독 제어 모듈(11)로 부터의 1셋트의 판독 동작을 상기 트리거 집합 모듈에 출력한다.

따라서, 본 실시예는 상기 멀티플렉서 모듈(13)을 통하여, 상기 다른 모듈에 기록 동작이 존재하지 않을 경우, 상기 체크 판독 제어 모듈(11)로 부터의 판독 동작을 상기 트리거 집합 모듈에 송신하고, 상기 트리거 집합 모듈에 대하여 ESD 검출하는 동시에 다른 모듈에 영향을 미치지 않는 다른 동작을 구현할 수 있다.

본원 발명의 다른 구체적인 구현에서, 도3을 참조하면, 상기 체크 연산 모듈(12)은 알고리즘 비트폭에 따라 트리거 값을 수신한 후, 상기 체크 판독 제어 모듈에 다음 1셋트의 데이터의 요청 신호를 트리거 값 산출이 완료될 때까지 송신하도록 구성되는 판독 요청 모듈(121)을 포함한다.

구체적으로, 상기 체크 연산 모듈(12)에서 체크 산출의 알고리즘 비트폭은 응용에 따라 결정되고, 체크 산출의 알고리즘 비트폭이 N이면, 상기 체크 연산 모듈(12)은 한번에 N개의 bits의 데이터를 산출할 수 있음을 표시한다.

상기 체크 산출의 알고리즘 비트폭은 상기 트리거 집합 모듈의 트리거 개수에 따라 조정함으로써, ESD 검출이 필요한 트리거 개수에 따라, 상기 체크 연산 모듈(12)의 체크 산출의 알고리즘 비트폭을 조정하여, 더욱 원활한 ESD 검출을 구현한다.

이번 N개의 bits의 데이터 산출이 완성된 후, 상기 체크 연산 모듈(12)은 상기 체크 판독 제어 모듈(11)에 다음 데이터 요청 신호를 송신하고, 다음 1셋트의 N개의 bits 데이터를 요청한다. 다음으로, 상기 체크 판독 제어 모듈(11)은 판독 데이터를 상기 체크 연산 모듈(12)에 전송하고, 모든 트리거의 값이 상기 체크 연산 모듈(12)에 송신되어 산출될 때까지 순차적으로 순환한다.

결과 비교 모듈(122)은 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과에 따라 비교하여, ESD 오버런이 존재하는 지의 여부를 결정하도록 구성된다.

구체적으로, 상기 결과 비교 모듈(122)은 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과가 동일하면, ESD가 오버런되지 않고, 그렇지 않으면, ESD가 오버런되도록 구체적으로 구성된다.

따라서, 본 실시예는 판독 요청 모듈(121)을 통하여 체크 산출의 알고리즘 비트폭을 통한 트리거의 값을 차례로 판독하는 것을 구현하고, 트리거의 값의 체크 산출을 완성하며, 구현형태가 더욱 원활하다. 본 실시예는 결과 비교 모듈(122)을 통하여, 이번 체크 산출 결과와 과거 산출 결과를 비교하여 ESD 오버런이 존재하는 지의 여부를 획득할 수 있고 알고리즘이 간단하며, ESD 검출 효율이 높아, 실시간의 ESD 검출을 구현할 수 있다.

본원 발명의 다른 구체적인 구현에서, 도4를 참조하면, 상기 ESD 검출 모듈(52)은 다른 모듈에 기록 동작이 존재할 경우, 버스 표지 신호를 제1수치로 하고, 그렇지 않으면, 버스 표지 신호를 제2수치로 하도록 구성되는 버스 모니터링 모듈(14)을 더 포함한다.

구체적으로, 상기 제1수치는 1이고, 상기 제2수치는 0이다.

상기 체크 연산 모듈(12)은 상기 버스 표지 신호가 제2수치로 되고, 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면, 상기 ESD가 오버런되도록 더 구성된다.

구체적으로, 상기 버스 모니터링 모듈(14)의 기능은 다른 모듈로 부터의 기록 레지스터 제어 버스를 모니터링하는 것이고, 만약 다른 모듈로 부터의 기록 레지스터 제어 버스의 기록 동작이 검출되면, 버스 표지 신호를 1로 하고, 이번 체크 산출이 완성된 후, 상기 버스 표지 신호를 0으로 한다. 만약 상기 버스 표지 신호를 0으로 하고 상기 트리거 값의 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면 상기 ESD가 오버런된다.

도6을 참조하면, 본원 발명의 실시예는 트리거 집합 모듈에 대한 판독 동작을 트리거링하는 단계S1; 상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 모든 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정하는 단계S2를 포함하는 디지털 집적회로에 적용되는 ESD 검출 방법을 제공한다.

체크 연산의 방식은 여러가지가 있고, 흔히 볼 수 있는 것으로 패리티 체크, 합계 체크 및 순환 중복 체크 등이 있다. CRC는 네트워크 데이터 패킷 또는 컴퓨터 파일 등 데이터에 따라 소수의 고정 비트수가 생성되는 해시 함수이다. 데이터 전송 또는 저장 후에 나타날 수 있는 에러를 검출 또는 체크하기 위한 것이다. 생성된 숫자는 전송 또는 저장되기 전에 산출되어 데이터의 뒤에 부가된 후, 수신자는 체크하여 데이터가 변화하는 지의 여부를 결정한다. 상기 함수가 이진법의 컴퓨터 하드웨어를 사용하기 용이하기에, 수학적 분석이 쉽고, 특히 데이터 에러를 검출하기 용이하므로, 본 실시예는 CRC 체크 연산을 구체적으로 사용한다.

구체적으로, CRC체크 판독 제어 모듈의 판독 레지스터 제어 버스를 통하여 트리거 집합 모듈에 대한 판독 동작을 트리거링하고, 상기 트리거 집합 모듈은 판독 동작을 수신한 후, 레지스터 판독 데이터 버스를 통하여 트리거 값을 전송 및 체크 산출한다.

상기 트리거 집합 모듈은 모든 트리거를 포함할 수 있고, 부분적인 트리거만 포함할 수도 있으며, 상기 부분적인 트리거의 개수는 반드시 전체 디지털 회로가 ESD 오버런이 발생하는 지의 여부를 결정하는데 충분하여야 한다. 상기 트리거 값은 판독된 상기 트리거 집합 모듈의 모든 트리거의 값일 수 있고, 판독된 상기 트리거 집합 모듈의 모든 트리거의 값의 일부일 수도 있지만, 어떠한 경우든지를 막론하고, 상기 트리거 값은 반드시 전체 디지털 회로가 ESD 오버런이 발생하는 지의 여부를 결정하는데 충분하여야 한다.

상기 트리거 값에 따라 CRC 산출을 진행하고, 이번 CRC 산출 결과와 과거 CRC 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정한다.

상기 과거 CRC 산출 결과는 통상적으로 지난번 CRC 산출의 결과이다.

따라서, 본원 발명은 간단한 회로 구조를 사용하여 ESD 오버런을 검출하고, 외부 메인 컨트롤러의 리소스를 점용할 필요가 없기에, 다른 동작에 영향을 미치지 않으며, 효율을 향상시키고, ESD 오버런을 실시간으로 발견할 수 있다.

도7을 참조하면, 본원 발명의 다른 일 실시예는 다른 모듈에 기록 동작이 존재할 경우, 다른 모듈의 기록 동작을 상기 트리거 집합 모듈에 전송하고, 그렇지 않으면, 상기 체크 판독 제어 모듈로 부터의 판독 동작을 상기 트리거 집합 모듈에 송신하는 단계S3을 더 포함하는 디지털 집적회로에 적용되는 ESD 검출 방법을 제공한다.

상기 다른 모듈은 트리거 집합 모듈에 대하여 기록 동작을 수행할 수 있는 예를 들어 MCU 모듈과 같은 임의의 모듈을 포함한다.

본원 발명은 다른 모듈로 부터의 기록 레지스터 제어 버스 또는 체크 판독 제어 모듈로 부터의 판독 레지스터 제어 버스의 동작을 선택하여 출력한다. 다른 모듈로 부터의 기록 레지스터 제어 버스에 기록 동작이 존재하지 않을 경우, 체크 판독 제어 모듈로 부터의 판독 레지스터 제어 버스의 동작을 선택하여 출력하고, 1셋트의 판독 동작을 상기 트리거 집합 모듈에 출력한다.

따라서, 본 실시예는 상기 다른 모듈에 기록 동작이 존재하지 않을 경우, 상기 체크 판독 제어 모듈로 부터의 판독 동작을 상기 트리거 집합 모듈에 송신하고, 상기 트리거 집합 모듈에 대하여 ESD 검출하는 동시에 다른 모듈에 영향을 미치지 않는 다른 동작을 구현할 수 있다.

본원 발명의 다른 일 실시예는 디지털 집적회로에 적용되는 ESD 검출 방법을 제공하고, 도8을 참조하면, 상기 단계S2는 알고리즘 비트폭에 따라 1셋트의 트리거 값을 수신한 후, 상기 체크 판독 제어 모듈에 다음 1셋트의 데이터의 요청 신호를 모든 트리거 값 산출이 완료될 때까지 송신하는 단계S21; 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과에 따라 비교하여 ESD 오버런이 존재하는 지의 여부를 결정하는 단계S22를 포함한다.

상기 체크 산출의 알고리즘 비트폭은 상기 트리거 집합 모듈의 트리거 개수에 따라 조정함으로써, ESD 검출이 필요한 트리거 개수에 따라, 상기 체크 연산 모듈(12)의 체크 산출의 알고리즘 비트폭을 조정하여, 더욱 원활한 ESD 검출을 구현한다.

이번 N개의 bits의 데이터 산출이 완성된 후, 상기 체크 판독 제어 모듈에 다음 데이터 요청 신호를 송신하고, 다음 1셋트의 N개의 bits 데이터를 요청한다. 다음으로, 상기 체크 판독 제어 모듈은 판독 데이터를 다시 상기 체크 연산 모듈에 전송하여 체크 산출을 진행하고, 모든 트리거의 값이 산출될 때까지 순차적으로 순환한다.

구체적으로, 상기 단계S22는 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과가 동일하면, ESD가 오버런되지 않고, 그렇지 않으면, ESD가 오버런된다.

따라서, 본 실시예는 판독 요청 모듈(121)을 통하여 체크 산출의 알고리즘 비트폭을 통한 트리거의 값을 차례로 판독하는 것을 구현하고, 트리거의 값의 체크 산출을 완성하며, 구현형태가 더욱 원활하다. 본 실시예는 결과 비교 모듈(122)을 통하여, 이번 체크 산출 결과와 과거 산출 결과를 비교하여 ESD 오버런이 존재하는 지의 여부를 획득할 수 있고 알고리즘이 간단하며, ESD 검출 효율이 높아, 실시간의 ESD 검출을 구현할 수 있다.

도9를 참조하면, 본원 발명의 다른 일 실시예는 다른 모듈에 기록 동작이 존재할 경우, 버스 표지 신호를 제1수치로 하고, 그렇지 않으면, 버스 표지 신호를 제2수치로 하는 단계S4를 더 포함하는 디지털 집적회로에 적용되는 ESD 검출 방법을 제공한다.

상기 단계S2는 구체적으로 하기와 같다. 상기 버스 표지 신호가 제2수치로 되고, 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면, 상기 ESD가 오버런된다.

구체적으로, 상기 제1수치는 1이고, 상기 제2수치는 0이다.

구체적으로, 다른 모듈로 부터의 기록 레지스터 제어 버스를 모니터링하고, 만약 다른 모듈로 부터의 기록 레지스터 제어 버스의 기록 동작이 검출되면, 버스 표지 신호를 1로 하고, 이번 체크 산출이 완성된 후, 상기 버스 표지 신호를 0으로 한다. 만약 상기 버스 표지 신호를 0으로 하고 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면, 상기 ESD가 오버런된다.

도10을 참조하면, 본원 발명의 실시예는 ESD 판독 동작에 따라, 상기 ESD 판독 동작에 대응되는 트리거 값을 송신하는 단계P1; 수신된 상기 트리거 값에 따라 체크 산출을 진행하고, 상기 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런 신호를 송신하는 지의 여부를 결정하는 단계P2; 수신된 상기 ESD 오버런 신호에 따라 외부 메인 컨트롤러에 중단 신호를 생성하여, 리셋 동작을 하도록 하는 단계P3을 포함하는 디지털 집적회로의 ESD 검출 방법을 제공한다.

본 실시예는 상기 트리거 집합 모듈에 대한 ESD 상황을 검출하고, 검출된 ESD 오버런 신호는 외부 메인 컨트롤러에 중단 신호를 생성하여 리셋 동작을 하도록 한다. 따라서, 본원 발명은 간단한 회로 구조를 사용하여 ESD 오버런을 검출하고, 외부 메인 컨트롤러의 리소스를 점용할 필요가 없기에, 다른 동작에 영향을 미치지 않으며, 효율을 향상시키고, ESD 오버런을 실시간으로 발견할 수 있다.

본원 발명의 구체적인 구현에서, 도6을 참조하면, 상기 단계P2는 트리거 집합 모듈에 대한 판독 동작을 트리거링하는 단계S1; 상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 모든 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정하는 단계S2를 포함한다.

체크 연산의 방식은 여러가지가 있고, 흔히 볼 수 있는 것으로 패리티 체크, 합계 체크 및 순환 중복 체크 등이 있다. CRC는 네트워크 데이터 패킷 또는 컴퓨터 파일 등 데이터에 따라 소수의 고정 비트수가 생성되는 해시 함수이다. 데이터 전송 또는 저장 후에 나타날 수 있는 에러를 검출 또는 체크하기 위한 것이다. 생성된 숫자는 전송 또는 저장되기 전에 산출되어 데이터의 뒤에 부가된 후, 수신자는 체크하여 데이터가 변화하는 지의 여부를 결정한다. 상기 함수가 이진법의 컴퓨터 하드웨어를 사용하기 용이하기에, 수학적 분석이 쉽고, 특히 데이터 에러를 검출하기 용이하므로, 본 실시예는 CRC 체크 연산을 구체적으로 사용한다.

구체적으로, CRC체크 판독 제어 모듈의 판독 레지스터 제어 버스를 통하여 트리거 집합 모듈에 대한 판독 동작을 트리거링하고, 상기 트리거 집합 모듈은 판독 동작을 수신한 후, 레지스터 판독 데이터 버스를 통하여 트리거 값을 전송 및 체크 산출한다.

상기 트리거 값에 따라 CRC 산출을 진행하고, 이번 CRC 산출 결과와 과거 CRC 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정한다.

상기 과거 CRC 산출 결과는 통상적으로 지난번 CRC 산출의 결과이다.

따라서, 본원 발명은 간단한 회로 구조를 사용하여 ESD 오버런을 검출하고, 외부 메인 컨트롤러의 리소스를 점용할 필요가 없기에, 다른 동작에 영향을 미치지 않으며, 효율을 향상시키고, ESD 오버런을 실시간으로 발견할 수 있다.

도7을 참조하면, 본원 발명의 다른 일 실시예는 다른 모듈에 기록 동작이 존재할 경우, 다른 모듈의 기록 동작을 상기 트리거 집합 모듈에 전송하고, 그렇지 않으면, 상기 체크 판독 제어 모듈로 부터의 판독 동작을 상기 트리거 집합 모듈에 송신하는 단계S3을 더 포함하는 디지털 집적회로에 적용되는 ESD 검출 방법을 제공한다.

본원 발명은 다른 모듈로 부터의 기록 레지스터 제어 버스 또는 체크 판독 제어 모듈로 부터의 판독 레지스터 제어 버스의 동작을 선택하여 출력한다. 다른 모듈로 부터의 기록 레지스터 제어 버스에 기록 동작이 존재하지 않을 경우, 체크 판독 제어 모듈로 부터의 판독 레지스터 제어 버스의 동작을 선택하여 출력하고, 1셋트의 판독 동작을 상기 트리거 집합 모듈에 출력한다.

따라서, 본 실시예는 상기 다른 모듈에 기록 동작이 존재하지 않을 경우, 상기 체크 판독 제어 모듈로 부터의 판독 동작을 상기 트리거 집합 모듈에 송신하고, 상기 트리거 집합 모듈에 대하여 ESD 검출하는 동시에 다른 모듈에 영향을 미치지 않는 다른 동작을 구현할 수 있다.

본원 발명의 다른 일 실시예는 디지털 집적회로에 적용되는 ESD 검출 방법을 제공하고, 도8을 참조하면, 상기 단계S2는 알고리즘 비트폭에 따라 1셋트의 트리거 값을 수신한 후, 상기 체크 판독 제어 모듈에 다음 1셋트의 데이터의 요청 신호를 트리거 값 산출이 완료될 때까지 송신하는 단계S21; 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과에 따라 비교하여 ESD 오버런이 존재하는 지의 여부를 결정하는 단계S22를 포함한다.

상기 체크 산출의 알고리즘 비트폭은 상기 트리거 집합 모듈의 트리거 개수에 따라 조정함으로써, ESD 검출이 필요한 트리거 개수에 따라, 상기 체크 연산 모듈(12)의 체크 산출의 알고리즘 비트폭을 조정하여, 더욱 원활한 ESD 검출을 구현한다.

이번 N개의 bits의 데이터 산출이 완성된 후, 상기 체크 판독 제어 모듈에 다음 데이터 요청 신호를 송신하고, 다음 1셋트의 N개의 bits 데이터를 요청한다. 다음으로, 상기 체크 판독 제어 모듈은 판독 데이터를 다시 상기 체크 연산 모듈에 전송하여 체크 산출을 진행하고, 모든 트리거의 값이 산출될 때까지 순차적으로 순환한다.

구체적으로, 상기 단계S22는 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과가 동일하면, ESD가 오버런되지 않고, 그렇지 않으면, ESD가 오버런된다.

따라서, 본 실시예는 판독 요청 모듈(121)을 통하여 체크 산출의 알고리즘 비트폭을 통한 트리거의 값을 차례로 판독하는 것을 구현하고, 트리거의 값의 체크 산출을 완성하며, 구현형태가 더욱 원활하다. 본 실시예는 결과 비교 모듈(122)을 통하여, 이번 체크 산출 결과와 과거 산출 결과를 비교하여 ESD 오버런이 존재하는 지의 여부를 획득할 수 있고 알고리즘이 간단하며, ESD 검출 효율이 높아, 실시간의 ESD 검출을 구현할 수 있다.

도9를 참조하면, 본원 발명의 다른 일 실시예는 다른 모듈에 기록 동작이 존재할 경우, 버스 표지 신호를 제1수치로 하고, 그렇지 않으면, 버스 표지 신호를 제2수치로 하는 단계S4를 더 포함하는 디지털 집적회로에 적용되는 ESD 검출 방법을 제공한다.

상기 단계S2는 구체적으로 하기와 같다. 상기 버스 표지 신호가 제2수치로 되고, 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면, 상기 ESD가 오버런된다.

구체적으로, 상기 제1수치는 1이고, 상기 제2수치는 0이다.

구체적으로, 다른 모듈로 부터의 기록 레지스터 제어 버스를 모니터링하고, 만약 다른 모듈로 부터의 기록 레지스터 제어 버스의 기록 동작이 검출되면, 버스 표지 신호를 1로 하고, 이번 체크 산출이 완성된 후, 상기 버스 표지 신호를 0으로 한다. 만약 상기 버스 표지 신호를 0으로 하고 상기 모든 트리거 값의 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면, 상기 ESD가 오버런된다.

여기서 제공되는 알고리즘과 표시는 임의의 특정 컴퓨터, 가상 시스템 또는 기타 기기와 고유적인 연관이 존재하지 않는다. 각 통상적인 시스템은 여기에 기반한 시사와 함께 사용할 수 있다. 상기의 설명에 따라, 이러한 시스템을 구성하는 요구에 대한 구조는 자명한 것이다. 또한, 본원 발명은 임의의 특정 프로그래밍 언어를 겨냥하지 않는다. 여기에서 설명하는 본원 발명의 내용은 여러가지 프로그래밍 언어를 이용하여 구현하고, 상기 특정 언어에서 사용된 설명은 본원 발명의 최적의 실시형태를 제시하기 위함을 이해하여야 한다.

여기서 제공되는 명세서에서 대량의 구체적인 내용에 대해 설명하였다. 그러나, 본원 발명의 실시예는 이러한 구체적인 내용이 없는 경우에도 구현될 수 있음을 이해할 수 있다. 일부 구현예에서는 공지된 방법, 구조와 기술에 대해 상세하게 나타내지 않았는 바, 이는 본 명세서의 이해를 흐리지 않게 하기 위함이다.

유사하게, 본 발명을 간소화하고 각 발명에서의 하나 또는 복수개의 이해를 돕기 위해, 상기 본원 발명의 예시적인 실시예의 설명에서, 본원 발명의 각 특징은 가끔 함께 하나의 실시예, 도면 또는 이에 대한 설명으로 나뉠 수 있다. 그러나, 본 발명의 방법을 본원 발명이 보호받고자 하는 범위의 특징이 각 청구항에 명확하게 기재된 특징보다 더 많다는 의도로 해석하거나 반영하여서는 않된다. 더 구체적으로 말하자면, 이하 특허청구범위에서 반영한 바와 같이, 발명의 실시형태는 앞서 공개한 하나의 실시예의 모든 특징보다 적다는데 있다. 따라서, 구체적인 실시형태를 따른 특허청구범위는 이에 따라 당해 구체적인 실시형태에 명확하게 병합되고, 여기서 각각의 청구항 자체는 모두 본원 발명의 단독적인 실시예로 된다.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는, 실시예에서의 기기의 모듈을 대응되게 변화시키고 이들을 당해 실시예와 상이한 하나 또는 복수개의 기기에 설치할 수 있음을 이해할 수 있다. 실시예에서의 모듈 또는 유닛 또는 어셈블리를 하나의 모듈 또는 유닛 또는 어셈블리로 조합할 수 있고, 이 밖에 이들을 복수개의 서브 모듈 또는 서브 유닛 또는 서브 어셈블리로 나눌 수 있다. 이러한 특징 및/또는 단계 또는 유닛 중의 적어도 일부가 상호 배척하는 외에 임의의 조합을 사용하여 본 명세서(수반되는 청구항, 요약서와 첨부 도면을 포함)에서 공개된 모든 특징 및 이렇게 공개된 임의의 방법 또는 기기의 모든 단계 또는 유닛을 조합할 수 있다. 다른 명확한 진술이 있지 않는 한, 본 명세서(수반되는 청구항, 요약서와 첨부 도면을 포함)에서 공개된 각 특징은 동일하거나 균등하거나 비슷한 목적의 대체 특징으로 대체할 수 있다.

이 밖에, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는, 상기 일부 실시예에서는 기타 실시예에 포함된 기타 특징이 아닌 일부 특징을 포함하였으나, 다른 실시예의 특징의 조합은 본원 발명의 범위 내에 있음을 의미하고 다른 실시예를 형성하는 것을 이해할 수 있다. 예를 들어, 특허청구범위에서 보호받고자 하는 실시예의 임의의 하나는 모두 임의의 조합의 방식으로 사용될 수 있다.

본원 발명의 각 부재 실시예는 모두 하드웨어로 구현될 수 있거나 하나 또는 복수개의 프로세서에서 실행되는 소프트웨어 모듈로 구현될 수 있거나, 이들의 조합으로 구현될 수 있다. 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는, 실천에서 마이크로 프로세서 또는 디지털 신호 프로세서(DSP)를 사용하여 본원 발명에 따른 실시예의 메시지 알림 장치에서의 일부 또는 전부 부품의 일부 또는 전부 기능을 구현할 수 있다. 본원 발명은 또 여기에서 설명한 방법의 일부분 또는 전부를 진행하는 기기 또는 장치 프로그램으로 구현될 수 있다(예컨대, 컴퓨터 프로그램과 컴퓨터 프로그램 제품). 본원 발명을 구현하는 이러한 프로그램은 컴퓨터 판독 가능한 기록 매체에 저장될 수 있거나, 하나 또는 복수개의 신호 형태를 가질 수 있다. 이러한 신호는 인터넷 사이트에서 다운로드하여 얻을 수 있거나, 반송파 신호에서 제공될 수 있거나, 임의의 기타 형식으로 제공될 수 있다.

본 명세서에서 지칭하는 "일 실시예”, "실시예” 또는 "하나 또는 복수개의 실시예”는 실시예에 결부하여 설명한 특정 특징, 구조 또는 특성이 본원 발명의 적어도 일 실시예에 포함되는 것을 의미한다. 이밖에, 여기에서 "일 실시예에서”라는 단어의 예는 동일한 일 실시예만을 가리키는 것이 아님을 유의하여야 한다.

여기에서 제공되는 명세서에서 대량의 구체적인 내용에 대해 설명하였다. 그러나, 본원 발명의 실시예는 이러한 구체적인 내용이 없는 경우에도 구현될 수 있음을 이해할 수 있다. 일부 구현예에서는 공지된 방법, 구조와 기술에 대해 상세하게 나타내지는 아니하였는데 이는 본 명세서의 이해를 흐리지 않게 하기 위함이다.

상기 실시예는 본원 발명에 대해 설명을 하기 위함일 뿐 본원 발명을 한정하지 않고, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 청구항의 범위를 이탈하지 않는 전제하에서 대체 실시예를 설계해 낼 수 있는 것을 유의해야 한다. 청구항에서, 괄호안에 위치한 임의의 참조 부호가 청구항에 대한 한정이 되어서는 않된다. 단어 "포함”은 청구항에 없는 소자 또는 단계를 배제하지 않는다. 소자 이전에 위치하는 단어 "일” 또는 "하나”는 복수개의 이러한 소자가 존재함을 배제하지 않는다. 본원 발명은 여러개의 다른 소자를 포함하는 하드웨어 및 적당한 프로그래밍 컴퓨터에 의해 구현될 수 있다. 여러개의 장치를 열거한 유닛 청구항에서, 이러한 장치에서의 몇 개는 하나의 동일한 하드웨어로 구체적으로 구현될 수 있다. 단어 제1, 제2 및 제3 등의 사용은 어떤 순서를 나타내는 것이 아니다. 이러한 단어들은 명칭으로 해석될 수 있다.

Claims (30)

1. 트리거(Flip-flop) 집합 모듈에 대한 판독 동작을 트리거링하도록 구성되는 체크 판독 제어 모듈;
   상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런(overrun)이 존재하는 지의 여부를 결정하도록 구성되는 체크 연산 모듈을 포함하고,
   다른 모듈의 기록 동작을 상기 트리거 집합 모듈에 전송하고, 기록 동작이 존재하지 않을 경우, 상기 체크 판독 제어 모듈로부터의 판독 동작을 상기 트리거 집합 모듈에 송신하도록 구성되는 멀티플렉서 모듈을 더 포함하는 것을 특징으로 하는 디지털 집적회로에 적용되는 ESD(Electro-Static discharge) 검출 장치.
2. 제1항에 있어서, 상기 체크 판독 제어 모듈은 CRC(Cyclic Redundancy Check) 체크 판독 제어 모듈로 구체적으로 구성되고, 상기 체크 연산 모듈은 CRC 체크 연산 모듈로 구체적으로 구성되는 것을 특징으로 하는 디지털 집적회로에 적용되는 ESD 검출 장치.
3. 삭제
4. 제1항에 있어서, 상기 체크 연산 모듈은,
   알고리즘 비트폭에 따라 1셋트의 트리거 값을 수신한 후, 상기 체크 판독 제어 모듈에 다음 1셋트의 데이터의 요청 신호를 트리거 값 산출이 완료될 때까지 송신하도록 구성되는 판독 요청 모듈;
   상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과에 따라 비교하여 ESD 오버런이 존재하는 지의 여부를 결정하는 결과 비교 모듈을 포함하는 것을 특징으로 하는 디지털 집적회로에 적용되는 ESD 검출 장치.
5. 제4항에 있어서, 체크 산출의 알고리즘 비트폭은 상기 트리거 집합 모듈의 트리거 개수에 따라 조정하는 것을 특징으로 하는 디지털 집적회로에 적용되는 ESD 검출 장치.
6. 제4항에 있어서, 상기 결과 비교 모듈은 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과가 동일하면 ESD가 오버런되지 않도록 구체적으로 구성되는 것을 특징으로 하는 디지털 집적회로에 적용되는 ESD 검출 장치.
7. 제1항에 있어서, 다른 모듈에 기록 동작이 존재할 경우, 버스 표지 신호를 제1수치로 하고, 기록 동작이 존재하지 않을 경우, 버스 표지 신호를 제2수치로 하도록 구성되는 버스 모니터링 모듈을 더 포함하고,
   상기 체크 연산 모듈은 상기 버스 표지 신호가 제2수치로 되고, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면, 상기 ESD가 오버런되도록 더 구성되는 것을 특징으로 하는 디지털 집적회로에 적용되는 ESD 검출 장치.
8. ESD 판독 동작에 따라, 상기 ESD 판독 동작에 대응되는 트리거 값을 전송하도록 구성되는 트리거 집합 모듈;
   제1항 내지 제7항 중 어느 한 항에 따른 ESD 검출 장치;
   수신된 ESD 오버런 신호에 따라 외부 메인 컨트롤러에 중단 신호를 생성하여, 리셋 동작을 하도록 구성되는 중단 생성 모듈을 포함하는 것을 특징으로 하는 ESD 검출 기능을 구비하는 디지털 집적회로.
9. ESD 판독 동작에 따라, 상기 ESD 판독 동작에 대응되는 트리거 값을 송신하는 단계;
   수신된 상기 트리거 값에 따라 체크 산출을 진행하고, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런 신호를 송신하는 지의 여부를 결정하는 단계;
   수신된 상기 ESD 오버런 신호에 따라 외부 메인 컨트롤러에 중단 신호를 생성하여, 리셋 동작을 하도록 하는 단계를 포함하고,
   다른 모듈에 기록 동작이 존재할 경우, 기록 동작을 트리거 집합 모듈에 전송하고, 기록 동작이 존재하지 않을 경우, 체크 판독 제어 모듈로부터의 판독 동작을 상기 트리거 집합 모듈에 송신하는 단계를 더 포함하는 것을 특징으로 하는 디지털 집적회로의 ESD 검출 방법.
10. 제9항에 있어서, 상기 수신된 상기 트리거 값에 따라 체크 산출을 진행하고, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런 신호를 송신하는 지의 여부를 결정하는 상기 단계는,
    트리거 집합 모듈에 대한 판독 동작을 트리거링하는 단계;
    상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정하는 단계를 포함하는 것을 특징으로 하는 디지털 집적회로의 ESD 검출 방법.
11. 제10항에 있어서, 상기 체크 산출의 방법은 CRC 체크 산출을 구체적으로 사용하는 것을 특징으로 하는 디지털 집적회로의 ESD 검출 방법.
12. 삭제
13. 제10항에 있어서, 상기 트리거 집합 모듈이 상기 판독 동작에 따라 전송한 모든 트리거 값을 수신하고, 상기 트리거 값에 따라 체크 산출을 진행하며, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과의 비교에 따라 ESD 오버런이 존재하는 지의 여부를 결정하는 상기 단계는,
    알고리즘 비트폭에 따라 1셋트의 트리거 값을 수신한 후, 체크 판독 제어 모듈에 다음 1셋트의 데이터의 요청 신호를 트리거 값 산출이 완료될 때까지 송신하는 단계;
    상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과에 따라 비교하여 ESD 오버런이 존재하는 지의 여부를 결정하는 단계를 포함하는 것을 특징으로 하는 디지털 집적회로의 ESD 검출 방법.
14. 제13항에 있어서, 상기 트리거 값에 따른 체크 산출 결과에 따라 과거 체크 산출 결과와 비교하여 ESD 오버런이 존재하는 지의 여부를 결정하는 상기 단계는, 구체적으로 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과가 동일하면, ESD가 오버런되지 않고, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면, ESD가 오버런되는 것을 특징으로 하는 디지털 집적회로의 ESD 검출 방법.
15. 제10항에 있어서, 다른 모듈에 기록 동작이 존재할 경우, 버스 표지 신호를 제1수치로 하고, 기록 동작이 존재하지 않을 경우, 버스 표지 신호를 제2수치로 하는 단계;
    체크 연산 모듈은 상기 버스 표지 신호가 제2수치로 되고, 상기 트리거 값에 따른 체크 산출 결과와 과거 체크 산출 결과가 동일하지 않으면, 상기 ESD가 오버런되도록 구성되는 단계를 더 포함하는 것을 특징으로 하는 디지털 집적회로의 ESD 검출 방법.
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제

Images