CN109416903B - 防止液晶显示面板的goa电路的错误输出的方法 - Google Patents

防止液晶显示面板的goa电路的错误输出的方法 Download PDF

Info

Publication number
CN109416903B
CN109416903B CN201780000422.0A CN201780000422A CN109416903B CN 109416903 B CN109416903 B CN 109416903B CN 201780000422 A CN201780000422 A CN 201780000422A CN 109416903 B CN109416903 B CN 109416903B
Authority
CN
China
Prior art keywords
goa
signal
clock signal
pulses
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201780000422.0A
Other languages
English (en)
Other versions
CN109416903A (zh
Inventor
刘媛媛
***
王洪军
汪敏
马睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN109416903A publication Critical patent/CN109416903A/zh
Application granted granted Critical
Publication of CN109416903B publication Critical patent/CN109416903B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本申请公开了用于防止显示面板中的GOA电路的错误输出的方法。所述方法包括向串联地级联的M组GOA单元中的每一组中的N个GOA单元分别提供N个时钟信号。时间顺序地从第一时钟信号到第N时钟信号输出N个时钟信号。所述方法还包括：对第一时钟信号的第一总脉冲数量和第N时钟信号的第二总脉冲数量进行计数；将它们中的每一个与M进行比较；以及基于第一总脉冲数量和第二总脉冲数量中的至少一个小于M的判定而产生复位信号。所述方法进一步包括：在一段持续时间内释放GOA电路的残余电荷而不输出任何栅极驱动信号。

Description

防止液晶显示面板的GOA电路的错误输出的方法
技术领域
本发明涉及电子和液晶显示领域，更具体地，涉及防止薄膜晶体管液晶显示面板中的阵列基板上栅极驱动器(Gate Driver on Array)电路的错误输出的方法和薄膜晶体管液晶显示面板。
背景技术
薄膜晶体管液晶显示(TFT-LCD)技术已经广泛用于多种图像显示应用中。阵列基板上栅极驱动器(GOA)技术常用于驱动TFT-LCD面板的图像显示，特别是用于具有窄边框面板甚至是无边框面板的显示产品。GOA技术是直接将栅极驱动电路集成于玻璃面板上以对用于控制面板的图像像素的薄膜晶体管进行驱动。GOA技术的优点包括增强模块化工艺的生产力、降低生产成本、以及有助于开发窄边框面板等。GOA电路包括串联地级联的多个GOA单元，与栅极集成电路相比，其相对地难以调整串路中(in the series)的各GOA单元。因此，典型的GOA电路包括复位GOA单元，其用于对GOA电路进行复位以防止向TFT-LCD面板的栅线输出异常的输出。对于窄边框或无边框显示面板而言，可以去除该复位GOA单元来为信号线布置让出更多空间。因此，需要解决GOA电路的潜在错误输出的问题。
发明内容
在一方面，本公开提供了一种显示面板，包括：阵列基板上栅极驱动器(GOA)电路，该GOA电路包括串联地级联的M组GOA单元和N条时钟信号线，该M组GOA单元中的每一组包括串联地级联的N个GOA单元，该N条时钟信号线中的每一条连接至M组GOA单元中的每一组中的N个GOA单元中的一个，M和N为整数；控制器，其构造为设置第一GOA定时，所述第一GOA定时用于通过N条时钟信号线分别将顺序地从第一时钟信号至第N时钟信号的N个时钟信号提供给顺序地从第一组到第M组的M组GOA单元中的一组GOA单元中的N个GOA单元，从而在图像帧的每个扫描时段中从GOA电路输出M×N个栅极驱动信号；第一脉冲计数器，其用于对每个扫描时段中提供的第一时钟信号的第一脉冲数量进行计数；和第二脉冲计数器，其用于对每个扫描时段中提供的第N时钟信号的第二脉冲数量进行计数。
可选地，所述控制器构造为基于复位信号将第一GOA定时复位为第二GOA定时，所述复位信号指示第一脉冲数量和第二脉冲数量中的至少一个小于M。第二GOA定时比第一GOA定时延迟一段持续时间。控制器构造为：在基于第二GOA定时提供N个时钟信号之前，在所述一段持续时间中释放每个GOA单元中的残余电荷而不输出任何栅极驱动信号。
可选地，顺序地从第一时钟信号至第N时钟信号的N个时钟信号在任一对的后续时钟信号之间被设置有延时。
可选地，所述延时等于每个时钟信号的一个周期的1/N。
可选地，N个时钟信号中的每一个在时钟信号的第一周期中将第一高电平脉冲电压施加至M组GOA单元中的第一组中的一个GOA单元，并且在时钟信号的每个后续下一个周期中将每个后续下一个高电平脉冲电压施加至M组GOA单元中的每个后续下一组中的另一GOA单元。
可选地，第一脉冲计数器构造为接收第一时钟信号并且使得能够对第一时钟信号的脉冲的上升沿的数量进行计数，从而获得整个图像帧的扫描时段的持续时间内的第一总脉冲数量；并且第二脉冲计数器构造为接收第N时钟信号并且使得能够对第N时钟信号的脉冲的上升沿的数量进行计数，从而获得整个图像帧的扫描时段的持续时间内的第二总脉冲数量。
可选地，显示面板还包括：第一定时器，其与第一脉冲计数器耦接；以及第二定时器，其与第二脉冲计数器耦接。可选地，第一定时器和第二定时器中的每一个构造为独立地将计数的持续时间限定为整个图像帧的扫描时段的持续时间。可选地，第一定时器构造为向第一脉冲计数器发送第一清除信号，该第一清除信号用于在计数间隔的持续时间结束时清除第一脉冲计数器；并且第二定时器构造为向第二脉冲计数器发送第二清除信号，该第二清除信号用于在计数间隔的持续时间结束时清除第二脉冲计数器。
可选地，第一脉冲计数器包括：第一比较器，其构造为将第一总脉冲数量与M比较并输出第一输出信号。可选地，第一输出信号是表示第一总脉冲数量等于M的判定的高电平信号或者是表示第一总脉冲数量小于M的判定的低电平信号。第二脉冲计数器包括：第二比较器，其构造为将第二总脉冲数量与M比较并输出第二输出信号。可选地，第二输出信号是表示第二总脉冲数量等于M的判定的高电平信号或者是表示第二总脉冲数量小于M的判定的低电平信号。
可选地，显示面板还包括：逻辑与器件，用于接收来自第一脉冲计数器的第一输出信号和来自第二脉冲计数器的第二输出信号，并且作为复位信号输出表示第一输出信号和第二输出信号中的至少一个是低电平信号的低电平信号或者输出表示第一输出信号和第二输出信号均为高电平信号的高电平信号。
可选地，控制器构造为在基于第二GOA定时提供N个时钟信号之前的所述一段持续时间内基于复位信号中止N个时钟信号。
可选地，控制器构造为向GOA电路中的每个GOA单元的电荷释放子电路提供高电平电源电压以在一段持续时间内释放其残余电荷。
可选地，控制器构造为基于逻辑与器件输出的高电平信号维持第一GOA定时，从而在图像帧的后续下一扫描时段中提供N个时钟信号以顺序地从第一组的第一GOA单元到第M组的第N GOA单元输出M×N个栅极驱动信号。
在另一方面，本公开提供了防止显示面板中的阵列基板上栅极驱动器(GOA)电路的错误输出的方法。GOA电路包括串联地级联的M组GOA单元，M组GOA单元中的每一组包括：串联地级联的N个GOA单元，以及N条时钟信号线，该N条时钟信号线中的每一条连接至M组GOA单元中的每一组中的N个GOA单元中的一个，M和N是整数。所述方法包括：分别通过N条时钟信号线将时间顺序地从第一时钟信号至第N时钟信号的N个时钟信号提供给M组GOA单元中的每一组中的N个GOA单元；对图像帧的扫描时段中提供的第一时钟信号的第一总脉冲数量和第N时钟信号的第二总脉冲数量进行计数；将第一总脉冲数量和第二总脉冲数量与M进行比较；基于第一总脉冲数量和第二总脉冲数量中的至少一个小于M的判定而产生复位信号，从而基于复位信号在输出任何栅极驱动信号之前的一段持续时间内释放GOA电路中的残余电荷。
可选地，提供N个时钟信号包括利用延时顺序地输出的从第一时钟信号到第N时钟信号的N个时钟信号。
可选地，延时等于每个时钟信号的一个周期的1/N。
可选地，N个时钟信号中的每一个在时钟信号的第一周期中将第一高电平脉冲电压施加至M组GOA单元中的第一组中的一个GOA单元，并且在时钟信号的每个后续下一个周期中将每个后续下一个高电平脉冲电压施加至M组GOA单元中的每个后续下一组中的另一GOA单元。
可选地，所述计数包括：利用第一脉冲计数器获得一个图像帧的每个扫描时段内的第一总脉冲数量，所述第一脉冲计数器包括接收第一时钟信号的输入端和接收高电平电压以使得能够对第一时钟信号的脉冲的上升沿的数量进行计数的使能端，一个图像帧的扫描时段通过被构造为在每个扫描时段结束时清除第一脉冲计数器的定时器来设置；以及利用第二脉冲计数器获得一个图像帧的每个扫描时段内的第二总脉冲数量，所述第二脉冲计数器包括接收第N时钟信号的输入端和接收高电平电压以使得能够对第N时钟信号的脉冲的上升沿的数量进行计数的使能端，一个图像帧的扫描时段通过被构造为在每个扫描时段结束时清除第二脉冲计数器的定时器来设置。
可选地，所述比较包括利用与第一脉冲计数器相关联的第一比较器来将第一总脉冲数量与M进行比较并输出第一输出信号，其中第一输出信号为表示第一总脉冲数量等于M的高电平信号或者为表示第一总脉冲数量小于M的低电平信号。所述比较包括利用与第二脉冲计数器相关联的第二比较器将第二总脉冲数量与M进行比较并输出第二输出信号。可选地，第二输出信号是表示第二总脉冲数量等于M的高电平信号或者是表示第二总脉冲数量小于M的低电平信号。
可选地，所述产生复位信号包括：通过逻辑与器件从第一脉冲计数器接收第一输出信号并从第二脉冲计数器接收第二输出信号；以及通过逻辑与器件，基于第一输出信号和第二输出信号中的至少一个为低电平信号而输出低电平信号或者基于第一输出信号和第二输出信号均为高电平信号而输出高电平信号，作为复位信号。
可选地，所述方法还包括在一段持续时间内在该段持续时间之后的图像帧的下一扫描时段中提供N个时钟信号之前基于复位信号中止N个时钟信号。
可选地，所述释放GOA电路中的残余电荷包括向GOA电路中的每个GOA单元的电荷释放子电路提供高电平电源电压以在一段持续时间内释放其残余电荷。
可选地，所述方法还包括基于逻辑与器件输出的高电平信号在图像帧的后续下一扫描时段中维持用于提供N个时钟信号的定时，从而从第一组的第一GOA单元到第M组的第NGOA单元顺序地输出M×N个栅极驱动信号。
附图说明
以下附图仅为根据所公开的各种实施例的用于示意性目的的示例，而不旨在限制本发明的范围。
图1A是示出从GOA电路的GOA单元输出的栅极驱动信号的正常输出的示例性示图。
图1B是示出从GOA电路的GOA单元输出的栅极驱动信号的错误输出的示例性示图。
图2是示出根据本公开的一些实施例的防止TFT-LCD面板中的GOA电路的错误输出的方法的流程图。
图3是根据本公开的一些实施例的包括串联地级联的多个GOA单元的GOA电路的示例性结构图，该GOA电路具有n+4复位构造。
图4是根据本公开的一些实施例的用于对图3的GOA电路进行操作的多个时钟信号的示例性定时波形。
图5是根据本公开的一些实施例的GOA单元的示例性电路图。
图6是根据本公开的一些实施例的基于对用于操作GOA电路的多个时钟信号中的至少第一时钟信号和最后时钟信号的总脉冲数量进行计数而产生复位信号的方法的示意图。
图7是示出根据本公开的一些实施例的对GOA定时进行复位和释放GOA电路中的残余电荷以防止错误输出的方法的示意图。
具体实施方式
现在将参照以下实施例更具体地描述本公开。需注意，以下对一些实施例的描述仅针对示意和描述的目的而呈现于此。其不旨在是穷尽性的或者受限为所公开的确切形式。
在TFT-LCD面板领域，对窄边框面板或无边框面板的需求持续增加，当将GOA电路集成至所述面板时，所述面板仅提供非常有限的空间用于信号线布置。满足这些需求的一种途径是从GOA电路移除复位GOA。对于利用DC电源的大多数GOA电路而言，其通过将多个GOA单元串联地级联而形成，并且被供应有起始信号STV、多个时钟信号CLK、以及一个或多个电源电压VDD。时钟信号CLK被用作用于从每个GOA单元输出相应栅极驱动信号的驱动信号。电源电压VDD用于GOA单元的子电路中以执行复位操作从而释放特定节点中的残余电荷。由于GOA电路是具有多级GOA单元的级联电路，因此特定级的GOA单元从串路中另一级处的另一GOA单元接收反馈信号以执行复位操作。对GOA电路进行操作需要在图像帧的完整扫描时段的整个周期中提供多个时钟信号，从而允许每个GOA单元能够执行相应的复位操作。当任何时候由于任何原因导致在图像帧的扫描时段中未完整输出一个或多个时钟信号时，一个或多个GOA单元无法复位，导致某些节点中由于未释放的残余电荷而具有高电平电势。随着GOA电路继续输出栅极驱动信号，一些GOA单元中的未释放的残余电荷将导致异常输出并且通过GOA电路的级联结构蔓延至全部GOA单元，从而产生异常的图像显示。
图1A是示出从GOA电路的GOA单元输出的栅极驱动信号的正常输出的示例性示图。图1B是示出从GOA电路的GOA单元输出的栅极驱动信号的错误输出的示例性示图。如所示地，在图像帧的每个扫描时段中全部时钟信号正确地输出至各GOA单元的情况下，供应至每级GOA单元的VDD电源电压能够为该GOA单元提供电力以在特定定时阶段期间执行其复位操作。参照图1，复位操作的效果示出为在GOA单元的某些节点处的残余电荷释放71，如通过图中电压电平的快速降低所指示的那样。在前一栅极驱动信号输出之后进行复位操作。通过完全释放残余电荷，GOA单元能够正常地输出下一栅极驱动信号70。栅极驱动信号通常应当是高电平脉冲电压，其构造为导通像素控制晶体管的栅极以使得像素能够发光。如果从GOA单元输出了低电平电压，则其只会导致暗像素。参照图1B，由于任何原因导致复位操作失败(归因于当前GOA单元或从相邻GOA单元蔓延)时，无法正确进行残余电荷释放81。结果，GOA单元输出的下一栅极驱动信号80变得异常，如所示地那样具有多个峰。栅极驱动信号中的多个峰将导致某些像素中的异常发光。由于GOA电路的级联结构，这种异常会蔓延至显示面板上其他位置的其他像素，导致显示图像的强度不均匀。
因此，本发明特别提供了一种方法，其与具有包括串联地级联的多个GOA单元并且不使用复位GOA单元的GOA电路的显示面板(例如，TFT-LCD面板)相关联，用于防止在图像帧的每个扫描时段期间来自GOA电路的栅极驱动信号的错误输出。此外，本发明提供了改进的显示面板(例如，TFT-LCD面板)，其实质上避免了由于现有技术的局限和缺点导致的问题中的一个或多个。
在一方面，提供了一种防止GOA电路的错误输出的方法。图2是示出根据本公开的一些实施例的防止TFT-LCD面板中的GOA电路的错误输出的方法的流程图。仅作为示例示出，GOA电路包括串联地级联的M组GOA单元，并且M组GOA单元中的每一组包括串联地级联的N个GOA单元。GOA电路包括N条时钟信号线，该N条时钟信号线中的每一条连接至M组GOA单元中的每一组中的N个GOA单元中的一个。这里，M和N是基于显示面板的分辨率和GOA电路设计而选择的整数。对于分辨率为1920×1080的全高清(FHD)型显示面板，如果用n+4复位构造的级联的GOA单元串来设计GOA电路，则设置6个时钟信号作为栅极驱动信号。整数N为6，相应地，整数M为180。本方法适用于具有任意分辨率水平的任何TFT-LCD面板。类似地，本方法适用于具有如下GOA电路的任何显示面板(例如，TFT-LCD面板)，所述GOA电路设计为提供任意适当数量的时钟信号，用于对每个GOA单元进行操作以向显示面板的相应栅线输出栅极驱动信号。通常，栅极驱动信号应当为高电平脉冲电压信号，用于使共享显示面板(例如，TFT-LCD面板)的栅线的全部晶体管导通。
图3是根据本公开的一些实施例的包括串联地级联的多个GOA单元的GOA电路的示例性结构图，该GOA电路具有n+4复位构造。参照图3，六个GOA单元(GOA1、GOA2、GOA3、GOA4、GOA5和GOA6)示出为串联地级联以形成GOA电路的多个GOA单元的部分。在该示例中，六个GOA单元形成多个GOA单元的M组中的第一组。GOA电路包括N＝6条时钟信号线，定时控制器(TCON)通过其分别向第一组的六个GOA单元提供N＝6个时钟信号。尽管未在图3中示出，但是这6个时钟信号还分别提供给其余M-1组中的每一组的六个GOA单元。每个GOA单元还接收两个高电平电源电压VDD1和VDD2以及一个低电平电源电压VSS。六个GOA单元中的每一个(例如，GOAn，n＝1、2、……、6)包括输入端IN、复位端RPU、以及输出端OUTn(n＝1、2、……、6)。
该GOA电路设计为具有n+4复位构造，其中选择6个时钟信号作为输出至M组GOA单元中的每一组中的GOA单元的组。参照图3，在n+4复位构造中，第一GOA单元GOA1(n＝1)的复位端RPU从第五GOA单元GOA5(n+4＝5)的输出端OUT5接收复位信号。类似地，GOA2的复位端RPU从GOA6的OUT6接收复位信号。在所有剩余GOA单元中，遵循相同的n+4复位构造。GOA1、GOA2和GOA3的输入端均从外部接收起始信号STV。GOA4的输入端IN接收来自GOA1的OUT1的输出信号作为用于GOA4的起始信号。类似地，GOA5的输入端IN从GOA2的OUT2接收起始信号。对于其他GOA单元，遵循同样的n-3起始构造。图3的GOA电路仅作为示例示出，本方法适用于任意适当复位构造或起始构造。
图4是根据本公开的一些实施例的用于对图3的GOA电路进行操作的多个时钟信号的示例性定时波形。该定时波形还示出了如何操作GOA电路，特别是当提供多个时钟信号来驱动串联地级联的多个GOA单元时。参照对应于图3的GOA电路的图4，通过N＝6条时钟信号线分别提供N＝6个时钟信号(CLK1、CLK2、CLK3、CLK4、CLK5和CLK6)，并且从第一时钟信号CLK1至最后时钟信号CLK6顺序延时。在具体实施例中，每个时钟信号是具有相同周期的方波。该方波通过每个周期中的高电平脉冲表征。可选地，脉冲宽度占半个周期(例如，具有50％的占空比)。可选地，脉冲宽度可以占其他比例的周期(例如，具有不同于50％的值的占空比)。在另一实施例中，脉冲宽度是时钟信号的一个周期的3/N，并且任意一对后续时钟信号的延时为一个周期的1/N。
参照图4和图3，第一时钟信号CLK1基于预设GOA定时首先将第一脉冲施加至GOA1，并且有效地驱动GOA1以向输出端OUT1输出栅极驱动信号。之后，CLK2以其第一脉冲驱动GOA2、CLK3以其第一脉冲驱动GOA3、……、以及CLK6以其第一脉冲驱动GOA6，从而分别向OUT2、OUT3、……、以及OUT6输出栅极驱动信号。每个OUTn信号与其各自对应的CLKn时钟信号同相。GOA定时将继续使得这六个时钟信号通过这6条时钟信号线而被提供至下一组GOA单元，使得CLK1的第二脉冲被施加至GOA7(未示出)，GOA7也是下一组(例如，M组GOA单元中的第二组)的第一GOA单元。类似地，其余5个时钟信号的第二脉冲顺序地分别提供至第二组中的其余5个GOA单元，等等。
由于与每个时钟信号的一个时钟周期相关地设置脉冲宽度和时钟延时，因此六个时钟信号的同一时钟周期的全部六个脉冲在该一个时钟周期的时间内均具有它们的上升沿。例如，第一时钟信号CLK1的第二脉冲的上升沿出现在最后(第六)时钟信号CLK6的第一脉冲的上升沿之后。因此，在当6个时钟信号的每一个在一段持续时间内设有M个脉冲时的正常操作条件下，M组中的所有GOA单元将在该段持续时间中接收到总共M×6个高电平脉冲，其用于驱动GOA电路以向M×6条栅线分别输出M×6个栅极驱动信号，从而驱动TFT-LCD显示一个图像帧。因此，该持续时间对应于一个图像帧的扫描时段。替代性地，随着第六时钟信号的最后脉冲被提供(由其脉冲的上升沿表示)至GOA电路的最后GOA单元从而驱动其输出栅极驱动信号，暗示了GOA电路仅提供一个最后的栅极驱动信号，从而完成对一个图像帧的扫描。例如，对于具有1080条栅线的FHD面板而言，在一个图像帧中，需要扫描总计1080线。GOA电路需要接收6个时钟信号，每个时钟信号具有在一帧时间的一个扫描周期中顺序提供的180个脉冲。图3仅示出一个示例，可以改变时钟信号数量、任一对后续时钟信号的延时、每个时钟信号的周期、每个时钟信号的脉冲宽度。
图5是根据本公开的一些实施例的GOA单元的示例性电路图。如该示例中所示，GOAn单元可以为图3示出的六个GOA单元中的任意一个。在一些实施例中，GOAn单元包括电路中的15个晶体管，以及与图3中示出的各端口对应的输入端IN、复位端RPU、VDD1端、VDD2端、时钟信号端CLKn、以及输出端OUTn。在正常操作条件下，CLKn端接收具有方波高电平脉冲的时钟信号(图3的6个时钟信号之一)，并且相应地，OUTn端输出用于控制图像的线的显示的栅极驱动信号。
在具体实施例中，每个GOA单元包括电荷释放子电路510(图5中由虚线圈出的框)，其构造为释放GOA电路中的残余电荷。在一些实施例中，电荷释放子电路510包括与下拉节点PD1、下拉控制节点PD-CN1和上拉节点PU耦接的晶体管M5、M6、M8、M9、M10和M11。M5的栅极与PD-CN1耦接，其第一端被提供有高电平电源电压VDD1(在每个GOA单元操作周期中特别指定的复位时间段时提供)，并且且第二端耦接至下拉节点PD1。M10的栅极耦接至下拉节点PD1，其第一端被提供有低电平电源电压VSS，并且其第二端耦接至上拉节点PU。M6的栅极耦接至上拉节点PU，其第一端被提供有VSS，并且其第二端耦接至下拉节点PD1。M9的栅极和第一端共同地被提供有高电平电源电压VDD1并且其第二端耦接至PD-CN1节点。高电平电源电压VDD1将PD-CN1的电势推动至高电平并导通晶体管M5以使得下拉节点PD1的电势为高电平。PD1的高电平电势使晶体管M10导通，从而将上拉节点PU的电势下拉至VSS的低电平，同时，PU处的低电平电势使M6和M8保持关断，从而将节点PD1和PD-CN1保持在高电平。随着下拉节点PU的电势被下拉，与该GOA单元相关联的残余电荷被释放至通常设置为接地的低电平电势(VSS)。随后，PU处的低电平电势将使晶体管M3保持关断，从而防止任意时钟信号CLKn错误地经由M3输出至输出端OUTn。PD1的高电平电势还使M11导通，从而将OUTn连接至低电平电势，即，使GOA单元输出低电平信号。
图5仅为一个示例，对GOA单元的电路设计进行改变但仍接收高电平电源电压VDD和低电平电源电压VSS，可导致不同电路节点在其操作期间具有残余电荷，特别是当某个时钟信号CLKn没有正确地输出时。因此，图5中的电荷释放子电路510可以由其他替代子电路来替换，所述替代子电路与所述两个电源电压VDD和VSS相关联，用于释放不同节点中的残余电荷。可选地，GOA单元可以包括作为电荷释放子电路510的实质复制品的第二电荷释放子电路。如图5所示，第二电荷释放子电路可以包括与第二下拉节点PD2、第二下拉控制节点PD-CN2以及上拉节点PU耦接的晶体管M13、M14、M15、M16和M20。如果高电平电压VDD2被供应至晶体管M15的第一端，则可以实现上拉节点PU处的类似电荷释放效果，并且GOA单元仅在OUTn端输出低电平信号。在一些实施例中，第二电荷释放子电路在对GOA单元进行操作的替代时间段中使用。还需注意，高电平电源电压VDD1未在所有时间中而是在特别设计的复位时间段供应至电荷释放子电路510，以确保遵循预设GOA定时将正常的栅极驱动信号输出至OUTn端，同时在操作周期中正确地释放上拉节点PU处的残余电荷。
返回参考图2，防止GOA电路的错误输出的方法包括：将时间顺序地从首先的第一时钟信号至最后的第N时钟信号的N个时钟信号分别提供给GOA电路(其具有总计M×N个GOA单元)的M组GOA单元中的每一组中的N个GOA单元。在实施例中，每个后续下一输出时钟信号相对于前一输出时钟信号延时。可选地，对于任一对后续输出时钟信号，延时相同。可选地，N个时钟信号中的每一个具有相同周期并且延时被设置为每个时钟信号的周期的1/N，其他选项也是可以的。在实施例中，每个时钟信号由在每个时钟信号的半个周期中设置的高电平脉冲电压表征，即，脉冲宽度是时钟信号的周期的3/N。每个脉冲与一个上升沿相关联。在正常操作中，基于预定GOA定时通过TCON控制器设置N个时钟信号，该预定GOA定时为第一时钟信号设置起始时间，然后第二时钟信号具有延时，等等。对于每个时钟信号均适用的是：在时钟信号的第一周期中，第一高电平脉冲电压被施加至M组GOA单元中的第一组的一个GOA单元，并且随后在时钟信号的每个后续下一周期中，每个后续下一高电平脉冲电压被施加至M组GOA单元中的每个后续下一组的另外一个GOA单元。因此，N个时钟信号中的每一个需要M个脉冲以确保总计M×N个GOA单元中的每一个接收一个时钟信号以驱动其输出栅极驱动信号，从而完成图像帧的一个扫描时段。
参照图2，防止GOA电路的错误输出的方法还包括：在与图像帧的扫描时段相对应的持续时间内对第一时钟信号的第一总脉冲数量和第N时钟信号的第二总脉冲数量进行计数。另外，所述方法包括：将第一总脉冲数量和第二总脉冲数量与M进行比较。基于上述GOA电路的构造，在与图像帧的扫描时段相对应的持续时间内获得的每个时钟信号的总脉冲数量可用于确定任意时钟信号是否未能到达GOA电路中的相应GOA单元以致图像帧未完全完成。由于以在时间上顺序地从第1时钟信号至第N时钟信号具有延时的方式提供N个时钟信号，并且其以相同模式在图像帧的每个扫描时段的剩余时间中延续，因此，第一时钟信号的第一脉冲记录了每个扫描时段的起始信息，并且第N时钟信号的最后脉冲记录了每个扫描时段的结束信息。但是，第一时钟信号和第N时钟信号中的每一个仅提供总共M个脉冲，用于使GOA电路产生用于一个图像帧的持续时间的所有栅极驱动信号。因此，对第一时钟信号和第N时钟信号这两者的总脉冲数量进行计数并与M进行比较将判定：在整个图像帧的扫描时段的持续时间内，多少脉冲被实际提供给对应数量的GOA单元。该判定可用于产生用于定时控制器的复位信号，从而触发GOA电路的复位操作，以清除在图像帧的任意扫描时段内由于某些时钟信号的不完整输出导致的异常。
如图4所示，时钟信号的每个脉冲通常是高电平方波，因此可以通过使用脉冲计数器对提供时钟信号的任意持续时间内脉冲的上升沿的数量进行计数来执行对脉冲数量的计数。图6是根据本公开的一些实施例的基于对用于操作GOA电路的多个时钟信号中的至少第一时钟信号和最后时钟信号的总脉冲数量进行计数而产生复位信号的方法的示意图。参照图6，利用脉冲计数器来执行对脉冲的数量进行计数的步骤。例如，通过第一脉冲计数器610来对第一时钟信号CLK1进行计数，并且通过第二脉冲计数器620来对第N(或第六)时钟信号CLK6进行计数。每个脉冲计数器(例如，610)通过将高电平固定电压VGH施加至使能端EN而使能，并在输入端Cp接收时钟信号。由于时钟信号通过在计数间隔的持续时间内经过的一组高电平脉冲来表征，因此，高电平固定电压VGH能够检测每个脉冲的上升沿并有效地使脉冲计数器610当无论何时在输入端Cp处接收到CLK1的脉冲的上升沿时均计数数字1。脉冲计数器610经由定时端Cr与定时器611耦接，使用定时器611来设置用于导通脉冲计数器610的起始时间和用于清除脉冲计数器610的结束时间。在定时器611在起始时间导通脉冲计数器610之后，脉冲计数器610的输入端Cp接收到的时钟信号CLK1的高电平脉冲的每个上升沿触发一次计数，并且计数的数量随时间累积。当到达结束时间时，定时器611还向脉冲计数器610发送清除信号，从而在将起始时间和结束时间之间的持续时间内的总的计数数量发送至比较器612之后清除脉冲计数器610。脉冲计数器610被清除并且准备进行由定时器611控制的新一轮的计数。第二脉冲计数器620的构造与第一计数器610基本相同，其用于对由定时器621控制的计数间隔的持续时间内第N时钟信号(CLK6)的总脉冲数量进行计数。第一脉冲计数器610和第二脉冲计数器620两者的计数间隔的持续时间分别由定时器611和定时器621设置为基本上与整个图像帧的扫描时段的持续时间相同。
如先前所述，正常操作条件中每个时钟信号应当在图像帧的每个扫描时段中输出M个脉冲。与每个脉冲计数器相关联的比较器构造为确定在由定时器设置的计数间隔的持续时间内计数的总脉冲数量是否小于或等于M并且向脉冲计数器的输出端产生输出信号。参照图6，第一脉冲计数器610使用第一比较器612来将第一时钟信号的计数的第一总脉冲数量与M进行比较并且输出产生的第一输出信号Output1，并且第二脉冲计数器620使用第二比较器622来将第N或最后时钟信号的计数的第二总脉冲数量与M进行比较并且输出产生的第二输出信号Output2。可选地，Output1或Output2可以基于第一或第二总脉冲数量等于M的判定设置为高电平信号或者基于第一或第二总脉冲数量小于M的判定设置为低电平信号。
再次参照图2，防止GOA电路的错误输出的方法还包括：基于第一总脉冲数量和第二总脉冲数量中的至少一个小于M的判定而产生复位信号。如先前部分中描述的那样，第一总脉冲数量和第二总脉冲数量中的至少一个小于M的判定是通过与第一脉冲计数器610相关联的第一比较器612和与第二脉冲计数器620相关联的第二比较器622这两者来获得的。采用逻辑与(AND)器件630来进一步处理来自第一脉冲计数器610和第二脉冲计数器620的这两个输出信号。具体地，逻辑与器件630在Output1和Output2这两者为高电平信号时输出高电平信号并且在Output1和Output2中的至少一个为低电平信号时输出低电平信号。逻辑与器件630的输出被发送至与TFT-LCD显示面板相关联的定时控制器TCON。当逻辑与器件630的输出是高电平信号时，其为正常信号，用于使定时控制器TCON维持用于向GOA电路提供包括N个时钟信号的所有相应控制信号的预设GOA定时。当逻辑与器件630的输出是低电平信号时，其为复位信号，用于触发定时控制器TCON执行复位操作而无需任何复位GOA单元。
参照图2，防止GOA电路的错误输出的方法包括：在至少一个整图像帧(例如，1个、2个、……、n个图像帧，n为大于等于1的整数)的扫描时段的持续时间内在输出任何栅极驱动信号之前释放GOA电路中的残余电荷。在一些实施例中，作为典型GOA电路中串联地级联的多个GOA单元中的一个GOA单元的复位GOA单元可被用于对串联地级联的所有GOA单元执行电荷释放操作。但是对于不具有复位GOA单元的任何GOA电路(例如，窄边框或无边框TFT-LCD显示面板中的GOA电路)而言，本公开的方法提供了一种独特方式以在没有复位GOA单元的情况下执行复位操作来释放由图像帧的最新扫描时段中的异常时钟信号输出导致的残余电荷。在实施例中，当定时控制器TCON接收到复位信号(从逻辑与器件输出的低电平信号)时，其将在一段持续时间内向级联串中的每个GOA单元供应高电平电源电压VDD。参照图5，该高电平电源电压为施加至电荷释放子电路510的VDD1(或者为施加至第二电荷释放子电路的VDD2)。如先前关于具有VDD1和VSS的供应的电荷释放子电路510进行描述的那样，这可以有效地将上拉节点PU的电势下拉至低电平，从而释放在产生送往输出的栅极驱动信号期间积累的残余电荷。定时控制器TCON被构造为通过在一段持续时间内针对全部GOA单元使VDD1(或VDD2)保持在高电平来执行复位操作，从而确保GOA电路的残余电荷的完全释放。持续时间可以为图像帧的扫描时段的一小部分或者为足以确保电荷释放操作被成功执行的其他时间。优选地，持续时间为图像帧的扫描时段。可选地，持续时间为两个扫描时段。在持续时间期间，不提供时钟信号并且不从任何GOA单元输出可能错误的高电平栅极驱动信号。相反，GOA电路中的任何GOA单元的输出端保持为VSS的低电压电平。显示面板的图像显示暂停该持续时间。
在另一实施例中，定时控制器TCON被构造为在接收到复位信号之后将初始GOA定时复位为第二GOA定时。图7是示出根据本公开的一些实施例的对GOA定时进行复位和释放GOA电路中的残余电荷以防止错误输出的方法的示意图。参照图7，定时控制器TCON通过在用于进行电荷释放的持续时间将输出至GOA电路的STV信号和N个时钟信号中止来执行复位操作。这确保了没有可能为错误的多脉冲输出的栅极驱动信号在用于执行复位操作的持续时间期间被输出。第二GOA定时基本上与初始GOA定时相同，均提供包括起始信号、N个时钟信号和其他信号的全部控制信号，不同之处在于第二GOA定时相对于初始GOA定时延迟了持续时间。通过定时控制器TCON选择持续时间以提供高电平VDD电压从而释放GOA电路中的残余电荷。在持续时间的结尾或第二GOA定时的开始处，定时控制器TCON恢复根据第二GOA定时提供N个时钟信号以继续GOA电路的产生用于下一个图像帧等的所有栅极驱动信号的操作。参照图7，定时控制器TCON还暂停提供用于初始化GOA单元(尤其是开头几个GOA单元，例如，GOA1、GOA2和GOA3，如图3所示)的操作的起始信号STV。当作为复位GOA定时的第二GOA定时开始时，第一STV信号被发送至GOA1(以及发送至GOA2和GOA3，如图3所示)，从而开启整串GOA单元。
如果定时控制器TCON从逻辑与器件630接收到高电平信号，则TCON不采取额外动作而是保持初始GOA定时，从而提供STV信号、N个时钟信号和其他信号，以驱动GOA电路，从而提供栅极驱动信号来在图像帧的后续下一扫描时段中控制TFT-LCD显示面板的像素电路。
可选地，本公开的方法适用于防止用于驱动任何基于TFT的显示面板(包括TFT-LCD、AMOLED等)的栅极驱动信号的错误输出。
在替代方面，本公开提供了基于TFT的显示面板，其能够执行用于释放由异常时钟信号输出导致的残余电荷的自复位操作。该基于TFT的显示面板包括：阵列基板上栅极驱动器(GOA)电路，该GOA电路包括串联地级联的M组GOA单元，该M组GOA单元中的每一组包括串联地级联的N个GOA单元。该GOA电路还包括N条时钟信号线，该N条时钟信号线中的每一条连接至M组GOA单元中的每一组中的N个GOA单元中的一个，M和N为整数。在实施例中，可以从串联的级联GOA单元中消除额外的复位GOA单元。图3示出了基于TFT的显示面板中包括的GOA电路的示例。另外，基于TFT的显示面板包括：控制器，其构造为设置第一GOA定时，所述第一GOA定时用于通过N条时钟信号线分别将顺序地从第一时钟信号至第N时钟信号的N个时钟信号提供给顺序地从第一组到第M组的M组GOA单元中的一组GOA单元中的N个GOA单元，从而在图像帧的每个扫描时段中从GOA电路输出M×N个栅极驱动信号。图4示出了从定时控制器供应的用于对图3的GOA电路进行操作的关键控制信号的示例性定时波形。具体地，向顺序地从级联串中的第一组到最后一组的一组6个GOA单元提供顺序延时地从第一时钟信号到最后第N＝6时钟信号的N＝6个时钟信号。基于在图像帧的一个扫描时段内的来自定时控制器的N个时钟信号的异常输出的检测，通过定时控制器执行自复位操作。基于TFT的显示面板可以为TFT-LCD显示面板或AMOLED显示面板或使用级联的GOA单元来驱动用于图像显示的像素电路的有源矩阵的其他显示面板。
另外，为了检测通过N条时钟信号线向GOA电路中的GOA单元的异常时钟信号输出，基于TFT的显示面板还包括：第一脉冲计数器，其用于对在图像帧的每个扫描时段内提供的第一时钟信号的第一脉冲数量进行计数；以及第二脉冲计数器，其用于对图像帧的每个扫描时段中提供的第N时钟信号的第二脉冲数量进行计数。第一脉冲计数器和第二脉冲计数器可以集成在定时控制器内。每个脉冲计数器包括：使能端，其接收高电平电压以使得能够在由定时器设置的计数间隔的持续时间内对通过输入端的时钟信号(第一时钟信号或第N时钟信号)的脉冲的上升沿进行计数。定时器被构造为将计数间隔的持续时间设置为与整个图像帧的扫描时段的持续时间相同，并且设置对持续时间内的总脉冲数量进行计数的起始时间和计数间隔的持续时间的结束时间，在结束时间处脉冲计数器将被清除并且通过与脉冲计数器相关联的比较器将计数的总数量与M进行比较。由于处于正常操作条件，因此假定每个时钟信号输出M个脉冲。相应地，随着第一时钟信号的第一脉冲被输出，图像帧的扫描时段开始，并且随着第N时钟信号的最后(或第M)脉冲被输出，图像帧的扫描时段结束。
基于如上那样构造的基于TFT的显示面板，定时控制器被构造为基于表示第一脉冲数量和第二脉冲数量中的至少一个小于M的复位信号而将第一GOA定时复位为第二GOA定时。第二GOA定时配置为与第一GOA定时相同，均提供起始信号、N个时钟信号和其他信号，不同之处在于相对于第一GOA定时延迟了持续时间。定时控制器构造为在基于第二GOA定时提供N个时钟信号之前，在所述持续时间中释放每个GOA单元中的残余电荷而没有输出任何栅极驱动信号。具体地，定时控制器构造为向GOA电路的每个GOA单元中存在的电荷释放子电路提供高电平电源电压，从而在至少一个完整图像帧(例如，1个、2个、……、N个图像帧，n为大于等于1的整数)的扫描时段的持续时间内，释放其残余电荷。图5示出了GOA单元的示例性电路，其包括设计为在操作GOA单元的传统预定复位阶段期间释放上拉节点处的电荷的电荷释放子电路。当接收到复位信号时，定时控制器构造为具体地分配持续时间，用于供应高电平电压以使用现有的电荷释放控制子电路来强制上拉节点的电荷释放。替代性地，定时控制器中止在相同持续时间期间向GOA电路提供N个时钟信号，以确保在该持续时间中没有(高电平、多脉冲)错误栅极驱动信号从任意一个GOA单元被输出。有效地，定时控制器将第一GOA定时复位为仅是延迟了持续时间的第二GOA定时。可选地，持续时间可以为图像帧的扫描时段的任意一部分。可选地，持续时间为整个图像帧的扫描时段。可选地，持续时间为两个图像帧的扫描时段。在用于执行自复位操作的持续时间的结束处，通过第二GOA定时触发定时控制器，从而恢复通过N条时钟信号线向顺序地从级联串的M组的第一组开始的每个组中的N个GOA单元提供N个时钟信号。
替代性地，定时控制器构造为基于逻辑与器件输出的高电平信号维持第一GOA定时，从而在图像帧的后续下一扫描时段中提供N个时钟信号以顺序地从第一组的第一GOA单元到第M组的第N GOA单元输出M×N个栅极驱动信号。
在另一方面，本公开提供了一种显示设备，其具有本文描述的TFT-LCD或AMOLED显示面板。适当显示设备的示例包括但不限于：电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相框、GPS等。
出于示意和描述目的已示出对本发明实施例的上述描述。其并非旨在穷举或将本发明限制为所公开的确切形式或示例性实施例。因此，上述描述应当被认为是示意性的而非限制性的。显然，许多修改和变形对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理和其最佳方式的实际应用，从而使得本领域技术人员能够理解本发明适用于特定用途或所构思的实施方式的各种实施例及各种变型。本发明的范围旨在由所附权利要求及其等同形式限定，其中除非另有说明，否则所有术语以其最宽的合理意义解释。因此，术语“发明”、“本发明”等不一定将权利范围限制为具体实施例，并且对本发明示例性实施例的参考不隐含对本发明的限制，并且不应推断出这种限制。本发明仅由随附权利要求的精神和范围限定。此外，这些权利要求可涉及使用跟随有名词或元素的“第一”、“第二”等术语。这种术语应当理解为一种命名方式而非意在对由这种命名方式修饰的元素的数量进行限制，除非给出具体数量。所描述的任何优点和益处不一定适用于本发明的全部实施例。应当认识到的是，本领域技术人员在不脱离随附权利要求所限定的本发明的范围的情况下可以对所描述的实施例进行变化。此外，本公开中没有元件和组件是意在贡献给公众的，无论该元件或组件是否明确地记载在随附权利要求中。

Claims (21)

1.一种显示面板，包括：
阵列基板上栅极驱动器（GOA）电路，该GOA电路包括：串联地级联的M组GOA单元，该M组GOA单元中的每一组包括串联地级联的N个GOA单元；和N条时钟信号线，该N条时钟信号线中的每一条连接至M组GOA单元中的每一组中的N个GOA单元中的一个，M和N为整数；
控制器，其构造为设置第一GOA定时，所述第一GOA定时用于通过N条时钟信号线分别将顺序地从第一时钟信号至第N时钟信号的N个时钟信号提供给顺序地从第一组到第M组的M组GOA单元中的一组GOA单元中的N个GOA单元，从而在图像帧的每个扫描时段中从GOA电路输出M×N个栅极驱动信号；
第一脉冲计数器，其用于对每个扫描时段中提供的第一时钟信号的第一脉冲数量进行计数；
第二脉冲计数器，其用于对每个扫描时段中提供的第N时钟信号的第二脉冲数量进行计数；
其中，所述控制器构造为基于复位信号将第一GOA定时复位为第二GOA定时，所述复位信号指示第一脉冲数量和第二脉冲数量中的至少一个小于M，第二GOA定时相对于第一GOA定时延迟一段持续时间；并且
所述控制器构造为：在基于第二GOA定时提供N个时钟信号之前，在所述一段持续时间中释放每个GOA单元中的残余电荷而不输出任何栅极驱动信号。
2.根据权利要求1所述的显示面板，其中，提供N个时钟信号包括利用延时顺序地输出的从第一时钟信号到第N时钟信号的N个时钟信号。
3.根据权利要求2所述的显示面板，其中，所述延时等于每个时钟信号的一个周期的1/N。
4.根据权利要求3所述的显示面板，其中，N个时钟信号中的每一个在时钟信号的第一周期中将第一高电平脉冲电压施加至M组GOA单元中的第一组中的一个GOA单元，并且在时钟信号的每个后续下一个周期中将每个后续下一个高电平脉冲电压施加至M组GOA单元中的每个后续下一组中的另一GOA单元。
5.根据权利要求1所述的显示面板，其中，第一脉冲计数器构造为接收第一时钟信号并且使得能够对第一时钟信号的脉冲的上升沿的数量进行计数，从而获得整个图像帧的扫描时段的持续时间内的第一总脉冲数量；并且
第二脉冲计数器构造为接收第N时钟信号并且使得能够对第N时钟信号的脉冲的上升沿的数量进行计数，从而获得整个图像帧的扫描时段的持续时间内的第二总脉冲数量。
6.根据权利要求5所述的显示面板，还包括：第一定时器，其与第一脉冲计数器耦接；以及第二定时器，其与第二脉冲计数器耦接；
其中，第一定时器和第二定时器中的每一个构造为独立地将计数间隔的持续时间限定为整个图像帧的扫描时段的持续时间；
第一定时器构造为向第一脉冲计数器发送第一清除信号，该第一清除信号用于在计数间隔的持续时间结束时清除第一脉冲计数器；并且
第二定时器构造为向第二脉冲计数器发送第二清除信号，该第二清除信号用于在计数间隔的持续时间结束时清除第二脉冲计数器。
7.根据权利要求5所述的显示面板，其中，第一脉冲计数器包括：第一比较器，其构造为将第一总脉冲数量与M比较并输出第一输出信号，
第一输出信号是表示第一总脉冲数量等于M的判定的高电平信号或者是表示第一总脉冲数量小于M的判定的低电平信号；
第二脉冲计数器包括：第二比较器，其构造为将第二总脉冲数量与M比较并输出第二输出信号；并且
第二输出信号是表示第二总脉冲数量等于M的判定的高电平信号或者是表示第二总脉冲数量小于M的判定的低电平信号。
8.根据权利要求7所述的显示面板，还包括：逻辑与器件，用于接收来自第一脉冲计数器的第一输出信号和来自第二脉冲计数器的第二输出信号，并且作为复位信号输出表示第一输出信号和第二输出信号中的至少一个是低电平信号的低电平信号或者输出表示第一输出信号和第二输出信号均为高电平信号的高电平信号。
9.根据权利要求1所述的显示面板，其中，所述控制器构造为在基于第二GOA定时提供N个时钟信号之前的所述一段持续时间内基于复位信号中止N个时钟信号。
10.根据权利要求9所述的显示面板，其中，控制器构造为向GOA电路中的每个GOA单元的电荷释放子电路提供高电平电源电压以在所述一段持续时间内释放其残余电荷。
11.根据权利要求8所述的显示面板，其中，控制器构造为基于逻辑与器件输出的高电平信号维持第一GOA定时，从而在图像帧的后续下一扫描时段中提供N个时钟信号以顺序地从第一组的第一GOA单元到第M组的第N GOA单元输出M×N个栅极驱动信号。
12.一种用于防止显示面板中的阵列基板上栅极驱动器（GOA）电路的错误输出的方法，所述GOA电路包括：串联地级联的M组GOA单元，M组GOA单元中的每一组包括串联地级联的N个GOA单元；和N条时钟信号线，该N条时钟信号线中的每一条连接至M组GOA单元中的每一组中的N个GOA单元中的一个，M和N是整数；
所述方法包括：
分别通过N条时钟信号线将时间顺序地从第一时钟信号至第N时钟信号的N个时钟信号提供给M组GOA单元中的每一组中的N个GOA单元；
对图像帧的扫描时段中提供的第一时钟信号的第一总脉冲数量和第N时钟信号的第二总脉冲数量进行计数；
将第一总脉冲数量和第二总脉冲数量与M进行比较；
基于第一总脉冲数量和第二总脉冲数量中的至少一个小于M的判定而产生复位信号，从而基于复位信号在输出任何栅极驱动信号之前的一段持续时间内释放GOA电路中的残余电荷。
13.根据权利要求12所述的方法，其中，提供N个时钟信号包括利用延时顺序地输出的从第一时钟信号到第N时钟信号的N个时钟信号。
14.根据权利要求13所述的方法，其中，所述延时等于每个时钟信号的一个周期的1/N。
15.根据权利要求14所述的方法，其中，N个时钟信号中的每一个在时钟信号的第一周期中将第一高电平脉冲电压施加至M组GOA单元中的第一组中的一个GOA单元，并且在时钟信号的每个后续下一个周期中将每个后续下一个高电平脉冲电压施加至M组GOA单元中的每个后续下一组中的另一GOA单元。
16.根据权利要求12所述的方法，其中所述计数包括：
利用第一脉冲计数器获得一个图像帧的每个扫描时段内的第一总脉冲数量，所述第一脉冲计数器包括接收第一时钟信号的输入端和接收高电平电压以使得能够对第一时钟信号的脉冲的上升沿的数量进行计数的使能端，一个图像帧的扫描时段通过被构造为在每个扫描时段结束时清除第一脉冲计数器的定时器来设置；以及
利用第二脉冲计数器获得一个图像帧的每个扫描时段内的第二总脉冲数量，所述第二脉冲计数器包括接收第N时钟信号的输入端和接收高电平电压以使得能够对第N时钟信号的脉冲的上升沿的数量进行计数的使能端，一个图像帧的扫描时段通过被构造为在每个扫描时段结束时清除第二脉冲计数器的定时器来设置。
17.根据权利要求16所述的方法，其中所述比较包括：
利用与第一脉冲计数器相关联的第一比较器来将第一总脉冲数量与M进行比较并输出第一输出信号，其中第一输出信号为表示第一总脉冲数量等于M的高电平信号或者为表示第一总脉冲数量小于M的低电平信号；以及
利用与第二脉冲计数器相关联的第二比较器来将第二总脉冲数量与M进行比较并输出第二输出信号，其中第二输出信号为表示第二总脉冲数量等于M的高电平信号或者为表示第二总脉冲数量小于M的低电平信号。
18.根据权利要求17所述的方法，其中，所述产生复位信号包括：
通过逻辑与器件从第一脉冲计数器接收第一输出信号并从第二脉冲计数器接收第二输出信号；以及
通过逻辑与器件，基于第一输出信号和第二输出信号中的至少一个为低电平信号而输出低电平信号或者基于第一输出信号和第二输出信号均为高电平信号而输出高电平信号，作为复位信号。
19.根据权利要求12所述的方法，还包括在一段持续时间内在该段持续时间之后的图像帧的下一扫描时段中提供N个时钟信号之前基于复位信号中止N个时钟信号。
20.根据权利要求19所述的方法，其中，所述释放GOA电路中的残余电荷包括向GOA电路中的每个GOA单元的电荷释放子电路提供高电平电源电压以在所述一段持续时间内释放其残余电荷。
21.根据权利要求18所述的方法，还包括基于逻辑与器件输出的高电平信号在图像帧的后续下一扫描时段中维持用于提供N个时钟信号的定时，从而从第一组的第一GOA单元到第M组的第N GOA单元顺序地输出M×N个栅极驱动信号。
CN201780000422.0A 2017-06-07 2017-06-07 防止液晶显示面板的goa电路的错误输出的方法 Expired - Fee Related CN109416903B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/087441 WO2018223313A1 (en) 2017-06-07 2017-06-07 Method of preventing false output of goa circuit of a liquid crystal display panel

Publications (2)

Publication Number Publication Date
CN109416903A CN109416903A (zh) 2019-03-01
CN109416903B true CN109416903B (zh) 2021-08-17

Family

ID=64566408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000422.0A Expired - Fee Related CN109416903B (zh) 2017-06-07 2017-06-07 防止液晶显示面板的goa电路的错误输出的方法

Country Status (3)

Country Link
US (1) US11107430B2 (zh)
CN (1) CN109416903B (zh)
WO (1) WO2018223313A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110070817B (zh) * 2019-04-08 2020-11-10 武汉华星光电半导体显示技术有限公司 Goa驱动单元、goa电路及显示装置
CN110827776B (zh) * 2019-10-16 2021-07-06 Tcl华星光电技术有限公司 Goa器件及栅极驱动电路
CN117396951A (zh) * 2022-05-10 2024-01-12 京东方科技集团股份有限公司 驱动扫描电路的方法、扫描电路和显示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003054A (ko) * 2013-06-28 2015-01-08 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
CN104795107A (zh) * 2015-05-12 2015-07-22 合肥京东方光电科技有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN105185349A (zh) * 2015-11-04 2015-12-23 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN105405385A (zh) * 2015-12-31 2016-03-16 京东方科技集团股份有限公司 Goa电路、goa电路扫描方法、显示面板和显示装置
CN105702194A (zh) * 2016-04-26 2016-06-22 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN106652875A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
TWI424401B (zh) * 2009-11-02 2014-01-21 Chunghwa Picture Tubes Ltd 顯示器與其閘極驅動電路
JP5409329B2 (ja) * 2009-12-21 2014-02-05 三菱電機株式会社 画像表示装置
KR101777135B1 (ko) * 2011-07-12 2017-09-12 엘지디스플레이 주식회사 쉬프트 레지스터
US8860652B2 (en) * 2012-08-23 2014-10-14 Innocom Technology (Shenzhen) Co., Ltd. Shift registers, display panels, display devices, and electronic devices
CN102968970B (zh) * 2012-11-01 2015-01-28 合肥京东方光电科技有限公司 一种显示面板的驱动装置及驱动方法
KR101992158B1 (ko) * 2013-04-30 2019-09-30 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN105794203B (zh) * 2013-12-04 2020-03-20 拉姆伯斯公司 高动态范围图像传感器
CN103928008B (zh) * 2014-04-24 2016-10-05 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
TWI512717B (zh) * 2014-05-13 2015-12-11 Au Optronics Corp 多相閘極驅動器及其顯示面板
CN104332181B (zh) * 2014-11-03 2018-11-13 合肥鑫晟光电科技有限公司 一种移位寄存器及栅极驱动装置
CN104616616B (zh) * 2015-02-12 2017-12-15 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示装置
CN104809979B (zh) * 2015-05-26 2017-07-18 京东方科技集团股份有限公司 一种反相器及驱动方法、goa单元、goa电路和显示装置
KR102390958B1 (ko) * 2015-06-22 2022-04-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN105096789B (zh) * 2015-09-25 2018-01-30 武汉华星光电技术有限公司 Goa测试与清除关机残影的共用电路
CN105096903B (zh) * 2015-09-28 2018-05-11 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106652948B (zh) * 2016-12-27 2019-04-12 深圳市华星光电技术有限公司 一种驱动电路及显示面板
CN106875918B (zh) * 2017-04-28 2019-11-26 厦门天马微电子有限公司 脉冲生成单元、阵列基板、显示装置、驱动电路和方法
CN108320708B (zh) * 2018-05-10 2021-01-26 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109036254A (zh) * 2018-09-14 2018-12-18 合肥鑫晟光电科技有限公司 一种栅极驱动电路及其驱动方法和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003054A (ko) * 2013-06-28 2015-01-08 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
CN104795107A (zh) * 2015-05-12 2015-07-22 合肥京东方光电科技有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN105185349A (zh) * 2015-11-04 2015-12-23 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN105405385A (zh) * 2015-12-31 2016-03-16 京东方科技集团股份有限公司 Goa电路、goa电路扫描方法、显示面板和显示装置
CN105702194A (zh) * 2016-04-26 2016-06-22 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN106652875A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置

Also Published As

Publication number Publication date
WO2018223313A1 (en) 2018-12-13
US20210174758A1 (en) 2021-06-10
US11107430B2 (en) 2021-08-31
CN109416903A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN107657983B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US10283039B2 (en) Shift register unit and driving method, gate drive circuit, and display apparatus
JP5078533B2 (ja) ゲート線駆動回路
JP7351855B2 (ja) シフトレジスタユニット、駆動回路、表示装置及び駆動方法
CN104091574B (zh) 移位寄存器、阵列基板、显示装置及其驱动方法
US20180197448A1 (en) Shift register circuit, display panel and display apparatus having the same
EP2562761A1 (en) Shift register, gate driving device and data line driving device for liquid crystal display
JP5496270B2 (ja) ゲート線駆動回路
US11263988B2 (en) Gate driving circuit and display device using the same
TWI473069B (zh) 閘極驅動裝置
CN109416903B (zh) 防止液晶显示面板的goa电路的错误输出的方法
US10867687B2 (en) Shift register unit and method for driving the same, gate drive circuitry and display device
CN110088826B (zh) Goa电路、amoled显示面板及驱动amoled显示面板的像素电路的方法
US20180204496A1 (en) Goa unit circuits, methods for driving the same, and goa circuits
CN111583880B (zh) 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置
WO2019042007A1 (zh) 栅极驱动电路及其驱动方法和显示装置
US7992063B2 (en) Control circuit for releasing residual charges
CN109658858B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN111149150B (zh) 补偿的三栅驱动电路、方法及显示设备
CN109671382B (zh) 栅极驱动电路以及使用该栅极驱动电路的显示装置
KR101941449B1 (ko) 쉬프트 레지스터
CN110459189B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
KR101658144B1 (ko) 내장회로를 구비한 액정표시장치
KR101287214B1 (ko) 쉬프트 레지스터
JP4004838B2 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210817