KR20140064911A - 열 분류기 - Google Patents

열 분류기 Download PDF

Info

Publication number
KR20140064911A
KR20140064911A KR1020147007735A KR20147007735A KR20140064911A KR 20140064911 A KR20140064911 A KR 20140064911A KR 1020147007735 A KR1020147007735 A KR 1020147007735A KR 20147007735 A KR20147007735 A KR 20147007735A KR 20140064911 A KR20140064911 A KR 20140064911A
Authority
KR
South Korea
Prior art keywords
silicon
thermal
soi
layer
classifier
Prior art date
Application number
KR1020147007735A
Other languages
English (en)
Other versions
KR101634189B1 (ko
Inventor
디 량
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20140064911A publication Critical patent/KR20140064911A/ko
Application granted granted Critical
Publication of KR101634189B1 publication Critical patent/KR101634189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1071—Ring-lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1028—Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
    • H01S5/1032—Coupling to elements comprising an optical axis that is not aligned with the optical axis of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

열 분류기는 소자의 측벽으로부터의 열을 실리콘 기판으로 전달한다. 소자는 매립 산화물층을 포함하는 실리콘-온-절연체(SOI)에 연관된다. 열 분류기는 매립 산화물층을 통해 실리콘 기판까지 연장한다.

Description

열 분류기{THERMAL SHUNT}
본 발명은 열 분류기에 관한 것이다.
실리콘-온-절연체(SOI)는 소자의 작동 성능을 훼손시킬 수 있는 열을 발생할 수도 있다. 소자 크기/점유공간이 감소됨에 따라, 열의 발생은 소자의 작동 손상까지 급격하게 증가할 수 있다.
본 발명의 실시예에 따라, 실리콘-온-절연체(SOI) 소자는, 상기 SOI가 실리콘 소자층과 실리콘 기판 사이에 위치된 매립 산화물층을 포함하고, 상기 SOI의 실리콘 소자층 상에 위치된 측벽; 및 상기 소자의 측벽과 접촉하고, 상기 실리콘 소자층 및 상기 매립 산화물층을 통해 상기 실리콘 기판까지 연장하여 상기 소자의 측벽으로부터의 열을 상기 실리콘 기판으로 전달하는 열 분류기를 포함하는 것을 특징으로 한다.
도 1은 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자의 투시도이다.
도 2는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자의 단면도이다.
도 3은 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자의 측단면도이다.
도 4는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자의 측단면도이다.
도 5는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자의 측단면도이다.
도 6은 본 발명의 예에 따른 광 인터커넥트(optical interconnect)의 평면도이다.
도 7의 (a) 내지 (e)는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자 제조 과정의 측단면도이다.
도 8의 (a) 내지 (f)는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자 제조 과정의 측단면도이다.
도 9는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자로부터의 열을 전달하는 방법을 기반으로 하는 흐름도이다.
이하에서는 제공된 예를 첨부 도면을 참조하여 설명할 것이다. 도면에서, 유사한 도면 부호는 동일하거나 또는 기능적으로 유사한 요소를 나타낼 수 있다.
실리콘-온-절연체(SOI) 소자는 예컨대 광 인터커넥트에서의 레이저 광원을 위한 전자장치 및 포토닉스(photonics)에 사용될 수 있다. 이러한 소자는 열을 발생할 수 있으며, 이 열은 디바이스 대역폭을 훼손하고, 작동 임계치를 상승시키며, 열로 인해 더 높아진 작동 임계치를 극복하기 위해 소자로 하여금 더 많은 전력을 요구하도록 할 수 있다. 소자의 크기의 감소는 더 낮은 작동 임계치 파워 및 더 작은 점유공간(즉, 더 높은 집적 밀도)과 같은 작동 상의 이점에 연관될 수 있지만, 추가의 열 발생과도 연관될 수 있다. 매립 산화물층은 극히 낮은 열전도율로 인해 1차적인 열 장벽으로 작용할 수 있어서, 열이 기판을 통해 방열되는 것을 방지한다. 열 임피던스는 소자가 열을 방열/전달하는 방법에 따라 소자에 연관될 수 있다. 소자로부터의 열 전달을 향상시켜서, 열 임피던스를 감소시키고, 소자의 작동 특성을 향상시키기 위해, 열 분류기가 사용될 수 있다.
도 1은 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자(100)의 투시도이다. 예시된 예에서, 소자(100)는 광소자(전기적으로 구동되는 하이브리드 실리콘 마이크로링 레이저)이고, SOI(110), SOI(110)에 접합된 마이크로링(102), 및 광 모드를 공진하도록 마이크로링(102)과 에바네센트 결합(evanescent coupling)하기 위해 SOI(110)에 정해진 도파관(120)을 포함한다. 마이크로링(102)은 외부 컨택(105) 및 내부 컨택(104)을 포함하며, 이들 컨택은 구동 전류를 수신할 수 있다. 마이크로링(102)은 또한 측벽(106)을 포함한다.
도 1에 마이크로링 레이저로서 예시되어 있지만, 소자(100)는 분산 브래그 반사기(distributed Bragg reflector), 분산 피드백 레이저, 및/또는 튜닝 가능한 레이저와 같은 다른 소자를 포함할 수도 있다. 공진기 지오메트리를 갖는 레이저는 포토닉 데이터 링크(photonic data link)를 포함하는 포토닉 집적 회로(PIC)를 위한 온칩 광원으로서 이용될 수 있으며, 파장 분할 다중화(WDM), 가감 필터/라우터(add-drop filter/router), 스위치, 센서, 변조기, 버퍼, 및 온칩 광 인터커넥트 어플리케이션, 멀티플렉서 및 실리콘 변조기와 같은 패시브 콤포넌트, 및 전자-흡수 변조기(electro-absorption modulator)와 같은 액티브 콤포넌트용으로 이용될 수 있다.
감소된 소자 치수에 연관된 이점이 있다. 예컨대, 링 직경이 더 작아지면, 광공진기 캐비티의 길이가 단축되고 작동 임계 전류가 감소함으로써 성능이 증가될 수 있다. 더 작은 임계 전류 및 대응하는 전력 소비의 감소는, 소자 치수를 더 작게 하고 상이한 파장에서 더욱 효율적으로 레이저 동작 임계치(lasing threshold)에 도달하게 하는 것에 연관될 수 있다. 더욱이, 더 작은 소자 치수는 다중화를 위해 상이한 파장 신호를 함께 조합하는 것과 같은 어플리케이션에 대해서는 레이저 동작 파장(lasing wavelength)에 걸쳐 변조 속도 및 제어를 더 빠르게 할 수 있다. 감소된 소자 점유공간으로 집적 밀도 또한 증가할 수 있어서, 향상된 제조 효율 및 대응하는 단위 소자 비용 감소를 야기한다.
소자(100)의 동작, 예컨대 내부 컨택(104) 및 외부 컨택(105)을 임계 전류로 전기적으로 구동하는 것은, 작동 성능을 저하시킬 수도 있는 열을 발생할 수 있다. 예컨대 마이크로링(102)의 직경을 감소시키는 것과 같은 소자(100)의 물리적 치수를 감소시키는 것은 더 큰 치수의 소자에 비하여 열 발생을 증가시키는 것과 연관될 수 있다. 열은 마이크로링(102)의 대역폭 성능을 훼손시킬 수 있으며, 마이크로링(102)으로 하여금 열의 존재 시에 더 높은 레이저 동작 임계치를 갖도록 할 수도 있으며, 이에 의해 작동 임계치에 도달하기 위해 더 많은 전력을 필요로 하게 될 수 있다. 소자(100)는 소자 직렬 저항에 의해 결정되는 열 임피던스에 연관될 수 있다. 이 직렬 저항은 소자(100)의 방열 성능과 연관된 소자(100)의 치수에 직접 관련될 수 있다. 온도는 소자(100)가 활성 상태일 때에, 예컨대 연속파 전류(continuous-wave current)로 구동될 때에 소자(100)의 활성 영역에서 상승할 수 있으며, 소자 직경을 함수로 하여 2차식으로(quadratically) 증가할 수 있다. 일례에서, 소자 활성 영역에서의 온도 증가는 50 ㎛의 직경을 갖는 소자의 경우에는 2.5℃일 수도 있다. 또 다른 예에서, 15 ㎛의 상대적으로 작은 직경을 갖는 소자는 활성 영역에서의 온도 증가가 63℃일 수도 있다. 50 ㎛, 25 ㎛ 또는 15 ㎛ 직경의 소자에 대한 일례의 열 임피던스는 465.2 ℃/W, 1253.4 ℃/W, 또는 1782 ℃/W일 수도 있다. 과도한 열을 발생하는 소자는 작동 동안의 열에 의한 과도한 동작 저하를 방지하기 위해 소자로 하여금 펄스들 사이에서 냉각될 수 있도록 펄스 모드의 작동으로 제한될 수도 있다.
열은 표면 복사, 대류(기체 및/또는 유체 냉각), 및 예컨대 SOI(110)를 통한 확산을 통해 방열될 수 있다. 실리콘(예컨대, 실리콘 소자층(112) 및 실리콘 기판(116))이 열을 전달할 수 있지만, SOI(110)의 매립 산화물층(114)은 열 절연체로서 작용한다. 예컨대, 실리콘은 130 W/m/℃의 열전도율을 가질 수 있는 반면, 실리콘 산화물(SiO2일 수도 있는 매립 산화물층(114))은 단지 1.3 W/m/℃의 열전도율을 갖는다. 그러므로, SOI(110)를 통한 마이크로링(102)으로부터의 열의 확산은 매립 산화물층(114) 및 매립 산화물층의 낮은 열전도율에 의해 제한될 수 있다.
따라서, 본 명세서에서의 예는 측벽(106)으로부터의 열을 매립 산화물층(114)을 통해 실리콘 기판(116)으로 전달하기 위해 열 분류기를 이용할 수 있다. 잠재적인 캐비티 온도 상승을 완화시키기 위해 열 분류기를 사용하는 것은 소자로 하여금, 고온을 발생하고 열 분류기를 갖지 않는 소자에 비하여, 매우 낮은 작동 전압 및 매우 낮은 전력 소비를 갖도록 할 수 있다.
마이크로링(102)은 열 분류기가 마이크로링(102)에 매우 근접하게 배치되어 마이크로링(102)의 핫스팟에 도달할 수 있도록 협폭의 도파관(120)과 함께 작동할 수 있다(예컨대, 소자 핫스팟에의 분류기의 밀접한 접근을 방지하는 광폭의 도파관 구조에 연관된 선형 레이저 또는 다른 광소자와는 반대로). 본 명세서에 설명된 예를 기반으로 하는 소자는 소자 핫스팟으로부터의 열을 측벽(106)을 통해 제거하기 위해 소자의 측벽(106)에 근접한 열 분류기의 배치를 가능하게 할 수 있다.
도 2는 본 발명의 예에 따른 열 분류기(230)를 포함하는 실리콘-온-절연체(SOI) 소자(200)의 단면도이다. 마이크로링(202)은 SOI(210)의 실리콘 소자층(212)에 결합된다. SOI(210)는 실리콘 소자층(212)과 실리콘 기판(216) 사이에 끼워져 위치된 매립 산화물(BOX)층(214)을 포함한다. 열 분류기(230)는 마이크로링(202)의 측벽(206)과 접촉될 수 있다. 마이크로링(202)은 내부 컨택(204), 외부 컨택(205), 컨택층(217), 및 소자(200)의 작동 동안 열("핫스팟")을 발생할 수 있는 활성층(208)을 포함한다.
도 2에서의 열 분류기(230)는 또한 유전체로서 작용할 수도 있는 알루미늄 산화물(예컨대, Al2O3)과 같은 비금속이어도 된다. 그러므로, 측벽(206)과 직접 접촉하는 금속 열 분류기와는 달리, 유전체 열 분류기(230)는 마이크로링(202)에서의 광손실을 초래하지 않으며, 측벽(206) 및 온도가 가능 높을 수도 있는 캐리어 재결합/활성 영역(208)과 접촉 상태로 배치되어, 소자(200)의 측벽(206)으로부터의 효과적인 열 추출을 제공할 수 있다.
열 분류기(230)의 유전체 재료는 폴리-실리콘 및 금속과 같은 다른 재료에 관련될 고온 어닐링, 미세 폴리싱, 낮은 공차 등과 같은 복잡한 가공 단계의 필요성을 회피할 수 있다. 알루미늄 산화물은 25∼40 W/m/℃의 열전도율을 가지며, 이것은 더 낮은 열전도율을 갖는 다른 재료(예컨대, 실리콘 산화물)와는 달리 열 분류기로서의 효과적인 작동을 제공할 수 있다. 따라서, 알루미늄 산화물은 알루미늄 산화물이 클래딩 재료(cladding material) 및 열 분류기 재료로서 동시에 작용할 수 있도록 하는 열적 특성 및 절연 특성(예컨대, 광학적, 전기적 등의 특성)을 갖는다. 예컨대, 열 분류기(230)는 표면 현수 결합 패시베이션(surface dangling bond passivation)을 위해 이용되어, 작동 효율을 향상시키고, 소자(200)의 표면 열화를 방지할 수 있다. 그러므로, 열 분류기(230)는 열 제거를 넘어서는 개선을 포함한 소자 성능을 향상시키기 위한 복수의 개선(예컨대, 패시베이션, 공진된 광학 모드의 조정 등)을 제공할 수 있다. 이에 부가하여, 열 분류기(230)는 무시 가능한 점유공간을 가져, 소자(200) 및 열 분류기(230)와 다른 소자/열 분류기의 조밀한 집적을 가능하게 한다. 열 분류기(230)가 엄격한 공차를 위한 폴리싱과 같은 어떠한 추가의 복잡한 제조 과정 없이 표면 리프트-오프 포토그래피 등과 유전체 침적 단계를 기반으로 제조될 수 있음에 따라, 그 제조가 간단하게 된다.
도 3은 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자(300)의 측단면도이다. 마이크로링(302)은 매립 산화물(BOX)층(314) 및 실리콘 기판(316)을 포함하는 SOI(310)의 실리콘 소자층(312)에 접합된다. 열 분류기(330)가 마이크로링(302)의 측벽(306)과 접촉되고, 또한 내부 컨택(304), 컨택층(317), 외부 컨택(305), 활성층(308) 및 마이크로링(302)의 내부 캐비티와도 접촉된다.
열 분류기(330)는 마이크로링(302)을 인캡슐레이션 및/또는 패시베이션하여, 실리콘 기판(316)으로의 효율적인 열전달을 보장하는 동시에 표면 복사 및 대류를 통해 열을 방열할 수 있도록 하면서 마이크로링(302)에 대한 보호를 제공할 수 있다. 그러므로, 열 분류기(330)는 소자(300)를 인캡슐레이션하고 보호하면서도 소자(300)의 전체에 대한 향상된 방열/열의 제거를 제공한다(예컨대, 표면 복사 및 대류를 통해 효율적인 방열을 저해할 수도 있는 다른 패시베이션 재료와는 달리). 열 분류기(330)는 광학적으로 및/또는 전기적으로 절연성의 것으로 될 수 있으며, 이에 의해 측벽(306)을 광학적 동작과의 간섭 없이 접촉하고, 내부 컨택(304) 및 외부 컨택(305)을 전기적 동작과의 간섭 없이 접촉한다. 열 분류기(330)를 통한 컨택과의 전기 접속을 제공하기 위해 비아 및/또는 트렌치가 제공될 수 있다. 열 분류기(330) 내에 유전체 분류기 부분(dielectric shunt portion)을 통합하여, 열 분류기(330)의 금속 부분을 금속의 접촉 및/또는 근접에 의해 영향을 받을 수도 있는 하부의 디바이스에 열적으로는 결합하고 전기적 및/또는 광학적으로는 격리시킴으로써, 금속 열 분류기(330)가 이용될 수도 있다.
도 4는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자(400)의 측단면도이다. 마이크로링(402)은 매립 산화물(BOX)층(414) 및 실리콘 기판(416)을 포함하는 SOI(410)의 실리콘 소자층(412)에 결합된다. 열 분류기(430)가 마이크로링(402)의 측벽(406) 및 활성층(408)과 접촉하며, 내부 컨택(404), 컨택층(417), 외부 컨택(405), 및 마이크로링(402)의 내부 캐비티를 노출시킨다. 소자(400)는 또한 실리콘 소자층(412) 및 실리콘 기판(416)과 접촉하는 열 기판 분류기(thermal substrate shunt)(436)를 포함한다.
열 기판 분류기(436)는 마이크로링(402)의 아래에 위치되고 또한 마이크로링(402)의 측면 치수 이내에 위치될 수 있다. 열 기판 분류기(436)는 매립 산화물층(414)을 통해 에칭된 구멍을 충진하기 위해 알루미늄 산화물, 금, 또는 기타 금속이나 유전체 재료와 같은 높은 열전도율을 갖는 재료로 구성될 수 있다. 열 기판 분류기(436)는 실리콘 소자층(412)의 적어도 일부분과 접촉할 수 있으며, 이로써 실리콘 소자층(412)으로부터의 열이 실리콘 기판(416) 쪽으로 아래로 추출될 수 있다.
도 4에 도시된 바와 같이, 열 기판 분류기(436)는 실리콘 소자층(412)의 상면 아래의 레벨까지 수직으로 돌출할 수 있다. 이에 따라, 열 기판 분류기(436)의 충진율(fill rate)을 제어할 수 있고, SOI(410) 및 열 기판 분류기(436)의 상면을 폴리싱하지 않고서도 열 기판 분류기(436)를 침적할 수 있다.
도 5는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자(500)의 측단면도이다. 마이크로링(502)은 매립 산화물(BOX)층(514) 및 실리콘 기판(516)을 포함하는 SOI(510)의 실리콘 소자층(512)에 결합된다. 열 분류기(530)는 금속이어도 되고, 마이크로링(502)의 측벽(506) 및 활성층(508)과 접촉하는 유전체 분류기(532)를 포함하여도 된다. 소자(500)는 내부 컨택(504), 컨택층(517) 및 외부 컨택(505)을 포함한다. 열 분류기(530)는 외부 컨택(505)과 접촉하며, 예컨대 단일체의(unitary) 접촉/분류 콤포넌트처럼 동일한 재료로 형성될 수도 있다. 소자(500)는 또한 열 실리콘 소자층(512) 및 실리콘 기판(516)과 접촉하는 기판 분류기(536)를 포함한다.
유전체 분류기(532)는 열 분류기(530)의 일부분을 형성할 수 있으며, 마이크로링(502)의 반도체 재료와 열 분류기(530)의 금속(예컨대, 금, 알루미늄 및 구리) 사이의 유전체층을 형성할 수도 있다. 그러므로, 유전체 분류기(532)는 금속에 의해 광학적으로 흡수되거나 및/또는 열 분류기(530)에 근접하여 이루어지는, 마이크로링(502)에 연관된, 광학 모드를 방지할 수 있다. 열 분류기(530)는 내부 컨택(504) 및/또는 외부 컨택(505)과 동일한 재료(예컨대, 금, 알루미늄 및 구리)로 구성되어도 된다. 반도체와 SiO2 및/또는 Al2O3와 같은 유전체 간의 커다란 비굴절률차(refractive index contrast)로 인해, 금속 열 분류기(530)가 측벽(506)에 근접한 경우에도, 유전체 분류기(532)에 의해 반도체 내부에 광학 모드가 양호하게 정해질 수도 있다. 소자에서의 가장 고온의 지점에서부터 열 분류기(530)까지의 거리에 걸쳐 있는 유전체 분류기(532)의 두께는 따라서 금속 열 분류기(530)로부터의 추가의 광 흡수 손실 없이 300 nm만큼 얇게 될 수도 있다. 이러한 치수는 마이크로링(502)으로부터의 열 추출에 매우 바람직할 것이다. 유전체 분류기(532)는 공진하는 마이크로링(502)의 광학 특성에 대한 영향을 방지하기 위해 낮은 광손실을 갖는다. 유전체 분류기(532)는 또한 마이크로링(502)의 측벽(506)으로부터 금속 열 분류기(530) 및 실리콘 기판(516)으로의 신속하고 효율적인 열 전달을 가능하게 하기 위해 높은 열전도율을 갖는다.
실리콘 소자층(512)으로부터 실리콘 기판(516)으로 열을 전달하기 위해 SOI(510)에 열 기판 분류기(536)가 침적될 수도 있다. 열 기판 분류기(536)는 도 5의 예시된 예에 나타낸 바와 같이 마이크로링(502)의 내측 에지 쪽으로(예컨대, 공진기의 에지까지) 측방으로 연장하여, 더 높은 차수의 측방 광학 모드(higher order lateral optical mode)를 흡수, 감쇄(attenuate) 및/또는 억제할 수 있다. 이에 따라, 공진기는 단일 모드 공진기로서 효과적으로 작동할 수 있으며, 이로써 열 기판 분류기(536)의 위치설정이, 실리콘 소자층(512)으로부터의 열 제거를 향상시키는 것에 부가하여, 공진기 모드 작동을 기초로 소자 성능을 향상시킬 수 있다. 이에 부가하여, 소자(500) 및/또는 열 기판 분류기(530)의 치수, 구조 및/또는 기타 외형적 특징이 마이크로링(502) 및 관련 구조를 위한 구조적 지지 및 이격과의 유연성(flexibility)을 가능하게 함에 따라, 열 기판 분류기(536)는 컨택층(517)으로부터 이격될 수 있다.
도 6은 본 발명의 예에 따른 광 인터커넥트(600)의 평면도이다. 광 인터커넥트(600)는 복수의 마이크로링(602), 도파관(620), 및 SOI(610) 상에 배치된 광검출기(650)를 포함할 수 있다. 마이크로링(602)은 자신의 신호를 발생할 수 있으며, 하나의 링 레이저에 하나의 채널이 할당되고, 또 다른 링 레이저에 또 다른 채널이 할당되는 등의 방식으로 이루어질 수 있다. 마이크로링(602)은 내부 컨택(604), 외부 컨택(605), 및 마이크로링(602)의 측벽(606)과 접촉하는 열 분류기(630)를 포함한다. 도 6의 평면도에 나타낸 바와 같이, 열 분류기(630)는 마이크로링(602)을 둘러쌀 수 있으며, 측벽(606)으로부터 열을 추출하면서 마이크로링(602)의 일부분 및/또는 전체 둘레를 둘러쌀 수 있다.
마이크로링(602)은 도파관(620)을 공유할 수 있으며, 이에 의해 광 인터커넥트(600)에 사용될 다파장 레이저를 획득하기 위해 마이크로링(602)과 연관된 신호들을 함께 다중화할 수 있다. 도 6의 마이크로링 예를 기반으로 하는 멀티플렉서는, 도 6의 예에 비하여 더 많은 개수의 부품을 이용하면서 광손실 및 더 큰 점유공간을 보유하는 선형 레이저에 비하여 더 적은 부품을 가질 수 있다.
광검출기(650)는 도파관(620)과 일체화될 수도 있다. 일례에서, 대략 180 미크론의 길이를 갖는 테이퍼 형상의 광검출기는 광학 모드를 패시브 SOI 도파관(620)으로부터 낮은 결합 손실 및 작은 반사를 갖는 하이브리드 도파관 검출기(650)로 단열적으로(adiabatically) 변형할 수 있다.
광 인터커넥트(600)는 광 인터커넥트 시스템과 같은 전력-효율적이고 고속의 실리콘 기반 프로세서를 인에이블시킬 수 있다. 포토닉 데이터 링크를 포함하는 이러한 시스템은 대역폭을 증가시킬 수 있고, 종래의 금속 인터커넥트를 이용하는 예컨대 CMOS에 비하여 전력 소모를 감소시킬 수 있다.
컴팩트한 마이크로링 설계를 기반으로 하는 광 인터커넥트(600)는, 대략 40배(a factor of 40)의 면적(및 비용)의 감소와 대략 4배의 비트당 소비 에너지(energy dissipated per bit)의 감소 및 데이터 레이트의 2배의 향상을 제공하면서 Intel LightPeak™ II 시스템과 같은 다른 광시스템에서의 레이저, 변조기 및 멀티플렉서를 대체할 수 있다. 예컨대, Intel LightPeak™ II 시스템에서와 같이 별도의 레이저 소스, 변조기 및 멀티플렉서를 사용하지 않고, 도 6을 기반으로 하는 시스템은 광을 생성하고, 복수의 마이크로링(광원)을 함께 묶는 파장 분할 다중화(WDM)를 수행하고, 복수의 마이크로링을 매우 높은 속도로 직접 변조할 수 있다. 그러므로, 도 6의 광 인터커넥트(600)는 다른 시스템에 비하여 감소된 전력 및 크기/소자 점유공간 특징을 이용하여 신호를 직접 인코딩할 수 있다.
도 7의 (a) 내지 (e)는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자 제조 과정의 측단면도이다. 도 7의 (a) 내지 (e)에 도시된 일례의 소자는 전자 소자 구조(예컨대, 트랜지스터) 및/또는 SOI 도파관 포토닉 소자 구조(예컨대, 직선형 광공진기, 굽어진 광공진기, 링 광공진기 등)이어도 되며, 도파관 구조를 포함할 수 있는 전자 및 포토닉 소자를 포함한 기판 상에 형성된 논-하이브리드 구조이어도 된다.
도 7의 (a)는 실리콘 소자층(712), 매립 산화물층(714), 및 실리콘 기판(716)을 포함하는 SOI(710)를 도시한다. 도 7의 (b)는 메사(mesa)(748)를 제공하기 위한 실리콘 소자층(712)의 일부분의 제거를 도시하고 있다. 도 7의 (c)는 트렌치(740)를 형성하기 위한 실리콘 소자층(712), 매립 산화물층(714) 및 실리콘 기판(716)의 일부분의 제거를 도시하고 있다. 도 7의 (d)는 열 분류기(730)의 침적을 도시하고 있다. 열 분류기(730)는 광학적으로 저손실의 높은 열전도성 재료(예컨대, 기타 유전체를 포함한 다이아몬드, 알루미늄 산화물 등)이어도 된다. 열 분류기(730)는 또한 전기적으로 절연성의 것이어도 된다. 열 분류기는 메사(748)의 측벽(706)과 접촉할 수 있고, 측벽(706)과 접촉하여 열을 측벽(706)으로부터 실리콘 기판(716)에 전달하기 위해 실리콘 소자층(712) 및 매립 산화물층(714)을 통해 연장할 수 있다. 도 7의 (e)는 열 분류기(730)에의 트렌치의 에칭 및 내부 컨택(704)과 외부 컨택(705)의 침적을 도시하고 있다. 내부 컨택(704) 및 외부 컨택(705)은 예컨대 금과 같은 전기 도전성 금속으로 이루어져도 된다.
도 8의 (a) 내지 (f)는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자 제조 과정의 측단면도이다. 도 8의 (a)는 실리콘 소자층(812), 매립 산화물층(814), 및 실리콘 기판(816)을 포함하는 SOI(810)를 도시한다. SOI(810)의 층들은 열 기판 분류기(836)가 SOI(810)에 침적될 수 있도록 선택적으로 제거(예컨대, 패터닝, 에칭, 리프트오프 등)될 수 있다. 열 기판 분류기(836)는 소자층(812)으로부터의 열을 매립 산화물층(814)을 통해 실리콘 기판(816)으로 전달하기 위해 소자층(812)과 접촉할 수 있다. 도 8의 (a) 내지 (f)는 기판에 접합될 수 있는 Ⅲ-Ⅴ 재료의 구조를 포함할 수 있는 소자(802)를 포함하는 하이브리드 구조를 도시하고 있다(예컨대, 단일체의 기판으로 형성될 수 있는 도 7의 (a) 내지 (e)에 도시된 논-하이브리드 소자와는 반대로, 하이브리드 소자를 형성하기 위해 SOI(810)에 결합된 소자(802)).
열 기판 분류기(836)의 상면은 실리콘 소자층(812)의 상면으로부터 수직으로 오프셋될 수 있다. 더욱이, 열 기판 분류기(836)의 상면은 엄격한 공차(결합이 수반되는 다른 하이브리드 소자에 연관될 수도 있는)로 폴리싱될 필요가 없다. 열 기판 분류기(836)에 대해, 실리콘 소자층(812)의 열은 실리콘 소자층(812)에 도달하는 열 기판 분류기(836)의 침적된 재료(예컨대, 알루미늄 산화물)에 기초하여 실리콘 기판(816)에 효율적으로 추출될 수 있다. 그러므로, 열 기판 분류기(816)는 완화된 공차 범위 내에서 침적되어도 된다. 그러므로, SOI(810)의 상면에 관한 도 8a에 도시된 단계에서는 미세한 폴리싱 단계가 요구되지 않으므로, 제조 복잡도를 감소시킨다. 더욱이, 열 기판 분류기(836)는 SOI(810)의 상면에 결합될 소자(802)에 대한 구조적 지지를 제공하지 않도록 위치될 수도 있다. 그러므로, 열 기판 분류기(836)의 정부(top)와 실리콘 소자층(812)의 정부 간의 수직 오프셋에 대한 공차가 더 커지게 된다. 열 기판 분류기(836)에 관하여 내부 구멍 리프트오프(inner hole liftoff)가 이용될 수 있다.
도 8의 (b)는 마이크로링(802)을 실리콘 소자층(812)에 결합하는 것을 도시하고 있다. 실리콘 소자층(812)에 작용하는 전자빔 리소그래피 및/또는 건식 에칭에 기초하여 실리콘 소자층(812)에 버스 도파관(820)이 구성될 수 있다. 소자(802)(예컨대, 마이크로링)는 고품위 웨이퍼 본딩을 통해 SOI(810)에 전달될 수 있는 Ⅲ-Ⅴ 이득 에피택셜층을 포함할 수 있다. 소자(802)를 위한 일례의 Ⅲ-Ⅴ 에피택셜 구조는, 110 nm 두께의 n-도핑된 InP 컨택층과 p-도핑된 1.5 ㎛ 두께의 InP 클래딩층 사이에 있는 p-도핑된 50 nm 두께의 InAlGaAs 분리 제한 이형구조(separate confinement heterostructure, SCH)층을 더한 InAlGaAs계 양자 우물의 주기를 포함할 수 있다. 이 구조는 SOI(810)의 정부 상에서 350 nm 두께의 실리콘 소자층(812)에 결합될 수 있다. 소자(802)가 구조적 지지를 위해 열 기판 분류기(836)에 의존하지 않으며, 열 기판 분류기(836)의 상면이 실리콘 소자층(812)의 상면과 동평면을 이루지 않는 경우에도 열이 열 기판 분류기(836)에 의해 실리콘 기판(816)에 전달될 수 있음에 따라, 열 기판 분류기(836)와 디바이스(802) 사이에 캐비티가 존재할 수도 있다.
도 8의 (c)는 매립 산화물층(814)을 통한 패터닝 및 건식 에칭을 도시하고 있다. 예컨대, 매립 산화물(BOX) 트렌치(840)는 열 분류기의 침적을 위해 매립 산화물층(814)까지 에칭될 수 있다.
도 8의 (d)는 열 분류기(830)의 리프트오프, 및 소자(802)의 내부 캐비티를 위한 패터닝을 도시하고 있다. 열 분류기(830)는 유전체(예컨대, 알루미늄 산화물)로 구성될 수도 있으며, 유전체 분류기(832)를 포함한 금속으로 구성될 수도 있다. 매립 산화물 트렌치(840)는 매립 산화물층(814)을 통해 실리콘 기판(816) 내로 연장한다.
도 8의 (e)는 건식 에칭, 패시베이션, 및 미세 가공된 양자 우물(MQW) 습식 에칭을 도시하고 있다. 내부 소자 트렌치(842)는 소자(802)에 형성되고, 매립 산화물 트렌치(840)가 효율적인 열 전달을 허용하도록 연장된다. 소자(802) 및 다양한 콤포넌트를 보호하기 위해 예컨대 에칭된 반도체 표면과 같은 외부 표면에 패시베이션(844)이 가해진다.
도 8의 (f)는 내부 컨택(804) 및 외부 컨택(805)의 리프트오프를 도시한다. 최종의 프로브패드 리소그래피가 가해진다. 그러므로, 열을 소자(802)의 측벽(806)으로 매립 산화물층(814)을 통해 실리콘 기판(816)으로 전달하기 위해 열 분류기(830)를 포함한 소자(802)가 제조된다.
도 9는 본 발명의 예에 따른 실리콘-온-절연체(SOI) 소자로부터의 열을 전달하는 방법을 기반으로 하는 흐름도이다. 단계 910에서는, 열 분류기 재료를 이용하여 소자의 측벽이 패시베이션된다. 소자는 SOI의 실리콘 소자층 상에 침적된다. 단계 920에서는, 열 분류기 재료가 SOI의 실리콘 소자층 및 매립 산화물층을 통해 SOI의 실리콘 기판으로 연장되어, 소자의 측벽으로부터의 열을 실리콘 기판에 전달한다. 그러므로, 열 분류기가 패시베이션 및 소자의 측벽으로부터의 효율적인 열 전달을 제공할 수 있다.
본 발명의 사상 및 범위는 전술한 예들의 어떠한 것에 의해서도 제한되지 않고, 이하의 청구범위 및 그 등가 구성에 따라 정해져야 한다.

Claims (15)

  1. 실리콘-온-절연체(SOI) 소자에 있어서,
    상기 SOI가 실리콘 소자층과 실리콘 기판 사이에 위치된 매립 산화물층을 포함하고, 상기 SOI의 실리콘 소자층 상에 위치된 측벽; 및
    상기 소자의 측벽과 접촉하고, 상기 실리콘 소자층 및 상기 매립 산화물층을 통해 상기 실리콘 기판까지 연장하여 상기 소자의 측벽으로부터의 열을 상기 실리콘 기판으로 전달하는 열 분류기(thermal shunt)
    를 포함하는, 실리콘-온-절연체 소자.
  2. 제1항에 있어서,
    상기 열 분류기는 표면 현수 결합 패시베이션(surface dangling bond passivation)을 위해 상기 소자를 접촉하기 위한 유전체로 구성되는, 실리콘-온-절연체 소자.
  3. 제1항에 있어서,
    상기 열 분류기는 전기 절연성을 나타내는, 실리콘-온-절연체 소자.
  4. 제1항에 있어서,
    상기 열 분류기로부터 측방으로 변위되어, 상기 실리콘 소자층으로부터의 열을 상기 매립 산화물층을 통해 상기 실리콘 기판으로 전달하기 위해 상기 매립 산화물층을 통해 연장하는 열 기판 분류기(thermal substrate shunt)를 더 포함하는, 실리콘-온-절연체 소자.
  5. 제4항에 있어서,
    상기 열 기판 분류기의 상면이 상기 실리콘 소자층의 상면 아래에 오프셋되어 있는, 실리콘-온-절연체 소자.
  6. 광 인터커넥트(optical interconnect)에 있어서,
    광학 모드를 공진시키기 위해 실리콘-온-절연체(SOI)의 실리콘 소자층에 결합되는 포톤 발생기;
    상기 실리콘 소자층과 실리콘 기판 사이에 위치된 매립 산화물층; 및
    상기 포톤 발생기에서부터 상기 실리콘 소자층 및 상기 매립 산화물층을 통해 상기 실리콘 기판으로 연장하며, 상기 포톤 발생기의 측벽에 근접하여 상기 측벽으로부터의 열을 전달하고, 공진된 광학 모드를 포톤 발생기 내에 실질적으로 제한하는, 열 분류기
    를 포함하는, 광 인터커넥트.
  7. 제6항에 있어서,
    상기 열 분류기는 열전도성이고, 공진된 광학 모드를 상기 포톤 발생기 내에 실질적으로 제한하기 위해 광손실 특성과 연관되는, 광 인터커넥트.
  8. 제6항에 있어서,
    상기 열 분류기는 다이아몬드인, 광 인터커넥트.
  9. 제6항에 있어서,
    상기 열 분류기는 알루미늄 산화물인, 광 인터커넥트.
  10. 제6항에 있어서,
    광학 모드를 공진시키기 위해 도파관을 더 포함하는, 광 인터커넥트.
  11. 실리콘-온-절연체(SOI) 소자로부터 열을 전달하는 방법에 있어서,
    열 분류기 재료를 이용하여, 실리콘-온-절연체(SOI)의 실리콘 소자층 상에 배치된 소자의 에칭된 측벽을 패시베이션하는 단계; 및
    상기 열 분류기 재료를 상기 SOI의 상기 실리콘 소자층 및 매립 산화물층을 통해 상기 SOI의 실리콘 기판까지 연장시켜, 상기 소자의 측벽으로부터의 열을 상기 실리콘 기판으로 전달하는 단계
    를 포함하는, 실리콘-온-절연체 소자로부터 열을 전달하는 방법.
  12. 제11항에 있어서,
    상기 소자를 이용하여 포톤을 생성하는 단계를 더 포함하는, 실리콘-온-절연체 소자로부터 열을 전달하는 방법.
  13. 제11항에 있어서,
    상기 열 분류기 재료를 이용하여 상기 소자의 측벽을 전기적으로 절연하는 단계를 더 포함하는, 실리콘-온-절연체 소자로부터 열을 전달하는 방법.
  14. 제11항에 있어서,
    열 기판 분류기를 상기 실리콘 소자층 및 상기 매립 산화물층을 통해 연장시켜, 상기 실리콘 소자층으로부터의 열을 상기 매립 산화물층을 통해 상기 실리콘 기판으로 전달하는 단계를 더 포함하는, 실리콘-온-절연체 소자로부터 열을 전달하는 방법.
  15. 제13항에 있어서,
    소자의 더 높은 차수의 모드(higher order mode)를 감쇄(attenuate)시키기 위해 상기 측벽에 관련하여 열 기판 분류기를 측방으로 오프셋하는 단계를 더 포함하는, 실리콘-온-절연체 소자로부터 열을 전달하는 방법.
KR1020147007735A 2011-08-31 2011-08-31 열 분류기를 포함하는 실리콘-온-절연체 소자, 광 인터커넥트 및 열 전달 방법 KR101634189B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/050083 WO2013032472A1 (en) 2011-08-31 2011-08-31 Thermal shunt

Publications (2)

Publication Number Publication Date
KR20140064911A true KR20140064911A (ko) 2014-05-28
KR101634189B1 KR101634189B1 (ko) 2016-06-28

Family

ID=47756699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147007735A KR101634189B1 (ko) 2011-08-31 2011-08-31 열 분류기를 포함하는 실리콘-온-절연체 소자, 광 인터커넥트 및 열 전달 방법

Country Status (5)

Country Link
US (1) US9093428B2 (ko)
EP (1) EP2751836A4 (ko)
KR (1) KR101634189B1 (ko)
CN (1) CN103890944A (ko)
WO (1) WO2013032472A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9855746B2 (en) 2014-04-30 2018-01-02 Hewlett-Packard Development Company, L.P. Piezoelectric printhead assembly
US11444696B2 (en) * 2014-07-08 2022-09-13 PhotonIC International Pte. Ltd. Micro-disc modulator, silicon photonic device and optoelectronic communication apparatus using the same
US10366883B2 (en) 2014-07-30 2019-07-30 Hewlett Packard Enterprise Development Lp Hybrid multilayer device
CN104283109A (zh) * 2014-09-26 2015-01-14 中国科学院半导体研究所 一种基于金属限制散热结构的硅基微腔激光器及其制作方法
US10658177B2 (en) 2015-09-03 2020-05-19 Hewlett Packard Enterprise Development Lp Defect-free heterogeneous substrates
WO2017171737A1 (en) 2016-03-30 2017-10-05 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US10193634B2 (en) 2016-09-19 2019-01-29 Hewlett Packard Enterprise Development Lp Optical driver circuits
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
CN109560462B (zh) * 2017-09-27 2020-06-19 中国科学院半导体研究所 硅基混合集成激光器阵列及其制备方法
US10381801B1 (en) 2018-04-26 2019-08-13 Hewlett Packard Enterprise Development Lp Device including structure over airgap
CN112769031B (zh) * 2020-12-31 2023-05-16 联合微电子中心有限责任公司 一种背向集成有源器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020113288A1 (en) * 1999-07-28 2002-08-22 Lawrence A. Clevenger Method and structure for providing improved thermal conduction for silicon semiconductor devices
US20090168821A1 (en) * 2007-12-31 2009-07-02 Alexander Fang Thermal shunt for active devices on silicon-on-insulator wafers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288426B1 (en) * 2000-02-28 2001-09-11 International Business Machines Corp. Thermal conductivity enhanced semiconductor structures and fabrication processes
US6515333B1 (en) 2001-04-27 2003-02-04 Advanced Micro Devices, Inc. Removal of heat from SOI device
US7075962B2 (en) * 2003-06-27 2006-07-11 Finisar Corporation VCSEL having thermal management
US8170073B2 (en) 2009-09-11 2012-05-01 Coherent, Inc. Optically-pumped external-cavity surface-emitting semiconductor lasers with front-cooled gain-structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020113288A1 (en) * 1999-07-28 2002-08-22 Lawrence A. Clevenger Method and structure for providing improved thermal conduction for silicon semiconductor devices
US20090168821A1 (en) * 2007-12-31 2009-07-02 Alexander Fang Thermal shunt for active devices on silicon-on-insulator wafers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Matthew N. Sysak et al., Hybrid Silicon Laser Technology: A Thermal Perspective, IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 17, NO. 6, pp.1490-1498(2011. 04. 05. 공개) *

Also Published As

Publication number Publication date
EP2751836A4 (en) 2015-08-19
KR101634189B1 (ko) 2016-06-28
CN103890944A (zh) 2014-06-25
WO2013032472A1 (en) 2013-03-07
US9093428B2 (en) 2015-07-28
EP2751836A1 (en) 2014-07-09
US20140204967A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
KR101634189B1 (ko) 열 분류기를 포함하는 실리콘-온-절연체 소자, 광 인터커넥트 및 열 전달 방법
US11271370B2 (en) Tensile strained semiconductor photon emission and detection devices and integrated photonics system
US20150318665A1 (en) Thermal Shunt
JP6014756B2 (ja) フォトニックデバイスを断熱する方法および装置
JP5758359B2 (ja) 光配線デバイスおよびその製造方法
US10031355B2 (en) Temperature control of components on an optical device
US7639719B2 (en) Thermal shunt for active devices on silicon-on-insulator wafers
US10267989B2 (en) Prestructured substrate for the production of photonic components, associated photonic circuit and manufacturing method
JP2020095129A (ja) 半導体装置およびその製造方法
JP7225130B2 (ja) ハイブリッド半導体レーザー部品及びそのような部品の製造方法
US11876345B2 (en) Thermal management for hybrid lasers
JP2020021865A (ja) 半導体光素子及び光送受信モジュール
JP7224539B2 (ja) 半導体光集積素子
US12050348B2 (en) Fiber to chip coupler and method of making the same
US20230384526A1 (en) Fiber to chip coupler and method of making the same
JP6033770B2 (ja) ナノチューブ電気−光学部品、該部品を組み込んだ光電子または光リンクベースのハイブリッド集積回路、および作成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant