KR20140058698A - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20140058698A
KR20140058698A KR1020117029284A KR20117029284A KR20140058698A KR 20140058698 A KR20140058698 A KR 20140058698A KR 1020117029284 A KR1020117029284 A KR 1020117029284A KR 20117029284 A KR20117029284 A KR 20117029284A KR 20140058698 A KR20140058698 A KR 20140058698A
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor element
metal thin
metal
semiconductor device
Prior art date
Application number
KR1020117029284A
Other languages
English (en)
Inventor
다카시 야마지
다카아키 가토
Original Assignee
아오이 전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 전자 주식회사 filed Critical 아오이 전자 주식회사
Publication of KR20140058698A publication Critical patent/KR20140058698A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치 및 반도체 장치의 제조 방법에 관한 것으로서, 복수의 반도체 소자(11)를 금속 박막(30)상에 상기 금속 박막과 전기적으로 절연하여 고정하는 공정과, 반도체 소자의 전극 패드(12)와 상기 금속 박막을 접속 부재(13)에 의해 전기적으로 접속하는 공정과, 상기 금속 박막의 상기 반도체 소자 및 상기 접속 부재를 수지층(15)에 의해 밀봉하는 공정과, 상기 금속 박막을 분할함으로써 박막 단자(30A)를 형성하는 공정으로 반도체 장치를 제조함으로써 생산성이 향상되는 것을 특징으로 한다.

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 소자를 리드 프레임을 이용하지 않고 패키지화한 반도체 장치가 알려져 있다. 이와 같은 반도체 장치는 미리 리드 프레임에 전극 패드의 수에 대응한 수의 오목부를 형성하고, 오목부내에 도금층을 형성하여, 전극 패드와 도금층을 와이어 본딩하고, 성형에 의해 수지 밀봉를 한 후, 리드 프레임을 제거한다.(예를 들면, 특허문헌 1 참조)
일본 특허공보 제3181229호
　상기 방법에서는 공정 수가 많으므로 생산성이 저하된다. 또한, 반도체 소자의 전극 패드의 수나 위치는 반도체 소자의 기능·용도·사이즈에 따라서 다르기 때문에 리드 프레임의 수 및 배치, 또는 리드 프레임에 형성하는 도금층 형성용 홈의 위치를 반도체 소자마다 설계하여 형성할 필요가 있고, 개발 효율이 매우 나쁘다.
본 발명의 반도체 장치는 상면에 복수의 전극 패드를 구비한 반도체 소자와, 반도체 소자의 하면에 각각 분리부에서 분리되어 설치된 복수의 박막 단자와, 반도체 소자 및 각 박막 단자 사이에 설치된 절연층과, 각 반도체 소자의 전극 패드와 각 박막 단자를 접속하는 접속 부재와, 반도체 소자, 반도체 소자로부터 노출된 복수의 박막 단자, 분리부 위 및 접속 부재를 덮어 설치된 수지층을 구비하는 것을 특징으로 한다.
또한, 본 발명의 반도체 장치의 제조 방법은 전극 패드를 구비한 반도체 소자를 준비하는 공정과, 반도체 소자 보다 큰 면적의 금속 박막을 준비하고, 반도체 소자를 금속 박막상에 금속 박막과 전기적으로 절연하여 고정하는 공정과, 전극 패드와 금속 박막을 접속 부재에 의해 전기적으로 접속하는 공정과, 금속 박막상에 반도체 소자 및 접속 부재를 덮는 절연층을 형성하는 공정과, 금속 박막을 소정 형상의 박막 단자에 형성하는 공정을 구비하는 것을 특징으로 한다.
　또한, 본 발명의 반도체 장치의 제조 방법은 전극 패드를 구비한 반도체 소자를 준비하는 공정과, 상기 반도체 소자 보다 큰 면적의 금속 박막을 준비하고, 상기 반도체 소자를 상기 금속 박막상에, 상기 금속 박막과 전기적으로 절연하여 고정하는 공정과, 상기 전극 패드와 상기 금속 박막을 접속 부재에 의해 전기적으로 접속하는 공정과, 상기 금속 박막상에 상기 반도체 소자 및 상기 접속 부재를 덮는 절연층을 형성하는 공정과, 상기 금속 박막을 소정 형상의 박막 단자에 형성하는 공정을 이 공정순으로 실시하는 것을 특징으로 한다.
본 발명에 의하면, 반도체 소자의 전극 패드에 접속되는 박막 단자를 형성할 때, 리드 프레임을 이용할 필요가 없고, 따라서 리드 프레임에 가공을 할 필요가 없으므로, 개발 효율 및 생산성을 향상시킬 수 있다.
도 1은 본 발명의 반도체 장치의 제1 실시형태를 나타내는 확대 사시도이다.
도 2는 도 1의 반도체 장치의 제조 방법을 설명하기 위한 사시도이다.
도 3은 도 2에 계속되는 공정을 설명하기 위한 사시도이다.
도 4는 도 3에 계속되는 공정을 설명하기 위한 사시도이다.
도 5는 도 4에 계속되는 공정을 설명하기 위한 사시도이다.
도 6은 도 5에 계속되는 공정을 설명하기 위한 사시도이다.
도 7은 도 6에 계속되는 공정을 설명하기 위한 사시도이다.
도 8은 도 7에 계속되는 공정을 설명하기 위한 사시도이고, 도 2 내지 도 7에 대해 표리면을 반전하여 이면측에서 본 것이다.
도 9는 도 1의 반도체 장치의 제조 방법을 설명하기 위한 확대 단면도이고, 도 2에 나타내는 공정에서, 1개의 반도체 장치 형성 영역내를 도시한 도면이다.
도 10은 도 9에 계속되는 공정을 설명하기 위한 확대 단면도이고, 도 3에 나타내는 공정에 대응한다.
도 11은 도 10에 계속되는 공정을 설명하기 위한 확대 단면도이고, 도 4에 나타내는 공정에 대응한다.
도 12는 도 11에 계속되는 공정을 설명하기 위한 확대 단면도이고, 도 5에 나타내는 공정에 대응한다.
도 13은 도 12에 계속되는 공정을 설명하기 위한 확대 단면도이고, 도 6에 나타내는 공정에 대응한다.
도 14는 도 13에 계속되는 공정을 설명하기 위한 확대 단면도이고, 도 7에 나타내는 공정에 대응한다.
도 15는 금속 박막의 변형부를 상세히 설명하기 위한 확대 단면도이다.
도 16은 본 발명의 반도체 장치를 회로 기판에 실장한 상태를 나타내는 확대 단면도이다.
도 17은 본 발명의 반도체 장치 및 그 제조 방법의 제2 실시형태를 설명하기 위한 확대 단면도이다.
도 18은 도 17에 계속되는 공정을 설명하기 위한 확대 단면도이다.
도 19는 도 18에 계속되는 공정을 설명하기 위한 확대 단면도이다.
도 20은 도 19에 계속되는 공정을 설명하기 위한 확대 단면도이다.
도 21은 도 20에 계속되는 공정을 설명하기 위한 확대 단면도이다.
도 22는 본 발명의 반도체 장치의 제1 변형예를 나타내는 확대 단면도이다.
도 23은 본 발명의 반도체 장치의 제2 변형예를 나타내는 확대 단면도이다.
도 24는 본 발명의 반도체 장치의 제조 방법의 다른 예를 나타내는 확대 사시도이다.
도 25는 본 발명의 반도체 장치의 제조 방법에 관한 것으로서, 도 24와는 다른 예를 나타내는 확대 사시도이다.
도 26은 본 발명의 반도체 장치의 제3 실시형태를 설명하기 위한 도면이고, 도 26의 (A)는 상면도이며, 도 26의 (B)는 도 26의 (A)의 XXVIB-XXVIB선 절단 단면도이며, 도 26의 (C)는 하면도이다.
(실시형태 1)
이하, 본 발명의 반도체 장치의 제1 실시형태에 대해 설명한다.
도 1은 본 발명의 반도체 장치의 확대 사시도이다. 반도체 장치(10)는 반도체 소자(11)의 하면에, 분리부(16)에서 분리된 복수의 박막 단자(30A)를 구비한다. 반도체 소자(11)은 집적회로가 형성된 반도체 웨이퍼를 다이싱함으로써 얻을 수 있다. 반도체 소자(11)은 표면이 노출된 복수의 전극 패드(12)를 구비한다. 전극 패드(12)의 주위에는 도시하지 않지만, 산화실리콘 또는 그 위에 폴리이미드막 등의 보호막이 형성되어 있다. 도 1에서 전극 패드(12)는 범프 형상으로 되어 있지만, 반드시 상면으로부터 돌출될 필요는 없다.
박막 단자(30A)는 반도체 소자(11)의 주위로부터 돌출된 부분을 갖고 있고, 이 돌출된 부분에 있어서, 와이어(접속부재)(13)의 일단이 본딩되어 있다. 전극 패드(12)에는 와이어(13)의 타단이 본딩되어 있다. 따라서, 각 박막 단자(30A)는 대응하는 전극 패드(12)에 와이어(13)에 의해 전기적으로 접속되어 있다.
그리고, 반도체 소자(11), 반도체 소자(11)의 외형으로부터 돌출된 박막 단자(30A) 및 분리부(16) 및 와이어(13)는 에폭시 수지 등의 열경화형 수지층(15)에 의해 덮여 있다.
　또한, 도 1의 반도체 장치(10)는 반도체 소자(11)의 전극 패드(12) 및 박막 단자(30A)를 각각 4개 구비한 예로서 도시되어 있지만, 이것은 도시상이고, 실제로는 반도체 소자(11)의 상면에 다수의 전극 패드(12)가 형성되어 반도체 소자(11)의 하면측에는 전극 패드(20)에 대응하는 수의 박막 단자(30A)가 형성되어 있다.
박막 단자(30A)는 알루미늄 등의 금속박에 의해 형성되고 있고, 한정하는 의미는 아니지만, 그 두께는 30~100㎛정도로 매우 얇게 형성되어 있다.
각 박막 단자(30A)는 변형부(20)를 구비한다. 도 15는 변형부(20)의 확대 단면도이다.
변형부(20)는 수지층(15)에 대향하는 면측으로부터 외면측(환언하면, 도 15의 상면측으로부터 하면측)을 향해 돌출되어 있고, 대략 외형이 반구 형상이 되고, 그 중앙부에 함몰부를 갖는 형상을 가진다.
보다 상세하게는 변형부(20)의 반구형상의 돌출부(22)의 내측은 최심부(最深部)(23a)를 가진 홈(23)으로 되어 있고, 홈(23)의 최심부(23a)로부터 내측을 향해 직선형상으로 솟아오른 사면부(23b)를 가진다.
변형부(20)의 중앙 부분은 상면(21a)이 변형부(20)의 주위의 20a와 동일면이 된 평탄한 접속부(21)를 갖고 있고, 이 접속부(21)를 홈(23)의 사면부(23b)가 지지하고 있다. 접속부(21)의 상면(21a)에서 전술한 와이어(13)의 일단이 본딩된다. 이점쇄선은 와이어(13)의 본딩 상태를 나타낸다.
접속부(21) 및 홈(23)의 사면부(23b)는 외측에서 보면, 원추체 형상의 함몰부(24)를 형성하고, 후술하지만, 이 함몰부(24) 내에 외부 단자에 접속하기 위한 도전성 접속 재료가 충전된다.
도 1로 되돌아가 수지층(15)은 변형부(20)의 홈(23) 내에도 충전되어 있고, 후술하는 바와 같이, 수지층(15)의 경화에 따라 각 박막 단자(30A)를 확실히 유지하는 구성으로 되어 있다.
반도체 장치(10)의 외형 사이즈는 2~5mm(길이)×2~5mm(폭)×0.3~0.8mm(두께)로 하는 것이 가능하고, 이와 같이 작은 사이즈의 반도체 장치(10)를 생산 효율 및 신뢰성이 높고, 또한 효율적으로 생산하는 것이 가능하다.
이하, 제1 실시형태의 반도체 장치의 제조 방법의 일례를 설명한다.
도 2 내지 도 8은 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 확대 사시도이고, 도 9 내지 도 14는 각각 도 2 내지 도 7에 대응하는 확대 단면도이다. 단, 도 2 내지 도 8이 다수의 반도체 장치를 동시에 형성하는 방법을 도시하고 있는 것에 대해, 도 9 내지 도 14는 설명상, 1개의 반도체 장치에 대해 그 제조 과정을 설명하기 위한 단면도를 도시하고 있다.
우선, 도 2에 도시되어 있는 바와 같이, 다수의 반도체 장치(10)를 형성할 수 있는 사이즈의 금속 박막(30)을 준비하고, 동일한 사이즈를 가진 스텐레스(SUS) 등을 포함하는 기대(41)에 접착성을 가진 절연층(42)에 의해 접착한다.
도 9에 도시된 바와 같이, 기대(41), 절연층(42), 금속 박막(30)이 이 순서로 밀착하여 적층된다.
계속해서, 프레스에 의해 금속 박막(30)에 다수의 변형부(20)를 형성한다(도 3, 도 10 참조). 각 변형부(20)는 전술한 바와 같이, 도 15에 도시된 단면 형상을 갖고 있고, 돌출부(22)의 중앙에 접속부(21)을 가진 형상을 갖는다. 변형부(20)는 그 전체가 절연층(42) 내에 들어가도록 형성된다. 즉, 변형부(20)의 높이(H)는 절연층(42)의 두께(T) 보다 작다.
일례로서 변형부(20)의 높이(H)를 30~70㎛, 직경(D)을 200~300㎛로 하고, 절연층(42)의 두께(T)를 50~200㎛로 할 수 있다. 단, 상기 T＞H의 조건이다.
계속해서, 도 4에 도시된 바와 같이, 금속 박막(30)의 각 반도체 장치 형성 영역 내에 상면에 전극 패드(12)를 구비한 반도체 소자(11)를 고착한다. 반도체 소자(11)와 금속 박막(30)의 고착은 다이아터치재 등의 절연재(43)를 양 부재의 사이에 개재하여 실시한다(도 11 참조). 절연재(43)는 미리 각 반도체 소자(11)의 하면에 접착해도 좋고, 금속 박막(30)의 상면에 접착해도 좋다.
계속해서, 반도체 소자(11)의 각 전극 패드(12)를 금속 박막(30)에 와이어 본딩한다(도 5 및 도 12 참조).
캐필러리(도시하지 않음)에 의해 와이어를 가열하여, 와이어의 일단을 구형상으로 성형하고, 금속 박막(30)의 변형부(20)의 접속부(21)에 본딩하며, 타단을 전극 패드(12)에 본딩한다. 이것에 의해, 와이어(13)에 의해 전극 패드(12)와 금속 박막(30)이 전기적으로 접속된다.
전술한 바와 같이, 와이어(13)의 일단이 접속되는 변형부(20)의 접속부(21)는 금속 박막(30)의 임의의 위치에 형성한 것이므로, 리드 프레임을 이용하여 그 리드 프레임의 소정의 위치에 본딩하는 종래의 방법과 같이, 미리 반도체 소자의 기능·용도·사이즈에 따라서 리드 프레임의 사이즈, 형상, 위치 등을 설계할 필요는 없다. 즉, 이 상태에서는 금속 박막(30)이 이하에 설명하는 바와 같이, 아직 분리된 단자 형상으로 되어 있지 않으므로, 각 변형부(20)는 와이어(13)를 본딩하는데 최적의 위치로 설정할 수 있다. 이와 같이, 본 발명에서는 와이어(13)를 금속 박막(30)의 최적의 위치에 최적의 사이즈로 본딩하는 것이 가능하게 되어 있다.
계속해서, 도 5 및 도 12의 상태 그대로 도시하지 않은 금형 내에 장착하고, 금형 내에 수지를 유입하여 도 6 및 도 13에 도시한 바와 같이, 금속 박막(30)상의 전체를 수지층(15)으로 덮는다. 즉, 반도체 소자(11)의 상면 및 전 측면, 반도체 소자(11)로부터 노출된 금속 박막(30)의 상면 및 와이어(13)의 주위 전체에 수지층(15)을 형성한다.
이 상태에서는 변형부(20)의 홈(23) 내에도 수지층(5)이 충전되어 있다. 그리고, 수지층(15)가 냉각된다. 도 6 및 도 13에 도시된 상태에서는 금속 박막(30)은 금속 박막(30)에 대한 절연재(43) 및 수지층(15)의 접착력만으로 유지된다. 그러나, 본 발명에서는 변형부(20)의 홈(23) 내에도 수지층(15)이 충전되어 있으므로, 냉각에 의해 수지층(15)이 수축함으로써 금속 박막(30)과 수지층(15)의 고착력이 보강된다.
계속해서, 기대(41) 및 절연층(42)를 제거하고, 금속 박막(30)의 하면을 노출한다(도 7 참조).
그리고, 도 8에 도시된 바와 같이, 각 반도체 소자(11)의 하면에 위치하는 금속 박막(30)을 다이싱블레이드(51)를 이용하여 행방향 및 열방향 어느 방향에 있어서도 분리부(16)와 분리되도록 절단한다.
계속해서, 각 반도체 장치 형성 영역의 경계부에서 금속 박막(30) 및 수지층(15)을 다이싱블레이드(52)를 이용하여 행방향 및 열방향으로 절단하면, 금속 박막(30)이 각각 분리되어 박막 단자(30A)가 형성되고, 도 14 및 도 1에 도시된 바와 같이, 본 발명의 반도체 장치(10)를 얻을 수 있다.
다이싱블레이드(52)를 이용하여 금속 박막(30)과 수지층(15)을 절단할 때, 금속 박막(30)과 수지층(15)의 고착력이 작으면, 금속 박막(30)이 박리되어, 박막 단자(30A)를 형성하는 것이 곤란해질 수 있다. 이것에 대해, 본 발명에서는 금속 박막(30)에 변형부(20)가 설치되어 있고, 수지층(15)이 수축함으로써 변형부(20) 내에 충전된 수지층(15)이 변형부(20)의 돌출부(22)에 압착되므로, 금속 박막(30)과 수지층(15)의 고착력이 증대하여 박막 단자(30)의 박리를 방지할 수 있다.
금속 박막(30)을 절단하여 분리부(16)를 형성하는 방법 및 각 반도체 장치 형성 영역의 경계부에서 금속 박막(30) 및 수지층(15)를 절단하는 방법은 다이싱블레이드를 이용한 다이싱에 의한 방법에 한정되지 않고, 에칭액을 이용한 웨트 에칭법, 화학반응 가스 및/또는 불활성 가스를 이용한 플라즈마 에칭 등의 드라이 에칭법을 이용할 수 있다.
상술한 바와 같이, 본 발명의 반도체 장치 및 반도체 장치의 제조 방법에 의하면, 반도체 소자의 전극 패드에 접속되는 박막 단자를 형성할 때, 리드 프레임을 이용할 필요가 없고, 따라서 리드 프레임에 가공을 실시할 필요가 없으므로, 개발 효율 및 생산성이 향상된다. 특히, 리드 프레임을 형성할 때의 패턴 마스크가 불필요해지므로, 비용의 대폭적인 저감이 가능해진다. 또한, 반도체 소자(11)의 외형 사이즈 보다 큰 외형 사이즈의 금속 박막(30)상의 임의의 위치에 와이어를 본딩하므로, 와이어 및 박막 단자의 위치, 사이즈를 적절히 하여 본딩 밀도를 높이는 것이 가능하다.
또한, 박막 단자는 매우 얇은 두께로 할 수 있으므로, 이것에 의해서도 저비용화 및 박형화를 더 도모할 수 있다.
또한, 박막 단자(30A)에 홈(23)을 가진 변형부(20)를 설치하고 있으므로, 박막 단자(30A)와 수지층(15)의 고착력의 향상을 도모할 수 있다.
도 16은 본 발명의 반도체 장치(10)를 회로 기판(60)에 실장한 상태의 확대 단면도를 나타낸다.
회로 기판(60)에는 상면에 접속 단자(61)가 형성되어 있다. 이 접속 단자(61)에 반도체 장치(10)의 박막 단자(30A)의 위치를 맞추고, 땜납 등의 접합재(62)에 의해 양 부재를 접합한다.
박막 단자(30A)는 변형부(20)의 중앙부에 함몰부(24)가 형성되어 있고, 접합재(62)는 이 함몰부(24) 내를 충전하여 접합 강도를 강화한다. 접합재(62)는 접속 단자(61) 상에 설치해도 좋고, 변형부(20)의 돌출부(22)의 표면 및 함몰부(24) 내에 설치해도 좋다.
또한, 접합재(62)는 땜납에 한정되지 않고, 은페이스트 등의 도전성 접속 재료, 면방향으로는 절연성이고 두께 방향만 도전성을 나타내는 이방도전성 접속재 등을 적용하는 것도 가능하다.
(실시형태 2)
제1 실시형태에서는 반도체 장치(10)의 각 박막 단자(30A)에는 와이어(13)가 접속되는 위치에만 변형부(20)가 형성되어 있다. 그러나, 각 박막 단자(30A)에 변형부(20)를 다수개 형성하도록 해도 좋다.
도 21은 이와 같은 반도체 장치(70)의 확대 단면도이다. 이 반도체 장치(70)의 각 박막 단자(35A)에는 다수의 변형부(20)가 형성되어 있다. 각 변형부(20)는 제1 실시형태에 나타내는 구조를 갖고 있고, 돌출부(22)와 접속부(21)가 긴 방향을 따라서 교대로 배열되어 있다. 복수의 변형부(20)의 한개에, 타단이 전극 패드(12)에 접속된 와이어(13)의 일단이 접속되어 있다. 변형부(20)는 도면에 수직인 방향으로도 다수개 복수열로 배열되어 형성되어 있다.
이하, 도 17 내지 도 21을 참조하여, 도 21에 도시된 반도체 장치의 제조 방법의 일례를 설명한다.
또한, 제2 실시형태에서 제1 실시형태와 동일한 부재는 동일한 참조 번호를 붙이고, 적절히 그 설명을 생략한다.
제1 실시형태와 마찬가지로 금속 박막(35)을 절연층(42)에 의해 기대(41)상에 접착하고, 열프레스에 의해 금속 박막(35)에 다수의 변형부(20)를 형성한다. 이 경우, 제1 실시형태와 달리, 금속 박막(35)의 긴 방향을 따라서 다수의 변형부(20)가 형성되어 있다. 즉, 도 17에 도시된 바와 같이, 금속 박막(35)의 긴 방향을 따라서 평탄한 상면을 가진 접속부(21)와 돌출부(22)가 교대로 반복해서 형성되어 있다. 각 변형부(20)의 돌출부(22)의 내면에는 홈(23)이 형성되고, 접속부(21)의 외면에는 원추대 형상의 함몰부(24)가 형성되어 있다. 이 경우, 도시하지 않지만, 변형부(20)는 금속 박막(35)의 내부길이 방향(도면에 수직인 방향)으로 다수열에 걸쳐 배열되어 있다. 이 경우, 변형부(20)는 각 열마다 등간격으로 형성하면, 후술하는 각 박막 단자에 형성되는 변형부의 수가 동일해지고, 수지층과의 고착력이 균일해지므로 바람직하다. 그러나, 반드시 등간격으로 배열할 필요는 없고, 불균일한 간격으로 설치해도 좋다.
계속해서, 금속 박막(35)의 각 반도체 장치 형성 영역 내에 전극 패드(12)를 구비한 반도체 소자(11)를 고착한다. 반도체 소자(11)은 제 1 실시형태와 마찬가지로 절연재(43)에 의해 금속 박막(35)에 고착된다. 그러나, 제 1 실시형태와 달리 절연재(43)는 금속 박막(35)의 변형부(20)의 적어도 하나의 변형부(20)를 덮어 형성된다. 즉, 도 18에 도시된 바와 같이 일부의 변형부(20)의 홈(23) 내에 충전된다. 이 때문에 절연재(43)와 금속 박막(35)의 고착력은 제 1 실시형태의 경우 보다도 강화된다.
계속해서, 도 19에 도시된 바와 같이, 각 전극 패드(12)를 금속 박막(35)의 복수의 변형부(20) 중 한 개에 와이어(13)에 의해 접속한다. 이 경우, 변형부(20)는 다수 개 형성되어 있지만, 그 중 최적의 위치에 있는 변형부(20)의 접속부(21)에 접속하면 좋다.
계속해서, 도 20에 도시된 바와 같이, 금속 박막(35)상의 전체를 수지층(15)으로 덮는다. 수지층(15)은 반도체 소자(11)의 상면 및 전 측면, 반도체 소자(11)로부터 노출된 금속 박막(35) 및 와이어(13)의 주위를 덮어 형성한다. 따라서, 반도체 소자(11)로부터 노출된 모든 변형부(20)의 홈(23) 내에 충전된다.
제1 실시형태에서 설명한 바와 같이, 변형부(20)의 홈(23) 내에 수지층(15)이 충전됨으로써 금속 박막(35)과 수지층(15)의 고착력이 보강되지만, 제2 실시형태에서는 제1 실시형태보다 다수의 변형부(20)가 형성되어 있으므로, 금속 박막(35)과 수지층(15)의 고착력은 제1 실시형태보다 더 커진다.
계속해서, 기대(41) 및 절연층(42)을 제거하고, 금속 박막(35)의 하면을 노출한다.
　그리고, 도 21에 도시된 바와 같이, 각 반도체 소자(11)의 중앙부의 하면에 위치하는 금속 박막(35)을 다이싱 등 적절한 방법에 의해 제거한다. 이 후, 각 반도체 장치 형성 영역의 경계부에서 수지층(15) 및 금속 박막(35)을 절단함으로써 개별로 분리된 박막 단자(35A)를 구비한 반도체 장치(70)를 얻는다.
제2 실시형태의 반도체 장치(70)의 경우에도 제1 실시형태의 반도체 장치 (10)의 경우와 동일한 효과를 가질 수 있다.
또한, 제2 실시형태의 반도체 장치(70)의 경우에는 변형부(20)가 와이어(13)를 접속하는 부분 이외에도 다수개 형성되어 있으므로, 금속 박막(35)과 수지층(15)의 고착력을 더 높일 수 있다.
(변형예)
이하, 제1 실시형태 및 제2 실시형태에 나타낸 반도체 장치의 변형예를 나타낸다.
도 22는 반도체 장치(10)의 변형예인 반도체 장치(10A)를 도시한다. 반도체 장치(10A)가 반도체 장치(10)와 다른 점은 반도체 장치(10A)에서는 분리부(16)가 박막 단자(30A) 뿐만 아니라 절연재(43)를 관통하고, 반도체 소자(11)의 하면부까지 도달하는 구성으로 되어 있는 점이다.
이와 같은 반도체 장치(10A)를 형성할 때는, 다이싱블레이드(51)에 의해 금속 박막(30)을 절단하여 박막 단자(30A)를 형성하는 도 8에 도시한 공정에 있어서, 다이싱블레이드(51)의 선단을 반도체 소자(11)의 하면의 일부를 절단하는 깊이에 도달하는 위치로 설정하여 절단하면 좋다.
도 22는 반도체 장치(10)의 변형예로서 도시되어 있지만, 도 21에 도시한 반도체 장치(70)에 대해서도 마찬가지로, 분리부(16)를 반도체 소자(11)의 하부에 도달하는 깊이로 할 수 있다.
도 23은 반도체 장치(70)의 변형예(70A)를 나타낸다. 이 반도체 장치(70A)가 반도체 장치(70)와 상위한 점은 분리부(16)가 박막 단자(70A) 뿐만 아니라 절연재(43)의 적어도 하부를 개구하도록 형성되어 있는 점이다. 이와 같은 반도체 장치(70A)를 형성하는 것에 있어서 다이싱블레이드에 의해 금속 박막(70)을 절단하여 박막 단자(70A)를 형성하는데에는, 도 8에 도시한 공정에 있어서, 다이싱블레이드(51)의 선단을 절연재(43)에 도달하지만 반도체 소자(11)에는 도달하지 않는 위치에 설정하여 절단하면 좋다.
　도 23은 반도체 장치(70)의 변형예로서 도시되어 있지만, 반도체 장치(10)에 대해서도 마찬가지로 분리부(16)를, 절연재(43)에 도달하지만 반도체 소자(11)에는 도달하지 않는 깊이로 할 수 있다.
도 24는 본 발명의 반도체 장치의 제조 방법의 변형예를 나타내는 확대 사시도이다.
제1 및 제2 실시형태에서는 금속 박막(30) 또는 금속 박막(35)을 반도체 소자(11)의 전극 패드(12)에 와이어(13)에 의해 접속한 후, 금속 박막(30) 또는 금속 박막(35)을 다이싱블레이드에 의해 절단하고, 박막 단자(30A) 또는 박막 단자(35A)에 형성하는 방법이었다. 도 24에 도시되는 방법에서는 반도체 소자(11)를 탑재하기 전에 금속 박막(36)에 변형부(20)와 함께 분리부(16)를 형성해 둔다. 분리부(16)는 반도체 소자(11)의 중앙부를 지나는 행방향 및 열방향으로 연장하고, 그 길이는 형성되는 박막 단자의 외형 사이즈를 초과하는 위치에 도달하는 길이로 한다.
그리고, 금속 박막(36)에 반도체 소자(11)를 고착하고, 변형부(20)의 접속부(21)와 전극 패드(12)를 와이어로 접속하고, 전체를 수지층으로 덮은 후, 이점차선으로 나타내는 위치에서 금속 박막(36) 및 수지층을 절단한다. 이것에 의해, 금속 박막(36)이 각각 분리되어 박막 단자(36A)가 형성된다. 이 방법에 의한 경우에는 박막 단자(36A)를 형성하는 공정에 있어서, 금속 박막(36)에 미치는 충격 등의 외력이 작으므로, 박막 단자(36A)의 형성이 용이하고 확실해진다.
도 25는 본 발명의 반도체 장치의 제조 방법의 또 다른 변형예를 나타내는 확대 사시도이다.
　도 25에 도시된 예에서는 반도체 소자(11)를 탑재하기 전에, 금속 박막(37)에 변형부(20)와 함께 탑재되는 반도체 소자(11)의 중앙부에 대응하는 위치에 반도체 소자(11)의 외형 사이즈보다 작은 외형 사이즈의 개구부(17)를 형성해둔다.
　그리고, 금속 박막(37)에 반도체 소자(11)를 고착하고, 변형부(20)의 접속부(21)와 전극 패드(12)를 와이어로 접속하고, 전체를 수지층으로 덮은 후, 이점차선으로 나타내는 바와 같이, 개구부(17)를 통과하는 행방향 및 열방향을 따라서 금속 박막(37)을 제거하여 분리부(16)를 형성한다. 이것에 의해, 금속 박막(37)이 각각 분리된다.
　이 후, 금속 박막(37) 및 수지층을 외형 사이즈로 절단하면, 각각의 반도체 장치를 얻을 수 있다.
(실시형태 3)
도 26은 본 발명의 반도체 장치의 제3 실시형태를 나타낸다. 이 실시형태의 반도체 장치(80)는 박막 단자가 반도체 소자(11)의 전측변부를 따라서 배열된 예를 나타내고 있고, 도 26의 (A)는 상면도, 도 26의 (B)는 도 26의 (A)의 XXVIB-XXVIB선 절단 단면도이고, 도 26의 (C)는 하면도이다.
　이 실시형태의 반도체 소자(11)은 사변의 모든 측변부를 따라서 배열된 전극 패드(12)를 가진다. 또한, 박막 단자(38A)도 접속되는 전극 패드(12)가 배치된 측변부와 동일한 측변부에 배열되어 있다.
그리고, 각 박막 단자(38A)는 절연재(43)에 의해 반도체 소자(11)의 하면에 고착된 상태로 와이어(13)에 의해 전극 패드(12)에 접속되어 있다. 또한, 반도체 소자(11) 및 박막 단자(38A) 위를 포함한 전체는 수지층(15)에 의해 피복되어 있다.
도 26에서 전극 패드(12) 및 박막 단자(38A)는 각 측변부에 3개씩 배치되어 있지만, 각 측변부에 배치되는 전극 패드(12) 및 박막 단자(38A)의 수는 얼라이먼트 및 박막 단자 형성시의 해상도의 한계까지 증대하는 것이 가능하고, 이 점에 관한 본 발명의 적용 가능성에 제한은 없다.
또한, 상기 제1 내지 제3 실시형태에서는 수지층(15)에 대향하는 면측에 홈부(23)를 가지는 변형부(20)를 설치하고, 홈(23) 내에 충전된 수지층(15)의 수축에 의해 수지층(15)과 금속 박막(30)의 고착력을 증대하는 구조였다. 그러나, 수지층(15)과 금속 박막(30)과 고착력을 증대하는 방법으로서는 상기 구조에 한정되지 않는다. 예를 들면, 금속 박막(30)의 수지층(15)과의 접면측을 표면 거칠기가, 예를 들면, 6~10㎛ 정도의 미세한 요철을 형성하도록 해도 좋다. 또한, 이와 같이, 금속 박막(30)에 미세한 요철을 형성하고, 또한, 제1 내지 제3 실시형태에 나타내는 바와 같이, 수지층(15)에 대향하는 면측에 홈부(23)를 가진 변형부(20)를 설치하는 구조로 해도 좋다.
또한, 상기 실시형태를 이하와 같이 변형하여 실시할 수 있다.
반도체 소자로서 집적회로를 가진 집적회로 소자를 예로서 설명했다.
그러나, 본 발명은 LED, 네트워크용 수동 소자, 반도체 센서 등 디스크리트 부품이나 수동 부품 또는 하이브리드 부품에도 적용할 수 있다.
변형부(20)의 접속부(21)의 상면(21a)의 높이는 박막 단자(30A)의 상면(20a)과 동일면으로 했지만, 이것에 한정되지 않고, 접속부(21)의 상면(21a)은 박막 단자(30A) 보다 낮게 해도 지장없다. 이 경우, 접속부(21)의 상면(21a)을 변형부(20)의 최심부(23a)와 동일면으로 하는 것도 가능하다.
수지층(15)을 형성하는 방법으로서, 반도체 소자(11)를 금속 박막(30)에 본딩 한 후, 기대(41)와 함께 금형 내에 수납하여 수지층(15)을 성형에 의해 형성하는 방법으로 설명했다. 그러나, 반도체 소자(11)를 금속 박막(30)에 본딩하여 기대(41)를 제거한 후, 수지층(15)을 성형하도록 해도 좋다. 일례로서 금속 박막(30)의 둘레테두리부 상면을 상(上) 금형의 저면에 누르고, 둘레테두리부 하면을 하(下) 금형으로 누른 상태로 형을 잡고, 금형 내에 수지를 도입하여 수지층(15)을 형성할 수 있다.
그 외, 본 발명의 반도체 장치는 발명의 취지의 범위 내에 있어서, 여러 가지 변형하여 구성하는 것이 가능하고, 요점은 상면에 복수의 전극 패드를 가진 반도체 소자와, 반도체 소자의 하면에 각각 분리부에서 분리하여 설치된 복수의 박막 단자와, 반도체 소자 및 각 박막 단자 사이에 설치된 절연층과, 각 반도체 소자의 전극 패드와 각 박막 단자를 접속하는 접속 부재와, 반도체 소자, 반도체 소자로부터 노출된 복수의 박막 단자, 분리부 위 및 접속 부재를 덮어 설치된 수지층을 구비한 것이면 좋다.
또한, 본 발명의 반도체 장치의 제조 방법은 전극 패드를 가진 반도체 소자를 준비하는 공정과, 반도체 소자보다 큰 면적의 금속 박막을 준비하고, 반도체 소자를 금속 박막상에 금속 박막과 전기적으로 절연하여 고정하는 공정과, 전극 패드와 금속 박막을 접속 부재에 의해 전기적으로 접속하는 공정과, 금속 박막상에 반도체 소자 및 접속 부재를 덮는 절연막을 형성하는 공정과, 금속 박막을 소정 형상의 박막 단자에 형성하는 공정을 구비한 것이면 좋다.
　10, 10A : 반도체 장치
　11 :　반도체 소자
　12 :　전극 패드
　13 :　와이어(접속 부재)
　15 :　수지층
　16 :　분리부
　17 :　개구부
　20 :　변형부
　20a, 21a　: 상면
　21 : 접속부
　22 : 돌출부
　23 : 홈
　23a : 최심부
　24 : 함몰부
　30, 35, 36, 37 : 금속 박막
　30A, 35A, 36A, 38A :　박막 단자
　31 : 상면
　41 : 기대
　42 : 절연층
　43 : 절연재
　70, 70A, 80 : 반도체 장치

Claims (16)

  1. 상면에 복수의 전극 패드를 구비한 반도체 소자;
    상기 반도체 소자의 하면에 각각 분리부에서 분리되어 설치된 복수의 박막 단자;
    상기 반도체 소자 및 상기 각 박막 단자 사이에 설치된 절연층;
    상기 각 반도체 소자의 전극 패드와 상기 각 박막 단자를 접속하는 접속 부재; 및
    상기 반도체 소자, 상기 반도체 소자로부터 노출된 상기 복수의 박막 단자, 상기 분리부 위 및 상기 접속 부재를 덮어 설치된 수지층을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 각 박막 단자는 상기 수지층과의 접면측에 미세한 요철을 가지는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 박막 단자는 상기 수지층과의 대면측으로부터 외면측으로 돌출된 변형부를 구비하고, 상기 변형부 내에 상기 수지층의 일부가 충전되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 접속 부재의 일단이 상기 박막 단자에 접속되는 접속부가 상기 박막 단자의 변형부 내에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 접속부는 상기 박막 단자와 일체로 형성되고, 상기 변형부의 최심부 보다 얕은 위치에 설치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 4 항에 있어서,
    상기 박막 단자는 상기 반도체 소자의 하면에 적층되는 영역과 상기 반도체 소자의 외측의 영역을 갖고, 상기 변형부는 상기 박막 단자의 상기 반도체 소자의 외측의 영역에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 변형부는 상기 접속 부재보다 많이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 박막 단자는 두께가 30~200㎛인 것을 특징으로 하는 반도체 장치.
  9. 　전극 패드를 구비한 반도체 소자를 준비하는 공정;
    　상기 반도체 소자보다 큰 면적의 금속 박막을 준비하고, 상기 반도체 소자를 상기 금속 박막상에 상기 금속 박막과 전기적으로 절연하여 고정하는 공정;
    　상기 전극 패드와 상기 금속 박막을 접속 부재에 의해 전기적으로 접속하는 공정;
    　상기 금속 박막상에 상기 반도체 소자 및 상기 접속 부재를 덮는 절연층을 형성하는 공정; 및
    　상기 금속 박막을 소정 형상의 박막 단자에 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 금속 박막을 준비하는 공정은 상기 반도체 소자에 대응하는 영역에 개구부를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 개구부는 상기 반도체 소자에 대응하지 않는 영역에 연장된 부분을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 금속 박막을 준비하는 공정은 상기 금속 박막에 상기 수지막과의 대면측으로부터 외면을 향해 돌출된 변형부를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 반도체 소자보다 큰 면적의 금속 박막을 준비하는 공정은 상기 절연층을 통해 기대상에 상기 금속 박막을 접착하는 공정을 포함하고, 상기 금속 박막에 상기 변형부를 형성하는 공정은 상기 금속 박막을 상기 절연층의 내부에 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 절연층을 통해 기대상에 상기 금속 박막을 접착하는 공정은 상기 변형 부 내에 상기 절연층을 충전하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 금속 박막상에 상기 반도체 소자 및 상기 접속 부재를 덮는 절연막을 형성하는 공정 후, 상기 금속 박막을 소정 형상의 박막 단자에 형성하는 공정 전에 상기 기대를 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 전극 패드를 구비한 반도체 소자를 준비하는 공정;
    상기 반도체 소자보다 큰 면적의 금속 박막을 준비하고, 상기 반도체 소자를 상기 금속 박막상에 상기 금속 박막과 전기적으로 절연하여 고정하는 공정;
    상기 전극 패드와 상기 금속 박막을 접속 부재에 의해 전기적으로 접속하는 공정;
    상기 금속 박막상에 상기 반도체 소자 및 상기 접속 부재를 덮는 절연층을 형성하는 공정; 및
    상기 금속 박막을 소정 형상의 박막 단자에 형성하는 공정을 상기 공정순으로 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020117029284A 2009-06-24 2009-06-24 반도체 장치 및 반도체 장치의 제조 방법 KR20140058698A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/061491 WO2010150365A1 (ja) 2009-06-24 2009-06-24 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20140058698A true KR20140058698A (ko) 2014-05-15

Family

ID=43386159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117029284A KR20140058698A (ko) 2009-06-24 2009-06-24 반도체 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US8866296B2 (ko)
JP (1) JP5497030B2 (ko)
KR (1) KR20140058698A (ko)
CN (1) CN102804363B (ko)
WO (1) WO2010150365A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015122023A1 (de) 2015-09-16 2017-03-16 Hyundai Motor Company Wasserstoff-Zuführung-und-Rückführung-Vorrichtung für Brennstoffzellensystem

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201128812A (en) 2009-12-01 2011-08-16 Lg Innotek Co Ltd Light emitting device
TWI514635B (zh) * 2011-12-29 2015-12-21 Hon Hai Prec Ind Co Ltd 發光二極體燈條及其製造方法
KR101540070B1 (ko) * 2014-10-27 2015-07-29 삼성전자주식회사 패키지 기판 및 반도체 패키지의 제조방법
JP7304145B2 (ja) * 2018-11-07 2023-07-06 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250641A (ja) 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置とその製造方法
JP3181229B2 (ja) 1996-07-12 2001-07-03 富士通株式会社 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JP2954559B2 (ja) 1997-12-27 1999-09-27 山一電機株式会社 配線基板の電極構造
JPH11260950A (ja) 1998-03-10 1999-09-24 Hitachi Ltd 半導体装置及びその製造方法
JP3921880B2 (ja) 1999-07-09 2007-05-30 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP3869849B2 (ja) 2000-04-25 2007-01-17 九州日立マクセル株式会社 半導体装置の製造方法
JP2002016181A (ja) 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
JP4034073B2 (ja) 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3650970B2 (ja) 2001-08-21 2005-05-25 沖電気工業株式会社 半導体装置の製造方法
US7001798B2 (en) 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
JP3866127B2 (ja) * 2002-03-20 2007-01-10 株式会社ルネサステクノロジ 半導体装置
KR100701378B1 (ko) * 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자 패키징 방법
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
US7262491B2 (en) 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015122023A1 (de) 2015-09-16 2017-03-16 Hyundai Motor Company Wasserstoff-Zuführung-und-Rückführung-Vorrichtung für Brennstoffzellensystem
US9859577B2 (en) 2015-09-16 2018-01-02 Hyundai Motor Company Hydrogen feed and recirculation device for fuel cell system

Also Published As

Publication number Publication date
CN102804363B (zh) 2016-03-02
US20120086133A1 (en) 2012-04-12
WO2010150365A1 (ja) 2010-12-29
US8866296B2 (en) 2014-10-21
JPWO2010150365A1 (ja) 2012-12-06
CN102804363A (zh) 2012-11-28
JP5497030B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US20130127029A1 (en) Two level leadframe with upset ball bonding surface and device package
US9583455B2 (en) Semiconductor device
JP3838572B2 (ja) 固体撮像装置およびその製造方法
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
KR101730916B1 (ko) 반도체 패키지 및 그 제조 방법
KR101665963B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
KR20140058698A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20040100997A (ko) 반도체 장치 및 그 제조 방법
JP2010103348A (ja) 半導体装置及びその製造方法
JP4334335B2 (ja) 混成集積回路装置の製造方法
JP4219943B2 (ja) 固体撮像装置
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
TWI408783B (zh) 電路裝置及其製造方法
JP5058144B2 (ja) 半導体素子の樹脂封止方法
US7635642B2 (en) Integrated circuit package and method for producing it
JP4181557B2 (ja) 半導体装置およびその製造方法
KR100956206B1 (ko) 반도체 패키지 및 그 제조 방법
KR100680910B1 (ko) 반도체 패키지 및 그 제작방법
JP2004134478A (ja) 半導体パッケージおよびその製造方法
JP2014049640A (ja) 半導体装置の製造方法
CN112397399A (zh) 半导体装置的封装方法及半导体装置
JP2010109153A (ja) 半導体装置の製造方法
KR20090051988A (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application