JP2014049640A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014049640A JP2014049640A JP2012192110A JP2012192110A JP2014049640A JP 2014049640 A JP2014049640 A JP 2014049640A JP 2012192110 A JP2012192110 A JP 2012192110A JP 2012192110 A JP2012192110 A JP 2012192110A JP 2014049640 A JP2014049640 A JP 2014049640A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- alignment mark
- manufacturing
- mother substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】効率的にアライメントを行って、半導体素子の電極を母基板にボンディングし、この後、母基板を分離して接続端子の形成および素子分離を行うことができる製造方法を提供する。
【解決手段】母基板30の一面に素子搭載用アライメントマークMaを、他面に端子/素子分離用アライメントマークMb、Mcを形成する。素子搭載用アライメントマークMaを検出して母基板30の一面上に半導体素子11を搭載し、半導体素子11の電極を母基板30にボンディングする。母基板30および半導体素子11を樹脂15で覆う。端子/素子分離用アライメントマークMb、Mcを検出し、母基板30を切断して薄膜端子30Aを分離し、母基板30および樹脂15を切断して素子分離を行う。
【選択図】図2
【解決手段】母基板30の一面に素子搭載用アライメントマークMaを、他面に端子/素子分離用アライメントマークMb、Mcを形成する。素子搭載用アライメントマークMaを検出して母基板30の一面上に半導体素子11を搭載し、半導体素子11の電極を母基板30にボンディングする。母基板30および半導体素子11を樹脂15で覆う。端子/素子分離用アライメントマークMb、Mcを検出し、母基板30を切断して薄膜端子30Aを分離し、母基板30および樹脂15を切断して素子分離を行う。
【選択図】図2
Description
この発明は、半導体装置の製造方法に関する。
半導体装置の製造方法として、リードフレームに複数の凹部を形成し、凹部内にめっき層を形成して、半導体素子の電極とめっき層とをワイヤボンディングし、成形により樹脂封止をした後、リードフレームを除去する方法が知られている。しかし、この方法は、工程数が多いので、生産性が低下する。また、半導体素子の電極の形状・位置等は半導体素子の機能・用途・サイズによって異なるため、リードフレームに形成する凹部の形状・位置等を、半導体素子ごとに設計したり、プレス装置等の加工用装置を作製したりする必要があり、開発効率が悪い。
そこで、以下に示す半導体装置の製造方法が知られている。
平坦な金属薄膜で形成された母基板上に半導体素子を搭載し、半導体素子の各電極を母基板の接続端子を形成する所定位置にボンディングする。そして、母基板および半導体素子を樹脂で封止した後、母基板を所定位置の周囲で切断して、分離された接続端子を形成する。この後、母基板および樹脂を切断して各半導体素子の素子分離を行い、個々の半導体装置を得る(例えば、特許文献1参照)。
平坦な金属薄膜で形成された母基板上に半導体素子を搭載し、半導体素子の各電極を母基板の接続端子を形成する所定位置にボンディングする。そして、母基板および半導体素子を樹脂で封止した後、母基板を所定位置の周囲で切断して、分離された接続端子を形成する。この後、母基板および樹脂を切断して各半導体素子の素子分離を行い、個々の半導体装置を得る(例えば、特許文献1参照)。
上記特許文献1には、母基板に半導体素子を搭載したり、母基板を切断して接続端子を形成したりする際のアライメントに関する開示は無い。このため、効率的な製造方法を確立することができない。
本発明の半導体装置の製造方法は、母基板を準備する工程と、母基板の一面に第1のアライメントマークを形成する第1アライメントマーク形成工程と、母基板の他面に第2のアライメントマークを形成する第2アライメントマーク工程と、第1のアライメントマークを検出して母基板の一面上に半導体素子を搭載する素子搭載工程と、半導体素子の電極を母基板の接続端子形成部にボンディングする素子ボンディング工程と、母基板の一面および半導体素子を覆う樹脂を形成する樹脂被覆工程と、母基板の他面に形成された第2のアライメントマークを検出し、接続端子形成部の周囲において母基板を分離して接続端子を形成する端子分離工程と、母基板および樹脂を分離して、少なくとも1つの半導体素子および1つの接続端子が含まれる半導体装置を得る素子分離工程と、を備えることを特徴とする。
この発明によれば、母基板に半導体素子を搭載したり、母基板を切断して接続端子を形成したりする際、アライメントを的確に行って効率的に半導体装置を製造することができる。
以下、図面を参照してこの発明の半導体装置の製造方法の一実施の形態を説明する。
図1は、本発明の半導体装置の製造方法により作製された、一実施の形態としての半導体装置の斜視図である。
半導体装置10は、半導体素子11の下面に、分離部16、17で分離された複数の薄膜端子(接続端子)30Aを有する。半導体素子11は、集積回路が形成された半導体ウエハをダイシングすることにより得られた、所謂、ベアチップである。半導体素子11は複数のバンプ電極12を有する。各バンプ電極12は、例えば、金により、ほぼ半球形状に形成されており、半導体素子11の上面に位置する主面側に形成された外部接続用の電極(図示せず)上にボンディングされている。バンプ電極12は、例えば、キャピラリにより金ワイヤの先端を加熱して形成される。
図1は、本発明の半導体装置の製造方法により作製された、一実施の形態としての半導体装置の斜視図である。
半導体装置10は、半導体素子11の下面に、分離部16、17で分離された複数の薄膜端子(接続端子)30Aを有する。半導体素子11は、集積回路が形成された半導体ウエハをダイシングすることにより得られた、所謂、ベアチップである。半導体素子11は複数のバンプ電極12を有する。各バンプ電極12は、例えば、金により、ほぼ半球形状に形成されており、半導体素子11の上面に位置する主面側に形成された外部接続用の電極(図示せず)上にボンディングされている。バンプ電極12は、例えば、キャピラリにより金ワイヤの先端を加熱して形成される。
半導体素子11の上面には、図示はしないが、酸化シリコン、窒化シリコン、あるいは、さらにその上にポリイミド樹脂等の絶縁膜が形成されている。絶縁膜には、外部接続用の電極を露出する開口が形成されており、この開口を介してバンプ電極12が、半導体素子11の各電極にボンディングされている。
薄膜端子30Aは、図示の例では、図1における左右方向に三対、マトリクス状に配列されている。各薄膜端子30Aの左右方向の長さL、およびこれに直交する方向の幅Wは、すべて同一のサイズに形成されている。
各薄膜端子30Aは、半導体素子11の底面に接して設けられている。各薄膜端子30Aは、半導体素子11の左右の側面よりも外方に突出された部分を有しており、この突出された部分に金ワイヤ13の一端がボンディングされている。金ワイヤ13の他端はバンプ電極12にボンディングされている。したがって、薄膜端子30Aは、それぞれ、金ワイヤ13により対応するバンプ電極12に電気的に接続されている。
各薄膜端子30Aは、半導体素子11の底面に接して設けられている。各薄膜端子30Aは、半導体素子11の左右の側面よりも外方に突出された部分を有しており、この突出された部分に金ワイヤ13の一端がボンディングされている。金ワイヤ13の他端はバンプ電極12にボンディングされている。したがって、薄膜端子30Aは、それぞれ、金ワイヤ13により対応するバンプ電極12に電気的に接続されている。
半導体素子11、薄膜端子30Aの上面および金ワイヤ13は、エポキシ樹脂等の熱硬化型の樹脂15により覆われている。樹脂15は、分離部16、17においては、外部に露出している。
図1に図示された半導体装置10は、半導体素子11のバンプ電極12および薄膜端子30Aを、それぞれ、6個有する例として図示されているが、これは、図示の都合であって、実際には、半導体素子11の上面に多数のバンプ電極12が形成され、半導体素子11の下面側には、バンプ電極12に対応する数の薄膜端子30Aが形成されている。
なお、図1においては、構造を明確に図示するために樹脂15は透明として図示されている。
図1に図示された半導体装置10は、半導体素子11のバンプ電極12および薄膜端子30Aを、それぞれ、6個有する例として図示されているが、これは、図示の都合であって、実際には、半導体素子11の上面に多数のバンプ電極12が形成され、半導体素子11の下面側には、バンプ電極12に対応する数の薄膜端子30Aが形成されている。
なお、図1においては、構造を明確に図示するために樹脂15は透明として図示されている。
薄膜端子30Aはアルミニウム等の金属箔により形成されており、その厚さは、例えば、30〜100μm程度である。
各薄膜端子30Aは、外部との接続端子となる変形部20を有する。変形部20には、外方に突き出す突出部22が形成されており、突出部22の内面側には窪み23が形成されている(図13参照)。変形部20の窪み23内において金ワイヤ13の一端が薄膜端子30Aにボンディングされている。また、変形部20の窪み23内には樹脂15が充填されている(図16参照)。
半導体装置10の外形サイズは、例えば、2〜5mm(長さ)×2〜5mm(幅)×0.3〜0.8mm(厚さ)程度である。本発明によれば、このように小さいサイズの半導体装置10を的確にアライメントを行って、効率的に製造することができる。
以下、本発明の半導体装置の製造方法の一実施の形態を説明する。
各薄膜端子30Aは、外部との接続端子となる変形部20を有する。変形部20には、外方に突き出す突出部22が形成されており、突出部22の内面側には窪み23が形成されている(図13参照)。変形部20の窪み23内において金ワイヤ13の一端が薄膜端子30Aにボンディングされている。また、変形部20の窪み23内には樹脂15が充填されている(図16参照)。
半導体装置10の外形サイズは、例えば、2〜5mm(長さ)×2〜5mm(幅)×0.3〜0.8mm(厚さ)程度である。本発明によれば、このように小さいサイズの半導体装置10を的確にアライメントを行って、効率的に製造することができる。
以下、本発明の半導体装置の製造方法の一実施の形態を説明する。
[半導体装置の製造方法の概要]
図2は、本発明の半導体装置の製造方法の概要を示す処理フロー図である。
以下、図2を参照して、本発明の半導体装置の製造方法の概要を説明する。
ステップS1:図1に図示される半導体装置10の複数個分の面積を有する母基板30(図3等参照)を準備する。
ステップS2:母基板30の一面に、半導体素子11を搭載する際の素子搭載用アライメントマーク(第1のアライメントマーク)Ma(図3参照)を形成する。
ステップS3:母基板30の他面に、母基板30を切断して薄膜端子30Aを形成する際の、および母基板30および樹脂15を切断して素子分離を行う際の、端子および素子分離用のアライメントマーク(第2のアライメントマーク)Mb、Mc(図4参照)を形成する。
ステップS4:素子搭載用アライメントマークMaを検出して、半導体素子11を母基板30に搭載する。
ステップS5:金ワイヤ13の一端を母基板30の変形部(接続端子形成部)20にボンディングし、金ワイヤ13の他端を半導体素子11のバンプ電極12にボンディングする。
図2は、本発明の半導体装置の製造方法の概要を示す処理フロー図である。
以下、図2を参照して、本発明の半導体装置の製造方法の概要を説明する。
ステップS1:図1に図示される半導体装置10の複数個分の面積を有する母基板30(図3等参照)を準備する。
ステップS2:母基板30の一面に、半導体素子11を搭載する際の素子搭載用アライメントマーク(第1のアライメントマーク)Ma(図3参照)を形成する。
ステップS3:母基板30の他面に、母基板30を切断して薄膜端子30Aを形成する際の、および母基板30および樹脂15を切断して素子分離を行う際の、端子および素子分離用のアライメントマーク(第2のアライメントマーク)Mb、Mc(図4参照)を形成する。
ステップS4:素子搭載用アライメントマークMaを検出して、半導体素子11を母基板30に搭載する。
ステップS5:金ワイヤ13の一端を母基板30の変形部(接続端子形成部)20にボンディングし、金ワイヤ13の他端を半導体素子11のバンプ電極12にボンディングする。
ステップS6:母基板30の上面、半導体素子11および金ワイヤ13を樹脂15によりモールドする。
ステップS7:母基板30の、端子および素子分離用のアライメントマークMb、Mcを検出し、変形部20の周囲における母基板30を切断により分離し、薄膜端子30Aを形成する。
ステップS8:母基板30の、端子および素子分離用のアライメントマークMb、Mcに基づいて、各半導体素子11に接続された薄膜端子30Aの周囲における母基板30および樹脂15を切断により分離し、図1に図示された半導体装置10を得る。
次に、図3〜図17を参照して、本発明の半導体装置の製造方法の一実施の形態を詳細に説明する。
ステップS7:母基板30の、端子および素子分離用のアライメントマークMb、Mcを検出し、変形部20の周囲における母基板30を切断により分離し、薄膜端子30Aを形成する。
ステップS8:母基板30の、端子および素子分離用のアライメントマークMb、Mcに基づいて、各半導体素子11に接続された薄膜端子30Aの周囲における母基板30および樹脂15を切断により分離し、図1に図示された半導体装置10を得る。
次に、図3〜図17を参照して、本発明の半導体装置の製造方法の一実施の形態を詳細に説明する。
[アライメントマークの形成]
先ず、図3に図示されるように、図1に図示される半導体装置10が形成される半導体装置形成領域Rをマトリクス状に配列することができるサイズを有する長尺状の母基板30を準備する。母基板30として、例えば、厚さ30〜100μm程度のアルミニウム箔や銅箔を用いることができる。
そして、母基板30の一面に、素子搭載用アライメントマークMa1〜Man、Ma1’〜Man’(以下、代表してMaという。)を形成する。図3において、図示の如く、長手方向をx方向、短手方向をy方向とする。素子搭載用アライメントマークMaは、母基板30の長手方向に沿う一対の側辺に沿って、x方向に半導体装置形成領域Rの間隔で形成される。素子搭載用アライメントマークMaは、半導体装置形成領域Rのx方向における中央位置に形成される。
先ず、図3に図示されるように、図1に図示される半導体装置10が形成される半導体装置形成領域Rをマトリクス状に配列することができるサイズを有する長尺状の母基板30を準備する。母基板30として、例えば、厚さ30〜100μm程度のアルミニウム箔や銅箔を用いることができる。
そして、母基板30の一面に、素子搭載用アライメントマークMa1〜Man、Ma1’〜Man’(以下、代表してMaという。)を形成する。図3において、図示の如く、長手方向をx方向、短手方向をy方向とする。素子搭載用アライメントマークMaは、母基板30の長手方向に沿う一対の側辺に沿って、x方向に半導体装置形成領域Rの間隔で形成される。素子搭載用アライメントマークMaは、半導体装置形成領域Rのx方向における中央位置に形成される。
素子搭載用アライメントマークMaは、インクジェットプリンタ、プロッタ等を使用し、母基板30の一面に印刷、描画により形成される。素子搭載用アライメントマークMaは、三角形状として図示されているが、他の多角形状としたり、T字状の模様としたり、一般的に、アライメントマークとして用いられる形状または模様とすることができる。
なお、図3には、二点鎖線によりx方向およびy方向に延出された複数の直線が図示されているが、これらの直線は、半導体装置形成領域Rの配列を示すためのものであり、実際に表示されているものではない。
なお、図3には、二点鎖線によりx方向およびy方向に延出された複数の直線が図示されているが、これらの直線は、半導体装置形成領域Rの配列を示すためのものであり、実際に表示されているものではない。
次に、母基板30の他面に、端子分離用および素子分離用のアライメントマークMb1〜Mbn(以下、代表してMbという。)、Mc1〜Mcn(以下、代表してMcという。)を形成する。
本実施形態では、端子分離用のアライメントマークが素子分離用のアライメントマークとしても兼用されており、以下においては、端子/素子分離用アライメントマークMb、Mcという。
端子/素子分離用アライメントマークMbは、母基板30の長手方向に沿う一つの側辺に沿って、x方向に等間隔に形成され、端子/素子分離用アライメントマークMcは、母基板30の短手方向に沿う一つの側辺に沿って、y方向に等間隔に形成されている。
本実施形態では、端子分離用のアライメントマークが素子分離用のアライメントマークとしても兼用されており、以下においては、端子/素子分離用アライメントマークMb、Mcという。
端子/素子分離用アライメントマークMbは、母基板30の長手方向に沿う一つの側辺に沿って、x方向に等間隔に形成され、端子/素子分離用アライメントマークMcは、母基板30の短手方向に沿う一つの側辺に沿って、y方向に等間隔に形成されている。
端子/素子分離用アライメントマークMb、Mc は、後述するように、母基板30の切断位置を示し、それぞれ、半導体装置形成領域Rの長さおよび幅の間隔に形成される。
素子搭載用アライメントマークMaと同様、端子/素子分離用アライメントマークMb、Mcも、インクジェットプリンタ、プロッタ等を使用し、母基板30の一面に印刷、描画により形成される。
また、図4に図示された、二点鎖線によりx方向およびy方向に延出された複数の直線は、半導体装置形成領域Rの配列を示すためのものであり、実際に表示されているものではない。
素子搭載用アライメントマークMaと同様、端子/素子分離用アライメントマークMb、Mcも、インクジェットプリンタ、プロッタ等を使用し、母基板30の一面に印刷、描画により形成される。
また、図4に図示された、二点鎖線によりx方向およびy方向に延出された複数の直線は、半導体装置形成領域Rの配列を示すためのものであり、実際に表示されているものではない。
図5に図示されるように、一面に素子搭載用アライメントマークMaが形成され、他面に端子/素子分離用アライメントマークMb、Mcが形成された母基板30は、基台41に接着される。
基台41は、母基板30とほぼ同じサイズを有し、例えば、ステンレス(SUS)等に形成された板状部材である。母基板30は、図5および図12に図示されるように、端子/素子分離用アライメントマークMb、Mcが形成された他面を基台41に対面させて、換言すれば、素子搭載用アライメントマークMaを形成された一面を外面側にして、接着性を有する絶縁層42により基台41に接着する。
基台41は、母基板30とほぼ同じサイズを有し、例えば、ステンレス(SUS)等に形成された板状部材である。母基板30は、図5および図12に図示されるように、端子/素子分離用アライメントマークMb、Mcが形成された他面を基台41に対面させて、換言すれば、素子搭載用アライメントマークMaを形成された一面を外面側にして、接着性を有する絶縁層42により基台41に接着する。
図6〜図10は、図5における領域Aの拡大斜視図であり、図13〜図17は、それぞれ、図6〜図10対応する拡大断面図である。但し、図13〜図17は、一つの半導体装置形成領域Rにおける断面図を図示している。
絶縁層42により基台41に接着された母基板30に、金ワイヤ13の一端をボンディングするための複数の変形部20を形成する。
母基板30の一面に形成された素子搭載用アライメントマークMaの画像をカメラで撮影し、その位置を検出する。素子搭載用アライメントマークMaの位置が、プレス装置の上・下金型に対して所定の位置になるように位置決めを行って、変形部20を成形する。
各変形部20は、図13に図示されるように、リング状の突出部22の中央に平坦な接続部21が形成された構造を有する。変形部20は、その全体が絶縁層42内に収まるように形成される。すなわち、変形部20の高さHは、絶縁層42の厚さTよりも小さい。
絶縁層42により基台41に接着された母基板30に、金ワイヤ13の一端をボンディングするための複数の変形部20を形成する。
母基板30の一面に形成された素子搭載用アライメントマークMaの画像をカメラで撮影し、その位置を検出する。素子搭載用アライメントマークMaの位置が、プレス装置の上・下金型に対して所定の位置になるように位置決めを行って、変形部20を成形する。
各変形部20は、図13に図示されるように、リング状の突出部22の中央に平坦な接続部21が形成された構造を有する。変形部20は、その全体が絶縁層42内に収まるように形成される。すなわち、変形部20の高さHは、絶縁層42の厚さTよりも小さい。
[半導体素子のアライメントおよびボンディング]
母基板30に変形部20を形成した後、各半導体装置形成領域Rに半導体素子11を搭載する。
母基板30の一面に形成された素子搭載用アライメントマークMaの画像をマウント装置(図示せず)のカメラで撮影し、その位置を検出する。素子搭載用アライメントマークMaは、半導体装置形成領域Rのx方向における中央位置に形成されており、マウント装置により半導体素子11の中心が、この位置になるように半導体素子11を移動し、半導体素子11を加熱して母基板30にダイボンディングする。
母基板30に変形部20を形成した後、各半導体装置形成領域Rに半導体素子11を搭載する。
母基板30の一面に形成された素子搭載用アライメントマークMaの画像をマウント装置(図示せず)のカメラで撮影し、その位置を検出する。素子搭載用アライメントマークMaは、半導体装置形成領域Rのx方向における中央位置に形成されており、マウント装置により半導体素子11の中心が、この位置になるように半導体素子11を移動し、半導体素子11を加熱して母基板30にダイボンディングする。
図14に図示されるように、半導体素子11と母基板30との固着はダイボンディング材等の絶縁材43を両部材の間に介在して行う。絶縁材43は、予め、各半導体素子11の下面に接着しておいても良いし、母基板30の上面に接着しておいてもよい。絶縁材43を母基板30に接着する方法の場合には、素子搭載用アライメントマークMaの位置を検出し、半導体素子11を母基板30に搭載する前工程として行うと効率的である。
半導体素子11の母基板30への搭載は、マウント装置により保持された半導体素子11を、y方向およびx方向に半導体装置形成領域Rの一つ分ずらした位置に移動して行う。移動位置は、マウント装置を制御する制御回路により演算する。
次に、半導体素子11の主面に形成された外部接続用の電極(図示せず)にバンプ電極12をボンディングする。半導体素子11の電極の位置は、半導体素子11の形状、または半導体素子11に設けられた位置決め用のマークをワイヤボンディング用のカメラで検出する。
キャピラリ(図示せず)を挿通した金ワイヤの先端を加熱してボール状に成形し、このボールを半導体素子11の電極に押し付けて接合する。金ワイヤをボールの根元で切断すると、図14に図示されるように、半導体素子11の電極にボンディングされたほぼ半球状のバンプ電極12が形成される。
キャピラリ(図示せず)を挿通した金ワイヤの先端を加熱してボール状に成形し、このボールを半導体素子11の電極に押し付けて接合する。金ワイヤをボールの根元で切断すると、図14に図示されるように、半導体素子11の電極にボンディングされたほぼ半球状のバンプ電極12が形成される。
引き続いて、図8および図15に図示されるように、半導体素子11の各バンプ電極12を母基板30にワイヤボンディングする。
キャピラリにより金ワイヤ13の一端をボール状に成形して、母基板30の変形部20の接続部21にボンディングし、他端をバンプ電極12にボンディングする。これによりバンプ電極12と母基板30が、金ワイヤ13により電気的に接続される。
キャピラリにより金ワイヤ13の一端をボール状に成形して、母基板30の変形部20の接続部21にボンディングし、他端をバンプ電極12にボンディングする。これによりバンプ電極12と母基板30が、金ワイヤ13により電気的に接続される。
上述した通り、金ワイヤ13の一端が接続される変形部20の接続部21は、母基板30の任意の位置に形成したものである。このため、リードフレームを用いてそのリードフレームの所定の位置にボンディングする従来の方法の如く、半導体素子の接続端子の数、形状、に応じて変更する必要は無い。つまり、この状態では、母基板30が、まだ分離された端子形状とされていないため、各変形部20は金ワイヤ13をボンディングするうえで、最適な位置に設定することができる。
上記実施形態では、金ワイヤ13を母基板30の変形部20の第1ボンディングした後、半導体素子11のバンプ電極12に第2ボンディングする方法としている。第1ボンディング位置は、第2ボンディング位置よりも低い位置にあるので、打上げ法となっている。これに対し、第1ボンディング位置が第2ボンディング位置よりも高い位置にある打下ろし法では、高い位置にある第1ボンディング位置から、一旦、金ワイヤを上方に持ち上げたうえ、再び、下降して第2ボンディング位置でボンディングする。このため、金ワイヤの最高点が、第1ボンディング位置よりかなり上方に位置することとなり、結果として半導体装置の厚さが大きくなる。これに対し、打上げ法では、金ワイヤの最高点を第2ボンディング位置より左程高くする必要がなく、半導体装置の厚さを薄くすることができる。
[封止および素子分離]
次に、図8および図15の状態のまま、図示しない金型内に装着し、金型内に樹脂を流入して、図9および図16に図示するように、母基板30上の全体を樹脂15でモールドする。つまり、半導体素子11の上面および全側面、半導体素子11から露出した母基板30の上面および金ワイヤ13の周囲を樹脂15で覆って封止する。
次に、図8および図15の状態のまま、図示しない金型内に装着し、金型内に樹脂を流入して、図9および図16に図示するように、母基板30上の全体を樹脂15でモールドする。つまり、半導体素子11の上面および全側面、半導体素子11から露出した母基板30の上面および金ワイヤ13の周囲を樹脂15で覆って封止する。
この状態では、変形部20の窪み23内にも樹脂15が充填されている。充填後、樹脂15が冷却される。図16に図示された状態では、変形部20の窪み23内にも樹脂15が充填されているため、冷却により樹脂15が収縮することにより、母基板30と樹脂15との固着力が増強される。
次に、基台41および絶縁層42を除去する。これにより、図10および図17に図示されるように、母基板30の他面が露出され、母基板30の他面に形成された端子/素子分離用アライメントマークMb、Mcが表出する。
そこで、端子/素子分離用アライメントマークMb、Mcを切断装置のカメラで検出する。
そして、母基板30を切断して薄膜端子30Aを相互に分離し、また、母基板30と樹脂15とを切断して各半導体素子11を分離する。
図11は、母基板30および樹脂15を切断する工程を説明するための斜視図である。
端子/素子分離用アライメントマークMb、Mcを検出したら、形成する薄膜端子30Aの寸法に基づいて母基板30の切断位置を演算する。実施形態の場合、x方向においては半導体装置形成領域Rの寸法の1/2、y方向においては半導体装置形成領域Rの寸法の1/3の長さを演算する。つまり、薄膜端子30Aの長さをL、幅をWとする(図1参照)と、切断により、L×Wのサイズの薄膜端子30Aが得られる間隔を演算する。
そして、母基板30を切断して薄膜端子30Aを相互に分離し、また、母基板30と樹脂15とを切断して各半導体素子11を分離する。
図11は、母基板30および樹脂15を切断する工程を説明するための斜視図である。
端子/素子分離用アライメントマークMb、Mcを検出したら、形成する薄膜端子30Aの寸法に基づいて母基板30の切断位置を演算する。実施形態の場合、x方向においては半導体装置形成領域Rの寸法の1/2、y方向においては半導体装置形成領域Rの寸法の1/3の長さを演算する。つまり、薄膜端子30Aの長さをL、幅をWとする(図1参照)と、切断により、L×Wのサイズの薄膜端子30Aが得られる間隔を演算する。
演算結果に基づき、端子/素子分離用アライメントマークMb、Mcの位置から、x方向においてはL、y方向においてはW移動した位置で、ダイシングブレード51を用いて母基板30を切断する。これにより、母基板30は、x方向においては分離部16において分離され、y方向においては分離部17により分離され、図1に図示された薄膜端子30Aが形成される。
次に、端子/素子分離用アライメントマークMb、Mcの位置において、換言すれば、各半導体装置形成領域Rの境界において、母基板30および樹脂15を、ダイシングブレード52を用いて切断する。この切断によって、図1に図示される半導体装置10が得られる。
素子分離をする際に、端子/素子分離用アライメントマークMb、Mcの位置においては、母基板30および樹脂15がダイシングブレード52により切断されるので、ダイシングブレード51により母基板30を切断して薄膜端子30Aを形成する際には、母基板30を、端子/素子分離用アライメントマークMb、Mcの位置では切断しなくてもよい。つまり、ダイシングブレード51による母基板30の切断は、端子/素子分離用アライメントマークMb、Mc間における分離部16、17のみを形成するように行ってもよい。
素子分離をする際に、端子/素子分離用アライメントマークMb、Mcの位置においては、母基板30および樹脂15がダイシングブレード52により切断されるので、ダイシングブレード51により母基板30を切断して薄膜端子30Aを形成する際には、母基板30を、端子/素子分離用アライメントマークMb、Mcの位置では切断しなくてもよい。つまり、ダイシングブレード51による母基板30の切断は、端子/素子分離用アライメントマークMb、Mc間における分離部16、17のみを形成するように行ってもよい。
ダイシングブレード52を用いて母基板30と樹脂15を切断する際、母基板30と樹脂15の固着力が小さいと、母基板30が剥離してしまい、薄膜端子30Aを形成することが困難になることがある。これに対し、本実施形態では、母基板30に変形部20が設けられており、樹脂15が収縮することにより、変形部20内に充填された樹脂15が変形部20の突出部22に圧着されるので、母基板30と樹脂15との固着力が増大し、薄膜端子30Aの剥離を防止することができる。
母基板30を切断して分離部16を形成する方法および各半導体装置形成領域Rの境界部で母基板30および樹脂15を切断する方法は、ダイシングブレードを用いたダイシングによる方法に限らず、エッチング液を用いたウエットエッチング法、化学反応ガスおよび/または不活性ガスを用いたプラズマエッチング等のドライエッチング法を用いることができる。
上述した本発明の半導体装置の製造方法の一実施の形態によれば下記の効果を奏する。
(1)母基板30の一面に素子搭載用アライメントマークMaを形成し、この素子搭載用アライメントマークMaを検出して母基板30の一面に半導体素子11を搭載するので、半導体素子11の搭載を的確、かつ、効率的に行うことができる。
(2)母基板30の他面に、端子/素子分離用アライメントマークMb、Mcを形成し、この端子/素子分離用アライメントマークMb、Mcを検出し、母基板30を切断して半導体素子11の薄膜端子30Aを形成するので、半導体素子11の薄膜端子30Aの形成を的確、かつ、効率的に行うことができる。
(3)半導体素子11の薄膜端子30Aは、導電性金属箔により形成された母基板30の任意の位置に金ワイヤ13の一端をボンディングし、この後、このボンディング部の周囲において母基板30を切断して形成する。このため、半導体素子11の端子数、形状等に応じて設計を行う手間が省け、開発期間の短縮化を図ることができる。
(1)母基板30の一面に素子搭載用アライメントマークMaを形成し、この素子搭載用アライメントマークMaを検出して母基板30の一面に半導体素子11を搭載するので、半導体素子11の搭載を的確、かつ、効率的に行うことができる。
(2)母基板30の他面に、端子/素子分離用アライメントマークMb、Mcを形成し、この端子/素子分離用アライメントマークMb、Mcを検出し、母基板30を切断して半導体素子11の薄膜端子30Aを形成するので、半導体素子11の薄膜端子30Aの形成を的確、かつ、効率的に行うことができる。
(3)半導体素子11の薄膜端子30Aは、導電性金属箔により形成された母基板30の任意の位置に金ワイヤ13の一端をボンディングし、この後、このボンディング部の周囲において母基板30を切断して形成する。このため、半導体素子11の端子数、形状等に応じて設計を行う手間が省け、開発期間の短縮化を図ることができる。
(4)端子/分離用アライメントマークMb、Mcを、薄膜端子30Aの形成用および半導体素子11の分離用として兼用したので、端子/分離用アライメントマークMb、Mcを形成する際のずれが生じることが無く、また、製造工程を短縮化することができる。
(5)素子搭載用アライメントマークMa、端子/分離用アライメントマークMb、Mcをインクジェットプリンタやプロッタ等により形成することにより、設備投資額を低減し、かつ、開発期間を短縮することができる。
(6)素子搭載用アライメントマークMaを、母基板30のy方向に配列される半導体装置形成領域Rに対して一対だけ形成するので、素子搭載用アライメントマークMaの検出を短時間で行うことができる。
(5)素子搭載用アライメントマークMa、端子/分離用アライメントマークMb、Mcをインクジェットプリンタやプロッタ等により形成することにより、設備投資額を低減し、かつ、開発期間を短縮することができる。
(6)素子搭載用アライメントマークMaを、母基板30のy方向に配列される半導体装置形成領域Rに対して一対だけ形成するので、素子搭載用アライメントマークMaの検出を短時間で行うことができる。
なお、上記一実施の形態では、端子/分離用アライメントマークMb、Mcを、薄膜端子30Aの分離用アライメントマークおよび半導体素子11の分離用アライメントマークとして兼用して用いる方法として例示した。しかし、薄膜端子30Aの分離用アライメントマークと半導体素子11の分離用アライメントマークとは、別々に形成してもよい。あるいは、母基板30には、薄膜端子30Aの分離用アライメントマークのみを形成し、半導体素子11を分離する工程は、半導体素子11の形状または半導体素子11に設けられた位置決め用のマークをカメラにより検出して行うようにしてもよい。
上記一実施の形態では、素子搭載用アライメントマークMaを、母基板30に半導体素子11を搭載する工程のみで使用し、金ワイヤ13を母基板30にワイヤボンディングする工程では、半導体素子11の形状、または半導体素子11に設けられた位置決め用マークを検出して行う方法として例示した。しかし、母基板30にボンディングする位置を、素子搭載用アライメントマークMaからの位置から割り出しができるように設定しておくことにより、母基板30へのボンディングを素子搭載用アライメントマークMaの検出に基づいて行うようにすることもできる。
上記一実施の形態では、半導体素子11と母基板30とを金ワイヤ13により接続する方法として例示した。しかし、半導体素子11と母基板30とのボンディングは金ワイヤ13による方法に限られるものではない。また、半導体素子11の電極を母基板30側に向けてボンディングするフリップチップボンディング法により接合するようにしてもよい。フリップチップボンディング法による場合には、半導体素子11の母基板30への搭載と、半導体素子11の各電極と母基板30とのボンディングとを同時に行うことができる。
上記一実施の形態では、母基板30に半導体素子11を搭載後、半導体素子11の電極上にバンプ電極12を形成する方法として例示した。しかし、バンプ電極12は、半導体素子11を母基板30に搭載する前に形成しておいてもよい。また、バンプ電極12を形成することなく、半導体素子11の主面に形成された外部接続用の電極を、母基板30に接続するようにしてもよい。
上記一実施の形態では、母基板30にボンディング用の変形部20を形成し、この変形部20に金ワイヤ13の一端をボンディングする方法として例示した。しかし、変形部20は、必ずしも必要ではなく、金ワイヤ13の一端を平坦な母基板30の所定のボンディング位置にボンディングするようにしてもよい。
上記一実施の形態では、ダイシングブレード51を用いて薄膜端子30Aが分離部17により分離される端子分離を行い、ダイシングブレード52を用いて、母基板30および樹脂15を分離する素子分離を行う方法として例示した。しかし、端子分離を行った後、ダイシングブレード51を下げ、同一のダイシングブレード51を用いて素子分離を行うようにしてもよい。
上記一実施の形態では、素子分離は、半導体素子11が1つずつ含まれるように、隣接する半導体素子11とのすべての境界を切断する方法として例示した。しかし、素子分離は、半導体素子11が複数個含まれるように行うようにしてもよい。
その他、本発明の半導体装置の製造方法は、発明の趣旨の範囲内において、種々、変形することが可能であり、要は、母基板の一面に第1のアライメントマークを形成し、母基板の他面に第2のアライメントマークを形成し、第1のアライメントマークを検出して半導体素子を搭載し、半導体素子と母基板のボンディングを行い、第2のアライメントマークを検出して接続端子を分離し、半導体素子を分離して個々の半導体装置を得るようにすればよい。
10 半導体装置
11 半導体素子
12 バンプ電極
13 金ワイヤ
15 樹脂
16、17 分離部
20 変形部
21 接続部
22 突出部
23 窪み
30 母基板
30A 薄膜端子(接続端子)
41 基台
42 絶縁層
43 絶縁材
Ma 素子搭載用アライメントマーク
Mb、Mc 端子/素子分離用アライメントマーク
R 半導体装置形成領域
11 半導体素子
12 バンプ電極
13 金ワイヤ
15 樹脂
16、17 分離部
20 変形部
21 接続部
22 突出部
23 窪み
30 母基板
30A 薄膜端子(接続端子)
41 基台
42 絶縁層
43 絶縁材
Ma 素子搭載用アライメントマーク
Mb、Mc 端子/素子分離用アライメントマーク
R 半導体装置形成領域
Claims (9)
- 母基板を準備する工程と、
前記母基板の一面に第1のアライメントマークを形成する第1アライメントマーク形成工程と、
前記母基板の他面に第2のアライメントマークを形成する第2アライメントマーク工程と、
前記第1のアライメントマークを検出して前記母基板の前記一面上に半導体素子を搭載する素子搭載工程と、
前記半導体素子の電極を前記母基板の接続端子形成部にボンディングする素子ボンディング工程と、
前記母基板の一面および前記半導体素子を覆う樹脂を形成する樹脂被覆工程と、
前記母基板の他面に形成された第2のアライメントマークを検出し、前記接続端子形成部の周囲において前記母基板を分離して接続端子を形成する端子分離工程と、
前記母基板および前記樹脂を分離して、少なくとも1つの前記半導体素子および1つの前記接続端子が含まれる半導体装置を得る素子分離工程と、を備えることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、前記第2のアライメントマークを端子分離用のアライメントマークと素子分離用のアライメントマークとに兼用して用いることを特徴とする半導体装置の製造方法。
- 請求項1または2に記載の半導体装置の製造方法において、前記素子搭載工程は、前記半導体素子を前記母基板にダイボンディングする工程を含み、前記素子ボンディング工程は、前記半導体素子の前記電極を前記母基板にワイヤボンディングするワイヤボンディング工程を含むことを特徴とする半導体装置の製造方法。
- 請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、前記端子分離工程は、前記接続端子の長さおよび幅が同一の寸法となるように前記母基板を切断する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、前記第1のアライメントマークは、前記母基板の対向する一対の側辺のみに配列されていることを特徴とする半導体装置の製造方法。
- 請求項1乃至5のいずれか1項に記載の半導体装置の製造方法において、前記第2のアライメントマークは、前記母基板の一側辺と前記一側辺に隣接する一側辺との二つの側辺のみに配列されていることを特徴とする半導体装置の製造方法。
- 請求項1乃至6のいずれか1項に記載の半導体装置の製造方法において、前記素子ボンディング工程は、前記素子搭載工程の後、前記半導体素子の前記電極にバンプ電極をボンディングする工程を含むことを特徴とする半導体装置の製造方法。
- 請求項1乃至7のいずれか1項に記載の半導体装置の製造方法において、さらに、前記第2アライメントマーク形成工程の後、前記母基板の接続端子形成部に、前記母基板から外方に突き出す変形部を形成する工程を備えることを特徴とする半導体装置の製造方法。
- 請求項3乃至8のいずれか1項に記載の半導体装置の製造方法において、前記ワイヤボンディング工程は、前記母基板に第1ボンディングを行い、前記半導体素子の前記電極上に第2ボンディングを行う打上げ法によることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012192110A JP2014049640A (ja) | 2012-08-31 | 2012-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012192110A JP2014049640A (ja) | 2012-08-31 | 2012-08-31 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014049640A true JP2014049640A (ja) | 2014-03-17 |
Family
ID=50608999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012192110A Pending JP2014049640A (ja) | 2012-08-31 | 2012-08-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014049640A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021019149A (ja) * | 2019-07-23 | 2021-02-15 | 三菱電機株式会社 | 半導体装置 |
-
2012
- 2012-08-31 JP JP2012192110A patent/JP2014049640A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021019149A (ja) * | 2019-07-23 | 2021-02-15 | 三菱電機株式会社 | 半導体装置 |
JP7262334B2 (ja) | 2019-07-23 | 2023-04-21 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9070662B2 (en) | Chip-scale packaging with protective heat spreader | |
US9583455B2 (en) | Semiconductor device | |
KR100715749B1 (ko) | 회로 장치의 제조 방법 | |
US6791173B2 (en) | Semiconductor device and its manufacturing method | |
KR20060042872A (ko) | 반도체장치의 실장 방법 | |
KR20170085499A (ko) | 개선된 컨택 핀들을 구비한 플랫 노―리드 패키지 | |
JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
JP5497030B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US10804190B2 (en) | Multi-chip module and method for manufacturing same | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JP2014049640A (ja) | 半導体装置の製造方法 | |
JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
JP4497304B2 (ja) | 半導体装置及びその製造方法 | |
US8878070B2 (en) | Wiring board and method of manufacturing a semiconductor device | |
JP4305326B2 (ja) | 半導体パッケージの製造方法 | |
US8836134B2 (en) | Semiconductor stacked package and method of fabricating the same | |
US20240253978A1 (en) | Wiring board assembly, lid assembly, package set, and method for manufacturing electronic component | |
US11398417B2 (en) | Semiconductor package having die pad with cooling fins | |
JP3963914B2 (ja) | 半導体装置 | |
JP4670284B2 (ja) | 基板の製造方法 | |
JP2002050590A (ja) | 半導体装置の製造方法 | |
JP2010141175A (ja) | 半導体装置 | |
JP2004266195A (ja) | 半導体パッケージの製造方法 | |
JP2005303169A (ja) | 半導体装置およびその製造方法 | |
JP2011103337A (ja) | 半導体装置及びその製造方法 |