CN112397399A - 半导体装置的封装方法及半导体装置 - Google Patents

半导体装置的封装方法及半导体装置 Download PDF

Info

Publication number
CN112397399A
CN112397399A CN201910748968.5A CN201910748968A CN112397399A CN 112397399 A CN112397399 A CN 112397399A CN 201910748968 A CN201910748968 A CN 201910748968A CN 112397399 A CN112397399 A CN 112397399A
Authority
CN
China
Prior art keywords
semiconductor device
packaging
clip
substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910748968.5A
Other languages
English (en)
Inventor
黄水木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UPI Semiconductor Corp
Original Assignee
UPI Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UPI Semiconductor Corp filed Critical UPI Semiconductor Corp
Priority to CN201910748968.5A priority Critical patent/CN112397399A/zh
Publication of CN112397399A publication Critical patent/CN112397399A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置的封装方法，包含：提供包含多个封装体的封装阵列，每一个封装体包含基板、多个晶粒及夹片，多个晶粒设置于基板与夹片之间，夹片具有多个接脚部；提供包含第一壳体及第二壳体的模具，第一壳体包含多个凸起部，多个凸起部于模具内界定多个容置空间；设置封装阵列于第一壳体及第二壳体之间，每一个封装体分别位于对应的容置空间中，且多个凸起部压抵多个接脚部；注入封装材料，以形成多个半导体装置；以及切割封装阵列。上述封装方法可消减半导体元件与模具间的间隙，提高半导体装置的封装良率。本发明另提供一种半导体装置。

Description

半导体装置的封装方法及半导体装置
技术领域
本发明关于一种半导体装置的封装方法及半导体装置，尤其是关于一种以封装阵列形式进行封装的半导体装置的封装方法及其半导体装置。
背景技术
近年随着科技不断创新与发展，各式各样的半导体装置已广泛地应用于人们的生活中。然而，现有半导体装置的封装加工技术中，由于半导体装置的各部件间的加工精度及组装公差等因素，通常会有封装材料自半导体装置的外露部分溢出的现象，进而影响半导体装置封装后的电性连接品质，降低半导体装置的封装良率。
发明内容
本发明的一目的在于提供一种半导体装置的封装方法，其于封装阵列(assemblyarray)形式的封装工艺中有效消减元件与模具间的间隙，以提高半导体装置的封装良率。
本发明另一目的在于提供一种半导体装置，所述装置以半导体装置夹片的外露部分作为电连接的接脚，具有较佳的电性特性及散热能力。
本发明提供一种半导体装置的封装方法，其包含：提供封装阵列，封装阵列包含多个封装体，每一个封装体包含基板、多个晶粒及夹片，多个晶粒设置于基板与夹片之间，夹片具有多个接脚部；提供模具，模具包含第一壳体及第二壳体，第一壳体包含多个凸起部，多个凸起部于模具内界定多个容置空间；设置封装阵列于第一壳体及第二壳体之间，每一个封装体分别位于对应的容置空间中，且多个凸起部压抵多个接脚部；注入封装材料，以形成多个半导体装置；以及切割封装阵列。
于一实施例，多个凸起部对应多个封装体之间的多个切割道的位置，且切割封装阵列的步骤还包含：沿多个切割道切割，以使多个半导体装置彼此分离，在每个半导体装置中，夹片的接脚部与基板具有实质共平面的裸露表面。
于一实施例，在前述注入封装材料的步骤中还包含：于多个容置空间中，固化封装材料，以形成多个封装材料体，多个封装材料体分别囊封多个晶粒，以形成多个半导体装置。
于一实施例，切割封装阵列时，还切割多个封装材料体，使得在每个半导体装置中，夹片的多个接脚部与封装材料体在切割方向上实质齐平。
于一实施例，夹片具有顶表面，顶表面与多个接脚部具有段差，且设置封装阵列于第一壳体及第二壳体之间时，夹片的顶表面至少部分直接接触第一壳体，使得夹片的顶表面至少部分裸露于封装材料体外。
于一实施例，夹片具有顶表面，顶表面与多个接脚部具有段差，且设置封装阵列于第一壳体及第二壳体之间时，夹片的顶表面与第一壳体之间具有间隙，使得封装材料体实质完全覆盖夹片的顶表面。
于一实施例，在设置封装阵列于模具之前，封装方法更包含：贴附膜片于多个封装体的基板及接脚部，且膜片及多个晶粒位于基板的相对两侧。
于一实施例，切割封装阵列之前，封装方法还包含：去除膜片。
本发明提供一种半导体装置，包含：基板、多个晶粒及夹片，多个晶粒设置于基板上；夹片包含顶部、第一接脚部及与第一接脚部相对的第二接脚部，夹片设置于多个晶粒上；第一接脚部、第二接脚部与基板具有实质共平面的裸露表面，且在裸露表面的第一接脚部及第二接脚部作为半导体装置的电连接部，用以与外部装置电连接。
于一实施例，本发明的半导体装置还包括封装材料体，封装材料体包覆基板、多个晶粒与夹片，并于裸露表面暴露部分的第一接脚部、部分的第二接脚部与部分的基板。
相较于现有技术，本发明的半导体装置的封装方法配合使用具有凸起部的模具，以加强封装阵列中半导体装置元件间与模具的紧密接触，进而消减元件与模具间的间隙，有效避免封装材料自半导体装置的外露部分溢出的现象，进而提升半导体装置封装后的电性连接品质及半导体装置的封装良率。
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
附图说明
图1为本发明一实施例的封装阵列的俯视图。
图1A至图1C分别为沿图1的切线AA、BB及CC的剖视示意图。
图2A至图2E为本发明一实施例的半导体装置的封装方法的步骤剖面示意图。
图3及图3A至图3C为本发明一实施例的半导体装置的俯视示意图及其沿切线AA、BB及CC的剖面示意图。
图4为本发明另一实施例的半导体装置的俯视示意图。
图5A及图5B为本发明另一实施例的封装阵列于模具的设置剖面示意图及其所形成的半导体装置的示意图。
图6及图7为本发明不同实施例的切割步骤的剖面示意图。
图8A至图8C为本发明另一实施例的半导体装置的封装方法的步骤剖面示意图。
图9为本发明一实施例的半导体装置的封装方法的流程图。
图10A为本发明一实施例的半导体装置之俯视示意图。
图10B为本发明一实施例的半导体装置的剖视示意图。
主要元件符号说明：
10 封装阵列
100 封装体
110 基板
110’ 一体基板
120 晶粒
130 夹片
132、132a、132b 接脚部
134 顶表面
136 水平顶部
140、150 切割道
160、170 导电粘着层
20 半导体装置
22 侧壁
200 模具
210 第一壳体
212 凸起部
220 第二壳体
230 容置空间
300 封装材料
310 封装材料体
400 膜片
G 间隙
具体实施方式
现在将详细参考本发明的示范性实施例，并在附图中说明所述示范性实施例的实例。为简化附图起见，一些常见惯用的结构与元件在附图中将以简单示意的方式绘示之。另外，在附图及实施方式中所使用相同或类似标号的元件/构件是用来代表相同或类似部分。在下述诸实施例中，当元件被指为“连接”或“耦接”至另一元件时，其可为直接连接或耦接至另一元件，或可能存在介于其间的元件或特定材料，例如：胶体或焊料。
根据本发明的一较佳具体实施例为一种半导体装置的封装方法。于此实施例中，半导体装置可包含任何具有集成电路的封装体，且较佳多个封装体以封装阵列形式进行封装。参考图1及图1A至图1C，图1为本发明一实施例的封装阵列的俯视示意图，图1A至图1C分别为沿图1的切线AA、BB及CC的剖视示意图。如图1及图1A至图1C所示，于一实施例中，封装阵列10包含多个封装体100，每一个封装体100包含基板110、多个晶粒120及夹片130。多个晶粒120设置于基板110与夹片130之间，且夹片130具有多个接脚部132。具体而言，晶粒120具有集成电路，且由晶圆完成品切割出来。上述晶粒中的集成电路可以是功率型金属氧化物半导体场效电晶体(Power MOSFET)、驱动器(Driver)或具有其他功能性作用的集成电路。于此实施例，每个封装体100包含例如两个晶粒120，其可为例如MOSFET晶粒(MOS die)、驱动集成电路晶粒(driver IC die)及/或其组合，但不以此为限。在此须注意，晶粒120所具有的集成电路及每个封装体100中的晶粒120的数目可依据实际应用变化，不以实施例所示为限。再者，图1虽例示包含2x3形式配置的六个封装体100的封装阵列10，但封装阵列10中的封装体100的数目及配置方式可依实际应用变化，而不以实施例所示为限。
基板110用以承载晶粒120，且与晶粒120电连接。举例而言，基板110可为与晶粒120电连接的导线架(lead frame)、接合垫、或接点板，且基板110较佳依据晶粒120的电性连接及散热需求来设计，以作为半导体装置的散热及/或电性连接元件。于此实施例，每一个封装体100的基板110彼此相互连接，以使得封装体100以阵列形式配置成封装阵列10。换句话说，封装阵列10可包含一体基板110’，且一体基板110’具有对应封装体100的多个区域，以作为各封装体100用以承载及电连接晶粒120的基板110。晶粒120可藉由导电粘着层160(例如导电胶或焊料)电连接基板110。
夹片130设置于晶粒120上，以使得晶粒120夹设于夹片130及基板110之间。于一实施例，夹片130可通过导电粘着层170(例如导电胶或焊料)电连接晶粒120。如图1A至图1C所示，夹片130具有顶表面134，且顶表面134与接脚部132具有段差。换句话说，夹片130的顶表面134及接脚部132位在不同的水平位置，即顶表面134及接脚部132相对于基板110设置在不同高度。举例而言，夹片130较佳可为预压形成的金属夹片，例如帽盖形(例如类似「ㄇ」或「倒U」形)或L形的铜片，以使得夹片130朝外延伸而出的部分形成接脚部132。于一实施例，夹片130具有位于晶粒120上的水平顶部136，并具有多个自水平顶部136朝基板110(例如向下)延伸且朝水平顶部136外侧水平延伸而成的接脚部132。水平顶部136的内表面电连接晶粒120，且水平顶部136的外表面即为夹片130的顶表面134。于一实施例，各封装体100的夹片130可独立设置于对应晶粒120上，但不以此为限。于另一实施例，每一个封装体100的夹片130可局部相互连接，以使得多个夹片130连接成阵列形式而对应多个封装体100配置。换句话说，封装阵列10可包含单一夹片元件，且夹片元件具有对应封装体100的多个夹片部分，以作为各封装体100用以电连接晶粒120的夹片130。于此实施例，每个封装体100虽以包含一个夹片130为例说明，但不以此为限。每个封装体100中夹片130的数目及形状可依据实际应用变化，不以实施例所示为限。
配合参考图2A至图2E及图9，图2A至图2E为本发明一实施例的半导体装置的封装方法的步骤剖面示意图，图9为本发明一实施例的半导体装置的封装方法的流程图。如图2A及图9所示，于一实施例，本发明的半导体装置的封装方法包含：步骤S10，提供封装阵列。举例而言，提供封装阵列的步骤可包含提供如图1的封装阵列10，且于此实施例，以图1B的剖面示意图为例说明。换句话说，提供封装阵列的步骤包含提供包含多个封装体100的封装阵列10，且每一个封装体100包含基板110、多个晶粒120及夹片130，多个晶粒120设置于基板110与夹片130之间，夹片130具有多个接脚部132。
如图2B所示，本发明的半导体装置的封装方法还包含：步骤S20，提供模具200，模具200包含第一壳体210及第二壳体220。第一壳体210包含多个凸起部212，且多个凸起部212于模具200内界定多个容置空间230。换句话说，在模具200中，多个容置空间230通过多个凸起部212彼此分隔。
如图2C所示，本发明的半导体装置的封装方法还包含：步骤S30，设置封装阵列10于第一壳体210及第二壳体220之间，每一个封装体100分别位于对应的容置空间230中，且多个凸起部212分别接触相邻的接脚部132，以朝第二壳体220压抵接脚部132。
如图2D所示，本发明的半导体装置的封装方法还包含：步骤S40，注入封装材料300。如图2E所示，本发明的半导体装置的封装方法还包含：步骤S50，切割封装阵列10。再者，本发明的半导体装置的封装方法在前述注入封装材料300的步骤S40中还包含：于多个容置空间中230，固化封装材料300，以形成多个封装材料体310，多个封装材料体310分别囊封多个晶粒120，以形成通过基板110相互连接的多个半导体装置20。此外，本发明的半导体装置的封装方法在形成多个封装材料体310后并且在切割封装阵列的步骤S50前还包含：自模具200取出封装阵列10的脱模步骤。于后参考图式详述本发明的半导体装置的封装方法的步骤细节。
具体而言，图3及图3A至图3C为本发明一实施例的半导体装置的俯视示意图及其沿切线AA、BB及CC的剖面示意图。如图3及图3A至图3C所示，于一实施例，第一壳体210的多个凸起部212较佳对应多个半导体装置20之间的多个切割道140、150的位置(如虚线框所示)。具体而言，多个凸起部212较佳至少局部与切割道位置重叠，以使得相邻的容置空间230分别位于切割道的相对两侧。于此实施例，在设置封装阵列10于第一壳体210及第二壳体220之间时，每一个封装体100分别位于对应的一个容置空间230中，且各凸起部212接触相邻的封装体100中相互邻近或连接的接脚部132。举例而言，第一壳体210的凸起部212可具有沿横向及纵向配置的网格形式，以使得一个容置空间230容纳一个封装体100，且各封装体100中夹片130的接脚部132较佳至少部分伸出容置空间230，以与对应的凸起部212接触。由此，第一壳体210的凸起部212可朝第二壳体220压抵接脚部132，以有效消减基板110及夹片130与第二壳体220之间因加工精度及组装公差所造成的间隙，进而可有效避免封装材料300自半导体装置20的基板110及夹片130底部溢出。
在此须注意，于图3的实施例中，虽图示一个容置空间230容纳一个封装体100，但不以此为限。图4为本发明另一实施例的半导体装置的俯视示意图。如图4所示，于另一实施例，第一壳体210的多个凸起部212对应多个半导体装置20之间的部分切割道(例如140)的位置，以使得多个封装体100可位于同一个容置空间230中。举例而言，第一壳体210的凸起部212可具有沿单一方向(例如横向或纵向)配置的平行条状形式，以使得多个容置空间230沿横向或纵向延伸，进而可容纳一行或一列的多个封装体100。由此，条状的凸起部212可朝第二壳体220压抵相邻行或列的封装体100延伸出容置空间230的接脚部132。
此外，如图2C所示，设置封装阵列10于第一壳体210及第二壳体220之间时，夹片130的顶表面134与第一壳体210之间具有间隙G，使得封装材料体310实质完全覆盖夹片130的顶表面134(如图2E所示)。举例而言，模具200的容置空间230的高度或深度较佳大于封装体100的整体高度或厚度，使得凸起部212朝第二壳体220压抵接脚部132时，夹片130的顶表面134不接触第一壳体210于容置空间230中的内表面。由此，注入封装材料300于容置空间230时，封装材料300布满容置空间230，于固化后封装材料体310包覆夹片130的顶表面134及侧表面，进而囊封晶粒120，但不以此为限。
于另一实施例，如图5A所示，设置封装阵列10于第一壳体210及第二壳体220之间时，夹片130的顶表面134较佳至少部分直接接触第一壳体210，使得夹片130的顶表面134至少部分裸露于封装材料体310外。举例而言，模具200的容置空间230的高度或深度较佳实质等于或略小于封装体100的整体高度或厚度，使得凸起部212朝第二壳体220压抵接脚部132时，第一壳体210于容置空间230中的内表面压抵夹片130的顶表面134。由此，注入封装材料300于容置空间230时，封装材料300布满容置空间230而未分布至夹片130的顶表面134与第一壳体210于容置空间230中的内表面之间。由此，如图5B所示，于固化后，夹片130的顶表面134至少部分裸露于封装材料体310外。
在图2D注入封装材料300的步骤S40中，封装材料300是用以包覆晶粒120，以阻隔水气或其他物质对晶粒120造成腐蚀或损坏。于一实施例，封装材料300可包含环氧树脂模塑胶(Epoxy Molding Compound,EMC)，但不以此为限。封装材料300可为以流动状态注入容置空间230，而后可被固化(例如热固化或光固化)成形的任何合宜的封装绝缘材料。在图3的实施例中，固化封装材料300后，每个封装材料体310囊封一个封装体100，而图4的实施例在固化封装材料300后，每个封装材料体310囊封一列或一行的多个封装体100。换句话说，在图3的实施例中，每个半导体装置20的封装材料体310为彼此分隔，而在图4的实施例中，每一列(或行)的半导体装置20的封装材料体310具有一体的长条形状。
再者，如图2E所示，切割步骤S50包含沿多个切割道(例如140、150)切割，以使多个半导体装置20彼此分离，在每个半导体装置20中，夹片130及基板110具有实质共平面的裸露表面。具体而言，在图2C的设置步骤S30中，凸起部212朝第二壳体220压抵夹片130的接脚部132时，可使得接脚部132的底面及基板110的底面实质完全接触第二壳体220的表面。由此，在注入及固化封装材料300并自模具200取出具有封装材料体310于其上的封装阵列10后，接脚部132的底面及基板110的底面为裸露在封装材料体310外且实质共平面的裸露表面，具有较佳的电特性及散热性，有利于作为半导体装置20的电接触部。
再者，如图6所示，于一实施例，沿多个切割道(例如140、150)切割时，较佳还切割多个封装材料体310，使得在每个半导体装置20中，夹片130的接脚部132与封装材料体310在切割方向上实质齐平。举例而言，第一壳体210的凸起部212界定的容置空间230较佳具有大于实际半导体装置20的尺寸，使得封装材料体310部分延伸至切割道。由此，进行切割步骤S50时，可切除部分封装材料体310、接脚部132及基板110，以形成多个分离的半导体装置20，且每个半导体装置20的侧壁22具有接脚部132与封装材料体310齐平的裸露表面，但不以此为限。
于另一实施例，如图7所示，沿多个切割道(例如140、150)切割时，可不切割多个封装材料体310，使得在每个半导体装置20中，夹片130的接脚部132突出于封装材料体310。换句话说，于此实施例，进行切割步骤S50时，自封装材料体310外侧的预设位置(或距离)切割接脚部132及基板110，而使得夹片130的接脚部132突出于封装材料体310的侧壁表面。
参考图8A至图8C，其为本发明另一实施例的半导体装置的封装方法的步骤剖面示意图。如图8A所示，于此实施例，本发明的半导体装置的封装方法在设置封装阵列10于模具200之前还包含：贴附膜片400于多个封装体100的基板110及接脚部132，且膜片400及多个晶粒120位于基板110的相对两侧。举例而言，膜片400较佳具有柔韧性并提供共平面给裸露表面，且可为例如胶带或胶膜。膜片400的尺寸较佳对应封装阵列10的垂直投影范围，使得膜片400可实质完全覆盖封装阵列10的底面。换句话说，膜片400较佳实质完全贴附于多个封装体100的基板110及接脚部132的底面，以加强封装阵列10的整体性。
如图8B所示，设置具有膜片400的封装阵列10于第一壳体210及第二壳体220之间时，每一个封装体100分别位于对应的容置空间230中，且多个凸起部212分别接触相邻封装体100的接脚部132，以隔着膜片400朝第二壳体220压抵接脚部132。由此，在注入封装材料300的过程中，可通过膜片400保护半导体装置20中夹片130的接脚部132及基板110的裸露表面(即底面)。
此外，如图8C所示，自模具200取出具有封装材料形成体310于其上的封装阵列10后，且在切割封装阵列10之前，本发明的半导体装置的封装方法还包含：去除膜片400。举例而言，膜片400可手动撕除，或以溶剂去除。在此须注意，去除膜片400后的切割步骤类似于上述实施例(例图2E、图6、图7)的相关说明，于此不再赘述。
图10A为本发明一实施例的半导体装置的俯视示意图；图10B为本发明一实施例的半导体装置的剖视示意图。如图10A及图10B所示，于另一实施例，本发明提供一种半导体装置20。半导体装置20包含基板110、多个晶粒120及夹片130。多个晶粒120设置于基板110上。夹片130包含顶部(例如水平顶部136)、第一接脚部(例如接脚部132a)与第二接脚部(例如接脚部132b)，夹片130设置于多个晶粒120上。顶部136电连接多个晶粒120，第一接脚部、第二接脚部与基板110具有实质共平面的裸露表面24，且在裸露表面24的第一接脚部及第二接脚部作为半导体装置20的电连接部，用以与外部装置电连接。半导体装置20还包含封装材料体310。封装材料体310包覆基板110、多个晶粒120与夹片130，并于裸露表面24暴露部分的第一接脚部132a、部分的第二接脚部132b与部分的基板110。
举例而言，第一接脚部及第二接脚部可为半导装置20的相位接脚或其他电性接脚，使得半导体装置20可直接通过夹片130裸露的第一接脚部及第二接脚部与例如印刷电路板等外部装置电连接。换句话说，半导体装置20的夹片130的接脚部132a、132b较佳不透过基板110而是直接用以与外部装置电连接，可有效提升电性特性及散热能力。于一实施例，如图10B所示，夹片130的接脚部132a、132b可具有水平向外延伸的部分，以增加接脚部132a、132b的裸露底面，增进电连接效率，但不以此为限。
在此须注意，于其他实施例中，依据实际需求，模具的凸起部可为弹性体，以提高公差及提供设计的灵活性。举例而言，凸起部可通过例如弹性探针或弹簧凸块与第一壳体结合，以使得模具可局部提高个别封装体100的组装公差容忍度，或者可使得同一模具适用于不同批次的封装阵列，提升模具的适用性并降低制造成本，但不以此为限。
相较于现有技术，本发明的半导体装置的封装方法配合使用具有凸起部的模具，以加强半导体装置元件间与模具的紧密接触，进而消减元件与模具间的间隙，有效避免封装材料自半导体装置的外露部分溢出的现象，进而提升半导体装置封装后的电性连接品质及半导体装置的封装良率。再者，本发明的半导体装置的封装方以半导体装置的外露部分(例如夹片接脚部及基板的裸露底面、或突出封装材料体外的接脚部)作为电连接的接脚，具有较佳的电性特性及散热能力。
本发明已由上述实施例加以描述，然而上述实施例仅为例示目的而非用于限制。本领域技术人员当知在不悖离本发明精神下，于此特别说明的实施例可有例示实施例的其他修改。因此，本发明范畴亦涵盖此类修改且仅由所附权利要求限制。

Claims (10)

1.一种半导体装置的封装方法，其特征在于，包含：
提供封装阵列，其中所述封装阵列包含多个封装体，每一个封装体包含基板、多个晶粒及夹片，所述多个晶粒设置于所述基板与所述夹片之间，所述夹片具有多个接脚部；
提供模具，其中所述模具包含第一壳体及第二壳体，所述第一壳体包含多个凸起部，所述多个凸起部于所述模具内界定多个容置空间；
设置所述封装阵列于所述第一壳体及所述第二壳体之间，其中每一个封装体分别位于对应的所述容置空间中，且所述多个凸起部压抵所述多个接脚部；
注入封装材料，以形成多个半导体装置；以及
切割所述封装阵列。
2.如权利要求1所述半导体装置的封装方法，其特征在于，所述多个凸起部对应所述多个半导体装置之间的多个切割道的位置，所述切割所述封装阵列的步骤还包含：
沿所述多个切割道切割，以使所述多个半导体装置彼此分离，其中在每个半导体装置中，所述夹片的所述多个接脚部与所述基板具有实质共平面的裸露表面。
3.如权利要求1所述半导体装置的封装方法，其特征在于，在前述注入封装材料的步骤中还包含：于所述多个容置空间中，固化所述封装材料，以形成多个封装材料体，所述多个封装材料体分别囊封所述多个晶粒，以形成所述多个半导体装置。
4.如权利要求3所述半导体装置的封装方法，其特征在于，切割所述封装阵列时，还切割所述多个封装材料体，使得在每个半导体装置中，所述夹片的所述多个接脚部与所述封装材料体在切割方向上实质齐平。
5.如权利要求3所述半导体装置的封装方法，其特征在于，所述夹片具有顶表面，所述顶表面与所述多个接脚部具有段差，且设置所述封装阵列于所述第一壳体及所述第二壳体之间时，所述夹片的所述顶表面至少部分直接接触所述第一壳体，使得所述夹片的所述顶表面至少部分裸露于所述封装材料体外。
6.如权利要求3所述半导体装置的封装方法，其特征于，所述夹片具有顶表面，所述顶表面与所述多个接脚部具有段差，且设置所述封装阵列于所述第一壳体及所述第二壳体之间时，所述夹片的所述顶表面与所述第一壳体之间具有间隙，使得所述封装材料体实质完全覆盖所述夹片的所述顶表面。
7.如权利要求1所述半导体装置的封装方法，其特征在于，在设置所述封装阵列于所述模具之前，所述封装方法更包含：
贴附膜片于所述多个封装体的所述基板及所述接脚部，且所述膜片及所述多个晶粒位于所述基板的相对两侧。
8.如权利要求7所述半导体装置的封装方法，其特征在于，切割所述封装阵列之前，所述封装方法还包含：去除所述膜片。
9.一种半导体装置，其特征在于，包含：
基板；
多个晶粒，设置于所述基板上；以及
夹片，包含顶部、第一接脚部及与所述第一接脚部相对的第二接脚部，所述夹片设置于所述多个晶粒上，其中，所述第一接脚部、所述第二接脚部与所述基板具有实质共平面的裸露表面，且在所述裸露表面的所述第一接脚部及所述第二接脚部作为所述半导体装置的电连接部，用以与外部装置电连接。
10.如权利要求9所述的半导体装置，其特征在于，还包括：
封装材料体，所述封装材料体包覆所述基板、所述多个晶粒与所述夹片，并于所述裸露表面暴露部分的所述第一接脚部、部分的所述第二接脚部与部分的所述基板。
CN201910748968.5A 2019-08-14 2019-08-14 半导体装置的封装方法及半导体装置 Pending CN112397399A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910748968.5A CN112397399A (zh) 2019-08-14 2019-08-14 半导体装置的封装方法及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910748968.5A CN112397399A (zh) 2019-08-14 2019-08-14 半导体装置的封装方法及半导体装置

Publications (1)

Publication Number Publication Date
CN112397399A true CN112397399A (zh) 2021-02-23

Family

ID=74601546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910748968.5A Pending CN112397399A (zh) 2019-08-14 2019-08-14 半导体装置的封装方法及半导体装置

Country Status (1)

Country Link
CN (1) CN112397399A (zh)

Similar Documents

Publication Publication Date Title
US7399658B2 (en) Pre-molded leadframe and method therefor
US6498392B2 (en) Semiconductor devices having different package sizes made by using common parts
CN110289248B (zh) 通过3d堆叠解决方案的qfn上的smd集成
US20070132073A1 (en) Device and method for assembling a top and bottom exposed packaged semiconductor
US20070093000A1 (en) Pre-molded leadframe and method therefor
US7911068B2 (en) Component and method for producing a component
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20090146284A1 (en) Molded Leadless Packages and Assemblies Having Stacked Molded Leadless Packages
US20160343593A1 (en) Semiconductor package including premold and method of manufacturing the same
KR20080029904A (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
JP2004349316A (ja) 半導体装置及びその製造方法
US20080197466A1 (en) Semiconductor device and manufacturing method thereof
US7863730B2 (en) Array-molded package heat spreader and fabrication method therefor
US7745257B2 (en) High power MCM package with improved planarity and heat dissipation
CN112397399A (zh) 半导体装置的封装方法及半导体装置
CN103972196A (zh) 利用倒装芯片片芯附接的阵列引线框架封装
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
JP4030363B2 (ja) 半導体装置
US8513820B2 (en) Package substrate structure and chip package structure and manufacturing process thereof
KR20180062479A (ko) 반도체 패키지 및 그 제조 방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
US20150243623A1 (en) Semiconductor device grid array package
KR20090118438A (ko) 반도체 패키지 및 그 제조 방법
CN112930589A (zh) 衬底结构及其制造和封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210223