KR20140041745A - 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체 - Google Patents

반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체 Download PDF

Info

Publication number
KR20140041745A
KR20140041745A KR1020147001078A KR20147001078A KR20140041745A KR 20140041745 A KR20140041745 A KR 20140041745A KR 1020147001078 A KR1020147001078 A KR 1020147001078A KR 20147001078 A KR20147001078 A KR 20147001078A KR 20140041745 A KR20140041745 A KR 20140041745A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
manufacturing
mno
radical treatment
Prior art date
Application number
KR1020147001078A
Other languages
English (en)
Other versions
KR101659469B1 (ko
Inventor
켄지 마츠모토
아츠시 고미
타츠오 하타노
타츠후미 하마다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140041745A publication Critical patent/KR20140041745A/ko
Application granted granted Critical
Publication of KR101659469B1 publication Critical patent/KR101659469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

매립 전극이 형성되는 신뢰성이 높은 반도체 장치를 저비용으로 얻기 위하여, 기판 표면에 절연막이 형성되어 있고, 상기 절연막에 형성된 개구부의 내부에 금속 산화물로 이루어지는 제 1 막을 성막하는 제 1 성막 공정과, 상기 제 1 막에 원자 형상 수소를 조사하는 수소 라디칼 처리 공정과, 상기 수소 라디칼 처리 공정 후, 상기 개구부의 내부에 금속으로 이루어지는 제 2 막을 성막하는 제 2 성막 공정과, 상기 제 2 막을 성막한 후, 상기 개구부의 내부에 금속으로 이루어지는 전극을 형성하는 전극 형성 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.

Description

반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체{SEMICONDUCTOR DEVICE MANUFACTURING METHOD, SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING APPARATUS, AND STORAGE MEDIUM}
본 발명은 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체에 관한 것이다.
최근, 소형이면서 고속이고 신뢰성이 있는 전자 기기를 만드는 것이 요구되고 있어, 반도체 장치(디바이스)의 고속화, 미세화, 고집적화를 위하여, 층간 절연막 중에 금속 배선을 매립한 다층 배선 구조가 채용되고 있다. 금속 배선의 재료로서는, 일반적으로는 일렉트로 마이그레이션이 작고, 저항이 낮은 Cu(구리)가 이용되고 있다. 이러한 다층 배선은, 층간 절연막 하에 설치된 배선이 노출될 때까지 소정의 영역의 층간 절연막을 제거함으로써 트렌치 등을 형성하고, 형성된 트렌치 내에 구리를 매립함으로써 형성되는데, 구리가 층간 절연막 등에 확산되는 것을 방지하기 위하여, 배리어막을 형성한 후에, 구리로 이루어지는 막의 성막 등이 행해지고 있다.
그런데 이 배리어막으로서는, Ta(탄탈), TaN(질화 탄탈) 등이 이용되고 있는데, 최근, 얇고 균일성이 높은 막이 얻어지는 MnOx(산화 망간)막을 이용한 기술이 개시되어 있다. 그러나, MnOx막 상에 성막된 Cu는 부착력이 약하기 때문에, 수율의 저하 및 신뢰성의 저하의 원인이 된다. 이 때문에, MnOx막 상에 Cu와의 밀착성이 높은 Ru(루테늄)막을 더 형성하고, Ru막 상에 Cu로 이루어지는 매립 전극 을 형성하는 방법이 개시되어 있다(특허문헌 1, 2).
일본특허공개공보 2008-300568호 일본특허공개공보 2010-021447호
그런데, CVD(Chemical Vapor Deposition)법에 의해 MnOx막을 성막한 것 위에, CVD법에 의해 Ru막을 성막할 경우, Ru의 핵 형성 밀도가 낮고, Ru막 형성의 인큐베이션 시간이 긴, 성막된 Ru막의 시트 저항이 높은, MnOx막과 Ru막과의 밀착성이 충분하지 않다고 하는 문제점이 있었다.
본 발명은, 상기를 감암하여 이루어진 것이며, 층간 절연막에 트렌치 등을 형성하고, 트렌치 내에 MnOx막 및 Ru막을 적층 형성하고, 또한 그 위에 Cu 등의 매립 전극이 형성되는 반도체 장치에서, Ru막 형성의 인큐베이션 시간이 짧고, Ru막의 시트 저항이 낮고, MnOx막과 Ru막과의 밀착성이 높은 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체를 제공하는 것을 목적으로 하는 것이다.
본 발명은, 기판 표면에 절연막이 형성되어 있고, 상기 절연막에 형성된 개구부의 내부에 금속 산화물로 이루어지는 제 1 막을 성막하는 제 1 성막 공정과, 상기 제 1 막에 원자 형상 수소를 조사하는 수소 라디칼 처리 공정과, 상기 수소 라디칼 처리 공정 후, 상기 개구부의 내부에 금속으로 이루어지는 제 2 막을 성막하는 제 2 성막 공정과, 상기 제 2 막을 성막한 후, 상기 개구부의 내부에 금속으로 이루어지는 전극을 형성하는 전극 형성 공정을 가지는 것을 특징으로 한다.
또한 본 발명은, 상기 수소 라디칼 처리 공정은, 상기 제 2 막에서의 인큐베이션 시간의 단축, 막 두께 균일성, 시트 저항, 밀착성 중 어느 하나를 향상시키는 것인 것을 특징으로 한다.
또한 본 발명은, 상기 수소 라디칼 처리는, 상기 기판을 가열한 상태에서 행해지는 것을 특징으로 한다.
또한 본 발명은, 상기 수소 라디칼 처리는 상기 제 1 막 중의 C 성분을 줄이는 것을 특징으로 한다.
또한 본 발명은, 상기 원자 형상 수소는 리모트 플라즈마에 의해 발생된 것인 것을 특징으로 한다.
또한 본 발명은, 상기 제 1 막은 Mg, Al, Ca, Ti, V, Cr, Mn, Fe, Co, Ni, Ge, Sr, Y, Zr, Nb, Mo, Rh, Pd, Sn, Ba, Hf, Ta 및 Ir 중으로부터 선택되는 1 또는 2 이상의 원소의 산화물을 포함함으로써 형성되어 있는 것인 것을 특징으로 한다.
또한 본 발명은, 상기 제 1 막은 Mn의 산화물을 포함하는 것인 것을 특징으로 한다.
또한 본 발명은, 상기 제 1 막은 CVD법, ALD법 또는 초임계 CO2법에 의해 성막된 것인 것을 특징으로 한다.
또한 본 발명은, 상기 제 1 막은 열 CVD법 또는 열 ALD법 또는 플라즈마 CVD법 또는 플라즈마 ALD법 또는 초임계 CO2법에 의해 성막된 것인 것을 특징으로 한다.
또한 본 발명은, 상기 제 2 막은 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir 및 Pt 중으로부터 선택되는 1 또는 2 이상의 원소를 포함함으로써 형성되어 있는 것을 특징으로 한다.
또한 본 발명은, 상기 제 2 막은 CVD법, ALD법 또는 초임계 CO2법에 의해 성막된 것인 것을 특징으로 한다.
또한 본 발명은, 상기 제 2 막은 열 CVD법 또는 열 ALD법 또는 플라즈마 CVD법 또는 플라즈마 ALD법 또는 초임계 CO2법에 의해 성막된 것인 것을 특징으로 한다.
또한 본 발명은, 상기 전극은 구리 또는 구리를 포함하는 재료에 의해 형성되어 있는 것을 특징으로 한다.
또한 본 발명은, 상기 전극은 열 CVD법, 열 ALD법, 플라즈마 CVD법, 플라즈마 ALD법, PVD법, 전해 도금법, 무전해 도금법, 초임계 CO2법으로부터 선택되는 1 또는 2 이상의 방법에 의해 성막된 것인 것을 특징으로 한다.
또한 본 발명은, 상기 기재된 반도체 장치의 제조 방법에 의해 형성된 막 구조를 가지는 것을 특징으로 한다.
또한 본 발명은, 기판 표면에 절연막이 형성되어 있고, 상기 절연막에 형성된 개구부의 내부에 금속 산화물로 이루어지는 제 1 막을 성막하고, 상기 제 1 막에 원자 형상 수소를 조사하고, 상기 원자 형상 수소를 조사한 후, 상기 개구부의 내부에 금속으로 이루어지는 제 2 막을 성막하고, 상기 제 2 막 상에 금속으로 이루어지는 전극을 형성하는 반도체 장치의 제조 장치에 있어서, 제 1 막에 원자 형상 수소를 조사하는 것을 특징으로 한다.
또한 본 발명은, 상기 원자 형상 수소를 발생시키기 위하여 리모트 플라즈마 발생부를 가지는 것을 특징으로 한다.
또한 본 발명은, 상기 기판을 가열하기 위한 가열 수단을 가지는 것을 특징으로 한다.
또한 본 발명은, 상기 기재된 제조 방법을 실시하도록 제어하는 시스템 제어부(컴퓨터)에 판독 가능한 프로그램을 기억하는 것을 특징으로 한다.
본 발명에서의 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체에서는, 트렌치 등에 MnOx막, Ru막, Cu 등의 매립 전극이 형성되는 반도체 장치에서, Ru막 형성의 인큐베이션 시간이 짧고, Ru막의 시트 저항이 낮고, MnOx막과 Ru막과의 밀착성을 높게 할 수 있기 때문에, 신뢰성이 높은 배선을 제공할 수 있다. 또한, 배선 구조의 미세화와 고밀도 구조에 기여함으로써, 반도체 장치를 저비용으로 얻을 수 있다.
도 1은 제작한 샘플(1A 및 1B)의 구조도(1)이다.
도 2는 Ru막의 성막 시간과 Ru막의 막 두께와의 상관도이다.
도 3은 Ru막의 막 두께와 시트 저항과의 상관도이다.
도 4는 제작한 샘플(2A, 2B, 3A 및 3B)의 구조도(2)이다.
도 5는 제작한 샘플(4A 및 4B)의 구조도(3)이다.
도 6은 제작한 샘플(2A)의 SIMS에 의한 분석에 의해 얻어진 깊이와 농도의 상관도이다.
도 7은 제작한 샘플(2B)의 SIMS에 의한 분석에 의해 얻어진 깊이와 농도의 상관도이다.
도 8은 제작한 샘플(3A)의 SIMS에 의한 분석에 의해 얻어진 깊이와 농도의 상관도이다.
도 9는 제작한 샘플(3B)의 SIMS에 의한 분석에 의해 얻어진 깊이와 농도의 상관도이다.
도 10은 제작한 샘플(4A)의 SIMS에 의한 분석에 의해 얻어진 깊이와 농도의 상관도이다.
도 11은 제작한 샘플(4B)의 SIMS에 의한 분석에 의해 얻어진 깊이와 농도의 상관도이다.
도 12는 본 실시예에서의 반도체 장치의 제조 장치의 구성도이다.
도 13은 본 실시예에서의 다른 반도체 장치의 제조 장치의 구성도이다.
도 14는 본 실시예에서의 반도체 장치의 제조 방법의 설명도이다.
도 15a ~ 도 15c는 본 실시예에서의 반도체 장치의 제조 방법의 공정도(1)이다.
도 16a ~ 도 16c는 본 실시예에서의 반도체 장치의 제조 방법의 공정도(2)이다.
도 17a ~ 도 17c는 제작한 샘플(17A, 17B, 17C)에서의 TEM 이미지이다.
도 18a ~ 도 18c는 제작한 샘플(17A, 17B, 17C)에서의 SEM 이미지(1)이다.
도 19a 및 도 19b는 제작한 샘플(17A, 17B)에서의 SEM 이미지이다.
도 20a ~ 도 20c는 제작한 샘플(17A, 17B, 17C)에서의 SEM 이미지(2)이다.
도 21a ~ 도 21c는 제작한 샘플(17A, 17B, 17C)에서의 SEM 이미지(3)이다.
발명을 실시하기 위한 형태에 대하여, 이하에 설명한다. 또한, 동일한 부재 등에 대해서는, 동일한 부호를 부여하여 설명을 생략한다. 또한 산화 망간은, 가수에 따라 MnO, Mn3O4, Mn2O3, MnO2 등이 존재하는데, 이들은 모두 MnOx로 나타내는 것으로 한다. 또한 X는, 1 이상 2 이하의 값이다. 또한, 기판 구성 원소의 Si와 반응함으로써, MnSixOy(망간 실리케이트)가 형성될 가능성도 있지만, 여기서는 MnOx에 포함하는 것으로 한다.
(MnOx막과 Ru막의 검토 1)
먼저, 본 발명에 이르기까지의 검토 내용에 대하여 설명한다. 구체적으로 도 1에 도시한 바와 같이, 기판(10) 상에 제 1 막이 되는 MnOx막(11) 및 제 2 막이 되는 Ru막(12)을 적층 형성한 것에 대하여, MnOx막(11)에서의 수소 라디칼 처리의 유무의 차이에 따른 Ru막(12)의 성막 레이트 및 시트 저항에 대하여 설명한다.
기판(10)으로서는, 실리콘 기판(10a) 상에 TEOS막(10b)이 형성되어 있는 것을 이용하고 있고, TEOS막(10b) 상에, MnOx막(11)을 기판 온도 200℃의 조건에서 CVD에 의해 성막한 후, 아르곤 분위기 중에서 기판 온도를 약 250℃로 가열함으로써 디가스를 행했다. 이 후, 샘플(1A)은 Ru막(12)을 기판 온도 약 200℃의 조건에서 CVD에 의해 성막했다. 한편, 샘플(1B)은 400℃로 가열하고 수소 라디칼 처리를 행한 후, Ru막(12)을 기판 온도 약 200℃의 조건에서 CVD에 의해 성막했다. 또한, CVD에 의해 MnOx막(11)을 성막할 시에는, 예를 들면 (EtCp)2Mn 등의 유기 금속 재료가 성막 원료로서 이용되고 있고, CVD에 의해 Ru막(12)을 성막할 시에는, Ru3(CO)12 등의 유기 금속 재료가 성막 원료로서 이용되고 있다.
여기서 수소 라디칼 처리란, 리모트 플라즈마, 플라즈마, 가열 필라멘트 등에 의해 원자 형상 수소를 발생시키고, 발생시킨 원자 형상 수소를 기판(10)의 소정의 면에 조사하는 처리를 의미한다.
도 2는, 샘플(1A)과 샘플(1B)에서의 Ru막의 성막 시간과 막 두께의 관계를 나타낸 것이다. 또한 비교를 위하여, MnOx막(11) 대신에 SiO2막, Ti막, TaN막을 각각 성막한 경우를 함께 나타낸다. 샘플(1A)에 나타난 바와 같이, MnOx막(11)에 수소 라디칼 처리를 하지 않고 MnOx막(11) 상에 Ru막(12)을 성막한 경우, 성막 시간이 10 초 경과할 때까지는 Ru막이 퇴적되지 않는 것이 추측되는 점에서, 인큐베이션 시간이 10 초 정도 있는 것이라고 생각된다. 한편, MnOx막(11)의 표면을 수소 라디칼 처리한 샘플(1B)에서는, 성막이 개시될 때까지의 소요 시간(= 인큐베이션 시간)이 거의 제로에 가까운 것이 추측된다. 이 점에서, MnOx막(11)의 표면을 수소 라디칼 처리함으로써, MnOx막(11) 상에 성막되는 Ru막(12)의 인큐베이션 시간을 짧게 할 수 있다.
도 3은, 샘플(1A)과 샘플(1B)에서의 Ru막(12)의 막 두께와 시트 저항(Rs)과의 관계를 나타낸 것이다. 또한 비교를 위하여, MnOx막(11) 대신에 SiO2막, Ti막, TaN막을 각각 성막한 경우를 함께 나타낸다. 샘플(1A)에 나타난 바와 같이, MnOx막(11)에 수소 라디칼 처리를 하지 않고 MnOx막(11) 상에 Ru막(12)을 성막한 경우에는, 하지가 SiO2막의 경우와 마찬가지로 시트 저항(Rs)이 높고, 시트 저항(Rs)의 Ru막(12)의 막 두께 의존성도 높다. 그러나 샘플(1B)에 나타난 바와 같이, MnOx막(11)의 표면을 수소 라디칼 처리함으로써, MnOx막(11) 상에 성막되는 Ru막(12)의 시트 저항(Rs)은 낮아지고, 하지가 Ti막, TaN막의 경우와 마찬가지로 시트 저항(Rs)의 Ru막(12)의 막 두께 의존성도 낮아진다. 또한, 여기서는 도시하지 않지만, MnOx막(11) 상에 성막된 Ru막(12)의 웨이퍼 면내 막 두께 균일성이 개선된 것을 확인하고 있다.
이상으로부터, MnOx막(11)의 표면을 수소 라디칼 처리함으로써, Ru막(12)의 성막 레이트를 높게 할 수 있고, Ru막 형성의 인큐베이션 시간을 짧게 할 수 있고, 시트 저항(Rs)을 낮게 할 수 있고, 또한 Ru막의 웨이퍼 면내 막 두께 균일성을 개선할 수 있다. 이는 수소 라디칼 처리를 행함으로써, MnOx막(11)의 표면에서의 MnOx이, Mn으로 환원 등된 것에 따른 것이라고 추측된다. 또한, 다른 가능성으로서는, MnOx의 x가 작아진 것, 또는 MnOx이 MnSixOy으로 변화한 것, 또는 MnOx의 표면이 수소 종단된 것, 또는 MnOx막 중의 잔류 카본이 저감된 것, 또는 이들의 복합 효과 등이 고려된다.
(MnOx막과 Ru막의 검토 2)
이어서 도 4에 도시한 바와 같이, 기판(10)에 성막된 MnOx막(11) 상에 Cu막(13)을 형성한 것(샘플(2A, 2B, 3A, 3B)) 및, 도 5에 도시한 바와 같이 기판(10)에 성막된 MnOx막(11) 상에 Ru막(12)을 성막하고, Cu막(13)을 더 성막한 것(샘플(4A, 4B))에서의 SIMS(Secondary Ion-microprobe Mass Spectrometer)에 의한 조성 분석을 행한 결과에 대하여 설명한다.
구체적으로, 기판(10)의 TEOS막(10b) 상에, MnOx막(11)을 기판 온도 200℃의 조건에서 CVD에 의해 성막한 후, 아르곤 분위기 중에서 기판 온도 약 250℃로 가열함으로써 디가스를 행했다. 이 후, 샘플(2A 및 2B)은 PVD에 의해 Cu막(13)을 성막한 것이다. 또한 샘플(3A 및 3B)은, 400℃로 가열하고 수소 라디칼 처리를 행한 후, PVD에 의해 Cu막(13)을 성막한 것이다. 또한 샘플(4A 및 4B)은, 400℃로 가열하고 수소 라디칼 처리를 행한 후, Ru막(12)을 기판 온도 약 200℃의 조건에서 CVD에 의해 성막하고, PVD에 의해 Cu막(13)을 더 성막한 것이다. 또한 각각의 샘플은, TEOS막(10b)은 100 nm, MnOx막(11)은 4.5 nm, Ru막(12)은 2 nm, Cu막(13)은 100 nm가 되도록 성막되어 있다. 또한 샘플(2B, 3B, 4B)에 대해서는, 성막 후에 아르곤 분위기에서 400℃로 1 시간 어닐이 행해진 것이다.
도 6에 샘플(2A)의 SIMS에 의한 분석 결과를 나타내고, 도 7에 샘플(2B)의 SIMS에 의한 분석 결과를 나타내고, 도 8에 샘플(3A)의 SIMS에 의한 분석 결과를 나타내고, 도 9에 샘플(3B)의 SIMS에 의한 분석 결과를 나타내고, 도 10에 샘플(4A)의 SIMS에 의한 분석 결과를 나타내고, 도 11에 샘플(4B)의 SIMS에 의한 분석 결과를 나타낸다. 도 6부터 도 11에서의 SIMS에 의한 분석 결과는, 횡축에 막의 깊이를 나타내고, 종축에 각각의 원소의 농도를 나타낸 것이다.
도 6 및 도 7에 나타난 샘플(2A 및 2B)의 경우와, 도 8 및 도 9에 나타난 샘플(3A 및 3B)의 경우를 비교하면, MnOx막(11) 등을 CVD에 의해 성막할 시 혼입된 것이라고 상정되는 C(탄소)의 피크(Cp)가 수소 라디칼 처리를 행함으로써 감소되고 있고, 수소 라디칼 처리에 의해, 막 중의 C 성분의 일부를 제거할 수 있는 것이 확인된다.
또한, 도 7에 나타난 샘플(2B) 및 도 9에 나타난 샘플(3B)의 경우에서는, Ru막(12)이 형성되어 있지 않기 때문에, 400℃의 어닐을 행함으로써, Mn이 Cu층(13)에 확산되지만, 도 11에 나타난 샘플(4B)의 경우에서는, Ru막(12)이 형성되어 있기 때문에, Cu막(13)에의 Mn의 확산을 방지할 수 있다. 또한 샘플(4A 및 4B)에서 C가 증가하고 있는 것은, Ru막(12)을 CVD에 의해 성막한 것에 기인하는 것이라고 생각된다.
이상으로부터, MnOx막(11) 상에 Ru막(12)을 형성할 시에는, MnOx막(11)을 성막한 후, 수소 라디칼 처리를 행함으로써, Ru막(12)의 성막 레이트를 높일 수 있고, 시트 저항도 낮게 할 수 있다. 또한, 수소 라디칼 처리를 행함으로써 막 중의 C 성분을 일부 제거할 수 있다.
본 발명은, 이상의 검토 결과 얻어진 지견에 기초하는 것이다.
(반도체 장치의 제조 장치)
본 실시예에서의 반도체 장치의 제조 장치에 대하여 설명한다. 또한 웨이퍼(W)란, 기판 또는 막이 성막된 기판을 의미하는 것이다. 도 12는, 본 실시예에서의 반도체 장치의 제조 장치인 처리 시스템을 도시한 것이다. 이 처리 시스템은 4 개의 처리 장치(111, 112, 113, 114)와, 대략 육각 형상의 공통 반송실(121)과, 로드록 기능을 가지는 제 1 로드록실(122) 및 제 2 로드록실(123)과, 좁고 긴 도입측 반송실(124)을 가지고 있다. 4 개의 처리 장치(111 ~ 114)와 대략 육각 형상의 공통 반송실(121)의 사이에는 각각 게이트 밸브(G)가 설치되어 있고, 공통 반송실(121)과 제 1 로드록실(122) 및 제 2 로드록실(123)과의 사이에는 각각 게이트 밸브(G)가 설치되어 있고, 제 1 로드록실(122) 및 제 2 로드록실(123)과 도입측 반송실(124)과의 사이에는 각각 게이트 밸브(G)가 설치되어 있다. 각각의 게이트 밸브(G)는 개폐 가능하며, 게이트 밸브(G)가 열림으로써 장치 간 등에서 웨이퍼(W)를 이동시킬 수 있다. 도입측 반송실(124)에는, 예를 들면 3 개의 도입 포트(125)가 개폐 도어(126)를 개재하여 접속되어 있고, 도입 포트(125)에는 복수의 웨이퍼(W)가 수납된 카세트 용기(127)가 수용되어 있다. 또한, 도입측 반송실(124)에는 오리엔터(128)가 설치되어 있고, 웨이퍼(W)의 위치 결정 등이 이루어진다.
공통 반송실(121)에는, 웨이퍼(W)를 반송하기 위하여 굴신(屈伸)하는 것이 가능한 픽업을 가지는 반송 기구(131)가 설치되어 있다. 또한 도입측 반송실(124)에는, 웨이퍼(W)를 반송하기 위하여 굴신하는 것이 가능한 픽업을 가지는 도입측 반송 기구(132)가 설치되어 있고, 도입측 반송 기구(132)는, 도입측 반송실(124) 내에 설치된 안내 레일(133) 상을 슬라이드 이동 가능한 상태로 지지되어 있다.
웨이퍼(W)는 예를 들면 실리콘 웨이퍼 등이며, 카세트 용기(127)에 수납되어 있다. 웨이퍼(W)는, 도입측 반송 기구(132)에 의해 도입 포트(125)로부터 제 1 로드록실(122) 또는 제 2 로드록실(123)로 반송되고, 제 1 로드록실(122) 또는 제 2 로드록실(123)로 반송된 웨이퍼(W)는 공통 반송실(121)에 설치된 반송 기구(131)로부터, 4 개의 처리 장치(111 ~ 114)로 반송된다. 또한, 4 개의 처리 장치(111 ~ 114) 사이에서 웨이퍼(W)를 이동할 시에도 반송 기구(131)에 의해 웨이퍼(W)가 반송된다. 이와 같이 처리 장치(111 ~ 114) 사이를 이동함으로써 각각의 처리 장치(111 ~ 114)에서 웨이퍼(W)에서의 처리가 행해진다. 이러한 웨이퍼(W)의 반송 및 처리의 제어는 시스템 제어부(134)에서 행해지고, 시스템 제어를 행하기 위한 프로그램 등은 기억 매체(136)에 기억되어 있다.
본 실시예에서, 4 개의 처리 장치(111 ~ 114) 중 제 1 처리 장치(111)는 MnOx막을 성막하기 위한 것이며, 제 2 처리 장치(112)는 원자 형상 수소 등에 의해 MnOx막의 표면의 막질의 개선을 행하기 위한 것이며, 제 3 처리 장치(113)는 Ru막의 성막을 행하기 위한 것이며, 제 4 처리 장치(114)는 Cu막의 성막을 행하기 위한 것이다. 제 2 처리 장치(112)에는, 원자 형상 수소를 발생시키기 위한 리모트 플라즈마 발생부(120)가 접속되어 있고, 발생시킨 원자 형상 수소를 웨이퍼(W)에 조사함으로써 수소 라디칼 처리가 행해진다. 또한 제 2 처리 장치(112)는, 원자 형상 수소를 발생시킬 수 있는 것이면, 제 2 처리 장치(112)의 내부에 플라즈마 발생부를 설치해도 좋고, 또한 가열 필라멘트를 설치하여 가열에 의해 원자 형상 수소를 발생시키는 구조의 것이어도 좋다.
또한 도 13에 도시한 바와 같이, 제 1 처리 장치(111), 제 2 처리 장치(112) 및 제 3 처리 장치(113)에서 행해지는 처리를 하나의 처리 장치(116)에서 행하는 것도 가능하다. 이 경우, 리모트 플라즈마 발생부(120)가 접속되어 있는 처리 장치(116)가 게이트 밸브(G)를 개재하여 공통 반송실(121)에 접속되어 있다. 또한, MnOx막 등의 성막 전에 웨이퍼(W)의 전처리를 행할 경우에는, 도 13에 도시한 바와 같이 웨이퍼(W)의 전처리(예를 들면 디가스)를 행하는 처리 장치(117)를 설치해도 된다.
(반도체 장치의 제조 방법)
이어서, 도 14에 기초하여 본 실시예에서의 반도체 장치의 제조 방법에 대하여 설명한다. 본 실시예에서의 반도체 장치의 제조 방법은, 다층 배선 구조를 가지는 반도체 장치의 제조 방법으로서, 층간의 배선을 행하기 위한 것이다. 따라서, 형성되어 있는 반도체 소자 및 반도체 소자의 형성 방법에 대해서는 생략되어 있다.
먼저, 단계(102(S102))에서, 층간 절연막이 되는 절연막을 형성한다. 구체적으로 도 15a에 도시한 바와 같이, 실리콘 기판 등의 기판(210) 상에 절연층(211)이 형성되고, 이 절연막(211)의 표면에 구리 등으로 이루어지는 배선층(212)이 형성된 것에서, 도 15b에 도시한 바와 같이, 층간 절연막이 되는 SiO2 등으로 이루어지는 절연막(213)을 형성한다. 또한 배선층(212)은, 기판(210)의 표면 등에 형성된 미도시의 트랜지스터 및 다른 배선과 접속되어 있다.
이어서, 단계(104(S104))에서, 절연막(213)에 개구부(214)를 형성한다. 구체적으로 도 15c에 도시한 바와 같이, 절연막(213)의 소정의 영역을 배선층(212)의 표면이 노출될 때까지 에칭 등에 의해 제거하여, 개구부(214)를 형성한다. 본 실시예에서는, 개구부(214)는 좁고 길게 형성된 홈(트렌치)(214a)과, 이 홈(214a)의 저부의 일부에 형성된 홀(214b)로 이루어지는 것이며, 홀(214b)의 저부에서는 배선층(212)이 노출되어 있다. 이러한 개구부(214)는, 예를 들면 절연막(213)의 표면에 포토레지스트를 도포하고, 노광 장치에 의한 노광, RIE(Reactive Ion Etching) 등에 의한 에칭의 공정을 반복함으로써 형성할 수 있다.
이어서, 단계(106(S106))에서, 전처리로서 디가스 처리 또는 세정 처리를 행한다. 이에 의해, 개구부(214)의 내부를 클리닝한다. 이러한 세정 처리로서는, H2 어닐 처리, H2 플라즈마 처리, Ar 플라즈마 처리, 유기산을 이용한 드라이클리닝 처리 등을 들 수 있다.
이어서, 단계(108(S108))에서, 제 1 막이 되는 MnOx막 등의 Mn을 함유하는 막의 성막을 행한다(제 1 성막 공정). 구체적으로 도 16a에 도시한 바와 같이, 기판(210)을 200℃로 가열하여 Mn을 포함하는 유기 금속 원료를 이용하여 CVD에 의해 MnOx막(215)을 성막한다. 이에 의해, 홀(214b)의 저부(底部)를 제외하고 개구부(214)의 측면 등에 MnOx막(215)은 형성된다. 또한 이 MnOx막(215)은, 절연막(213)과의 경계 부분에서는, MnSixOy막이 형성되는 경우가 있다. 여기서, 배선층(212)이 노출되어 있는 영역, 즉 홀(214b)의 저부는 산화물막이 제거되어 있기 때문에, CVD의 선택 성장성에 의해 MnOx막(215)은, 배선층(212)의 표면에는 대부분 막으로서는 퇴적되지 않고, 주로 개구부(214)의 측면 등에 성막된다. 또한, 성막되는 MnOx막(215)의 막 두께는 0.5 ~ 5 nm이며, MnOx막(215)의 성막은 CVD법 외에 ALD(Atomic Layer Deposition)법에 의해 행해도 된다. 또한 본 실시예에서는, 제 1 막으로서 MnOx막(215)을 이용한 경우에 대하여 설명하지만, 제 1 막을 형성하는 재료로서는 금속 산화물을 들 수 있고, 보다 바람직하게는 Mg, Al, Ca, Ti, V, Cr, Mn, Fe, Co, Ni, Ge, Sr, Y, Zr, Nb, Mo, Rh, Pd, Sn, Ba, Hf, Ta 및 Ir 중으로부터 선택되는 1 또는 2 이상의 원소의 산화물을 포함하는 것을 들 수 있다.
이어서, 단계(110(S110))에서, 수소 라디칼 처리를 행한다(수소 라디칼 처리 공정). 구체적으로, 리모트 플라즈마, 플라즈마, 가열 필라멘트 등에 의해 원자 형상 수소를 발생시키고, MnOx층(215)의 표면에, 발생시킨 원자 형상 수소를 조사한다. 본 실시예에서는, 도 12 및 도 13 등에 도시되는 리모트 플라즈마 발생부(120)에서 발생한 리모트 플라즈마에 의해 원자 형상 수소를 발생시키고, 발생시킨 원자 형상 수소를 기판(210)의 MnOx(215)이 성막되어 있는 면에 조사한다. 이 때, 가열 처리를 함께 행하는 것이 바람직하고, 예를 들면 기판(210)을 400℃로 가열한다. 이 온도는 MnOx막(215)의 성막 온도 및 후술하는 Ru막(216)의 성막 온도보다 높은 온도이다. 여기서, 수소 라디칼 처리는 H2 : 10%와 Ar : 90%의 가스 분위기에서, 처리 압력 40 Pa, 투입 파워 3 kW, 기판 가열 온도 400℃에서, 60 초간 행함으로써 이루어진다.
또한 본 실시예에서의 수소 라디칼 처리는, 기판(210)의 가열 온도는 실온 ~ 450℃가 바람직하고, 보다 바람직하게는 200℃ ~ 400℃이며, 400℃가 더 바람직하다. 또한 가스 분위기는, Ar 중의 H2 농도가 1 ~ 20%인 것이 바람직하고, 보다 바람직하게는 5 ~ 15%이며, H2：10%와 Ar：90%인 것이 더 바람직하다. 또한 처리 압력은, 10 ~ 500 Pa가 바람직하고, 보다 바람직하게는 20 ~ 100 Pa이며, 40 Pa가 더 바람직하다. 또한 투입 파워는, 1 ~ 5 kW가 바람직하고, 보다 바람직하게는 2 ~ 4 kW이며, 3 kW가 더 바람직하다. 또한 처리 시간은, 5 ~ 300 초가 바람직하고, 보다 바람직하게는 10 ~ 100 초이며, 60 초가 더 바람직하다. 또한, 단계(108)에서의 MnOx막(215)과 단계(110)의 수소 라디칼 처리 동안에 디가스 공정(열처리 공정)을 행해도 된다.
이어서, 단계(112(S112))에서, 제 2 막이 되는 Ru막의 성막을 행한다(제 2 성막 공정). 구체적으로 도 16b에 도시한 바와 같이, Ru을 포함하는 유기 금속 원료를 이용하여 기판(210)을 약 200℃로 가열하여 CVD에 의해 Ru막(216)을 성막한다. Ru막(216)은 금속 재료이며, 홀(214b)의 저면을 포함하는 개구부(214)의 내면에 성막된다. 즉, Ru막(216)은 개구부(214)에서 노출되어 있는 배선층(212) 및 MnOx층(215)의 표면에 성막된다. 홀(214b)의 저면에서는, 전술한 바와 같이 노출되어 있는 배선층(212)의 표면에는 MnOx층(215)이 성막되어 있지 않기 때문에, 배선층(212)의 표면에 Ru막(216)이 성막된다.
또한, 단계(110)의 수소 라디칼 처리와 단계(112)의 Ru막(216)의 성막과의 사이는 소정의 진공도 또는 소정의 산소 분압으로 유지되어 있는 것이 바람직하고, 예를 들면 진공도의 경우에서는, 1 × 10-4 Pa 이하로 유지되어 있는 것이 바람직하다. 이 때문에, 단계(110)의 수소 라디칼 처리와 단계(112)의 Ru막(216)의 성막은, 도 13에 도시한 바와 같이 동일한 챔버 내에서 행해지는 것이거나, 또는 도 12에 도시한 바와 같이, 수소 라디칼 처리를 행하는 챔버와 Ru막(216)의 성막을 행하는 챔버가, 소정의 진공도를 유지할 수 있는 공통 반송실(121)에 의해 연결되어 있고, 공통 반송실(121)을 거쳐 웨이퍼(W)를 이동시킬 수 있는 것인 것이 바람직하다.
또한, 단계(110)의 수소 라디칼 처리와 단계(112)의 Ru막(216)의 성막과의 사이에, 기판(210)을 Ru막의 성막 온도 이하, 예를 들면 실온까지 냉각하는 냉각 공정을 마련해도 된다. 성막되는 Ru막(216)의 막 두께는 0.5 ~ 5 nm이며, Ru막(216)의 성막은 CVD법 외에, ALD법에 의해 행해도 된다. 또한 본 실시예에서는, 제 2 막으로서 Ru막(216)을 이용한 경우에 대하여 설명하지만, 제 2 막을 형성하는 재료로서는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir 및 Pt 중으로부터 선택되는 1 또는 2 이상의 원소를 포함하는 것이어도 된다. 또한, 백금족 원소 중으로부터 선택되는 1 또는 2 이상의 원소를 포함하는 것이어도 된다.
이어서, 단계(114(S114))에서, Cu막의 성막을 행한다(전극 형성 공정). 구체적으로 도 16c에 도시한 바와 같이, CVD법, ALD법, PVD법, 전해 도금법, 무전해 도금법, 초임계 CO2법 중 어느 하나의 방법에 의해 Cu막(217)을 형성한다. 또한, Cu막(217)을 형성하는 방법은 상기한 방법을 조합한 것이어도 된다. 본 실시예에서는, 먼저 스퍼터링에 의해 얇은 Cu막을 성막한 후, 전해 도금에 의해 Cu를 퇴적시킴으로써 Cu막(217)을 형성한다.
이 후, 필요에 따라 CMP(Chemical Mechanical Polishing) 등에 의해 평탄화를 행한다. 이상의 공정을 반복함으로써 원하는 다층 배선을 형성할 수 있고, 다층 배선 구조를 가지는 반도체 장치를 제조할 수 있다.
또한 상기에서, 단계(108)에서의 MnOx막(215), 단계(110)에서의 수소 라디칼 처리, 단계(112)에서의 Ru막(216)은 동일한 챔버(처리 장치)에서 행해도 되고, 또한 각각 다른 챔버(처리 장치)에 의해 행해도 된다.
또한 본 발명의 제조 방법에 의하면, Cu 다층 배선의 미세화가 가능해진다. 이에 의해 얻어지는 효과로서, 반도체 장치(디바이스)의 고속화, 미세화 등에 의해, 소형이면서 고속이고 신뢰성이 있는 전자 기기를 만드는 것이 가능해진다.
(형성되는 Ru막)
이어서, 실제로 Ru막을 제작한 것에 대하여, TEM(Transmission Electron Microscope) 이미지의 관찰 및 SEM(Scanning Electron Microscope) 이미지의 관찰을 행한 결과에 대하여 설명한다. 구체적으로, Ru막이 형성되어 있는 3 종류의 샘플, 즉 샘플(17A, 17B, 17C)을 제작하고, TEM 이미지의 관찰 및 SEM 이미지의 관찰을 행했다. 샘플(17A)은, 도 14에 나타난 본 실시예에서의 제조 방법의 일부와 동일한 방법, 즉 절연막 성막, MnO막 성막, 수소 라디칼 처리, Ru막 성막을 차례로 행함으로써 제작한 것이다. 샘플(17B)은, 수소 라디칼 처리 대신에 수소 어닐 처리를 행함으로써 제작한 것, 즉 절연막 성막, MnO막 성막, 수소 어닐 처리, Ru막 성막을 차례로 행하는 것으로 제작한 것이다. 샘플(17C)은, 수소 라디칼 처리 및 수소 어닐 처리를 행하지 않고 제작한 것, 즉 절연막 성막, MnO막 성막, Ru막 성막을 차례로 행함으로써 제작한 것이다. 또한, 샘플(17A)에서의 수소 라디칼 처리와 샘플(17B)에서의 수소 어닐 처리는, 대략 동일한 온도에 의해 행하고 있다.
도 17a ~ 도 17c는 샘플(17A, 17B, 17C)의 TEM 이미지를 나타내고, 도 18a부터 도 21c는, 샘플(17A, 17B, 17C)의 SEM 이미지를 나타낸다. 또한, 도 17a는 샘플(17A)의 TEM 이미지이며, 도 17b는 샘플(17B)의 TEM 이미지이며, 도 17c는 샘플(17C)의 TEM 이미지이다. 또한, 도 18a ~ 18c, 도 19a ~ 19b, 도 20a ~ 20c, 및 도 21a ~ 21c는 상이한 각도에서의 SEM 이미지이며, 도 18a, 19a, 20a 및 도 21a는 샘플(17A)의 SEM 이미지이며, 도 18b, 19b, 20b 및 도 21b는 샘플(17B)의 SEM 이미지이며, 도 18c, 도 20c, 도 21c는 샘플(17C)의 SEM 이미지이다. 또한, 샘플(17A, 17B, 17C)에서는, 도 17a ~ 도 17c에 나타난 것과 도 18a ~ 도 21c에 형성된 것은 상이한 기판에 형성되어 있는 것이며, 또한 도 18a ~ 도 18c 및 도 19a ~ 도 19b와 도 20a ~ 도 20c 및 도 21a ~ 도 21c는 상이한 영역에서의 SEM 이미지이다.
도 17a ~ 도 17c에 나타난 바와 같이, 샘플(17A)은 샘플(17B 및 17C)과 비교하여 Ru막은 두껍고, 또한 매끄럽게 형성되어 있다. 또한, 샘플(17A)은 샘플(17B 및 17C)과 비교하여 Ru막이 두껍게 형성되어 있는 점에서, 인큐베이션 시간이 단축되어 있는 것이라고 생각된다. 또한, 도 18a ~ 도 21c에 나타난 바와 같이, 샘플(17A)은 샘플(17B 및 17C)과 비교하여 표면에서의 요철이 적고, 매끄럽게 형성되어 있다.
이와 같이, 본 실시예에서의 제조 방법에서 수소 라디칼 처리를 행하는 것은, 수소 라디칼 처리를 행하지 않을 경우, 또는 수소 라디칼 처리 대신에 수소 어닐 처리를 행할 경우보다, 현저히 양호한 효과를 얻을 수 있다.
또한, 본 발명의 실시에 따른 형태에 대하여 설명했지만, 상기 내용은, 발명의 내용을 한정하지 않는다.
또한 본 국제 출원은, 2011년 6월 16일에 출원한 일본특허출원 제2011-134317호에 기초하는 우선권을 주장하는 것이며, 일본특허출원 제2011-134317호의 모든 내용을 본 국체 출원에 원용한다.
10 : 기판
10a : 실리콘 기판
10b : TEOS막
11 : MnOx막(제 1 막)
12 : Ru막(제 2 막)
13 : Cu막
111 : 제 1 처리 장치
112 : 제 2 처리 장치
113 : 제 3 처리 장치
114 : 제 4 처리 장치
120 : 리모트 플라즈마 발생부
121 : 공통 반송실
122 : 제 1 로드록실
123 : 제 2 로드록실
124 : 도입측 반송실
125 : 도입 포트
126 : 개폐 도어
127 : 카세트 용기
128 : 오리엔터
131 : 반송 기구
132 : 도입측 반송 기구
133 : 안내 레일
210 : 기판
211 : 절연층
212 : 배선층
213 : 절연막
214 : 개구부
214a : 홈
214b : 홀
215 : MnOx막
216 : Ru막
217 : Cu막

Claims (19)

  1. 기판 표면에 절연막이 형성되어 있고, 상기 절연막에 형성된 개구부의 내부에 금속 산화물로 이루어지는 제 1 막을 성막하는 제 1 성막 공정과,
    상기 제 1 막에 원자 형상 수소를 조사하는 수소 라디칼 처리 공정과,
    상기 수소 라디칼 처리 공정 후, 상기 개구부의 내부에 금속으로 이루어지는 제 2 막을 성막하는 제 2 성막 공정과,
    상기 제 2 막을 성막한 후, 상기 개구부의 내부에 금속으로 이루어지는 전극을 형성하는 전극 형성 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 수소 라디칼 처리 공정은, 상기 제 2 막에서의 인큐베이션 시간의 단축, 막 두께 균일성, 시트 저항, 밀착성 중 어느 하나를 향상시키는 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수소 라디칼 처리는, 상기 기판을 가열한 상태에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수소 라디칼 처리는 상기 제 1 막 중의 C 성분을 줄이는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 원자 형상 수소는 리모트 플라즈마에 의해 발생된 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 막은 Mg, Al, Ca, Ti, V, Cr, Mn, Fe, Co, Ni, Ge, Sr, Y, Zr, Nb, Mo, Rh, Pd, Sn, Ba, Hf, Ta 및 Ir 중으로부터 선택되는 1 또는 2 이상의 원소의 산화물을 포함함으로써 형성되어 있는 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 막은, Mn의 산화물을 포함하는 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 막은, CVD법, ALD법 또는 초임계 CO2법에 의해 성막된 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 막은, 열 CVD법 또는 열 ALD법 또는 플라즈마 CVD법 또는 플라즈마 ALD법 또는 초임계 CO2법에 의해 성막된 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,상기 제 2 막은, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir 및 Pt 중으로부터 선택되는 1 또는 2 이상의 원소를 포함함으로써 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 막은, CVD법, ALD법 또는 초임계 CO2법에 의해 성막된 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 막은, 열 CVD법 또는 열 ALD법 또는 플라즈마 CVD법 또는 플라즈마 ALD법 또는 초임계 CO2법에 의해 성막된 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 전극은, 구리 또는 구리를 포함하는 재료에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 전극은 열 CVD법, 열 ALD법, 플라즈마 CVD법, 플라즈마 ALD법, PVD법, 전해 도금법, 무전해 도금법, 초임계 CO2법으로부터 선택되는 1 또는 2 이상의 방법에 의해 성막된 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 의해 형성된 막 구조를 가지는 것을 특징으로 하는 반도체 장치.
  16. 기판 표면에 절연막이 형성되어 있고, 상기 절연막에 형성된 개구부의 내부에 금속 산화물로 이루어지는 제 1 막을 성막하고, 상기 제 1 막에 원자 형상 수소를 조사하고, 상기 원자 형상 수소를 조사한 후, 상기 개구부의 내부에 금속으로 이루어지는 제 2 막을 성막하고, 상기 제 2 막 상에 금속으로 이루어지는 전극을 형성하는 반도체 장치의 제조 장치에 있어서,
    상기 제 1 막에 원자 형상 수소를 조사하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  17. 제 16 항에 있어서,
    상기 원자 형상 수소를 발생시키기 위하여 리모트 플라즈마 발생부를 가지는 것을 특징으로 하는 반도체 장치의 제조 장치.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 기판을 가열하기 위한 가열 수단을 가지는 것을 특징으로 하는 반도체 장치의 제조 장치.
  19. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 제조 방법을 실시하도록 제어하는 시스템 제어부(컴퓨터)에 판독 가능한 프로그램을 기억하는 것을 특징으로 하는 기억 매체.
KR1020147001078A 2011-06-16 2012-06-08 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체 KR101659469B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011134317 2011-06-16
JPJP-P-2011-134317 2011-06-16
PCT/JP2012/064844 WO2012173067A1 (ja) 2011-06-16 2012-06-08 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体

Publications (2)

Publication Number Publication Date
KR20140041745A true KR20140041745A (ko) 2014-04-04
KR101659469B1 KR101659469B1 (ko) 2016-09-23

Family

ID=47357056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147001078A KR101659469B1 (ko) 2011-06-16 2012-06-08 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체

Country Status (5)

Country Link
US (1) US20140103529A1 (ko)
JP (1) JPWO2012173067A1 (ko)
KR (1) KR101659469B1 (ko)
TW (1) TWI470679B (ko)
WO (1) WO2012173067A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160025165A (ko) * 2014-08-26 2016-03-08 삼성전자주식회사 반도체 소자의 제조 방법
KR20180068328A (ko) * 2015-03-16 2018-06-21 도쿄엘렉트론가부시키가이샤 구리 배선의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2014013941A1 (ja) * 2012-07-18 2014-01-23 東京エレクトロン株式会社 半導体装置の製造方法
US9685371B2 (en) * 2013-09-27 2017-06-20 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
JP6268008B2 (ja) * 2014-03-17 2018-01-24 東京エレクトロン株式会社 Ｃｕ配線の製造方法
US10096548B2 (en) 2015-03-16 2018-10-09 Tokyo Electron Limited Method of manufacturing Cu wiring
JP2017050304A (ja) 2015-08-31 2017-03-09 東京エレクトロン株式会社 半導体装置の製造方法
JP6559046B2 (ja) * 2015-11-04 2019-08-14 東京エレクトロン株式会社 パターン形成方法
JP2017135237A (ja) 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124275A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2008300568A (ja) 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010021447A (ja) 2008-07-11 2010-01-28 Tokyo Electron Ltd 成膜方法及び処理システム
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
US20100155951A1 (en) * 2008-12-19 2010-06-24 Tohoku University Copper interconnection structure and method for forming copper interconnections
US20100166981A1 (en) * 2008-12-31 2010-07-01 Dominguez Juan E Surface charge enhanced atomic layer deposition of pure metallic films

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492949B2 (ja) * 2004-11-01 2010-06-30 ルネサスエレクトロニクス株式会社 電子デバイスの製造方法
JP2009147137A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 半導体装置およびその製造方法
US8110504B2 (en) * 2008-08-05 2012-02-07 Rohm Co., Ltd. Method of manufacturing semiconductor device
US20110204518A1 (en) * 2010-02-23 2011-08-25 Globalfoundries Inc. Scalability with reduced contact resistance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124275A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2008300568A (ja) 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010021447A (ja) 2008-07-11 2010-01-28 Tokyo Electron Ltd 成膜方法及び処理システム
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
US20100155951A1 (en) * 2008-12-19 2010-06-24 Tohoku University Copper interconnection structure and method for forming copper interconnections
US20100166981A1 (en) * 2008-12-31 2010-07-01 Dominguez Juan E Surface charge enhanced atomic layer deposition of pure metallic films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160025165A (ko) * 2014-08-26 2016-03-08 삼성전자주식회사 반도체 소자의 제조 방법
KR20180068328A (ko) * 2015-03-16 2018-06-21 도쿄엘렉트론가부시키가이샤 구리 배선의 제조 방법

Also Published As

Publication number Publication date
JPWO2012173067A1 (ja) 2015-02-23
WO2012173067A1 (ja) 2012-12-20
US20140103529A1 (en) 2014-04-17
KR101659469B1 (ko) 2016-09-23
TW201322312A (zh) 2013-06-01
TWI470679B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
KR101659469B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체
KR102444065B1 (ko) 시드 층 표면으로부터 오염을 제거하기 위한 시스템들 및 방법들
US20150126027A1 (en) Method for manufacturing semiconductor device
JP6360276B2 (ja) 半導体装置、半導体装置の製造方法、半導体製造装置
KR101532814B1 (ko) 루테늄 금속캡층을 형성하는 반도체 디바이스 형성 방법
KR100952685B1 (ko) 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체
JP2010010700A (ja) 半導体装置の製造方法及び半導体装置
TW200952081A (en) Semiconductor device manufacturing method, semiconductor manufacturing apparatus and storage medium
TW201138024A (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
US9153481B2 (en) Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
JP2011003569A (ja) 成膜方法、前処理装置及び処理システム
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
KR20090097827A (ko) 반도체 장치 및 그 제조 방법
TWI445130B (zh) Processing system
TW201628125A (zh) 自種晶層表面移除污染之系統以及方法
TW201347089A (zh) 半導體裝置之製造方法、記憶媒體及半導體裝置
KR102059324B1 (ko) Cu막의 형성 방법
KR20130016094A (ko) 반도체 장치의 제조 방법
Matsumoto et al. Deposition behavior and diffusion barrier property of CVD MnO x
Van der Straten et al. PEALD Ru Liner Conformality and Cu Trench Fill Characteristics
JP2006147895A (ja) 半導体装置の製造方法
JP2014241364A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 4