JP4492949B2 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP4492949B2
JP4492949B2 JP2004317717A JP2004317717A JP4492949B2 JP 4492949 B2 JP4492949 B2 JP 4492949B2 JP 2004317717 A JP2004317717 A JP 2004317717A JP 2004317717 A JP2004317717 A JP 2004317717A JP 4492949 B2 JP4492949 B2 JP 4492949B2
Authority
JP
Japan
Prior art keywords
film
via hole
interlayer insulating
gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004317717A
Other languages
English (en)
Other versions
JP2006128541A (ja
Inventor
栄一 曽田
均 石森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004317717A priority Critical patent/JP4492949B2/ja
Priority to US11/258,189 priority patent/US7541281B2/en
Publication of JP2006128541A publication Critical patent/JP2006128541A/ja
Application granted granted Critical
Publication of JP4492949B2 publication Critical patent/JP4492949B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、電子デバイスの製造方法に係り、詳しくは、層間絶縁膜に設けた溝に配線材料膜を埋設するデュアルダマシン配線の形成に適用して有効な技術に関する。
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。そこで、配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来のアルミニウム配線に代わる銅配線の導入が行われると共に、層間絶縁膜に低誘電率膜(以下、Low−k膜ともいう)を用いることが試みられてきた。ここで、低誘電率膜とは二酸化シリコン(SiO)膜の比誘電率3.9以下の絶縁膜のことである。
上記銅配線の形成方法として(シングル)ダマシン法によるものがある。これは、銅(Cu)がアルミニウム(Al)に比較してエッチングレートの制御が困難であることに鑑み、銅はエッチングせずに配線を形成する技術、すなわち層間絶縁膜に配線用溝(トレンチ)あるいは接続孔(ビアホール)をドライエッチングにより形成し、このトレンチあるいはビアホールに銅あるいは銅合金を埋め込むダマシン配線(溝配線)技術である。
そして、上記トレンチとビアホールとが互いに連結した溝(デュアルダマシン配線用溝)を上記層間絶縁膜に設けた後、このトレンチおよびビアホールに配線材料膜を一体にして埋め込む、いわゆるデュアルダマシン配線技術は、特に精力的にその実用化に向けた種々の形成方法が行われている(例えば、特許文献1参照)。このデュアルダマシン配線の形成方法は、上記デュアルダマシン配線用溝の形成方法の違いにより、ビアファースト方法、トレンチファースト方法、デュアルハードマスク方法に大別される。ここで、ビアファースト方法とトレンチファースト方法は共にレジストマスクを用いた層間絶縁膜のドライエッチングによりデュアルダマシン配線用溝を形成するものである。そして、ビアファースト方法では、初めにビアホールを形成した後でトレンチを形成し、トレンチファースト方法では、その逆でトレンチを形成後にビアホールを形成する。これに対して、上記デュアルハードマスク方法は、ハードマスクを用いた層間絶縁膜のドライエッチングにより一括してデュアルダマシン配線用溝を形成するものである。
上記デュアルダマシン配線技術の中で、上記ビアファースト方法は、他の方法に比べて次のような利点を有する。すなわち、フォトリソグラフィ工程およびドライエッチング工程においてシングルダマシン法との互換性が高く転用し易く、またダマシン配線間のリーク電流の低減が容易になる等である。このために、最近では、上記ビアファースト方法について幅広くその実用化検討がなされている。
以下、上記ビアファースト方法について図5乃至7を参照して説明する。ここで、図5〜7は上記方法でデュアルダマシン配線を形成する場合の工程別素子断面図である。
先ず、図5(a)に示すように、銅配線である下層配線101の上に絶縁性バリア層として炭化シリコン(SiC)膜あるいは炭化窒化シリコン(SiCN)膜で成るビアエッチストッパー層102を成膜する。そして、この上に第1低誘電率膜103、トレンチエッチストッパー層104、第2低誘電率膜105およびキャップ層106を積層して形成する。ここで、第1低誘電率膜103および第2低誘電率膜105はLow−k膜で構成される。Low−k膜は、比誘電率が3以下になる、例えば化学気相成長(CVD;Chemical Vapor Deposition)法により成膜する炭素含有シリコン酸化膜(SiOC膜)、塗布法を用いて形成しその膜組成が例えば[CH3 SiO3/2 ]nとなるメチルシルセスキオキサン(MSQ:Methyl Silsesquioxane)膜等である。あるいは、比誘電率を2.5以下に低減させる場合には、例えば多孔質のMSQ膜(p−MSQ膜)のように多孔質化した絶縁膜が使用される。そして、トレンチエッチストッパー層104は、少なくとも第2低誘電率膜105およびビアエッチストッパー層102とは異種の絶縁膜であって、SiC膜、SiCN膜、SiOC膜あるいは窒化シリコン(SiN)膜等が使用され、キャップ層106にはSiO膜等が用いられるが、このキャップ層106は必須のものではない。このようにして、ビアエッチストッパー層102、第1低誘電率膜103、トレンチエッチストッパー層104、第2低誘電率膜105、キャップ層106から成る層間絶縁膜が形成される。
次に、フォトリソグラフィ技術により、キャップ層106表面に第1反射防止膜107とビア開口108を有する第1レジストマスク109を形成し、図5(b)に示すように、第1レジストマスク109をドライエッチングのマスクにした反応性イオンエッチング(RIE)により、第1反射防止膜107、キャップ層106、第2低誘電率膜105、トレンチエッチストッパー層104、第1低誘電率膜103を順次にドライエッチングしビアホール110を形成する。ここで、ビアエッチストッパー層102はエッチングしない。
次に、第1レジストマスク109および第1反射防止膜107をアッシング除去し化学薬液での洗浄処理を施し、図5(c)に示すように、層間絶縁膜のビアエッチストッパー層102表面まで貫通したビアホール110が形成される。
そして、図6(a)に示すように、スピン塗布法によりビアホール110を埋設するように樹脂膜111を形成し、100〜225℃の温度で熱処理を施し樹脂膜111をキュアーする。ここで、樹脂膜111には例えばノボラック型フェノール樹脂等が用いられる。
次に、図6(b)に示すように、キャップ層106表面にある樹脂膜111をエッチバックで除去し、ビアホール110を充填するようにダミープラグ112を形成する。このエッチバックは、酸素(O)ガスあるいはその混合ガスをプラズマ励起したものをエッチングガスとしたドライエッチングにより行う。ここで、通常ではアルゴン(Ar)ガスあるいはCF、CHF等のフルオロカーボンガスが上記Oガスに添加され混合される。
次に、図6(c)に示すように、フォトリソグラフィ技術により、キャップ層106表面およびダミープラグ112を被覆するように第2反射防止膜113とトレンチ開口114を有する第2レジストマスク115を形成する。そして、図7(a)に示すように、第2レジストマスク115をドライエッチングのマスクにしたRIEにより、第2反射防止膜113、キャップ層106、第2低誘電率膜105を順次にドライエッチングし、配線パターン状のトレンチ116を形成する。ここで、ダミープラグ112はビアエッチストッパー層102を上記RIEから保護し、トレンチエッチストッパー層104は上記RIEに対する第1低誘電率膜103の保護マスクになる。
次に、第2レジストマスク115、第2反射防止膜113およびダミープラグ112をアッシング除去し、キャップ層106をハードマスクにしたドライエッチングにおいて、エッチングの原料ガス(エッチング用ガス)としてCHF3/Ar/N混合ガス、CF4/Ar/N混合ガスなどを用いプラズマ励起してビアエッチストッパー層102をドライエッチングし、下層配線101表面に達するデュアルダマシン配線用溝117を形成する。そして、化学薬液での洗浄処理を施す。
次に、図7(c)に示すように、スパッタ法等によるタンタル(Ta)、窒化タンタル(TaN)等のバリアメタルの成膜およびCuシード形成、そしてCuメッキ成膜を行って配線材料膜を形成した後、化学機械研磨(CMP;Chemical Mechanical Polishing)法によりキャップ層106表面の不要部分の配線材料膜を研磨除去する。このようにして、上記デュアルダマシン配線用溝117内に、下層配線101に接続するバリア層118と共にデュアルダマシン配線119を形成する。
特開2004−111950号公報
しかしながら、従来の技術では樹脂膜111のエッチバックの工程において、少なくとも酸素を含むガスをプラズマ励起し上記樹脂膜111をドライエッチングしている。この場合には、図6(b)に示すように、ビアホール110の側壁部の樹脂膜のエッチングが進行し易く、エッチバック後のダミープラグ112には突起部112aが形成されるようになる。
この現象について図8を用いて更に説明する。ここで、図8は試験用に作製したTEG(Test of Experimental Group)のSEM写真である。図8において図6に対応する箇所は同一符号を付し、エッチバック工程では、図8(a)が図6(a)に図8(c)が図6(b)にそれぞれ対応している。そして、図8(b)はエッチバック工程のエッチング途中(中間)の状態であり、キャップ層106表面には樹脂膜111が残存している。図8(b)に示すように、酸素を含むガス(O/Ar混合ガス)をプラズマ励起しそれをエッチングガスとしたエッチバックでは、エッチバックの工程において、樹脂膜111の表面荒れが生じ易くエッチバックの均一性が悪くなる。また、図8(c)に示すようにビアホール110の側壁部の樹脂膜がエッチングされ易く、上述した突起部112aが形成されるようになる。
このように、エッチバック工程において、上述したような突起部112aが形成されると、この領域において、図6(c)で説明した第2反射防止膜113が均一に形成できなくなり、その膜厚に大きなバラツキが生じて反射防止効果にムラが発生する。そして、フォトリソグラフィ工程において形成するトレンチ開口114のパターン寸法にバラツキが生じてくる。また、一定の配線ピッチで形成されトレンチ開口114を有するレジストパターンのパターン倒れが生じる。これらの問題は、ダマシン配線の寸法が微細化すると更に顕著になってくる。
また、エッチバックにおいて樹脂膜の表面荒れが生じてくると、プラズマ発光強度変化の計測による終点検出方法を用いたエッチバック時間の終点制御が難しくなり、ダミープラグ112の高さのバラツキが半導体ウエハ上で大きくなる。そして、エッチバック量が大きくなり、図6(b)に示したようにダミープラグ112が後退してその高さが低下しビアホール110側壁において第2低誘電率膜105が露出してくると、その側壁部が酸素プラズマに曝されるようになり第2低誘電率膜105の有機成分が酸素と置換してその比誘電率が増大してしまう。
ここで、第2低誘電率膜105が多孔質膜で形成されている場合には、その側壁部が酸素プラズマに曝されると、第2低誘電率膜105内にボイド等の損傷が生じ層間絶縁膜の信頼性の低下およびダマシン配線間のリーク電流の増加等が引き起こされるようになる。
本発明は、上述の事情に鑑みてなされたもので、電子デバイスに製造においてビアファースト方法を用いて基板上にデュアルダマシン配線を形成する場合に、樹脂膜のエッチバックの終点制御を容易にすると共に樹脂膜から成るダミープラグをビアホール内に高精度に充填することを目的とする。
上記課題を解決するために、電子デバイスの製造方法にかかる第1の発明は、基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび前記配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、前記層間絶縁膜に前記ビアホールを形成する工程と、前記ビアホールを埋め込む樹脂膜を前記層間絶縁膜上に形成する工程と、水素活性種を含むエッチングガスにより前記樹脂膜をエッチングすることにより、前記層間絶縁膜上の前記樹脂膜を除去すると共に前記ビアホール内に均一に充填された前記樹脂膜から成るダミープラグを形成する工程と、前記ダミープラグの上及び前記層間絶縁膜の上に反射防止膜を形成する工程と、前記反射防止膜の上に配線用の開口部を有するレジストマスクをフォトリソグラフィにより形成する工程と、前記レジストマスクをエッチングマスクとして前記反射防止膜と、前記層間絶縁膜と、前記ダミープラグとに対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、を有する構成となっている。
そして、電子デバイスの製造方法にかかる第2の発明は、基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび前記配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、前記層間絶縁膜に前記ビアホールを形成する工程と、前記ビアホールを埋め込む樹脂膜を前記層間絶縁膜上に形成する工程と、酸素活性種を含むエッチングガスにより前記樹脂膜を途中までエッチングする工程と、水素活性種を含むエッチングガスにより前記層間絶縁膜上に残存する前記樹脂膜をエッチング除去すると共に前記ビアホール内に均一に充填された前記樹脂膜から成るダミープラグを形成する工程と、前記ダミープラグの上及び前記層間絶縁膜の上に反射防止膜を形成する工程と、前記反射防止膜の上に配線用の開口部を有するレジストマスクをフォトリソグラフィにより形成する工程と、前記レジストマスクをエッチングマスクとして前記反射防止膜と、前記層間絶縁膜と、前記ダミープラグとに対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、を有する構成となっている。
上記発明において、前記水素活性種は、水素ガスあるいは水素ガスと不活性ガスとの混合ガスをプラズマ励起により生成した水素プラズマあるいは水素ラジカルであることが好ましい。
上記発明において、前記酸素活性種は、酸素ガスあるいは酸素ガスと不活性ガスとの混合ガスをプラズマ励起により生成した酸素プラズマあるいは酸素ラジカルであることが好ましい。
上記発明において、前記不活性ガスはヘリウムガスあるいはアルゴンガスを含んでいることが好ましい。
本発明の構成により、微細構造であって高品質のデュアルダマシン配線を高い制御性の下に形成できるようになり、デュアルダマシン配線を備えた電子デバイスの製造歩留まりが向上する。
以下に、図面を参照して本発明の好適な実施の形態について説明する。図1と図2は、本発明の実施の形態にかかるデュアルダマシン配線の製造工程別素子断面図である。なお、図5で説明した工程は本実施の形態において同じである。
本発明の特徴は、従来の技術で説明した図6の樹脂膜のエッチバックの工程において、エッチングガスに水素(H)活性種を用いるところにある。以下、図5、図1および図2を参照して本発明の実施の形態を具体的に説明し発明の効果を明確にする。
図5(a)に示すように、Cu配線から成る下層配線101表面にビアエッチストッパー層102として、例えば膜厚が25nm程度であり、比誘電率が3.5程度のSiC膜を成膜し、スピン塗布法を用いたp−MSQ膜の成膜により比誘電率が2.5程度であり、膜厚が200nm〜300nm程度になる第1低誘電率膜103を形成する。そして、上記第1低誘電率膜103上に積層して、CVD法で成膜した膜厚、比誘電率がそれぞれ100nm程度、2〜3程度のSiOC膜から成るトレンチエッチストッパー層104を形成する。更に、トレンチエッチストッパー層104上に第2低誘電率膜105を形成する。この第2低誘電率膜105は、第1低誘電率膜103と同様にスピン塗布法を用いたp−MSQ膜の成膜により比誘電率が2.5程度であり、膜厚が500nm程度になるようにして形成する。そして、第2低誘電率膜105上に膜厚が100nm程度のキャップ層106をトレンチエッチストッパー層104と同じになるように形成する。これらの積層した多層の絶縁膜で層間絶縁膜が構成される。
次に、公知のフォトリソグラフィ技術を用いて第1反射防止膜107および口径が例えば80nm程度のビア開口108を有する第1レジストマスク109を形成し、図5(b)に示したように、ドライエッチング技術により上記層間絶縁膜に口径が80nm程度のビアホール110を形成する。ここで、使用するエッチングの原料ガス(エッチング用ガス)は、第1反射防止膜107、キャップ層106およびトレンチエッチストッパー層104のドライエッチングでは、例えばC/Ar/Oのフルオロカーボン系ガスを用い、第2低誘電率膜105および第1低誘電率膜103のドライエッチングでは例えばC/Arのフルオロカーボン系ガスを用いる。そして、図5(c)に示した従来の技術で説明したように第1レジストマスク109および第1反射防止膜107をアッシング除去する。
このようにした後に、図1(a)に示すように、スピン塗布法により、キャップ層106上およびビアホール110を埋設するように膜厚が150nm程度の樹脂膜11を形成する。ここで、樹脂膜11には例えば日産化学工業(株)社製のNCA2131(商品名)を使用した。そして、200℃程度の温度でベーク処理を施し樹脂膜11をキュアーする。この樹脂膜には、その他に熱硬化性があり種々の組成物を有する有機ポリマーを用いることができる。
次に、図1(b)に示すように、キャップ層106表面にある樹脂膜11をエッチバックで除去し、ビアホール110を充填するようにダミープラグ12を形成する。このエッチバックは、水素ガス、あるいは水素ガスと不活性ガスとの混合ガスをプラズマ励起し、水素活性種である水素プラズマ13を樹脂膜11表面に照射するドライエッチングにより行う。ここで、不活性ガスとしてArガスあるいはヘリウム(He)ガスが好適である。上記水素プラズマは、例えば上部電極と下部電極とにそれぞれ60MHz、2MHzの高周波を印加する2周波プラズマ励起の平行平板型RIE装置を用いて生成する高密度プラズマ(HDP)である。ここで、上記不活性ガスは、水素ガスのプラズマ励起を促進させ解離し易くする働きを有する。
本発明の水素プラズマ照射によるエッチバックの具体的な2例について図3および図4を参照して説明する。ここで、図3,4は従来の技術で説明したのと同様に作製したTEG(Test of Experimental Group)のSEM写真である。図3,4において図1に対応する箇所は同一符号を付し、エッチバック工程では、図3(a)、図4(a)が図1(a)に対応しており、図3(c)、図4(c)が図1(b)に対応している。そして、図3(b)、4(b)がエッチバック工程のエッチング途中(中間)の状態であり、キャップ層106表面に樹脂膜11が残存している状態を示している。
図3に示す例は、水素ガスとアルゴンガスの混合ガスをプラズマ励起し、これをエッチングガスとして樹脂膜11をエッチバックした1例である。ここで、混合ガスのプラズマ励起には上記2周波プラズマ励起の平行平板型RIE装置を用い、プラズマ処理室の圧力を26.6Pa(200mTorr)とし、60MHzの高周波電力を1kW(ワット)/2MHzの高周波電力を100Wにし、Hガス流量を500sccmとしArガス流量を500sccmとして水素プラズマを生成した。図3(b)に示すように、エッチバックの工程において、従来の技術で説明した(図8(b))樹脂膜11の表面荒れは全く見られなくなり、その表面は高い平滑性を有するようになる。また、このような水素プラズマ照射によるエッチバックでは、半導体ウエハ面内で非常に均一な樹脂膜11のエッチングが可能になる。そして、図3(c)から明らかなように、ビアホール110内を均一に充填するダミープラグ12が形成されるようになる。従来の技術で説明した(図8(c))ダミープラグ112の突起部112aが形成されることは皆無である。
図4に示す例は、樹脂膜11のエッチバックを2ステップで行う場合の1例を示す。一般的に、水素プラズマによる樹脂膜のエッチング速度は酸素プラズマによるエッチング速度より小さくなる。このために、図3に示した例ではエッチバックの処理能力が従来の技術に比べて低下する。そこで、図4の例では、第1ステップにおいて、エッチングガスとしてOガスとArガスの混合ガスをプラズマ励起して生成した酸素活性種を用い、樹脂膜11を途中まで例えばキャップ層106が露出する直前まで酸素プラズマによりドライエッチングする。次に、第2ステップとして上記水素プラズマによるドライエッチングを終点まで行いダミープラグ12を形成する。ここで、第1ステップの処理は予め指定した時間内で行い、第2ステップの処理はプラズマ発光強度の計測による終点検出方法を用いて行う。また、ドライエッチング装置としては、上述した2周波プラズマ励起の平行平板型RIE装置を用い、第1ステップと第2ステップのエッチバック処理を連続的に行ってもよいし、第1ステップ用と第2ステップ用の異なるエッチング装置によりエッチバック処理を行うようにしてもよい。あるいは、マルチチャンバーのエッチング装置を用いてそれぞれ異なるチャンバー内で第1ステップと第2ステップを連続処理するようにしてもよい。
図4(b)は、第1ステップのエッチバック処理における中間時点での樹脂膜11の表面状態を示している。このエッチバックの工程において、従来の技術で説明した(図8(b))のと同様の樹脂膜11の表面荒れが見られる。しかし、第2ステップのエッチバック処理の終点時点では、上記表面荒れは無くなり、図4(c)から明らかなように、図3で示した例の場合と同様にビアホール110内を均一に充填するダミープラグ12が形成されるようになる。この場合も、従来の技術で説明した(図8(c))ダミープラグ112の突起部112aが形成されることは皆無になる。そして、図4に示した例では、エッチバック処理の時間は、図3で示した例のエッチバック処理時間の1/3になり、大幅に処理時間が短縮するようになる。このために、エッチバックの処理能力は従来のそれと略同程度になる。
上述した水素活性種として、水素イオンを除いた水素ラジカルを用いてもよい。この水素ラジカルの生成は、いわゆる水素ガスのリモートプラズマ生成装置あるいはμ波ダウンストリーム型のプラズマ装置を用いて行うとよい。これ等の装置について具体的にみると種々の構造のものがあるが、その基本構造は、水素を含むガスをプラズマ励起し、水素活性種として水素原子イオン(プロトン)、水素分子イオンおよび水素中性ラジカルを生成させるプラズマ生成室と、このプラズマ生成室から離間し、寿命の比較的長い水素中性ラジカルのみが導入されるエッチング処理室とを有している。
ここで、水素活性種の生成としては、上述したようなRIEの方法の他に、H/不活性ガスのヘリコン波プラズマ励起、ECR(Electron Cyclotron Resonance)プラズマ励起、μ波プラズマ励起、ICP(Inductively Coupled Plasma)プラズマ励起の方法、更には光励起の方法を用いてもよい。
また、上記酸素活性種としては酸素プラズマの他に酸素ラジカルを用いてもよい。この酸素活性種の生成としては、上述したようなRIEの方法の他に、O/不活性ガスのヘリコン波プラズマ励起、ECR(Electron Cyclotron Resonance)プラズマ励起、μ波プラズマ励起、ICP(Inductively Coupled Plasma)プラズマ励起の方法、更には光励起の方法を用いてもよい。ここで、酸素ラジカルは上記酸素のリモートプラズマによる方法、上記μ波ダウンストリームプラズマの方法により生成できる。
以上説明したダミープラグ12を形成した後の工程は従来の技術で説明したのと同様である。すなわち図1(c)に示すように、フォトリソグラフィ技術により、キャップ層106表面およびダミープラグ12を被覆する第2反射防止膜113とトレンチ開口114を有する第2レジストマスク115とを形成する。ここで、第2レジストマスク115の膜厚は500nm程度であり、トレンチ開口114の幅は100nm程度である。このためレジストマスク115のパターンアスペクト比は5程度になる。次に、図2(a)に示すように、第2レジストマスク115をドライエッチングのマスクにしたRIEにより、第2反射防止膜113、キャップ層106、第2低誘電率膜105を順次にドライエッチングして配線パターン状のトレンチ116を形成する。ここで、エッチング用ガスとしては、例えばC/ArあるいはC/Arのフルオロカーボン系ガスを用いる。その他に、このようなエッチング用ガスとしては、一般式がCxHyFzの化学式(x、y、zは、x≧4、y≧0、z≧1を満たす整数)で表されるフルオロカーボンガスからなる群より選択された少なくとも一種の原料ガスを用いることができる。このドライエッチングにおいて、ダミープラグ12はビアエッチストッパー層102を上記RIEから保護し、トレンチエッチストッパー層104は第1低誘電率膜103を上記RIEから保護する。
次に、図2(b)に示すように、第2レジストマスク115、第2反射防止膜113およびダミープラグ12をアッシング除去し、キャップ層106をハードマスクにしたドライエッチングにおいて、エッチング用ガスとしてCHF3/Ar/N混合ガス、CF4/Ar/N混合ガスなどを用い、プラズマ励起してビアエッチストッパー層102をドライエッチングし、下層配線101表面に達するデュアルダマシン配線用溝117を形成する。そして、化学薬液での洗浄処理を施す。
次に、図2(c)に示すように、例えば原子層気相成長(ALD;Atomic Layer Deposition)法によるTa、TaN等のバリアメタルの成膜およびCuシード形成、そしてCuメッキ成膜を行って配線材料膜を形成した後、CMP法によりキャップ層106表面の不要部分の配線材料膜を研磨除去する。このようにして、下層配線101に接続する膜厚が5nm〜10nmになるTa膜/TaN膜の積層構造のバリア層118を介して、上記デュアルダマシン配線用溝117内に線幅が100nm程度のデュアルダマシン配線119を形成する。このようにして、下層配線101に接続する上層配線として、実効的な比誘電率が3.0以下になる層間絶縁膜に設けられたデュアルダマシン配線が形成され、デュアルダマシン配線構造体を有する2層配線が完成する。
上記実施の形態においては、ダミープラグ12はビアホール110を均一に充填する。このために、第2反射防止膜113の膜厚は均一に形成できるようになり、第2レジストマスク115の形成において一様な反射防止効果が得られ、第2レジストマスク115のトレンチ開口114のパターン寸法が一様にしかも高精度に形成できる。また、配線ピッチで形成されるトレンチ開口114のレジストパターンが微細化し、上記実施形態のようにそのアスペクト比が5以上になっても、従来の技術で生じていたレジストパターンが倒れるというような問題は皆無になる。上記効果はダマシン配線の寸法が微細化してより顕著になる。
また、上述したようにエッチバックにおいて樹脂膜の表面は平滑になる。そして、プラズマ発光強度変化の計測による終点検出方法を用いたエッチバック時間の終点制御が非常に容易になり、半導体ウエハ面内においてダミープラグ12の高さのバラツキが小さくなる。更には、終点検出時点での樹脂膜のエッチング速度は従来の場合に比して小さい。これ等のために、終点検出後からのオーバーエッチング時間の設定およびそのエッチング制御が容易になり、キャップ層106表面における樹脂膜11残りは大幅に低減し半導体装置の歩留まりが向上する。
また、例えダミープラグ12がエッチバックで後退し第2低誘電率膜105がビアホール110で露出し水素プラズマに曝されても、その比誘電率の増大することは全くない。このために、本実施の形態のエッチバック方法を用いるとそのプロセス余裕度が非常に高くなり、デュアルダマシン配線構造体を有する半導体装置の製造コストが低減するようになる。
そして、第2低誘電率膜105が多孔質膜で形成されている場合には、その側壁部が例え水素プラズマに曝されても、第2低誘電率膜105内にボイドが形成されたり、あるいは孔が大きくなるような損傷は生じることはない。特に水素活性種として水素ラジカルを用いると、上記第2低誘電率膜の損傷は皆無になる。このために、多孔質化したLow−k膜であっても、従来の技術で生じたような層間絶縁膜の信頼性の低下およびダマシン配線間のリーク電流の増加等の生じることはなく、層間絶縁膜の更なる誘電率低下が可能になり、半導体装置の動作の高速化が促進される。
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
例えば、Low−k膜としては、上述したSiOC膜、MSQ膜と同様に、シロキサン骨格を有する他の絶縁膜あるいは有機高分子を主骨格とした絶縁膜、あるいはそれらを多孔質化した絶縁膜を用いることができる。なお、上記シロキサン骨格を有する絶縁膜には、シルセスキオキサン類の絶縁膜であるSi−CH結合、Si−H結合、Si−F結合のうち少なくとも1つの結合を含むシリカ膜があり、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るSiLK(登録商標)がある。そして、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、ハイドロゲンシルセスキオキサン(HSQ:Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン(MHSQ:Methylated Hydrogen Silsesquioxane)等があり、更にCVD法により成膜するSiOCH膜も同様に使用することができる。
また、上述したビアエッチストッパー層としてはSiN膜を用いてもよい。また、キャップ層にはSiO膜を用いてもよい。また、上述した銅埋め込みのダマシン配線においてバリア層となる導電性バリア膜としては、W膜、WN膜、WSiN膜、Ti膜、TiN膜、TiSiN膜を用いてもよい。
また、上記ビアホールあるいはトレンチに銅あるいは銅合金を埋め込む代わりに他の導電体膜を埋め込んだダマシン配線を形成してもよい。ここで、導電体膜としてW膜等の高融点金属膜あるいは金(Au)膜を用いてもよい。
上記実施の形態では、配線間の層間絶縁膜としてLow−k膜を用いる場合について説明しているが、本発明はこのような絶縁膜に限定されるものではなく、層間絶縁膜がシリコン酸化膜、シリコン窒化膜あるいはシリコン酸窒化膜等の絶縁膜で形成される場合にも全く同様に適用できるものである。
そして、本発明は、シリコン半導体基板、化合物半導体基板等の半導体基板上にデュアルダマシン配線を形成する場合に限定されるものではない。その他に、表示デバイスを形成する液晶表示基板、プラズマディスプレイ基板上にデュアルダマシン配線を形成する場合にも同様に適用できる。
本発明の好適な実施形態にかかるデュアルダマシン配線の製造方法を示す工程別素子断面図である。 図1に示す工程の続きの工程別素子断面図である。 本発明の実施の形態で奏する効果を説明するための断面SEM写真である。 本発明の実施の形態で奏する効果を説明するための断面SEM写真である。 デュアルダマシン配線の製造方法を示す工程別素子断面図である。 従来の技術を説明するための図5に示す工程の続きの工程別素子断面図である。 従来の技術を説明するための図6に示す工程の続きの工程別素子断面図である。 従来の技術における課題を説明するための断面SEM写真である。
符号の説明
11 樹脂膜
12 ダミープラグ
13 水素プラズマ
101 下層配線
102 ビアエッチストッパー層
103 第1低誘電率膜
104 トレンチエッチストッパー層
105 第2低誘電率膜
106 キャップ層
107 第1反射防止膜
108 ビア開口
109 第1レジストマスク
110 ビアホール
113 第2反射防止膜
114 トレンチ開口
115 第2レジストマスク
116 トレンチ
117 デュアルダマシン配線用溝
118 バリア層
119 デュアルダマシン配線

Claims (5)

  1. 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび前記配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
    前記層間絶縁膜に前記ビアホールを形成する工程と、
    前記ビアホールを埋め込む樹脂膜を前記層間絶縁膜上に形成する工程と、
    水素活性種を含むエッチングガスにより前記樹脂膜をエッチングすることにより、前記層間絶縁膜上の前記樹脂膜を除去すると共に前記ビアホール内に均一に充填された前記樹脂膜から成るダミープラグを形成する工程と、
    前記ダミープラグの上及び前記層間絶縁膜の上に反射防止膜を形成する工程と、
    前記反射防止膜の上に配線用の開口部を有するレジストマスクをフォトリソグラフィにより形成する工程と、
    前記レジストマスクをエッチングマスクとして前記反射防止膜と、前記層間絶縁膜と、前記ダミープラグとに対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
    を有することを特徴とする電子デバイスの製造方法。
  2. 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび前記配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
    前記層間絶縁膜に前記ビアホールを形成する工程と、
    前記ビアホールを埋め込む樹脂膜を前記層間絶縁膜上に形成する工程と、
    酸素活性種を含むエッチングガスにより前記樹脂膜を途中までエッチングする工程と、
    水素活性種を含むエッチングガスにより前記層間絶縁膜上に残存する前記樹脂膜をエッチング除去すると共に前記ビアホール内に均一に充填された前記樹脂膜から成るダミープラグを形成する工程と、
    前記ダミープラグの上及び前記層間絶縁膜の上に反射防止膜を形成する工程と、
    前記反射防止膜の上に配線用の開口部を有するレジストマスクをフォトリソグラフィにより形成する工程と、
    前記レジストマスクをエッチングマスクとして前記反射防止膜と、前記層間絶縁膜と、前記ダミープラグとに対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
    を有することを特徴とする電子デバイスの製造方法。
  3. 前記酸素活性種は、酸素ガスあるいは酸素ガスと不活性ガスとの混合ガスをプラズマ励起することにより生成した酸素プラズマあるいは酸素ラジカルであることを特徴とする請求項に記載の電子デバイスの製造方法。
  4. 前記水素活性種は、水素ガスあるいは水素ガスと不活性ガスとの混合ガスをプラズマ励起することにより生成した水素プラズマあるいは水素ラジカルであることを特徴とする請求項1乃至の何れか一項に記載の電子デバイスの製造方法。
  5. 前記不活性ガスはヘリウムガスあるいはアルゴンガスを含んでいることを特徴とする請求項3又は4に記載の電子デバイスの製造方法。
JP2004317717A 2004-11-01 2004-11-01 電子デバイスの製造方法 Expired - Fee Related JP4492949B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004317717A JP4492949B2 (ja) 2004-11-01 2004-11-01 電子デバイスの製造方法
US11/258,189 US7541281B2 (en) 2004-11-01 2005-10-26 Method for manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004317717A JP4492949B2 (ja) 2004-11-01 2004-11-01 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006128541A JP2006128541A (ja) 2006-05-18
JP4492949B2 true JP4492949B2 (ja) 2010-06-30

Family

ID=36262583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317717A Expired - Fee Related JP4492949B2 (ja) 2004-11-01 2004-11-01 電子デバイスの製造方法

Country Status (2)

Country Link
US (1) US7541281B2 (ja)
JP (1) JP4492949B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP5096669B2 (ja) * 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9136489B2 (en) 2006-05-02 2015-09-15 Mitsubishi Chemical Corporation Method for producing organic photoelectric conversion device and organic photoelectric conversion device
US7771790B2 (en) * 2006-08-30 2010-08-10 Tokyo Electron Limited Method and system for fabricating a nano-structure
US7569491B2 (en) * 2006-08-30 2009-08-04 Tokyo Electron Limited Method for enlarging a nano-structure
US7910477B2 (en) * 2007-12-28 2011-03-22 Texas Instruments Incorporated Etch residue reduction by ash methodology
US8298958B2 (en) * 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment
KR20110063632A (ko) * 2008-08-05 2011-06-13 미츠비시 가스 가가쿠 가부시키가이샤 잔사 박리액 조성물 및 그것을 이용한 반도체 소자의 세정 방법
JPWO2012173067A1 (ja) * 2011-06-16 2015-02-23 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
US8710660B2 (en) * 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
US8999184B2 (en) 2012-08-03 2015-04-07 Lam Research Corporation Method for providing vias
US9136166B2 (en) * 2013-03-08 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of making same
JP6357891B2 (ja) * 2014-06-06 2018-07-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3764594B2 (ja) * 1998-10-12 2006-04-12 株式会社日立製作所 プラズマ処理方法
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6794293B2 (en) * 2001-10-05 2004-09-21 Lam Research Corporation Trench etch process for low-k dielectrics
KR100441685B1 (ko) 2002-09-19 2004-07-27 삼성전자주식회사 듀얼 다마신 공정
FR2859822B1 (fr) * 2003-09-16 2006-05-05 Commissariat Energie Atomique Structure d'interconnexion a faible constante dielectrique
US7015133B2 (en) * 2004-04-14 2006-03-21 Taiwan Semiconductor Manufacturing Company Dual damascene structure formed of low-k dielectric materials

Also Published As

Publication number Publication date
US20060094221A1 (en) 2006-05-04
US7541281B2 (en) 2009-06-02
JP2006128541A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
US7541281B2 (en) Method for manufacturing electronic device
US8450212B2 (en) Method of reducing critical dimension process bias differences between narrow and wide damascene wires
JP4492947B2 (ja) 半導体装置の製造方法
US7439171B2 (en) Method for manufacturing electronic device
US7470616B1 (en) Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention
JP5671253B2 (ja) 半導体装置の製造方法
US7611994B2 (en) Fine patterning method for semiconductor device
JP2006041519A (ja) デュアルダマシン配線の製造方法
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
JP2012235124A (ja) 半導体装置の製造方法
JP2010016083A (ja) 半導体装置の製造方法
CN106409752B (zh) 半导体结构的形成方法
JP2006128542A (ja) 電子デバイスの製造方法
CN106952863B (zh) 半导体器件的形成方法
JP2004179588A (ja) 半導体装置の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP2004289155A (ja) 選択性エッチング化学薬品及びcd制御のための高重合性ガスを含むbarcエッチング
JP4523351B2 (ja) 半導体装置の製造方法
TW202236520A (zh) 半導體裝置的形成方法
JP2005005697A (ja) 半導体装置の製造方法
TW202213456A (zh) 半導體結構的製作方法
KR100876532B1 (ko) 반도체 소자의 제조 방법
CN104078418B (zh) 半导体器件制造方法
US20080057727A1 (en) Method of manufacturing a semiconductor device
JP2012156356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees