JPWO2012173067A1 - 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体 - Google Patents

半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体 Download PDF

Info

Publication number
JPWO2012173067A1
JPWO2012173067A1 JP2013520532A JP2013520532A JPWO2012173067A1 JP WO2012173067 A1 JPWO2012173067 A1 JP WO2012173067A1 JP 2013520532 A JP2013520532 A JP 2013520532A JP 2013520532 A JP2013520532 A JP 2013520532A JP WO2012173067 A1 JPWO2012173067 A1 JP WO2012173067A1
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
mnox
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2013520532A
Other languages
English (en)
Inventor
松本　賢治
賢治 松本
五味　淳
淳 五味
波多野　達夫
達夫 波多野
龍文 濱田
龍文 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013520532A priority Critical patent/JPWO2012173067A1/ja
Publication of JPWO2012173067A1 publication Critical patent/JPWO2012173067A1/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

埋め込み電極の形成される信頼性の高い半導体装置を低コストで得るため、基板表面に絶縁膜が形成されており、前記絶縁膜に形成された開口部の内部に金属酸化物からなる第１の膜を成膜する第１の成膜工程と、前記第１の膜に原子状水素を照射する水素ラジカル処理工程と、前記水素ラジカル処理工程の後、前記開口部の内部に金属からなる第２の膜を成膜する第２の成膜工程と、前記第２の膜を成膜した後、前記開口部の内部に金属からなる電極を形成する電極形成工程と、を有することを特徴とする半導体装置の製造方法を提供する。

Description

本発明は、半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体に関する。
近年、小型でありながら高速で信頼性のある電子機器を作ることが求められており、半導体装置（デバイス）の高速化、微細化、高集積化のため、層間絶縁膜中に金属配線を埋め込んだ多層配線構造が採用されている。金属配線の材料としては、一般的には、エレクトロマイグレーションが小さく、抵抗の低いＣｕ（銅）が用いられている。このような多層配線は、層間絶縁膜の下に設けられた配線が露出するまで所定の領域の層間絶縁膜を除去することによりトレンチ等を形成し、形成されたトレンチ内に銅を埋め込むことにより形成されるが、銅が層間絶縁膜等に拡散することを防ぐため、バリア膜を形成した後に、銅からなる膜の成膜等が行なわれている。
ところで、このバリア膜としては、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）等が用いられているが、近年、薄くて均一性の高い膜が得られるＭｎＯｘ（酸化マンガン）膜を用いた技術が開示されている。しかしながら、ＭｎＯｘ膜上に成膜されたＣｕは付着力が弱いため、歩留りの低下や信頼性の低下の原因となる。このため、更に、ＭｎＯｘ膜上に、Ｃｕとの密着性の高いＲｕ（ルテニウム）膜を形成し、Ｒｕ膜上にＣｕからなる埋め込み電極を形成する方法が開示されている（特許文献１、２）。
特開２００８−３００５６８号公報 特開２０１０−２１４４７号公報
ところで、ＣＶＤ（Chemical Vapor Deposition）法によりＭｎＯｘ膜を成膜したものの上に、ＣＶＤ法によりＲｕ膜を成膜する場合、Ｒｕの核形成密度が低く、Ｒｕ膜形成のインキュベーション時間が長い、成膜されたＲｕ膜のシート抵抗が高い、ＭｎＯｘ膜とＲｕ膜との密着性が十分ではないといった問題点があった。
本発明は、上記に鑑みてなされたものであり、層間絶縁膜にトレンチ等を形成し、トレンチ内にＭｎＯｘ膜及びＲｕ膜を積層形成し、更に、その上にＣｕ等の埋め込み電極が形成される半導体装置において、Ｒｕ膜形成のインキュベーション時間が短く、Ｒｕ膜のシート抵抗が低く、ＭｎＯｘ膜とＲｕ膜との密着性の高い半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体を提供することを目的とするものである。
本発明は、基板表面に絶縁膜が形成されており、前記絶縁膜に形成された開口部の内部に金属酸化物からなる第１の膜を成膜する第１の成膜工程と、前記第１の膜に原子状水素を照射する水素ラジカル処理工程と、前記水素ラジカル処理工程の後、前記開口部の内部に金属からなる第２の膜を成膜する第２の成膜工程と、前記第２の膜を成膜した後、前記開口部の内部に金属からなる電極を形成する電極形成工程と、を有することを特徴とする。
また、本発明は、前記水素ラジカル処理工程は、前記第２の膜におけるインキュベーション時間の短縮、膜厚均一性、シート抵抗、密着性のいずれかを向上させるものであることを特徴とする。
また、本発明は、前記水素ラジカル処理は、前記基板を加熱した状態で行なわれることを特徴とする。
また、本発明は、前記水素ラジカル処理は前記第１の膜中のＣ成分を減らすことを特徴とする。
また、本発明は、前記原子状水素はリモートプラズマにより発生されたものであることを特徴とする。
また、本発明は、前記第１の膜は、Ｍｇ、Ａｌ、Ｃａ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇｅ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｈ、Ｐｄ、Ｓｎ、Ｂａ、Ｈｆ、Ｔａ及びＩｒのうちから選ばれる１または２以上の元素の酸化物を含むものにより形成されているものであることを特徴とする。
また、本発明は、前記第１の膜は、Ｍｎの酸化物を含むものであることを特徴とする。
また、本発明は、前記第１の膜は、ＣＶＤ法、ＡＬＤ法または超臨界ＣＯ２法により成膜されたものであることを特徴とする。
また、本発明は、前記第１の膜は、熱ＣＶＤ法または熱ＡＬＤ法またはプラズマＣＶＤ法またはプラズマＡＬＤ法または超臨界ＣＯ２法により成膜されたものであることを特徴とする。
また、本発明は、前記第２の膜は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ及びＰｔのうちから選ばれる１または２以上の元素を含むものにより形成されていることを特徴とする。
また、本発明は、前記第２の膜は、ＣＶＤ法、ＡＬＤ法または超臨界ＣＯ２法により成膜されたものであることを特徴とする。
また、本発明は、前記第２の膜は、熱ＣＶＤ法または熱ＡＬＤ法またはプラズマＣＶＤ法またはプラズマＡＬＤ法または超臨界ＣＯ２法により成膜されたものであることを特徴とする。
また、本発明は、前記電極は、銅または銅を含む材料により形成されていることを特徴とする。
また、本発明は、前記電極は、熱ＣＶＤ法、熱ＡＬＤ法、プラズマＣＶＤ法、プラズマＡＬＤ法、ＰＶＤ法、電解メッキ法、無電解メッキ法、超臨界ＣＯ２法から選ばれる１または２以上の方法により成膜されたものであることを特徴とする。
また、本発明は、前記記載の半導体装置の製造方法によって形成された膜構造を有することを特徴とする。
また、本発明は、基板表面に絶縁膜が形成されており、前記絶縁膜に形成された開口部の内部に金属酸化物からなる第１の膜を成膜し、前記第１の膜に原子状水素を照射し、前記原子状水素を照射した後、前記開口部の内部に金属からなる第２の膜を成膜し、前記第２の膜上に金属からなる電極を形成する半導体装置の製造装置において、第１の膜に原子状水素を照射することを特徴とする。
また、本発明は、前記原子状水素を発生させるためリモートプラズマ発生部を有することを特徴とする。
また、本発明は、前記基板を加熱するための加熱手段を有することを特徴とする。
また、本発明は、前記記載の製造方法を実施するように制御するシステム制御部（コンピュータ）に読み取り可能なプログラムを記憶することを特徴とする。
本発明における半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体では、トレンチ等にＭｎＯｘ膜、Ｒｕ膜、Ｃｕ等の埋め込み電極が形成される半導体装置において、Ｒｕ膜形成のインキュベーション時間が短く、Ｒｕ膜のシート抵抗が低く、ＭｎＯｘ膜とＲｕ膜との密着性を高くすることができるため、信頼性の高い配線を提供することが出来る。更に、配線構造の微細化と高密度構造に寄与することにより、半導体装置を低コストで得ることができる。
作製したサンプル１Ａ及び１Ｂの構造図（１） Ｒｕ膜の成膜時間とＲｕ膜の膜厚との相関図 Ｒｕ膜の膜厚とシート抵抗との相関図 作製したサンプル２Ａ、２Ｂ、３Ａ及び３Ｂの構造図（２） 作製したサンプル４Ａ及び４Ｂの構造図（３） 作製したサンプル２ＡのＳＩＭＳによる分析により得られた深さと濃度の相関図 作製したサンプル２ＢのＳＩＭＳによる分析により得られた深さと濃度の相関図 作製したサンプル３ＡのＳＩＭＳによる分析により得られた深さと濃度の相関図 作製したサンプル３ＢのＳＩＭＳによる分析により得られた深さと濃度の相関図 作製したサンプル４ＡのＳＩＭＳによる分析により得られた深さと濃度の相関図 作製したサンプル４ＢのＳＩＭＳによる分析により得られた深さと濃度の相関図 本実施の形態における半導体装置の製造装置の構成図 本実施の形態における他の半導体装置の製造装置の構成図 本実施の形態における半導体装置の製造方法の説明図 本実施の形態における半導体装置の製造方法の工程図（１） 本実施の形態における半導体装置の製造方法の工程図（２） 作製したサンプル１７Ａ、１７Ｂ、１７ＣにおけるＴＥＭ像 作製したサンプル１７Ａ、１７Ｂ、１７ＣにおけるＳＥＭ像（１） 作製したサンプル１７Ａ、１７ＢにおけるＳＥＭ像 作製したサンプル１７Ａ、１７Ｂ、１７ＣにおけるＳＥＭ像（２） 作製したサンプル１７Ａ、１７Ｂ、１７ＣにおけるＳＥＭ像（３）
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。また、酸化マンガンは、価数によってＭｎＯ、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２等が存在するが、これらは全てＭｎＯｘで示すものとする。また、Ｘは、１以上２以下の値である。更に、基板構成元素のＳｉと反応することにより、ＭｎＳｉｘＯｙ（マンガンシリケート）が形成される可能性もあるが、ここではＭｎＯｘに含めるものとする。
（ＭｎＯｘ膜とＲｕ膜の検討１）
最初に、本発明に至るまでの検討内容について説明する。具体的には、図１に示すように、基板１０上に第１の膜となるＭｎＯｘ膜１１及び第２の膜となるＲｕ膜１２を積層形成したものについて、ＭｎＯｘ膜１１における水素ラジカル処理の有無の違いによるＲｕ膜１２の成膜レート及びシート抵抗について説明する。
基板１０としては、シリコン基板１０ａ上にＴＥＯＳ膜１０ｂが形成されているものを用いており、ＴＥＯＳ膜１０ｂ上に、ＭｎＯｘ膜１１を基板温度２００℃の条件でＣＶＤにより成膜した後、アルゴン雰囲気中で基板温度を約２５０℃に加熱することによりデガスを行なった。この後、サンプル１Ａは、Ｒｕ膜１２を基板温度約２００℃の条件でＣＶＤにより成膜した。一方、サンプル１Ｂは、４００℃に加熱し水素ラジカル処理を行なった後、Ｒｕ膜１２を基板温度約２００℃の条件でＣＶＤにより成膜した。尚、ＣＶＤによりＭｎＯｘ膜１１を成膜する際には、例えば、（ＥｔＣｐ）２Ｍｎ等の有機金属材料が成膜原料として用いられており、ＣＶＤによりＲｕ膜１２を成膜する際には、Ｒｕ３（ＣＯ）１２等の有機金属材料が成膜原料として用いられている。
ここで、水素ラジカル処理とは、リモートプラズマ、プラズマ、加熱フィラメント等により原子状水素を発生させ、発生させた原子状水素を基板１０の所定の面に照射する処理を意味する。
図２は、サンプル１Ａとサンプル１ＢにおけるＲｕ膜の成膜時間と膜厚の関係を示すものである。尚、比較のため、ＭｎＯｘ膜１１に代えてＳｉＯ２膜、Ｔｉ膜、ＴａＮ膜を各々成膜した場合を併せて示す。サンプル１Ａに示されるように、ＭｎＯｘ膜１１に水素ラジカル処理をすることなくＭｎＯｘ膜１１上にＲｕ膜１２を成膜した場合、成膜時間が１０秒経過するまではＲｕ膜が堆積しないことが推測されることから、インキュベーション時間が１０秒ほどあるものと考えられる。一方、ＭｎＯｘ膜１１の表面を水素ラジカル処理したサンプル１Ｂにおいては、成膜が開始するまでの所要時間（＝インキュベーション時間）がほぼゼロに近いことが推測される。このことから、ＭｎＯｘ膜１１の表面を水素ラジカル処理することにより、ＭｎＯｘ膜１１上に成膜されるＲｕ膜１２のインキュベーション時間を短くすることができる。
図３は、サンプル１Ａとサンプル１ＢにおけるＲｕ膜１２の膜厚とシート抵抗Ｒｓとの関係を示すものである。尚、比較のため、ＭｎＯｘ膜１１に代えてＳｉＯ２膜、Ｔｉ膜、ＴａＮ膜を各々成膜した場合を併せて示す。サンプル１Ａに示されるように、ＭｎＯｘ膜１１に水素ラジカル処理をすることなくＭｎＯｘ膜１１上にＲｕ膜１２を成膜した場合は、下地がＳｉＯ２膜の場合と同様にシート抵抗Ｒｓが高く、シート抵抗ＲｓのＲｕ膜１２の膜厚依存性も高い。しかしながら、サンプル１Ｂに示されるように、ＭｎＯｘ膜１１の表面を水素ラジカル処理することにより、ＭｎＯｘ膜１１上に成膜されるＲｕ膜１２のシート抵抗Ｒｓは低くなり、下地がＴｉ膜、ＴａＮ膜の場合と同様にシート抵抗ＲｓのＲｕ膜１２の膜厚依存性も低くなる。また、ここでは図示しないが、ＭｎＯｘ膜１１上に成膜されたＲｕ膜１２のウエハ面内膜厚均一性が改善したことを確認している。
以上より、ＭｎＯｘ膜１１の表面を水素ラジカル処理することにより、Ｒｕ膜１２の成膜レートを高くすることができ、Ｒｕ膜形成のインキュベーション時間を短くすることができ、シート抵抗Ｒｓを低くすることができ、更にＲｕ膜のウエハ面内膜厚均一性を改善することができる。これは水素ラジカル処理を行なうことにより、ＭｎＯｘ膜１１の表面におけるＭｎＯｘが、Ｍｎに還元等されたことによるものと推察される。また、他の可能性としては、ＭｎＯｘのｘが小さくなったことや、ＭｎＯｘがＭｎＳｉｘＯｙに変化したことや、ＭｎＯｘの表面が水素終端されたことや、ＭｎＯｘ膜中の残留カーボンが低減したことや、これらの複合効果などが考えられる。
（ＭｎＯｘ膜とＲｕ膜の検討２）
次に、図４に示すように、基板１０に成膜されたＭｎＯｘ膜１１上にＣｕ膜１３を形成したもの（サンプル２Ａ、２Ｂ、３Ａ、３Ｂ）及び、図５に示すように基板１０に成膜されたＭｎＯｘ膜１１上にＲｕ膜１２を成膜し、更にＣｕ膜１３を成膜したもの（サンプル４Ａ、４Ｂ）におけるＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer）による組成分析を行なった結果について説明する。
具体的には、基板１０のＴＥＯＳ膜１０ｂ上に、ＭｎＯｘ膜１１を基板温度２００℃の条件でＣＶＤにより成膜した後、アルゴン雰囲気中で基板温度約２５０℃に加熱することによりデガスを行なった。この後、サンプル２Ａ及び２Ｂは、ＰＶＤによりＣｕ膜１３を成膜したものである。また、サンプル３Ａ及び３Ｂは、４００℃に加熱し水素ラジカル処理を行なった後、ＰＶＤによりＣｕ膜１３を成膜したものである。また、サンプル４Ａ及び４Ｂは、４００℃に加熱し水素ラジカル処理を行なった後、Ｒｕ膜１２を基板温度約２００℃の条件でＣＶＤにより成膜し、更に、ＰＶＤによりＣｕ膜１３を成膜したものである。尚、各々のサンプルは、ＴＥＯＳ膜１０ｂは１００ｎｍ、ＭｎＯｘ膜１１は４．５ｎｍ、Ｒｕ膜１２は２ｎｍ、Ｃｕ膜１３は１００ｎｍとなるように成膜されている。尚、サンプル２Ｂ、３Ｂ、４Ｂについては、成膜後にアルゴン雰囲気において４００℃で１時間アニールが行なわれたものである。
図６にサンプル２ＡのＳＩＭＳによる分析結果を示し、図７にサンプル２ＢのＳＩＭＳによる分析結果を示し、図８にサンプル３ＡのＳＩＭＳによる分析結果を示し、図９にサンプル３ＢのＳＩＭＳによる分析結果を示し、図１０にサンプル４ＡのＳＩＭＳによる分析結果を示し、図１１にサンプル４ＢのＳＩＭＳによる分析結果を示す。図６から図１１におけるＳＩＭＳによる分析結果は、横軸に膜の深さを示し縦軸に各々の元素の濃度を示すものである。
図６及び図７に示されるサンプル２Ａ及び２Ｂの場合と、図８及び図９に示されるサンプル３Ａ及び３Ｂとの場合とを比較すると、ＭｎＯｘ膜１１等をＣＶＤにより成膜する際に混入したものと思われるＣ（炭素）のピークＣｐが水素ラジカル処理を行なうことにより減少しており、水素ラジカル処理により、膜中のＣ成分の一部を除去することができることが確認される。
また、図７に示されるサンプル２Ｂ及び図９に示されるサンプル３Ｂの場合では、Ｒｕ膜１２が形成されていないため、４００℃のアニールを行なうことにより、ＭｎがＣｕ層１３に拡散してしまうが、図１１に示されるサンプル４Ｂの場合では、Ｒｕ膜１２が形成されているため、Ｃｕ膜１３へのＭｎの拡散を防ぐことができる。尚、サンプル４Ａ及び４ＢにおいてＣが増加しているのは、Ｒｕ膜１２をＣＶＤにより成膜したことに起因するものと考えられる。
以上より、ＭｎＯｘ膜１１上に、Ｒｕ膜１２を形成する際には、ＭｎＯｘ膜１１を成膜した後、水素ラジカル処理を行なうことにより、Ｒｕ膜１２の成膜レートを高めることができ、シート抵抗も低くすることができる。また、水素ラジカル処理を行なうことにより膜中のＣ成分を一部除去することができる。
本発明は、以上の検討の結果得られた知見に基づくものである。
（半導体装置の製造装置）
本実施の形態における半導体装置の製造装置について説明する。尚、ウエハＷとは、基板または膜が成膜された基板を意味するものである。図１２は、本実施の形態における半導体装置の製造装置である処理システムを示すものである。この処理システムは、４つの処理装置１１１、１１２、１１３、１１４と、略六角形状の共通搬送室１２１と、ロードロック機能を有する第１ロードロック室１２２及び第２ロードロック室１２３と、細長い導入側搬送室１２４を有している。４つの処理装置１１１〜１１４と略六角形状の共通搬送室１２１との間には各々ゲートバルブＧが設けられており、搬送室１２１と第１ロードロック室１２２及び第２ロードロック室１２３との間には各々ゲートバルブＧが設けられており、第１ロードロック室１２２及び第２ロードロック室１２３と導入側搬送室１２４との間には各々ゲートバルブＧが設けられている。各々のゲートバルブＧは開閉可能であり、ゲートバルブＧが開くことにより装置間等においてウエハＷを移動させることができる。導入側搬送室１２４には、例えば、３つの導入ポート１２５が開閉ドア１２６を介し接続されており、導入ポート１２５には複数のウエハＷが収納されたカセット容器１２７が納められている。また、導入側搬送室１２４には、オリエンタ１２８が設けられており、ウエハＷの位置決め等がなされる。
搬送室１２１には、ウエハＷを搬送するため屈伸することが可能なピックアップを有する搬送機構１３１が設けられている。また、導入側搬送室１２４には、ウエハＷを搬送するため屈伸することが可能なピックアップを有する導入側搬送機構１３２が設けられており、導入側搬送機構１３２は、導入側搬送室１２４内に設けられた案内レール１３３上をスライド移動可能な状態で支持されている。
ウエハＷは、例えばシリコンウエハ等であり、カセット容器１２７に収納されている。ウエハＷは、導入側搬送機構１３２により、導入ポート１２５より第１ロードロック室１２２または第２ロードロック室１２３に搬送され、第１ロードロック室１２２または第２ロードロック室１２３に搬送されたウエハＷは共通搬送室１２１に設けられた搬送機構１３１より、４つの処理装置１１１〜１１４に搬送される。また、４つの処理装置１１１〜１１４間においてウエハＷを移動する際にも搬送機構１３１によりウエハＷが搬送される。このように処理装置１１１〜１１４間を移動することにより各々の処理装置１１１〜１１４において、ウエハＷにおける処理が行なわれる。このようなウエハＷの搬送及び処理の制御は、システム制御部１３４において行なわれ、システム制御を行なうためのプログラム等は記憶媒体１３６に記憶されている。
本実施の形態において、４つの処理装置１１１〜１１４のうち、第１の処理装置１１１は、ＭｎＯｘ膜を成膜するためのものであり、第２の処理装置１１２は、原子状水素等によりＭｎＯｘ膜の表面の膜質の改善を行なうためものであり、第３の処理装置１１３は、Ｒｕ膜の成膜を行なうためのものであり、第４の処理装置１１４は、Ｃｕ膜の成膜を行なうためのものである。第２の処理装置１１２には、原子状水素を発生させるためのリモートプラズマ発生部１２０が接続されており、発生させた原子状水素をウエハＷに照射することにより水素ラジカル処理が行なわれる。尚、第２の処理装置１１２は、原子状水素を発生させることができるものであれば、第２の処理装置１１２の内部にプラズマ発生部を設けてもよく、また、加熱フィラメントを設けて加熱により原子状水素を発生させる構造のものであってもよい。
また、図１３に示すように、第１の処理装置１１１、第２の処理装置１１２及び第３の処理装置１１３において行なわれる処理を一つの処理装置１１６で行なうことも可能である。この場合、リモートプラズマ発生部１２０が接続されている処理装置１１６がゲートバルブＧを介し共通搬送室１２１に接続されている。尚、ＭｎＯｘ膜等の成膜前にウエハＷの前処理を行なう場合には、図１３に示すように、ウエハＷの前処理（例えばデガス）を行なう処理装置１１７を設けてもよい。
（半導体装置の製造方法）
次に、図１４に基づき本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、多層配線構造を有する半導体装置の製造方法であって、層間の配線を行なうためのものである。よって、形成されている半導体素子及び半導体素子の形成方法については省略されている。
最初に、ステップ１０２（Ｓ１０２）において、層間絶縁膜となる絶縁膜を形成する。具体的には、図１５（ａ）に示すように、シリコン基板等の基板２１０上に絶縁層２１１が形成され、この絶縁膜２１１の表面に銅等からなる配線層２１２が形成されたものにおいて、図１５（ｂ）に示すように、層間絶縁膜となるＳｉＯ２等からなる絶縁膜２１３を形成する。尚、配線層２１２は、基板２１０の表面等に形成された不図示のトランジスタや他の配線と接続されている。
次に、ステップ１０４（Ｓ１０４）において、絶縁膜２１３に開口部を形成する。具体的には、図１５（ｃ）に示すように、絶縁膜２１３の所定の領域を配線層２１２の表面が露出するまでエッチング等により除去し、開口部２１４を形成する。本実施の形態では、開口部２１４は、細長く形成された溝（トレンチ）２１４ａと、この溝２１４ａの底部の一部に形成されたホール２１４ｂからなるものであり、ホール２１４ｂの底部では配線層２１２が露出している。このような開口部２１４は、例えば、絶縁膜２１３の表面にフォトレジストを塗布し、露光装置による露光、ＲＩＥ（Reactive
Ion Etching）等によるエッチングの工程を繰り返すことにより形成することができる。
次に、ステップ１０６（Ｓ１０６）において、前処理としてデガス処理や洗浄処理を行なう。これにより、開口部２１４の内部をクリーニングする。このような洗浄処理としては、Ｈ２アニール処理、Ｈ２プラズマ処理、Ａｒプラズマ処理、有機酸を用いたドライクリーニング処理等が挙げられる。
次に、ステップ１０８（Ｓ１０８）において、第１の膜となるＭｎＯｘ膜等のＭｎを含有する膜の成膜を行なう（第１の成膜工程）。具体的には、図１６（ａ）に示すように、基板２１０を２００℃に加熱してＭｎを含む有機金属原料を用いてＣＶＤによりＭｎＯｘ膜２１５を成膜する。これにより、ホール２１４ｂの底部を除き開口部２１４の側面等にＭｎＯｘ膜２１５は形成される。尚、このＭｎＯｘ膜２１５は、絶縁膜２１３との境界部分においては、ＭｎＳｉｘＯｙ膜が形成される場合がある。ここで、配線層２１２が露出している領域、即ち、ホール２１４ｂの底部は酸化物膜が除去されているため、ＣＶＤの選択成長性によりＭｎＯｘ膜２１５は、配線層２１２の表面には殆ど膜としては堆積することはなく、主に、開口部２１４の側面等に成膜される。また、成膜されるＭｎＯｘ膜２１５の膜厚は、０．５〜５ｎｍであり、ＭｎＯｘ膜２１５の成膜は、ＣＶＤ法の他、ＡＬＤ（Atomic
Layer Deposition）法により行ってもよい。また、本実施の形態においては、第１の膜としてＭｎＯｘ膜２１５を用いた場合について説明するが、第１の膜を形成する材料としては、金属酸化物が挙げられ、より好ましくは、Ｍｇ、Ａｌ、Ｃａ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇｅ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｈ、Ｐｄ、Ｓｎ、Ｂａ、Ｈｆ、Ｔａ及びＩｒのうちから選ばれる１または２以上の元素の酸化物を含むものが挙げられる。
次に、ステップ１１０（Ｓ１１０）において、水素ラジカル処理を行なう（水素ラジカル処理工程）。具体的には、リモートプラズマ、プラズマ、加熱フィラメント等により原子状水素を発生させ、ＭｎＯｘ層２１５の表面に、発生させた原子状水素を照射する。本実施の形態では、図１２及び図１３等に示されるリモートプラズマ発生部１２０において生じたリモートプラズマにより原子状水素を発生させ、発生させた原子状水素を基板２１０のＭｎＯｘ２１５が成膜されている面に照射する。この際、加熱処理を併せて行うことが好ましく、例えば、基板２１０を４００℃に加熱する。この温度は、ＭｎＯｘ膜２１５の成膜温度、及び後述するＲｕ膜２１６の成膜温度よりも高い温度である。ここで、水素ラジカル処理は、Ｈ２：１０％とＡｒ：９０％のガス雰囲気において、処理圧力４０Ｐａ、投入パワー３ｋＷ、基板加熱温度４００℃にて、６０秒間行なうことによりなされる。
尚、本実施の形態における水素ラジカル処理は、基板２１０の加熱温度は、室温〜４５０℃が好ましく、より好ましくは２００℃〜４００℃であり、更には４００℃が好ましい。また、ガス雰囲気は、Ａｒ中のＨ２濃度が１〜２０％であることが好ましく、より好ましくは５〜１５％であり、更にはＨ２：１０％とＡｒ：９０％であることが好ましい。また、処理圧力は、１０〜５００Ｐａが好ましく、より好ましくは２０〜１００Ｐａであり、更には４０Ｐａが好ましい。また、投入パワーは、１〜５ｋＷが好ましく、より好ましくは２〜４ｋＷであり、更には３ｋＷが好ましい。また、処理時間は、５〜３００秒が好ましく、より好ましくは１０〜１００秒であり、更には６０秒が好ましい。また、ステップ１０８におけるＭｎＯｘ膜２１５とステップ１１０の水素ラジカル処理の間にデガス工程（熱処理工程）を行ってもよい。
次に、ステップ１１２（Ｓ１１２）において、第２の膜となるＲｕ膜の成膜を行なう（第２の成膜工程）。具体的には、図１６（ｂ）に示すように、Ｒｕを含む有機金属原料を用いて基板２１０を約２００℃に加熱してＣＶＤによりＲｕ膜２１６を成膜する。Ｒｕ膜２１６は金属材料であり、ホール２１４ｂの底面を含む開口部２１４の内面に成膜される。即ち、Ｒｕ膜２１６は開口部２１４において露出している配線層２１２及びＭｎＯｘ層２１５の表面に成膜される。ホール２１４ｂの底面では、前述したように露出している配線層２１２の表面にはＭｎＯｘ層２１５が成膜されていないため、配線層２１２の表面にＲｕ膜２１６が成膜される。
尚、ステップ１１０の水素ラジカル処理とステップ１１２のＲｕ膜２１６の成膜との間は、所定の真空度または所定の酸素分圧に保たれていることが好ましく、例えば、真空度の場合では、１×１０−４Ｐａ以下に保たれていることが好ましい。このため、ステップ１１０の水素ラジカル処理とステップ１１２のＲｕ膜２１６の成膜は、図１３に示すように同一のチャンバー内で行なわれるものであるか、または、図１２に示すように水素ラジカル処理を行なうチャンバーとＲｕ膜２１６の成膜を行なうチャンバーとが、所定の真空度を保つことのできる共通搬送室１２１により連結されており、共通搬送室１２１を介してウエハＷを移動させることができるものであることが好ましい。
また、ステップ１１０の水素ラジカル処理とステップ１１２のＲｕ膜２１６の成膜との間に、基板２１０を、Ｒｕ膜の成膜温度以下、例えば室温まで冷却する冷却工程を設けてもよい。成膜されるＲｕ膜２１６の膜厚は、０．５〜５ｎｍであり、Ｒｕ膜２１６の成膜は、ＣＶＤ法の他、ＡＬＤ法により行ってもよい。また、本実施の形態においては、第２の膜としてＲｕ膜２１６を用いた場合について説明するが、第２の膜を形成する材料としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ及びＰｔのうちから選ばれる１または２以上の元素を含むものであってもよい。また、更には、白金族元素のうちから選ばれる１または２以上の元素を含むものであってもよい。
次に、ステップ１１４（Ｓ１１４）において、Ｃｕ膜の成膜を行なう（電極形成工程）。具体的には、図１６（ｃ）に示すように、ＣＶＤ法、ＡＬＤ法、ＰＶＤ法、電解メッキ法、無電解メッキ法、超臨界ＣＯ２法のいずれかの方法によりＣｕ膜２１７を形成する。尚、Ｃｕ膜２１７を形成する方法は上記の方法を組み合わせたものであってもよい。本実施の形態では、最初にスパッタリングにより薄いＣｕ膜を成膜した後、電解メッキによりＣｕを堆積させることによりＣｕ膜２１７を形成する。
この後、必要に応じてＣＭＰ（Chemical Mechanical Polishing）等により平坦化を行なう。以上の工程を繰り返すことにより所望の多層配線を形成することができ、多層配線構造を有する半導体装置を製造することができる。
尚、上記において、ステップ１０８におけるＭｎＯｘ膜２１５、ステップ１１０における水素ラジカル処理、ステップ１１２におけるＲｕ膜２１６は、同一のチャンバー（処理装置）で行ってもよく、また、各々異なるチャンバー（処理装置）により行ってもよい。
また、本発明の製造方法によれば、Ｃｕ多層配線の微細化が可能となる。これにより得られる効果として、半導体装置（デバイス）の高速化、微細化などにより、小型でありながら高速で信頼性のある電子機器を作ることが可能となる。
（形成されるＲｕ膜）
次に、実際にＲｕ膜を作製したものについて、ＴＥＭ（Transmission Electron Microscope）像の観察及びＳＥＭ（Scanning Electron Microscope）像の観察を行なった結果について説明する。具体的には、Ｒｕ膜が形成されている３種類のサンプル、即ち、サンプル１７Ａ、１７Ｂ、１７Ｃを作製し、ＴＥＭ像の観察及びＳＥＭ像の観察を行なった。サンプル１７Ａは、図１４に示される本実施の形態における製造方法の一部と同様の方法、即ち、絶縁膜成膜、ＭｎＯ膜成膜、水素ラジカル処理、Ｒｕ膜成膜を順に行なうことにより作製したものである。サンプル１７Ｂは、水素ラジカル処理に代えて水素アニール処理を行なうことにより作製したもの、即ち、絶縁膜成膜、ＭｎＯ膜成膜、水素アニール処理、Ｒｕ膜成膜を順に行なうことにより作製したものである。サンプル１７Ｃは、水素ラジカル処理及び水素アニール処理を行なうことなく作製したもの、即ち、絶縁膜成膜、ＭｎＯ膜成膜、Ｒｕ膜成膜を順に行なうことにより作製したものである。尚、サンプル１７Ａにおける水素ラジカル処理とサンプル１７Ｂにおける水素アニール処理とは、略同じ温度により行なっている。
図１７は、サンプル１７Ａ、１７Ｂ、１７ＣのＴＥＭ像を示し、図１８から図２１は、サンプル１７Ａ、１７Ｂ、１７ＣのＳＥＭ像を示す。尚、図１７（ａ）は、サンプル１７ＡのＴＥＭ像であり、図１７（ｂ）は、サンプル１７ＢのＴＥＭ像であり、図１７（ｃ）は、サンプル１７ＣのＴＥＭ像である。また、図１８〜図２１は異なる角度におけるＳＥＭ像であり、図１８（ａ）〜図２１（ａ）は、サンプル１７ＡのＳＥＭ像であり、図１８（ｂ）〜図２１（ｂ）は、サンプル１７ＢのＳＥＭ像であり、図１８（ｃ）、図２０（ｃ）、図２１（ｃ）は、サンプル１７ＣのＳＥＭ像である。また、サンプル１７Ａ、１７Ｂ、１７Ｃにおいては、図１７に示されるものと図１８〜図２１に形成されたものとは、異なる基板に形成されているものであり、更に、図１８及び図１９と図２０及び図２１とは、異なる領域におけるＳＥＭ像である。
図１７に示されるように、サンプル１７Ａは、サンプル１７Ｂ及び１７Ｃと比較して、Ｒｕ膜は厚く、かつ滑らかに形成されている。また、サンプル１７Ａは、サンプル１７Ｂ及び１７Ｃと比べて、Ｒｕ膜が厚く形成されていることから、インキュベーション時間が短縮されているものと考えられる。また、図１８〜図２１に示されるように、サンプル１７Ａは、サンプル１７Ｂ及び１７Ｃと比較して、表面における凹凸が少なく、滑らかに形成されている。
このように、本実施の形態における製造方法において、水素ラジカル処理を行なうことは、水素ラジカル処理を行なわない場合や、水素ラジカル処理に代えて水素アニール処理を行なう場合よりも、顕著に良好な効果を得ることができる。
尚、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。
また、本国際出願は、２０１１年６月１６日に出願した日本国特許出願第２０１１−１３４３１７号に基づく優先権を主張するものであり、日本国特許出願第２０１１−１３４３１７号の全内容を本国際出願に援用する。
１０ 基板
１０ａ シリコン基板
１０ｂ ＴＥＯＳ膜
１１ ＭｎＯｘ膜（第１の膜）
１２ Ｒｕ膜（第２の膜）
１３ Ｃｕ膜
１１１ 第１の処理装置
１１２ 第２の処理装置
１１３ 第３の処理装置
１１４ 第４の処理装置
１２０ リモートプラズマ発生部
１２１ 共通搬送室
１２２ 第１ロードロック室
１２３ 第２ロードロック室
１２４ 導入側搬送室
１２５ 導入ポート
１２６ 開閉ドア
１２７ カセット容器
１２８ オリエンタ
１３１ 搬送機構
１３２ 導入側搬送機構
１３３ 案内レール
２１０ 基板
２１１ 絶縁層
２１２ 配線層
２１３ 絶縁膜
２１４ 開口部
２１４ａ 溝
２１４ｂ ホール
２１５ ＭｎＯｘ膜
２１６ Ｒｕ膜
２１７ Ｃｕ膜

Claims (19)

  1. 基板表面に絶縁膜が形成されており、前記絶縁膜に形成された開口部の内部に金属酸化物からなる第１の膜を成膜する第１の成膜工程と、
    前記第１の膜に原子状水素を照射する水素ラジカル処理工程と、
    前記水素ラジカル処理工程の後、前記開口部の内部に金属からなる第２の膜を成膜する第２の成膜工程と、
    前記第２の膜を成膜した後、前記開口部の内部に金属からなる電極を形成する電極形成工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記水素ラジカル処理工程は、前記第２の膜におけるインキュベーション時間の短縮、膜厚均一性、シート抵抗、密着性のいずれかを向上させるものであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記水素ラジカル処理は、前記基板を加熱した状態で行なわれることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記水素ラジカル処理は前記第１の膜中のＣ成分を減らすことを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 前記原子状水素はリモートプラズマにより発生されたものであることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 前記第１の膜は、Ｍｇ、Ａｌ、Ｃａ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇｅ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｈ、Ｐｄ、Ｓｎ、Ｂａ、Ｈｆ、Ｔａ及びＩｒのうちから選ばれる１または２以上の元素の酸化物を含むものにより形成されているものであることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
  7. 前記第１の膜は、Ｍｎの酸化物を含むものであることを特徴とする請求項１から６のいずれかに記載の半導体装置の製造方法。
  8. 前記第１の膜は、ＣＶＤ法、ＡＬＤ法または超臨界ＣＯ２法により成膜されたものであることを特徴とする請求項１から７のいずれかに記載の半導体装置の製造方法。
  9. 前記第１の膜は、熱ＣＶＤ法または熱ＡＬＤ法またはプラズマＣＶＤ法またはプラズマＡＬＤ法または超臨界ＣＯ２法により成膜されたものであることを特徴とする請求項１から７のいずれかに記載の半導体装置の製造方法。
  10. 前記第２の膜は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ及びＰｔのうちから選ばれる１または２以上の元素を含むものにより形成されていることを特徴とする請求項１から９のいずれかに記載の半導体装置の製造方法。
  11. 前記第２の膜は、ＣＶＤ法、ＡＬＤ法または超臨界ＣＯ２法により成膜されたものであることを特徴とする請求項１から１０のいずれかに記載の半導体装置の製造方法。
  12. 前記第２の膜は、熱ＣＶＤ法または熱ＡＬＤ法またはプラズマＣＶＤ法またはプラズマＡＬＤ法または超臨界ＣＯ２法により成膜されたものであることを特徴とする請求項１から１０のいずれかに記載の半導体装置の製造方法。
  13. 前記電極は、銅または銅を含む材料により形成されていることを特徴とする請求項１から１２のいずれかに記載の半導体装置の製造方法。
  14. 前記電極は、熱ＣＶＤ法、熱ＡＬＤ法、プラズマＣＶＤ法、プラズマＡＬＤ法、ＰＶＤ法、電解メッキ法、無電解メッキ法、超臨界ＣＯ２法から選ばれる１または２以上の方法により成膜されたものであることを特徴とする請求項１から１３のいずれかに記載の半導体装置の製造方法。
  15. 請求項１から１４のいずれかに記載の半導体装置の製造方法によって形成された膜構造を有することを特徴とする半導体装置。
  16. 基板表面に絶縁膜が形成されており、前記絶縁膜に形成された開口部の内部に金属酸化物からなる第１の膜を成膜し、前記第１の膜に原子状水素を照射し、前記原子状水素を照射した後、前記開口部の内部に金属からなる第２の膜を成膜し、前記第２の膜上に金属からなる電極を形成する半導体装置の製造装置において、
    第１の膜に原子状水素を照射することを特徴とする半導体装置の製造装置。
  17. 前記原子状水素を発生させるためリモートプラズマ発生部を有することを特徴とする請求項１６に記載の半導体装置の製造装置。
  18. 前記基板を加熱するための加熱手段を有することを特徴とする請求項１６または１７に記載の半導体装置の製造装置。
  19. 請求項１から１４のいずれかに記載の製造方法を実施するように制御するシステム制御部（コンピュータ）に読み取り可能なプログラムを記憶することを特徴とする記憶媒体。
JP2013520532A 2011-06-16 2012-06-08 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体 Ceased JPWO2012173067A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013520532A JPWO2012173067A1 (ja) 2011-06-16 2012-06-08 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011134317 2011-06-16
JP2011134317 2011-06-16
JP2013520532A JPWO2012173067A1 (ja) 2011-06-16 2012-06-08 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体

Publications (1)

Publication Number Publication Date
JPWO2012173067A1 true JPWO2012173067A1 (ja) 2015-02-23

Family

ID=47357056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013520532A Ceased JPWO2012173067A1 (ja) 2011-06-16 2012-06-08 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体

Country Status (5)

Country Link
US (1) US20140103529A1 (ja)
JP (1) JPWO2012173067A1 (ja)
KR (1) KR101659469B1 (ja)
TW (1) TWI470679B (ja)
WO (1) WO2012173067A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2014013941A1 (ja) * 2012-07-18 2014-01-23 東京エレクトロン株式会社 半導体装置の製造方法
US9685371B2 (en) * 2013-09-27 2017-06-20 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
JP6268008B2 (ja) * 2014-03-17 2018-01-24 東京エレクトロン株式会社 Ｃｕ配線の製造方法
KR102238257B1 (ko) * 2014-08-26 2021-04-13 삼성전자주식회사 반도체 소자의 제조 방법
JP6584326B2 (ja) * 2015-03-16 2019-10-02 東京エレクトロン株式会社 Ｃｕ配線の製造方法
US10096548B2 (en) 2015-03-16 2018-10-09 Tokyo Electron Limited Method of manufacturing Cu wiring
JP2017050304A (ja) 2015-08-31 2017-03-09 東京エレクトロン株式会社 半導体装置の製造方法
JP6559046B2 (ja) * 2015-11-04 2019-08-14 東京エレクトロン株式会社 パターン形成方法
JP2017135237A (ja) 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128541A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP2008124275A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2009147137A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 半導体装置およびその製造方法
JP2010021447A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd 成膜方法及び処理システム
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300568A (ja) 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
US8110504B2 (en) * 2008-08-05 2012-02-07 Rohm Co., Ltd. Method of manufacturing semiconductor device
JP4415100B1 (ja) 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法
US8425987B2 (en) * 2008-12-31 2013-04-23 Intel Corporation Surface charge enhanced atomic layer deposition of pure metallic films
US20110204518A1 (en) * 2010-02-23 2011-08-25 Globalfoundries Inc. Scalability with reduced contact resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128541A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP2008124275A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2009147137A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 半導体装置およびその製造方法
JP2010021447A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd 成膜方法及び処理システム
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2012173067A1 (ja) 2012-12-20
US20140103529A1 (en) 2014-04-17
KR20140041745A (ko) 2014-04-04
KR101659469B1 (ko) 2016-09-23
TW201322312A (zh) 2013-06-01
TWI470679B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
WO2012173067A1 (ja) 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
KR101692170B1 (ko) 반도체 장치의 제조 방법
TWI436428B (zh) 釕金屬覆蓋層之形成方法
US7351656B2 (en) Semiconductor device having oxidized metal film and manufacture method of the same
JP5366235B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP6360276B2 (ja) 半導体装置、半導体装置の製造方法、半導体製造装置
TWI612618B (zh) 用於鑲嵌互連件中的電遷移電阻改進的界面層
WO2013153777A1 (ja) 半導体装置の製造方法、半導体装置、半導体製造装置
TW201628071A (zh) 用於自晶種層表面移除污染的系統及方法
JP2013507008A (ja) 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。
JP4473824B2 (ja) 半導体装置の製造方法
KR20120025543A (ko) 성막 방법, 전 처리 장치 및 처리 시스템
US9153481B2 (en) Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
TW201123350A (en) Deposition method
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
van der Straten et al. Atomic Layer Deposition of Tantalum Nitride on Organosilicate and Organic Polymer-based Low Dielectric Constant Materials
KR100872799B1 (ko) 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
KR102059324B1 (ko) Cu막의 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20170425